Comments
Description
Transcript
電源変成器つき 高速ロジック・アイソレータ
電源変成器つき 高速ロジック・アイソレータ AD260 特長 機能ブロック図 IsoLogicTM回路アーキテクチャ 3.5 kV rmsまでの絶縁テスト電圧 5本の絶縁ロジック・ライン： 6種類のI/O設定が可能 ロジック信号帯域幅： 20 MHz（Min） 、40 mbps（NRZ） 絶縁電源変成器： 37 V p−p、1.5 W（Max） CMV過渡電圧耐性： 10 kV/ms（Min） 波形エッジ伝送の対称性： ±1 ns フィールド側およびシステム側の出力イネーブル /スリーステート 機能 −25℃∼＋85℃を超える動作性能 UL1950、IEC950、EN60950認定待ち AD260 F0 18 F1 19 F2 20 ライン0 ス リ ス ー テ ー ト ライン1 ス リ ス ー テ ー ト ライン2 PLC/DCSアナログ入力と出力カード 通信バスの絶縁 汎用データ収集アプリケーション IGBTモータ駆動制御 高速デジタルI/Oポート AD260は、アナログ・デバイセズの新しいIsoLogic回路アーキテ クチャを使って、マイクロコントローラとその関連フィールドI/O 部品と5本のデジタル制御信号とを絶縁するためにデザインされた デバイスです。6種類のモードが、5本の入力ラインから5本の出力 ラインまで、およびそれらの組み合わせを含むすべてのI/O組み合 わせを可能にします。各AD260は、最大5個の光アイソレータの置 き換えを効果的に可能にし、3.5 kV絶縁型DC−DC電源回路用の1.5 W変成器を形成します。 AD260の各ラインは、20 MHz（min）の帯域幅と14 nsの伝搬遅延 を持ち、これにより、極めて高速なデータ転送が可能になります。 出力波形の対称性は入力の±1 ns以内に維持されるため、AD260は 絶縁型タイムベースPWM信号にも使用することができます。 AD260のすべてのフィールド側またはシステム側出力ピンは、2 本のイネーブル・ピンを使って高抵抗の3レベルに設定することが できます。フィールド側出力スリーステート機能は、プルアップ/ ダウン抵抗を使ってパワーアップ時にロジック・レベルをプリセッ トする便利な方法を提供します。 システム側出力をスリーステート にすると、 容易に複数のAD260をマルチプレクスすることができま す。 AD260 Bグレードの絶縁障壁は、 3.5 kV rms （システム側とフィー ルド側間）で100％テストされています。この障壁のデザインでは、 フィールド側端子での10 kV/μsのコモンモード電圧変化（システ ム側を基準とした変化）に対して、両側にフォルト出力を発生しな いという優れたコモンモード過渡電圧耐性を持っています。 各出力は、 入力ロジック変化によりナノセコンド以内に更新され ます。また、AD260は、入力のDCレベルに基づき各出力を自動的に 1 S0 2 S1 3 S2 E ラッチ D E ラッチ D E D ライン3 ー リ ス ート テ ス 4 S3 ライン4 ー リ ス ート テ ス 5 S4 6 ENABLESYS 7 +5VdcSYS 8 5V RTNSYS 9 DRVA 10 DRVCT 11 DRVB E ラッチ F4 22 D ENABLEFLD 17 +5VdcFLD 16 5V RTNFLD 15 PWRAFLD 14 PWRCTFLD 13 PWRBFLD 12 概要 D ラッチ F3 21 E アプリケーション ラッチ ス リ TR ス ー テ IS Tー ATト E +5Vdc 5Vdc RTN 17V p-p OUT +5Vdc 5Vdc RTN DRIVE +5V CT OUT 17V p-p OUT フィールド側 DRIVE システム側 更新する連続出力更新機能も持っています。この機能により、フォ ルト状態の後またはパワーアップ・リセット後に、常に10μs経過 してから出力が有効になることを確実にしています。 AD260は、 絶縁型電源用のセンタタップ付き変成器も内蔵してい ます。一次側を5 V（typ）でプッシュプル駆動すると、最大1.5 Wま での37 V p−p出力が得られます。これを整流して、回路部品用の ±5 V DCや、必要な場合20 mAループ給電用24 Vの電圧を発生する ことができます。 製品のハイライト I/O設定が可能な6本の絶縁されたロジック・ライン AD260には、I/O設定の6種類のピン互換バージョンがあり、広範 囲な条件に対応することができます。 エッジ・エラーが小さくかつ広帯域幅 IsoLogicにより製造されたAD260は、20 MHzの帯域幅と14 nsの 伝搬遅延を持つため、 ロジック信号の極めて高速な絶縁を可能にし ます。波形入力から出力までのエッジ変化エラーは、正変化と負変 化に対して±1 ns（合計Typ値）以内に抑えます。 3.5 kV rmsのテスト電圧絶縁定格 AD260のBグレードは1.25 kV rmsの動作定格で、ADIの標準テス ト法を使って3.5 kV rmsで100％の出荷テストを行っています。 高い過渡電圧耐性 AD260は、最大スルー・レート10 kV/μsのコモンモード過渡電圧 を、フォルトの発生なしで、かつデバイスの損傷なしで除去します。 （6ページに続きます） IsoLogicは、アナログ・デバイセズ社の商標です。 REV.0 アナログ・デバイセズ株式会社 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、 当社はその情報の利用、また利用したことにより引き起こされる第3者の特許または権 利の侵害に関して一切の責任を負いません。さらにアナログ・デバイセズ社の特許また は特許の権利の使用を許諾するものでもありません。 本 社／東京都港区海岸１ - １ ６ - １ 電話03（5402）8200 〒105−6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原３ - ５ - ３ ６ 電話06（6350）6868㈹ 〒532−0003 新大阪第２森ビル AD260 ―仕様 （特に指定のない限り、TA ＝ ＋25℃、＋5 V dcSYS、＋5 V dcFLD、tRR ＝ 50 ns max） パラメータ 入力特性 スレッシュホールド電圧 正の変化（VT＋） 負の変化（VT−） ヒステリシス電圧（VH） 入力容量（CIN） 入力バイアス電流（IIN） 出力特性 出力電圧1 Highレベル（VOH） Lowレベル（VOL） 出力スリーステート・リーク電流 ダイナミック応答1（図2参照） Maxロジック信号周波数（fMIN） 波形エッジ対称性誤差（tERROR） ロジック・エッジ伝搬遅延（tPHL、tPLH） 最小パルス幅（tPWMIN） フォルト時出力更新最大遅延または パワーアップ・リセット時間（≒30μs）2 条件 Min Typ Max 単位 ＋5 V dcSYS ＝ 4.5 V ＋5 V dcSYS ＝ 5.5 V ＋5 V dcSYS ＝ 4.5 V ＋5 V dcSYS ＝ 5.5 V ＋5 V dcSYS ＝ 4.5 V ＋5 V dcSYS ＝ 5.5 V 2.0 3.0 0.9 1.2 0.4 0.5 2.7 3.2 1.8 2.2 0.9 1.0 5 0.5 3.15 4.2 2.2 3.0 1.4 1.5 V V V V V V pF μA 各入力毎に ＋5 V dcSYS ＝ 4.5 V、｜IO｜＝0.02 mA ＋5 V dcSYS ＝ 4.5 V、｜IO｜＝4 mA ＋5 V dcSYS ＝ 4.5 V、｜IO｜＝0.02 mA ＋5 V dcSYS ＝ 4.5 V、｜IO｜＝4 mA ENABLESYS/FLDをロジックLow/Highレベル でそれぞれイネーブル 4.4 3.7 50％デューティ・サイクル、＋5 V dcSYS ＝ 5 V tPHL vs. tPLH 20 0.1 0.4 0.5 ±1 14 25 25 12 V V V V μA MHz ns ns ns μs 3 絶縁障壁定格 動作絶縁電圧（VCMV） 絶縁定格テスト電圧（VCMV TEST）4 AD260A AD260B AD260A AD260B 375 1250 1750 3500 10,000 過渡電圧耐性（VTRANSIENT） 絶縁モード容量（CISO） 容量性リーク電流（ILEAD） 全ラインおよび変成器の合計容量 240 V rms ＠ 60 Hz 電源変成器 一次巻線 インダクタンス（Lp） 巻数（Np） 抵抗 最大電圧・秒（E×t） 推奨動作周波数 絶対最小動作周波数 二次巻線 巻数（NS） 抵抗 絶縁耐圧（VCMV TEST） 容量 推奨最大電力 バイフィラー巻、センタタップ付き 各1/2巻線 各1/2巻線 各1/2巻線 各1/2巻線 −25℃ ∼ ＋85℃、プッシュプル駆動 −25℃ ∼ ＋85℃、プッシュプル駆動 バイフィラー巻、センタタップ付き 各1/2巻線 各1/2巻線 一次と二次の間 一次と二次の間 定格性能 電源 電源電圧（＋5 V dcSYSおよび＋5 V dcFLD） 電力消費容量 無負荷時電源電流 電源電流 定格性能 動作時 入力当たりの実効値、両側とも8 pF 出力当たりの実効値、両側とも―無負荷時 各々、＋5 V dcSYS & FLD 全ライン＠ 10 MHz （＋5 V dcSYS & FLDの和） 温度範囲 定格性能（TA）5 保存（TSTG） 14 18 2 1 26 0.6 150 75 200 27 300 48 2.3 3,500 5 V rms V rms V rms V rms V/μs pF μA rms mH Turns Ω V×μs kHz kHz Turns Ω V rms pF W 1.0 1.5 4.5 4.0 5.5 5.75 V dc V dc pF pF mA mA ＋85 ＋85 ℃ ℃ 8 28 4 18 −25 −40 注 1 最適性能を得るためには、デバイスまたはその近くで、＋5 V dc電源をコモンにバイパスする必要があります（0.01 μF） 。＋5 V dc電源は内部で0.05μFでバイパスされています。 AD260のいずれかの側に電源電圧を加えると、＋5 V dcSYS & FLDが3.3 V以上になった時点から約30μs間、内部回路はパワーアップ・リセット・モードになります（全ラインがディスエーブルさ れます） 。 3 “動作”絶縁電圧は、動作電圧の2倍に1000 Vを加算した電圧でデバイスを“ハイ・ポット”テストするVDE−0883に記載される方法に従った絶縁テスト電圧から導出されます。80 pC放電のア クセプタンス・スレッシュホールドを持つ部分放電テストは、ハイ・ポットと同じと見なすことができます（ただし、非破壊） 。 4 80 pCスレッシュホールドの部分放電。 5 電源電流は少し増えますが、ユニットは仕様通り−40℃まで機能します。 仕様は予告なく変更されることがあります。 2 −2− REV.0 AD260 絶対最大定格＊ パラメータ 条件 Min 電源電圧（＋5 V dcSYS & FLD） Typ Max 単位 −0.5 ＋6.0 V DC入力電圧（VIN MAX） それぞれ＋5 V dcSYS & FLDと5 V RTNSYS & FLDを参照 −0.5 ＋0.5 V DC出力電圧（VOUT MAX） それぞれ＋5 V RTNSYS & FLDと5 V dcSYS & FLDを参照 −0.5 ＋0.5 V クランプ・ダイオード入力電流（IIK） VI < −0.5 VまたはVI > 5 V RTNSYS & FLD＋0.5 Vに対して −25 ＋25 mA クランプ・ダイオード出力電流（IOK） VO < −0.5 VまたはVO > 5 V RTNSYS & FLD＋0.5 Vに対して −25 ＋25 mA ピン当たりの出力DC電流（IOUT） −25 ＋25 mA DC電流、VCCまたはGND （ICCまたはIGND） −50 ＋50 mA 保存温度（TSTG） −40 ピン温度（ハンダ処理、10 sec） 静電保護（VESD） ＊ MIL−STD−883メソッド3015 による 4.5 ＋85 ℃ ＋300 ℃ 5 kV 上記の絶対最大定格を超えるストレスを加えるとデバイスに永久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作セクション に記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。 I/Oの設定 ピン配置 AD260では数種の設定が使用できます。モデルの選択は、入力と 出力のライン数によりきまります。 すべてのモデルは同じフットプ 1 2 リントを持ち、電源ピンとイネーブル・ピンは常に同じ位置です。 3 ピン機能説明 システム側 ピン 記号 機能 1 ∼ 5* S0 ∼ S4 F0 ∼ F4のデジタルXmtまたはRcv 6 ENABLESYS システム側出力イネーブル/スリーステート 7 ＋5 V dcSYS システム側電源（＋5 V DC入力） 8 5 V RTNSYS システム側電源コモン 9 ∼ 14 4 5 6 7 8 9 10 11 S0 S1 S2 S3 S4 ENABLESYS +5VdcSYS 5V RTNSYS DRVA DRVCT DRVB 裏面図 ピンなし 15 5 V RTNFLD フィールド側電源コモン 16 ＋5 V dcFLD フィールド側電源（＋5 V入力） 17 ENABLEFLD フィールド側出力イネーブル/スリーステート 18 ∼ 22* F0 ∼ F4 S0 ∼ S4のデジタルXmtまたはRcv * ピンの機能はモデル毎に異なります。表 I を参照してください。 注 このユニットの裏面またはこのユニットを実装する回路カード側の内容が絶縁障壁のブレーク ダウン電圧を低下させることがあるので、このユニットの取扱いには注意して下さい。 PWRBFLD PWRCTFLD PWRAFLD 5V RTNFLD +5VdcFLD ENABLEFLD F0 F1 F2 F3 F4 12 13 14 15 16 17 18 フィールド側 19 20 21 22 オーダー・ガイド モデル番号 説明 絶縁テスト電圧 パッケージ パッケージ・オプション AD260AND−0 AD260AND−1 AD260AND−2 AD260AND−3 AD260AND−4 AD260AND−5 0入力、5出力 1入力、4出力 2入力、3出力 3入力、2出力 4入力、1出力 5入力、0出力 1.75 kV rms 1.75 kV rms 1.75 kV rms 1.75 kV rms 1.75 kV rms 1.75 kV rms プラスチックDIP プラスチックDIP プラスチックDIP プラスチックDIP プラスチックDIP プラスチックDIP ND−22 ND−22 ND−22 ND−22 ND−22 ND−22 AD260BND−0 AD260BND−1 AD260BND−2 AD260BND−3 AD260BND−4 0入力、5出力 1入力、4出力 2入力、3出力 3入力、2出力 4入力、1出力 3.5 kV rms 3.5 kV rms 3.5 kV rms 3.5 kV rms 3.5 kV rms プラスチックDIP プラスチックDIP プラスチックDIP プラスチックDIP プラスチックDIP ND−22 ND−22 ND−22 ND−22 ND−22 AD260BND−5 5入力、0出力 3.5 kV rms プラスチックDIP ND−22 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000 Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知さ れることなく放電されることもあります。このAD260には当社独自のESD保護回路を備えていますが、高エネルギーの静 電放電にさらされたデバイスには回復不能な損傷が残ることもあります。したがって、性能低下や機能喪失を避けるため に、適切なESD予防措置をとるようお奨めします。 REV.0 −3− WARNING! ESD SENSITIVE DEVICE AD260 ピン配置 AD260BND−0 AD260-0 F0 18 AD260BND−2 AD260-2 ラッチ ス リ TR ー スI SテT ー ATト E ライン0 – OUT ス リ ス ー テ ー ト ライン1 – OUT ス リ ス ー テ ー ト ライン2 – OUT ス リ ス ー テ ー ト ライン3 – OUT ス リ ス ー テ ー ト ライン4 – OUT 1 D S0 F0 18 E ラッチ スリ TR スISテ ー Tー ATト E ライン0 – OUT F2 20 2 D S1 スリ ステ ー ート ライン1 – OUT スリ ステ ー ート ライン2 – OUT F1 19 E 3 S2 F2 20 E ラッチ F3 21 F4 22 5V RTNFLD 15 PWRAFLD 14 PWRCTFLD 13 PWRBFLD 12 4 S3 F3 21 D E 5 S4 F4 22 D E 5Vdc RTN 5Vdc RTN DRIVE 17V p-p OUT +5V CT OUT DRIVE 17V p-p OUT 6 ENABLESYS 7 +5VdcSYS +5VdcFLD 16 8 5V RTNSYS 5V RTNFLD 15 9 DRVA PWRAFLD 14 10 DRVCT PWRCTFLD 13 11 DRVB PWRBFLD 12 ライン1 – OUT スリ ステ ー ート ライン2 – OUT スリ ステ ー ート ライン3 – OUT D E 5V RTNFLD 15 PWRAFLD 14 PWRCTFLD 13 PWRBFLD 12 +5Vdc 5Vdc RTN 17V p-p OUT フィールド側 ー スリ ート ステ 5 S4 6 ENABLESYS 7 +5VdcSYS 8 5V RTNSYS 9 DRVA 5Vdc RTN DRIVE +5V CT OUT 17V p-p OUT DRIVE フィールド側 S0 F0 18 E 10 DRVCT 11 DRVB 1 S0 2 S1 システム側 2 D S1 ラッチ スリ TR ー スIS テTー ATト E ライン0 – OUT スリ ステ ー ート ライン1 – OUT ラッチ F1 19 E D E ラッチ D E ラッチ 3 D S2 F2 20 D ライン2 – IN ー スリ ート ステ 3 S2 ライン3 – IN ー スリ ート ステ 4 S3 ライン4 – IN ー スリ ート ステ 5 S4 6 ENABLESYS 7 +5VdcSYS 8 5V RTNSYS 9 DRVA E E ラッチ 4 D S3 F3 21 D E E ラッチ ライン4 – IN ー スリ ート ステ 5 F4 22 S4 D E +5Vdc 5Vdc RTN DRIVE +5V CT OUT 17V p-p OUT ライン4 – IN AD260-3 1 D ENABLEFLD 17 +5VdcFLD 16 S3 17V p-p OUT ラッチ F4 22 4 5Vdc RTN ラッチ F3 21 ー スリ ート ステ +5Vdc ラッチ F2 20 ライン3 – IN AD260BND−3 ラッチ スリ ステ ー ート F1 19 S2 E +5Vdc AD260BND−1 ライン0 – OUT D ENABLEFLD 17 システム側 スリ TR ー スIS テTー ATト E 3 ラッチ E +5Vdc AD260-1 S1 ラッチ D +5Vdc F0 18 2 E E ラッチ フィールド側 D ラッチ D ENABLEFLD 17 +5VdcFLD 16 S0 ラッチ ラッチ D 1 E ラッチ F1 19 D DRIVE ENABLEFLD 17 6 ENABLESYS 7 +5VdcSYS +5VdcFLD 16 8 5V RTNSYS 5V RTNFLD 15 9 10 11 PWRAFLD 14 DRVA PWRCTFLD 13 DRVCT DRVB PWRBFLD 12 システム側 −4− +5Vdc 5Vdc RTN 17V p-p OUT +5Vdc 5Vdc RTN DRIVE +5V CT OUT 17V p-p OUT フィールド側 DRIVE 10 DRVCT 11 DRVB システム側 REV.0 AD260 ピン配置 AD260BND−5 AD260BND−4 AD260-5 AD260-4 ス リ Tス ー RIテ STー Aト TE F0 18 ラッチ ライン0 – OUT 1 D D ー リ ス ート テ ス 2 ー リ ス ート テ ス 3 ー リ ス ート テ ス 4 ー リ ス ート テ ス 5 F1 19 S1 D F2 20 S2 D F3 21 S3 D PWRAFLD 14 PWRCTFLD 13 PWRBFLD 12 ライン2 – IN ー スリ ート ステ 3 S2 ライン3 – IN ー スリ ート ステ 4 S3 +5Vdc +5Vdc 5Vdc RTN 5Vdc RTN DRIVE 17V p-p OUT +5V CT OUT DRIVE 17V p-p OUT フィールド側 F4 22 S4 D ライン4 – IN ー スリ ート ステ 5 S4 6 ENABLESYS 7 +5VdcSYS 8 5V RTNSYS 9 DRVA 10 DRVCT 11 DRVB E ENABLEFLD 17 5V RTNFLD 15 S1 ラッチ ライン4 – IN E +5VdcFLD 16 2 E ラッチ D ー スリ ート ステ ラッチ ライン3 – IN E F4 22 ライン1 – IN E ラッチ D S0 ラッチ ライン2 – IN E F3 21 1 E ラッチ D ー スリ ート ステ ラッチ ライン1 – IN E F2 20 ライン0 – IN E E ラッチ F1 19 ラッチ D F0 18 S0 ENABLEFLD 17 6 ENABLESYS 7 +5VdcSYS +5VdcFLD 16 8 5V RTNSYS 5V RTNFLD 15 9 PWRAFLD 14 DRVA PWRCTFLD 13 10 DRVCT PWRBFLD 12 11 DRVB システム側 +5Vdc +5Vdc 5Vdc RTN 5Vdc RTN 17V p-p OUT DRIVE +5V CT OUT 17V p-p OUT DRIVE フィールド側 システム側 表Ⅰ． ピン AD260BND−0 AD260BND−1 AD260BND−2 AD260BND−3 AD260BND−4 AD260BND−5 1 S0 Xmt） S0（Xmt） S0（Xmt） S0（Xmt） S0（Xmt） S0（Rcv） 2 S1（Xmt） S1（Xmt） S1（Xmt） S1（Xmt） S1（Rcv） S1（Rcv） 3 S2（Xmt） S2（Xmt） S2（Xmt） S2（Rcv） S2（Rcv） S2（Rcv） 4 S3（Xmt） S3（Xmt） S3（Rcv） S3（Rcv） S3（Rcv） S3（Rcv） 5 S4（Xmt） S4（Rcv） S4（Rcv） S4（Rcv） S4（Rcv） S4（Rcv） 6 ENABLESYS * * * * * 7 ＋5 V dcSYS * * * * * 8 5 V RTNSYS * * * * * 9 DRVA * * * * * 10 DRVCT * * * * * 11 DRVB * * * * * 12 PWRBFLD * * * * * 13 PWRCTFLD * * * * * 14 PWRAFLD * * * * * 15 5 V RTNFLD * * * * * 16 ＋5 V dcFLD * * * * * 17 ENABLEFLD * * * * * 18 F0 （Rcv） F0 （Rcv） F0（Rcv） F0 （Rcv） F0 （Rcv） F0（Xmt） 19 F1 （Rcv） F1 （Rcv） F1（Rcv） F1 （Rcv） F1 （Xmt） F1（Xmt） 20 F2 （Rcv） F2 （Rcv） F2（Rcv） F2 （Xmt） F2 （Xmt） F2（Xmt） 21 F3 （Rcv） F3 （Rcv） F3（Xmt） F3 （Xmt） F3 （Xmt） F3（Xmt） 22 F4 （Rcv） F4 （Xmt） F4（Xmt） F4 （Xmt） F4 （Xmt） F4（Xmt） *ピン機能は全モデルとも、AD260BND−0の欄に示したものと同じです。 REV.0 −5− AD260 注：すべての未使用ロジック入力（1∼5）は解放のままにしてお （ページ1からの続き） かないで、HighまたはLowレベルに接続しておく必要があります。 絶縁型電源 AD260には、フィールド側向けの絶縁型電源を構成できるよう に、 自由に使用できるフレキシブルな1 Wの電源変成器が内蔵され エッジの“忠実性”、すなわち伝送後の立上がりと立下がりエッ ジの変化は±1 ns（typ値）以下です。 ています。 光アイソレータとは異なり、 消費電力は動作周波数の関数になり フィールド側およびシステム側のイネーブル機能 ます。各ロジック・ライン障壁ドライバは約160μA/MHzを必要と 絶縁側と非絶縁側の両方に対して、AD260は全出力をスリース し、 各レシーバは40 μA/MHzに4 mAの合計アイドル電流（両側） を テートにするイネーブル・ピンを持っています。これらのピンを再 加算した電流を必要とします。温度が上昇すると、電源電流は少し イネーブルすると、全出力が更新されてその時点の入力ロジック・ 減少します（約−0.03％/℃）。 レベルが出力されます。 絶縁障壁を跨ぐ合計容量は10 pF以下です。 CE認定 絶縁障壁を超えて正確に結合されるパルスの最小幅は約25 nsで 単に電源ピンに外部バイパス・キャパシタを追加するだけで、 す。したがって、方形波の最大動作周波数は20 MHzです。 AD260は大部分のアプリケーションで（EMC指令）CE認定基準に ロジック情報は、入力のロジック・レベル変化から導出された 達することができ、さらに低電圧指令（安全性）に対する適合性が “set-hi/set-lo”データとして絶縁障壁を超えて送られます。パワー EN60950認定により保証されます。 アップ時またはフォルト状態の後、 出力はこのアイソレータの対応 するチャンネルに入力されるロジック状態を表しません。 内部回路 一般的な特長 はバックグランドで動作し、 約5μs毎にゲート全入力をチェックし AD260は、 10 kV/μs以上のコモンモード過渡電圧耐性を持つ5本 のHCMOS/ACMOS互換の絶縁ロジック・ラインを提供します。 て、ロジック変化が無い場合は、該当する“set-hi”または“set-lo” データを絶縁障壁の反対側に送ります。 ケースのデザインとピン配置では、 フィールド側とシステム側の 導体の間に18 mmを超える間隔を設けており、 CSA/ISとIECの沿面 フォルト状態またはパワーアップからの回復時間は、 したがって 5μs∼10μsになります。 距離を確保して750 V主要絶縁を満たしています。 5本の単方向性ロジック・ラインは、6通りの“入力”と“出力”の には6種類の部品構成があります（表I参照）。 データ・ トランスミッタ シュミット ・トリガ 組み合わせすなわちトランスミッタ/レシーバ対が可能で、AD260 データ入力 3.5kV 絶縁障壁 データ・ レシーバ 出力 バッファ 出力 D Q 各20 MHzのロジック・ラインはシュミット・トリガ入力とス リーステート出力（絶縁障壁の反対側に）を持ち、14 nsの伝搬遅延 イネーブル イネーブル G ゲート付き トランスペアレント ・ラッチ を持っています。絶縁障壁の両側にある1本のイネーブル・ピンに より、対応する側の全出力をスリーステートにし、全入力（被駆動 ピン） についてはそれぞれの入力を無視して直前の既知状態を維持 連続更新回路 図1．簡単化したブロック図 させるようにすることができます。 伝搬遅延 立上がり入力 スレッシュホールド 入力 +3V 立下がり入力 スレッシュホールド +2V 出力 ヒ ス テ リ シ ス ≒ 1V. 63% 37% tPD t rr tPD t ff tPHL tPLH 絶縁ロジック・ライン1本当たりの実効回路モデル シュミット ・トリガ 遅延線 12.5ns 5pF 出力容量 バッファ 100Ω tPD 5pF 入力容量 t rr = tff = 100Ω x C合計出力容量 ≒ 0.5ns – 無 負 荷 = 5.5ns ( 50pF負 荷 ) 合計遅延 = ( tPLH または tPHL) = tPD + (trrま た は tff) ≒ 13ns (無 負 荷 )、 18ns (50pF負 荷 ) 図2．代表的なタイミングおよび遅延モデル −6− REV.0 AD260 電源変成器は150 kHz∼250 kHzで動作するようにデザインされ アプリケーション例 ており、システム側でプッシュプル（5 V）で駆動した場合、1 W以 多くの汎用的なアプリケーションで使用できる代表的な変成器 上の絶縁された電源を容易に供給することができます。 種々の変成 のシステム側駆動回路とフィールド側レギュレーション回路の例を 器タップ、整流器とレギュレータ用により、±5 V、15 V、24 Vまた 次に示します。 は30 V以上の組み合わせが可能です。 電圧降下の小さいドライバで駆動すると（@ 5 Vプッシュプル）、 VDD FLD 出力電圧は二次側で37 V p-pを得ることができます。4.5 V駆動では、 この値は33 V p-pに下がります。 +5V REG +5V ISO 96T CT. ENABLE FLD (PWR-UP ENABLE) +5Vdc 4.7kΩ 9 15 16 COMP VIN VREF 12 11 52T CT INV NI LM2524 + – I 10 1 LOGIC/SHUTDOWN (H I ) –5V REG –5V ISO 2 0.1µF 3.3 µF TANT. CL+ 図．4 4 CL– 5 3.3kΩ R 6 13 T 14 CT 7 VOUT @ V(MIN) @ 5V DRIVE 4.5V DRIVE ≤ 470pF GND 8 +8.55 7.62 +5Vdc/+4.5Vdc 150mA + a LOAD 80mA +5Vdc 6 1 52T CT + – COM D1 SD 4 a SHUTDOWN (ON/OFF) MAX 253 3.3 µF TANT. + b – b +5Vdc/+4.5Vdc 150mA 20mA 8 D2 FS G1 2 3 ±17.63 15.79 20mA G2 7 COM 図3．変成器のシステム側駆動例 + a – a +5Vdc/+4.5Vdc 150mA 40mA 40mA ±8.64 7.72 COM a a + +26.3 23.5 +8.64 7.72 20mA +5Vdc/+4.5Vdc 150mA b + a 20mA COM b "a" ダイオードIN5818/MBR0530 "b" ダイオードIN5819/MBR0540 図5．フィールド側電源整流器の例 REV.0 −7− AD260 外形寸法 サイズはインチと（mm）で示します。 22ピン・プラスチックDIP 0.550 (13.97) MAX 1.500 (38.1) MAX 0.440 (11.18) MAX 側面図 1 11 0.050 (1.27) 0.160 (4.06) 0.140 (3.56) D3197-2.7-6/99,1A （ND−22） 12 端面図 22 0.020 × 0.010 (0.508 × 0.254) 22箇所 0.100 (2.54) 0.350 (8.89) 0.075 (1.91) ピン1 裏面図 0.250 (6.35) システム側 0.5* (12.2) フィールド側 0.050 (1.27) 0.350 (8.89) うにやさ ゅ い し ちき PRINTED IN JAPAN *PCボード上のハンダ・パッドRADIIに対する沿面距離 (約0.079 (2mm)を減算)。この間隔により、750Vの安全 定格を満たします。マイクロ波ハンダは推奨できません。 み る 「この取扱説明書はエコマーク認定の再生紙を使用しています。」 ど りをまも −8− REV.0