MB91360G

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DS07–16401–4a
DATA SHEET
32 ビット RISC マイクロコントローラ
CMOS
FR50 MB91360G シリーズ
MB91FV360GA/F362GB/F369GA/F364G/F365GB/
F367GB/F366GB/F368GB/366GA/F376G
■ 概 要
MB91360G シリーズは , 広範な I/O 周辺およびバス制御機能を備えた標準マイクロコントローラです。
MB91360G シリー
ズは , 32 ビット RISC CPU (FR50) コアを実装しており , 高性能高速 CPU 処理を必要とする埋込み型制御アプリケーショ
ンに適しています。また , 内蔵メモリも実装して CPU の実行速度を向上させています。
■ パッケージ
セラミック・PGA・401 ピン
プラスチック・QFP，
208 ピン
(PGA-401C-A02)
(FPT-208P-M04)
プラスチック・QFP，
160 ピン
プラスチック LQFP, 120 ピン
(FPT-160P-M15)
(FPT-120P-M21)
Copyright©2005-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2005.6
MB91360G シリーズ
■ 特 長
・実行時間：最小 15.6 ns (64 MHz)
・FR50 CPU：RISC アーキテクチャ
CPU は数値処理系を向上させた汎用レジスタアーキテクチャを持ち , それによって , 広範な遅延分岐命令がパイプライ
ン中断による実行時間の損失を減らします。
ビット操作命令およびメモリアクセス命令が強化されており , コード効率および制御処理系の実行速度が向上していま
す。
・ 5 段パイプライン構造によって , 高速処理を行うことができます (1 命令 / サイクル ) 。
・ 32 ビットリニアアドレス空間：4 G バイト
・ 固定 16 ビット命令サイズ ( 基本命令 )
・ 高速乗算 / ステップ除算
・ 高速割込み処理 (6 サイクル )
・ 汎用レジスタ：16 × 32 ビット
・広範な機能を備えた外部バスインタフェースユニット
外部メモリ空間を最大 8 領域に分割します。チップ選択信号設定 , データバス幅選択 (8, 16, 32 ビット ) および領域サイ
ズを領域ごとに指定できます。
・ 最大 32 ビット幅のアドレスバス
・ プログラム可能な自動ウェイト機能
・DMAC
ダイレクトメモリアクセス (DMA) を使用して , CPU を経由せずに，様々なタイプのデータ転送を実行できます。
こうす
ることによって , システム性能を向上させることができます。
・ 8 チャネル ( 最大 3 外部チャネルを含みます。)
・ 4 つの転送モードをサポート：シングル / ブロック , バースト , 連続転送およびフライバイ
・消費電力制御機構
MB91360G シリーズには , 動作クロックを制御して消費電力を減少させるためのいくつかの機能があります。
・ ソフトウェア制御：スリープおよびストップ / リアルタイムクロック機能
・ ハードウェア制御：ハードウェアスタンバイ機能
・ ギア ( デバイダ ) 機能：CPU クロック周波数と周辺クロック周波数を独立して設定できます。
・多様な周辺機能があります。
・ UART, U- タイマ
・ リアルタイムクロック ( サブクロック動作およびサブクロック補正モジュールはオプションです。
)
・ ステッピングモータコントローラ
・ サウンドジェネレータ
・ シリアル IO (SIO) , SIO プリスケーラ
・ 電源断リセット
・ アラームコンパレータ
・ IO タイマ
・ I2C インタフェース
・ 10 ビット D/A コンバータ
・ CAN インタフェース
・ 10 ビット A/D コンバータ
・ 16 ビットリロードタイマ
・ 16 ビット PWM タイマ
・ ウォッチドッグタイマ
・ ビットサーチモジュール
・ 割込みコントローラ
・ 外部割込み入力
・ I/O ポート機能
・割込みレベル
“16 マスク可能割込みレベル ”
（続く）
2
MB91360G シリーズ
（続き）
・その他
・ 電源電圧
・ 5 V 電源を使用し , 内蔵レギュレータが 3.3 V の内部電源を生成します。
・ パッケージ：MB91FV360GA は PGA401 パッケージを使用しており , MB91F362GB は QFP208 パッケージで , また
MB91F369GA は QFP160 パッケージで出荷されます。
MB91F364G, MB91F365GB, MB91F366GB, MB91F367GB, MB91F368GB, MB91366GA および MB91F376G は LQFP120
パッケージで出荷されます。( ■外形寸法図も参照してください。
)
3
MB91360G シリーズ
■ 品種構成
MB91FV360GA, MB91F362GB, MB91F364G, MB91F369GA
リソースチャネル
メモリサイズ
MB91FV360GA
MB91F362GB
MB91F364G
MB91F369GA
キャッシュ / 命令 RAM
4 K バイト /
4 K バイト
- / 4 K バイト
-/-
- / 4 K バイト
D-bus RAM
16 K バイト
12 K バイト
12 K バイト
16 K バイト
F-bus RAM
16 K バイト
4 K バイト
4 K バイト
16 K バイト
512 K バイト
高速フラッシュ
512 K バイト
通常フラッシュ
256 K バイト
高速フラッシュ
512 K バイト
高速フラッシュ
2 K バイト
2 K バイト
2 K バイト
2 K バイト
EDSU
なし
なし
1
なし
CAN
4 チャネル
3 チャネル
1 チャネル
2 チャネル
ステッピングモータコントローラ
4 チャネル
4 チャネル
なし

サウンドジェネレータ
1 チャネル
1 チャネル
なし
1 チャネル
PPG
8 チャネル
8 チャネル
4 チャネル
4 チャネル
インプットキャプチャ
4 チャネル
4 チャネル
4 チャネル

アウトプットコンペア
4 チャネル
4 チャネル
4 チャネル

フリーランタイマ
2 チャネル
2 チャネル
2 チャネル

D/A コンバータ
2 チャネル
2 チャネル
2 チャネル

A/D コンバータ
16 チャネル
16 チャネル
12 チャネル
10 チャネル
400 kHz I C インタフェース
1 チャネル
1 チャネル
1 チャネル
1 チャネル
アラームコンパレータ
1 チャネル
1 チャネル
なし
1 チャネル
SIO/SIO プリスケーラ
2 チャネル
2 チャネル
1 チャネル
2 チャネル
UART/U- タイマ
3 チャネル
3 チャネル
1 チャネル
1 チャネル
なし
なし
2 チャネル
なし
16 ビットリロードタイマ
6 チャネル
6 チャネル
3 チャネル
6 チャネル
外部割込み
8 チャネル
8 チャネル
8 チャネル
8 チャネル
マスク不可割込み
1

1

リアルタイムクロック
1
1
1
1
RTC 用 32 kHz
サブクロックオプション
あり
なし
あり
なし
サブクロック補正
あり
なし
あり
なし
8 ビット
8 ビット
8 ビット

電源断リセット
1
1
なし
1
ビットサーチモジュール
1
1
1
1
ウォッチドッグタイマ
1
1
1
1
外部アドレスバス
32 ビット
21 ビット
なし
24 ビットまで
外部データバス
32 ビット
32 ビット
なし
32 ビット
外部 DMA
3 チャネル
1 チャネル
なし
1 チャネル
64 MHz
64 MHz
64 MHz
64 MHz
フラッシュ /ROM (F-bus)
ブート ROM
2
LIN 機能付き USART
LED ポート
最大動作周波数
4
MB91360G シリーズ
MB91F365GB, MB91F366GB, MB91366GA, MB91F367GB, MB91F368GB
リソースチャネル
メモリサイズ
キャッシュ / 命令 RAM
MB91F365GB
MB91F366GB
MB91F367GB MB91F368GB MB91F376G
MB91366GA
- / 4 K バイト
- / 4 K バイト
- / 4 K バイト
- / 4 K バイト
- / 4 K バイト
D-bus RAM
16 K バイト
16 K バイト
16 K バイト
16 K バイト
16 K バイト
F-bus RAM
16 K バイト
16 K バイト
16 K バイト
16 K バイト
16 K バイト
フラッシュ /ROM (F-bus)
512 K バイト
高速
フラッシュ
512 K バイト
通常
フラッシュ
512 K バイト
高速
フラッシュ
512 K バイト
高速
フラッシュ
768 K バイト
高速
フラッシュ
2 K バイト
2 K バイト
2 K バイト
2 K バイト
2 K バイト
EDSU
なし
なし
なし
なし
なし
CAN
2 チャネル
2 チャネル
2 チャネル
2 チャネル
2 チャネル
ステップモータ制御
4 チャネル
4 チャネル
なし
なし
4 チャネル
サウンドジェネレータ
1 チャネル
1 チャネル
なし
なし
1 チャネル
PPG
8 チャネル
8 チャネル
4 チャネル
4 チャネル
8 チャネル
インプットキャプチャ
4 チャネル
4 チャネル
4 チャネル
4 チャネル
4 チャネル
アウトプットコンペア
2 チャネル
2 チャネル
2 チャネル
2 チャネル
2 チャネル
フリーランタイマ
2 チャネル
2 チャネル
2 チャネル
2 チャネル
2 チャネル
D/A コンバータ
2 チャネル
なし
なし
なし
なし
A/D コンバータ
8 チャネル
8 チャネル
8 チャネル
8 チャネル
8 チャネル
I2C 400kHz
1 チャネル
1 チャネル
1 チャネル
1 チャネル
1 チャネル
アラーム比較器
1 チャネル
1 チャネル
1 チャネル
1 チャネル
1 チャネル
SIO/SIO プリスケーラ
2 チャネル
2 チャネル
2 チャネル
2 チャネル
2 チャネル
UART/U- タイマ
2 チャネル
2 チャネル
1 チャネル
1 チャネル
2 チャネル
なし
なし
なし
なし
なし
16 ビットリロードタイマ
6 チャネル
6 チャネル
3 チャネル
3 チャネル
6 チャネル
外部割込み
8 チャネル
8 チャネル
8 チャネル
8 チャネル
8 チャネル
なし
なし
なし
なし
なし
1
1
1
1
1
RTC 用 32 kHz
サブクロックオプション
なし
あり
なし
あり
あり
サブクロック補正
なし
あり
なし
あり
あり
LED ポート
なし
なし
なし
なし
なし
パワーダウンリセット
1
1
1
1
1
ビットサーチモジュール
1
1
1
1
1
ウォッチドッグタイマ
1
1
1
1
1
外部アドレスバス
なし
なし
なし
なし
なし
外部データバス
なし
なし
なし
なし
なし
外部 DMA
なし
なし
なし
なし
なし
64 MHz
64 MHz
64 MHz
64 MHz
64 MHz
ブート ROM
LIN 機能付き USART
NMI
リアルタイムクロック
最大動作周波数
5
MB91360G シリーズ
■ 端子配列図
・MB91FV360GA
(BOTTOM VIEW)
23
24
69
119
174
230
173
118
68
22
172
117
67
21
116
66
20
170
115
65
19
114
64
18
168
113
63
17
112
62
16
166
111
61
15
165
110
60
14
164
109
59
13
163
108
58
12
162
107
57
161
106
160
387
388
344
389
187
243
296
345
390
346
391
393
349
377
394
350
376
395
351
375
396
352
374
397
353
398
373
305
354
399
372
355
400
371
307
356
401
370
357
368
369
321
270
269
214
158
105
367
320
268
157
56
55
11
267
156
103
266
155
265
154
264
153
263
152
262
151
(PGA-401C-A02)
261
150
49
260
149
259
148
147
45
1
138
39
87
139
40
88
140
41
89
141
42
90
142
43
91
143
44
92
144
201
202
146
93
38
86
200
257
258
203
94
46
2
309
310
204
95
47
3
358
311
205
96
48
4
359
312
206
97
5
360
313
207
98
50
6
361
314
208
99
51
7
362
315
209
100
52
8
363
316
210
101
53
9
364
317
211
102
54
10
365
318
212
213
104
366
319
137
199
256
37
85
198
255
308
136
197
254
36
84
196
253
306
135
195
252
35
83
194
251
304
134
193
250
303
34
82
192
249
302
133
191
248
301
81
190
247
300
132
189
246
299
348
188
245
298
392
378
244
297
347
215
159
6
343
242
295
379
322
271
216
386
342
241
294
186
323
272
217
385
341
240
293
185
131
324
273
218
384
340
239
292
184
130
325
274
219
383
339
238
291
183
129
80
326
275
220
382
338
237
290
182
128
79
327
276
221
381
337
236
289
181
127
33
78
328
277
222
336
235
288
180
126
32
77
329
278
223
234
287
179
125
31
76
330
279
224
167
178
124
30
75
331
280
225
335
123
29
74
332
281
226
169
286
28
73
333
282
227
177
233
232
380
122
121
27
72
71
176
285
334
283
228
171
175
231
284
229
120
26
25
70
145
INDEX
MB91360G シリーズ
・MB91F362GB
(TOP VIEW)
サウ
208
OCU
PJ [7:0]
PI [6:0]
PH [7:0]
PG [7:0]
P3 [7:0]
P4 [7:0]
P5 [7:0]
P6 [4:0] P7 [4:6]
P8 [7:0]
P9 [7:0]
外部バスデータ
外部バスアドレス
チップ
選択
外部バス制御
ICU
外部
インタフェース
PR [7:0]
PS [7:0]
P0 [7:0]
INDEX
LED
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
DAC
PL [7:0]
104
IN2
IN1
IN0
INT7
INT6
INT5
INT4
INT3
INT2
INT1
INT0
VSS
VDD
LED7
LED6
LED5
LED4
LED3
LED2
LED1
LED0
LTESTX
CPUTESTX
TESTX
ATGX
VDD
VSS
ALARM
DA1
DA0
AVSS
AN7
AN6
AN5
AN4
AN3
AN2
AN1
AN0
AVRH
AVCC
DEOP0
DACK0
DREQ0
AN15
AN14
AN13
AN12
AN11
AN10
AN9
AN8
ADC
PN [5:0] PM [3:0]
PK [7:0]
PO [7:0]
P1 [7:0]
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
;
PP [5:0]
;;;
;
;;;
;
105
DMA
モード
ADC
XTAL + PLL
;;;
;;;;
;;;;
;;;
;;;
;;;;;;;;;
;;;;;
;;;;
;;;
PQ [5:0]
1
I2C ンド
P2 [7:0]
SOT2
VSS
VCC3C
VDD
HVSS
PWM1P0
PWM1M0
PWM2P0
PWM2M0
HVDD
PWM1P1
PWM1M1
PWM2P1
PWM2M1
HVSS
PWM1P2
PWM1M2
PWM2P2
PWM2M2
HVDD
PWM1P3
PWM1M3
PWM2P3
PWM2M3
HVSS
VDD35
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
VDD35
VSS
D15
D16
D17
D18
D19
D20
D21
D22
D23
SIO
D24
D25
D26
D27
D28
D29
D30
D31
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
VDD35
VSS
A16
A17
A18
A19
A20
CS4X
CS5X
CS6X
RDY
BGRNTX
BRQ
RDX
WR0X
WR1X
WR2X
WR3X
AS
ALE
CLK
AH
CS0X
CS1X
CS2X
CS3X
VDD35
VSS
SMC
157
PPG
PB [2:0]
156
CAN
SIN2
SOT1
SIN1
SOT0
SIN0
RX2
TX2
RX1
TX1
RX0
TX0
VSS
VDD
OCPA7
OCPA6
OCPA5
OCPA4
OCPA3
OCPA2
OCPA1
OCPA0
SCK3
SOT3
SIN3
SCK4
SIN4
SOT4
SCL
SDA
SGA
SGO
VCI
CPO
VSS
X1A
X0A
X1
X0
VDD
SELCLK
MONCLK
INITX
HSTX
MD2
MD1
MD0
VSS
OUT3
OUT2
OUT1
OUT0
IN3
UART
53
52
チップ
選択
(FPT-208P-M04)
7
MB91360G シリーズ
・MB91F364G
(TOP VIEW)
CAN
PPG
USART
PR4
ATGX
CPUTESTX
PR5
TESTX
PR6
VSS
VDD
OUT3
OUT2
LED0
OUT1
Port L
PR7
VSS
VDD
LED1
LED3
VSS
LED4
Port J
LED2
OUT0
IN3
IN2
IN1
IN0
LED5
VSS
LED6
VDD
INT7
LED7
VSS
VDD
PO4
PO6
PO7
Port K
Port O
PO5
INT6
INT5
INT4
INT3
INT2
INT1
DA0
INT0
VSS
DA1
VSS
VDD
X0
X0A
VDD
X1A
VSS
MONCLK
VDD
NMIX
SELCLK
SIN0
X1
HSTX
SCL
SOT0
SDA
VSS
VDD
PM PQ
AN11
AN9
AN10
AN6
AN7
AN8
AVSS, AVRL
AVRH
AVCC
AN5
AN4
AN2
AN3
PG
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
1
AN0
Port H
I2C UART
(FPT-120P-M21)
32kHz
OCU
MD1
MD0
PR3
Port R
PR1
PR2
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
ICU
INITX
外部割込み
VCC3C
VDD
VCC3C
VDDI
VSS
VDDI
VDDI
P.P
MD2
ADC
8
VDD
BREAKX
RX0
VSS
OCPA0
Port O
PR0
4 MHz
Port T
TX0
OCPA3
OCPA2
OCPA1
SIN5
VSS
SCK5
SCK6
SOT6
SOT5
VDD
SIN6
SIN3
VSS
SOT3
SCK3
LTESTX
Port N
VDD
2 AN1
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
VSS
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64 (#)
63
62
61
SIO
MB91360G シリーズ
・MB91F369GA
(TOP VIEW)
Osci. PPG
SIO
81
124
125
79
78
77
76
75
127
74
PK [7:0]
126
128
129
130
131
73
72
71
70
132
69
133
68
134
67
135
66
136
65
137
64
138
63
139
62
140
61
60
142
59
143
58
P13
141
144
145
57
56
55
PG [1:0]
146
147
148
149
150
54
53
52
51
50
49
PH [7:0]
151
152
153
154
155
48
47
46
156
45
157
44
P9 [0:1]
P9 [3:7] PB [2:0]
P7 [6:4] P8 [3,1,2]
158
159
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
21
22
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
3
4
2
160
SOT4
SCL
SDA
SGA
SGO
INT7
INT6
INT5
INT4
INT3
INT2
INT1
INT0
VSS
VDD
LTESTX
CPUTESTX
TESTX
INITX
HSTX
MD2
MD1
MD0
ATGX
VDD
VSS
ALARM
AN9
AN8
AN7
AN6
AN5
AN4
AN3
AN2
AN1
AN0
AVSS
AVCC
AVRH
サウ I2C
ンド
123
外部割込み
PN [5:0]
PQ [1:0] PP [3:0]
PM [3:0]
P0 [3:0]
122
モード
82
84
83
85
86
88
87
89
91
90
92
93
94
95
96
97
98
101
99
100
102
103
105
104
106
107
108
111
109
112
110
113
116
114
115
118
117
119
80
121
1
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
VDD35
VSS
D16
D17
D18
D19
D20
D21
D22
D23
D24
D25
D26
D27
D28
D29
D30
D31
VDD35
VSS
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
VDD35
CLK
VSS
A12
A13
A14
A15
A16
A17
A18
A19
A20
VDD35
VSS
CS4X
CS5X
CS6X
RDX
BGRNTX
BRQ
AS
ALE
AH
CS0X
CS1X
CS2X
CS3X
DREQ0
DACX0
DEOP0
VSS
VDD35
外部バスデータ
120
VSS
VDD35
RDY
WR0X
WR1X
WR2X
WR3X
VSS
VDD35
VSS
MONCLK
VDD
VSS
X1
X0
VDD
OCPA3
OCPA2
OCPA1
OCPA0
VSS
VDD
SOT0
SIN0
RX1
TX1
RX0
TX0
VSS
VCC3C
VDDI
VDDI
VDDI
VDDI
VSS
SCK3
SOT3
SIN3
SCK4
SIN4
UART CAN
ADC
外部バス制御
外部バスアドレス
チップ
選択
外部バス
制御
チップ DMA
選択
(FPT-160P-M15)
9
MB91360G シリーズ
・MB91F365GB
(TOP VIEW)
SOT4
VSS
VDD
63
SIN3
66
62
SOT3
67
SCK4
VSS
SCK3
69
68
SIN4
OCPA0
70
64
OCPA1
72
71
61
INITX
PG3
91
60
92
59
MD2
PG5
93
58
MD1
VDD
94
57
MD0
HVSS
95
56
VDD
PWM1P0
96
55
OUT1
PWM1M0
97
54
OUT0
PWM2P0
98
53
IN3
99
52
IN2
HVDD
100
PWM1P1
101
51
50
IN1
IN0
PWM1M1
102
49
VSS
PWM2P1
103
48
VCC3C
PWM2M1
104
47
VDD
105
46
INT7
INT6
HVSS
PWM1P2
106
45
PWM1M2
107
44
INT5
PWM2P2
108
43
INT4
PWM2M2
109
42
INT3
HVDD
110
41
INT2
PWM1P3
111
40
INT1
PWM1M3
112
39
INT0
PWM2P3
113
38
MONCLK
PWM2M3
114
37
VSS
HVSS
115
36
X1
VDD
116
35
X0
PJ0
117
34
VDD
CPUTESTX
SOUND
28
29
30
DA1
ALARM
VSS
27
DA0
26
23
AN4
AN7
22
AN3
24
21
AN2
25
20
AN1
(FPT-120P-M21)
AN6
18
19
AVSS
AN0
ADC
I2C
AN5
16
VSS
17
15
VDD
AVRH
14
SCL
AVCC
12
13
SDA
8
VDD
VSS
10
11
7
PI3
SGA
6
PJ7
9
5
PJ6
SGO
4
BOOT
3
31
PJ5
120
PJ4
TESTX
PJ3
2
32
1
33
119
VSS
118
VDD
PJ1
PJ2
Digital IO-Ports
10
65
OCPA2
74
73
OCPA5
OCPA4
OCPA3
75
OCPA7
OCPA6
77
76
RX0
TX0
79
RX1
VDD
TX1
VSS
82
80
SIN0
83
81
SOT0
85
84
86
PG0
SOT1
SIN1
88
87
PG2
PG1
90
89
SIO
PWM
PG4
PWM2M0
SMC
CAN
UART
78
Digital IO-Ports
DAC
OCU
ICU
ext. Int.
4 MHz Osc.
MB91360G シリーズ
・MB91F366GB/MB91F376G
(TOP VIEW)
VSS
VDD
61
SOT4
SIN3
66
63
SOT3
67
62
VSS
SCK3
69
68
SCK4
OCPA0
70
SIN4
OCPA1
72
71
64
OCPA2
74
65
OCPA5
OCPA4
OCPA3
75
OCPA7
OCPA6
77
76
RX0
TX0
79
78
82
RX1
VDD
83
TX1
VSS
84
80
SIN0
85
81
SIN1
SOT0
86
PG0
SOT1
88
87
PG1
PG2
90
89
SIO
INITX
PG3
91
60
PG4
92
59
MD2
PG5
93
58
MD1
VDD
94
57
MD0
HVSS
95
56
VDD
PWM1P0
96
55
OUT1
PWM1M0
97
54
OUT0
PWM2P0
98
53
IN3
OCU
99
52
IN2
HVDD
100
PWM1P1
101
51
50
IN1
IN0
PWM2M0
PWM1M1
102
49
VSS
PWM2P1
103
48
VCC3C
PWM2M1
104
47
VDD
105
46
INT7
INT6
HVSS
PWM1P2
106
45
PWM1M2
107
44
INT5
PWM2P2
108
43
INT4
PWM2M2
109
42
INT3
HVDD
110
41
PWM1P3
111
40
INT2
INT1
PWM1M3
112
39
INT0
PWM2P3
113
38
MONCLK
PWM2M3
114
37
HVSS
VDD
115
36
VSS
X1
116
35
X0
PJ0
117
34
VDD
CPUTESTX
Digital IO-Ports
28
29
30
X1A
VSS
27
X0A
ALARM
26
23
AN4
AN7
22
AN3
24
21
AN2
25
20
AN1
ADC
AN6
18
19
AVSS
AN0
I2C
AN5
16
17
15
VSS
AVCC
14
VDD
AVRH
12
13
SCL
SGA
Sound
SDA
10
11
7
8
PI3
VDD
VSS
SGO
6
PJ7
9
5
PJ6
BOOT
4
31
3
120
PJ4
TESTX
PJ3
PJ5
32
2
33
119
1
118
VSS
PJ1
PJ2
VDD
SMC
PWM
CAN
73
UART
Digital IO-Ports
ICU
ext. Int.
4 MHz Osc.
32 kHz Osc.
(FPT-120P-M21)
11
MB91360G シリーズ
・MB91F367GB
(TOP VIEW)
VSS
VDD
SIN3
66
SOT4
SOT3
67
63
VSS
SCK3
69
68
62
OCPA0
70
SCK4
OCPA1
71
SIN4
OCPA2
72
64
OCPA3
73
65
PO5
PO4
74
61
INITX
PG3
91
60
PG4
92
59
MD2
PG5
93
58
MD1
VDD
94
57
MD0
VSS
95
56
VDD
PR0
96
55
OUT1
PR1
97
54
OUT0
PR2
98
53
IN3
PR3
99
52
IN2
HVDD
100
PR4
101
51
50
IN1
IN0
PR5
102
49
VSS
PR6
103
48
VCC3C
PR7
104
47
VDD
VSS
105
46
INT7
INT6
PS0
106
45
PS1
107
44
INT5
PS2
108
43
INT4
PS3
109
42
INT3
HVDD
110
41
INT2
PS4
111
40
INT1
PS5
112
39
INT0
PS6
113
38
MONCLK
PS7
114
37
VSS
VSS
115
36
X1
VDD
116
35
X0
OCU
ICU
ext. Int.
26
27
28
29
30
N.C.
N.C.
ALARM
VSS
23
AN4
AN7
22
AN3
24
21
AN2
25
20
AN1
(FPT-120P-M21)
ADC
AN6
18
19
AVSS
AN0
I2C
AN5
16
17
AVCC
15
AVRH
14
11
PM1
VSS
10
PM0
VDD
9
12
8
VDD
VSS
13
7
PI3
SCL
6
SDA
5
BOOT
PJ6
31
PJ7
120
4
TESTX
PJ3
3
32
PJ4
119
PJ5
CPUTESTX
PJ2
2
VDD
1
34
33
VSS
117
118
VDD
PJ0
PJ1
Digital IO-Ports
12
SIO
75
PO7
PO6
77
76
RX0
TX0
79
RX1
VDD
TX1
VSS
82
80
SIN0
83
81
SOT0
85
84
86
PG0
PQ3
PQ2
88
87
PG2
PG1
90
89
PWM
CAN
UART
78
Digital I/O-Ports
4 MHz Osc.
MB91360G シリーズ
・MB91F368GB
(TOP VIEW)
VSS
VDD
61
SOT4
SIN3
66
63
SOT3
67
62
VSS
SCK3
69
68
SCK4
OCPA0
70
SIN4
OCPA1
72
71
64
OCPA2
74
73
PO5
PO4
OCPA3
75
PO7
PO6
77
76
RX0
TX0
79
78
RX1
VDD
TX1
VSS
82
80
SIN0
83
81
SOT0
85
84
86
PG0
PQ3
PQ2
88
87
PG2
PG1
90
SIO
PWM
65
CAN
UART
89
Digital I/O-Ports
INITX
PG3
91
60
PG4
92
59
MD2
PG5
93
58
MD1
VDD
94
57
MD0
VSS
95
56
VDD
PR0
96
55
OUT1
PR1
97
54
OUT0
PR2
98
53
IN3
PR3
99
52
IN2
HVDD
100
51
PR4
101
50
IN1
IN0
PR5
102
49
VSS
PR6
103
48
VCC3C
PR7
104
47
VDD
VSS
105
46
INT7
INT6
PS0
106
45
PS1
107
44
INT5
PS2
108
43
INT4
PS3
109
42
INT3
HVDD
110
41
INT2
PS4
111
40
INT1
PS5
112
39
INT0
PS6
113
38
MONCLK
PS7
114
37
VSS
VSS
115
36
X1
VDD
116
35
X0
Digital IO-Ports
27
28
29
30
X0A
X1A
ALARM
VSS
26
23
AN4
AN7
22
AN3
24
21
AN2
25
20
AN1
ADC
AN6
18
19
AVSS
AN0
I2C
AN5
16
17
AVRH
15
AVCC
14
11
PM1
VSS
10
PM0
VDD
9
12
8
VDD
VSS
13
7
PI3
SCL
6
SDA
5
BOOT
PJ7
31
PJ6
120
4
TESTX
PJ3
3
32
PJ5
119
PJ4
CPUTESTX
PJ2
2
VDD
33
1
34
118
VSS
117
PJ1
VDD
PJ0
OCU
ICU
ext. Int.
4 MHz Osc.
32 kHz
Osc.
(FPT-120P-M21)
13
MB91360G シリーズ
・MB91366GA
(TOP VIEW)
SOT4
VSS
VDD
SIN3
66
63
SOT3
67
62
VSS
SCK3
69
68
SCK4
OCPA0
70
SIN4
OCPA1
72
71
64
OCPA2
74
61
INITX
PG3
91
60
92
59
MD2
PG5
93
58
MD1
VDD
94
57
MD0
HVSS
95
56
VDD
PWM1P0
96
55
OUT1
PWM1M0
97
54
OUT0
PWM2P0
98
53
IN3
OCU
99
52
IN2
HVDD
100
PWM1P1
101
51
50
IN1
IN0
PWM1M1
102
49
VSS
PWM2P1
103
48
VCC3C
PWM2M1
104
47
VDD
105
46
INT7
INT6
HVSS
PWM1P2
106
45
PWM1M2
107
44
INT5
PWM2P2
108
43
INT4
PWM2M2
109
42
INT3
HVDD
110
41
PWM1P3
111
40
INT2
INT1
PWM1M3
112
39
INT0
PWM2P3
113
38
MONCLK
PWM2M3
114
37
HVSS
115
36
VSS
X1
VDD
116
35
X0
26
27
28
29
30
X0A
X1A
ALARM
VSS
23
AN4
AN7
22
AN3
24
21
AN2
25
20
AN1
(FPT-120P-M21)
ADC
AN6
18
19
AVSS
AN0
I2C
AN5
16
17
15
VSS
AVCC
14
VDD
AVRH
12
13
SCL
SGA
Sound
SDA
10
11
7
8
PI3
VDD
VSS
SGO
6
9
5
BOOT
PJ7
31
PJ6
120
4
TESTX
PJ3
3
32
PJ4
119
PJ5
CPUTESTX
PJ2
2
33
1
34
118
VSS
117
PJ1
VDD
PJ0
VDD
Digital IO-Ports
14
65
OCPA5
OCPA4
OCPA3
75
OCPA7
OCPA6
77
76
RX0
TX0
79
78
82
RX1
VDD
83
TX1
VSS
84
80
SIN0
85
81
SIN1
SOT0
86
PG0
SOT1
88
87
PG1
PG2
90
89
SIO
PG4
PWM2M0
SMC
PWM
CAN
73
UART
Digital IO-Ports
32 kHz Osc.
ICU
ext. Int.
4 MHz Osc.
MB91360G シリーズ
■ 端子機能説明
・MB91FV360GA 入出力端子と機能
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
1
D18
I/O

Q
外部バスデータビット 18
2
D11
I/O

Q
外部バスデータビット 11
3
D2
I/O

Q
外部バスデータビット 2
未接続
4
5
HVSS




6
HVDD5B




7
PWM2M1
I/O
PR7
M
SMC 1
8
PWM1M1
I/O
PR5
K
SMC 1
9
PWM1P0
I/O
PR0
K
SMC 0
10
VDD5R




11
VDD5P




12
SCK4
I/O
PN2
A
SIO クロック
13
VDD5J




14
EXRAM
I

P
トレース制御
15
TWRX
O

X
トレース制御
16
TAD9
O

X
トレースアドレス
17
TAD5
O

X
トレースアドレス
18
TAD3
O

X
トレースアドレス
19
TDT68
I/O

W
トレースデータ
20
TDT63
I/O

W
トレースデータ
21
TDT57
I/O

W
トレースデータ
22
TDT49
I/O

W
トレースデータ
23
TDT23
I/O

W
トレースデータ
24
TDT16
I/O

W
トレースデータ
25
TDT7
I/O

W
トレースデータ
26
TDT2
I/O

W
トレースデータ
27
ICD0
I/O

N
ICE データ
28
ICLK
I/O

L
ICE クロック
29
X0
I

H
4 MHz 発振器端子
30
INITX
I

U
初期端子
31
MD1
I

T
モード端子 1
32
IN3
I/O
PL3
A
ICU 入力 3
33
INT3
I/O
PK3
A
外部割込み 3
（続く）
15
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
34
AN3
I/O
PH3
B
ADC 入力 3
35
DACK2
I/O
PB6
A
DMA 要求受付出力 2
36
AN13
I/O
PG5
B
ADC 入力 13
37
AN8
I/O
PG0
B
ADC 入力 8
38
ALE
I/O
P91
A
外部バス制御
39
WR1X
I/O
P85
S
外部バス制御
40
RDX
I/O
P83
S
外部バス制御
41
CS7X
I/O

A
チップセレクト 7 (CAN)
42
A26
I/O

Q
外部バスアドレスビット 26
43
A20
I/O

Q
外部バスアドレスビット 20
44
A12
I/O

Q
外部バスアドレスビット 12
45
D21
I/O

Q
外部バスデータビット 21
46
D16
I/O

Q
外部バスデータビット 16
47
D13
I/O

Q
外部バスデータビット 13
48
D7
I/O

Q
外部バスデータビット 7
49
D3
I/O

Q
外部バスデータビット 3
50
VSS




51
PWM2P2
I/O
PS2
K
SMC 2
52
PWM2P1
I/O
PR6
K
SMC 1
53
PWM1P1
I/O
PR4
K
SMC 1
未接続
54
55
SIN1
I/O
PQ2
A
UART 1 入力
56
TX3
I/O
PP6
Q
CAN 3 TX
57
SOT3
I/O
PN4
A
SIO 出力
58
SOT4
I/O
PN0
A
SIO 出力
59
未接続
60
未接続
61
SGO
I/O
PM0
A
サウンドジェネレータ SGO
62
TOEX
O

X
トレース制御
63
TAD8
O

X
トレースアドレス
64
TAD2
O

X
トレースアドレス
65
TDT67
I/O

W
トレースデータ
66
TDT60
I/O

W
トレースデータ
（続く）
16
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
67
TDT54
I/O

W
トレースデータ
68
TDT48
I/O

W
トレースデータ
69
TDT26
I/O

W
トレースデータ
70
TDT21
I/O

W
トレースデータ
71
TDT18
I/O

W
トレースデータ
72
TDT12
I/O

W
トレースデータ
73
TDT8
I/O

W
トレースデータ
74
TDT3
I/O

W
トレースデータ
75
ICS2
O

G
ICE ステータス
76
VDD5F




77
RSTX
I

E
リセット端子
78
OUT2
I/O
PL6
A
OCU 出力 2
79
IN0
I/O
PL0
A
ICU 入力 0
80
INT2
I/O
PK2
A
外部割込み 2
81
AN6
I/O
PH6
B
ADC 入力 6
82
AN1
I/O
PH1
B
ADC 入力 1
83
AVCC



アナログ VCC
84
DEOP0
I/O
PB2
A
DMA 出力終了 0
85
AN14
I/O
PG6
B
ADC 入力 14
86
AN9
I/O
PG1
B
ADC 入力 9
87
AS
I/O
P90
A
外部バス制御
88
BRQ
I/O
P82
A
外部バス制御
89
CS6X
I/O
P76
A
チップセレクト 6
90
A23
I/O

Q
外部バスアドレスビット 23
91
A17
I/O

Q
外部バスアドレスビット 17
92
A11
I/O

Q
外部バスアドレスビット 11
93
D27
I/O

Q
外部バスデータビット 27
94
D22
I/O

Q
外部バスデータビット 22
95
D17
I/O

Q
外部バスデータビット 17
96
D6
I/O

Q
外部バスデータビット 6
97
VDD5S




98
PWM1M3
I/O
PS5
K
SMC 3
99
PWM2M3
I/O
PS7
M
SMC 3
100
HVDD5A




（続く）
17
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
101
PWM2P0
I/O
PR2
K
SMC0
102
VCC3C


C
バイパスコンデンサ端子
103
SOT1
I/O
PQ3
A
UART 1 出力
104
SIN0
I/O
PQ0
A
UART 0 入力
105
TX1
I/O
PP2
Q
CAN 1 TX
106
OCPA2
I/O
PO2
A
PPG 出力
107
SCK3
I/O
PN5
A
SIO クロック
108
SIN4
I/O
PN1
A
SIO 入力
109
SCL
I/O
PM3
Y
I2C SCL
110
TCLK
I/O

W
トレース制御
111
TAD12
O

X
トレースアドレス
112
TAD15
O

X
トレースアドレス
113
TAD1
O

X
トレースアドレス
114
TDT65
I/O

W
トレースデータ
115
TDT59
I/O

W
トレースデータ
116
TDT55
I/O

W
トレースデータ
117
TDT51
I/O

W
トレースデータ
118
TDT42
I/O

W
トレースデータ
119
TDT32
I/O

W
トレースデータ
120
TDT27
I/O

W
トレースデータ
121
TDT22
I/O

W
トレースデータ
122
TDT11
I/O

W
トレースデータ
123
TDT4
I/O

W
トレースデータ
124
ICD3
I/O

N
ICE データ
125
TDT1
I/O

W
トレースデータ
126
SELCLK
I

F
クロック選択
127
NMIX
I

E
マスク不可割込み
128
OUT1
I/O
PL5
A
OCU 出力 1
129
IN1
I/O
PL1
A
ICU 入力 1
130
INT5
I/O
PK5
A
外部割込み 5
131
LED4
I/O
PJ4
J
LED ポート 4
132
ALARM
I

D
アラームコンパレータ入力
133
AN7
I/O
PH7
B
ADC 入力 7
134
AN2
I/O
PH2
B
ADC 入力 2
（続く）
18
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
135
DACK0
I/O
PB1
A
DMA 要求受付出力 0
136
AN10
I/O
PG2
B
ADC 入力 10
137
CS0X
I/O
P94
A
チップセレクト 0
138
CS3X
I/O
P97
A
チップセレクト 3
139
BGRNTX
I/O
P81
A
外部バス制御
140
CS4X
I/O
P74
A
チップセレクト 4
141
A22
I/O

Q
外部バスアドレスビット 22
142
A18
I/O

Q
外部バスアドレスビット 18
143
A14
I/O

Q
外部バスアドレスビット 14
144
A5
I/O

Q
外部バスアドレスビット 5
145
INDEX



インデックス端子
146
D30
I/O

Q
外部バスデータビット 30
147
D26
I/O

Q
外部バスデータビット 26
148
D19
I/O

Q
外部バスデータビット 19
149
D10
I/O

Q
外部バスデータビット 10
150
D9
I/O

Q
外部バスデータビット 9
151
D5
I/O

Q
外部バスデータビット 5
152
PWM2M2
I/O
PS3
M
SMC 2
153
PWM1P3
I/O
PS4
K
SMC 3
154
PWM2M0
I/O
PR3
M
SMC 0
155
VSS




156
SOT2
I/O
PQ5
A
UART 2 出力
157
SOT0
I/O
PQ1
A
UART 0 出力
158
VDD5O




159
OCPA7
I/O
PO7
A
PPG 出力
160
OCPA5
I/O
PO5
A
PPG 出力
161
OCPA1
I/O
PO1
A
PPG 出力
162
VDD5K




163
X1A
O

I
32 kHz 発振器端子
164
X0A
I

I
32 kHz 発振器端子
165
SDA
I/O
PM2
Y
I2C SDA
166
TAD10
O

X
トレースアドレス
167
TAD11
O

X
トレースアドレス
168
TDT66
I/O

W
トレースデータ
（続く）
19
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
169
TDT61
I/O

W
トレースデータ
170
TDT58
I/O

W
トレースデータ
171
TDT52
I/O

W
トレースデータ
172
TDT45
I/O

W
トレースデータ
173
TDT39
I/O

W
トレースデータ
174
TDT35
I/O

W
トレースデータ
175
TDT31
I/O

W
トレースデータ
176
TDT24
I/O

W
トレースデータ
177
TDT15
I/O

W
トレースデータ
178
TDT14
I/O

W
トレースデータ
179
TDT10
I/O

W
トレースデータ
180
ICD1
I/O

N
ICE データ
181
ICD2
I/O

N
ICE データ
182
HSTX
I

E
ハードウェアスタンバイ
183
OUT3
I/O
PL7
A
OCU 出力 3
184
OUT0
I/O
PL4
A
OCU 出力 0
185
INT6
I/O
PK6
A
外部割込み 6
186
LED7
I/O
PJ7
J
LED ポート 7
187
LED1
I/O
PJ1
J
LED ポート 1
188
CPUTESTX
I

E
テスト入力
189
DA1
O

C
DAC 出力
190
AN4
I/O
PH4
B
ADC 入力 4
191
DEOP1
I/O
PB5
A
DMA 出力終了 1
192
DACK1
I/O
PB4
A
DMA 確認応答 1
193
DREQ0
I/O
PB0
A
DMA リクエスト 0
194
CLK
I/O
P92
A
外部バスクロック
195
AH/BOOT
I/O
P93
A
外部バス制御 / ブートシングル
196
CS5X
I/O
P75
A
チップセレクト 5
197
A24
I/O

Q
外部バスアドレスビット 24
198
A21
I/O

Q
外部バスアドレスビット 21
199
A15
I/O

Q
外部バスアドレスビット 15
200
A8
I/O

Q
外部バスアドレスビット 8
201
A2
I/O

Q
外部バスアドレスビット 2
202
A0
I/O

Q
外部バスアドレスビット 0
（続く）
20
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
203
D29
I/O

Q
外部バスアドレスビット 29
204
D25
I/O

Q
外部バスアドレスビット 25
205
D20
I/O

Q
外部バスアドレスビット 20
206
D15
I/O

Q
外部バスアドレスビット 15
207
D4
I/O

Q
外部バスアドレスビット 4
208
HVDD5C




209
PWM1M2
I/O
PS1
K
SMC2
210
PWM1P2
I/O
PS0
K
SMC2
211
PWM1M0
I/O
PR1
K
SMC0
212
SIN2
I/O
PQ4
A
UART 2 入力
213
RX3
I/O
PP7
Q
CAN 3 RX
214
VSS




215
RX0
I/O
PP1
Q
CAN 0 RX
216
VDD5N




217
OCPA4
I/O
PO4
A
PPG 出力
218
OCPA0
I/O
PO0
A
PPG 出力
219
SIN3
I/O
PN3
A
SIO 入力
220
VSS




221
SGA
I/O
PM1
A
サウンドジェネレータ SGA
222
TAD13
O

X
トレースアドレス
223
TAD7
O

X
トレースアドレス
224
TAD6
O

X
トレースアドレス
225
TDT64
I/O

W
トレースデータ
226
TDT56
I/O

W
トレースデータ
227
TDT50
I/O

W
トレースデータ
228
TDT44
I/O

W
トレースデータ
229
TDT41
I/O

W
トレースデータ
230
TDT37
I/O

W
トレースデータ
231
TDT34
I/O

W
トレースデータ
232
TDT30
I/O

W
トレースデータ
233
TDT25
I/O

W
トレースデータ
234
TDT20
I/O

W
トレースデータ
235
TDT9
I/O

W
トレースデータ
236
BREAK
I

O
ICE ブレーク
（続く）
21
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
237
ICS1
O

G
ICE ステータス
238
ICS0
O

G
ICE ステータス
239
MD2
I

T
モード端子 2
240
IN2
I/O
PL2
A
ICU 入力 2
241
INT4
I/O
PK4
A
外部割込み 4
242
LED6
I/O
PJ6
J
LED ポート 6
243
LED3
I/O
PJ3
J
LED ポート 3
未接続
244
245
TESTX
I

E
テスト入力
246
DA0
O

C
DAC 出力
247
AN5
I/O
PH5
B
ADC 入力 5
248
AN0
I/O
PH0
B
ADC 入力 0
249
AN15
I/O
PG7
B
ADC 入力 15
250
CS1X
I/O
P95
A
チップセレクト 1
251
WR3X
I/O
P87
S
外部バス制御
252
WR2X
I/O
P86
S
外部バス制御
253
DREQ2
I/O
P73
A
DMA リクエスト 2
254
A19
I/O

Q
外部バスアドレスビット 19
255
A13
I/O

Q
外部バスアドレスビット 13
256
A7
I/O

Q
外部バスアドレスビット 7
257
A4
I/O

Q
外部バスアドレスビット 4
258
D31
I/O

Q
外部バスデータビット 31
259
D28
I/O

Q
外部バスデータビット 28
260
D23
I/O

Q
外部バスデータビット 23
261
D14
I/O

Q
外部バスデータビット 14
262
D8
I/O

Q
外部バスデータビット 8
263
D1
I/O

Q
外部バスデータビット 1
264
D0
I/O

Q
外部バスデータビット 0


未接続
265
266
HVSS


未接続
267
268
VSS




269
RX2
I/O
PP5
Q
CAN 2 RX
270
RX1
I/O
PP3
Q
CAN 1 RX
（続く）
22
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
271
VSS




272
OCPA3
I/O
PO3
A
PPG 出力
273
VSS




未接続
274
275
VDD5I




276
TADSCX
O

X
トレース制御
277
TCE1X
O

X
トレース制御
278
TAD4
O

X
トレースアドレス
279
TAD0
O

X
トレースアドレス
280
TDT62
I/O

W
トレースデータ
281
TDT53
I/O

W
トレースデータ
282
TDT47
I/O

W
トレースデータ
283
TDT43
I/O

W
トレースデータ
284
TDT36
I/O

W
トレースデータ
285
TDT33
I/O

W
トレースデータ
286
TDT28
I/O

W
トレースデータ
287
TDT19
I/O

W
トレースデータ
288
TDT13
I/O

W
トレースデータ
289
TDT6
I/O

W
トレースデータ
290
TDT5
I/O

W
トレースデータ
291
X1
O

H
4 MHz 発振器端子
292
MONCLK
O

G
テスト用クロック出力
293
MD0
I

T
モード端子 0
294
INT7
I/O
PK7
A
外部割込み 7
295
INT1
I/O
PK1
A
外部割込み 1
296
LED5
I/O
PJ5
J
LED ポート 5
297
LTESTX
I

E
テスト入力
298
ATGX
I/O
PI3
A
ADC トリガ
299
AVRL


R
アナログ基準電圧ロー
300
AVRH


R
アナログ基準電圧ハイ
301
DREQ1
I/O
PB3
A
DMA リクエスト 1
302
AN12
I/O
PG4
B
ADC 入力 12
303
AN11
I/O
PG3
B
ADC 入力 11
304
WR0X
I/O
P84
S
外部バス制御
（続く）
23
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
305
RDY
I/O

S
外部バス制御
306
A25
I/O

Q
外部バスアドレスビット 25
307
A16
I/O

Q
外部バスアドレスビット 16
308
A10
I/O

Q
外部バスアドレスビット 10
309
A6
I/O

Q
外部バスアドレスビット 6
310
A1
I/O

Q
外部バスアドレスビット 1
未接続
311
312
D24
I/O

Q
外部バスデータビット 24
313
D12
I/O

Q
外部バスデータビット 12
未接続
314
315
PWM2P3
I/O
PS6
K
SMC 3
316
HVSS




317
HVSS




未接続
318
319
VDD5Q




320
TX2
I/O
PP4
Q
CAN 2 TX
321
TX0
I/O
PP0
Q
CAN 0 TX
322
OCPA6
I/O
PO6
A
PPG 出力
323
VDD5M




324
VDD5L




未接続
325
326
VDD5H




327
TAD14
O

X
トレースアドレス
328
VSS3




329
VSS3




未接続
330
331
VDD3C




332
TDT46
I/O

W
トレースデータ
333
TDT40
I/O

W
トレースデータ
334
TDT38
I/O

W
トレースデータ
335
VDD3B




336
TDT29
I/O

W
トレースデータ
337
TDT17
I/O

W
トレースデータ
338
VDD3A




（続く）
24
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
339
TDT0
I/O

W
トレースデータ
340
VSS




341
VSS




未接続
342
343
VDD5E




344
INT0
I/O
PK0
A
外部割込み 0
345
LED2
I/O
PJ2
J
LED ポート 2
346
LED0
I/O
PJ0
J
LED ポート 0
347
VDD5D




348
AVSS



アナログ VSS
349
DEOP2
I/O
PB7
A
DMA 出力終了 2
350
VDD5C




351
CS2X
I/O
P96
A
チップセレクト 2
352
VSS




353
VSS




354
VDD5B




未接続
355
356
A9
I/O

Q
外部アドレスビット 9
357
A3
I/O

Q
外部アドレスビット 3
358
VSS




359
VSS




360
VDD5T




361
VSS




362
VSS




363
VSS




未接続
364
365
HVSS




366
VSS




367
VSS




未接続
368
369
VSS




370
VSS






未接続
371
372
VSS


（続く）
25
MB91360G シリーズ
（続き）
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
373
VSS




374
VSS




375
VDD3D




376
VSS3




377
VSS3




378
VSS3




未接続
379
380
VSS3




381
VSS3




未接続
382
383
VSS3




384
VSS3




385
VSS3




386
VDD5G




387
VSS




388
VSS




389
VSS




未接続
390
391
VSS




392
VSS




未接続
393
394
VSS




395
VSS




396
VSS




未接続
397
26
398
VSS




399
VSS




400
VSS




401
VDD5A




MB91360G シリーズ
・MB91F362GB 入出力 端子と機能
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
1
D24
I/O

Q
外部バスデータビット 24
2
D25
I/O

Q
外部バスデータビット 25
3
D26
I/O

Q
外部バスデータビット 26
4
D27
I/O

Q
外部バスデータビット 27
5
D28
I/O

Q
外部バスデータビット 28
6
D29
I/O

Q
外部バスデータビット 29
7
D30
I/O

Q
外部バスデータビット 30
8
D31
I/O

Q
外部バスデータビット 31
9
A0
I/O

Q
外部バスアドレスビット 0
10
A1
I/O

Q
外部バスアドレスビット 1
11
A2
I/O

Q
外部バスアドレスビット 2
12
A3
I/O

Q
外部バスアドレスビット 3
13
A4
I/O

Q
外部バスアドレスビット 4
14
A5
I/O

Q
外部バスアドレスビット 5
15
A6
I/O

Q
外部バスアドレスビット 6
16
A7
I/O

Q
外部バスアドレスビット 7
17
A8
I/O

Q
外部バスアドレスビット 8
18
A9
I/O

Q
外部バスアドレスビット 9
19
A10
I/O

Q
外部バスアドレスビット 10
20
A11
I/O

Q
外部バスアドレスビット 11
21
A12
I/O

Q
外部バスアドレスビット 12
22
A13
I/O

Q
外部バスアドレスビット 13
23
A14
I/O

Q
外部バスアドレスビット 14
24
A15
I/O

Q
外部バスアドレスビット 15
25
VDD35*



外部バス用 VDD
26
VSS




27
A16
I/O

Q
外部バスアドレスビット 16
28
A17
I/O

Q
外部バスアドレスビット 17
29
A18
I/O

Q
外部バスアドレスビット 18
30
A19
I/O

Q
外部バスアドレスビット 19
31
A20
I/O

Q
外部バスアドレスビット 20
32
CS4X
I/O
P74
A
チップセレクト 4
33
CS5X
I/O
P75
A
チップセレクト 5
（続く）
27
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
34
CS6X
I/O
P76
A
チップセレクト 6
35
RDY
I/O

S
外部バス制御
36
BGRNTX
I/O
P81
A
外部バス制御
37
BRQ
I/O
P82
A
外部バス制御
38
RDX
I/O

S
外部バス制御
39
WR0X
I/O

S
外部バス制御
40
WR1X
I/O

S
外部バス制御
41
WR2X
I/O

S
外部バス制御
42
WR3X
I/O

S
外部バス制御
43
AS
I/O
P90
A
外部バス制御
44
ALE
I/O
P91
A
外部バス制御
45
CLK
I/O

A
外部バスクロック
46
AH
I/O
P93
A
外部バス制御信号
47
CS0X
I/O
P94
A
チップセレクト 0
48
CS1X
I/O
P95
A
チップセレクト 1
49
CS2X
I/O
P96
A
チップセレクト 2
50
CS3X
I/O
P97
A
チップセレクト 3
51
VDD35*



外部バス用 VDD
52
VSS




53
AN8
I/O
PG0
B
ADC 入力 8
54
AN9
I/O
PG1
B
ADC 入力 9
55
AN10
I/O
PG2
B
ADC 入力 10
56
AN11
I/O
PG3
B
ADC 入力 11
57
AN12
I/O
PG4
B
ADC 入力 12
58
AN13
I/O
PG5
B
ADC 入力 13
59
AN14
I/O
PG6
B
ADC 入力 14
60
AN15
I/O
PG7
B
ADC 入力 15
61
DREQ0
I/O
PB0
A
DMA リクエスト 0
62
DACK0
I/O
PB1
A
DMA 確認応答 0
63
DEOP0
I/O
PB2
A
DMA 出力終了 0
64
AVCC



アナログ VCC
65
AVRH

PH0
R
アナログ基準ハイ
66
AN0
I/O
PH1
B
ADC 入力 0
（続く）
28
MB91360G シリーズ
端子番号
端子名
I/O
67
AN1
I/O
汎用入出力ポート 回路形式
PH1
B
機能説明
ADC 入力 1
68
AN2
I/O
PH2
B
ADC 入力 2
69
AN3
I/O
PH3
B
ADC 入力 3
70
AN4
I/O
PH4
B
ADC 入力 4
71
AN5
I/O
PH5
B
ADC 入力 5
72
AN6
I/O
PH6
B
ADC 入力 6
73
AN7
I/O
PH7
B
ADC 入力 7
74
AVSS



アナログ VSS ( アナログ基準電圧ロー共用 )
75
DA0
O

C
DAC 出力
76
DA1
O

C
DAC 出力
77
ALARM
I

D
アラームコンパレータ入力
78
VSS




79
VDD




80
ATGX
I/O
PI3
A
ADC トリガ入力
81
TESTX
I

E
82
CPUTESTX
I

E
テスト入力
(VDD に接続してください )
83
LTESTX
I

E
テスト入力
(VDD に接続してください )
84
LED0
I/O
PJ0
J
LED ポート 0
85
LED1
I/O
PJ1
J
LED ポート 1
86
LED2
I/O
PJ2
J
LED ポート 2
87
LED3
I/O
PJ3
J
LED ポート 3
88
LED4
I/O
PJ4
J
LED ポート 4
89
LED5
I/O
PJ5
J
LED ポート 5
90
LED6
I/O
PJ6
J
LED ポート 6
91
LED7
I/O
PJ7
J
LED ポート 7
テスト入力
(VDD に接続してください )
92
VDD




93
VSS




94
INT0
I/O
PK0
A
外部割込み 0
95
INT1
I/O
PK1
A
外部割込み 1
96
INT2
I/O
PK2
A
外部割込み 2
97
INT3
I/O
PK3
A
外部割込み 3
98
INT4
I/O
PK4
A
外部割込み 4
99
INT5
I/O
PK5
A
外部割込み 5
100
INT6
I/O
PK6
A
外部割込み 6
（続く）
29
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
101
INT7
I/O
PK7
A
外部割込み 7
102
IN0
I/O
PL0
A
ICU 入力 0
103
IN1
I/O
PL1
A
ICU 入力 1
104
IN2
I/O
PL2
A
ICU 入力 2
105
IN3
I/O
PL3
A
ICU 入力 3
106
OUT0
I/O
PL4
A
OCU 出力 0
107
OUT1
I/O
PL5
A
OCU 出力 1
108
OUT2
I/O
PL6
A
OCU 出力 2
109
OUT3
I/O
PL7
A
OCU 出力 3
110
VSS




111
MD0
I

T
モード端子 0
112
MD1
I

T
モード端子 1
113
MD2
I

T
モード端子 2
114
HSTX
I

E
ハードウェアスタンバイ
115
INITX
I

U
初期端子
116
MONCLK
O

G
エバ用システムクロック出力
117
SELCLK
I

F
クロック 選択。
必ず VDD に接続してください。
118
VDD




119
X0
I

H
4 MHz 発振器端子
120
X1
O

H
4 MHz 発振器端子
121
X0A
I

I
予約。必ず VSS に接続してください。
122
X1A
O

I
予約。開放のままにする。
123
VSS




124
CPO


C
予約。開放のままにする。
125
VCI


D
予約。必ず VSS に接続してください。
126
SGO
I/O
PM0
A
サウンドジェネレータ SGO
127
SGA
I/O
PM1
A
サウンドジェネレータ SGA
128
SDA
I/O
PM2
Y
I2C SDA
129
SCL
I/O
PM3
Y
I2C SCL
130
SOT4
I/O
PN0
A
SIO 出力
131
SIN4
I/O
PN1
A
SIO 入力
132
SCK4
I/O
PN2
A
SIO クロック
133
SIN3
I/O
PN3
A
SIO 入力
134
SOT3
I/O
PN4
A
SIO 出力
（続く）
30
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
135
SCK3
I/O
PN5
A
SIO クロック
136
OCPA 0
I/O
PO0
A
PPG 出力
137
OCPA 1
I/O
PO1
A
PPG 出力
138
OCPA 2
I/O
PO2
A
PPG 出力
139
OCPA 3
I/O
PO3
A
PPG 出力
140
OCPA 4
I/O
PO4
A
PPG 出力
141
OCPA 5
I/O
PO5
A
PPG 出力
142
OCPA 6
I/O
PO6
A
PPG 出力
143
OCPA 7
I/O
PO7
A
PPG 出力
144
VDD




145
VSS




146
TX0
I/O
PP0
Q
CAN 0 TX
147
RX0
I/O
PP1
Q
CAN 0 RX
148
TX1
I/O
PP2
Q
CAN 1 TX
149
RX1
I/O
PP3
Q
CAN 1 RX
150
TX2
I/O
PP4
Q
CAN 2 TX
151
RX2
I/O
PP5
Q
CAN 2 RX
152
SIN0
I/O
PQ0
A
UART 0 入力
153
SOT0
I/O
PQ1
A
UART 0 出力
154
SIN1
I/O
PQ2
A
UART 1 入力
155
SOT1
I/O
PQ3
A
UART 1 出力
156
SIN2
I/O
PQ4
A
UART 2 入力
157
SOT2
I/O
PQ5
A
UART 2 出力
158
VSS




159
VCC3C


C
バイパスキャパシタ端子
160
VDD




161
HVSS




162
PWM1P0
I/O
PR0
K
SMC 0
163
PWM1M0
I/O
PR1
K
SMC 0
164
PWM2P0
I/O
PR2
K
SMC 0
165
PWM2M0
I/O
PR3
M
SMC 0
166
HVDD




167
PWM1P1
I/O
PR4
K
SMC 1
168
PWM1M1
I/O
PR5
K
SMC 1
（続く）
31
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
169
PWM2P1
I/O
PR6
K
SMC 1
170
PWM2M1
I/O
PR7
M
SMC 1
171
HVSS




172
PWM1P2
I/O
PS0
K
SMC 2
173
PWM1M2
I/O
PS1
K
SMC 2
174
PWM2P2
I/O
PS2
K
SMC 2
175
PWM2M2
I/O
PS3
M
SMC 2
176
HVDD




177
PWM1P3
I/O
PS4
K
SMC 3
178
PWM1M3
I/O
PS5
K
SMC 3
179
PWM2P3
I/O
PS6
K
SMC 3
180
PWM2M3
I/O
PS7
M
SMC 3
181
HVSS




182
VDD35*



外部バス用 VDD
183
D0
I/O

Q
外部バスデータビット 0
184
D1
I/O

Q
外部バスデータビット 1
185
D2
I/O

Q
外部バスデータビット 2
186
D3
I/O

Q
外部バスデータビット 3
187
D4
I/O

Q
外部バスデータビット 4
188
D5
I/O

Q
外部バスデータビット 5
189
D6
I/O

Q
外部バスデータビット 6
190
D7
I/O

Q
外部バスデータビット 7
191
D8
I/O

Q
外部バスデータビット 8
192
D9
I/O

Q
外部バスデータビット 9
193
D10
I/O

Q
外部バスデータビット 10
194
D11
I/O

Q
外部バスデータビット 11
195
D12
I/O

Q
外部バスデータビット 12
196
D13
I/O

Q
外部バスデータビット 13
197
D14
I/O

Q
外部バスデータビット 14
198
VDD35*



外部バス用 VDD
199
VSS




200
D15
I/O

Q
外部バスデータビット 15
201
D16
I/O

Q
外部バスデータビット 16
202
D17
I/O

Q
外部バスデータビット 17
（続く）
32
MB91360G シリーズ
（続き）
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
203
D18
I/O

Q
外部バスデータビット 18
204
D19
I/O

Q
外部バスデータビット 19
205
D20
I/O

Q
外部バスデータビット 20
206
D21
I/O

Q
外部バスデータビット 21
207
D22
I/O

Q
外部バスデータビット 22
208
D23
I/O

Q
外部バスデータビット 23
＊：VDD35 (25, 51, 182, 198) ピンを 3.3 V に接続した場合 , 外部バスインタフェース (1-52, 182-208) は 3.3 V で動作できます。
33
MB91360G シリーズ
・MB91F364G 入出力端子と機能
汎用 I/O ポート 回路の種類
機 能
端子番号
端子名
I/O
1
AN0
I/O
PH0
B
ADC 入力 0
2
AN1
I/O
PH1
B
ADC 入力 1
3
AN2
I/O
PH2
B
ADC 入力 2
4
AN3
I/O
PH3
B
ADC 入力 3
5
AN4
I/O
PH4
B
ADC 入力 4
6
AN5
I/O
PH5
B
ADC 入力 5
7
AVSS, AVRL



AVSS, アナログ参照 ロー
8
AVRH


R
アナログ参照 ハイ
9
AVCC



AVCC
10
AN6
I/O
PH6
B
ADC 入力 6
11
AN7
I/O
PH7
B
ADC 入力 7
12
AN8
I/O
PG0
B
ADC 入力 8
13
AN9
I/O
PG1
B
ADC 入力 9
14
AN10
I/O
PG2
B
ADC 入力 10
15
AN11
I/O
PG3
B
ADC 入力 11
16
VSS




17
VDD




18
SDA
I/O
PM2
YA
I2C SDA
19
SCL
I/O
PM3
YA
I2C SCL
20
SOT0
I/O
PQ1
A
UART0 SOT
21
SIN0
I/O
PQ0
A
UART0 SIN
22
HSTX
I

F
ハードウェアスタンバイ
23
NMIX
I

E
NMI
24
SELCLK
I

F
RTC クロック選択
25
VDD




26
MONCLK
O

Q1
変調クロック出力
27
VSS




28
X1A
O

I
32 kHz 発振用端子
29
X0A
I

I
32 kHz 発振用端子
30
VDD




31
X1
O

H
4 MHz 発振用端子
32
X0
I

H
4 MHz 発振用端子
33
VSS




34
INT0
I/O
PK0
B
外部割込み 0
35
INT1
I/O
PK1
B
外部割込み 1
36
INT2
I/O
PK2
B
外部割込み 2
37
INT3
I/O
PK3
B
外部割込み 3
38
INT4
I/O
PK4
B
外部割込み 4
39
INT5
I/O
PK5
B
外部割込み 5
40
INT6
I/O
PK6
B
外部割込み 6
41
INT7
I/O
PK7
B
外部割込み 7
42
VDD




（続く）
34
MB91360G シリーズ
汎用 I/O ポート 回路の種類
機 能
端子番号
端子名
I/O
43
VSS




44
IN0
I/O
PL0
B
ICU 入力 0 *1
45
IN1
I/O
PL1
B
ICU 入力 1 *1
46
IN2
I/O
PL2
B
ICU 入力 2 *1
47
IN3
I/O
PL3
B
ICU 入力 3 *1
48
OUT0
I/O
PL4
B
OCU 出力 0
49
OUT1
I/O
PL5
B
OCU 出力 1
50
OUT2
I/O
PL6
B
OCU 出力 2
51
OUT3
I/O
PL7
B
OCU 出力 3
52
VDD




53
VSS




54
TESTX
I

E
テスト入力
55
CPUTESTX
I

E
テスト入力
56
ATGX
I/O
PI3
A
ADC トリガ
57
MD0
I

T
モード端子 0
58
MD1
I

T
モード端子 1
59
MD2
I

T
モード端子 2
60
INITX
I

U
初期化端子
61
VDD




62
VCC3C



63
VCC3C



電源用コンデンサまたはコア電圧の外部電源用
端子
64
VSS (#)



65
VDDI



66
VDDI



67
VDDI



68
BREAKX
I
BREAKX
E
EDSU ブレークポイント端子
69
VDD




70
VSS




71
RX0
I/O
PP1
Q
CAN RX
72
TX0
I/O
PP0
Q
CAN TX
73
OCPA0
I/O
PO0
A
PPG 出力 0
74
OCPA1
I/O
PO1
A
PPG 出力 1
75
OCPA2
I/O
PO2
A
PPG 出力 2
76
OCPA3
I/O
PO3
A
PPG 出力 3
77
VSS




78
SIN5
I/O
PT0
A
USART5 SIN
79
SCK5
I/O
PT1
A
USART5 SCK
80
SOT5
I/O
PT2
A
USART5 SOT
81
SOT6
I/O
PT3
A
USART6 SOT
82
SCK6
I/O
PT4
A
USART6 SCK
83
SIN6
I/O
PT5
A
USART6 SIN
最初の ES シリーズでは VSS に接続しないでく
ださい。オープンにしてください。*3
分離したコア電源
（続く）
35
MB91360G シリーズ
（続き）
汎用 I/O ポート 回路の種類
機 能
端子番号
端子名
I/O
84
VDD




85
VSS




86
SIN3
I/O
PN3
A
SIO SIN
87
SOT3
I/O
PN4
A
SIO SOT
88
SCK3
I/O
PN5
A
SIO SCK
89
VSS




90
LTESTX
I
LTESTX
E
テスト端子
91
VDD




92
PR0
I/O
PR0
A
ポート R 0
93
PR1
I/O
PR1
A
ポート R 1
94
PR2
I/O
PR2
A
ポート R 2
95
PR3
I/O
PR3
A
ポート R 3
96
PR4
I/O
PR4
A
ポート R 4
97
PR5
I/O
PR5
A
ポート R 5
98
PR6
I/O
PR6
A
ポート R 6
99
PR7
I/O
PR7
A
ポート R 7
100
VSS




101
VDD




102
LED0
I/O
PJ0
J
LED ポート 0
103
LED1
I/O
PJ1
J
LED ポート 1
104
LED2
I/O
PJ2
J
LED ポート 2
105
LED3
I/O
PJ3
J
LED ポート 3
106
VSS



107
LED4
I/O
PJ4
J
LED ポート 4
108
LED5
I/O
PJ5
J
LED ポート 5
109
LED6
I/O
PJ6
J
LED ポート 6
110
LED7
I/O
PJ7
J
LED ポート 7
111
VSS





112
VDD




113
PO4
I/O
PO4
A
ポート O 4
114
PO5
I/O
PO5
A
ポート O 5
115
PO6
I/O
PO6
A
ポート O 6
116
PO7
I/O
PO7
A
ポート O 7
117
DA0
O

C
*2
118
DA1
O

C
*2
119
VSS




120
VDD




＊ 1： ポート L の機能レジスタ・ビットがクリアされると , ICU 入力回線が LIN-USART の LSYNC 出力に接続されます。
＊ 2： デジタル・テスト機能には , DA1 および DA0 端子も使用されます。正常なシステム機能を実現するため , ポート P
の R-bus ポートデータ方向レジスタ DDRP (3：2) およびポート P の R-bus ポート機能レジスタ PFRP (3：2) は ,
常に “0” に設定してください。
＊ 3： 端子 064 (VSS) は , 再設計後に利用可能になります。
36
MB91360G シリーズ
・MB91F369GA 入出力端子と機能
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
1
A4
I/O

Q
外部バスアドレスビット 4
2
A5
I/O

Q
外部バスアドレスビット 5
3
A6
I/O

Q
外部バスアドレスビット 6
4
A7
I/O

Q
外部バスアドレスビット 7
5
A8
I/O

Q
外部バスアドレスビット 8
6
A9
I/O

Q
外部バスアドレスビット 9
7
A10
I/O

Q
外部バスアドレスビット 10
8
A11
I/O

Q
外部バスアドレスビット 11
9
VDD35*



外部バス用 VDD
10
CLK
I/O

A
外部バスクロック
11
VSS




12
A12
I/O

Q
外部バスアドレスビット 12
13
A13
I/O

Q
外部バスアドレスビット 13
14
A14
I/O

Q
外部バスアドレスビット 14
15
A15
I/O

Q
外部バスアドレスビット 15
16
A16
I/O

Q
外部バスアドレスビット 16
17
A17
I/O

Q
外部バスアドレスビット 17
18
A18
I/O

Q
外部バスアドレスビット 18
19
A19
I/O

Q
外部バスアドレスビット 19
20
A20
I/O

Q
外部バスアドレスビット 20
21
VDD35*



外部バス用 VDD
22
VSS




23
CS4X
I/O
P74
A
チップセレクト 4
24
CS5X
I/O
P75
A
チップセレクト 5
25
CS6X
I/O
P76
A
チップセレクト 6
26
RDX
I/O

S
外部バスコントロール
27
BGRNTX
I/O
P81
A
外部バスコントロール
28
BRQ
I/O
P82
A
外部バスコントロール
29
AS
I/O
P90
A
外部バスコントロール
30
ALE
I/O
P91
A
外部バスコントロール
31
AH
I/O
P93
A
外部バスコントロール信号
32
CS0X
I/O
P94
A
チップセレクト 0
33
CS1X
I/O
P95
A
チップセレクト 1
（続く）
37
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート 回路形式
機能説明
34
CS2X
I/O
P96
A
チップセレクト 2
35
CS3X
I/O
P97
A
チップセレクト 3
36
DREQ0
I/O
PB0
A
DMA リクエスト 0
37
DACK0
I/O
PB1
A
DMA 要求受付出力 0
38
DEOP0
I/O
PB2
A
DMA 出力終了 0
39
VSS




40
VDD35*



外部バス用 VDD
41
AVRH


R
アナログ基準電圧ハイ
42
AVCC



アナログ VCC
43
AVSS



アナログ VSS ( アナログ基準電圧ロー共用 )
44
AN0
I/O
PH0
B
ADC 入力 0
45
AN1
I/O
PH1
B
ADC 入力 1
46
AN2
I/O
PH2
B
ADC 入力 2
47
AN3
I/O
PH3
B
ADC 入力 3
48
AN4
I/O
PH4
B
ADC 入力 4
49
AN5
I/O
PH5
B
ADC 入力 5
50
AN6
I/O
PH6
B
ADC 入力 6
51
AN7
I/O
PH7
B
ADC 入力 7
52
AN8
I/O
PG0
B
ADC 入力 8
53
AN9
I/O
PG1
B
ADC 入力 9
54
ALARM
I

D
アラームコンパレータ入力
55
VSS




56
VDD




57
ATGX
I/O
P13
A
ADC トリガ入力
58
MD0
I

T
モード端子 0
59
MD1
I

T
モード端子 1
60
MD2
I

T
モード端子 2
61
HSTX
I

E
ハードウェアスタンバイ
62
INITX
I

U
初期端子
63
TESTX
I

E
テスト入力
(VDD に接続してください )
64
CPUTESTX
I

E
テスト入力
(VDD に接続してください )
65
LTESTX
I

E
テスト入力
(VDD に接続してください )
66
VDD




（続く）
38
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
67
VSS




68
INT0
I/O
PK0
A
外部割込み 0
69
INT1
I/O
PK1
A
外部割込み 1
70
INT2
I/O
PK2
A
外部割込み 2
71
INT3
I/O
PK3
A
外部割込み 3
72
INT4
I/O
PK4
A
外部割込み 4
73
INT5
I/O
PK5
A
外部割込み 5
74
INT6
I/O
PK6
A
外部割込み 6
75
INT7
I/O
PK7
A
外部割込み 7
76
SGO
I/O
PM0
A
サウンドジェネレータ SGO
77
SGA
I/ O
PM1
A
サウンドジェネレータ SGA
78
SDA
I/O
PM2
Y
I2C SDA
79
SCL
I/ O
PM3
Y
I2C SCL
80
SOT4
I/ O
PN0
A
SIO 出力
81
SIN4
I/O
PN1
A
SIO 入力
82
SCK4
I/O
PN2
A
SIO クロック
83
SIN3
I/O
PN3
A
SIO 入力
84
SOT3
I/O
PN4
A
SIO 出力
85
SCK3
I/O
PN5
A
SIO クロック
86
VSS




87
VDDI



内部レギュレータ用電源電圧
88
VDDI



内部レギュレータ用電源電圧
89
VDDI



内部レギュレータ用電源電圧
90
VDDI



内部レギュレータ用電源電圧
91
VCC3C



内部レギュレータ用キャパシタ端子
92
VSS




93
TX0
I/O
PP0
Q
CAN 0 TX
94
RX0
I/O
PP1
Q
CAN 0 RX
95
TX1
I/O
PP2
Q
CAN 1 TX
96
RX1
I/O
PP3
Q
CAN 1 RX
97
SIN0
I/O
PQ0
A
UART 0 入力
98
SOT0
I/O
PQ1
A
UART 0 出力
99
VDD




100
VSS




（続く）
39
MB91360G シリーズ
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
101
OCPA0
I/O
PO0
A
PPG 出力
102
OCPA1
I/O
PO1
A
PPG 出力
103
OCPA2
I/O
PO2
A
PPG 出力
104
OCPA3
I/O
PO3
A
PPG 出力
105
VDD




106
X0
I

H
4 MHz 発振器端子
107
X1
O

H
4 MHz 発振器端子
108
VSS




109
VDD




110
MONCLK
O

Q1
システムクロック出力
111
VSS




112
VDD35*



外部バス用 VDD
113
VSS




114
WR3X
I/O

S
外部バス制御
115
WR2X
I/O

S
外部バス制御
116
WR1X
I/O

S
外部バス制御
117
WR0X
I/O

S
外部バス制御
118
RDY
I/O

S
外部バス制御
119
VDD35*



外部バス用 VDD
120
VSS




121
D0
I/O

Q
外部バスデータビット 0
122
D1
I/O

Q
外部バスデータビット 1
123
D2
I/O

Q
外部バスデータビット 2
124
D3
I/O

Q
外部バスデータビット 3
125
D4
I/O

Q
外部バスデータビット 4
126
D5
I/O

Q
外部バスデータビット 5
127
D6
I/O

Q
外部バスデータビット 6
128
D7
I/O

Q
外部バスデータビット 7
129
D8
I/O

Q
外部バスデータビット 8
130
D9
I/O

Q
外部バスデータビット 9
131
D10
I/O

Q
外部バスデータビット 10
132
D11
I/O

Q
外部バスデータビット 11
133
D12
I/O

Q
外部バスデータビット 12
134
D13
I/O

Q
外部バスデータビット 13
（続く）
40
MB91360G シリーズ
（続き）
端子番号
端子名
I/O
汎用入出力ポート
回路形式
機能説明
135
D14
I/O

Q
外部バスデータビット 14
136
D15
I/O

Q
外部バスデータビット 15
137
VDD35*



外部バス用 VDD
138
VSS




139
D16
I/O

Q
外部バスデータビット 16
140
D17
I/O

Q
外部バスデータビット 17
141
D18
I/O

Q
外部バスデータビット 18
142
D19
I/O

Q
外部バスデータビット 19
143
D20
I/O

Q
外部バスデータビット 20
144
D21
I/O

Q
外部バスデータビット 21
145
D22
I/O

Q
外部バスデータビット 22
146
D23
I/O

Q
外部バスデータビット 23
147
D24
I/O

Q
外部バスデータビット 24
148
D25
I/O

Q
外部バスデータビット 25
149
D26
I/O

Q
外部バスデータビット 26
150
D27
I/O

Q
外部バスデータビット 27
151
D28
I/O

Q
外部バスデータビット 28
152
D29
I/O

Q
外部バスデータビット 29
153
D30
I/O

Q
外部バスデータビット 30
154
D31
I/O

Q
外部バスデータビット 31
155
VDD35*



外部バス用 VDD
156
VSS




157
A0
I/O

Q
外部バスアドレスビット 0
158
A1
I/O

Q
外部バスアドレスビット 1
159
A2
I/O

Q
外部バスアドレスビット 2
160
A3
I/O

Q
外部バスアドレスビット 3
＊：VDD35 (9, 21, 40, 112, 119, 137, 155) ピンを 3.3 V に接続した場合 , 外部バスインタフェース (1-40, 112-160) は 3.3 V で
動作できます。
41
MB91360G シリーズ
・MB91F365GB/F366GB/F376G, MB91366GA 入出力端子と機能
回路の種類 回路の種類
(FLASH 品 ) (ROM 品 )
端子番号
端子名
I/O
汎用 I/O ポート
1
VDD





2
VSS





3
PJ4
I/O
PJ4
A
A
デジタル IO ポート
4
PJ5
I/O
PJ5
A
A
デジタル IO ポート
5
PJ6
I/O
PJ6
A
A
デジタル IO ポート
6
PJ7
I/O
PJ7
A
A
デジタル IO ポート
7
PI3
I/O
PI3
A
A
デジタル IO ポート
8
VDD





9
VSS





10
SGO
I/O
PM0
A
A
サウンドジェネレータ SGO
11
SGA
I/O
PM1
A
A
サウンドジェネレータ SGA
12
SDA
I/O
PM2
Y
Y
I2C SDA ( 内部プルアップなし )
13
SCL
I/O
PM3
Y
Y
I2C SCL ( 内部プルアップなし )
14
VDD





15
VSS





16
AVRH


R
R
アナログ参照 ハイ
17
AVCC




アナログ VCC
18
AVSS




アナログ参照 ロー / アナログ VSS
19
AN0
I/O
PH0
B
B
ADC 入力
20
AN1
I/O
PH1
B
B
ADC 入力
21
AN2
I/O
PH2
B
B
ADC 入力
22
AN3
I/O
PH3
B
B
ADC 入力
23
AN4
I/O
PH4
B
B
ADC 入力
24
AN5
I/O
PH5
B
B
ADC 入力
25
AN6
I/O
PH6
B
B
ADC 入力
26
AN7
I/O
PH7
B
B
ADC 入力
DA0
O

C
C
DAC 出力 (MB91F365GB)
X0A
I

I
I
32 kHz 発振用端子 (MB91F366GB/
366GA/MB91F376G)
DA1
O

C
C
DAC 出力 (MB91F365GB)
X1A
O

I
I
32 kHz 発振用端子 (MB91F366GB/
366GA/MB91F376G)
29
ALARM
I

D
D
アラーム比較器入力
30
VSS





31
BOOT
I/O
P93
A
A
ブート端子 ( 注意事項参照 )
32
TESTX
I

E
E
テストモード端子
33
CPUTESTX
I

E
E
テストモード端子
34
VDD





35
X0
I

H
H
4 MHz 発振用端子
36
X1
O

H
H
4 MHz 発振用端子
37
VSS





27
28
機 能
（続く）
42
MB91360G シリーズ
回路の種類 回路の種類
(FLASH 品 ) (ROM 品 )
端子番号
端子名
I/O
汎用 I/O ポート
38
MONCLK
O

G
G
クロック出力
39
INT0
I/O
PK0
A
A
外部割込み
40
INT1
I/O
PK1
A
A
外部割込み
41
INT2
I/O
PK2
A
A
外部割込み
42
INT3
I/O
PK3
A
A
外部割込み
43
INT4
I/O
PK4
A
A
外部割込み
44
INT5
I/O
PK5
A
A
外部割込み
45
INT6
I/O
PK6
A
A
外部割込み
46
INT7
I/O
PK7
A
A
外部割込み
47
VDD




内部電源電圧端子
48
VCC3C




内部電源用コンデンサ端子
49
VSS





50
IN0
I/O
PL0
A
A
ICU 入力
51
IN1
I/O
PL1
A
A
ICU 入力
52
IN2
I/O
PL2
A
A
ICU 入力
53
IN3
I/O
PL3
A
A
ICU 入力
54
OUT0
I/O
PL4
A
A
OCU 出力
55
OUT1
I/O
PL5
A
A
OCU 出力
56
VDD




内部電源電圧端子
57
MD0
I

T
F
モード端子
58
MD1
I

T
F
モード端子
59
MD2
I

T
F
モード端子
60
INITX
I

U
U
初期化端子
61
VDD




内部電源電圧端子
62
VSS





63
SOT4
I/O
PN0
A
A
SIO 出力
64
SIN4
I/O
PN1
A
A
SIO 入力
65
SCK4
I/O
PN2
A
A
SIO クロック
66
SIN3
I/O
PN3
A
A
SIO 入力
67
SOT3
I/O
PN4
A
A
SIO 出力
68
SCK3
I/O
PN5
A
A
SIO クロック
69
VSS





70
OCPA0
I/O
PO0
A
A
PPG 出力
71
OCPA1
I/O
PO1
A
A
PPG 出力
72
OCPA2
I/O
PO2
A
A
PPG 出力
73
OCPA3
I/O
PO3
A
A
PPG 出力
74
OCPA4
I/O
PO4
A
A
PPG 出力
75
OCPA5
I/O
PO5
A
A
PPG 出力
76
OCPA6
I/O
PO6
A
A
PPG 出力
77
OCPA7
I/O
PO7
A
A
PPG 出力
機 能
（続く）
43
MB91360G シリーズ
回路の種類 回路の種類
(FLASH 品 ) (ROM 品 )
端子番号
端子名
I/O
汎用 I/O ポート
78
TX0
I/O
PP0
Q
Q
CAN TX 出力
79
RX0
I/O
PP1
Q
Q
CAN RX 出力
80
TX1
I/O
PP2
Q
Q
CAN TX 出力
81
RX1
I/O
PP3
Q
Q
CAN RX 出力
82
VDD





83
VSS





84
SIN0
I/O
PQ0
A
A
UART 入力
85
SOT0
I/O
PQ1
A
A
UART 出力
86
SIN1
I/O
PQ2
A
A
UART 入力
87
SOT1
I/O
PQ3
A
A
UART 出力
88
PG0
I/O
PG0
A
A
デジタル IO ポート
89
PG1
I/O
PG1
A
A
デジタル IO ポート
90
PG2
I/O
PG2
A
A
デジタル IO ポート
91
PG3
I/O
PG3
A
A
デジタル IO ポート
92
PG4
I/O
PG4
A
A
デジタル IO ポート
93
PG5
I/O
PG5
A
A
デジタル IO ポート
94
VDD





95
HVSS




SMC VSS
96
PWM1P0
I/O
PR0
K
K
SMC0
97
PWM1M0
I/O
PR1
K
K
SMC0
98
PWM2P0
I/O
PR2
K
K
SMC0
99
PWM2M0
I/O
PR3
M
M
SMC0
100
HVDD




SMC VDD
101
PWM1P1
I/O
PR4
K
K
SMC1
102
PWM1M1
I/O
PR5
K
K
SMC1
103
PWM2P1
I/O
PR6
K
K
SMC1
104
PWM2M1
I/O
PR7
M
M
SMC1
105
HVSS




SMC VSS
106
PWM1P2
I/O
PS0
K
K
SMC2
107
PWM1M2
I/O
PS1
K
K
SMC2
108
PWM2P2
I/O
PS2
K
K
SMC2
109
PWM2M2
I/O
PS3
M
M
SMC2
110
HVDD




SMC VDD
111
PWM1P3
I/O
PS4
K
K
SMC3
112
PWM1M3
I/O
PS5
K
K
SMC3
113
PWM2P3
I/O
PS6
K
K
SMC3
114
PWM2M3
I/O
PS7
M
M
SMC3
115
HVSS





116
VDD





機 能
（続く）
44
MB91360G シリーズ
（続き）
回路の種類 回路の種類
(FLASH 品 ) (ROM 品 )
端子番号
端子名
I/O
汎用 I/O ポート
117
PJ0
I/O
PJ0
A
A
デジタル IO ポート
118
PJ1
I/O
PJ1
A
A
デジタル IO ポート
119
PJ2
I/O
PJ2
A
A
デジタル IO ポート
120
PJ3
I/O
PJ3
A
A
デジタル IO ポート
機 能
（注意事項）端子 33 ( ブート ) は , デフォルトでローになっていなければなりません ( プルダウン抵抗 ) 。リセット / ブー
ト時のディスターバンスを回避するため , いかなる用途においても , この端子は出力としてのみ使用するこ
とを推奨します。
45
MB91360G シリーズ
・MB91F367GB/F368GB 入出力端子と機能
端子番号
端子名
I/O
汎用 I/O ポート
回路の種類
1
VDD




2
VSS




3
PJ4
I/O
PJ4
A
デジタル IO ポート
4
PJ5
I/O
PJ5
A
デジタル IO ポート
5
PJ6
I/O
PJ6
A
デジタル IO ポート
6
PJ7
I/O
PJ7
A
デジタル IO ポート
7
PI3
I/O
PI3
A
デジタル IO ポート
8
VDD




9
VSS




10
PM0
I/O
PM0
A
デジタル IO ポート
11
PM1
I/O
PM1
A
デジタル IO ポート
12
SDA
I/O
PM2
Y
I2C SDA ( 内部プルアップなし )
13
SCL
I/O
PM3
Y
I2C SCL ( 内部プルアップなし )
14
VDD




15
VSS




16
AVRH


R
アナログ参照 ハイ
17
AVCC



アナログ VCC
18
AVSS



アナログ参照 ロー / アナログ VSS
19
AN0
I/O
PH0
B
ADC 入力
20
AN1
I/O
PH1
B
ADC 入力
21
AN2
I/O
PH2
B
ADC 入力
22
AN3
I/O
PH3
B
ADC 入力
23
AN4
I/O
PH4
B
ADC 入力
24
AN5
I/O
PH5
B
ADC 入力
25
AN6
I/O
PH6
B
ADC 入力
26
AN7
I/O
PH7
B
ADC 入力
X0A
I

I
32 kHz 発振用端子 (MB91F368GB)
N.C.



X1A
O

I
N.C.



未接続 (MB91F367GB)
29
ALARM
I

D
アラーム比較器入力
30
VSS




31
BOOT
I/O
P93
A
ブート端子 ( 注意事項参照 )
32
TESTX
I

E
テストモード端子
33
CPUTESTX
I

E
テストモード端子
34
VDD




35
X0
I

H
4 MHz 発振用端子
36
X1
O

H
4 MHz 発振用端子
37
VSS




38
MONCLK
O

G
クロック出力
39
INT0
I/O
PK0
A
外部割込み
27
28
機 能
未接続 (MB91F367GB)
32 kHz 発振用端子 (MB91F368GB)
（続く）
46
MB91360G シリーズ
端子番号
端子名
I/O
汎用 I/O ポート
回路の種類
40
INT1
I/O
PK1
A
外部割込み
41
INT2
I/O
PK2
A
外部割込み
42
INT3
I/O
PK3
A
外部割込み
43
INT4
I/O
PK4
A
外部割込み
44
INT5
I/O
PK5
A
外部割込み
45
INT6
I/O
PK6
A
外部割込み
46
INT7
I/O
PK7
A
外部割込み
47
VDD



内部電源電圧端子
48
VCC3C



内部電源用コンデンサ端子
49
VSS




50
IN0
I/O
PL0
A
ICU 入力
51
IN1
I/O
PL1
A
ICU 入力
52
IN2
I/O
PL2
A
ICU 入力
53
IN3
I/O
PL3
A
ICU 入力
54
OUT0
I/O
PL4
A
OCU 出力
55
OUT1
I/O
PL5
A
OCU 出力
56
VDD



内部電源電圧端子
57
MD0
I

T
モード端子
58
MD1
I

T
モード端子
59
MD2
I

T
モード端子
60
INITX
I

U
初期化端子
61
VDD



内部電源電圧端子
62
VSS




63
SOT4
I/O
PN0
A
SIO 出力
64
SIN4
I/O
PN1
A
SIO 入力
機 能
65
SCK4
I/O
PN2
A
SIO クロック
66
SIN3
I/O
PN3
A
SIO 入力
67
SOT3
I/O
PN4
A
SIO 出力
68
SCK3
I/O
PN5
A
SIO クロック
69
VSS




70
OCPA0
I/O
PO0
A
PPG 出力
71
OCPA1
I/O
PO1
A
PPG 出力
72
OCPA2
I/O
PO2
A
PPG 出力
73
OCPA3
I/O
PO3
A
PPG 出力
74
PO4
I/O
PO4
A
デジタル IO ポート
75
PO5
I/O
PO5
A
デジタル IO ポート
76
PO6
I/O
PO6
A
デジタル IO ポート
77
PO7
I/O
PO7
A
デジタル IO ポート
78
TX0
I/O
PP0
Q
CAN TX 出力
79
RX0
I/O
PP1
Q
CAN RX 出力
80
TX1
I/O
PP2
Q
CAN TX 出力
81
RX1
I/O
PP3
Q
CAN RX 出力
（続く）
47
MB91360G シリーズ
（続き）
端子番号
端子名
I/O
汎用 I/O ポート
回路の種類
82
VDD




83
VSS




84
SIN0
I/O
PQ0
A
UART 入力
85
SOT0
I/O
PQ1
A
UART 出力
86
PQ2
I/O
PQ2
A
デジタル IO ポート
87
PQ3
I/O
PQ3
A
デジタル IO ポート
88
PG0
I/O
PG0
A
デジタル IO ポート
89
PG1
I/O
PG1
A
デジタル IO ポート
90
PG2
I/O
PG2
A
デジタル IO ポート
91
PG3
I/O
PG3
A
デジタル IO ポート
92
PG4
I/O
PG4
A
デジタル IO ポート
93
PG5
I/O
PG5
A
デジタル IO ポート
94
VDD




95
VSS




96
PR0
I/O
PR0
K
デジタル IO ポート
97
PR1
I/O
PR1
K
デジタル IO ポート
98
PR2
I/O
PR2
K
デジタル IO ポート
99
PR3
I/O
PR3
M
デジタル IO ポート
100
HVDD



ポート R, ポート S 用 VDD
101
PR4
I/O
PR4
K
デジタル IO ポート
102
PR5
I/O
PR5
K
デジタル IO ポート
103
PR6
I/O
PR6
K
デジタル IO ポート
104
PR7
I/O
PR7
M
デジタル IO ポート
105
VSS




106
PS0
I/O
PS0
K
デジタル IO ポート
107
PS1
I/O
PS1
K
デジタル IO ポート
108
PS2
I/O
PS2
K
デジタル IO ポート
109
PS3
I/O
PS3
M
デジタル IO ポート
110
HVDD



ポート R, ポート S 用 VDD
111
PS4
I/O
PS4
K
デジタル IO ポート
112
PS5
I/O
PS5
K
デジタル IO ポート
113
PS6
I/O
PS6
K
デジタル IO ポート
114
PS7
I/O
PS7
M
デジタル IO ポート
115
VSS




116
VDD




117
PJ0
I/O
PJ0
A
デジタル IO ポート
118
PJ1
I/O
PJ1
A
デジタル IO ポート
119
PJ2
I/O
PJ2
A
デジタル IO ポート
120
PJ3
I/O
PJ3
A
デジタル IO ポート
機 能
（注意事項）端子 33 ( ブート ) は , デフォルトでローになっていなければなりません ( プルダウン抵抗 ) 。リセット / ブー
ト時のディスターバンスを回避するため , いかなる用途においても , この端子は出力としてのみ使用するこ
とを推奨します。
48
MB91360G シリーズ
■ 入出力回路形式
分類
A
回 路
R
備 考
P
デジタル出力
N
デジタル出力
・CMOS Automotive レベルのシュミット - トリガ
入力
・ストップ制御
・IOH ＝ 4 mA, IOL ＝ 4 mA
VSS
デジタル入力
ストップ制御
アナログ入力
R
P
デジタル出力
N
デジタル出力
B
R
・CMOS Automotive レベルのシュミット - トリガ
入力
・アナログ入力
・ストップ制御
・IOH ＝ 4 mA, IOL ＝ 4 mA
VSS
デジタル入力
ストップ制御
・アナログ出力
VCC
P
C
N
VSS
アナログ出力
・アナログ入力
VCC
P
D
R
N
VSS
アナログ入力
（続く）
49
MB91360G シリーズ
分類
回 路
備 考
VCC
VCC
P
・CMOS シュミット - トリガ入力
・プルアップ抵抗：50 kΩ
P
E
N
R
VSS
VSS
デジタル入力
・CMOS シュミット - トリガ入力
VCC
P
F
R
N
VSS
デジタル入力
・トライステート出力
・IOH ＝ 4 mA, IOL ＝ 4 mA
VCC
P
デジタル出力
N
デジタル出力
G
VSS
・4 MHz 発振器端子
X1
H
クロック入力
X0
ストップ制御
（続く）
50
MB91360G シリーズ
分類
回 路
備 考
・32 kHz 発振器端子
X1A
I
クロック入力
X0A
ストップ制御
J
R
P
デジタル出力
N
デジタル出力
・CMOS Automotive レベルのシュミット - トリガ
入力
・ストップ制御 (LED)
・IOH ＝ 14 mA, IOL ＝ 24 mA
VSS
デジタル入力
ストップ制御
K
R
P
デジタル出力
N
デジタル出力
・CMOS Automotive レベルのシュミット - トリガ
入力
・ストップ制御 (SMC)
・IOH ＝ 30 mA, IOL ＝ 30 mA
・40 ns の通常スルーレート
VSS
デジタル入力
ストップ制御
VCC
L
R
P
デジタル出力
N
デジタル出力
・CMOS 入力
・5 V または 3 V 入力
・IOH ＝ 4 mA, IOL ＝ 4 mA
VSS
デジタル入力
（続く）
51
MB91360G シリーズ
分類
回 路
備 考
アナログ入力
R
P
デジタル出力
R
N
デジタル出力
M
・CMOS Automotive レベルのシュミット - トリガ
入力
・アナログ入力
・ストップ制御 (SMC)
・IOH ＝ 30 mA, IOL ＝ 30 mA
・40 ns の通常スルーレート
VSS
デジタル入力
ストップ制御
デジタル入力
VCC
R
N
N
P
デジタル出力
N
デジタル出力
・CMOS 入力
・プルダウン抵抗：50 kΩ
・5 V または 3 V 入力
・IOH ＝ 4 mA, IOL ＝ 4 mA
VSS
デジタル入力
VCC
R
・CMOS 入力
・プルダウン抵抗：50 kΩ
・5 V または 3 V 入力
VCC
P
O
N
N
VSS
VSS
・CMOS 入力
・3 V 入力
VCC
P
P
R
N
VSS
デジタル入力
（続く）
52
MB91360G シリーズ
分類
Q/Q1
回 路
R
備 考
P
デジタル出力
N
デジタル出力
・Q：CMOS 入力 ,
ストップ制御 ,
IOH ＝ 4 mA, IOL ＝ 4 mA
・Q1：CMOS 入力 ,
ストップ制御 ,
IOH ＝ 8 mA, IOL ＝ 8 mA
VSS
デジタル入力
ストップ制御
VCC
P
S
R
P
デジタル出力
N
デジタル出力
・CMOS シュミット - トリガ入力
・ストップ制御
・プルアップ抵抗：10 kΩ
・IOH ＝ 4 mA, IOL ＝ 4 mA
VSS
デジタル入力
ストップ制御
・ CMOS 入力
・ フラッシュプログラミングのためにハイ VID に
耐えることができます。
T
制御信号
MD 入力
R
VCC
VCC
P
U
P
・ CMOS シュミット - トリガ入力
・コアに対してプルアップ抵抗：50 kΩ
・3 V および 5 V 入力
N
R
VSS
VSS
デジタル入力
（続く）
53
MB91360G シリーズ
分類
回 路
備 考
VCC
P
V
R
P
デジタル出力
N
デジタル出力
・CMOS シュミット - トリガ入力
・ストップ制御
・プルアップ抵抗：50 kΩ
・IOH ＝ 4 mA, IOL ＝ 4 mA
VSS
デジタル入力
ストップ制御
・CMOS 入力
・3 V 入力
3V
W
R
P
デジタル出力
N
デジタル出力
VSS
デジタル入力
・トライステート出力 , 3 V
3V
P
デジタル出力
N
デジタル出力
X
VSS
Y
R
P
デジタル出力
N
デジタル出力
・開放ドレイン出力として動作する I2C モードで
は，CMOS 入力
・ストップ制御
・IOH ＝ 3 mA, IOL ＝ 3 mA
VSS
デジタル入力
ストップ制御
（続く）
54
MB91360G シリーズ
（続き）
形式
回路
備考
・I C モードでは , オープンドレイン出力として動作
する入出力
・CMOS シュミットトリガ入力 ,
・ストップ制御
・IOH ＝ 3 mA, IOL ＝ 3 mA
2
YA
R
P
デジタル出力
N
デジタル出力
VSS
デジタル入力
ストップ制御
（注意事項）回路で使用している記号 ( すべての回路図に共通 )
P：P チャネルトランジスタ
N：N チャネルトランジスタ
R：拡散抵抗
55
MB91360G シリーズ
回路形式
56
説 明
A
I/O, IOH ＝ 4 mA / IOL ＝ 4 mA, CMOS オートモーティブのシュミット - トリガ入力 , ストップ制御
B
I/O, IOH ＝ 4 mA / IOL ＝ 4 mA, CMOS オートモーティブのシュミット - トリガ入力 , アナログ入力 ,
ストップ制御
C
アナログ出力
D
アナログ入力
E
CMOS シュミット - トリガ入力 , プルアップ抵抗：50 kΩ
F
CMOS シュミット - トリガ入力
G
トライステート出力 , IOH ＝ 4 mA / IOL ＝ 4 mA
H
4 MHz 発振器端子
I
32 kHz 発振器端子
J
I/O, IOH ＝ 14 mA / IOL ＝ 24 mA, CMOS オートモーティブのシュミット - トリガ入力 , ストップ制御 (LED)
K
I/O, IOH ＝ 30 mA / IOL ＝ 30 mA, CMOS オートモーティブのシュミット - トリガ入力 , ストップ制御 , EMC
(SMC) 向けにスルーレートを改善
L
I/O, IOH ＝ 4 mA / IOL ＝ 4 mA, CMOS 入力 : 5 V または 3 V 入力
M
I/O, IOH ＝ 30 mA / IOL ＝ 30 mA, CMOS オートモーティブのシュミット - トリガ入力 , アナログ入力 ,
ストップ制御 , EMC (SMC) 向けにスルーレートを改善
N
I/O, IOH ＝ 4 mA / IOL ＝ 4 mA, CMOS 入力 : 5 V または 3 V 入力 , プルダウン抵抗：50 kΩ
O
CMOS 入力 : 5 V または 3 V 入力 , プルダウン抵抗：50 kΩ
P
CMOS 入力 : 3 V 入力
Q
I/O, IOH ＝ 4 mA / IOL ＝ 4 mA, CMOS 入力 , ストップ制御
Q1
I/O, IOH ＝ 8 mA / IOL ＝ 8 mA, CMOS 入力 , ストップ制御
R
AVRL / AVRH 入力
S
I/O, IOH ＝ 4 mA / IOL ＝ 4 mA, CMOS 入力 , ストップ制御 , プルアップ抵抗：10 kΩ
T
CMOS 入力 , フラッシュプログラミングのために VID に耐えることができる
U
CMOS シュミット - トリガ入力 , プルアップ抵抗：50 kΩ, コアに対して 3.3 V および 5 V 入力
W
I/O, IOH ＝ 4 mA / IOL ＝ 4 mA, CMOS 入力 , 3 V 入力
X
トライステート出力 , IOH ＝ 4 mA / IOL ＝ 4 mA, 3 V
Y
I/O, IOH ＝ 3 mA / IOL ＝ 3 mA (I2C) , CMOS 入力 , ストップ制御
YA
I/O, IOH ＝ 3 mA / IOL ＝ 3 mA (I2C) , CMOS シュミット−トリガ入力 , ストップ制御
MB91360G シリーズ
■ デバイスの取扱いについて
1. ラッチアップの防止のために
VDD より高い電圧または VSS より低い電圧を入力端子または出力端子に印加すると , あるいは定格を超える電圧を VDD
と VSS との間に印加すると , CMOS IC にラッチアップが発生する場合があります。
ラッチアップが発生すると , 電源電流
が急激に増加し , 回路素子が熱破壊を起こします。そのため , 回路を動作させる際には , 必ず最大定格を超えないようにし
てください。
2. 未使用端子の処理について
未使用入力端子を開放したままにしておくと , 誤動作またはラッチアップが発生し , デバイスが永久破壊されるおそれ
があります。そのため , 未使用入力端子を抵抗によって VDD または VCC に接続しなければなりません。この場合に , それら
の抵抗は 2 kΩ 以上である必要があります。
未使用の入出力端子は出力状態にして開放するか , 入力状態の場合は入力端子と同じ処理をする必要があります。
2 kΩ 以上の抵抗を使用して保護ダイオードを流れる電流を限定してください。未使用端子で電圧が VSS より 0.3 V 以上
低いかまたは VDD より 0.3 V 以上高い場合には , ラッチアップを発生させる可能性のある電流がそれらのダイオードを流
れます。
3. 外部リセット入力について
“L” レベルを INITX 端子に入力するときは , INITX で “L” レベルを解放して組込み待ち時間が経過した後 , 発振回路の発
振が安定するように , INITX 端子でのこの “L” レベルを十分に長く保持してください。INITX は , 4 MHz 発振クロックの少
なくとも 8 サイクル間 “L” レベルで保持する必要があります。
4. 電源端子について
すべての VDD 端子を同じ電位に接続する必要があります (F362GB および F369GA の外部バスインタフェースは例外で
す ) 。デジタル電源電圧の前にアナログ電源電圧 (AVCC) をオンにしないでください。
外部バスインタフェースに 3.3 V を供
給する場合は , この電圧も 5 V デジタル電圧をオンにする前にオンにしないでください。
外部バスインタフェースへの電
源電圧をオフにする場合は, 関係するすべての信号はトライステートでないかもしれませんが, “L”レベルにプルダウンさ
せるべきです。また, このプルダウンした信号は, 外部バスインタフェースがオフした電源電圧より高くないことを確認し
ておく必要があります。
複数の VDD 端子および VSS 端子を設ける場合は , 必ずすべての VDD 端子および VSS 端子を外部的に電源またはグランド
に接続してください。
ラッチアップなどの誤動作を防止するように内部デバイス設計で同じ電位の端子を一緒に接続しま
すが , すべての VDD 端子および VSS 端子を適切に接続すると , 不要な放射が最小になり , グランドレベルの上昇によるス
トローブ信号の誤動作が防止され , 総出力電流定格が保たれます。
また , VDD および VSS を可能な最低のインピーダンスで電流源に接続するように注意してください。
デバイスに近い VDD と VSS との間に約 0.1 µF のセラミックバイパスコンデンサを接続することを推奨します。
MB91360G シリーズはレギュレータを備えています。
5 V 電源でデバイスを使用するには , 5 V 電源を VCC 端子に供給
し , 必ずレギュレータの VCC3C 端子への 10 nF に並列に 10 µF のバイパスコンデンサを接続してください。
・5 V 電源での使用
5V
VCC
5V
AVCC
VCC3C
10 µF
10 nF
AVRH
AVSS
VSS
GND
5. 水晶発振器回路について
X0 端子および X1 端子の近くにノイズがあると , デバイスの誤動作の原因となる可能性があります。
X0, X1, 水晶発振器
( またはセラミック発振器 ) およびグランドへのバイパスコンデンサをできるだけデバイスの近くに配置するように回路
基板を設計してください。
グランドで X0 端子および X1 端子を取り囲むようにプリント基板を設計すると , 安定した動作が得られるので , この設
計を強く推奨します。
57
MB91360G シリーズ
6. 外部クロックの使用
外部クロックを使用するには , X0 端子のみを駆動し , X1 端子を開放します。
次のダイヤグラムは , 外部クロックの使用方法を示しています。
MB91360 シリーズ
X0
X1
7. モード端子について
モード端子 (MD0 ∼ MD2) を VDD または VSS に直接接続してください。
ノイズによってデバイスが意図せずにテストモードに入るのを防止するため , モード端子から VDD または VSS への距離
を最小にし , 低インピーダンスで接続するようにプリント基板を配置してください。
8. 電源の投入時について
電源投入の直後に , 必ず INITX 端子で INIT を実行してください (INITX 端子のローレベルで始めます ) 。
INITX でロー
レベルを解放して組込み待ち時間の経過後に発振回路の発振が安定するように , INITX 端子でのこのローレベルを十分に
長く保持してください。4 MHz 発振クロックの少なくとも 8 サイクル間 , INITX をローにプルしなければなりません。
デジタル電源電圧の前にアナログ電源電圧 (AVCC) をオンにしないでください。
外部バスインタフェースに 3.3 V を供給
する場合は , この電圧も 5 V デジタル電圧をオンにする前にオンにしないでください。
9. 電源投入時の状態
電源投入時 , 最小動作電圧まで到達していない場合 , 出力端子のレベルは保証されません。
10.PLL クロックモード動作中の注意について
MB91360G シリーズで PLL クロックを選択しているとき , 発振子が外れたり , あるいはクロック入力が停止した場合 ,
MB91360G シリーズは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。
この動作は保証外の
動作です。
11.ウォッチドッグタイマ機能について
MB91360G シリーズが備えているウォッチドッグ機能は , プログラムが一定時間内にリセット延期動作を行うことを監
視し , プログラムの暴走によりリセット延期動作が行われなかったときに , CPU をリセットするための機能です。
そのた
め , いったんウォッチドッグタイマ機能を有効にすると , リセットを行うまで動作を続けます。
例外として , CPU のプログラム実行が停止する条件では自動的にリセット延期を行います。
この例外にあてはまる条件
については , ウォッチドッグタイマの機能説明を参照してください。
なお , システムの暴走により上記の状態となってしまった場合 , ウォッチドッグリセットが発生しない可能性がありま
す。その場合 , 外部 INITX 端子よりリセット (INIT) を行ってください。
58
MB91360G シリーズ
■ ブロックダイヤグラム
クロック生成
FR50 コア
ユーザ RAM
D-bus
32
ウォッチドッグ
タイマ
命令キャッシュ/
RAM
32
ビットサーチ
モジュール
ブート ROM
2 K バイト
F-bus RAM
32
DMA
コントローラ
バス
コンバータ
32
フラッシュ
メモリ
32
外部バス
インタフェース
R-bus
アダプタ
SIO
16
プリスケーラ /
SIO
外部バス
A/D
コンバータ
D/A
コンバータ
CAN
外部割込み
U- タイマ /
UART
サブクロック
補正
I2C
リロード
タイマ
アラーム
コンパレータ
リアルタイム
クロック
電源断
リセット
ICU
フリーラン
タイマ
OCU
電圧
レギュレータ
LED
サウンド
ジェネレータ
ステッピングモータ
コントローラ
進行パルス
ジェネレータ
59
MB91360G シリーズ
■ CPU コア
1. メモリ空間
0000 0000H
バイトデータ I/O
0000 0100H
ダイレクトアドレッシング領域
ハーフワードデータ I/O
0000 0200H
ワードデータ I/O
・バイトデータのアクセス
：000H ∼ 0FFH
・ハーフワードデータのアクセス：000H ∼ 1FFH
・ワードデータのアクセス
：000H ∼ 3FFH
0000 0400H
その他の I/O
0000 0800H
∼
∼
000F FC00H
初期ベクタテーブル領域
000F FFFFH
∼
FFFF FFFFH
60
∼
MB91360G シリーズ
2. 専用レジスタ
専用レジスタのそれぞれは特定の目的に使用されます。専用レジスタは，プログラムカウンタ (PC) , プログラムステー
タス (PS) , テーブルベースレジスタ (TBR) , リターンポインタ (RP) , システムスタックポインタ (SSP) , ユーザスタックポ
インタ (USP) および乗算 / 除算結果レジスタ (MDH/MDL) から構成されます。
32 ビット
プログラムカウンタ
PC
プログラムステータス
PS
テーブルベースレジスタ
初期値
XXXX XXXXH ( 不定 )
000F FC00H
TBR
リターンポインタ
XXXX XXXXH ( 不定 )
RP
システムスタックポインタ
SSP
0000 0000H
ユーザスタックポインタ
USP
XXXX XXXXH ( 不定 )
MDH
XXXX XXXXH ( 不定 )
MDL
XXXX XXXXH ( 不定 )
乗算 / 除算結果レジスタ
(1) プログラムステータス (PS)
ビット位置
31
20
16

10
0
8 7

ILM
SCR
CCR
CCR：状態コードレジスタ
SCR： システム状態コードレジスタ
ILM：割込みレベルマスク
61
MB91360G シリーズ
(2) 状態コードレジスタ (CCR)
(Bit)
7
6
5
4
3
2
1
0
初期値


S
I
N
Z
V
C
--00XXXXB
(3) システム状態コードレジスタ (SCR)
(Bit)
10
9
8
初期値
D1
D0
T
XX0B
19
18
17
(4) 割込みレベルマスクレジスタ (ILM)
(Bit)
20
16
ILM4 ILM3 ILM2 ILM1 ILM0
62
初期値
01111B
MB91360G シリーズ
3. 汎用レジスタ
汎用レジスタは , CPU レジスタ R0 ∼ R15 です。これらのレジスタは , 演算のアキュムレータとしておよびメモリアクセ
スのポインタ (アドレスを示すフィールド) として使用されます。
ユーザは, 汎用レジスタを使用する目的を指定できます。
レジスタバンク構造
32 ビット
R0
初期値
XXXX XXXXH
R1
R12
R13
AC ( アキュムレータ )
R14
FP ( フレームポインタ )
XXXX XXXXH
R15
SP ( スタックポインタ )
0000 0000H
16 個の汎用レジスタの中で , 以下のレジスタは特別な目的を引き受けます。これは , ある種の命令を強化します。
R13 ：仮想アキュムレータ (AC)
R14 ：フレームポインタ (FP)
R15 ：スタックポインタ (SP)
リセット後の R0 ∼ R14 の初期値は不定です。R15 の初期値は 00000000H (SSP 値 ) です。
63
MB91360G シリーズ
■ モード設定
FR50 のデバイスは , モード端子 (MD2 ∼ MD0) およびモードレジスタ (MODR) を使用して動作モードを設定します。
(1) モード端子
3 つのモード端子 (MD2 ∼ MD0) を使用してリセットモードベクタアクセス領域を指定します。
モード端子
モード名
リセットベクタ
アクセス領域
0
内蔵 ROM モードベクタ
内部
1
外部 ROM モードベクタ
外部


MD2
MD1
MD0
0
0
0
0
残りの設定
備 考
モードレジスタを使用してバス幅を設定します。
予約
(2) モードレジスタ (MODR)
モードベクタフェッチを使用して 0000 07FDH に書き込むデータをモードデータと言います。
MODR は , 0000 07FDH に位置しています。動作モードが MODR に設定された後は , デバイスはこの動作モードで動作し
ます。リセット要因 (INIT レベル ) が発生したときだけに MODR が設定されます。ユーザプログラムは , データを MODR
に書き込むことはできません。
＜ モードレジスタ (MODR) ＞
アドレス
7
6
5
4
3
2
1
0
初期値
0000 07FDH
0
0
0
0
0
ROMA
WTH1
WTH0
XXXXXXXXB
動作モード設定ビット
[ ビット 7 ∼ 3] : ( 予約ビット )
ビット 7 ∼ 3 は常に 00000 に設定します。
他の値に設定されていると , 動作は保証されません。
[ ビット 2]：ROMA ( 内蔵 ROM イネーブルビット )
ROMA ビットを使用して , 内蔵 ROM 領域 (F-bus メモリ領域 ) を有効にするかどうかを設定します。
機 能
ROMA
0
外部 ROM モード
1
内蔵 ROM モード
備 考
F-bus 領域へのアクセスは外部です。
[ ビット 1 および 0]：WTH1 および WTH0 ( バス幅 / これを指定するシングルチップモード )
WTH1 ビットおよび WTH0 ビットを使用して , ビット幅 ( 動作モードが外部バスモードであるときに有効 ) およびシン
グルチップモードを指定します。動作モードが外部バスモードであるときは , この値が AMD0 (CS0 領域 ) の BW1 ビット
および BW0 ビットに設定されます。
機 能
備 考
WTH1
WTH0
0
0
8 ビットバス幅
外部バスモード
0
1
16 ビットバス幅
外部バスモード
1
0
32 ビットバス幅
外部バスモード
1
1
シングルチップモード
(3) 固定ベクタ
MB91360 シリーズのデバイスをモード MD[2：0] ＝ 000 で開始するときは，
内部固定モードベクタ (FMV ＝ 0x06) および
固定リセットベクタを使用します。固定リセットベクタは , 内蔵ブート ROM の開始アドレスを指します。
これは , F-bus 領域 , 内蔵 CAN モジュールおよび内蔵フラッシュメモリをアクセスできるようにします。
「■ 周辺リソース 2. ブート ROM」を参照してください。
64
MB91360G シリーズ
■ I/O マップ
・I/O マップの読み方
アドレス
000014H
レジスタ
＋0
＋1
＋2
＋3
PDRG[R/W]
PDRH[R/W]
PDRI[R/W]
XXXXXX- -
XXXXXXXX
- - - - XXXX

内部周辺回路
ポートデータ
レジスタ
読出し / 書込み属性
リセット後のレジスタの初期値 ( ビットの初期値 )
“1”：初期値 “1”, “0”：初期値 “0”,
“x”：初期値 “X” ( 未定義 )
“ − ” は , 存在しないビットです。
レジスタ名 (1 コラムのレジスタは 4 n 番地 , 2 コラムのレジスタは 4 n ＋ 1 番地・・・)
左端のレジスタの番地 ( ＋ 0) 。
＋ l , ＋ 2, および＋ 3 はそれぞれ番地を 1 ずつ増分したものです。
ワードでアクセスした
場合 , 1 コラムのレジスタはデータの MSB 側に置かれます。
（注意事項） 書込み専用 (W) ビットを含むレジスタに , RMW 命令を使用しないでください。
RMW
命令 (RMW: リードモディファイライト )
AND
Rj, @Ri OR
Rj, @Ri
EOR
Rj, @Ri
ANDH Rj, @Ri ORH Rj, @Ri
EORH Rj, @Ri
ANDB Rj, @Ri ORB Rj, @Ri
EORB Rj, @Ri
BAND #u4, @Ri
BORL #u4, @Ri
BEORL #u4, @Ri
BANDH #u4, @Ri
BORH #u4, @Ri
BEORH #u4, @Ri
予備の領域および “―” の付いた領域のデータは不定です。これらの領域は使用しないでください。
65
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
000000H
予約
予約
予約
予約
000004H
予約
予約
予約
PDR7 [R/W]
1111XXXX
000008H
PDR8 [R/W]
XXXXXXXX
PDR9 [R/W]
XXXXXXX1

PDRB [R/W]
XXXXXXXX
T- ユニット
ポートデータ
レジスタ

00000CH
000010H
PDRG [R/W]
XXXXXXXX
PDRH [R/W]
XXXXXXXX
PDRI [R/W]
X---X---
PDRJ [R/W]
XXXXXXXX
000014H
PDRK [R/W]
XXXXXXXX
PDRL [R/W]
XXXXXXXX
PDRM [R/W]
- - - - XXXX
PDRN [R/W]
- - XXXXXX
000018H
PDRO [R/W]
XXXXXXXX
PDRP [R/W]
XXXXXXXX
PDRQ [R/W]
- - XXXXXX
PDRR [R/W]
XXXXXXXX
00001CH
PDRS [R/W]
XXXXXXXX



000020H
∼
00003CH

000040H
EIRR [R/W]
00000000
ENIR [R/W]
00000000
000044H
DICR [R/W]
-------0
HRCL [R/W, R]
0 - - 11111
ELVR [R/W]
00000000 00000000
CLKR2 [R/W]
- - - - - 000
予約
TMR0 [R]
XXXXXXXX XXXXXXXX
00004CH

TMCSR0 [R/W]
- - - - 0000 - - - 00000
000050H
TMRLR1 [W]
XXXXXXXX XXXXXXXX
TMR1 [R]
XXXXXXXX XXXXXXXX
000054H

TMCSR1 [R/W]
- - - - 0000 - - - 00000
000058H
TMRLR2 [W]
XXXXXXXX XXXXXXXX
TMR2 [R]
XXXXXXXX XXXXXXXX

TMCSR2 [R/W]
- - - - 0000 - - - 00000
00005CH
R-bus
ポートデータ
レジスタ
予約
TMRLR0 [W]
XXXXXXXX XXXXXXXX
000048H
ブロック
000060H
SSR0 [R/W, R]
00001 - 00
SIDR0 [R/W]
XXXXXXXX
SCR0 [R/W, W]
00000100
SMR0 [R/W, W]
00 - - 0 - 00
000064H
ULS0 [R/W]
- - - - 0000



Ext int/NMI
DLYI/I-unit
RTC
リロードタイマ 0
リロードタイマ 1
リロードタイマ 2
UART0
（続く）
66
MB91360G シリーズ
アドレス
000068H
レジスタ
＋0
＋1
UTIM0/UTIMR0 [R/W]
00000000 00000000
＋2
＋3
DRCL0 [W]
--------
UTIMC0 [R/W]
0 - - - 0001
00006CH
SSR1 [R/W, R]
00001 - 00
SIDR1 [R/W]
XXXXXXXX
SCR1 [R/W, W]
00000100
SMR1 [R/W, W]
00 - - 0 - 00
000070H
ULS1 [R/W]
- - - - 0000



DRCL1 [W]
--------
UTIMC1 [R/W]
0 - - - 0001
000074H
UTIM1/UTIMR1 [R/W]
00000000 00000000
000078H
SSR2 [R/W, R]
00001 - 00
SIDR2 [R/W]
XXXXXXXX
SCR2 [R/W, W]
00000100
SMR2 [R/W, W]
00 - - 0 - 00
00007CH
ULS2 [R/W]
- - - - 0000



ブロック
U- タイマ 0
UART1
U- タイマ 1
UART2
000080H
UTIM2/UTIMR2 [R/W]
00000000 00000000
DRCL2 [W]
--------
UTIMC2 [R/W]
0 - - - 0001
U- タイマ 2
000084H
SMCS0 [R/W, R]
00000010 - - - - 00-0
SES0 [R/W]
- - - - - - 00
SDR0 [R/W]
00000000
SIO 0
000088H
SMCS1 [R/W, R]
00000010 - - - - 00 - 0
SES1 [R/W]
- - - - - - 00
SDR1 [R/W]
00000000
SIO 1
CDCR1 [R/W]
0 - - - 1111
予約
SIO 0/1
プリスケーラ
00008CH
CDCR0 [R/W]
0 - - - 1111
予約

000090H
予約
000094H




000098H




00009CH
ADMD [R/W, W]
- - - X0000
ADCH [R/W]
00000000

ADCS [R/W, W]
0000 - - 00

ADBL [R/W]
-------0
0000A0H
ADCD [R/W]
000000XX XXXXXXXX
0000A4H

0000A8H
0000ACH
DACR [R/W]
- - - - - 000
DADR1 [R/W]
- - - - - - XX XXXXXXXX
IOTDBL0 [R/W]
- - - - - 000
ICS01 [R/W]
00000000
DADR0 [R/W]
- - - - - - XX XXXXXXXX

DDBL [R/W]
-------0
IOTDBL1 [R/W]
- - - - - 000
ICS23 [R/W]
00000000
0000B0H
IPCP0 [R]
XXXXXXXX XXXXXXXX
IPCP1 [R]
XXXXXXXX XXXXXXXX
0000B4H
IPCP2 [R]
XXXXXXXX XXXXXXXX
IPCP3 [R]
XXXXXXXX XXXXXXXX
予約
A/D コンバータ
DAC
インプット
キャプチャ
0, 1, 2, 3
（続く）
67
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
0000B8H
OCS01 [R/W]
- - - 0 - - 00 0000 - - 00
予約
0000BCH
OCCP0 [R/W]
XXXXXXXX XXXXXXXX
OCCP1 [R/W]
XXXXXXXX XXXXXXXX
0000C0H
OCCP2 [R/W]
XXXXXXXX XXXXXXXX
OCCP3 [R/W]
XXXXXXXX XXXXXXXX

0000C4H
0000C8H
TCDT0 [R/W]
XXXXXXXX XXXXXXXX
0000CCH
TCDT1 [R/W]
XXXXXXXX XXXXXXXX
ブロック
アウトプット
コンペア
0, 1, 2,3
予約

TCCS0 [R/W]
- 0000000
ICU/OCU 用
フリーラン
カウンタ 0

TCCS1 [R/W]
- 0000000
ICU/OCU 用
フリーラン
カウンタ 1
0000D0H
ZPD0 [R/W]
00000010
PWC0 [R/W]
- - 000 - - 0
ZPD1 [R/W]
00000010
PWC1 [R/W]
00000 - - 0
SMC 0, 1
0000D4H
ZPD2 [R/W]
00000010
PWC2 [R/W]
- - 000 - - 0
ZPD3 [R/W]
00000010
PWC3 [R/W]
00000 - - 0
SMC 2, 3
0000D8H
PWC20 [R/W]
XXXXXXXX
PWC10 [R/W]
XXXXXXXX
PWS20 [R/W]
- 0000000
PWS10 [R/W]
- - 000000
SMC 0
0000DCH
PWC21 [R/W]
XXXXXXXX
PWC11 [R/W]
XXXXXXXX
PWS21 [R/W]
- 0000000
PWS11 [R/W]
- - 000000
SMC 1
0000E0H
PWC22 [R/W]
XXXXXXXX
PWC12 [R/W]
XXXXXXXX
PWS22 [R/W]
- 0000000
PWS12 [R/W]
- - 000000
SMC 2
0000E4H
PWC23 [R/W]
XXXXXXXX
PWC13 [R/W]
XXXXXXXX
PWS23 [R/W]
- 0000000
PWS13 [R/W]
- - 000000
SMC 3
0000E8H
SMDBL0 [R/W]
-------0
SMDBL1 [R/W]
------0
SMDBL2 [R/W]
-------0
SMDBL3 [R/W]
-------0
SMC 0, 1, 2, 3
0000ECH

SGDBL [R/W]
-------0
0000F0H
SGAR [R/W]
00000000
SGFR [R/W]
XXXXXXXX
0000F4H

WTDBL [R/W]
-------0
0000F8H

0000FCH
WTHR [R/W]
- - - 00000
SGCR [R/W, R]
0 - - - - - 00 000 - - 000
SGTR [R/W]
XXXXXXXX
SGDR [R/W]
XXXXXXXX
WTCR [R/W, R]
00000000 000 - 00 - 0
WTBR [R/W]
- - - XXXXX XXXXXXXX XXXXXXXX
WTMR [R/W]
- - 000000
WTSR [R/W]
- - 000000
サウンド
ジェネレータ
リアルタイム
クロック
( ウォッチタイマ )

000100H
TMRLR3 [W]
XXXXXXXX XXXXXXXX
TMR3 [R]
XXXXXXXX XXXXXXXX
000104H

TMCSR3 [R/W]
- - - - XX - - - - - XXXXX
リロードタイマ 3
（続く）
68
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
ブロック
000108H
TMRLR4 [W]
XXXXXXXX XXXXXXXX
TMR4 [R]
XXXXXXXX XXXXXXXX
00010CH

TMCSR4 [R/W]
- - - - XX - - - - - XXXXX
000110H
TMRLR5 [W]
XXXXXXXX XXXXXXXX
TMR5 [R]
XXXXXXXX XXXXXXXX
000114H

TMCSR5 [R/W]
- - - - XX - - - - - XXXXX
000118H
GCN10 [R/W]
00110010 00010000
PDBL0 [R/W]
- - - 00000
GCN20 [R/W]
- - - - 0000
PWM 制御 0
00011CH
GCN11 [R/W]
00110010 00010000
PDBL1 [R/W]
- - - 00000
GCN21 [R/W]
- - - - 0000
PWM 制御 1
000120H
PTMR0 [R]
11111111 11111111
000124H
PDUT0 [W]
XXXXXXXX XXXXXXXX
000128H
PTMR1 [R]
11111111 11111111
00012CH
PDUT1 [W]
XXXXXXXX XXXXXXXX
000130H
PTMR2 [R]
11111111 11111111
000134H
PDUT2 [W]
XXXXXXXX XXXXXXXX
000138H
PTMR3 [R]
11111111 11111111
00013CH
PDUT3 [W]
XXXXXXXX XXXXXXXX
000140H
PTMR4 [R]
11111111 11111111
000144H
PDUT4 [W]
XXXXXXXX XXXXXXXX
000148H
PTMR5 [R]
11111111 11111111
00014CH
PDUT5 [W]
XXXXXXXX XXXXXXXX
000150H
PTMR6 [R]
11111111 11111111
000154H
PDUT 6 [W]
XXXXXXXX XXXXXXXX
PCSR0 [W]
XXXXXXXX XXXXXXXX
PCNH0 [R/W]
0000000 -
PCNL0 [R/W]
000000 - 0
PCSR1 [W]
XXXXXXXX XXXXXXXX
PCNH1 [R/W]
0000000 -
PCNL1 [R/W]
000000 - 0
PCSR2 [W]
XXXXXXXX XXXXXXXX
PCNH2 [R/W]
0000000 -
PCNL2 [R/W]
000000 - 0
PCSR3 [W]
XXXXXXXX XXXXXXXX
PCNH3 [R/W]
0000000 -
PCNL3 [R/W]
000000 - 0
PCSR4 [W]
XXXXXXXX XXXXXXXX
PCNH4 [R/W]
0000000 -
PCNL4 [R/W]
000000 - 0
PCSR5 [W]
XXXXXXXX XXXXXXXX
PCNH5 [R/W]
0000000 -
PCNL5 [R/W]
000000 - 0
PCSR6 [W]
XXXXXXXX XXXXXXXX
PCNH6 [R/W]
0000000 -
PCNL6 [R/W]
000000 - 0
リロードタイマ 4
リロードタイマ 5
PWM0
PWM1
PWM2
PWM3
PWM4
PWM5
PWM6
（続く）
69
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
000158H
PTMR7 [R]
11111111 11111111
00015CH
PDUT7 [W]
XXXXXXXX XXXXXXXX
＋2
＋3
PCSR7 [W]
XXXXXXXX XXXXXXXX
PCNH7 [R/W]
0000000 -
PCNL7 [R/W]
000000 - 0

000160H
ブロック
PWM7
予約
000164H
CMCR [R/W]
11111111 0000000
CMPR [R/W, R]
- - - -1001 1 - - -0001
000168H
CMLS0 [R/W]
01110111 1111111
CMLS1 [R/W]
01110111 1111111
00016CH
CMLS2 [R/W]
01110111 1111111
CMLS3 [R/W]
01110111 1111111
000170H
CMLT0 [R/W, R]
- - - - -100 00000010
CMLT1 [R/W, R]
11110100 00000010
000174H
CMLT2 [R/W]
- - - - -100 00000010
CMLT3 [R/W, R]
- - - - -100 00000010
000178H
CMAC [R/W]
11111111 1111111
CMTS [R]
- -000001 01111111
クロック変調
00017CH

PDRCR [R/W]
- - - - - 000


電源断リセット
000180H
ACCDBL[R/W]
-------0
ACSR [R/W, R]
- 11XXX00


アラーム
コンパレータ
000184H
IBCR2 [R/W]
00000000
IBSR2 [R]
00000000
ITBAH [R/W]
- - - - - - 00
ITBAL [R/W]
00000000
000188H
ITMKH [R/W, R]
00 - - - - 11
ITMKL [R/W]
11111111
ISMK [R/W]
01111111
ISBA [R/W]
- 0000000
00018CH
IDARH [-]
00000000
IDAR2 [R/W]
00000000
ICCR2 [R/W]
- 0011111
IDBL2 [R/W]
-------0
000190H
CUCR [R/W, R]
- - - - - - - - - - - 0 - -00
CUTD [R/W]
10000000 00000000
000194H
CUTR1 [R]
- - - - - - - - 00000000
CUTR2 [R]
00000000 00000000
000198H
∼
0001F8H
0001FCH



I2C (new)
32 kHz 発振器の
補正ユニット
予約
F362MD [R/W]
00000000
000200H
DMACA0 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
000204H
DMACB0 [R/W]
00000000 00000000 XXXXXXXX XXXXXXXX

F362GB
モードレジスタ
DMAC
（続く）
70
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
000208H
DMACA1 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
00020CH
DMACB1 [R/W]
00000000 00000000 XXXXXXXX XXXXXXXX
000210H
DMACA2 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
000214H
DMACB2 [R/W]
00000000 00000000 XXXXXXXX XXXXXXXX
000218H
DMACA3 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
00021CH
DMACB3 [R/W]
00000000 00000000 XXXXXXXX XXXXXXXX
000220H
DMACA4 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
000224H
DMACB4 [R/W]
00000000 00000000 XXXXXXXX XXXXXXXX
000228H
∼
00023CH

000240H
DMACR [R/W]
00 - - 0000 - - - - - - - - - - - - - - - - - - - - - - - -
000244H
∼
0002FCH

000300H
IRBS [R/W, R]
00000000 00000001 00100000 - - - - - - - -
000304H
0003E4H
0003E8H
∼
0003ECH
ブロック
DMAC
予約
命令キャッシュ
ISIZE [R/W]
- - - - - -11

000308H
∼
0003E0H
＋3

予約
ICHCR
0-000000


命令キャッシュ
予約
（続く）
71
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
0003F0H
BSD0 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003F4H
BSD1 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003F8H
BSDC [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003FCH
BSRR [R]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
ビットサーチ
モジュール
000400H
DDRG [R/W]
00000000
DDRH [R/W]
00000000
DDRI [R/W]
- - - -0- - -
DDRJ [R/W]
00000000
000404H
DDRK [R/W]
00000000
DDRL [R/W]
00000000
DDRM [R/W]
- - - -0000
DDRN [R/W]
- -000000
000408H
DDRO [R/W]
00000000
DDRP [R/W]
00000000
DDRQ [R/W]
- -000000
DDRR [R/W]
00000000
00040CH
DDRS [R/W]
00000000



000410H
PFRG [R/W]
00000000
PFRH [R/W]
00000000
PFRI [R/W]
- - - -0- - -
PFRJ [R/W]
00000000
000414H
PFRK [R/W]
00000000
PFRL [R/W]
00000000
PFRM [R/W]
- - - -0000
PFRN [R/W]
- -000000
000418H
PFRO [R/W]
00000000
PFRP [R/W]
00000000
PFRQ [R/W]
- -000000
PFRR [R/W]
00000000
00041CH
PFRS [R/W]
00000000



000420H
∼
00043CH
ブロック

R-bus データ方向
レジスタ
R-bus ポート機能
レジスタ
予約
000440H
ICR00 [R/W, R]
- - -11111
ICR01 [R/W, R]
- - -11111
ICR02 [R/W, R]
- - -11111
ICR03 [R/W, R]
- - -11111
000444H
ICR04 [R/W, R]
- - -11111
ICR05 [R/W, R]
- - -11111
ICR06 [R/W, R]
- - -11111
ICR07 [R/W, R]
- - -11111
000448H
ICR08 [R/W, R]
- - -11111
ICR09 [R/W, R]
- - -11111
ICR10 [R/W, R]
- - -11111
ICR11 [R/W, R]
- - -11111
00044CH
ICR12 [R/W, R]
- - -11111
ICR13 [R/W, R]
- - -11111
ICR14 [R/W, R]
- - -11111
ICR15 [R/W, R]
- - -11111
000450H
ICR16 [R/W, R]
- - -11111
ICR17 [R/W, R]
- - -11111
ICR18 [R/W, R]
- - -11111
ICR19 [R/W, R]
- - -11111
000454H
ICR20 [R/W, R]
- - -11111
ICR21 [R/W, R]
- - -11111
ICR22 [R/W, R]
- - -11111
ICR23 [R/W, R]
- - -11111
000458H
ICR24 [R/W, R]
- - -11111
ICR25 [R/W, R]
- - -11111
ICR26 [R/W, R]
- - -11111
ICR27 [R/W, R]
- - -11111
割込み制御
ユニット
（続く）
72
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
00045CH
ICR28 [R, R/W]
- - -11111
ICR29 [R, R/W]
- - -11111
ICR30 [R, R/W]
- - -11111
ICR31 [R, R/W]
- - -11111
000460H
ICR32 [R, R/W]
- - -11111
ICR33 [R, R/W]
- - -11111
ICR34 [R, R/W]
- - -11111
ICR35 [R, R/W]
- - -11111
000464H
ICR36 [R, R/W]
- - -11111
ICR37 [R, R/W]
- - -11111
ICR38 [R, R/W]
- - -11111
ICR39 [R, R/W]
- - -11111
000468H
ICR40 [R, R/W]
- - -11111
ICR41 [R, R/W]
- - -11111
ICR42 [R, R/W]
- - -11111
ICR43 [R, R/W]
- - -11111
00046CH
ICR44 [R, R/W]
- - -11111
ICR45 [R, R/W]
- - -11111
ICR46 [R, R/W]
- - -11111
ICR47 [R, R/W]
- - -11111
000470H
∼
00047CH

RSRR [R, R/W]
10000-00
STCR [R/W]
00110011
TBCR [R/W]
00XXXX00
CTBR [W]
XXXXXXXX
000484H
CLKR [R/W]
00000000
WPR [W]
XXXXXXXX
DIVR0 [R/W]
00000011
DIVR1 [R/W]
00000000





000604H



DDR7 [R/W]
00000000
000608H
DDR8 [R/W]
00000000
DDR9 [R/W]
00000000

DDRB [R/W]
00000000
T- ユニットポート
方向レジスタ

00060CH
000610H




000614H



PFR7 [R/W]
00001111
000618H
PFR8 [R/W]
111110- -
PFR9 [R/W]
11110101

PFRB [R/W]
00000000
00061CH

000620H

000628H
∼
00063FH
クロック制御
ユニット
予約
000600H
000624H
割込み制御
ユニット
予約
000480H
000488H
∼
0005FCH
ブロック
T- ユニットポート
機能レジスタ
PFR27 [R/W]
1111-00-


予約
（続く）
73
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
000640H
ASR0 [W]
00000000 00000000
AMR0 [W]
11111000 11111111
000644H
ASR1 [W]
00000000 00000000
AMR1 [W]
00000000 00000000
000648H
ASR2 [W]
00000000 00000000
AMR2 [W]
00000000 00000000
00064CH
ASR3 [W]
00000000 00000000
AMR3 [W]
00000000 00000000
000650H
ASR4 [W]
00000000 00000000
AMR4 [W]
00000000 00000000
000654H
ASR5 [W]
00000000 00000000
AMR5 [W]
00000000 00000000
000658H
ASR6 [W]
00000000 00000000
AMR6 [W]
00000000 00000000
00065CH
ASR7 [W]
00000000 00000000
AMR7 [W]
00000000 00000000
000660H
AMD0 [R/W]
-0000111
AMD1 [R/W]
-0000000
AMD2 [R/W]
- -000000
AMD3 [R/W]
- -000000
000664H
AMD4 [R/W]
- -000000
AMD5 [R/W]
- -000000
AMD6 [R/W]
- -000000
AMD7 [R/W]
- -000000
000668H
CSE
11000011



CHE
11111111

000674H
∼
0007F8H
0007FCH
000800H
∼
000AFCH
T-unit

00066CH
000670H
ブロック



MODR [W]
XXXXXXXX
予約



モードレジスタ
予約
（続く）
74
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
000B00H
ESTS0
X0000000
ESTS1
XXXXXXXX
ESTS2
XXXXXXXX

000B04H
ECTL0
0X000000
ECTL1
00000000
ECTL2
000X0000
ECTL3
00000X11
000B08H
ECNT0
XXXXXXXX
ECNT1
XXXXXXXX
EUSA
XXX0000X
EDTC
0000XXXX
000B0CH
EWPT
XXXXXXXX XXXXXXXX

000B10H
EDTR0
XXXXXXXX XXXXXXXX
EDTR1
XXXXXXXX XXXXXXXX
000B14H
∼
000B1CH

000B20H
EIA0
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B24H
EIA1
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B28H
EIA2
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B2CH
EIA3
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B30H
EIA4
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B34H
EIA5
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B38H
EIA6
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B3CH
EIA7
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B40H
EDTA
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B44H
EDTM
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B48H
EOA0
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B4CH
EOA1
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B50H
EPCR
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B54H
EPSR
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
ブロック
DSU
（続く）
75
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
ブロック
000B58H
EIAM0
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B5CH
EIAM1
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B60H
EOAM0/EODM0
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B64H
EOAM1/EODM1
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B68H
EOD0
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B6CH
EOD1
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001000H
DMASA0 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001004H
DMADA0 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001008H
DMASA1 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00100CH
DMADA1 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001010H
DMASA2 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001014H
DMADA2 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001018H
DMASA3 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00101CH
DMADA3 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001020H
DMASA4 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001024H
DMADA4 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001028H
∼
003FFCH

予約
004000H
∼
006FFFH

予約
DSU
DMAC
（続く）
76
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
007000H
FMCS [R, R/W]
1110X000



007004H
FMWT [R/W]
- 0000011



ブロック
フラッシュ制御
ステータス
レジスタ
007008H
∼
00FFFCH

予約
010000H
∼
010FFCH
キャッシュメモリは MB91FV360GA でのみ適応
I-Cache 4 K バイト
011000H
∼
011FFCH
MB91F364G では不可
MB91FV360GA ではキャッシュメモリは I-RAM モードで使用可能
I-RAM4 4 K バイト
012000H
∼
01FFFCH

予約
020000H
∼
03BFFCH

予約
03C000H
∼
03FFFCH
MB91F362GB, MB91F364G では 12 K バイトのみ使用可能 (03D000H ∼ 03FFCH)
ユーザ RAM
16 K バイト
(D-bus)
040000H
∼
043FFCH
MB91F362GB, MB91F364G では 4 K バイトのみ使用可能 (040000H ∼ 040FFCH)
高速 RAM
16 K バイト
(F-bus)
（続く）
77
MB91360G シリーズ
レジスタ
＋0
＋1
＋2
＋3
ブロック
予約
050000H
∼
0507FCH

ブート ROM
2 K バイト
(F-bus)
050800H
∼
07FFF4H

予約
080000H
∼
09FFFCH
セクタ 0
64 K バイト
セクタ 7
64 K バイト
0A0000H
∼
0BFFFCH
セクタ 1
64 K バイト
セクタ 8
64 K バイト
0C0000H
∼
0DFFFCH
セクタ 2
64 K バイト
セクタ 9
64 K バイト
0E0000H
∼
0EFFFCH
セクタ 3
32 K バイト
セクタ 10
32 K バイト
0F0000H
∼
0F3FFCH
セクタ 4
8 K バイト
セクタ 11
8 K バイト
0F4000H
∼
0F7FFCH
セクタ 5
8 K バイト
セクタ 12
8 K バイト
0F8000H
∼
0FFFF4H
セクタ 6
16 K バイト
セクタ 13
16 K バイト
0FFFF8H
0FFFFCH
00 05 00 00 H
512 K バイト フラッシュ F-bus

256 K バイト フラッシュ F-bus
044000H
∼
0FEFFCH
FMV [R]
06 00 00 00 H
モードベクタ
FRV [R]
(MB91F376G: 00 04 40 00H)
固定リセット
ベクタ
（続く）
アドレス 0FFFF8H および 0FFFFCH への書込み操作を行うことはできません。これらのアドレスを読み取ると , 上に示し
ている値が読まれます。
（注意事項）256 K バイト フラッシュマクロについては , MB91F364G でのみ使用されます。
78
MB91F376G: 「■ MB91F376G 特殊 I/O マップ」を参照してください。
アドレス
MB91360G シリーズ
レジスタ
＋0
＋1
＋2
＋3
100000H
BVALR0 [R/W]
00000000 00000000
TREQR0 [R/W]
00000000 00000000
100004H
TCANR0 [W]
00000000 00000000
TCR0 [R/W]
00000000 00000000
100008H
RCR0 [R/W]
00000000 00000000
RRTRR0 [R/W]
00000000 00000000
10000CH
ROVRR0 [R/W]
00000000 00000000
RIER0 [R/W]
00000000 00000000
100010H
CSR0 [R/W, R]
00000000 00000001
100014H
RTEC0 [R]
00000000 00000000
BTR0 [R/W]
-1111111 11111111
100018H
IDER0 [R/W]
XXXXXXXX XXXXXXXX
TRTRR0 [R/W]
00000000 00000000
10001CH
RFWTR0 [R/W]
XXXXXXXX XXXXXXXX
TIER0 [R/W]
00000000 00000000

ブロック
LEIR0 [R/W]
000-0000
100020H
AMSR0 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100024H
AMR00 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100028H
AMR10 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10002CH
∼
100048H
汎用 RAM [R/W]
10004CH
IDR00 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100050H
IDR10 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100054H
IDR20 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100058H
IDR30 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10005CH
IDR40 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100060H
IDR50 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100064H
IDR60 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100068H
IDR70 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
CAN 0
備考 : CAN 0 ∼
CAN 3 のアドレス
範囲はチップ選択
範囲に応じて変わ
ります。言及して
いるアドレスは
ブート ROM の内
容によって決定さ
れるデフォルト値
です。
（続く）
79
MB91F376G: 「■ MB91F376G 特殊 I/O マップ」を参照してください。
アドレス
MB91360G シリーズ
レジスタ
＋0
＋1
＋2
10006CH
IDR80 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100070H
IDR90 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100074H
IDR100 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100078H
IDR110 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10007CH
IDR120 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100080H
IDR130 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100084H
IDR140 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100088H
IDR150 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - -XXXXXXXX
＋3
10008CH
DLCR00 [R/W]
- - - - - - - - - - - - XXXX
DLCR10 [R/W]
- - - - - - - - - - - - XXXX
100090H
DLCR20 [R/W]
- - - - - - - - - - - - XXXX
DLCR30 [R/W]
- - - - - - - - - - - - XXXX
100094H
DLCR40 [R/W]
- - - - - - - - - - - - XXXX
DLCR50 [R/W]
- - - - - - - - - - - - XXXX
100098H
DLCR60 [R/W]
- - - - - - - - - - - - XXXX
DLCR70 [R/W]
- - - - - - - - - - - - XXXX
10009CH
DLCR80 [R/W]
- - - - - - - - - - - - XXXX
DLCR90 [R/W]
- - - - - - - - - - - - XXXX
1000A0H
DLCR100 [R/W]
- - - - - - - - - - - - XXXX
DLCR110 [R/W]
- - - - - - - - - - - - XXXX
1000A4H
DLCR120 [R/W]
- - - - - - - - - - - - XXXX
DLCR130 [R/W]
- - - - - - - - - - - - XXXX
1000A8H
DLCR140 [R/W]
- - - - - - - - - - - - XXXX
DLCR150 [R/W]
- - - - - - - - - - - - XXXX
1000ACH
DTR00 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1000B4H
DTR10 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1000BCH
DTR20 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
ブロック
CAN 0
（続く）
80
MB91F376G: 「■ MB91F376G 特殊 I/O マップ」を参照してください。
アドレス
MB91360G シリーズ
レジスタ
＋0
＋1
＋2
＋3
1000C4H
DTR30 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1000CCH
DTR40 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1000D4H
DTR50 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1000DCH
DTR60 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1000E4H
DTR70 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1000ECH
DTR80 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1000F4H
DTR90 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1000FCH
DTR100 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100104H
DTR110 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
10010CH
DTR120 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100114H
DTR130 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
10011CH
DTR140 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100124H
DTR150 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
10012CH
CREG0 [R/W]
00000000 00000110
ブロック
MB91F376G: 「■ MB91F376G 特殊 I/O マップ」を参照してください。
アドレス
CAN 0

（続く）
81
MB91360G シリーズ
100200H
レジスタ
＋0
＋1
＋2
＋3
BVALR1 [R/W]
00000000 00000000

TREQR1 [R/W]
00000000 00000000

100204H
TCANR1 [W]
00000000 00000000
TCR1 [R/W]
00000000 00000000
100208H
RCR1 [R/W]
00000000 00000000
RRTRR1 [R/W]
00000000 00000000
10020CH
ROVRR1 [R/W]
00000000 00000000
RIER1 [R/W]
00000000 00000000
100210H
CSR1 [R/W, R]
00000000 00000001
100214H
RTEC1 [R]
00000000 00000000
BTR1 [R/W]
-1111111 11111111
100218H
IDER1 [R/W]
XXXXXXXX XXXXXXXX
TRTRR1 [R/W]
00000000 00000000
10021CH
RFWTR1 [R/W]
XXXXXXXX XXXXXXXX
TIER1 [R/W]
00000000 00000000

ブロック
LEIR1 [R/W]
000-0000
100220H
AMSR1 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100224H
AMR01 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100228H
AMR11 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10022CH
∼
100248H
汎用 RAM [R/W]
10024CH
IDR01 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100250H
IDR11 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100254H
IDR21[R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100258H
IDR31 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX-
10025CH
IDR41 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100260H
IDR51 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100264H
IDR61 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
CAN 1
備考：CAN 0 ∼
CAN 3 のアドレス
範囲はチップ選択
範囲に応じて変わ
ります。言及して
いるアドレスは
ブート ROM の内
容によって決定さ
れるデフォルト値
です。
（続く）
82
MB91F376G: 「■ MB91F376G 特殊 I/O マップ」を参照してください。
アドレス
MB91360G シリーズ
レジスタ
＋0
＋1
＋2
100268H
IDR71 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10026CH
IDR81 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100270H
IDR91 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100274H
IDR101 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100278H
IDR111 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10027CH
IDR121 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXX - - -
100280H
IDR131 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100284H
IDR141 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100288H
IDR151 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
＋3
10028CH
DLCR01 [R/W]
- - - - - - - - - - - - XXXX
DLCR11 [R/W]
- - - - - - - - - - - - XXXX
100290H
DLCR21 [R/W]
- - - - - - - - - - - - XXXX
DLCR31 [R/W]
- - - - - - - - - - - - XXXX
100294H
DLCR41 [R/W]
- - - - - - - - - - - - XXXX
DLCR51 [R/W]
- - - - - - - - - - - - XXXX
100298H
DLCR61 [R/W]
- - - - - - - - - - - - XXXX
DLCR71 [R/W]
- - - - - - - - - - - - XXXX
10029CH
DLCR81[R/W]
- - - - - - - - - - - - XXXX
DLCR91 [R/W]
- - - - - - - - - - - - XXXX
1002A0H
DLCR101 [R/W]
- - - - - - - - - - - - XXXX
DLCR111 [R/W]
- - - - - - - - - - - - XXXX
1002A4H
DLCR121 [R/W]
- - - - - - - - - - - - XXXX
DLCR131 [R/W]
- - - - - - - - - - - - XXXX
1002A8H
DLCR141 [R/W]
- - - - - - - - - - - - XXXX
DLCR151 [R/W]
- - - - - - - - - - - - XXXX
1002ACH
DTR01 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1002B4H
DTR11 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
ブロック
MB91F376G: 「■ MB91F376G 特殊 I/O マップ」を参照してください。
アドレス
CAN 1
（続く）
83
MB91360G シリーズ
レジスタ
＋0
＋1
＋2
＋3
1002BCH
DTR21 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1002C4H
DTR31 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1002CCH
DTR41 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1002D4H
DTR51 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1002DCH
DTR61 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1002E4H
DTR71 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1002ECH
DTR81 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1002F4H
DTR91 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1002FCH
DTR101 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100304H
DTR111 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
10030CH
DTR121 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100314H
DTR131 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
10031CH
DTR141 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100324H
DTR151 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
10032CH
CREG1 [R/W]
00000000 00000110
ブロック
CAN 1

（続く）
84
MB91F376G: 「■ MB91F376G 特殊 I/O マップ」を参照してください。
アドレス
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
100400H
BVALR2 [R/W]
00000000 00000000
TREQR2 [R/W]
00000000 00000000
100404H
TCANR2 [W]
00000000 00000000
TCR2 [R/W]
00000000 00000000
100408H
RCR2 [R/W]
00000000 00000000
RRTRR1 [R/W]
00000000 00000000
10040CH
ROVRR2 [R/W]
00000000 00000000
RIER2 [R/W]
00000000 00000000
100410H
CSR2 [R/W, R]
00000000 00000001
100414H
RTEC2 [R]
00000000 00000000
BTR2 [R/W]
-1111111 11111111
100418H
IDER2 [R/W]
XXXXXXXX XXXXXXXX
TRTRR2 [R/W]
00000000 00000000
10041CH
RFWTR2 [R/W]
XXXXXXXX XXXXXXXX
TIER2 [R/W]
00000000 00000000

ブロック
LEIR2 [R/W]
000-0000
100420H
AMSR2 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100424H
AMR02 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100428H
AMR12 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10042CH
∼
100448H
汎用 RAM [R/W]
10044CH
IDR02 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100450H
IDR12 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100454H
IDR22[R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100458H
IDR32 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX-
10045CH
IDR42 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
CAN 2
備考：CAN 0 ∼
CAN 3 のアドレス
範囲はチップ選択
範囲に応じて変わ
ります。言及して
いるアドレスは
ブート ROM の内
容によって決定さ
れるデフォルト値
です。
（続く）
85
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
100460H
IDR52 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100464H
IDR62 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100468H
IDR72 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10046CH
IDR82 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100470H
IDR92 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100474H
IDR102 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100478H
IDR112 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10047CH
IDR122 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXX - - -
100480H
IDR132 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100484H
IDR142 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100488H
IDR152 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
＋3
10048CH
DLCR02 [R/W]
- - - - - - - - - - - - XXXX
DLCR12 [R/W]
- - - - - - - - - - - - XXXX
100490H
DLCR22 [R/W]
- - - - - - - - - - - - XXXX
DLCR32 [R/W]
- - - - - - - - - - - - XXXX
100494H
DLCR42 [R/W]
- - - - - - - - - - - - XXXX
DLCR52 [R/W]
- - - - - - - - - - - - XXXX
100498H
DLCR62 [R/W]
- - - - - - - - - - - - XXXX
DLCR72 [R/W]
- - - - - - - - - - - - XXXX
10049CH
DLCR82[R/W]
- - - - - - - - - - - - XXXX
DLCR92 [R/W]
- - - - - - - - - - - - XXXX
1004A0H
DLCR102 [R/W]
- - - - - - - - - - - - XXXX
DLCR112 [R/W]
- - - - - - - - - - - - XXXX
1004A4H
DLCR122 [R/W]
- - - - - - - - - - - - XXXX
DLCR132 [R/W]
- - - - - - - - - - - - XXXX
1004A8H
DLCR142 [R/W]
- - - - - - - - - - - - XXXX
DLCR152 [R/W]
- - - - - - - - - - - - XXXX
ブロック
CAN 2
（続く）
86
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
1004ACH
DTR02 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1004B4H
DTR12 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1004BCH
DTR22 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1004C4H
DTR32 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1004CCH
DTR42 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1004D4H
DTR52 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1004DCH
DTR62 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1004E4H
DTR72 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1004ECH
DTR82 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1004F4H
DTR92 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1004FCH
DTR102 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100504H
DTR112 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
10050CH
DTR122 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100514H
DTR132 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
＋3
ブロック
CAN 2
（続く）
87
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
10051CH
DTR142 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100524H
DTR152 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
10052CH
CREG2 [R/W]
00000000 00000110

100600H
BVALR3 [R/W]
00000000 00000000
TREQR3 [R/W]
00000000 00000000
100604H
TCANR3 [W]
00000000 00000000
TCR3 [R/W]
00000000 00000000
100608H
RCR3 [R/W]
00000000 00000000
RRTRR31 [R/W]
00000000 00000000
10060CH
ROVRR3 [R/W]
00000000 00000000
RIER3 [R/W]
00000000 00000000
100610H
CSR3 [R/W]
00000000 00000001
100614H
RTEC3 [R]
00000000 00000000
BTR3 [R/W]
-1111111 11111111
100618H
IDER3 [R/W]
XXXXXXXX XXXXXXXX
TRTRR3 [R/W]
00000000 00000000
10061CH
RFWTR3 [R/W]
XXXXXXXX XXXXXXXX
TIER3 [R/W]
00000000 00000000

ブロック
CAN 2
LEIR3 [R/W]
000-0000
100620H
AMSR3 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100624H
AMR03 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100628H
AMR13 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10062CH
∼
100648H
汎用 RAM [R/W]
10064CH
IDR03 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100650H
IDR13 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100654H
IDR23[R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100658H
IDR33 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX-
CAN 3
備考：CAN 0 ∼
CAN 3 のアドレス
範囲はチップ選択
範囲に応じて変わ
ります。言及して
いるアドレスは
ブート ROM の内
容によって決定さ
れるデフォルト値
です。
（続く）
88
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
10065CH
IDR43 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100660H
IDR53 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100664H
IDR63 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100668H
IDR73 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10066CH
IDR83 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100670H
IDR93 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100674H
IDR103 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100678H
IDR113 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
10067CH
IDR123 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXX - - -
100680H
IDR133 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100684H
IDR143 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
100688H
IDR153 [R/W]
XXXXXXXX XXXXXXXX XXXXX - - - XXXXXXXX
＋3
10068CH
DLCR032 [R/W]
- - - - - - - - - - - - XXXX
DLCR13 [R/W]
- - - - - - - - - - - - XXXX
100690H
DLCR232 [R/W]
- - - - - - - - - - - - XXXX
DLCR33 [R/W]
- - - - - - - - - - - - XXXX
100694H
DLCR43 [R/W]
- - - - - - - - - - - - XXXX
DLCR53 [R/W]
- - - - - - - - - - - - XXXX
100698H
DLCR63 [R/W]
- - - - - - - - - - - - XXXX
DLCR733 [R/W]
- - - - - - - - - - - - XXXX
10069CH
DLCR83[R/W]
- - - - - - - - - - - - XXXX
DLCR93 [R/W]
- - - - - - - - - - - - XXXX
1006A0H
DLCR103 [R/W]
- - - - - - - - - - - - XXXX
DLCR113 [R/W]
- - - - - - - - - - - - XXXX
1006A4H
DLCR123 [R/W]
- - - - - - - - - - - - XXXX
DLCR133 [R/W]
- - - - - - - - - - - - XXXX
1006A8H
DLCR143 [R/W]
- - - - - - - - - - - - XXXX
DLCR153 [R/W]
- - - - - - - - - - - - XXXX
ブロック
CAN 3
（続く）
89
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
1006ACH
DTR03 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1006B4H
DTR13 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1006BCH
DTR23 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1006C4H
DTR33 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1006CCH
DTR43 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1006D4H
DTR53 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1006DCH
DTR63 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1006E4H
DTR73 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1006ECH
DTR83 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1006F4H
DTR93 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
1006FCH
DTR103 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100704H
DTR113 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
10070CH
DTR123 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100714H
DTR133 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
＋3
ブロック
CAN 3
（続く）
90
MB91360G シリーズ
（続き）
アドレス
レジスタ
＋0
＋1
＋2
＋3
10071CH
DTR143 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
100724H
DTR153 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
10072CH
CREG3 [R/W]
00000000 00000110
ブロック
CAN 3

（注意事項）予約領域および “” 印の付いている領域のデータは不定です。これらの領域を使用しないでください。
91
MB91360G シリーズ
■ MB91F376G 特殊 I/O マップ
アドレス
レジスタ
＋0
＋1
044000H
∼
0447FCH
＋2
＋3
ブート ROM
2 K バイト
(F-bus)

044800H
∼
05FFFCH
セクタ 0 ( パリティ )
56 K バイト
セクタ 2 ( パリティ )
56 K バイト
060000H
∼
07FFFCH
セクタ 1
64 K バイト
セクタ 3
64 K バイト
080000H
∼
09FFFCH
セクタ 4
64 K バイト
セクタ 11
64 K バイト
0A0000H
∼
0BFFFCH
セクタ 5
64 K バイト
セクタ 12
64 K バイト
0C0000H
∼
0DFFFCH
セクタ 6
64 K バイト
セクタ 13
64 K バイト
0E0000H
∼
0EFFFCH
セクタ 7
32 K バイト
セクタ 14
32 K バイト
0F0000H
∼
0F3FFCH
セクタ 8
8 K バイト
セクタ 15
8 K バイト
0F4000H
∼
0F7FFCH
セクタ 9
8 K バイト
セクタ 16
8 K バイト
セクタ 10
16 K バイト
セクタ 17
16 K バイト
0F8000H
∼
0FFFFCH
ブロック
768 K バイト
フラッシュメモリ
(F-bus)
固定モードおよびリセットベクタ
100000H
∼
11FFFCH
セクタ 0：ミラー
64 K バイト
セクタ 2：ミラー
64 K バイト
120000H
∼
13FFFCH
セクタ 1：ミラー
64 K バイト
セクタ 3：ミラー
64 K バイト
（続く）
92
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
200000H
BVALR0 [R/W]
00000000 00000000
TREQR0 [R/W]
00000000 00000000
200004H
TCANR0 [W]
00000000 00000000
TCR0 [R/W]
00000000 00000000
200008H
RCR0 [R/W]
00000000 00000000
RRTRR0 [R/W]
00000000 00000000
20000CH
ROVRR0 [R/W]
00000000 00000000
RIER0 [R/W]
00000000 00000000
200010H
CSR0 [R/W, R]
00000000 00000001
200014H
RTEC0 [R]
00000000 00000000
BTR0 [R/W]
-1111111 11111111
200018H
IDER0 [R/W]
XXXXXXXX XXXXXXXX
TRTRR0 [R/W]
00000000 00000000
20001CH
RFWTR0 [R/W]
XXXXXXXX XXXXXXXX
TIER0 [R/W]
00000000 00000000
ブロック
LEIR0 [R/W]
000-0000

200020H
AMSR0 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
200024H
AMR00 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200028H
AMR10 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
20002CH
∼
200048H
汎用 RAM [R/W]
20004CH
IDR00 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200050H
IDR10 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200054H
IDR20 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200058H
IDR30 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
20005CH
IDR40 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200060H
IDR50 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200064H
IDR60 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200068H
IDR70 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
20006CH
IDR80 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
CAN 0
備考：
CAN 0 ∼ CAN 1 の
アドレス範囲はチッ
プ選択範囲に依存し
ます。
記述されているアド
レスはデフォルトの
値であり , ブート
ROM の内容により
決定されます。
（続く）
93
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
200070H
IDR90 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200074H
IDR100 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200078H
IDR110 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
20007CH
IDR120 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200080H
IDR130 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200084H
IDR140 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200088H
IDR150 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
20008CH
DLCR00 [R/W]
-------- ----XXXX
DLCR10 [R/W]
-------- ----XXXX
200090H
DLCR20 [R/W]
-------- ----XXXX
DLCR30 [R/W]
-------- ----XXXX
200094H
DLCR40 [R/W]
-------- ----XXXX
DLCR50 [R/W]
-------- ----XXXX
200098H
DLCR60 [R/W]
-------- ----XXXX
DLCR70 [R/W]
-------- ----XXXX
20009CH
DLCR80 [R/W]
-------- ----XXXX
DLCR90 [R/W]
-------- ----XXXX
2000A0H
DLCR100 [R/W]
-------- ----XXXX
DLCR110 [R/W]
-------- ----XXXX
2000A4H
DLCR120 [R/W]
-------- ----XXXX
DLCR130 [R/W]
-------- ----XXXX
2000A8H
DLCR140 [R/W]
-------- ----XXXX
DLCR150 [R/W]
-------- ----XXXX
2000ACH
DTR00 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2000B4H
DTR10 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2000BCH
DTR20 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2000C4H
DTR30 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
ブロック
CAN 0
（続く）
94
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
2000CCH
DTR40 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2000D4H
DTR50 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2000DCH
DTR60 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2000E4H
DTR70 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2000ECH
DTR80 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2000F4H
DTR90 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2000FCH
DTR100 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
200104H
DTR110 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
20010CH
DTR120 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
200114H
DTR130 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
20011CH
DTR140 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
200124H
DTR150 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
20012CH
CREG0 [R/W]
00000000 00000110
ブロック
CAN 0

（続く）
95
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
200200H
BVALR1 [R/W]
00000000 00000000
TREQR1 [R/W]
00000000 00000000
200204H
TCANR1 [W]
00000000 00000000
TCR1 [R/W]
00000000 00000000
200208H
RCR1 [R/W]
00000000 00000000
RRTRR1 [R/W]
00000000 00000000
20020CH
ROVRR1 [R/W]
00000000 00000000
RIER1 [R/W]
00000000 00000000
200210H
CSR1 [R/W]
00000000 00000001
200214H
RTEC1 [R]
00000000 00000000
BTR1 [R/W]
-1111111 11111111
200218H
IDER1 [R/W]
XXXXXXXX XXXXXXXX
TRTRR1 [R/W]
00000000 00000000
20021CH
RFWTR1 [R/W]
XXXXXXXX XXXXXXXX
TIER1 [R/W]
00000000 00000000
ブロック
LEIR1 [R/W]
000-0000

200220H
AMSR1 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
200224H
AMR01 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200228H
AMR11 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
20022CH
∼
200248H
汎用 RAM [R/W]
20024CH
IDR01 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200250H
IDR11 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200254H
IDR21[R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200258H
IDR31 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX-
20025CH
IDR41 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200260H
IDR51 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200264H
IDR61 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
CAN 1
備考：
CAN 0 ∼ CAN 1 の
アドレス範囲はチッ
プ選択範囲に依存し
ます。
記述されているアド
レスはデフォルトの
値であり , ブート
ROM の内容により
決定されます。
（続く）
96
MB91360G シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
200268H
IDR71 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
20026CH
IDR81 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200270H
IDR91 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200274H
IDR101 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200278H
IDR111 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
20027CH
IDR121 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXX---
200280H
IDR131 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200284H
IDR141 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
200288H
IDR151 [R/W]
XXXXXXXX XXXXXXXX XXXXX--- XXXXXXXX
20028CH
DLCR01 [R/W]
-------- ----XXXX
DLCR11 [R/W]
-------- ----XXXX
200290H
DLCR21 [R/W]
-------- ----XXXX
DLCR31 [R/W]
-------- ----XXXX
200294H
DLCR41 [R/W]
-------- ----XXXX
DLCR51 [R/W]
-------- ----XXXX
200298H
DLCR61 [R/W]
-------- ----XXXX
DLCR71 [R/W]
-------- ----XXXX
20029CH
DLCR81[R/W]
-------- ----XXXX
DLCR91 [R/W]
-------- ----XXXX
2002A0H
DLCR101 [R/W]
-------- ----XXXX
DLCR111 [R/W]
-------- ----XXXX
2002A4H
DLCR121 [R/W]
-------- ----XXXX
DLCR131 [R/W]
-------- ----XXXX
2002A8H
DLCR141 [R/W]
-------- ----XXXX
DLCR151 [R/W]
-------- ----XXXX
2002ACH
DTR01 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2002B4H
DTR11 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
ブロック
CAN 1
（続く）
97
MB91360G シリーズ
（続き）
アドレス
＋0
＋1
＋2
＋3
2002BCH
DTR21 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2002C4H
DTR31 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2002CCH
DTR41 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2002D4H
DTR51 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2002DCH
DTR61 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2002E4H
DTR71 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2002ECH
DTR81 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2002F4H
DTR91 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
2002FCH
DTR101 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
200304H
DTR111 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
20030CH
DTR121 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
200314H
DTR131 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
20031CH
DTR141 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
200324H
DTR151 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
20032CH
98
レジスタ
CREG1 [R/W]
00000000 00000110

ブロック
CAN 1
MB91360G シリーズ
■ 割込み要因 , 割込みベクタおよび割込み制御レジスタ
割込み番号
割込み要因
割込みレベル＊ 1
設定
レジスタ
レジスタ アドレス
割込みベクタ＊ 2
オフ
セット
デフォルトの RN
ベクタアドレス
10 進
16 進
リセット
0
00


0x3FCH
0x000FFFFCH

モードベクタ
1
01


0x3F8H
0x000FFFF8H

システム予約済み
2
02


0x3F4H
0x000FFFF4H

システム予約済み
3
03


0x3F0H
0x000FFFF0H

システム予約済み
4
04


0x3ECH
0x000FFFECH

システム予約済み
5
05


0x3E8H
0x000FFFE8H

6
06


0x3E4H
0x000FFFE4H

7
07


0x3E0H
0x000FFFE0H

8
08


0x3DCH
0x000FFFDCH

9
09


0x3D8H
0x000FFFD8H

10
0A


0x3D4H
0x000FFFD4H

11
0B


0x3D0H
0x000FFFD0H

12
0C


0x3CCH
0x000FFFCCH

13
0D


0x3C8H
0x000FFFC8H

未定義命令例外
14
0E


0x3C4H
0x000FFFC4H

NMI 要求
15
0F
0x3C0H
0x000FFFC0H

外部割込み 0
16
10
ICR00
0x440H
0x3BCH
0x000FFFBCH
4
外部割込み 1
17
11
ICR01
0x441H
0x3B8H
0x000FFFB8H
5
外部割込み 2
18
12
ICR02
0x442H
0x3B4H
0x000FFFB4H
8
外部割込み 3
19
13
ICR03
0x443H
0x3B0H
0x000FFFB0H
9
外部割込み 4
20
14
ICR04
0x444H
0x3ACH
0x000FFFACH

外部割込み 5
21
15
ICR05
0x445H
0x3A8H
0x000FFFA8H

外部割込み 6
22
16
ICR06
0x446H
0x3A4H
0x000FFFA4H

外部割込み 7
23
17
ICR07
0x447H
0x3A0H
0x000FFFA0H

リロードタイマ 0
24
18
ICR08
0x448H
0x39CH
0x000FFF9CH
6
リロードタイマ 1
25
19
ICR09
0x449H
0x398H
0x000FFF98H
7
リロードタイマ 2
26
1A
ICR10
0x44AH
0x394H
0x000FFF94H

CAN 0 RX
27
1B
ICR11
0x44BH
0x390H
0x000FFF90H

CAN 0 TX/NS
28
1C
ICR12
0x44CH
0x38CH
0x000FFF8CH

CAN 1 RX
29
1D
ICR13
0x44DH
0x388H
0x000FFF88H

CAN 1 TX/NS
30
1E
ICR14
0x44EH
0x384H
0x000FFF84H

CAN 2 RX
31
1F
ICR15
0x44FH
0x380H
0x000FFF80H

32
20
ICR16
0x450H
0x37CH
0x000FFF7CH

33
21
ICR17
0x451H
0x378H
0x000FFF78H

34
22
ICR18
0x452H
0x374H
0x000FFF74H

PPG 0/1
35
23
ICR19
0x453H
0x370H
0x000FFF70H

PPG 2/3
36
24
ICR20
0x454H
0x36CH
0x000FFF6CH

PPG 4/5
37
25
ICR21
0x455H
0x368H
0x000FFF68H

PPG 6/7
38
26
ICR22
0x456H
0x364H
0x000FFF64H

システム予約済み
コプロセッサデフォルトトラップ
コプロセッサエラートラップ
INTE 命令
＊4
命令ブレーク例外
＊4
オペランドブレークトラップ
ステップトレーストラップ
NMI 割込み ( ツール )
CAN 2 TX/NS
CAN 3 RX
＊4
＊5
CAN 3 TX/NS
＊5
＊4
＊4
＊4
＊4
FH 固定
（続く）
99
MB91360G シリーズ
割込み番号
割込み要因
割込みレベル＊ 1
割込みベクタ＊ 2
オフ
セット
デフォルトの
ベクタアドレス
RN
0x457H
0x360H
0x000FFF60H

ICR24
0x458H
0x35CH
0x000FFF5CH

29
ICR25
0x459H
0x358H
0x000FFF58H

42
2A
ICR26
0x45AH
0x354H
0x000FFF54H

OCU 0/1
43
2B
ICR27
0x45BH
0x350H
0x000FFF50H

ICU 2/3
44
2C
ICR28
0x45CH
0x34CH
0x000FFF4CH

OCU 2/3
45
2D
ICR29
0x45DH
0x348H
0x000FFF48H

ADC
46
2E
ICR30
0x45EH
0x344H
0x000FFF44H
14
タイムベースオーバフロー
47
2F
ICR31
0x45FH
0x340H
0x000FFF40H

フリーランカウンタ 0
48
30
ICR32
0x460H
0x33CH
0x000FFF3CH

フリーランカウンタ 1
設定
レジスタ
レジスタ アドレス
10 進
16 進
リロードタイマ 3
39
27
ICR23
リロードタイマ 4
40
28
リロードタイマ 5
41
ICU 0/1
49
31
ICR33
0x461H
0x338H
0x000FFF38H

SIO 0
＊6
50
32
ICR34
0x462H
0x334H
0x000FFF34H
12
SIO 1
＊6
51
33
ICR35
0x463H
0x330H
0x000FFF30H
15
サウンドジェネレータ
52
34
ICR36
0x464H
0x32CH
0x000FFF2CH

UART 0 RX
53
35
ICR37
0x465H
0x328H
0x000FFF28H
0
UART 0 TX
54
36
ICR38
0x466H
0x324H
0x000FFF24H
1
UART 1 RX
55
37
ICR39
0x467H
0x320H
0x000FFF20H
2
UART 1 TX
56
38
ICR40
0x468H
0x31CH
0x000FFF1CH
3
UART 2 RX
57
39
ICR41
0x469H
0x318H
0x000FFF18H
10
UART 2 TX
58
3A
ICR42
0x46AH
0x314H
0x000FFF14H
11
59
3B
ICR43
0x46BH
0x310H
0x000FFF10H
13
アラームコンパレータ
60
3C
ICR44
0x46CH
0x30CH
0x000FFF0CH

RTC ( ウォッチタイマ ) /
補正ユニット
61
3D
ICR45
0x46DH
0x308H
0x000FFF08H

DMA
62
3E
ICR46
0x46EH
0x304H
0x000FFF04H

遅延割込み
アクティベーションビット
63
3F
ICR47
0x46FH
0x300H
0x000FFF00H
システム予約済み＊ 3
64
40


0x2FCH
0x000FFEFCH

システム予約済み＊ 3
65
41


0x2F8H
0x000FFEF8H

セキュリティベクタ
66
42


0x2F4H
0x000FFEF4H

システム予約済み
67
43
(ICR51)
0x473H
0x2F0H
0x000FFEF0H

システム予約済み
68
44
(ICR52)
0x474H
0x2ECH
0x000FFEECH

システム予約済み
69
45
(ICR53)
0x475H
0x2E8H
0x000FFEE8H

システム予約済み
70
46
(ICR54)
0x476H
0x2E4H
0x000FFEE4H

システム予約済み
71
47
(ICR55)
0x477H
0x2E0H
0x000FFEE0H

システム予約済み
72
48
(ICR56)
0x478H
0x2DCH
0x000FFEDCH

システム予約済み
73
49
(ICR57)
0x479H
0x2D8H
0x000FFED8H

システム予約済み
74
4A
(ICR58)
0x47AH
0x2D4H
0x000FFED4H

システム予約済み
75
4B
(ICR59)
0x47BH
0x2D0H
0x000FFED0H

2
IC
＊7


（続く）
100
MB91360G シリーズ
（続き）
割込み番号
割込み要因
割込みレベル＊ 1
割込みベクタ＊ 2
オフ
セット
デフォルトの
ベクタアドレス
RN
0x47CH
0x2CCH
0x000FFECCH

(ICR61)
0x47DH
0x2C8H
0x000FFEC8H

4E
(ICR62)
0x47EH
0x2C4H
0x000FFEC4H

79
4F
(ICR63)
0x47FH
0x2C0H
0x000FFEC0H

80
∼
255
50
∼
FF


0x2BCH
∼
0x000H
0x000FFEBCH
∼
0x000FFC00H

設定
レジスタ
レジスタ アドレス
10 進
16 進
システム予約済み
76
4C
(ICR60)
システム予約済み
77
4D
システム予約済み
78
システム予約済み
INT 命令が使用
＊ 1：ICR は , 割込みコントローラに位置しており , 割込み要求ごとに割込みレベルを設定します。ICR は , 割込み要求ご
とに備えられます。
＊ 2：各 EIT ( 例外 , 割込みまたはトラップ ) のベクタアドレスを計算するには , 示されているオフセットをテーブルベー
スレジスタ値 (TBR) に加えます。TBR は , EIT ベクタテーブルの一番上を指定します。表に示しているアドレス
は , デフォルトの TBR 値 (0x000FFC00H) に対してです。TBR は , リセットによってこの値に初期設定されます。内
蔵ブート ROM の実行後 , TBR は 0x00FFC00H に設定されます。
＊ 3：REALOS によって使用されます。
＊ 4：システムに予約されています。
＊ 5：MB91FV360GA だけで使用できます。
＊ 6：MB91F364G では USART5/6, 他の製品では UART1/2
＊ 7：MB91F364G では USART と DMA の間で実装されません。
【備考】
TBR で指定されるアドレスの 1 K バイト領域は , EIT ベクタ領域です。
各ベクタは 4 バイトです。
次の式は , ベクタ番号とベクタアドレスの関係を示します。
vctadr ＝ TBR ＋ vctofs
＝ TBR ＋ (3FCH − 4 × vct)
vctadr ：ベクタアドレス
vctofs ：ベクタオフセット
vct ：ベクタ番号
101
MB91360G シリーズ
■ 周辺リソース
1. 命令キャッシュ
これは , MB91FV360GA のみに適用されます。
(1) 概要
命令キャッシュは一時的なメモリです。外部低速メモリが命令コードをアクセスすると , 命令キャッシュは , 単一アクセ
スされたコードを格納して 2 回目以降のアクセス速度を速くします。
このメモリを RAM モードに設定すると , ソフトウェ
アは命令キャッシュデータ RAM およびタグ RAM を直接に読み込む / 書き込むことができます。
(2) 本体の構造
・ FR 基本命令長
：2 バイト
・ ブロック配置システム ：2 ウェイセットアソシエーティブシステム
・ ブロック
1 ウェイは 128 ブロックから構成される
1 ブロックは 16 バイト ( ＝ 4 サブブロック ) から構成され
1 サブブロックは 4 バイト ( ＝ 1 バスアクセス単位 ) から構成される
命令キャッシュの構造
4 バイト
4 バイト
4 バイト
4 バイト
I3
I2
I1
I0
サブ
ブロック 3
サブ
ブロック 2
サブ
ブロック 1
サブ
ブロック 0
ブロック 0
キャッシュタグ
サブ
ブロック 3
サブ
ブロック 2
サブ
ブロック 1
サブ
ブロック 0
ブロック 127
キャッシュタグ
サブ
ブロック 3
サブ
ブロック 2
サブ
ブロック 1
サブ
ブロック 0
ブロック 0
サブ
ブロック 3
サブ
ブロック 2
サブ
ブロック 1
サブ
ブロック 0
ブロック 127
ウェイ 1
キャッシュタグ
4 バイト
128 ブロック
ウェイ 2
128 ブロック
キャッシュタグ
102
MB91360G シリーズ
命令キャッシュのタグ
ウェイ 1
31
09
予約
アドレスタグ
07
SBV3
08
06
SBV2
05
ABV1
04
SBV0
サブブロック有効
LRU
エントリロック
03
02
予約
TAGV
01
LRU
00
ETLK
TAG 有効
ウェイ 2
31
09
07
SBV3
08
予約
アドレスタグ
06
SBV2
サブブロック有効
05
ABV1
04
SBV0
03
TAGV
02
予約
01
00
ETLK
TAG 有効
エントリロック
103
MB91360G シリーズ
(3) 制御レジスタ一覧
IRBS (32 ビット )
アドレス： 00000300H
31
30
29
28
27
26
25
24
初期値
0
0
0
0
0
0
0
0
00000000B
R
R
R
R
R
R
R
R
23
22
21
20
19
18
17
16
0
0
0
0
0
0
0
1
初期値
R
00000001B
R
R
R
R
R
R
R
ICR26
15
アドレス： 00000302H
14
13
12
11
10
9
8
初期値
0010 - - - -B
IRBS
IRBS
IRBS
IRBS




R/W
R/W
R/W
R/W




7
6
5
4
3
2
1
0








初期値








--------B
IRBS[ ビット 15 ∼ 12] これらのビットは , RAM モードのアクセスでのキャッシュ RAM のベースアドレスの設定に使
用します。4 K バイトの単位でキャッシュ RAM を位置合わせします。これらのビットは , INIT によって初期設定され
ます。初期値は , 00012000H アドレスです。
ISIZE (8 ビット )
初期値
00000307H
7
6
5
4
3
2
1
0






SIZE1
SIZE0






R/W
R/W
- - - - - - 11B
ICHCR (I キャッシュ制御レジスタ ) は , 命令キャッシュの動作を制御します。ICHCR に書き込んでも , 以降の 3 サイ
クル以内にフェッチされる命令のキャッシングに影響を与えません。
ICHCR (8 ビット )
初期値
000003E7H
104
7
6
5
4
3
2
1
0
RAM

GBLK
ALFL
EOLK
ELKR
FLSH
ENAB
R/W

R/W
R/W
R/W
R/W
R/W
R/W
0 - 000000B
MB91360G シリーズ
2. ブート ROM
ブート ROM は , FF000H ( リセットエントリ ) に位置している固定起動ルーチンであり , したがって , RST または INIT
の後に必ず実行されます。この ROM の目的は , リセット後にデバイスを構成し , 埋込み型フラッシュメモリをプログラム
するための簡単なシリアルブートローダを提供することです。
ブート ROM は , 以下の 3 つの論理部分を持っています。
(1) チップ初期設定
各リセットの直後に , 以下の設定が行われます。
CS0：200000H…2FFFFFH, 32 ビットバス , 1 ウェイト状態 ( デフォルトの外部アクセス )
CS7：100000H…10FFFFH, 16 ビットバス , 1 ウェイト状態 (CAN)
加えて , テーブルベースレジスタが 1FFC00H に初期設定され (F361GA のみ ) , 同期リセット (TBCR を参照 ) が有効にさ
れます。
(2) ブート条件のチェック
チップ初期設定の後 , “ セキュリティベクタ ” がチェックされます ( ベクタ番号 66) 。
この機能の目的は , セキュリティの
理由のためにブートストラップローダを無効にすることです。
RSRR ( リセット原因レジスタ ) が読み取られて保存されます。
パワーオンリセット ( 外部 INITX 入力 , RSRR ＝ 0x80) が
示されていない場合は , ユーザアプリケーションへの分岐が開始されます (1F4000H へ分岐します ) 。
INITXが検出されており, “セキュリティベクタ”チェックが正常である場合は, ブートストラップローダを起動するには
以下の条件が満たされていなければなりません。
一定時間内に , 起動文字 “V” を UART0 (9600, 8N1) を介して受け取らなければなりません。タイムアウトは 200 ms に設定
されています。
(3) ブートストラップローダ
ブート条件が満たされていると , UART0 を介して確認応答文字 “F” が送信され , ブートローダがコマンドを受け付ける
準備を整えていることを示します。4 つの異なるコマンドが可能です。
受け取って指定メモリブロックへの書込み
指定メモリブロックの内容のダンプ
一定位置への “CALL” の開始
検証のために計算されたチェックサムの再ダンプ
(4) 構成レジスタ (F362 モードレジスタ F362MD)
このレジスタは , 外部用の端子である場合に , 外部バスインタフェースのどの端子がアクティブであるか , 外部 DMA
チャネルの端子が位置している場所およびどの I2C モジュールが使用されるかを制御するために使用されます。
アドレス
00001FEH
アクセス
初期値
bit 15
bit 14
bit 13
ADRSWAP ASYMCLKT HIZ_D_A
R/W
0
R/W
0
R/W
0
bit 12
bit 11
bit 10
bit 9
HIZ_ECLK HIZ_D_23_16 HIZ_D_15_0 DMASWP
R/W
0
R/W
0
R/W
0
R/W
0
bit 8
IICSEL
R/W
0
105
MB91360G シリーズ
3. クロック変調器
MCU およびその他の電子デバイスの重要な特性は , その電磁適合性 (EMC) です。
外部の妨害に対する低い磁化率だけ
でなく , 隣接デバイスの妨害を避けるために低い放射放出が望まれます。
特に , システムクロック信号およびデータバスやアドレスバスなどの誘導信号は , 放射放出に著しく寄与します。
クロッ
ク変調器の目的は , 幅広い周波数範囲にわたってこれらの信号のエネルギーを拡散させ , そのため , 基本周波数と高調波
周波数の振幅を減らすことです。
高度な周波数変調アルゴリズムを使用して , 富士通組込みのクロック変調器は , 変調されていないクロック動作に比較
して 20 dB ∼ 25 dB までの減衰を達成できます。変調器は大幅に構成できるので , 最小の電磁妨害を達成するために実際
のアプリケーションに最適に調整できます。
デフォルトでは , 変調器は無効にされており , MCU は変調されていないクロックで動作しています。
この機能の使用を計画している場合は , 富士通にお問い合わせください。
106
MB91360G シリーズ
4. I/O ポート
I/O ポートレジスタは , ポートデータレジスタ (PDR) , データ方向レジスタ (DDR) , およびポート機能レジスタ (PFR) か
ら構成されています。
PDR のビットは , DDR と PFR のビットに対応しています。同様に , レジスタビットはポート端子に対応しています。
ポートデータレジスタにはポート I/O データが含まれており , データ方向レジスタは , 対応するビット ( 端子 ) が入力で
あるのか , 出力であるのかを指定します。
“0” に設定されたビットは入力であり , “1” に設定されたビットは出力です。
ポー
ト機能レジスタは , ポートが周辺回路ポートとして使用されるのか , I/O ポートとして使用されるのかを指定します。
通常 , “0” に設定されたビットは I/O ポートを意味し , “1” に設定されたビットは機能ポートを意味します。
・入力モード（DDR = “0”)
・PDR リード：対応する外部端子の信号レベルが読み出されます。
・PDR ライト：PDR に設定値が書き込まれます。
・出力モード（DDR = “1”)
・PDR リード：PDR の値が読み出されます。
・PDR ライト：PDR の値が , 対応する外部端子に出力されます。
107
MB91360G シリーズ
レジスタ一覧
PDR7
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000007H
P77
P76
P75
P74
P73
P72
P71
P70
1111XXXXB
R/W
PDR8
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000008H
P87
P86
P85
P84
P83
P82
P81
P80
XXXXXXXXB
R/W
PDR9
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000009H
P97
P96
P95
P94
P93
P92
P91
P90
XXXXXXX1B
R/W
PDRB
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000000BH
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
XXXXXXXXB
R/W
PDRG
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000010H
PG7
PG6
PG5
PG4
PG3
PG2
PG1
PG0
XXXXXXXXB
R/W
PDRH
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000011H
PH7
PH6
PH5
PH4
PH3
PH2
PH1
PH0
XXXXXXXXB
R/W
PDRI
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000012H
P17



PI3



X - - - X - - -B
R/W
PDRJ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000013H
PJ7
PJ6
PJ5
PJ4
PJ3
PJ2
PJ1
PJ0
XXXXXXXXB
R/W
PDRK
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000014H
PK7
PK6
PK5
PK4
PK3
PK2
PK1
PK0
XXXXXXXXB
R/W
PDRL
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000015H
PL7
PL6
PL5
PL4
PL3
PL2
PL1
PL0
XXXXXXXXB
R/W
PDRM
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000016H




PM3
PM2
PM1
PM0
- - - - XXXXB
R/W
PDRN
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000017H


PN5
PN4
PN3
PN2
PN1
PN0
- -XXXXXXB
R/W
PDRO
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000018H
PO7
PO6
PO5
PO4
PO3
PO2
PO1
PO0
XXXXXXXXB
R/W
（続く）
108
MB91360G シリーズ
（続き）
PDRP
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000019H
PP7
PP6
PP5
PP4
PP3
PP2
PP1
PP0
XXXXXXXXB
R/W
PDRQ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000001AH


PQ5
PQ4
PQ3
PQ2
PQ1
PQ0
--XXXXXXB
R/W
PDRR
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000001BH
PR7
PR6
PR5
PR4
PR3
PR2
PR1
PR0
XXXXXXXXB
R/W
PDRS
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000001CH
PS7
PS6
PS5
PS4
PS3
PS2
PS1
PS0
XXXXXXXXB
R/W
109
MB91360G シリーズ
データ方向レジスタ (DDR)
DDR7
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000607H
P77
P76
P75
P74
P73
P72
P71
P70
00000000B
R/W
DDR8
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000608H
P87
P86
P85
P84
P83
P82
P81
P80
00000000B
R/W
DDR9
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000609H
P97
P96
P95
P94
P93
P92
P91
P90
00000000B
R/W
DDRB
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000600BH
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
00000000B
R/W
DDRG
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000400H
PG7
PG6
PG5
PG4
PG3
PG2
PG1
PG0
00000000B
R/W
DDRH
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000401H
PG7
PH7
PG6
PH6
PG5
PH5
PG4
PH4
PG3
PH3
PG2
PH2
PG1
PH1
PG0
PH0
00000000B
R/W
DDRI
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000402H




PI3



- - - - 0 - - -B
R/W
DDRJ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000403H
PJ7
PJ6
PJ5
PJ4
PJ3
PJ2
PJ1
PJ0
00000000B
R/W
DDRK
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000404H
PK7
PK6
PK5
PK4
PK3
PK2
PK1
PK0
00000000B
R/W
DDRL
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000405H
PL7
PL6
PL5
PL4
PL3
PL2
PL1
PL0
00000000B
R/W
DDRM
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000406H




PM3
PM2
PM1
PM0
- - - - 0000B
R/W
DDRN
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000407H


PN5
PN4
PN3
PN2
PN1
PN0
- -000000B
R/W
DDRO
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000408H
PO7
PO6
PO5
PO4
PO3
PO2
PO1
PO0
00000000B
R/W
（続く）
110
MB91360G シリーズ
（続き）
DDRP
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000409H
PP7
PP6
PP5
PP4
PP3
PP2
PP1
PP0
00000000B
R/W
DDRQ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000040AH


PQ5
PQ4
PQ3
PQ2
PQ1
PQ0
--000000B
R/W
DDRR
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000040BH
PR7
PR6
PR5
PR4
PR3
PR2
PR1
PR0
00000000B
R/W
DDRS
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000040CH
PS7
PS6
PS5
PS4
PS3
PS2
PS1
PS0
00000000B
R/W
111
MB91360G シリーズ
ポート機能レジスタ (PFR)
PFR7
アドレス： 00000617H
PFR8
アドレス： 00000618H
PFR9
アドレス： 00000619H
PFRB
アドレス： 0000061BH
PFR27
アドレス： 00000627H
PFRG
アドレス： 00000410H
PFRH
アドレス： 00000411H
PFRI
アドレス： 00000412H
PFRJ
アドレス： 00000413H
PFRK
アドレス： 00000414H
PFRL
アドレス： 00000415H
PFRM
アドレス： 00000416H
PFRN
アドレス： 00000417H
7
6
5
4
3
2
1
0
初期値
アクセス
P77
P76
P75
P74
P73
P72
P71
P70
00001111B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス
P87
P86
P85
P84
P83
P82


111110 - -B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス
P97
P96
P95
P94
P93
P92
P91
P90
11110101B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
00000000B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス
P277
P276
P275
P274
P273
P272
P271
P270
1111 - 00 -B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス
PG7
PG6
PG5
PG4
PG3
PG2
PG1
PG0
00000000B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス
PH7
PH6
PH5
PH4
PH3
PH2
PH1
PH0
00000000B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス




PI3



- - - - 0 - - -B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス
PJ7
PJ6
PJ5
PJ4
PJ3
PJ2
PJ1
PJ0
00000000B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス
PK7
PK6
PK5
PK4
PK3
PK2
PK1
PK0
00000000B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス
PL7
PL6
PL5
PL4
PL3
PL2
PL1
PL0
00000000B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス




PM3
PM2
PM1
PM0
- - - - 0000B
R/W
7
6
5
4
3
2
1
0
初期値
アクセス


PN5
PN4
PN3
PN2
PN1
PN0
- - 000000B
R/W
（続く）
112
MB91360G シリーズ
（続き）
PFRO
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000418H
PO7
PO6
PO5
PO4
PO3
PO2
PO1
PO0
00000000B
R/W
PFRP
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 00000419H
PP7
PP6
PP5
PP4
PP3
PP2
PP1
PP0
00000000B
R/W
PFRQ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000041AH


PQ5
PQ4
PQ3
PQ2
PQ1
PQ0
- - 000000B
R/W
PFRR
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000041BH
PR7
PR6
PR5
PR4
PR3
PR2
PR1
PR0
00000000B
R/W
PFRS
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス： 0000041CH
PS7
PS6
PS5
PS4
PS3
PS2
PS1
PS0
00000000B
R/W
113
MB91360G シリーズ
5. DMA コントローラ (DMAC)
DMAC モジュールは , FR50 ファミリデバイスのダイレクトメモリアクセス (DMA) 転送の実装に使用されます。
このモジュールによって制御されるDMA転送では , CPUの関与なしに様々なタイプのデータを高速で転送できるので，
システム性能を向上させることができます。
(1) ハードウェア構成
DMAC モジュールの主要構成要素を以下に示します。
・ 5 個の独立した DMA チャネル
・ 5 チャネルの独立したアクセス制御回路
・ 32 ビットのアドレスレジスタ ( リロードを指定可能 , チャネルごとに 2 個のレジスタ )
・ 16 ビットの転送カウントレジスタ ( リロードを指定可能 , チャネルごとに 1 個のレジスタ )
・ 4 ビットのブロックカウントレジスタ ( チャネルごとに 1 個のレジスタ )
・ 外部転送要求入力端子 DREQ0, DREQ1 および DREQ2 (ch0, ch1, ch2 のみ )
・ 外部転送要求受付出力端子 DACK0, DACK1 および DACK2 (ch0, ch1, ch2 のみ )
・ DMA 終端出力端子 DEOP0, DEOP1 および DEOP2 (ch0, ch1, ch2 のみ )
・ 2 サイクル転送
(2) 主要機能
モジュールによって実行されるデータ転送の主要機能を以下に示します。
・ 複数チャネルで独立したデータ転送を行うことができます (5 チャネル ) 。
a：プライオリティ (ch0 ＞ ch1 ＞ ch2 ＞ ch3 ＞ ch4)
b：プライオリティを ch0 と ch1 との間で変更できます。
c：DMAC 開始原因
・外部専用端子入力 ( エッジ検出 / レベル検出 , チャネル 0 ∼ 2 のみ )
・内部周辺要求 ( 外部割込みを含めて割込み要求を共有 )
・ソフトウェア要求 ( レジスタ書込み )
d：転送モード
・デマンド転送 , バースト転送 , ステップ転送 , ブロック転送
・アドレッシングモード 32 ビットフルアドレス指定 ( 増加 , 減少 , 固定 )
( − 255 ∼＋ 255 のアドレス増分 / 減分サイズを指定可能 )
・バイト , ハーフワードおよびワード長のデータタイプ
・シングルショット / リロードを選択可能
114
MB91360G シリーズ
(3) レジスタ一覧
チャネル 0 制御 / ステータスレジスタ A
DMACA0 0000200 H
チャネル 0 制御 / ステータスレジスタ B
DMACB0 0000204 H
チャネル 1 制御 / ステータスレジスタ A
DMACA1 0000208 H
チャネル 1 制御 / ステータスレジスタ B
DMACB1 000020CH
チャネル 2 制御 / ステータスレジスタ A
DMACA2 0000210 H
チャネル 2 制御 / ステータスレジスタ B
DMACB2 0000214 H
チャネル 3 制御 / ステータスレジスタ A
DMACA3 0000218 H
チャネル 3 制御 / ステータスレジスタ B
DMACB3 000021CH
チャネル 4 制御 / ステータスレジスタ A
DMACA4 0000220 H
チャネル 4 制御 / ステータスレジスタ B
DMACB4 0000224 H
全体制御レジスタ
D M A C R 0000240 H
チャネル 0 転送元アドレスレジスタ
DMASA0 0001000 H
チャネル 0 転送先アドレスレジスタ
DMADA0 0001004 H
チャネル 1 転送元アドレスレジスタ
DMASA1 0001008 H
チャネル 1 転送先アドレスレジスタ
DMADA1 000100CH
チャネル 2 転送元アドレスレジスタ
DMASA2 0001010 H
チャネル 2 転送先アドレスレジスタ
DMADA2 0001014 H
チャネル 3 転送元アドレスレジスタ
DMASA3 0001018 H
チャネル 3 転送先アドレスレジスタ
DMADA3 000101CH
チャネル 4 転送元アドレスレジスタ
DMASA4 0001020 H
チャネル 4 転送先アドレスレジスタ
DMADA4 0001024 H
115
MB91360G シリーズ
(4) ブロックダイヤグラム
カウンタ
バスコントローラへの
DMA 転送要求
セレクタ
ライト
バック
バッファ
DTC 2 ステップレジスタ DTCR
DMA
開始原因選択
回路
および
要求受付制御
周辺開始要求 / 停止
入力
外部端子開始要求 / 停止
入力
カウンタ
バッファ
116
転送コントローラへ IRQ [4:0]
ERIR, EDIR
BLK レジスタ
ステータス
遷移回路
クリア周辺割込み
TYPE, MOD, WS
DDNO レジスタ
DDAD 2 ステップレジスタ
SDAM, SASZ [7:0] SADR
ライトバック
DDAD 2 ステップレジスタ
DADM, DASZ [7:0] DADR
ライトバック
DMAC 5 チャネルのブロックダイヤグラム
X-bus
バス制御部
セレクタ
セレクタ
DSS [3:0]
DMA 制御
セレクタ
カウンタバッファ カウンタバッファ
アクセス
アドレス
アドレス カウンタ
DDNO
バス制御部
バス
コント
ローラ
へ
読込み /
書込み制御
セレクタ
読込み
書込み
プライオリティ
回路
MCLREQ
MB91360G シリーズ
6. UART
UART は , 非同期 ( ストップ - スタート同期 ) 通信を実行するためのシリアル I/O ポートです。
MB91360G シリーズは 3 つの UART チャネルを備えています。
(1) 特長
・ 全二重ダブルバッファ方式
・ 非同期 ( ストップ - スタート同期 ) 通信をサポート
・ マルチプロセッサモードをサポート
・ 完全にプログラム可能なボーレート
内蔵タイマを使用してボーレートを設定できます 「7．
( U- タイマ」
を参照してください ) 。
・ 外部クロックを使用した柔軟なボーレート設定をサポート
・ エラー検出機能 ( パリティ, フレーミング , オーバラン )
・ NRZ (Non Return to Zero) 転送信号
・ 割込みを使用した DMA 転送アクティベーションをサポート
117
MB91360G シリーズ
(2) レジスタ一覧
レジスタ構造
8 7
15
0
アクセス
SCR
SMR
R/W
SSR
SIDR (R)/SODR (W)
R/W
ULS
8 ビット
8 ビット
シリアル入力レジスタ (SIDR)
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
シリアル出力レジスタ (SODR)
シリアルステータスレジスタ (SSR)
7
6
5
4
3
2
1
0
PE
ORE
FRE
RDRF
TDRE

RIE
TIE
シリアルモードレジスタ (SMR)
7
6
5
4
3
2
1
0
MD1
MD0


CS0

SCKE

7
6
5
4
3
2
1
0
PEN
P
SBL
CL
A/D
REC
RXE
TXE
7
6
5
4
3
2
1
0




NSDO
NSDI
UTDBL
UDBL
7
6
5
4
3
2
1
0
初期値
予約
00 - - 0 - 00B
シリアル制御レジスタ (SCR)
UART レベル選択レジスタ (ULS)
SMR
SCR
118
アドレス
0000 0063H
0000 006FH
0000 007BH
Bits
アドレス
0000 0062H
0000 006EH
0000 007AH
Bits
MD1
MD2
R/W
R/W
7
6
予約
予約
CS0
予約
予約
← アクセス
W
5
4
3
2
1
0
初期値
PEN
P
SBL
CL
A/D
REC
RXE
TXE
00000100B
R/W
R/W
R/W
R/W
R/W
W
R/W
R/W
← アクセス
MB91360G シリーズ
(3) ブロックダイヤグラム
制御信号
受信割込み (CPU へ )
SCK ( クロック )
U- タイマから
送信割込み (CPU へ )
送信クロック
クロック
選択回路
受信クロック
SI
( 受信データ )
受信制御回路
送信制御回路
スタートビット
検出器
送信開始回路
受信ビット
カウンタ
送信ビット
カウンタ
受信パリティ
ビットカウンタ
送信パリティ
カウンタ
SO
( 送信データ )
受信ステータス
検出回路
送信シフタ
受信シフタ
受信完了
送信の開始
SIDR
SODR
DMA 用受信エラー
発生信号 (DMAC へ )
R-bus
MD1
MD0
SMR
レジスタ
CS0
SCR
レジスタ
PEN
P
SBL
CL
A/D
REC
RXE
TXE
SSR
レジスタ
PE
ORE
FRE
RDRF
TDRE
RIE
TIE
制御信号
119
MB91360G シリーズ
7. U- タイマ (UART ボーレート生成用 16 ビットタイマ )
U- タイマ (U-TIMER) は , UART 用のボーレートを生成するために使用される 16 ビットタイマです。
チップの動作周波
数と U- タイマリロード値を組み合わせてユーザ定義ボーレートを設定できます。
MB91360Gシリーズは3個のU-タイマチャネルを備えています。インターバルタイマは最大216×φをカウントできます。
(1) ブロックダイヤグラム
15
0
UTIMR ( リロードレジスタ )
15
ロード
0
UTIM (U- タイマ )
クロック
φ
( 周辺クロック )
アンダフロー
制御
f.f.
120
UART へ
MB91360G シリーズ
(2) レジスタ一覧
レジスタ構造
8 7
15
0
アクセス
UTIM
R
UTIMR
W
DRCL
R/W
UTIMC
R：読込み
W：書込み
UTIM
ch0
ch1
ch2
アドレス Bits
00000068H
00000074H
00000080H
15
14
2
1
0
初期値
アクセス
b15
b14
b2
b1
b0
0
R
15
14
2
1
0
初期値
アクセス
b15
b14
b2
b1
b0
0
W
7
6
5
4
3
2
1
0
初期値
アクセス
UCC1



UNDR
予約
UTST
UTCR
0---0001
R/W
リロードレジスタ
UTIMR
ch0
ch1
ch2
アドレス Bits
00000068H
00000074H
00000080H
U- タイマ制御レジスタ
UTIMC
ch0
ch1
ch2
アドレス
0000006BH
00000077H
00000083H
121
MB91360G シリーズ
8. PWM タイマ
PWM ( パルス幅変調 ) タイマは , 任意のサイクルとパルス幅 ( デューティ比 ) で高精度パルス波を出力できます。
MB91360G シリーズは 8 個の PWM タイマチャネルを備えています。チャネルのそれぞれは , 16 ビットのダウンカウン
タ, サイクル設定レジスタ, デューティ設定レジスタおよび端子コントローラから構成されます。
各チャネルの制御ステー
タスレジスタは , PWM タイマの動作ステータスを示すために使用されます。
汎用制御レジスタ 1 および 2 は , 4 個のチャ
ネルによって共用される共通レジスタであり , 入力およびソフトウェアトリガリングの役目を果たします。
(1) 特長
・ 16 ビットのダウンカウンタのカウントクロックを φ, φ/4, φ/16 および φ/64 の 4 種類の内部クロックから選択できます
(φ：周辺用マシンクロック ) 。
・ リセットまたはアンダフローによってカウンタを “FFFFH” に初期設定できます。
“0000H” から “FFFFH” に変わると , 16 ビットダウンカウンタはアンダフローを発生させます。
・ 各チャネルは PWM 出力を持っています。
8 チャネル：8 出力端子
・ レジスタ
サイクル設定レジスタ：バッファ付きデータリロードレジスタ
アクティベーショントリガが検出されたときに , またはダウンカウンタがアンダフローを発生させたとき
(サイクルマッチ) に, バッファからのデータ転送が実行されます。サイクルマッチ時に出力が反転されます。
デューティ設定レジスタ：レジスタをバッファと比較します。
このレジスタに設定されている値がカウンタ値と比較されます。値が一致すると ( デューティマッチ ) , 出力
が反転されます。
・ 端子制御
デューティマッチによって “1” ( 所与のプライオリティ) にリセットされます。
アンダフローによって “0” にリセットされます。
出力値固定モードは , すべて “L” またはすべて “H” を出力できるようにします。
極性を指定できます。
・ 以下の割込み元を選択することによって割込み要求を生成できます。
PWM タイマのアクティベーション ( ソフトウェアトリガまたはトリガ入力 )
アンダフロー ( サイクルマッチ ) の発生
デューティマッチの発生
アンダフロー ( サイクルマッチ ) またはデューティマッチの発生
・ ソフトウェアまたは別のインターバルタイマを使用して 2 つ以上のチャネルの同時アクティベーションを設定できま
す。動作中に PWM タイマの再開を設定できます。
122
MB91360G シリーズ
(2) ch 0 ∼ 3 のレジスタ一覧
アドレス
15
PDBL0
レジスタ名
0
R/W 汎用制御レジスタ 10
GCN10
00000118 H
0000011AH
アクセス
Bits
87
GCN20
R/W ディセーブル / 汎用制御レジスタ 20
PWM タイマ ch 0
00000120 H
PTMR0
R
ch 0 タイマレジスタ
00000122 H
PCSR0
W
ch 0 サイクル設定レジスタ
00000124 H
PDUT0
W
ch 0 デューティ設定レジスタ
00000126 H
PCNL0
PCNH0
R/W ch 0 制御ステータスレジスタ
PWM タイマ ch 1
00000128 H
PTMR1
R
ch 1 タイマレジスタ
0000012AH
PCSR1
W
ch 1 サイクル設定レジスタ
0000012CH
PDUT1
W
ch 1 デューティ設定レジスタ
0000012EH
PCNH1
PCNL1
R/W ch 1 制御ステータスレジスタ
PWM タイマ ch 2
00000130 H
PTMR2
R
ch 2 タイマレジスタ
00000132 H
PCSR2
W
ch 2 サイクル設定レジスタ
00000134 H
PDUT2
W
ch 2 デューティ設定レジスタ
00000136 H
PCNL2
PCNH2
R/W ch 2 制御ステータスレジスタ
PWM タイマ ch 3
00000138 H
PTMR3
R
ch 3 タイマレジスタ
0000013AH
PCSR3
W
ch 3 サイクル設定レジスタ
0000013CH
PDUT3
W
ch 3 デューティ設定レジスタ
0000013EH
PCNH3
PCNL3
R/W ch 3 制御ステータスレジスタ
123
MB91360G シリーズ
(3) ch 4 ∼ 7 の PWM タイマレジスタ
アドレス
15
PDBL1
レジスタ名
0
R/W 汎用制御レジスタ 11
GCN11
0000011CH
0000011EH
アクセス
Bits
87
GCN21
R/W ディセーブル / 汎用制御レジスタ 21
PWM タイマ ch 4
00000140 H
PTMR4
R
ch 4 タイマレジスタ
00000142 H
PCSR4
W
ch 4 サイクル設定レジスタ
00000144 H
PDUT4
W
ch 4 デューティ設定レジスタ
00000146 H
PCNL4
PCNH4
R/W ch 4 制御ステータスレジスタ
PWM タイマ ch 5
00000148 H
PTMR5
R
ch 5 タイマレジスタ
0000014AH
PCSR5
W
ch 5 サイクル設定レジスタ
0000014CH
PDUT5
W
ch 5 デューティ設定レジスタ
0000014EH
PCNH5
PCNL5
R/W ch 5 制御ステータスレジスタ
PWM タイマ ch 6
00000150 H
PTMR6
R
ch 6 タイマレジスタ
00000152 H
PCSR6
W
ch 6 サイクル設定レジスタ
00000154 H
PDUT6
W
ch 6 デューティ設定レジスタ
00000156 H
PCNL6
PCNH6
R/W ch 6 制御ステータスレジスタ
PWM タイマ ch 7
00000158 H
PTMR7
R
ch 7 タイマレジスタ
0000015AH
PCSR7
W
ch 7 サイクル設定レジスタ
0000015CH
PDUT7
W
ch 7 デューティ設定レジスタ
0000015EH
124
PCNH7
PCNL7
R/W ch 7 制御ステータスレジスタ
MB91360G シリーズ
(4) PWM タイマ全体の構成図
出力端子
16 ビットリロードタイマ
ch0
汎用制御
レジスタ 10
( ソース選択 )
ch1
汎用制御
レジスタ 20
ディセーブル
レジスタ 0
16 ビットリロードタイマ
ch2
ch3
汎用制御
レジスタ 11
( ソース選択 )
汎用制御
レジスタ 21
ディセーブル
レジスタ 1
TRG 入力
PWM タイマ ch 0
OCPA0 (PWM0)
TRG 入力
PWM タイマ ch 1
OCPA1 (PWM1)
TRG 入力
PWM タイマ ch 2
OCPA2 (PWM2)
TRG 入力
PWM タイマ ch 3
OCPA3 (PWM3)
TRG 入力
PWM タイマ ch 4
OCPA4 (PWM4)
TRG 入力
PWM タイマ ch 5
OCPA5 (PWM5)
TRG 入力
PWM タイマ ch 6
OCPA6 (PWM6)
TRG 入力
PWM タイマ ch 7
OCPA7 (PWM7)
(5) PWM タイマチャネル 1 の構成図
サイクル設定レジスタ
デューティ設定レジスタ
PCSR
PDUT
プリスケーラ
φ/1
φ/4
φ / 16
φ / 64
クロック
コンペア
ロード
16 ビットダウンカウンタ
開始
アンダ
フロー
PPG
マスク
S
周辺クロック
(φ)
Q
PWM 出力
R
反転ビット
イネーブル
TRG 入力
( 内部トリガ入力 )
エッジ検出
割込み
選択
IRQ
( 割込み要求信号 )
ソフトウェアトリガ
125
MB91360G シリーズ
9. 16 ビットリロードタイマ
各 16 ビットリロードタイマは , 16 ビットダウンカウンタ , 16 ビットリロードレジスタ , 内部カウントクロックを生成
するためのプリスケーラおよび制御レジスタから構成されます。
16 ビットリロードタイマは , 割込みを使用して DMA 転送をアクティブに設定できます。
MB91360G シリーズは 6 個の 16 ビットリロードタイマチャネルを備えています。
(1) レジスタ一覧
制御ステータスレジスタ (TMCSR)
15
14
13
12
11
10
9
8




CSL1
CSL0


7
6
5
4
3
2
1
0



RELD
INTE
UF
CNTE
TRG
16 ビットタイマレジスタ (TMR)
15
0
16 ビットリロードレジスタ (TMRLR)
15
126
0
MB91360G シリーズ
(2) ブロックダイヤグラム
16
16 ビットリロードレジスタ
8
リロード
RELD

16 ビットダウンカウンタ UF
16
R-bus

GATE
OUT
CTL.
INTE
UF
IRQ
CSL1
クロックセレクタ
CNTE
CSL0
TRG
2
φ
φ
φ
21 23 25
クリア
プリスケーラ
PWM
( リロードタイマ 0 ∼ 3 チャネル ) *
A/D
( リロードタイマ 4 チャネル ) *
内部クロック
*：内部的に接続されている
127
MB91360G シリーズ
10.ビットサーチモジュール
ビットサーチモジュールは , 入力レジスタに書き込まれているデータに “0”, “1” または変更点があるか探し , 検出された
ビットの位置を返します。
この項では , ゼロを検出するためのデータレジスタ (BSD0) , 1 を検出するためのデータレジスタ (BSD1) , 変更点を検出
するためのデータレジスタ (BSDC) および検出結果レジスタ (BSRR) について説明します。
a：ゼロを検出するためのデータレジスタ (BSD0)
アドレス
31
レジスタ構造
0
0000 03F0H
初期値
アクセス
不定
W
初期値
アクセス
不定
R/W
b：1 を検出するためのデータレジスタ (BSD1)
アドレス
31
レジスタ構造
0
0000 03F4H
c：変更点を検出するためのデータレジスタ (BSDC)
アドレス
31
レジスタ構造
0
0000 03F8H
初期値
アクセス
不定
W
初期値
アクセス
不定
R
d：検出結果レジスタ (BSRR)
アドレス
0000 03FCH
128
31
レジスタ構造
0
MB91360G シリーズ
・ビットサーチモジュールのブロックダイヤグラム
入力ラッチ
D-bus
アドレス
デコーダ
検出
モード
1 検出データ変換
ビットサーチ回路
サーチ結果
129
MB91360G シリーズ
11.10 ビット A/D コンバータ ( 逐次比較型 )
A/D コンバータは , アナログ入力電圧をデジタル値に変換し , 以下の特長を備えています。
・ 変換時間：最小 178 サイクル (32 MHz：5.6 µs, 24 MHz：7.4 µs, 16 MHz：11.2 µs) / チャネル
・ サンプル & ホールド回路付き RC 型逐次比較変換方式
・ 10 ビット分解能
・ 16 チャネルからのプログラム選択アナログ入力
・ 単一変換モード：選択した 1 チャネルの変換
・ スキャン変換モード：複数チャネルの連続変換 , 16 チャネルまでプログラム可能
・ 単一変換モード：指定されたチャネルを 1 回だけ変換
・ 連続モード：指定されたチャネルを繰り返して変換
・ ストップモード：1 チャネルを変換してから次のアクティベーションまで一時的に停止
( 変換開始タイミングの同期が可能 )
A/D 変換の後に CPU への A/D 変換割込み要求を続けることができます。
連続処理に理想的なオプションであるこの割
込みを使用して , メモリへの A/D 変換の結果の DMA 転送を開始できます。
・ 起動は , ソフトウェア , 外部トリガ ( 立下りエッジ ) またはタイマ ( 立上りエッジ ) によることができます。
8 7
15
0
ADMD
ADCH
ADCS
ADCD
ADBL
8 ビット
8 ビット
チャネル設定レジスタ (ADCH)
bit
アドレス
00009DH
7
6
5
4
3
2
1
0
ANS3
ANS2
ANS1
ANS0
ANE3
ANE2
ANE1
ANE0
15
14
13
12
11
10
9
8




MOD1
MOD0
STS1
STS0
モードレジスタ (ADMD)
bit
アドレス
00009CH
制御ステータスレジスタ (ADCS)
bit
アドレス
00009FH
7
6
5
4
3
2
1
0
BUSY
INT
INTE
PAUS


STRT
予約
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
15
14
13
12
11
10
9
8






D9
D8
15
14
13
12
11
10
9
8







DBL
データレジスタ (ADCD)
bit
アドレス
0000A1H
bit
アドレス
0000A0H
ディセーブルレジスタ (ADBL)
bit
アドレス
130
0000A3H
MB91360G シリーズ
・ブロックダイヤグラム
AVCC
AVRH/AVRL
MPX
AVSS
D/A コンバータ
入力
回路
逐次比較レジスタ
データバス
コンパレータ
サンプル & ホールド回路
デコーダ
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
AN8
AN9
ANA
ANB
ANC
AND
ANE
ANF
A/D データレジスタ
ADCD
A/D チャネル設定レジスタ
A/D モードレジスタ
ATGX
トリガアクティベーション
タイマアクティベーション
16 ビットリロードタイマ 4 の出力
( 内部接続 )
マシンクロック (φ)
A/D 制御ステータスレジスタ
ADCH
ADMD
ADCS
動作クロック
プリスケーラ
131
MB91360G シリーズ
12.割込みコントローラ
割込みコントローラは , 割込み受付および調停処理を制御します。
ハードウェア構成
このモジュールは , 以下から構成されます。
・ICR レジスタ
・割込みプライオリティ評価回路
・割込みレベルおよび割込み番号 ( ベクタ ) 生成器
・ホールド要求キャンセル要求発生器
主要機能
このモジュールには以下の主要機能があります。
・NMI 要求または割込み要求の検出
・プライオリティ評価 ( レベルまたは番号を使用 )
・評価結果での割込み原因のレベルの転送 (CPU へ )
・評価結果での割込み原因の番号の転送 (CPU へ )
・NMI または 11111 以外の割込みレベルによるストップモードからの復旧の命令 (CPU へ )
・バスマスタに対するホールド要求キャンセル要求の生成
132
MB91360G シリーズ
(1) レジスタ一覧
bit 7
6
5
4
3
2
1
0
アドレス： 00000440H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR00
アドレス： 00000441H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR01
アドレス： 00000442H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR02
アドレス： 00000443H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR03
アドレス： 00000444H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR04
アドレス： 00000445H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR05
アドレス： 00000446H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR06
アドレス： 00000447H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR07
アドレス： 00000448H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR08
アドレス： 00000449H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR09
アドレス： 0000044AH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR10
アドレス： 0000044BH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR11
アドレス： 0000044CH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR12
アドレス： 0000044DH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR13
アドレス： 0000044EH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR14
アドレス： 0000044FH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR15
アドレス： 00000450H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR16
アドレス： 00000451H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR17
アドレス： 00000452H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR18
アドレス： 00000453H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR19
アドレス： 00000454H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR20
アドレス： 00000455H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR21
アドレス： 00000456H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR22
アドレス： 00000457H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR23
アドレス： 00000458H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR24
アドレス： 00000459H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR25
アドレス： 0000045AH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR26
アドレス： 0000045BH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR27
アドレス： 0000045CH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR28
アドレス： 0000045DH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR29
アドレス： 0000045EH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR30
アドレス： 0000045FH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR31
R
R/W
R/W
R/W
R/W
（続く）
133
MB91360G シリーズ
（続き）
bit 7
6
5
4
3
2
1
0
アドレス： 00000460H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR32
アドレス： 00000461H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR33
アドレス： 00000462H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR34
アドレス： 00000463H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR35
アドレス： 00000464H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR36
アドレス： 00000465H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR37
アドレス： 00000466H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR38
アドレス： 00000467H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR39
アドレス： 00000468H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR40
アドレス： 00000469H



ICR4
ICR3
ICR2
ICR1
ICR0
ICR41
アドレス： 0000046AH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR42
アドレス： 0000046BH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR43
アドレス： 0000046CH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR44
アドレス： 0000046DH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR45
アドレス： 0000046EH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR46
アドレス： 0000046FH



ICR4
ICR3
ICR2
ICR1
ICR0
ICR47
R
R/W
R/W
R/W
R/W
LVL4
LVL3
LVL2
LVL1
LVL0
R
R/W
R/W
R/W
R/W
アドレス： 00000045H
MHALTI
R/W
134


HRCL
MB91360G シリーズ
(2) ブロックダイヤグラム
UNMI
ウェイクアップ ( レベルが 11111 以外の場合は 1)
プライオリティ評価
レベル 4 ∼ 0
5
NMIRQ
(NMI request)
NMI 処理
レベル評価
R100
ICR00
ベクタ 6
評価
R147
レベル
および
ベクタ
生成
HLDREQ
撤回要求
MHALT1
ベクタ 5 ∼ 0
ICR47
(DLYIRQ)
R-bus
135
MB91360G シリーズ
13.外部割込み /NMI 制御ブロック
外部割込み /NMI コントローラは , NMIX および INT0 ∼ INT7 端子からの外部割込み要求入力を制御します。
“H” レベル , “L” レベル , 立上りエッジまたは立下りエッジの検出を選択できます (NMI を除きます ) 。
外部割込み /NMI コントローラは DMA 要求として使用できます。
この項では , コントローラのレジスタを一覧しており , そのブロックダイヤグラムを示しています。
(1) 外部割込み /NMI コントローラのレジスタ構成
外部割込み許可レジスタ (ENIR)
bit
7
6
5
4
3
2
1
0
EN7
EN6
EN5
EN4
EN3
EN2
EN1
EN0
外部割込み要因レジスタ (EIRR)
bit
15
14
13
12
11
10
9
8
ER7
ER6
ER5
ER4
ER3
ER2
ER1
ER0
15
14
13
12
11
10
9
8
LB7
LA7
LB6
LA6
LB5
LA5
LB4
LA4
7
6
5
4
3
2
1
0
LB3
LA3
LB2
LA2
LB1
LA1
LB0
LA0
要求レベル設定レジスタ (ELVR)
bit
bit
(2) ブロックダイヤグラム
R-bus
8
割込み要求
9
8
8
136
イネーブル割込み要求レジスタ
ゲート
要求 F/F
外部割込み要求レジスタ
外部レベルレジスタ
エッジ検出回路
9
INT0 ∼ 7
NMIX
MB91360G シリーズ
14.遅延割込み
遅延割込み制御レジスタ (DICR)
遅延割込み制御レジスタ (DICR) は , 遅延割込み生成器レジスタであり , タスク切換え割込みの生成に使用されます。
DICR の構造
アドレス
00000044H
bit
初期値
7
6
5
4
3
2
1
0







DLYI
-------0
R/W
← アクセス
137
MB91360G シリーズ
15.クロック生成
MB91360G シリーズは , 以下のようにして内部動作クロックを生成します。
・ベースクロック生成：デバイスは , クロックソース入力を 2 ( ×クロック ) で調整するかまたはベースクロックを
PLL で発振させて基本クロック (PLL クロック ) を生成します。
・各内部クロックの生成：デバイスは , ベースクロックを調整して各ブロックに供給するクロックを生成します。
各クロックの生成および制御を下に説明します。
一部のデバイスでは , 別個の 32 kHz サブクロックを基にして RTC モジュールを動作させることができます。
詳細につい
ては ,「27. サブクロック (1) サブクロックの動作 (SELCLK= 0 の場合 )」
を参照してください。
(1) レジスタ一覧
RSRR：リセットソースレジスタ , ウォッチドッグタイマ制御レジスタ
bit
アドレス：00000480H
15
14
13
12
11
10
9
8
INIT
HSTB
WDOG
ERST
SRST

WT1
WT0
アクセス
R
R
R
R
R

R/W
R/W
初期値 (INITX)
1
0
0
0
0

0
0
初期値 (INIT)
∗1
∗1
∗1
X
X

0
0
初期値 (RST)
X
X
X
∗1
∗1

0
0
ブート ROM 後＊ 2
0
0
0
0
0
0
0
0
＊ 1：リセット要因によって変化
＊ 2：内蔵ブート ROM にあるプログラムの実行後 , リセットソースを見ることができます。
X：初期設定されない
STCR：スタンバイ制御レジスタ
bit
アドレス：00000481H
アクセス
初期値 (INITX)
7
6
5
4
3
2
STOP
SLEEP
HIZ
SRST
OS1
OS0
1
0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
OSCD2 OSCD1
0
0
1
1
0
0
1
1
初期値 (HSTX) ＊ 3
0
0
1
1
1
1
1
1
初期値 (INIT)
0
0
1
1
X
X
1
1
初期値 (RST)
0
0
X
1
X
X
X
X
＊ 3：INITX による初期設定と同時にこの初期設定が実行されるときだけに有効です。その他は INIT と同じです。
（続く）
138
MB91360G シリーズ
TBCR：タイムベースカウンタ制御レジスタ
bit
15
14
13
12
11
10
アドレス：00000482H
TBIF
TBIE
TBC2
TBC1
TBC0

初期値 (INIT)
0
0
R/W
0
0
R/W
X
X
R/W
X
X
R/W
X
X
R/W
X
X
R/W
初期値 (RST)
9
8
SYNCR SYNCS
0
X
R/W
0
X
R/W
CTBR：タイムベースカウンタクリアレジスタ
bit
7
6
5
4
3
2
1
0
アドレス：00000483H
D7
D6
D5
D4
D3
D2
D1
D0
初期値 (INIT)
X
X
W
X
X
W
X
X
W
X
X
W
X
X
W
X
X
W
X
X
W
X
X
W
14
13
12
11
10
9
初期値 (RST)
CLKR：クロックソース制御レジスタ
bit
アドレス：00000484H
15
PLL2S0 PLL1S2 PLL1S1 PLL1S0 PLL2EN PLL1EN CLKS1
R/W
0
X
初期値 (INIT)
初期値 (RST)
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
8
CLKS0
R/W
0
X
WPR ：ウォッチドッグリセット生成延期レジスタ
bit
アドレス：00000485H
初期値 (INIT)
初期値 (RST)
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
W
X
X
W
X
X
W
X
X
W
X
X
W
X
X
W
X
X
W
X
X
W
X
X
DIVR0：ベースクロック分割設定レジスタ 0
bit
アドレス：00000486H
初期値 (INIT)
初期値 (RST)
7
6
5
4
3
2
1
0
B3
B2
B1
B0
P3
P2
P1
P0
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
R/W
1
X
R/W
1
X
DIVR1：ベースクロック分割設定レジスタ 1
bit
アドレス：00000487H
初期値 (INIT)
初期値 (RST)
7
6
5
4
3
2
1
0
T3
T2
T1
T0
S3
S2
S1
S0
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
R/W
0
X
（続く）
139
MB91360G シリーズ
（続き）
CMCR：CAN モジュール用クロック制御
アドレス
bit 15
bit 14
bit 13
0164H
bit 12
bit 11
bit 10
bit 9
bit 8
初期値
11111111
PRE7
PRE6
PRE5
PRE4
PRE3
PRE2
PRE1
PRE0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
1
1
1
1
1
1
1
1
アドレス
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
初期値
0165H
PRES
CDSELE
IRNG
CAL
MSEL
MTST
SCLK
MSRT
00000000
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
サブクロック RTC32 (CLKR2)
このレジスタは , サブクロックシステムで使用される TRC32 モードビットを制御するために使用されます。
140
アドレス
bit 15
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
000046H







RTC32
アクセス





R/W
R/W
R/W
初期値





0
0
0
MB91360G シリーズ
R-bus
(2) ブロックダイヤグラム
[ クロック生成ブロック ]
DIVR0 および DIVR1
レジスタ
停止制御
CPU クロック分割
リソースクロック分割
外部バスクロック分割
CPU クロック
CLKB
リソースクロック
CLKP
外部バスクロック
CLKR レジスタ
CLKT
SELCLK
発振器
回路
4 MHz
X0
X1
PLL1
1
発振器
回路
32 kHz
X0A
X1A
MONCLK
クロッ
ク変調
CAN 用クロック
CANCLK
1/2
RTC 用クロック
0
[ 停止 / スリープ制御
ブロック ]
STCR レジスタ
内部割込み
状態
遷移
制御
回路
内部リセット
スリープ状態
リセット発生
F/F
リセット発生
F/F
HSTX
停止状態
内部リセット (RST)
内部リセット (INIT)
[ リセットソース回路 ]
RSTX
INITX
RSRR レジスタ
WPR レジスタ
ウォッチドッグ F/F
タイムベースカウンタ
CTBR レジスタ
TBCR レジスタ
オーバフロー検出 F/F
割込みイネーブル
タイムベースタ
イマ割込み要求
[ ウォッチドッグ制御ブロック ]
141
MB91360G シリーズ
16.バスインタフェース
外部バスインタフェースは , 外部メモリおよび外部 I/O とのインタフェースを制御します。
・ 最大 32 ビット (4 G バイト ) アドレス出力
・ チップ選択機能によって提供される最大 8 個の独立したバンク
論理アドレス空間の任意の位置に 64 K バイト ( 最小 ) 単位でバンクを設定できます。
領域を何も設定しないことができます。
・ 32/16/8 ビットのバス幅セットアップをチップ選択領域ごとに実行できます。
・ プログラム可能な自動メモリウェイト (7 サイクルまで ) 挿入
・未使用アドレス / データ端子は I/O ポートとして使用できます。( 下記の注意事項を参照してください。)
（注意事項）チップ選択領域 CS7 および CS1 は , それぞれ内蔵 CAN モジュールおよびフラッシュモジュール (F361GA の
み ) に使用されます。必要なレジスタ設定は , 内蔵ブートルーチンによって行われます。これらの CS 領域に
関係するレジスタビットを上書きしないように注意してください。
CAN マクロおよび外部バス ( ユーザ論理バスとも言う ) に内部的に接続されているフラッシュメモリを使用
する場合, 外部バスインタフェースの一定数のデータポート, アドレスポートおよび制御ポートを汎用IOポー
トとして構成することはできません。
(1) レジスタ一覧
・領域選択レジスタ (ASR0 ∼ ASR7)
ASR0
00000640H
ASR1
00000644H
ASR2
00000648H
ASR3
0000064CH
ASR4
0000650H
ASR5
00000654H
ASR6
00000658H
ASR7
0000065CH
15
14
13
12
...
2
1
0
A31
A30
A29
PO4
...
PO3
...
A18
A17
A16
15
A31
14
A30
13
A29
12
PO4
...
...
PO3
...
2
A18
1
A17
0
A16
15
14
13
12
...
2
1
0
A31
A30
A29
PO4
...
PO3
...
A18
A17
A16
15
A31
14
A30
13
A29
12
PO4
...
...
PO3
...
2
A18
1
A17
0
A16
15
14
13
12
...
2
1
0
A31
A30
A29
PO4
...
PO3
...
A18
A17
A16
15
A31
15
A31
14
A30
14
A30
13
A29
13
A29
12
PO4
...
12
PO4
...
...
PO3
...
...
PO3
...
2
A18
2
A18
1
A17
1
A17
0
A16
0
A16
15
14
13
12
...
2
1
0
A31
A30
A29
PO4
...
PO3
...
A18
A17
A16
初期値
INIT
RST
0000H
0000H
初期値
INIT
RST
0000H
XXXXH
初期値
INIT
RST
0000H
XXXXH
初期値
INIT
RST
0000H
XXXXH
初期値
INIT
RST
0000H
XXXXH
初期値
INIT
RST
0000H
XXXXH
初期値
INIT
RST
0000H
XXXXH
初期値
INIT
RST
0000H
XXXXH
アクセス
W
アクセス
W
アクセス
W
アクセス
W
アクセス
W
アクセス
W
アクセス
W
アクセス
W
( 注意事項 ) コードの実行後 , 内蔵ブート ROM ASR0 は“0x20”に設定され , ASR7 は "0x10" に設定されます。
（続く）
142
MB91360G シリーズ
（続き）
・領域マスクレジスタ (AMR0 ∼ AMR7)
15
AMR0
14
A31
00000642H
AMR1
00000646H
A30
AMR3
0000064EH
AMR4
AMR5
00000656H
0
A31
A30
A29
PO4
...
PO3
...
A18
A17
A16
14
13
A30
...
12
PO4
...
A29
2
PO3
...
1
A18
A16
14
13
12
...
2
1
0
A31
A30
A29
PO4
...
PO3
...
A18
A17
A16
15
14
13
12
...
2
1
0
PO4
...
A29
PO3
...
A18
A17
A16
13
12
...
2
1
0
A31
A30
A29
PO4
...
PO3
...
A18
A17
A16
A30
PO4
...
A29
14
13
A30
...
12
PO3
...
PO4
...
1
A18
...
12
A29
2
2
PO3
...
A16
1
A18
INIT
RST
0000H
XXXXH
INIT
RST
0000H
XXXXH
INIT
RST
0000H
XXXXH
INIT
RST
0000H
XXXXH
INIT
RST
0000H
XXXXH
初期値
0
A17
RST
XXXXH
初期値
0
A17
INIT
0000H
初期値
14
13
FFFFH
初期値
15
14
FFFFH
初期値
15
A30
RST
初期値
0
A17
INIT
初期値
1
A31
0000065EH
A16
2
15
AMR7
A17
...
A31
0000065AH
A18
初期値
0
12
15
AMR6
PO3
...
1
13
A31
0000652H
PO4
...
A29
2
14
A31
0000064AH
...
12
15
15
AMR2
13
A16
INIT
RST
0000H
XXXXH
アクセス
W
アクセス
W
アクセス
W
アクセス
W
アクセス
W
アクセス
W
アクセス
W
アクセス
W
・領域モードレジスタ (AMD0 ∼ AMD7)
00000660H
00000661H
00000662H
∼
00000667H


RDYE
BW1
BW0
WTC2
WTC1
WTC0
INIT
RST
-0000111B -00XX111B
-0000000B - XXXXXXXB
R/W
- -000000B - -XXXXXXB
∼
∼
- -000000B - -XXXXXXB
・CHE ( キャッシュイネーブルレジスタ )
00000670H
CHE7
CHE6
CHE5
CHE4
CHE3
CHE2
CHE1
CHE0
11111111B
R/W
CSE4
CSE3
CSE2
CSE1
CSE0
00000001B
R/W
・CSE ( チップ選択イネーブルレジスタ )
00000668H
CSE7
CSE6
CSE5
143
MB91360G シリーズ
(2) ブロックダイヤグラム
アドレスバス データバス
A-OUT
32
外部
データバス
32
書込みバス
スイッチ
読込みバッファ
スイッチ
MUX
データブロック
アドレスブロック
+1 or +2
外部
アドレスバス
アドレスバッファ
CS0X ∼ CS7X
ASR
ASZ
コンパレータ
外部端子制御部
全ブロック制御
レジスタおよび制御
144
RDX
WR0X, WR1X
WR2X, WR3X
BRQ
BGRNTX
RDY
CLK
MB91360G シリーズ
17.CAN コントローラ
CAN コントローラは , MB91360G シリーズに組み込まれているモジュールです。
CAN ( コントローラエリアネットワー
ク ) は自動車のコントローラ間のシリアル通信のための標準プロトコルであり , 産業アプリケーションで幅広く使用され
ています。
CAN コントローラは以下の特長を備えています。
・ CAN 仕様 2.0 版第 A 部および第 B 部に従っています。
- 標準フレーム形式および拡張フレーム形式での送信 / 受信をサポートしています。
・ リモートフレームを受信することによってデータフレームの送信をサポートしています。
・ 16 個の送信 / 受信メッセージバッファ
- 29 ビット ID および 8 バイトデータ
- マルチレベルメッセージバッファ構成
・ フルビット比較 , フルビットマスクおよび部分ビットマスクのフィルタリングをサポートしています。
- 標準フレーム形式または拡張フレーム形式での 2 個の受付マスクレジスタ
・ 10 K ビット / 秒から 1 M ビット / 秒までプログラム可能なビットレート ( 入力クロックが 16 MHz であるとき )
以下の項では , CAN 0 だけを説明しています。その他の CAN チャネルのレジスタのアドレスについては ,「■ I/O マッ
プ」を参照してください。
アドレスは CS7 領域が内部ブート ROM に関する章に記載されているように定義されることを条件としています。
145
MB91360G シリーズ
(1) 制御レジスタ
アドレス
CAN0
100000H
100001H
100002H
100003H
100004H
100005H
100006H
100007H
100008H
100009H
10000AH
10000BH
10000CH
10000DH
10000EH
10000FH
100010H
100011H
100012H
100013H
100014H
100015H
100016H
100017H
100018H
100019H
10001AH
10001BH
10001CH
10001DH
10001EH
10001FH
レジスタ
省略形
アクセス
初期値
メッセージバッファ有効レジスタ
BVALR0
R/W
00000000 00000000
送信要求レジスタ
TREQR0
R/W
00000000 00000000
送信取消レジスタ
TCANR0
W
00000000 00000000
送信完了レジスタ
TCR0
R/W
00000000 00000000
受信完了レジスタ
RCR0
R/W
00000000 00000000
リモート要求受信レジスタ
RRTRR0
R/W
00000000 00000000
受信オーバランレジスタ
ROVRR0
R/W
00000000 00000000
受信割込みイネーブルレジスタ
RIER0
R/W
00000000 00000000
制御ステータスレジスタ
CSR0
R/W, R
00 - - - 000 0 - - - - 0 - 1
最終イベントインジケータレジスタ
LEIR0
R/W
- - - - - - - - 000 - 0000
受信 / 送信エラーカウンタ
RTEC0
R
00000000 00000000
ビットタイミングレジスタ
BTR0
R/W
-1111111 11111111
IDE レジスタ
IDER0
R/W
XXXXXXXX XXXXXXXX
送信 RTR レジスタ
TRTRR0
R/W
00000000 00000000
リモートフレーム受信待ちレジスタ
RFWTR0
R/W
XXXXXXXX XXXXXXXX
送信割込みイネーブルレジスタ
TIER0
R/W
00000000 00000000
100020H
100021H
100022H
XXXXXXXX XXXXXXXX
受付マスク選択レジスタ
AMSR0
R/W
XXXXXXXX XXXXXXXX
100023H
100024H
100025H
100026H
XXXXXXXX XXXXXXXX
受付マスクレジスタ 0
AMR00
R/W
XXXXX - - - XXXXXXXX
100027H
100028H
100029H
10002AH
10002BH
146
XXXXXXXX XXXXXXXX
受付マスクレジスタ 1
AMR10
R/W
XXXXX - - - XXXXXXXX
MB91360G シリーズ
(2) メッセージバッファ
メッセージバッファ (2D レジスタ )
アドレス
CAN0
10002CH
∼
10004BH
レジスタ
汎用 RAM
省略形

アクセス
初期値
R/W
XXXXXXXX
∼
XXXXXXXX
10004CH
10004DH
10004EH
XXXXXXXX XXXXXXXX
ID レジスタ 0
IDR00
R/W
XXXXX - - - XXXXXXXX
10004FH
100050H
100051H
100052H
XXXXXXXX XXXXXXXX
ID レジスタ 1
IDR10
R/W
XXXXX - - - XXXXXXXX
100053H
100054H
100055H
100056H
XXXXXXXX XXXXXXXX
ID レジスタ 2
IDR20
R/W
XXXXX - - - XXXXXXXX
100057H
100058H
100059H
10005AH
XXXXXXXX XXXXXXXX
ID レジスタ 3
IDR30
R/W
XXXXX - - - XXXXXXXX
10005BH
10005CH
10005DH
10005EH
XXXXXXXX XXXXXXXX
ID レジスタ 4
IDR40
R/W
XXXXX - - - XXXXXXXX
10005FH
100060H
100061H
100062H
XXXXXXXX XXXXXXXX
ID レジスタ 5
IDR50
R/W
XXXXX - - - XXXXXXXX
100063H
100064H
100065H
100066H
XXXXXXXX XXXXXXXX
ID レジスタ 6
IDR60
R/W
XXXXX - - - XXXXXXXX
100067H
100068H
100069H
10006AH
XXXXXXXX XXXXXXXX
ID レジスタ 7
IDR70
R/W
XXXXX - - - XXXXXXXX
10006BH
10006CH
10006DH
10006EH
10006FH
XXXXXXXX XXXXXXXX
ID レジスタ 8
IDR80
R/W
XXXXX - - - XXXXXXXX
（続く）
147
MB91360G シリーズ
（続き）
アドレス
CAN0
レジスタ
省略形
アクセス
100070H
100071H
100072H
XXXXXXXX XXXXXXXX
ID レジスタ 9
IDR90
R/W
XXXXX - - - XXXXXXXX
100073H
100074H
100075H
100076H
XXXXXXXX XXXXXXXX
ID レジスタ 10
IDR10
R/W
XXXXX - - - XXXXXXXX
100077H
100078H
100079H
10007AH
XXXXXXXX XXXXXXXX
ID レジスタ 11
IDR11
R/W
XXXXX - - - XXXXXXXX
10007BH
10007CH
10007DH
10007EH
XXXXXXXX XXXXXXXX
ID レジスタ 12
IDR12
R/W
XXXXX - - - XXXXXXXX
10007FH
100080H
100081H
100082H
XXXXXXXX XXXXXXXX
ID レジスタ 13
IDR13
R/W
XXXXX - - - XXXXXXXX
100083H
100084H
100085H
100086H
XXXXXXXX XXXXXXXX
ID レジスタ 14
IDR14
R/W
XXXXX - - - XXXXXXXX
100087H
100088H
100089H
10008AH
10008BH
148
初期値
XXXXXXXX XXXXXXXX
ID レジスタ 15
IDR15
R/W
XXXXX - - - XXXXXXXX
MB91360G シリーズ
メッセージバッファ (DLC レジスタおよびデータレジスタ )
アドレス
レジスタ
省略形
アクセス
初期値
DLC レジスタ 0
DLCR00
R/W
- - - - XXXX
DLC レジスタ 1
DLCR10
R/W
- - - - XXXX
DLC レジスタ 2
DLCR20
R/W
- - - - XXXX
DLC レジスタ 3
DLCR30
R/W
- - - - XXXX
DLC レジスタ 4
DLCR40
R/W
- - - - XXXX
DLC レジスタ 5
DLCR50
R/W
- - - - XXXX
DLC レジスタ 6
DLCR60
R/W
- - - - XXXX
DLC レジスタ 7
DLCR70
R/W
- - - - XXXX
DLC レジスタ 8
DLCR80
R/W
- - - - XXXX
DLC レジスタ 9
DLCR90
R/W
- - - - XXXX
DLC レジスタ 10
DLCR100
R/W
- - - - XXXX
DLC レジスタ 11
DLCR110
R/W
- - - - XXXX
DLC レジスタ 12
DLCR120
R/W
- - - - XXXX
DLC レジスタ 13
DLCR130
R/W
- - - - XXXX
DLC レジスタ 14
DLCR140
R/W
- - - - XXXX
DLC レジスタ 15
DLCR150
R/W
- - - - XXXX
1000ACH
∼
1000B3H
データレジスタ 0 (8 バイト )
DTR00
R/W
XXXXXXXX
∼
XXXXXXXX
1000B4H
∼
1000BBH
データレジスタ 1 (8 バイト )
DTR10
R/W
XXXXXXXX
∼
XXXXXXXX
1000BCH
∼
1000C3H
データレジスタ 2 (8 バイト )
DTR20
R/W
XXXXXXXX
∼
XXXXXXXX
CAN0
10008CH
10008DH
10008EH
10008FH
100090H
100091H
100092H
100093H
100094H
100095H
100096H
100097H
100098H
100099H
10009AH
10009BH
10009CH
10009DH
10009EH
10009FH
1000A0H
1000A1H
1000A2H
1000A3H
1000A4H
1000A5H
1000A6H
1000A7H
1000A8H
1000A9H
1000AAH
1000ABH
（続く）
149
MB91360G シリーズ
（続き）
アドレス
レジスタ
省略形
アクセス
初期値
1000C4H
∼
1000CBH
データレジスタ 3 (8 バイト )
DTR30
R/W
XXXXXXXX
∼
XXXXXXXX
1000CCH
∼
1000D3H
データレジスタ 4 (8 バイト )
DTR40
R/W
XXXXXXXX
∼
XXXXXXXX
1000D4H
∼
1000DBH
データレジスタ 5 (8 バイト )
DTR50
R/W
XXXXXXXX
∼
XXXXXXXX
1000DCH
∼
1000E3H
データレジスタ 6 (8 バイト )
DTR60
R/W
XXXXXXXX
∼
XXXXXXXX
CAN0
1000E4H
∼
1000EBH
データレジスタ 7 (8 バイト )
DTR70
R/W
XXXXXXXX
∼
XXXXXXXX
1000ECH
∼
1000F3H
データレジスタ 8 (8 バイト )
DTR80
R/W
XXXXXXXX
∼
XXXXXXXX
1000F4H
∼
1000FBH
データレジスタ 9 (8 バイト )
DTR90
R/W
XXXXXXXX
∼
XXXXXXXX
1000FCH
∼
100103H
データレジスタ 10 (8 バイト )
DTR100
R/W
XXXXXXXX
∼
XXXXXXXX
100104H
∼
10010BH
データレジスタ 11 (8 バイト )
DTR110
R/W
XXXXXXXX
∼
XXXXXXXX
10010CH
∼
100113H
データレジスタ 12 (8 バイト )
DTR120
R/W
XXXXXXXX
∼
XXXXXXXX
100114H
∼
10011BH
データレジスタ 13 (8 バイト )
DTR130
R/W
XXXXXXXX
∼
XXXXXXXX
10011CH
∼
100123H
データレジスタ 14 (8 バイト )
DTR140
R/W
XXXXXXXX
∼
XXXXXXXX
R/W
XXXXXXXX
∼
XXXXXXXX
100124H
∼
10012BH
データレジスタ 15 (8 バイト )
DTR150
構成レジスタ (CREG)
アドレス
CAN0
10012CH
10012DH
150
レジスタ
省略形
アクセス
初期値
構成レジスタ
CREG0
R/W
00000000
00000110
MB91360G シリーズ
(3) ブロックダイヤグラム
CREG
外部バス
( ユーザ論理
バス )
PSC
PR
PH
RSJ
TOE
TS
RS
CSR HALT
NIE
NT
NS1,0
CANCLK
CAN 送信 / 受信動作用クロック
外部バスアクセス用クロック
TQ ( 動作クロック )
ビットタイミング
SYNC, TSEG1, TSEG2
生成
クロック構成
CLKT
プリスケーラ
1 ∼ 64 周波数分割
BTR
ノードステータス
変更割込み生成
TREQR
TBFx,
クリア
送信 / 受信
シーケンサ
送信バッファ
×決定
TBFX
データ
カウンタ
TRTRR
TCR
TBFx, セット , クリア
TIER
送信完了割込み
生成器
送信完了
割込み
RBFx, セット
RRTRR
ROVRR
RBFx,
セット
AMR1
IDR0 ∼ 15,
DLCR0 ∼ 15,
DTR0 ∼ 15,
RAM
受付
フィルタ
受信バッファ
×決定
RBFX
RAM アドレス
生成
ACK
生成
CRC 生成器 /
エラーチェック
受信シフト
レジスタ
ARBLOST
0
1
TX
CRCER
IDSEL
AMSR
出力
ドライバ
スタッ
フィング
CRC
生成
TDLC
RDLC
受信完了
受信完了割込み
割込み
生成
RBFx, TBFx, セット , クリア
AMR0
ARBLOST
送信シフト
レジスタ
RFWTR
RIER
IDSEL
BITER, STFER,
CRCER, FRMER,
ACKER
TCANR
エラー
フレーム
生成
過負荷
フレーム
生成
受付フィ
ルタ制御
TDLC RDLC
TBFX
RCR
IDEL, INT, SUSPND,
送信 , 受信 ,
ERR, OVRLD
エラー
制御
RTEC
BVALR
バス
ステート
マシン
ノードステータ
ス変更割込み
BITER
ACKER
FRMER
STFER
デスタッフィ
ング / スタッ
フィングエ
ラーチェック
調停チェック
ビットエラー
チェック
確認応答エラー
チェック
フォームエラー
チェック
PH1
入力
ラッチ
RX
RBFX, TBFX, RDLC, TDLC, IDSEL
LEIR
151
MB91360G シリーズ
18.D/A コンバータ
このブロックは R-2R 形式 D/A コンバータであり , 10 ビットの分解能があります。D/A コンバータは 2 つのチャネルを
備えています。D/A 制御レジスタを使用して 2 つのチャネルに対して独立して出力制御を行うことができます。
(1) ブロックダイヤグラム
R-bus
DA DA DA DA DA DA DA DA DA DA
19 18 17 16 15 14 13 12 11 10
DA DA DA DA DA DA DA DA DA DA
09 08 07 06 05 04 03 02 01 00
DVR
DVR
DA19
DA09
2R
DA18
2R
DA17
R
R
DA11
R
2R
R
2R
R
DA07
DA01
2R
DA10
R
DA00
2R 2R
2R 2R
DAE1
DAE0
スタンバイ制御
スタンバイ制御
DA 出力チャネル 1
152
2R
DA08
DA 出力チャネル 0
MB91360G シリーズ
(2) レジスタ一覧
D/A 制御レジスタ (DACR)
bit
アドレス： 0000A5H
7
6
5
4
3
2
1
0





MODE
DAE1
DAE0
15
14
13
12
11
10
9
8






DA09
DA08
7
6
5
4
3
2
1
0
DA07
DA06
DA05
DA04
DA03
DA02
DA01
DA00
D/A コンバータデータレジスタ (ch 0) (DADR0)
bit
アドレス： 0000A6H
bit
アドレス： 0000A7H
D/A コンバータデータレジスタ (ch 1) (DADR1)
bit
アドレス： 0000A8H
bit
アドレス： 0000A9H
15
14
13
12
11
10
9
8






DA19
DA18
7
6
5
4
3
2
1
0
DA17
DA16
DA15
DA14
DA13
DA12
DA11
DA10
7
6
5
4
3
2
1
0







DBL
D/A クロック制御 (DDBL)
bit
アドレス： 0000ABH
153
MB91360G シリーズ
19.400 kHz I2C インタフェース
I2C インタフェースは , IC 間バスをサポートするシリアル I/O ポートであり , I2C バス上のマスタ / スレーブデバイスと
して動作します。
(1) 特長
・ マスタ / スレーブ送受信機能
・ 調停機能
・ クロック同期機能
・ 一般コールアドレッシングのサポート
・ 転送方向検出機能
・ 反復開始条件生成および検出機能
・ バスエラー検出機能
・ マスタおよびスレーブとしての 7 ビットアドレッシング
・ マスタおよびスレーブとしての 10 ビットアドレッシング
・ 7 ビットと 10 ビットのスレーブアドレスをインタフェースに提供する可能性
・ スレーブアドレス受信での確認応答を無効にできます ( マスタだけでの動作 ) 。
・ 7 スレーブアドレスをインタフェースに提供するアドレスマスキング (7 および 10 ビットモードで )
・ 最高 400 K ビットの転送速度
・ SDA および SCL 用に組込みノイズフィルタを使用する可能性
・ プリスケーラの設定に関係なく R-bus クロックが 6 MHz より高い場合には 400 K ビットでデータを受信できます。
・ 送信およびバスエラーイベントで MCU 割込みを生成できます。
・ ビットおよびバイトレベルでスレーブによるスローダウンをサポートします。
I2C インタフェースは , プリスケーラの設定に関係なく R-bus クロック (CLKP) が 6 MHz より高い場合にはフル 400 K
ビットデータレートを受信できるので , ビットレベルでの SCL クロックストレッチングをサポートしていません。しか
し , SCL が割込み (IBCR レジスタの INT ＝ “1”) 中にローにプルされるので , バイトレベルでのクロックストレッチングが
行われます。
154
MB91360G シリーズ
(2) ブロックダイヤグラム
IDBL2
クロックデバイダ 1
ICCR2
5
CS4
CS3
CS2
CS1
CS0
R-bus クロック (CLKP)
FB59 モジュールクロック供給
クロック
ディセーブル
DBL
2 3 4 5
5
32
同期
クロックセレクタ
クロックデバイダ 2 (12 による )
SCL デューティサイクル生成器
シフトクロック生成器
IBSR2
BB
RSC
LRB
バスビジー
反復開始
バス観察器
最終ビット
送信 / 受信
TRX
バスエラー
アドレスデータ
ADT
AL
調停消失検出器
ICCR2
NSF
IBCR2
イネーブル
BER
BEIE
MCU
IRQ
割込み要求
INTE
SCC
MSS
ACK
GCAA
R-bus
SCL
SDA
SCL
INT
IBCR2
ノイズ
フィルタ
SDA
開始
開始 - 停止条件生成器
マスタ
ACK イネーブル
ACK 生成器
GC-ACK イネーブル
8
IDAR
IBSR2
AAS
8
スレーブ
一般コール
GCA
ISMK
ENSB
ITMK
ENTB
イネーブル
7 ビットモード
スレーブアドレス
コンパレータ
イネーブル
10 ビットモード
受信アドレス長
RAL
10
ITBA
10
ITMK
7
ISBA
7
ISMK
10
10
7
7
155
MB91360G シリーズ
(3) レジスタ一覧
a：バス制御レジスタ (IBCR2)
bit
アドレス： 000184H
読出し / 書込み
デフォルト値
15
14
13
12
11
10
9
8
BER
BEIE
SCC
MSS
ACK
GCAA
INTE
INT
(R/W)
(0)
(R/W)
(0)
(W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
7
6
5
4
3
2
1
0
BB
RSC
AL
LRB
TRX
AAS
GCA
ADT
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
b：バスステータスレジスタ (IBSR2)
bit
アドレス： 000185H
読出し / 書込み
デフォルト値
c：10 ビットスレーブアドレスレジスタ (ITBAH, ITBAL)
10 ビットアドレス上位バイト
bit
アドレス： 000186H
読出し / 書込み
デフォルト値
15
14
13
12
11
10
9
8






TA9
TA8
()
(0)
()
(0)
()
(0)
()
(0)
()
(0)
()
(0)
(R/W)
(0)
(R/W)
(0)
7
6
5
4
3
2
1
0
TA7
TA6
TA5
TA4
TA3
TA2
TA1
TA0
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
10 ビットアドレス下位バイト
bit
アドレス： 000187H
読出し / 書込み
デフォルト値
d：10 ビットスレーブアドレスマスクレジスタ (ITMKH, ITMKL)
10 ビットアドレスマスク上位バイト
bit
アドレス： 000188H
読出し / 書込み
デフォルト値
15
14
13
12
11
10
9
8
ENTB
RAL




TM9
TM8
(R/W)
(0)
(R)
(0)
()
(1)
()
(1)
()
(1)
()
(1)
(R/W)
(1)
(R/W)
(1)
10 ビットアドレスマスク下位バイト
bit
アドレス： 000189H
読出し / 書込み
デフォルト値
7
6
5
4
3
2
1
0
TM7
TM6
TM5
TM4
TM3
TM2
TM1
TM0
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
e：7 ビットスレーブアドレスレジスタ (ISBA)
bit
アドレス： 00018BH
読出し / 書込み
デフォルト値
7
6
5
4
3
2
1
0

SA6
SA5
SA4
SA3
SA2
SA1
SA0
()
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
（続く）
156
MB91360G シリーズ
（続き）
f：7 ビットスレーブアドレスマスクレジスタ (ISMK)
bit
アドレス： 00018AH
読出し / 書込み
デフォルト値
15
14
13
12
11
10
9
8
ENSB
SM6
SM5
SM4
SM3
SM2
SM1
SM0
(R/W)
(0)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
15
14
13
12
11
10
9
8








()
(0)
()
(0)
()
(0)
()
(0)
()
(0)
()
(0)
()
(0)
()
(0)
g：データレジスタ (IDARH, IDAR2)
データレジスタ上位バイト
bit
アドレス： 00018CH
読出し / 書込み
デフォルト値
データレジスタ
bit
アドレス： 00018DH
読出し / 書込み
デフォルト値
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
h：クロック制御レジスタ (ICCR2)
bit
アドレス： 00018EH
読出し / 書込み
デフォルト値
15
14
13
12
11
10
9
8

NSF
EN
CS4
CS3
CS2
CS1
CS0
()
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
(R/W)
(1)
i：クロックディセーブルレジスタ (IDBL2)
bit
アドレス： 00018FH
読出し / 書込み
デフォルト値
7
6
5
4
3
2
1
0







DBL
()
(0)
()
(0)
()
(0)
()
(0)
()
(0)
()
(0)
()
(0)
(R/W)
(0)
157
MB91360G シリーズ
20.16 ビット I/O タイマ
MB91360G シリーズは , 2 つの 16 ビットフリーランタイマモジュール , 2 つのアウトプットコンペアモジュール , およ
び 2 つのインプットキャプチャモジュールを備えており , 4 入力チャネルおよび 4 出力チャネルをサポートします。
以降の
各項では , 16 ビットタイマ , アウトプットコンペア 0/1, およびインプットキャプチャ0/1 についてのみ説明します。
その他のモジュールは機能が同じであり , レジスタアドレスは「■ I/O マップ」に記載されています。
(1) 概要
a：16 ビットフリーランタイマ
16 ビットフリーランタイマは , 16 ビットのアップカウンタ , 制御レジスタ , およびプリスケーラで構成されています。
このタイマカウンタからの出力値はインプットキャプチャおよびアウトプットコンペアのベースタイマとして使用され
ます。
・ 4 種類のカウントクロックの用意があります。
内部クロック：φ/4, φ/16, φ/32, φ/64
・ カウンタがオーバフローしたとき , またはコンペアレジスタ 0 と一致したときに割込みを発生させることができます。
・ カウンタ値は , リセット時 , ソフトウェアクリア時 , またはコンペアレジスタ 0 と一致したときに “0000H” に初期化でき
ます。
b：アウトプットコンペア (1 モジュールにつき 2 チャネル )
アウトプットコンペアモジュールは , 2 つの 16 ビットコンペアレジスタ , コンペア出力ラッチ , および制御レジスタで
構成されています。
16 ビットフリーランタイマ値がコンペアレジスタ値と一致すると , 出力レベルが反転し , 割込みが発行されます。
・ 2 つのコンペアレジスタは独立に使用できます。
出力ピンと割込みフラグはコンペアレジスタに対応しています。
・ 出力ピンは 2 つのコンペアレジスタの対に基づいて制御できます。
出力ピンは 2 つのコンペアレジスタを使用して反転させることができます。
・ 出力ピンの初期値を設定できます。
・ コンペア ( 比較 ) が一致したとき割込みを発生させることができます。
c：インプットキャプチャ (1 モジュールにつき 2 チャネル )
インプットキャプチャモジュールは , それぞれ 2 つの独立した外部入力端子に対応する 2 つの 16 ビットキャプチャレ
ジスタおよび制御レジスタで構成されています。16 ビットのフリーランタイマ値はキャプチャレジスタに記憶でき , 同時
に , 外部入力端子からの入力信号のエッジが検出されたときに割込みが発行されます。
・ 外部入力信号の検出エッジを指定できます。
立上り , 立下り , および両エッジ。
・ 2 つの入力チャネルは独立に動作できます。
・ 外部入力信号の有効なエッジの検出で割込みを発行させることができます。
158
MB91360G シリーズ
(2) レジスタ一覧
a：16 ビットフリーランタイマ
15
0
タイマデータレジスタ
TCDT0/1
0000C8H
0000CCH
タイマステータスレジスタ
TCCS0/1
0000CBH
0000CFH
b：16 ビットアウトプットコンペア
15
0
0000BCH
0000BEH
0000C0H
0000C2H
OCCP0/1/2/3
0000B8H
OSC01
コンペアレジスタ
コントロールステータスレジスタ
c：16 ビットインプットキャプチャ
15
0000ACH
0000AEH
0
キャプチャレジスタ
IPCP0/1/2/3
0000B0H
0000B2H
0000B4H
0000B6H
IOTDBL0/1
禁止 / コントロールステータスレジスタ
ICS01/23
(3) ブロックダイヤグラム
各ブロックへ
制御ロジック
割込み
16 ビットフリーランタイマ
16 ビットタイマ
クリア
アウトプットコンペア 0
バス
コンペアレジスタ 0
TQ
OUT0
TQ
OUT1
アウトプットコンペア 1
コンペアレジスタ 1
インプットキャプチャ 0
キャプチャレジスタ 0
エッジ選択
IN0
エッジ選択
IN1
インプットキャプチャ 1
キャプチャレジスタ 1
159
MB91360G シリーズ
21.アラームコンパレータ
(1) ブロックダイヤグラム
アラームコンパレータ・デジタル部
アラームコンパレータ・アナログ部
AVDD
FR51
OUT1
B0DX
D Q
ALARM
CK
RB [15:0]
STOP
STOP
WRCR
PMWR
RDCR
RSLEEP
RST
CLKP
ACSR
PD
OUT2
RB [15:0]
D Q
DEC
RSLEEP
RST
CLKP
CK
REG
CDBLE
CLKP
CDBLE
IRQ_AC
割込み
ロジック
F モジュール
IRQ_AC
B モジュール
UMQA02
(2) レジスタ一覧
アラームコンパレータクロック禁止レジスタ (ACCDBL)
アドレス
00000180H
Bits
7
6
5
4
3
2
1
0
初期値







CDBLE
- - - - - - - 0B
R/W
← アクセス
アラームコンパレータステータス禁止レジスタ (ACSR)
アドレス
00000181H
Bits
7

6
OV_EN UV-EN
R/W
160
5
R/W
4
3
2
1
0
初期値
OUT2
OUT1
IRQ
IEN
PD
-11xxx00B
R
R
R/W
R/W
R/W
← アクセス
MB91360G シリーズ
22.パワーダウンリセット
パワーダウンリセットモジュールは , VCC がスレッショルド電圧より下がるとシステムリセットを行います。
リセット
信号は , パワーダウンリセット制御レジスタ (PDRCR) の設定により禁止したり , 許可できます。低消費電力の応用では ,
パワーダウンリセット制御回路のデジタル部およびアナログ部を禁止できます。
(1) ブロックダイヤグラム
入力ステージ
PDCOMP
IN
OUT
EN
PDRSTX
RST
9 ビット LFSR
カウンタ
READY
CLR
S
Q
WR
R
RB [1]
(RD ビット )
(2) レジスタ
PDRCR
アクセス
初期値 (INIT)
初期値 (RST)
00017DH
7
6
5
4
3
2
1
0





CDSBLE
PD
EN


X


X


X


X


X
R/W
0
X
R/W
0
X
R/W
0
X
161
MB91360G シリーズ
23.シリアル I/O インタフェース (SIO)
(1) ブロックダイヤグラム
このブロックはクロック同期によるデータ転送が可能なシリアル I/O インタフェースです。
このインタフェースは 1 つ
の 8 ビットチャネルで構成されています。データは LSB から先にも MSB から先にも転送できます。
MB91360G シリーズは 2 つのシリアル I/O ユニット SIO0 および SIO1 を内蔵しています。この項では SIO0 についての
み示します。SIO1 のレジスタアドレスについては ,「■ I/O マップ」
を参照してください。
このシリアル I/O インタフェースは 2 つのモードで動作します。
・ 内部シフトクロックモード：
データは内部クロックに同期して転送されます。
・ 外部シフトクロックモード：
データは , 外部端子 (SCK) を介して供給されるクロックに同期して転送されます。
このモードでは , 外部端子 (SCK) を共有している汎用ポートを動作させることによ
り , CPU 命令によってもデータを転送できます。
内部データバス
(MSB から先 ) D7 ∼ D0
D7 ∼ D0 (LSB から先 )
転送方向選択
SIN3
読出し
書込み
SDR ( シリアルデータレジスタ )
SOT3
SCK3
シフトクロック
カウンタ
制御回路
内部クロック
2
SMD2
1
SMD1
0
SMD0
SIE
SIR
BUSY
STOP
STRT
割込み要求
内部データバス
162
MODE
BDS

SCOE
MB91360G シリーズ
(2) レジスタ一覧
シリアルモードコントロールステータスレジスタ (SMCS)
15
14
13
12
11
10
9
8
アドレス： 000084H
SMD2
SMD1
SMD0
SIE
SIR
BUSY
STOP
STRT
7
6
5
4
3
2
1
0
アドレス： 000085H




MODE
BDS

SCOE
15
14
13
12
11
10
9
8






DBL
NEG
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
SIO エッジ選択 / クロック禁止レジスタ (SES)
アドレス： 000086H
シリアルデータレジスタ (SDR)
アドレス： 000087H
163
MB91360G シリーズ
24.サウンドジェネレータ
サウンドジェネレータは , サウンド制御レジスタ , 周波数データレジスタ , 振幅データレジスタ , ディクリメントグレー
ドレジスタ , トーンカウントレジスタ , サウンド禁止レジスタ , PWM パルスジェネレータ , 周波数カウンタ , ディクリメ
ントカウンタ , およびトーンパルスカウンタで構成されています。
(1) レジスタ一覧
サウンド制御レジスタ (SGCR)
bit
7
6
5
4
3
2
1
0
S1
S0
TONE


INTE
INT
ST
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
()
()
()
()
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
15
14
13
12
11
10
9
8
TST





BUSY
DEC
(R/W)
(0)
()
()
()
()
()
()
()
()
()
()
(R)
(0)
(R/W)
(0)
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
15
14
13
12
11
10
9
8
D7
D6
D5
D4
D3
D2
D1
D0
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
アドレス： 0000EFH
読出し / 書込み
デフォルト値
bit
アドレス： 0000EEH
読出し / 書込み
デフォルト値
周波数データレジスタ (SGFR)
bit
アドレス： 0000F1H
読出し / 書込み
デフォルト値
振幅データレジスタ (SGAR)
bit
アドレス： 0000F0H
読出し / 書込み
デフォルト値
ディクリメントグレードレジスタ (SGDR)
bit
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
15
14
13
12
11
10
9
8
D7
D6
D5
D4
D3
D2
D1
D0
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
7
6
5
4
3
2
1
0







DBL
()
()
()
()
()
()
()
()
()
()
()
()
()
()
(R/W)
(0)
アドレス： 0000F3H
読出し / 書込み
デフォルト値
トーンカウントレジスタ (SGTR)
bit
アドレス： 0000F2H
読出し / 書込み
デフォルト値
サウンド禁止レジスタ (SGDBL)
bit
アドレス： 0000EDH
読出し / 書込み
デフォルト値
164
MB91360G シリーズ
(2) ブロックダイヤグラム
クロック入力
プリスケーラ
S1
S0
8 ビット
PWM パルス CO
ジェネレータ EN
CI
トグル
フリップ
フロップ
周波数
カウンタ
CO
EN
PWM
再ロード
D
EN
再ロード
Q
1/d
ディクリメント
グレードレジスタ
振幅データ
レジスタ
DEC
DEC
ディクリメント
CI
カウンタ CO
EN
SGA
ディクリメント
グレードレジスタ
Mix
SGO
TONE
トーンパルス CI
カウンタ CO
EN
トーンカウント
レジスタ
INTE
INT
ST
IRQ
165
MB91360G シリーズ
25.ステッピングモータコントローラ
このステッピングモータコントローラは , 2 つの PWM パルスジェネレータ , 4 つのモータドライバ , セレクタロジッ
ク , およびロータゼロ位置ディテクタで構成されています。4 つのモータドライバは高出力駆動容量を備えており , 2 つの
モータコイルの 4 つの終端に直接接続できます。PWM パルスジェネレータとセレクタロジックとを組み合わせてモータ
の回転を制御するよう設計されています。同期機構により , 2 つの PWM が同期して動作するよう保証されます。
ロータゼ
ロ位置ディテクタによって, CPUはロータ動作のフィードバック情報を容易に得ることができます。以降の項では, ステッ
ピングモータコントローラ 0 についてのみ示します。その他のコントローラも機能は同じです。レジスタアドレスは I/O
マップに記載してあります。
（注意事項）ロータゼロ位置検出機能は Siemens VDO Automatic AG 社所有の特許によって保護されており , 同社の事前の
承認のもとでのみ利用可能です。
(1) ブロックダイヤグラム
マシンクロック
プリスケーラ
CK
EN
P1
PWM1P0
PWM1 パルス
ジェネレータ
セレクタ
PWM
PWM1M0
P0
PWM1 コンペア
レジスタ
PWM1 セレクタ
レジスタ
CK
PWM2 パルス
ジェネレータ
CE
EN
PWM2P0
セレクタ
PWM
PWM2M0
ロード
PWM2 コンペア
レジスタ
BS
ディバウンス
ロジック 8 ビット
カウンタ
ゼロ検出 0
レジスタ
PWM2 セレクタ
レジスタ
コンパ
レータ
−
パワー
ダウン
ロータゼロ位置ディテクタ
166
+
PWM2M0
1/9 AVCC
基準電圧
MB91360G シリーズ
(2) レジスタ一覧
PWM 制御 0 レジスタ (PWC0)
bit
アドレス： 0000D1H
読出し / 書込み
デフォルト値
7
6
5
4
3
2
1
0


P1
P0
CE


TST
()
()
()
()
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
()
()
()
()
(R/W)
(0)
15
14
13
12
11
10
9
8
S1
S0
TS
T2
T1
T0
PD
RS
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(1)
(R/W)
(0)
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
15
14
13
12
11
10
9
8
D7
D6
D5
D4
D3
D2
D1
D0
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
7
6
5
4
3
2
1
0


P2
P1
P0
M2
M1
M0
()
()
()
()
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
15
14
13
12
11
10
9
8

BS
P2
P1
P0
M2
M1
M0
()
()
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
7
6
5
4
3
2
1
0







DBL
()
()
()
()
()
()
()
()
()
()
()
()
()
()
(R/W)
(0)
ゼロ検出 0 レジスタ (ZPD0)
bit
アドレス： 0000D0H
読出し / 書込み
デフォルト値
PWM1 コンペア 0 レジスタ (PWC10)
bit
アドレス： 0000D9H
読出し / 書込み
デフォルト値
PWM2 コンペア 0 レジスタ (PWC20)
bit
アドレス： 0000D8H
読出し / 書込み
デフォルト値
PWM1 セレクトレジスタ (PWS10)
bit
アドレス： 0000DBH
読出し / 書込み
デフォルト値
PWM2 セレクトレジスタ (PWS20)
bit
アドレス： 0000DAH
読出し / 書込み
デフォルト値
PWM クロック禁止レジスタ (SMDBL0)
bit
アドレス： 0000E8H
読出し / 書込み
デフォルト値
167
MB91360G シリーズ
26.リアルタイムクロック
リアルタイムクロック ( ウォッチタイマ ) は , タイマ制御レジスタ , サブセカンドレジスタ , 秒 / 分 / 時間レジスタ , 1/2
クロック分周器 , 21 ビットプリスケーラ , および秒 / 分 / 時間カウンタで構成されています。
リアルタイムクロックの動作
はリアルワールドタイマの動作と同じであり , リアルワールドタイマ情報を提供します。
(1) ブロックダイヤグラム
発振
クロック
21 ビット
プリスケーラ
COEN
1/2 クロック
分周器
WOT
サブセカンド
レジスタ
UPDT
ST
秒カウンタ
CI
EN
LOAD
分カウンタ
CO
6 ビット
時間カウンタ
CO
CO
6 ビット
6 ビット
秒 / 分 / 時間レジスタ
INTE0 INT0
INTE1 INT1
INTE2 INT2
INT3
INT3
IRQ
168
MB91360G シリーズ
(2) レジスタ一覧
タイマ禁止レジスタ (WTDBL)
bit
アドレス： 0000F5H
読出し / 書込み
デフォルト値
7
6
5
4
3
2
1
0







DBL
()
()
()
()
()
()
()
()
()
()
()
()
()
()
(R/W)
(0)
7
6
5
4
3
2
1
0
TST2
TST1
TST0

RUN
UPDT

ST
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
()
()
(R)
(0)
(R/W)
(0)
()
()
(R/W)
(0)
15
14
13
12
11
10
9
8
INTE3
INT3
INTE2
INT2
INTE1
INT1
INTE0
INT0
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
タイマ制御レジスタ (WTCR)
bit
アドレス： 0000F7H
読出し / 書込み
デフォルト値
bit
アドレス： 0000F6H
読出し / 書込み
デフォルト値
サブセカンドレジスタ (WTBR)
bit
アドレス： 0000FBH
読出し / 書込み
デフォルト値
bit
アドレス： 0000FAH
読出し / 書込み
デフォルト値
bit
アドレス： 0000F9H
読出し / 書込み
デフォルト値
15
14
13
12
11
10
9
8
D15
D14
D13
D12
D11
D10
D9
D8
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
7
6
5
4
3
2
1
0



D20
D19
D18
D17
D16
()
()
()
()
()
()
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
15
14
13
12
11
10
9
8


S5
S4
S3
S2
S1
S0
()
()
()
()
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
秒レジスタ (WTSR)
bit
アドレス： 0000FEH
読出し / 書込み
デフォルト値
（続く）
169
MB91360G シリーズ
（続き）
分レジスタ (WTMR)
bit
アドレス： 0000FDH
読出し / 書込み
デフォルト値
7
6
5
4
3
2
1
0


M5
M4
M3
M2
M1
M0
()
()
()
()
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
15
14
13
12
11
10
9
8



H4
H3
H2
H1
H0
()
()
()
()
()
()
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
(R/W)
(X)
時間レジスタ (WTHR)
bit
アドレス： 0000FCH
読出し / 書込み
デフォルト値
170
MB91360G シリーズ
27.サブクロック
サブクロックシステムは多様な電力節減モードを提供します。考え方の要点は , RTC32K モードで低供給電流を達成す
るために , 32 kHz のクロック信号をリアルタイムクロック (RTC) モジュールだけに供給し , 他方 , MCU の RTC 以外には
4 MHz のクロック信号を供給することにあります。
この動作形態は , 構成入力 SELCLK 端子で RTC モジュールを 4 MHz クロックで動作させるように切り替えることによ
り変更できます。以降の項では , SELCLK をそれぞれ “0” に接続した場合と “1” に接続した場合の動作について示します。
（注意事項）MB91F362GB では , SELCLK は常に “1” に接続しておかなければなりません。
つまり , それらのデバイスには
サブクロック動作が導入されていません。
(1) サブクロックの動作 (SELCLK ＝ 0 の場合 )
次の表にサブクロックシステムの関連コンポーネントの動作状態の一覧を示します。単純化のため , この表にはスリー
プモードの状態は載せてありませんが , CPU が停止する以外 , 動作はランモードの場合と同じです。
コンポーネントの動作状態
モード
消費電力
4 MHz
発振器
32 kHz
発振器
RTC
CPU および
周辺装置
PLL
RUN
高
動作
動作
動作
動作
停止 / 動作
RTC4M32K
中低
動作
動作
動作
停止
停止
RTC32K
低
停止
動作
動作
停止
停止
STOP
最低
停止
停止
停止
停止
停止
次の表に , 各モードと必要なソフトウェア設定の一覧を示します。
モード
ソフトウェア設定
STOP
PLL1EN
PLL2EN
OSCD1
OSCD2
RTC32
RUN
0
0 または 1
1
無関係
無関係
無関係
RTC4M32K
1
無関係
1
0
0
無関係
RTC32K
1
無関係
1
1
0
1
STOP
1
無関係
無関係
1
1
無関係
32 kHz 発振器を起動させるように , 初期化後に PLL2EN を “1” にセットするようお勧めします。また , 動作中はこのビッ
トは “1” に固定しておきます。そうしない場合は , 32 kHz クロックは起動しません。動作中は , さらに , CLKR レジスタ ( ア
ドレス 0046H) のビット 9 および 10 を常時 “0” にリセットしておきます。
171
MB91360G シリーズ
(2) 4 MHz リアルタイムクロック構成 (SELCLK ＝ 1 の場合 )
SELCLK パッドをロジックレベル 1 に接続しているときは , ソフトウェア設定にかかわりなく 32 kHz の発振は禁止さ
れます。この構成では , リアルタイムクロックモジュールには 4 MHz の発振クロック信号が供給されます。
次の表に , この構成で選択可能なモードの一覧を示します。
コンポーネントの動作状態
モード
消費電力
4 MHz
発振器
32 kHz
発振器
RTC
CPU および
周辺装置
PLL
RUN
高
動作
停止
動作
動作
動作 / 停止
RTC4M
中低
動作
停止
動作
停止
停止
STOP
最低
停止
停止
停止
停止
停止
モード
ソフトウェア設定
STOP
PLL1EN
PLL2EN
OSCD1
OSCD2
RTC32
RUN
0
0 または 1
無関係
無関係
無関係
無関係
RTC4M
1
無関係
無関係
0
無関係
無関係
STOP
1
無関係
無関係
1
無関係
無関係
(3) リアルタイムクロックモジュールの使用について
RTC モジュールを動作させて初期の機能性を達成するためには , 上記に加えて , さらに多少の配慮が必要です。
RTC モジュールは 32 kHz 発振クロックに直接接続されるので , ソフトウェアで発振の安定化時間に対する対応をはか
らなければなりません。これは , 別のタイマ ( 例えばタイムベースタイマ ) を使用してソフトウェアをトリガして RTC モ
ジュールを起動させる (ST ビットを “1” にセットします ) ことにより実現できます。
ストップモードにする前に RTC モジュールを停止させることも重要です。
これを怠ると , ストップモードから再起動し
た場合に , RTC モジュールの起動が予測不可能になります。
コントローラの再起動後は , RTC モジュールが再起動できるように , 再びソフトウェアによって発振安定化時間が測定
されなければなりません。
172
MB91360G シリーズ
28.32 kHz クロック補正ユニット
32 kHz クロック補正モジュールにより , 32 kHz 発振クロックを 4 MHz 発振クロックについて補正できます。
(1) 概要
このハードウェアは , 32 kHz クロックによって発生される時間をソフトウェアに 4 MHz クロックで測定させることが
できます。
このハードウェアをソフトウェア処理と組み合わせることにより , 32 kHz クロックの精度を 4 MHz クロックのそれに
近づけることができます。32 kHz クロック補正モジュールからの測定結果をソフトウェアで処理して , リアルタイムク
ロックモジュールに必要な設定を得ることができます。
このモジュールは 2 つのタイマで構成されています。それらの一方は 32 kHz クロックで動作し , 他方は 4 MHz クロック
で動作します。32 kHz タイマは 4 MHz タイマをトリガし , 結果の 4 MHz タイマ値がレジスタに格納されます。
このレジス
タに格納された値が以降のソフトウェア処理に用いられて , リアルタイムクロックモジュールの求められる設定値が計算
されます。
(2) ブロックダイヤグラム
UC18CLK
CLK4G = OSC4 | ∼ STRT | (READY & −RUNS) ;
ゲート
OSC4
STRT
READY
RUNS
OSC32
ゲート
STRT
CLKPG
ゲート
CLKP
CLK4G
CLKPG2 CUTD
RSLEEPB
ゲート
&
4 MHz タイマ
RUN
カウンタ (16 ビット )
STRTS
RSLEEPB
STRT
SLKPG2 = CLKP
| (∼STRT & RSLEEPB) ;
STRT
CLK32G 32 kHz タイマ UC18TRD
同期 RUNS
32 ≧ 4
RUN 非同期
RST
STRT
リセット
セット /
リセット
RB
&
INTEN
INT
同期
4 ≧ CLKP
セット
リセット
UC18BUS
CUCR(3 ビット )
INT_I
*_RDB
*_WRB
READY
RUNSS1
RUNSS
セット /
リセット
RBB
RSLEEPB
RMWB
RB
RSLEEP
RMW
RST
UC18TRR
STRT
STRT
INT
CUTR
READY
同期
CLKP ≧ 32
非同期
RST
*_RD
*_WR
CUTR(24 ビット )
&
INT_INT
READYPULSE
CUTR(24 ビット )
CUTD(16 ビット ) CUTD
RSTB
UC18I/O
VC18RBI
173
MB91360G シリーズ
(3) タイミング
32 kHz
STRT (CLKP)
STRTS (32 kHz)
RUN (32 kHz)
RUNS (4 MHz)
32 kHz カウンタ
(16 ビット )
4 MHz カウンタ
(24 ビット )
READY (32 kHz)
READYPULSE (CLKP)
INT (CLKP)
174
CUTD CUTD-1
旧 CUTR
0
2
1
0
CUTD
新 CUTR
MB91360G シリーズ
(4) クロック
32 kHz クロック補正モジュールは 3 つの異なるクロック：4 MHz クロック OSC4, 32 kHz クロック OSC32, および R-bus
クロック CLKP を使用して動作します。その他の領域は同期回路によって調整されます。
3 つのクロックはすべてゲートされます。32 kHz および 4 MHz クロックは STRT が 0 の場合はオフになります。
CLKPG
は RSLEEP によってゲートされ , CLKPG2 は RSLEEP と STRT によって 2 ビット分ゲートされ , それら 2 ビットはハード
ウェアによってリセットされます。
各クロック周波数は次の要件を満たさなければなりません。
・クロック比
TOSC32 ＞ 2 × TOSC4 ＋ 3 × TCLKP
TOSC4 ＜ 1 / 2 × TOSC32 − 3 / 2 × TCLKP
TCLKP ＜ 1 / 3 × TOSC32 − 2 / 3 × TOSC4
・入力周波数は次の表に示す値を超えてはなりません。
最高動作周波数
CLKP
最高周波数
OSC32
32 MHz
31.25 ns
4 MHz
OSC4
250 ns
13 MHz
76.9 ns
要件 1 および 2 を満たす有効なクロック比の例
OSC32
OSC4
CLKP
最高動作速度
4 MHz
250 ns
13 MHz
76.9 ns
32 MHz
31.25 ns
標準 TDIR モード
500 kHz
2000 ns
4 MHz
250 ns
4 MHz
250 ns
通常動作
32 kHz
31.25 us
4 MHz
250 ns
＞ 2 MHz
500 ns
175
MB91360G シリーズ
(5) レジスタ一覧
a：補正ユニット制御レジスタ (CUCR)
制御レジスタ・下位バイト (CUCRL)
bit
アドレス： 000191H
読出し / 書込み
デフォルト値
7
6
5
4
3
2
1
0



STRT


INT
INTEN
(R)
(0)
(R)
(0)
(R)
(0)
(R/W)
(0)
(R)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
b：32 kHz タイマデータレジスタ (CUTD)
32 kHz タイマデータレジスタ上位バイト (CUTDH)
bit
アドレス： 000192H
読出し / 書込み
デフォルト値
15
14
13
12
11
10
9
8
TDD15
TDD14
TDD13
TDD12
TDD11
TDD10
TDD9
TDD8
(R/W)
(1)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
32 kHz タイマデータレジスタ下位バイト (CUTDL)
bit
アドレス： 000193H
読出し / 書込み
デフォルト値
7
6
5
4
3
2
1
0
TDD7
TDD6
TDD5
TDD4
TDD3
TDD2
TDD1
TDD0
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
c：4 MHz タイマデータレジスタ (CUTR)
4 MHz タイマデータレジスタ 1 上位バイト (CUTR1H)
bit
アドレス： 000194H
読出し / 書込み
デフォルト値
15
14
13
12
11
10
9
8








(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
4 MHz タイマデータレジスタ 1 下位バイト (CUTR1L)
bit
アドレス： 000195H
読出し / 書込み
デフォルト値
7
6
5
4
3
2
1
0
TDR23
TDR22
TDR21
TDR20
TD19
TDR18
TDR17
TDR16
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
4 MHz タイマデータレジスタ 2 上位バイト (CUTR2H)
bit
アドレス： 000196H
読出し / 書込み
デフォルト値
15
14
13
12
11
10
9
8
TDR15
TDR14
TDR13
TDR12
TDR11
TDR10
TDR9
TDR8
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
4 MHz タイマデータレジスタ 2 下位バイト (CUTR2L)
bit
アドレス： 000197H
読出し / 書込み
デフォルト値
176
7
6
5
4
3
2
1
0
TDR7
TDR6
TDR5
TDR4
TD3
TDR2
TDR1
TDR0
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(0)
MB91360G シリーズ
29.フラッシュメモリ
MB91360G シリーズデバイスは 512 K バイトの内蔵フラッシュメモリを備えています。
(1) 概要
フラッシュメモリは , MBM29LV400C に最初に導入されたフラッシュメモリユニットとフラッシュメモリインタフェー
ス回路とで構成されています。
・ 512K ワード× 8 ビット /256 K ワード× 16 ビット /128 K ワード× 32 ビット
(64 K バイト× 3 ＋ 32 K バイト＋ 8 K バイト× 2 ＋ 16 K バイト ) セクタ
・ 自動プログラムアルゴリズム (Embedded Algorithm*) を使用
・ 消去休止 / 再起動機能
・ データポーリングまたはトグルビット機能により書込み / 消去終了を検知
・ RY/BY ピンにより書込み / 消去終了を検知
・ JEDEC 標準コマンドと互換
・ 最少 10,000 回の書込み / 消去操作を実行可能
・ セクタ消去機能 ( セクタ間の任意の組合せを消去可能 )
・ セクタ保護機能
・ 一時的セクタ保護中断機能
・ ライタにより外部ピンの制御下 , CPU により内部バスの制御下のいずれでもフラッシュメモリインタフェース回路か
らフラッシュメモリ書込み / 消去可能
*: Embedded Algorithm はアドバンスト・マイクロ・デバイス社の登録商標です。
177
MB91360G シリーズ
(2) ブロックダイヤグラム
・フラッシュメモリのブロックダイヤグラム
下にフラッシュメモリユニットのブロックダイヤグラムを示します。
構成は MBM29LV400C の場合とほとんど同じで
す。
RY/BY
バッファ
DQ0 ~ DQ15
RY/BY
消去回路
I/O バッファ
WE
BYTE
RESET
制御回路
書込み回路
CE
OE
低 VCC
検出回路
書込み / 消
去パルス
タイマ
A0 ~ A17
A-1
STB
アドレスラッチ
チップ許可 / 出力
許可回路
STB
データラッチ
Y
デコーダ
Y ゲート
X
デコーダ
セルマト
リックス
・フラッシュメモリ全体のブロックダイヤグラム
下に , フラッシュメモリインタフェース回路付きのフラッシュメモリ全体のブロックダイヤグラムを示します。
フラッシュメモリ
インタフェース回路
外部バス
インタフェース
BYTE
BYTE
CE
CE
OE
OE
WE
WE
A0 ~ A18
ユーザ
ロジック
バス
4 M ビット
フラッシュメモリ
DQ0 ~ DQ15
RY/BY
A0 ~ A17
A-1
DQ0 ~ DQ15
RY/BY
RESET
外部リセット信号
178
RY/BY
書込み許可信号
MB91360G シリーズ
・セクタの構成
書込み , バイト読出し , ハーフワード読出し
フラッシュメモリ
モード
他のモード
7FFFFH
FFFFFH
8 ビット× 2
セクタ 13
16 K バイト
7C000H
FC000H
セクタ 12
8 K バイト
7A000H
FA000H
セクタ 11
8 K バイト
78000H
F8000H
セクタ 10
32 K バイト
70000H
F0000H
セクタ 9
64 K バイト
60000H
E0000H
セクタ 8
64 K バイト
50000H
D0000H
セクタ 7
64 K バイト
40000H
C0000H
セクタ 6
16 K バイト
3C000H
BC000H
セクタ 5
8 K バイト
3A000H
BA000H
セクタ 4
8 K バイト
38000H
B8000H
セクタ 3
32 K バイト
30000H
B0000H
セクタ 2
64 K バイト
20000H
A0000H
セクタ 1
64 K バイト
10000H
90000H
セクタ 0
64 K バイト
00000H
80000H
ロングワード読出し
MSB
LSB
フラッシュ
メモリモード
他のモード
8 ビット× 2
8 ビット× 2
7FFFFH
FFFFFH
セクタ 13
16 K バイト
セクタ 6
16 K バイト
78000H
F8000H
セクタ 12
8 K バイト
セクタ 5
8 K バイト
74000H
F4000H
セクタ 11
8 K バイト
セクタ 4
8 K バイト
70000H
F0000H
セクタ 10
32 K バイト
セクタ 3
32 K バイト
60000H
E0000H
セクタ 9
64 K バイト
セクタ 2
64 K バイト
40000H
C0000H
セクタ 8
64 K バイト
セクタ 1
64 K バイト
20000H
A0000H
セクタ 7
64 K バイト
セクタ 0
64 K バイト
00000H
80000H
179
MB91360G シリーズ
(3) 書込み / 消去モード
フラッシュメモリは 2 つの異なる方法でアクセスできます。フラッシュメモリモードでは外部端子から直接書込み / 消
去でき , その他のモードでは内部バスを介して CPU から書込み / 消去できます。
これらのモードは外部モード端子によっ
て選択します。
・フラッシュメモリモード
INITX 信号がアクティブレベルの間にモード端子が 111 に設定されると , CPU が停止します。
フラッシュメモリインタ
フェース回路が外部バスインタフェースに直接接続され , 外部端子により直接制御できるようになります。
このモードで
は MCU は外部端子からは標準的フラッシュメモリのように見え , フラッシュメモリプログラマを使用して書込み / 消去
が実行可能になります。
フラッシュメモリモードでは , フラッシュメモリ自動アルゴリズムがサポートするすべての動作が可能です。
・その他のモード
フラッシュメモリは CPU メモリ空間の CS1X 領域に位置しており , 普通のマスク ROM と同様に , フラッシュメモリイ
ンタフェース回路を介して CPU から読出しアクセスおよびプログラムアクセスが可能です。
フラッシュメモリの書込み / 消去は , フラッシュメモリインタフェース回路を介して CPU からの命令によって実行され
ます。したがって , これらのモードでは , MCU が目的の基板にはんだ付けされているときでも書直しが可能です。
これらのモードでは , セクタ保護動作は実行できません。
・フラッシュメモリの制御信号
次の表に , フラッシュメモリモードにおけるフラッシュメモリの制御信号の一覧を示します。
フラッシュメモリの制御信号と MBM291V400TA の外部端子とはほぼ 1 対 1 に対応しています。
セクタ保護動作に要求
される VID (12 V) 端子は , MBM29LV400C の場合の A9, RESET, および OE に代わって MD0, MD1, および MD2 です。
フラッシュメモリモードでは , 外部データバスの幅は 8 または 16 ビットが可能です。
180
MB91360G シリーズ
■ フラッシュメモリモードの信号割当て
・MB91FV360GA/F362GB/F364G/F369GA
フラッシュメモリモードでの使用端子
MB91FV360GA
MB91F362GB
MBM29LV
400C
端子番号 端子名 端子番号 端子名
MB91F364G
MB91F369GA
端子番号
端子名
端子番号
端子名
備 考
A-1
202
A0
9
A0
92
PR0
157
A0
アドレス A(0)
A0
310
A1
10
A1
93
PR1
158
A1
アドレス A(1)
A1
201
A2
11
A2
94
PR2
159
A2
アドレス A(2)
A2
357
A3
12
A3
95
PR3
160
A3
アドレス A(3)
A3
257
A4
13
A4
96
PR4
136
D15
アドレス A(4)
A4
144
A5
14
A5
97
PR5
135
D14
アドレス A(5)
A5
309
A6
15
A6
98
PR6
134
D13
アドレス A(6)
A6
256
A7
16
A7
99
PR7
133
D12
アドレス A(7)
A7
200
A8
17
A8
102
LED0
132
D11
アドレス A(8)
A8
356
A9
18
A9
103
LED1
131
D10
アドレス A(9)
A9
308
A10
19
A10
104
LED2
130
D9
アドレス A(10)
A10
92
A11
20
A11
105
LED3
129
D8
アドレス A(11)
A11
44
A12
21
A12
107
LED4
128
D7
アドレス A(12)
A12
255
A13
22
A13
108
LED5
127
D6
アドレス A(13)
A13
143
A14
23
A14
109
LED6
126
D5
アドレス A(14)
A14
199
A15
24
A15
110
LED7
125
D4
アドレス A(15)
A15
307
A16
27
A16
113
PO4
124
D3
アドレス A(16)
A16
91
A17
28
A17
114
PO5
123
D2
アドレス A(17)
A17
142
A18
29
A18
115
PO6
122
D1
アドレス A(18)
A18






121
D0
注意事項参照
[A20]




117
DA0


注意事項参照
WE
140
CS4X
32
CS4X
116
PO7
72
INT4
書込み可能
BYTE
196
CS5X
33
CS5X
2
AN1
71
INT3
バイトアクセス
OE
305
RDY
35
RDY
54
TESTX
73
INT5
出力可能
CE
139
BGRNTX
36
BGRNTX
55
CPUTESTX
69
INT1
チップ可能
RY/BY
88
BRQ
37
BRQ
56
ATGX
68
INT0
A9(VID)
293
MD0
111
MD0
57
MD0
58
MD0
VDA9 High 電圧
RESET(VID)
31
MD1
112
MD1
58
MD1
59
MD1
VDRS High 電圧
OE(VID)
239
MD2
113
MD2
59
MD2
60
MD2
VDOE High 電圧
RESET
30
INITX
115
INITX
60
INITX
62
INITX
リセット
DQ0
46
D16
201
D16
44
IN0
139
D16
データ I/O
DQ1
95
D17
202
D17
45
IN1
140
D17
データ I/O
DQ2
1
D18
203
D18
46
IN2
141
D18
データ I/O
DQ3
148
D19
204
D19
47
IN3
142
D19
データ I/O
DQ4
205
D20
205
D20
48
OUT0
143
D20
データ I/O
Ready/Busy
( オープンドレイン )
（続く）
181
MB91360G シリーズ
（続き）
MB91FV360GA
MB91F362GB
MB91F364G
MB91F369GA
MBM29LV
400C
端子番号
端子名
端子番号
端子名
端子番号
端子名
端子番号
端子名
DQ5
45
D21
206
D21
49
OUT1
144
D21
データ I/O
DQ6
94
D22
207
D22
50
OUT2
145
D22
データ I/O
DQ7
260
D23
208
D23
51
OUT3
146
D23
データ I/O
DQ8
312
D24
1
D24
34
INT0
147
D24
データ I/O
DQ9
204
D25
2
D25
35
INT1
148
D25
データ I/O
DQ10
147
D26
3
D26
36
INT2
149
D26
データ I/O
DQ11
93
D27
4
D27
37
INT3
150
D27
データ I/O
DQ12
259
D28
5
D28
38
INT4
151
D28
データ I/O
DQ13
203
D29
6
D29
39
INT5
152
D29
データ I/O
DQ14
146
D30
7
D30
40
INT6
153
D30
データ I/O
DQ15
258
D31
8
D31
41
INT7
154
D31
データ I/O
[TMODX]
89
CS6X
34
CS6X
118
DA1
70
INT2
テストモード
プルアップ
[ATDIN]
253
DREQ2


1
AN0
74
INT6
ATD テスト
プルダウン
[EQIN]
42
A26


90
LTESTX
75
INT7
EQ テスト
プルダウン
備 考
（注意事項）
・MB91F362GB : A19( 端子 30) と A20( 端子 32) はフラッシュメモリモードでは ”L” レベルにします。
フラッシュメモリからの読出しでは , D0 ∼ D15( 端子 183 ∼ 197, 200) を出力モードに切り換
えます。
フラッシュモードでの未使用端子 (MB91F362GB) を参照してください。
・MB91F364G : DA0( 端子 117) はフラッシュメモリモードでは ”H” レベルにします。
・MB91F369GA : 端子 70 はフラッシュメモリモードでは ”H” レベルにします。また , 端子 74 と端子 75 はフラッ
シュメモリモードでは ”L” レベルにします。
ALARM ( 端子 54) は ”L” レベルにします。
他の全ての端子はフラッシュメモリモードの間 , オープンのままにします。
フラッシュメモリモードでの未使用端子 (MB91F362GB)
MB91F362GB
通常機能
フラッシュメモリモード
75, 76
DA0, DA1
出力
オープン
77
ALARM
入力
プルダウン
81 ∼ 83
TESTX, CPUTESTX,
LTESTX
入力
プルアップまたはオープン
( 初期プルアップ )
114
HSTX
入力
プルアップまたはオープン
( 初期プルアップ )
116
MONCLK
出力
オープン
117
SELCLK
入力
プルアップ
119, 121
X0, X0A
入力
プルダウン
120, 122
X1, X1A
出力
オープン
124
CPO
出力
オープン
125
VCI
入力
プルダウン
入力
プルアップ
他の全信号
182
備 考
端子番号
MB91360G シリーズ
・MB91F365GB/F366GB/F367GB/F368GB/F376G
フラッシュメモリモードでの使用端子
MBM29LV
400C
MB91F365GB/
MB91F366GB
MB91F367GB/
MB91F368GB
MB91F376G
備 考
端子番号
端子名
端子番号
端子名
端子番号
端子名
A-1
96
PWM1P0
96
PR0
96
PWM1P0
アドレス A(0)
A0
97
PWM1M0
97
PR1
97
PWM1M0
アドレス A(1)
A1
98
PWM2P0
98
PR2
98
PWM2P0
アドレス A(2)
A2
99
PWM2M0
99
PR3
99
PWM2M0
アドレス A(3)
A3
101
PWM1P1
101
PR4
101
PWM1P1
アドレス A(4)
A4
102
PWM1M1
102
PR5
102
PWM1M1
アドレス A(5)
A5
103
PWM2P1
103
PR6
103
PWM2P1
アドレス A(6)
A6
104
PWM2M1
104
PR7
104
PWM2M1
アドレス A(7)
A7
106
PWM1P2
106
PS0
106
PWM1P2
アドレス A(8)
A8
107
PWM1M2
107
PS1
107
PWM1M2
アドレス A(9)
A9
108
PWM2P2
108
PS2
108
PWM2P2
アドレス A(10)
A10
109
PWM2M2
109
PS3
109
PWM2M2
アドレス A(11)
A11
111
PWM1P3
111
PS4
111
PWM1P3
アドレス A(12)
A12
112
PWM1M3
112
PS5
112
PWM1M3
アドレス A(13)
A13
113
PWM2P3
113
PS6
113
PWM2P3
アドレス A(14)
A14
114
PWM2M3
114
PS7
114
PWM2M3
アドレス A(15)
A15
91
PG3
91
PG3
91
PG3
アドレス A(16)
A16
92
PG4
92
PG4
92
PG4
アドレス A(17)
A17
93
PG5
93
PG5
93
PG5
アドレス A(18)
A18




89
PG1
アドレス A(19)
[A20]




88
PG0
プルアップ
注意事項参照
WE
31
BOOT
31
BOOT
31
BOOT
書込み可能
BYTE
32
TESTX
32
TESTX
32
TESTX
バイトアクセス
OE
51
IN1
51
IN1
51
IN1
出力可能
CE
50
IN0
50
IN0
50
IN0
チップ可能
RY/BY
38
MONCLK
38
MONCLK
38
MONCLK
A9(VID)
57
MD0
57
MD0
57
MD0
VDA9 High 電圧
RESET(VID)
58
MD1
58
MD1
58
MD1
VDRS High 電圧
OE(VID)
59
MD2
59
MD2
59
MD2
VDOE High 電圧
RESET
60
INITX
60
INITX
60
INITX
リセット
DQ0
117
PJ0
117
PJ0
117
PJ0
データ I/O
DQ1
118
PJ1
118
PJ1
118
PJ1
データ I/O
DQ2
119
PJ2
119
PJ2
119
PJ2
データ I/O
DQ3
120
PJ3
120
PJ3
120
PJ3
データ I/O
DQ4
52
IN2
52
IN2
52
IN2
データ I/O
Ready/Busy
( オープンドレイン )
（続く）
183
MB91360G シリーズ
（続き）
MBM29LV
400C
MB91F365GB/
MB91F366GB
MB91F367GB/
MB91F368GB
MB91F376G
備 考
端子番号
端子名
端子番号
端子名
端子番号
端子名
DQ5
53
IN3
53
IN3
53
IN3
データ I/O
DQ6
54
OUT0
54
OUT0
54
OUT0
データ I/O
DQ7
55
OUT1
55
OUT1
55
OUT1
データ I/O
DQ8
39
INT0
39
INT0
39
INT0
データ I/O
DQ9
40
INT1
40
INT1
40
INT1
データ I/O
DQ10
41
INT2
41
INT2
41
INT2
データ I/O
DQ11
42
INT3
42
INT3
42
INT3
データ I/O
DQ12
43
INT4
43
INT4
43
INT4
データ I/O
DQ13
44
INT5
44
INT5
44
INT5
データ I/O
DQ14
45
INT6
45
INT6
45
INT6
データ I/O
DQ15
46
INT7
46
INT7
46
INT7
データ I/O
[TMODX]
33
CPUTESTX
33
CPUTESTX
33
CPUTESTX
テストモード
プルアップ
[ATDIN]
63
SOT4
63
SOT4
63
SOT4
ATD テスト
プルダウン
[EQIN]
90
PG2
90
PG2
90
PG2
EQ テスト
プルダウン
（注意事項）MB91F376G : 768KB フラッシュマクロでは , A18 はフラッシュマクロの追加入力端子になります。
端子 88 (PG0) に接続した線 (A20) を ”H” レベルにしてください。
フラッシュメモリモードでの未使用端子 (MB91F365GB/F366GB/F367GB/F368GB/F376G)
MB91F365GB/F366GB/F367GB/F368GB/F376G
通常機能
端子状態
35
X0
入力
プルアップ
36
X1
出力
オープン
66
SIN3
出力
オープン
67
SOT3
出力
オープン
68
SCK3
出力
オープン
27
DA0/X0A
出力 / 入力
オープン / プルアップ
28
DA1/X1A
出力
オープン
29
ALARM
入力
プルアップ
入力
プルアップ
他の全信号
184
備 考
端子番号
MB91360G シリーズ
(4) フラッシュ制御ステータスレジスタ (FMCS)
デバイスに使用されるフラッシュメモリマクロ：
通常フラッシュマクロ：MB91F362GB
高速フラッシュマクロ：MB91FV360GA
アドレス
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
FACCEN


RDYEG*
RDY
RDYI
WE
LPM
アクセス
R/W
R/W
R/W
R
R
R/W
R/W
R/W
初期値
1
1
1
0
X
0
0
0
ブート ROM
実行後の値
0
1
1
0
X
0
0
0
FV360GA, F362GB： 00007000H
＊ : RDYEG は使用禁止です。
185
MB91360G シリーズ
(5) 読出し / 書込みアクセス
フラッシュメモリモードでは , フラッシュメモリの読出し / 書込みアクセスは外部端子の制御のもとで行わなければな
りません。しかし , CPU アクセスについては , フラッシュメモリはフラッシュメモリインタフェース回路によって制御さ
れるので , 読出し / 書込みアクセスに対する特別な制約はありません。
この項では, “書込みアクセス” は直接“フラッシュメモリプログラミング”を意味しません。“書込みアクセス”は暗にフ
ラッシュコマンドが起動されることを意味します。
・フラッシュメモリモードでの読出し / 書込みアクセス
次の表に , フラッシュメモリモードにおける読出し / 書込みアクセスのための端子の設定を示します。
フラッシュメモリ
ライタに接続した場合は , これらのピンの制御については特別な問題はありません。しかし , その他の場合は , タイミング
仕様に適合しなければなりません。
フラッシュメモリモードにおける読出し / 書込みアクセスのための端子の設定条件
操作
BGRNTX (CE)
RDY (OE)
CS4X (WE)
A0 ∼ A18
D16 ∼ D31
INIT
読出し
L
L
H
読出しアドレス
DOUT
H
書込み
L
H
L
書込みアドレス
DIN
H
出力禁止
L
H
H
x
High-Z
H
待機
H
x
x
x
High-Z
H
ハードウェア
リセット
x
x
x
x
High-Z
L
（注意事項）この表では F362GB での端子名を使用しています。他のデバイス上での端子名の一致を確認してください。
・CPU による読出しアクセス
フラッシュ待機制御レジスタ (FMWT)
アドレス
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
00007004H


FAC1
FAC0
EQINH
WTC2
WTC1
WTC0
アクセス

R/W
R/W
R/W
R/W
R/W
R/W
R/W
初期値
186

0
0
0
0
0
1
1
ブート ROM 通常フラッシュ
マクロ実行後の値

0
0
0
0
0
1
1
ブート ROM 高速フラッシュ
マクロ実行後の値

0
0
1
0
0
1
1
MB91360G シリーズ
通常フラッシュマクロ：推奨設定
クロック変調を適用しない場合
FACC ロー時間サ
WTC0 イクル数 / 待機サ
イクル数
CLKB 無変調コア
クロック周波数
[MHz]
FAC1
FAC0
64
0
1
0
0
1
1
1/3
13H
48
0
1
0
0
1
1
1/3
13H
40
0
1
0
0
1
0
1/2
12H
32
0
0
0
0
1
0
0.5 / 2
02H
24
0
0
0
0
0
1
0.5 / 1
01H
16
0
0
0
0
0
1
0.5 / 1
01H
EQINH WTC2
WTC1
FMWT
クロック変調を適用する場合
FACC ロー時間
サイクル数 / 待機
サイクル数
FMWT
1
1/3
13H
1
1
1/3
13H
0
1
0
1/2
12H
0
0
1
0
0.5 / 2
02H
0
0
0
1
0.5 / 1
01H
CLKB コア
クロック周波数
[MHz]
ピーク
最高
周波数
FAC1
48
64
0
1
0
0
1
32
48
0
1
0
0
24
40
0
1
0
24
32
0
0
16
24
0
0
FAC0 EQINH WTC2 WTC1 WTC0
1 FACC ロー時間サイクルおよび 3 待機サイクルの場合のフラッシュメモリ読出しアクセス例
1 サイクル
FACC = "L"
3 ウェイトサイクル
コア
クロック
CLKB
FA
A1
A2
A3
F-bus
待機
FWAITR
FACC
F-bus
アドレス
フラッシュ用
FACC
tFP*
tFACC
FD
D1
F-bus
データ
＊：tFP の最小値は 15 ns であり , tFACC の最小値は 40 ns です。
187
MB91360G シリーズ
高速フラッシュマクロ：推奨設定
クロック変調を適用しない場合
ATDIN ハイ時間
WTC0 サイクル数 / 待機
サイクル数
CLKB 無変調コア
クロック周波数
[MHz]
FAC1
FAC0
EQINH
WTC2
WTC1
64
0
1
0
0
1
1
1/3
13H
48
0
0
0
0
1
0
0.5 / 2
02H
40
0
0
0
0
1
0
0.5 / 2
02H
32
0
0
1
0
0
1
0.5 / 1
09H
24
0
0
0
0
0
1
0.5 / 1
01H
16
0
0
0
0
0
1
0.5 / 1
01H
FMWT
クロック変調を適用する場合
CLKB コア
ピーク
クロック周波数 最高
[MHz]
周波数
FAC1
FAC0
EQINH WTC2
WTC1
ATDIN ハイ時間
WTC0 サイクル数 / 待機
サイクル数
48
64
0
1
0
0
1
1
1/3
13H
32
48
0
0
0
0
1
0
0.5 / 2
02H
24
40
0
0
0
0
1
0
0.5 / 2
12H
24
32
0
0
1
0
0
1
0.5 / 1
09H
16
24
0
0
0
0
0
1
0.5 / 1
01H
1 ATDIN ハイ時間サイクルおよび 3 待機サイクルの場合のフラッシュメモリ読出しアクセス例
1 サイクル
ATDIN = "H"
3 ウェイトサイクル
コア
クロック
CLKB
F-bus
FA
A1
A2
A3 アドレス
F-bus
待機
FWAITR
ATDIN
EQIN
フラッシュ用
ATDIN
tWATD ∗1
tWEQ
FD
D1
tACC ∗3
tRC∗2
＊ 1：tWATD の最小値は 10 ns であり , tWEQ の最小値は 20 ns です。
＊ 2：tRC の最小値は 40 ns です。
＊ 3：tACC の最大値は tWATD ＋ tWEQ ＋ 5 ns です。
188
FMWT
フラッシュ用
EQIN
F-bus
データ
MB91360G シリーズ
・CPU による書込みアクセス
次の表に , フラッシュメモリへの書込みアクセスに対する WTC2 ∼ WTC0 の推奨設定を示します。
書込み動作に対して
は , FMCS の FACCEN は 1 に設定します。
したがって , 書込み動作に対しては , FAC1, FAC0, および EQINH レジスタの設
定は意味をもちません。
クロック変調を適用しない場合
CLKB 無変調コア
クロック周波数
[MHz]
WTC2
WTC1
WTC0
待機サイクル数
FMWT
書込み動作に対しては設定できません。
64
48
1
0
0
4
X4H
40
1
0
0
4
X4H
32
0
1
0
2
X2H
24
0
1
0
2
X2H
16
0
0
1
1
X1H
クロック変調を適用する場合
CLKB コアクロック周波数 ピーク最高
周波数
[MHz]
[MHz]
WTC2
WTC1
WTC0
待機サイクル
数
FMWT
書込み動作に対しては設定できません。
48
64
32
48
1
0
0
4
X4H
24
40
1
0
0
4
X4H
24
32
0
1
0
2
X2H
16
24
0
1
0
2
X2H
189
MB91360G シリーズ
(6) 自動書込み / 消去
フラッシュメモリモードにもその他のモードにもかかわりなく , フラッシュメモリユニットの書込み / 消去動作はフ
ラッシュメモリ自動アルゴリズムを起動して実行されます。
自動アルゴリズムを起動するために , 各種の書込みアクセスシーケンスは 1 サイクル∼ 6 サイクルで実行されます。
そ
れらのシーケンスはフラッシュコマンドと呼ばれます。
・フラッシュコマンド
フラッシュメモリユニットの自動アルゴリズムを起動するためのフラッシュコマンドは 4 つあります。それらは , Read/
Reset ( 読出し / リセット ) , Write ( 書込み ) , Chip Erase ( チップ消去 ) , および Sector Erase ( セクタ消去 ) です。
セクタ消去
動作用には Erase Suspend ( 消去一時中断 ) および Erase Resume ( 消去再開 ) 両コマンドもあります。
次の 2 つの表に , フラッシュメモリモードおよびその他のモードで使用されるコマンドシーケンスの一覧を示します。
・コマンドシーケンス
コマンドシーケンス一覧 (CPU アクセスの場合 )
バスの バスの最初の バスの 2 番目 バスの 3 番目 バスの 4 番目 バスの 5 番目 バスの 6 番目
コマン
の読出し / 書
書込み
の書込み
の書込み
の書込み
の書込み
書込み
ドシー
サイクル
サイクル
サイクル
サイクル
サイクル
込みサイクル
サイク
ケンス
ル数 アドレス データ アドレス データ アドレス データ アドレス データ アドレス データ アドレス データ
Read/
Reset*
1
**xxxx
Read/
Reset*
4
Write










**5554 xxAA
**aaa8
xx55
**5554
xxF0
RA
RD




4
**5554 xxAA
**aaa8
xx55
**5554
xxA0
PA
(even)
PD
(harf
word)




Chip
Erase
6
**5554 xxAA
**aaa8
xx55
**5554
xx80
**5554
xxAA
**aaa8
xx55
**5554
xx10
Sector
Erase
6
**5554 xxAA
**aaa8
xx55
**5554
xx80
**5554
xxAA
**aaa8
xx55
SA
(even)
xx30
xxF0
Sector Erase
Suspend
アドレス **xxxx またはデータ xxB0H を入力すると , セクタ消去が一時中断されます。
Sector Erase
Resume
アドレス **xxxx またはデータ xx30H を入力すると , セクタ消去が一時中断され , 再開されます。
表のなかのアドレスは CPU メモリ空間内の値です。
アドレスおよびデータはすべて 16 進値です。ただし , x は任意の値
であり , ** には F362GB/FV360GA では 08 ∼ 0F の範囲の値をそれぞれ指定できます。
＊：Read/Reset コマンドはフラッシュメモリをリードモードへリセットします。
190
MB91360G シリーズ
コマンドシーケンス一覧 ( フラッシュメモリモードの場合 )
バスの バスの最初の バスの 2 番目 バスの 3 番目 バスの 4 番目 バスの 5 番目 バスの 6 番目
コマン
の読出し / 書
書込み
の書込み
の書込み
の書込み
の書込み
書込み
ドシー
サイクル
サイクル
サイクル
サイクル
サイクル
サイク
込みサイクル
ケンス
ル数 アドレス データ アドレス データ アドレス データ アドレス データ アドレス データ アドレス データ
Read/
Reset*
1
nxxxx
F0










Read/
Reset*
4
naaaa
AA
n5554
55
naaaa
F0
RA
RD




Write
4
naaaa
AA
n5554
55
naaaa
A0
PA
(even)
PD
(word)




Chip
Erase
6
naaaa
AA
n5554
55
naaaa
80
naaaa
AA
n5554
55
naaaa
10
Sector
Erase
6
naaaa
AA
n5554
55
naaaa
80
naaaa
AA
n5554
55
SA
(even)
30
Sector Erase
Suspend
アドレス nxxxx またはデータ B0H を入力すると , セクタ消去が一時中断されます。
Sector Erase
Resume
アドレス nxxxx またはデータ 30H を入力すると , セクタ消去が一時中断され , 再開されます。
表のなかのアドレスはライタアドレスの値です。アドレスおよびデータはすべて 16 進値です。ただし , x は任意の値であ
り , n には 0 ∼ 7 の範囲の値を指定できます。
RA：読出しアドレス。
PA：書込みアドレス・偶数アドレスのみ指定可能。
SA：セクタアドレス ( 次表を参照してください ) ・偶数アドレスのみ指定可能。
RD：読出しデータ。
PD：書込みデータ ・ワードデータのみ指定可能。
＊：Read/Reset コマンドはフラッシュメモリをリードモードへリセットします。
191
MB91360G シリーズ
ハーフワードモードのセクタアドレス
192
セクタ
A18
A17
A16
A15
A14
A13
アドレス範囲
SA13
1
1
1
1
1

7C000H ∼ 7FFFFH
SA12
1
1
1
1
0
1
7A000H ∼ 7BFFFH
SA11
1
1
1
1
0
0
78000H ∼ 79FFFH
SA10
1
1
1
0


70000H ∼ 77FFFH
SA9
1
1
0



60000H ∼ 6FFFFH
SA8
1
0
1



50000H ∼ 5FFFFH
SA7
1
0
0



40000H ∼ 4FFFFH
SA6
0
1
1
1
1

3C000H ∼ 3FFFFH
SA5
0
1
1
1
0
1
3A000H ∼ 3BFFFH
SA4
0
1
1
1
0
0
38000H ∼ 39FFFH
SA3
0
1
1
0


30000H ∼ 37FFFH
SA2
0
1
0



20000H ∼ 2FFFFH
SA1
0
0
1



10000H ∼ 1FFFFH
SA0
0
0
0



00000H ∼ 0FFFFH
MB91360G シリーズ
(7) フラッシュメモリへの接続
MB91360G シリーズのフラッシュメモリモードは主にフラッシュメモリライタへの外部接続を目的としています。フ
ラッシュ制御信号一覧表に示されているように , MB91360G シリーズと MBM29LV400C (4 M ビットフラッシュメモリ )
とでは , 外部端子にわずかな相違があります。MBM29LV400C のライタに接続するには , ソケットアダプタが必要です。
ソケットアダプタ
フラッシュ
ライタ
A9
MB91F362GB
MB91FV360GA
MB91F369GA
A10
D9
INITX
INITX
RDY
INT5
MD0
MD0
MD1
MD1
MD2
MD2
2.2 kΩ
RESET
2.2 kΩ
OE
2.2 kΩ
2.2 kΩ
2.2 kΩ
2.2 kΩ
193
MB91360G シリーズ
(8) フラッシュメモリ使用上の注記
以下に , MB91360G シリーズデバイスのフラッシュメモリに関する注意事項を示します。
・ハードウェアリセット (INITX) の入力
自動アルゴリズムが起動されておらず , 読出し動作の進行中にハードウェアリセットを入力するには , 最低 500 ns の
ローレベル幅を取る必要があります。つまり, その場合は, ハードウェアリセットが起動された後にフラッシュメモリから
データが読めるまでには最高 500 ns が必要です。
同様に , 自動アルゴリズムが起動されていて , 書込み / 消去動作が進行中にハードウェアリセットを入力するには , 最低
50 ns のローレベル幅を取る必要があります。つまり , その場合は , ハードウェアリセットの実行が終了してフラッシュメ
モリが初期化されてからデータが読めるまでに 20 µs が必要です。
書込み動作中にハードウェアリセットが実行されると , 不確定な値が書かれます。
消去動作中にハードウェアリセット
が実行された場合は , 消去中のセクタが使用不可能になることがあります。
・ソフトウェアリセット , ウォッチドッグタイマリセット , およびハードウェアスタンバイの取消し
CPU アクセスでフラッシュメモリの書込み / 消去動作を行っているとき , 自動アルゴリズムの動作中にソフトウェアリ
セット , ウォッチドッグタイマリセット , ハードウェアスタンバイのいずれかのリセット条件が発生した場合は , CPU が
暴走することがあります。この状況が発生する原因は, リセットによって, 自動アルゴリズムがフラッシュメモリユニット
を初期化しないで実行を続け , リセットが解除された後に CPU がシーケンスを起動したときにフラッシュメモリユニッ
トが読出し状態になれないことによります。フラッシュメモリの書込み / 消去中はそれらのリセット条件を禁止してくだ
さい。
・フラッシュメモリのプログラムアクセス
自動アルゴリズムが動作しているときは , フラッシュメモリの読出しアクセスは禁止されます。CPU のメモリアクセス
モードが内部 ROM モードに設定されているときは , 書込み / 消去はプログラム領域を RAM など別の領域に切り替えてか
ら開始してください。
その場合は , 割込みベクタがあるセクタが消去されると , 割込み処理が実行できません。
同じ理由から , 自動アルゴリズムの動作中はすべての割込み発生源を禁止してください。
・保持機能
CPU が保持要求を受け取ると , フラッシュメモリユニットの書込み信号 WE のスキューが生じ , 書込み / 消去動作の誤
りの原因になることがあります。保持要求の受取りが許可されているときは, フラッシュ制御ステータスレジスタ (FMCS)
の WE ビットが 0 であることを確認してください。
・VID の印加
供給電圧がオンになると終了します。
セクタ保護動作に必要な VID の印加は常に開始しなければなりません。
194
MB91360G シリーズ
(9) フラッシュメモリモードのタイミングダイヤグラム
下に , フラッシュメモリモードにおける各外部端子のタイミングダイヤグラムを示します。
・読出しアクセスによるデータ読出し
tRC
A18 ∼ A0
アドレス安定
tAC
120 ns
30 ns
BGRNTX (CE)
RDY (OE)
tOE
50 ns
120 ns (TOGGLE) /
0 ms ( 読出し )
tDF
tOEH
CS4X (WE)
tOH
0
tCE
120 ns
High-Z
D31 ∼ D16
High-Z
出力確定
・書込みデータポーリング読出し (WE 制御 )
3 番目の
バスサイクル
A18 ∼ A0
データポーリング
7AAAAH
PA
tWC
tAS
PA
tRC
tAH
BGRNTX (CE)
tGHEL
RDY (OE)
tWP
tWHWH1
CS4X (WE)
tOE
tWPH
tCS
tDF
tDH
D31 ∼ D16
A0H
PD
D23
DOUT
tDS
tOH
VDD (5.0 V)
tCE
PA：書込みアドレス
PD：書込みデータ
D23：書込みデータの反転出力
DOUT：書込みデータの出力
( 注意事項 ) 4 バスサイクルのうちの最後の 2 サイクルについて示してあります。
195
MB91360G シリーズ
・書込みデータポーリング読出し (CE 制御 )
3 番目の
バスサイクル
A18 ∼ A0
データポーリング
7AAAAH
PA
tWC
tAS
PA
tAH
tWH
BGRNTX (CE)
tGHEL
RDY (OE)
tCP
tWHWH1
CS4X (WE)
tCPH
tWS
tDH
D31 ∼ D16
A0H
PD
DOUT
D23
tDS
VDD (5.0 V)
PA：書込みアドレス
PD：書込みデータ
D23：書込みデータの反転出力
DOUT：書込みデータの出力
( 注意事項 ) 4 バスサイクルのうちの最後の 2 サイクルについて示してあります。
・チップ消去 / セクタ消去コマンドシーケンス
tAS
A18 ∼ A0
7AAAAH
tAH
75554H
7AAAAH
7AAAAH
75554H
SA*
BGRNTX (CE)
tGHWL
RDY (OE)
tWP
CS4X (WE)
tWPH
tCS
D31 ∼ D16
tDH
AAH
tDS
55H
80H
AAH
55H
10H/30H
VDD
tVCS
＊：SA はセクタ消去のセクタアドレスです。7AAAAH ( または 6AAAAH) はチップ消去のアドレスです。
196
MB91360G シリーズ
・データポーリング
tCH
BGRNTX (CE)
tOE
tDF
RDY (OE)
tOEH
CS4X (WE)
tCE
tOH
*
D23
D23 ＝
有効データ
D23
High-Z
tWHWH1 または tWHWH2
D31 ∼ D16
D31 ∼ D16
＝有効データ
D31 ∼ D16 ＝無効
tEOE
＊：DQ7 は有効データです ( デバイスは自動動作を終了します ) 。
・トグルビット
BGRNTX (CE)
tOEH
RDY (OE)
tOES
CS4X (WE)
D31 ∼ D16
D22
＝トグル
D22
＝トグル
*
D22 ＝
トグル停止
D31 ∼ D16
＝有効
tOE
＊：DQ6 はトグル動作を停止します ( デバイスは自動動作を終了します ) 。
・書込み / 消去時の RY/BY タイミング
BGRNTX (CE)
最後の書込みパルスの立上りエッジ
RDY (OE)
書込みまたは
消去動作
CS4X (WE)
tBUSY
197
MB91360G シリーズ
・INITX および RY/BY のタイミング
BGRNTX (CE)
CS4X (WE)
tRP
BRQ (RY/BY)
tREADY
・セクタ保護許可 / セクタ保護検証
A18 ∼ A13
SAx
A7, A2, A1
(A7, A2, A1) = (0, 1, 0)
MD0 (A9 (VID))
SAy
12 V
5V
12 V
MD2 (OE (VID)) 5 V
tVLHT
tVLHT
CS4X (WE)
tWPP
RDY (OE)
tOESP
D31 ∼ D16
tCSP
01H
tOE
SAx：最初のセクタアドレス
SAy：次のセクタアドレス
198
MB91360G シリーズ
・セクタ保護一時取消し
MD1
(RESET (VID))
12 V
5V
5V
BGRNTX (CE)
CS4X (WE)
tVLHT
BRQ (RY/BY)
書込み / 消去コマンドシーケンス
セクタ保護取消し
199
MB91360G シリーズ
(10) フラッシュメモリモードの AC 特性
下の表に , フラッシュメモリモードにおける MB91360G シリーズの外部端子の AC 仕様を示します。
これらの仕様は , フ
ラッシュメモリモードで読出し / 書込みアクセスを実行する場合に適用されます。
これらの仕様は , 通常モードでのアクセ
スの場合およびフラッシュメモリライタを使用する場合には必要ありません。
これらの値は予告なしに変更されることがあります。
・読出しアクセス
読出しアクセスの AC 特性
( 推奨条件下における値 )
項 目
記 号
テスト条件
読出しサイクル時間
tRC
アドレスアクセス時間
規 格 値
単 位
最 小
標 準
最 大

120


ns
tACC
CE ＝ VIL
OE ＝ VIL


120
ns
データ出力への CE
tCE
OE ＝ VIL


120
ns
データ出力への OE
tOE



50
ns
出力フローティングへの CE
tDF



30
ns
出力フローティングへの OE
tDF



30
ns
前のサイクルのデータ出力保持時間
tOH

0


ns
tReady



20
µs
読出しモード復帰の場合の INITX 端子
200
MB91360G シリーズ
・書込み [ 書込み / 消去コマンド ] アクセス (WE 制御 )
書込みアクセス (WE 制御 ) の AC 特性
( 推奨条件下における値 )
項 目
記 号
規 格 値
最 小
標 準
最 大
単位
書込みサイクル時間
tWC
120


ns
アドレスセットアップ時間
tAS
0


ns
アドレス保持時間
tAH
50


ns
データセットアップ時間
tDS
50


ns
データ保持時間
tDH
0


ns
出力許可セットアップ時間
tOES
0


ns
0


ns
10


ns
tGHWL
0


ns
CE セットアップ時間
tCS
0


ns
CE 保持時間
tCH
0


ns
書込みパルス幅
tWP
50


ns
書込みパルス幅ハイレベル
tWPH
20


ns
tWHWH1

8

µs
tWHWH2

1
15
s
VCC セットアップ時間
tVCS
50


µs
電圧遷移時間
tVLHL
4


µs
出力許可保持時間
読出し
トグルおよびデータポーリング
書込み前読出し回復時間
書込み持続時
セクタ消去持続時間
＊1
＊2
tOEH
tWPP
100


µs
WE 有効性確認のための OE セットアップ時間
＊2
tOESP
4


µs
WE 有効性確認のための CE セットアップ時間
＊2
tCSP
4


µs
tRP
500


ns
tBUSY
50


ns
書込みパルス幅
＊2
INIT パルス幅
書込み / 消去が許可されるまでの RY/BY 遅延
＊ 1：消去前の内部プリプログラミング時間は含まれません。
＊ 2：セクタ保護のみに適用されます。
201
MB91360G シリーズ
・書込み [ 書込み / 消去コマンド ] アクセス (CE 制御 )
書込みアクセス (CE 制御 ) の AC 特性
( 推奨条件下における値 )
項 目
記 号
規 格 値
最 小
標 準
最 大
単位
書込みサイクル時間
tWC
120


ns
アドレスセットアップ時間
tAS
0


ns
アドレス保持時間
tAH
50


ns
データセットアップ時間
tDS
50


ns
データ保持時間
tDH
0


ns
出力許可セットアップ時間
tOES
0


ns
0


ns
10


ns
tGHWL
0


ns
WE セットアップ時間
tWS
0


ns
WE 保持時間
tWH
0


ns
CE パルス幅
tCP
50


ns
CE パルス幅ハイレベル
tCPH
20


ns
tWHWH1

16

µs
tWHWH2

1.5
30
s
VCC セットアップ時間
tVCS
50


µs
INIT パルス幅
tRP
500


ns
tBUSY
50


ns
出力許可保持時間
読出し
トグルおよびデータポーリング
書込み前読出し回復時間
書込み持続時間
セクタ消去持続時間
＊
書込み / 消去が許可されるまでの RY/BY 遅延
tOEH
＊：消去前の内部プリプログラミング時間は含まれません。
202
MB91360G シリーズ
■ 電気的特性
1. 絶対最大定格
項 目
記 号
定 格 値
最 小
最 大
単 位
デジタル電源電圧
VDD - VSS
− 0.3
＋ 6.0
V
外部インタフェース供給
VDD35-VSS
− 0.3
＋ 6.0
V
HVDD - HVSS
− 0.3
＋ 6.5
V
保存温度
Tstg
− 55
＋ 125
消費電力
PTOT

VIDIG
− 0.3
ステッピングモータコントローラ
電源電圧
デジタル入力電圧
＊
4
°C
W
TA ＝＋ 25 °C
＋ 5.8
V
VSS ＝ 0 V, VDD ＝ 5 V
＊
＊1
備 考
3
アナログ入力電圧
VIA
− 0.3
＋ 5.8
V
AVSS ＝ 0 V, AVCC ＝ 5 V
アナログ電源電圧
AVCC - AVSS
− 0.3
＋ 5.8
V
AVSS ＝ 0 V
アナログ基準電圧
VREFH/L - VSSA
− 0.3
＋ 5.8
V
AVSS ＝ 0 V
II/O DC
− 2.0
＋ 2.0
mA
∑II/O DC ＜ ISRUN, ＊ 2
∑II/O DC

20
mA
＊
デジタル I/O 流入定常 DC 電流
デジタル I/O 流入定常総 DC 電流
2
＊ 1：許容可能なデジタル I/O 流入定常 DC 電流を最大限に利用すると , VIDIG の最小値が下がります。
＊ 2：・該当端子：D0 ∼ D31, A0 ∼ A20, CS0X ∼ CS6X, RDY, BGRNTX, BRQ, RDX, WR0X ∼ WR3X, AS, ALE, CLK,
DREQ0, DACK0, DEOP0, INT0 ∼ INT7, SGO, SGA, SDA, SCL, SOT0, SIN0, SCK0, OCPA0 ∼ OCPA3, TX0,
TX1, RX0, RX1, SOT3, SOT4, SIN3, SIN4, SCK3, SCK4, LED0 ∼ LED7 (MB91F362GB のみ ) ,
IN0 ∼ IN3 (MB91F362GB のみ ) , OUT0 ∼ OUT3 (MB91F362GB のみ ) , OCPA4 ∼ OCPA7 (MB91F362GB
のみ ) , SOT1, SOT2 (MB91F362GB のみ ) , SIH1, SIH2 (MB91F362GB のみ ) ,
SCK1, SCK2 (MB91F362GB のみ ) , PWM1P0 ∼ PWM1P3 (MB91F362GB のみ ) ,
PWM1M0 ∼ PWM1M3 (MB91F362GB のみ ) , PWM2P0 ∼ PWM2P3 (MB91F362GB のみ ) ,
PWM2M0 ∼ PWM2M3 (MB91F362GB のみ )
・推奨動作条件内でご使用ください。
・直流電圧 ( 電流 ) でご使用ください。
・＋ B 信号とマイコンの間には , 必ず制限抵抗を接続し＋ B 信号を印加してください。
・＋ B 入力時にマイコン端子に入力される電流が , 瞬時・定時を問わず規格値以下になるように制限抵抗の値を設定
してください。
・低消費電力モードなどマイコンの駆動電流が少ない動作状態では , ＋ B 入力電位が保護ダイオードを通して VCC
端子の電位を上昇させ , 他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・マイコン電源が OFF 時 (0 V に固定していない場合 ) ＋ B 入力がある場合は , 端子から電源が供給されているため ,
不完全な動作を行う可能性がありますのでご注意ください。
・電源投入時に＋ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない電源
電圧になる可能性がありますのでご注意ください。
・＋ B 入力端子は , オープン状態にならないようにご注意ください。
・A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子 , コンパレータ入力端子など ) は , ＋ B 入力ができませ
んのでご注意ください。
・推奨回路：
・入出力等価回路
保護ダイオード
VCC
P-ch
＋ B 入力 (0 V ∼ 16 V)
制限抵抗
N-ch
R
（続く）
203
MB91360G シリーズ
（続き）
＊ 3 : 各品種により異なる ( 最大消費電力を参照してください )。
＊ 4 : MB91F362GBおよびMB91F369GAの外部インタフェースは, VDD35端子に低電圧(標準：3.3V)を加えて動作可能です。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。
したがって , 定格を一項目でも超えることのないようご注意ください。
最大消費電力
デバイス名
最大消費電力
デバイス名
最大消費電力
MB91FV360GA
2.5 W
MB91F365GB
1.3 W
MB91F362GB
2.5 W
MB91F366GB
1.3 W
MB91F364G
1.2 W
MB91F367GB
1.3 W
MB91F376G
1.2 W
MB91F368GB
1.3 W
MB91F369GA
2.5 W
MB91366GA
1.3 W
絶対最大 I/O 出力電流
パラメータ
"L" レベル最大出力電流
＊1
"L" レベル平均出力電流
＊2
"L" レベル総出力電流
"L" レベル総平均出力電流
＊2
記号
定格
単位
I/O 回路形式 / 備考
最小
最大
IOL1

15
mA
IOL2

35
mA
J(LED)
IOL3

40
mA
K, M(SMC)
IOL4

10
mA
Y, TA(I2C)
IOL5

20
mA
Q1(MONCLK)
IOLAV1

4
mA
IOLAV2

24
mA
J(LED)
IOLAV3

30
mA
K, M(SMC)
IOLAV4

3
mA
Y, TA(I2C)
IOLAV5

8
mA
Q1(MONCLK)
ΣIOL1

100
mA
ΣIOL2

100
mA
J (LED)
ΣIOL3

240
mA
K, M (SMC)
ΣIOL4


mA
Y, TA (I2C)
ΣIOL5


mA
Q1 (MONCLK)
ΣIOLAV1

50
mA
ΣIOLAV2

50
mA
J (LED)
ΣIOLAV3

155
mA
K, M (SMC)
ΣIOLAV4


mA
Y, TA (I2C)
ΣIOLAV5


mA
Q1 (MONCLK)
＊
＊
＊
＊
3
3
3
＊4
＊4
3
＊4
＊4
（続く）
204
MB91360G シリーズ
（続き）
パラメータ
"H" レベル最大出力電流＊ 1
"H" レベル平均出力電流＊ 2
"H" レベル総出力電流
"H" レベル総平均出力電流＊ 2
＊1
＊2
＊3
＊4
:
:
:
:
記号
定格
単位
I/O 回路形式 / 備考
最小
最大
IOH1

− 15
mA
IOH2

− 25
mA
J (LED)
IOH3

− 40
mA
K, M (SMC)
IOH4

− 10
mA
Y, TA (I2C)
IOH5

− 20
mA
Q1 (MONCLK)
IOHAV1

−4
mA
IOHAV2

− 14
mA
J (LED)
IOHAV3

− 30
mA
K, M (SMC)
IOHAV4

−3
mA
Y, TA (I2C)
IOHAV5

−8
mA
Q1 (MONCLK)
ΣIOH1

− 100
mA
ΣIOH2

− 50
mA
J (LED)
ΣIOH3

− 240
mA
K, M (SMC)
ΣIOH4


mA
Y, TA (I2C)
ΣIOH5


mA
Q1 (MONCLK)
ΣIOHAV1

− 50
mA
ΣIOHAV2

− 25
mA
J (LED)
ΣIOHAV3

− 155
mA
K, M (SMC)
ΣIOHAV4


mA
ΣIOHAV5


mA
＊
＊
＊
＊
3
＊4
＊4
3
3
＊4
＊4
3
Y, TA (I2C)
＊4
Q1 (MONCLK) ＊ 4
最大出力電流とはピーク電流のことです。
平均出力電流＝動作電流×動作効率
特に限定しないすべての I/O 回路形式
I2C が 2 端子 , MONCLK が 1 端子しかないため総電流値なし。
I/O 回路形式の概要については「■ 入出力回路形式」を参照してください。
205
MB91360G シリーズ
2. 推奨動作条件
項 目
動作温度
記 号
TA
デジタル電源
VDD - VSS
ステッピングモータ
HVDD - HVSS
電源電圧
コントローラ電源
( 内部電圧
VDDA - VSSA
レギュレータ ) アナログ電源
外部インタフェース
VDD35-VSS
供給
RAM データ保持電圧
VDD - VSS
規 格 値
単位
備 考
最小
標準
最大
− 40

＋ 85
°C
MB91F364G 以外
− 40

＋ 105
°C
MB91F364G, ＊ 2
4.25 ＊ 1
5
5.25
V
VDDCORE ＝ 3.3 V
4.75
5
5.25
V
HVSS ＝ 0 V
4.9
5
5.1
V
VSSA ＝ 0 V
3.0
4.25
3.5
5
3.6
5.25
V
V
＊
3.0


V
3
＊ 1 ：これは , 組込みパワーダウンリセット回路がオフに切り換えられている場合のみ有効であり , そうでない場合は ,
電圧が 4.5 V 以下になるとリセットをトリガできます。64 MHz 動作時は最小 4.75 V です。
＊ 2 ：MB91F362GB および MB91F369GA の外部インタフェースは , VDD35 端子に低電圧 ( 標準：3.3 V) を加えて
動作可能です。
＊ 3 ：MB91F364G は , 以下の条件により TA ＝＋ 85 °C ∼＋ 105 °C で動作可能です。
- コアクロック (fCLKS) の最大周波数が 48 MHz を超えないでください。
- パッドを含め総消費電流が 125 mA を超えないでください。( コア電流は 48 MHz で約 90 mA 必要です。)
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。
電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。
常に推奨動作条件下で使用してください。
この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。
記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に当社営業担当部門までご相談ください。
206
MB91360G シリーズ
3. 直流特性
項 目
ランモード
スリープ
モード
消費電流
Issleep
MB91F
376G
Issleep
MB91FV
360GA
Issleep
他の
全製品
Issleep
ストップモード
H ポート
出力電圧
SMC コンパレータ
スレッショルド電圧
スルーレート
アラーム
コンパ
レータ


＊
1
mA
TA ＝＋ 25 °C

50
80
mA
64 MHz, TA ＝＋ 25 °C, ＊ 4

40
60
mA
48 MHz, TA ＝＋ 25 °C, ＊ 5

60
120 ＊ 6
mA
64 MHz, TA ＝＋ 25 °C, ＊ 4

50
100 ＊ 6
mA
48 MHz, TA ＝＋ 25 °C, ＊ 5

200
250
mA
64 MHz, TA ＝＋ 25 °C, ＊ 4

165
200
mA
48 MHz, TA ＝＋ 25 °C, ＊ 5

145
170
mA
64 MHz, TA ＝＋ 25 °C, ＊ 4

110
140
mA
48 MHz, TA ＝＋ 25 °C, ＊ 5

0.5
1.25
mA


500
µA
TA ＝＋ 25 °C
サブクロック周波数＝ 32 kHz
TA ＝＋ 25 °C

10
200
µA
VOHH
HVDD − 500

HVDD − 125
mV
Iol ＝± 30 mA,
TA ＝＋ 25 °C
VOHL
HVSS ＋ 125

HVSS ＋ 500
mV
Iol ＝± 30 mA,
TA ＝＋ 25 °C
VOHH
HVDD − 500

HVDD − 125
mV
Iol ＝± 27 mA,
TA ＝＋ 85 °C
VOHL
HVSS ＋ 125

HVSS ＋ 500
mV
Iol ＝± 27 mA,
TA ＝＋ 85 °C
VOHH
HVDD − 500

HVDD − 125
mV
Iol ＝± 30 mA,
TA ＝− 40 °C
VOHL
HVSS ＋ 125

HVSS ＋ 500
mV
Iol ＝± 30 mA,
TA ＝− 40 °C
VTHcomp
HVDD / 9 − 70 HVDD / 9 HVDD / 9 ＋ 70


スレッショルド電圧
不足電圧
VTAL
2
40
mV

ns
C 負荷＝ 0 pF
( 外部 4：1 分圧器 )
/5 VDDA − 5％
4
4
/5 VDDA ＋ 5％
V
/5 VDDA − 5％
2
2
/5 VDDA ＋ 5％
V
/5 VDDA
/5 VDDA
V TAHYS
12.5
25
50
mV
アラームセンス時間
tAS


10
µs
入力抵抗
Rin
5


VTPOR
3.5
4.0
4.5
V
VTPORHYS
20
50
80
mV
tRS


10
µs
リセットセンス時間
メインクロック周波数＝ 4 MHz
Isstop
4
スイッチング
ヒステリシス
備 考
標準
発振停止
TA ＝＋ 25 °C
ソフトウェア
スタンバイ時
VTAH
スイッチング
ヒステリシス
最大
単位
最小
IsRTC
スレッショルド電圧
過電圧
スレッショルド電圧
パワー
ダウン
リセット
Isrun
MB91F
364G
RTC モード
ステッピ
ング
モータ
コント
ローラ
規 格 値
記号
MΩ VTAH, VTAL で
（続く）
207
MB91360G シリーズ
項 目
記号
最大
VDD − 0.5

VDD
V
Iload ＝ 4 mA
VDD35 − 0.8

VDD35
V
Iload ＝− 4 mA, ＊ 3
VDD35 − 0.5

VDD35
V
Iload ＝− 2.5 mA
VSS

VSS ＋ 0.4
V
Iload ＝ 4 mA
VSS

VSS ＋ 0.7
V
Iload ＝ 4 mA,
VSS

V ＋ 0.4
V
Iload ＝ 2.5 mA
VIH
0.65 × VDD

VDD
V
VIH35
0.65 × VDD35

VDD35
V
VIL
VSS

0.25 × VDD
V
VIL35
VSS

0.25 × VDD35
V
VIH
0.8 × VDD

VDD
V
VIL
VSS

0.2 × VDD
V
VIH
0.8 × VDD

VDD
V
VIH35
0.8 × VDD35

VDD35
VIL
VSS

VIL35
VSS

ハイ電圧範囲
CMOS 3/5 V
( タイプ：L, N, O) ロー電圧範囲
“H” 出力電圧
VOH35
VOL
“L” 出力電圧
VOL35
ハイ電圧範囲
3
VDD35 ＜ 4.25 V,
＊
3
V
VDD35 ＜ 4.25 V,
＊
3
0.5 × VDD
V
VDD 最小＝ 4.25 V

0.4 × VDD35
V
VDD35 ＜ 4.25 V,

0.5

V
VIH
0.65 × VDD

VDD
V
VIL
VSS

0.25 × VDD
V
ハイ電圧範囲
VIH
0.65 × VDD

VDD
V
ロー電圧範囲
VIL
VSS

0.25 × VDD
V
入力キャパシタンス
CIN


16
pF
入力リーク電流
IIL
−1

＋1
µA
TA ＝＋ 25 °C
プルアップ抵抗
Rup1
Rup2
VREFH
VREFL

50
10

タイプ：E, U
タイプ：S
VREFL ＋ 3
VSSA

VDDA
VREFH − 3
kΩ
kΩ
V
V
Vimax
Vimin
VREFL


VREFH

V
V
入力抵抗
RI


3.6
kΩ
入力キャパシタンス
CI


30
pF
入力リーク電流
IIL
−1

＋1
µA
ADC 入力駆動外部出
力のインピーダンス



4.0
kΩ
出力電圧
Vout
VSSA

VDDA
V
出力インピーダンス
Rout
2.0
2.9
4.0
kΩ
出力キャパシタンス
Cout


20
pF
VDD − 0.5
VSS

VDD
VSS ＋ 0.4
V
V
4


mA
ロー電圧範囲
基準電圧入力
入力電圧範囲
ADC 入力
DAC アナログ出力
VoutHIG
サウンドジェネレータ
3
＊
CMOS Automotive ハイ電圧範囲
レベルシュミット
トリガ
ロー電圧範囲
( タイプ：
A, B, K1, M1, J)
ヒステリシス電圧
CMOS 3 V
( タイプ：P, W)
SS
＊
VDD35 ＜ 4.25 V,
CMOS シュミット ハイ電圧範囲
トリガ
( タイプ：E, F, U) ロー電圧範囲
＊2
備 考
標準
CMOS
( タイプ：
Q, S, Y, T)
デ
ジ
タ
ル
入
力
単位
最小
VOH
デ
ジ
タ
ル
出
力
規 格 値
出力電圧
H
VoutLOW
出力電流
Iout
＊
3
1.6 µs のサンプリン
グ時間時
外部電圧フォロワが
必要
（続く）
208
MB91360G シリーズ
（続き）
項 目
規 格 値
最小
標準
最大
単位
備 考
出力電圧
VoutHIGH
VoutLOW
VDD − 0.5
VSS


VDD
VSS ＋ 0.4
V
V
出力電流
Iout
4


mA
出力電圧
VoutHIGH
VoutLOW
VDD − 0.8




VSS ＋ 0.8
V
V
IoutHIGH ＝ 12 mA
IoutLOW ＝ 24 mA
VoutHIGH
VoutLOW

VSS


VDD
VSS ＋ 0.4
V
V
IoutLOW ＝ 3 mA
Iout
3


mA
IoutLOW ＝ 3 mA


0.1
1
ms
Vsurge
2


kV
PPG
LED
記号
I2C バスインタフェース 出力電圧
( オープンドレイン
出力 )
出力電流
PLL1 ロックアップ時間
(4 MHz → 16 MHz ∼ 64 MHz)
ESD 保護
( 人体モデル MIL883-B に準拠 )
Rdischarge ＝ 1.5 kΩ
Cdischarge ＝ 100 pF
＊ 1 ：「4. ランモードの消費電流／電力」を参照してください。
＊ 2 ：双方向トライステート I/O PAD セルに対して有効です。
＊ 3 ：MB91F362GB および MB91F369GA の外部インタフェースは , VDD35 端子に低電圧 ( 標準：3.3 V) を加える
ことで動作可能です。項目は VDD35 ＝ (4.25 V ∼ 5.5 V) でテストします。低電圧での項目は設計上 , 保証されて
います。
＊ 4 ：CLKB ＝ 64 MHz, CLKP ＝ 32 MHz, CLKT ＝ 4 MHz および VDD ＝ 5.25 V におけるスリープモードの電流消費
＊ 5 ：CLKB ＝ 48 MHz, CLKP ＝ 24 MHz, CLKT ＝ 4 MHz および VDD ＝ 5.25 V におけるスリープモードの電流消費
＊ 6 ：MB91F376G の電流消費値は現在評価中です。
209
MB91360G シリーズ
4. ランモードの消費電流 / 電力
通常動作中の消費電力は , 内部ロジックの合計消費電力 PC, アナログモジュールからの消費電力 PA, および I/O バッファ
I/O バッファのうち , ステッピングモータドライバによって生じる消費電力 PSMC は
の消費電力 PIO によって決定されます。
特別に考慮に入れる必要があります。
したがって , 総合消費電力 PD は PC ＋ PA ＋ PSMC ＋ PIO の和として計算されます。
(1) ロジック消費電力
PLL 使用時の最大コア消費電流は , 内部クロックの周波数設定によって , 次の式で計算できます。
Icc ＝ B × CLKB[MHz] ＋ P × CLKP[MHz] ＋ T × CLKT[MHz] ＋ 35.5[mA]
ファクタ B, P および T は , デバイスによって異なります。下表
「消費電流ファクタ」を参照してください。
クロック変調を使用する場合は , 上記の式の結果に 0.24 [mA/MHz] × CLKB [MHz] を加算しなければなりません。
その結果 , 最大コア消費電流および電力は次の表の値になります ( 表中の値より高い周波数は使用できません ) 。
消費電流ファクタ
B
[mA/MHz]
T
[mA/MHz]
P
[mA/MHz]
MB91FV360GA
MB91F362GB
3.45
2.52
0.72
MB91F364G
1.25
1.70
0.40
MB91F365GB
MB91F366GB
MB91F367GB
MB91F368GB
2.30
2.70
0.50
MB91366GA
2.30
2.70
0.50
MB91F376G
1.25
1.70
0.40
MB91F369GA
2.30
2.70
0.50
製品
クロック周波数 [MHz]
5.25 V におけるロジック 5.25 V におけるロジック
消費電流 [mA]
消費電力 PC [W]
備 考
備 考
CLKB
CLKP
CLKT
64
16
16
308
1.62
48
24
24
290
1.52
48
16
16
264
1.39
32
32
32
257
1.35
32
16
16
205
1.08
24
24
24
202
1.06
24
12
12
163
0.86
16
16
16
146
0.77
2
2
2
40
0.21
PLL, クロック変調使用不可
0.125
0.125
0.125
30
0.16
PLL, クロック変調使用不可
クロック変調使用不可
これらの MCU コアロジック消費電力に加えて , 次の表に示す総合消費電力への寄与値を考慮に入れなければなりませ
ん。
・ アナログ消費電力
・ I/O および SMC の消費電力
「(2) アナログ消費電力」, 「(3) I/O および SMC の消費電力」を参照してください。
210
MB91360G シリーズ
(2) アナログ消費電力
モジュール
定格消費電流
最大消費電流
備考
1 mA / チャネル
AVCC 時の電流
3 mA
7 mA
AVCC 時の電流
1.6 mA
2.6 mA
AVRH 時の電流
パワーダウンリセット
0.26 mA
0.5 mA
VDD 時の電流
アラームコンパレータ
0.31 mA
0.5 mA
AVCC 時の電流
ゼロポイント検出
0.13 mA
0.25 mA
AVCC 時の電流
DAC
ADC
アナログ消費電力 PA を計算するには , 動作状態のモジュールの寄与電流値に最高アナログ電源電圧 5.1 V を乗じるか ,
またはパワーダウンリセットの場合にはデジタル電源電圧を乗じなければなりません。
(3) I/O および SMC の消費電力
SMC ドライバ：
SMC チャネル当たりの平均消費電流は 38.2 mA であり , 4 チャネル分の結果は 152.8 mA になります。
2 × 0.5 V とすると , 4 チャネルのステッピングモータドライバの消費電力 PSMC は 153 mW になります。
その他の I/O バッファ：
I/O バッファの (5.25 V における ) 消費電力 PIO は , 動的消費電力 PAC5V または PAC3V と定常消費電力 PDC との和として表
されます。
PIO ＝ PAC5V × 1.1 ＋ PAC3V × 1.2 ＋ PDC
次の表に PAC5V と PAC3V の値を示します。
バッファタイプ
動的消費電力 PAC5V
PIB/POB (5 V)
動的消費電力 PAC3V
PIB/POB (3.3 V)
12.4
12.4
194 ＋ 25 CL
85.5 ＋ 11 CL
353 ＋ 25 CL
154 ＋ 11 CL
単 位
通常入力
双方向入力
4 mA 双方向出力
4 mA 出力
8 mA 双方向出力
8 mA 出力
µW/MHz
(CL は pF)
PAC ＝ PIB × In × f ×稼働率＋ POB × On × f ×稼働率
PIB：
入力バッファおよび双方向バッファ入力の消費電力
POB：
出力バッファおよび双方向バッファ出力の消費電力
In：
入力バッファおよび双方向バッファ入力の合計数
On：
出力バッファおよび双方向バッファ出力の合計数
f：
システム周波数
稼働率：すべてのバッファがシステム周波数で同時にスイッチングされる場合 1.0
PDC：定常電流を流すチップ外負荷によって生じる電力
PDC ＝ VO × IO × DCN
VO：
出力電圧効果−通常 0.4 V
IO：
出力電流−通常 4 mA
チップ外負荷を駆動して定常電流を生じる出力バッファおよび双方向バッファの合計数
DCN：
211
MB91360G シリーズ
5. クロック設定
クロック領域
コア
クロック名
CLKB
最高周波数設定
64 MHz
32 MHz
リソースバス
CLKP
32 MHz
外部バス
CLKT
32 MHz
CAN 用クロック
CANCLK
32 MHz
212
備 考
通常の動作条件下の場合
MB91360G シリーズ
6. コンバータの特性
・A/D コンバータ
項 目
記 号
規 格 値
最 小
標 準
最 大
単位
備 考
分解能



10
ビット
総合誤差



± 5.0
LSB
非直線性誤差



± 2.5
LSB
微分非直線性誤差



± 1.9
LSB
ゼロ読み値電圧
V0T
AVRL − 3.5
AVRL ＋ 0.5
AVRL ＋ 4.5
LSB
フルスケール読み値電圧
VFST
AVRH − 5.5
AVRH − 1.5
AVRH ＋ 2.5
LSB
入力電流
IA

3.0
7.0
mA
基準電圧電流
IR

1.6
2.6
mA
変換時間

178 サイクル
CLKP

1 ms

電源電圧のリプル



± 5.0
mV
総合誤差
・D/A コンバータ
項 目
記 号
規 格 値
最 小
標 準
最 大
単位
分解能



10
Bit
微分非直線性誤差

− 0.9

＋ 0.9
LSB
変換時間


3

µs
備 考
外部負荷：100 pF
213
MB91360G シリーズ
7. A/D コンバータの用語の定義
・ 分解能
A/D コンバータによって検出されるアナログ電圧の最小変化。
・ 直線性誤差
(“00 0000 0000” と “00 0000 0001” との間の ) ゼロ遷移点と (“11 1111 1110” と “11 1111 1111” との間の ) フルスケール遷移
点を結ぶ直線からの実際の変換特性の偏差。
・ 微分直線性誤差
出力コードの LSB を変化させるステップ電圧の理想入力電圧からの偏差。
・ 合計誤差
実際値と理論値との差。合計誤差は , ゼロ遷移誤差 , フルスケール遷移誤差 , および直線性誤差を含みます。
総合誤差
3FFH
1.5 LSB'
3FEH
実際の変換特性
デジタル出力
3FDH
{1 LSB' × (N − 1) + 0.5 LSB'}
004H
TNT
( 測定値 )
003H
実際の変換
002H
理想特性
001H
0.5 LSB'
AVRL
デジタル出力 N の総合誤差
アナログ入力
＝
AVRH
VNT − {1 LSB’ × (N − 1) ＋ 0.5 LSB’}
[LSB]
1 LSB’
VOT ’ ( 理想値 ) ＝ AVRL ＋ 0.5 LSB’ [V]
VFST ’ ( 理想値 ) ＝ AVRH − 1.5 LSB’ [V]
VNT：デジタル出力を (N − 1) から N に遷移させる電圧
（続く）
214
MB91360G シリーズ
（続き）
直線性誤差
微分直線性誤差
理想特性
3FFH
実際の変換特性
N+1
3FEH
{1 LSB × (N − 1) + VOT}
実際の変換特性
VFST
( 測定値 )
004H
VNT ( 測定値 )
003H
実際の変換特性
デジタル出力
デジタル出力
3FDH
N
N−1
V (N ＋ 1) T
( 測定値 )
VNT ( 測定値 )
002H
理想特性
N−2
001H
実際の変換特性
VOT ( 測定値 )
AVRL
AVRH
アナログ入力
AVRL
アナログ入力
デジタル出力 N の直線性誤差
＝
VNT − {1 LSB × (N − 1) ＋ VOT}
1 LSB
デジタル出力 N の微分直線性誤差
＝
V (N ＋ 1) T − VNT
1 LSB’
1 LSB ＝
VFST − VOT
1022
1 LSB’ ( 理想値 ) ＝
AVRH
[LSB]
− 1 [LSB]
[V]
AVRH − AVRL
1024
[V]
VOT：デジタル出力を (000) H から (001) H に遷移させる電圧
VFST：デジタル出力を (3FE) H から (3FF) H に遷移させる電圧
VNT：デジタル出力を (N − 1) H から N に遷移させる電圧
215
MB91360G シリーズ
8. A/D 変換部の注意事項
・アナログ入力の外部インピーダンスとサンプリング時間について
・ サンプルホールド付き A/D 変換器です。外部インピーダンスが高くサンプリング時間を十分に確保できない場合には ,
内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。
・アナログ入力回路等価回路図
R
アナログ入力
コンパレータ
↑
サンプリング時 ON
C
R
3.6 kΩ ( 最大 )
3.6 kΩ ( 最大 )
MASK 品 *1
FLASH 品 *2
C
30.0 pF (最大)
24.0 pF (最大)
＊ 1：MB91366GA
＊ 2：MB91FV360GA/F362GB/F364G/F369GA/F365GB/F366GB/F367GB/F368GB/F376G
( 注意事項 ) 数値は参考値です。
・A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間を最
小値より長くなるように , レジスタ値と動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。
・外部インピーダンスと最小サンプリング時間の関係
( 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 )
MASK 品
100
20
90
18
外部インピーダンス (kΩ)
外部インピーダンス (kΩ)
FLASH 品
( 外部インピーダンス＝ 0 kΩ ∼ 20 kΩ の場合 )
80
70
60
50
40
30
20
10
0
0
5
10
15
20
25
最小サンプリング時間 (µs)
30
35
FLASH 品
MASK 品
16
14
12
10
8
6
4
2
0
0
2
1
3
4
5
6
7
8
最小サンプリング時間 (µs)
・ サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 µF 程度のコンデンサを接続してください。
・誤差について
・|AVRH − AVSS| が小さくなるに従って , 相対的な誤差は大きくなります。
216
MB91360G シリーズ
9. 電源の立上り時間
項 目
記 号
規 格 値
最 小
標 準
最 大
単 位
電源の立上り傾斜
∆V/∆t


0.05
V/µs
電源の立上り傾斜
tR
80


µs
4.2 V
VDD
∆V
0.2 V
∆t
10.フラッシュメモリ
・フラッシュメモリ書込み／消去特性
項 目
条件
セクタ消去時間
チップ消去時間
ハーフワード
(16 ビット幅 )
書込み時間
TA ＝＋ 25 °C,
VDD ＝ 5.0 V
規 格 値
単位
備 考
最 小
標 準
最 大

1
15*
s
内部での消去前書込み時間を除く

14

s
内部での消去前書込み時間を除く

16
3,600*
µs
システムレベルのオーバヘッド
時間を除く
書込み消去回数

10,000


cycle
データ保持期間

100,000


h
＊：TA ＝＋ 85 °C，VDD ＝＋ 5.0 V
11.交流規格
・測定条件
項 目
記 号
規 格 値
単 位
“H” レベル入力電圧
VIH
“L” レベル入力電圧
VIL
“H” レベル出力電圧
VOH
0.5 × VDD
V
“L” レベル出力電圧
VOL
0.5 × VDD
V
“H” レベル入力電圧
VIH
3.0
V
“L” レベル入力電圧
VIL
0
V
“H” レベル出力電圧
VOH
0.5 × VDD
V
“L” レベル出力電圧
VOL
0.5 × VDD
V
I/O 仕様に準拠
条 件
V
V
VDD ＝ 4.25 V ∼ 5.25 V,
TA ＝− 40 °C ∼＋ 85 °C
VDD ＝ 3.0 V ∼ 3.6 V,
TA ＝− 40 °C ∼＋ 85 °C
負荷条件
出力端子
C = 50 pF
217
MB91360G シリーズ
・外部バスクロック
(VDD ＝ 4.25 V ∼ 5.25 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記 号
端子名
CLK サイクル
tCYC
CLK 立上り→ CLK 立下り
CLK 立下り→ CLK 立上り
規 格 値
単 位
最 小
最 大
CLK
tCPT

ns
tCHCL
CLK
tCYC / 2 − 10
tCYC / 2 ＋ 10
ns
tCLCH
CLK
tCYC / 2 − 10
tCYC / 2 ＋ 10
ns
（注意事項）これはクロック変調器がない動作に対してのみ有効です。
tCYC
tCHCL
tCLCH
VOH
CLK
VOH
VOL
tCHCL および tCLCH の値は CLK 端子に接続された負荷に強く依存します。下の 2 つの図に , ワーストケース状況の場合の
この依存性を示します。上側の図は CLKB と CLKT との比が偶数値である場合の状況を示し , 下側は CLKB と CLKT との
比が奇数値である (ASYMCLKT ビットがセットされていない ) 場合の状況を示しています。
CLK の周波数と CLK 端子の負荷との組合せが , 立上りおよび立下り時間を tCYC / 2 より長くするようなときは , デュー
ティ比が悪化する可能性があるので注意しなければなりません。
218
MB91360G シリーズ
tCYC/2 からの tCHCL の偏差と負荷との対比関係 (CLKB/CLKT 比が偶数値の場合 ) ：
tCYC / 2 からの tCHCL の偏差と負荷との対比関係
14,0
12,0
偏差 (ns)
10,0
8,0
5V
6,0
3.3 V
4,0
2,0
0,0
0
20
40
60
80
100
120
負荷 (pF)
tCYC/2 からの tCHCL の偏差と負荷との対比関係 (CLKB/CLKT 比が奇数値の場合 ) ：
tCYC / 2 からの tCHCL の偏差と負荷との対比関係
14,0
12,0
偏差 (ns)
10,0
8,0
5V
6,0
3.3 V
4,0
2,0
0,0
0
20
40
60
80
100
120
負荷 (pF)
219
MB91360G シリーズ
・外部バスインタフェース
(VDD ＝ 4.25 V ∼ 5.25 V, TA ＝− 40 ∼＋ 85 °C)
項 目
記 号
端 子 名
CS6X - CS0X 遅延時間
tCHCSL
CS6X - CS0X 遅延時間
tCHCSH
アドレス遅延時間
規 格 値
単 位
最 小
最 大
CLK，
CS6X ∼ CS0X

15
ns

15
ns
tCHAV
CLK，
A20 ∼ A0

20
ns
データ遅延時間
tCHDV
CLK，
D31 ∼ D0

16
ns
RDX 遅延時間
tCLRL

15
ns
RDX 遅延時間
tCLRH
CLK，
RDX

15
ns
WR3X - WR0X 遅延時間
tCLWL

15
ns
WR3X - WR0X 遅延時間
tCLWH
CLK，
WR3X ∼ WR0X

15
ns
有効アドレス→
有効データ入力時間
tAVDV

3 / 2 × tCYC − 30
ns
RDX ( ↓ ) →有効データ入力時間
tRLDV

tCYC − 20 ＊ 1
tCYC − 25 ＊ 2
ns
25 ＊ 1
30 ＊ 2

ns
0

ns
A20 ∼ A0，
D31 ∼ D0
RDX,
D31 ∼ D0
データセットアップ→
RDX ( ↑ ) 時間
tDSRH
RDX ( ↑ ) →有効データ入力時間
tRHDX
AS 遅延時間
tCHASL
CLK → AS

15
ns
AS 遅延時間
tCHASH
CLK → AS

15
ns
＊ 1：有効 4.25 V ≦ VDD ≦ 5.25 V
＊ 2：有効 3.00 V ≦ VDD ≦ 4.25 V
220
MB91360G シリーズ
tCYC
CLK
VOH
VOH
VOL
tCHASH
tCHASL
AS
VOH
VOL
VOH
VOL
tCHCSH
tCHCSL
CS0X ∼ CS6X
VOH
VOL
tCHAV
VOH
VOL
A23 ∼ A0
tCLRL
tCLRH
RDX
VOH
VOL
tRLDV
tRHDX
tDSRH
tAVDV
VOH
VOL
D31 ∼ D0
tCLWL
WR3X ∼ WR0X
VOL
VOH
VOL
tCLWH
VOH
tCHDV
D31 ∼ D0
VOH
VOL
221
MB91360G シリーズ
・RDY
(VDD ＝ 4.25 V ∼ 5.25 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記 号
端子名
RDY セットアップ
tRDYS
RDY ホールド
tRDYH
規 格 値
最 大
CLK，
RDY
16 ＊ 1
25 ＊ 2

ns
CLK，
RDY
0

ns
＊ 1：有効 4.25 V ≦ VDD ≦ 5.25 V
＊ 2：有効 3.00 V ≦ VDD ≦ 4.25 V
tCYC
CLK
VOH
VOL
VOH
tRDYS tRDYH
RDY
ケース 1
RDY
ケース 2
222
VIL
VIH
単 位
最 小
VOL
tRDYS tRDYH
VIH
VIL
MB91360G シリーズ
・BGRNTX
(VDD ＝ 4.25 V ∼ 5.25 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記 号
端子名
BGRNTX
tCHBGL
BGRNTX
tCHBGH
CLK，
BGRNTX
バスアクセス許可時の BGRNTX 立下り
tXHAL
バスアクセス禁止時の BGRNTX 立上り
tHAHV
BGRNTX
規 格 値
単 位
最 小
最 大

10
ns

10
ns
tcyc −15
tcyc + 15
ns
tcyc −15
tcyc + 15
ns
tCYC
CLK
VOH
VOH
VOH
BRQ
tCHBGH
tCHBGL
VOH
BGRNTX
tXHAL
tHAHV
他のポート
High-Z
223
MB91360G シリーズ
・DMA
(VDD ＝ 4.25 V ∼ 5.25 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
DREQ
DSTP
DACK
記 号
端子名
tDRWH
DREQ0
＊
最 大
5tCYC

ns
5tCYC

ns
DSTP0
tCLDL
CLK，
DACK0

20

20
CLK，
DEOP0

20

20
tCLEL
tCLEH
単 位
最 小
tDSWH
tCLDH
DEOP
規 格 値
＊：DSTP は DEOP 端子と共用しています。ポートファンクションレジスタにより機能の切換えが可能です。
tCYC
CLK
tCLDL
tCLDH
DACK0
tCLEL
tCLEH
DEOP0
tDSWH
DSTP0
DREQ0
224
tDRWH
ns
ns
MB91360G シリーズ
■ パッケージの温度抵抗と最大許容消費電力
温度抵抗 [ °C/W]
パッケージ
θja ( ケースに非接合 )
最大許容消費電力
θjc ( ケースに接合 )
[W] ＊
25
5
1.33
13
11
2.5
2.5
16
13
11
2.5
2.5
16
8.5
5.5

2.5
0 m/s
1 m/s
3 m/s
FPT-120P-M21
30
27
FPT-160P-M15
16
FPT-208P-M04
PGA-401C-A02
＊：最大許容周囲温度が＋ 85 °C, 最大許容接合温度が＋ 125 °C の条件の場合 , 最大許容消費電力は
PMAX ＝ (125 °C − 85 °C) / θja (K/W)
θja は , 分離型電源と接地板を有するマルチレイヤ・ボードで使用し , 0 m/s 時のパッケージの温度抵抗です。
■ オーダ型格
型 格
パッケージ
MB91FV360GACR
セラミック・PGA, 401 ピン
(PGA-401C-A02)
MB91F362GBPFVS
プラスチック・QFP, 208 ピン
(FPT-208P-M04)
MB91F369GAPQS1
プラスチック・QFP, 160 ピン
(FPT-160P-M15)
MB91F365GBPMT
プラスチック・LQFP・120 ピン
(FPT-120P-M21)
MB91F366GBPMT
プラスチック・LQFP・120 ピン
(FPT-120P-M21)
MB91F367GBPMT
プラスチック・LQFP・120 ピン
(FPT-120P-M21)
MB91F368GBPMT
プラスチック・LQFP・120 ピン
(FPT-120P-M21)
MB91366GAPMT
プラスチック・LQFP・120 ピン
(FPT-120P-M21)
MB91F376GPMT
プラスチック・LQFP・120 ピン
(FPT-120P-M21)
MB91F364GPMT
プラスチック・LQFP・120 ピン
(FPT-120P-M21)
備 考
225
MB91360G シリーズ
■ 外形寸法図
セラミック・PGA, 401 ピン
(PGA-401C-A02)
48.26 ± 0.55 SQ
(1.900 ± .022)
2.54 (.100) TYP
1.00 (.039) DIA TYP
(4 PLCS)
0.40 ± 0.10
DIA
(.016 ± .004)
45.72 (1.800)
REF
INDEX AREA
1.02 (.040) C TYP
(4 PLCS)
1.20 ± 0.25
(.047 ± .010)
EXTRA INDEX PIN
3.40 ± 0.40
(.134 ± .016)
5.27 (.207)
MAX
 1994 FUJITSU LIMITED R401002SC-2-2
単位：mm (inches)
注意：括弧内の値は参考値です。
（続く）
226
MB91360G シリーズ
注 1) ＊印寸法はレジン残りを含まず。
注 2) 端子幅および端子厚さはメッキ厚を含む。
注 3) 端子幅はタイバ切断残りを含まず。
プラスチック・QFP, 208 ピン
(FPT-208P-M04)
30.60±0.20(1.205±.008)SQ
* 28.00±0.10(1.102±.004)SQ
+0.03
0.17 –0.08
156
+.001
.007 –.003
105
157
104
0.08(.003)
Details of "A" part
+0.20
3.75 –0.30
+.008
.148 –.012
(Mounting height)
+0.10
0.40 –0.15
+.004
INDEX
0˚~8˚
208
LEAD No.
53
1
52
0.50(.020)
C
0.22±0.05
(.009±.002)
0.08(.003)
"A"
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
.016 –.006
(Stand off)
0.25(.010)
M
2003 FUJITSU LIMITED F208020S-c-3-4
単位：mm (inches)
注意：括弧内の値は参考値です。
（続く）
227
MB91360G シリーズ
注 1) ＊印寸法はレジン残りを含まず。
注 2) 端子幅および端子厚さはメッキ厚を含む。
注 3) 端子幅はタイバ切断残りを含まず。
プラスチック・QFP, 160 ピン
(FPT-160P-M15)
32.00±0.20(1.260±.008)SQ
+0.05
* 28.00±0.10(1.102±.004)SQ
0.17 –0.03
+.002
120
.007 –.001
81
80
121
0.10(.004)
Details of "A" part
+0.35
3.75 –0.20
+.014
.148 –.008
(Mounting height)
0.25(.010)
INDEX
0~8˚
160
41
1
0.65(.026)
+0.08
0.32 –0.07
+.0031
.013 –.0028
C
"A"
40
0.13(.005)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
+0.10
0.40 –0.15
+.004
.016 –.006
(Stand off)
M
2003 FUJITSU LIMITED F160037S-c-3-3
単位：mm (inches)
注意：括弧内の値は参考値です。
（続く）
228
MB91360G シリーズ
（続き）
注 1) ＊印寸法はレジン残りを含む。
レジン残りは、片側＋ 0.25 (.010) MAX。
注 2) 端子幅および端子厚さはメッキ厚を含む。
注 3) 端子幅はタイバ切断残りを含まず。
プラスチック・LQFP, 120 ピン
(FPT-120P-M21)
18.00±0.20(.709±.008)SQ
+0.40
* 16.00 –0.10 .630 +.016
–.004 SQ
90
61
60
91
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
INDEX
0~8˚
120
LEAD No.
1
30
0.50(.020)
C
"A"
31
0.22±0.05
(.009±.002)
0.08(.003)
M
0.145
.006
+0.05
–0.03
+.002
–.001
0.60±0.15
(.024±.006)
0.10±0.05
(.004±.002)
(Stand off)
0.25(.010)
2002 FUJITSU LIMITED F120033S-c-4-4
単位：mm (inches)
注意：括弧内の値は参考値です。
229
MB91360G シリーズ
MEMO
230
MB91360G シリーズ
MEMO
231
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時～ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集　販売戦略部