MSP430F665x, MSP430F645x, MSP430F565x, MSP430F535x

by user

on 28 марта 2017

Category: Documents

>> Downloads: 27

199

views

Report

Comments

Description

Download MSP430F665x, MSP430F645x, MSP430F565x, MSP430F535x

Transcript

MSP430F665x, MSP430F645x, MSP430F565x, MSP430F535x

参考資料
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
JAJSBT6
ミックスド・シグナル・マイコン
機能
• 低電源電圧範囲:
1.8 V 〜 3.6 V
•
• 3 つのユニバーサル・シリアル通信インターフェイス
−
超低消費電力
−
−
−
−
アクティブ・モード (AM):
すべてのシステム・クロックがアクティブ:
295 µA/MHz (8 MHz、3.0 V)、フラッシュ・プログラム
実行時 (標準)
スタンバイ・モード (LPM3):
クリスタルによるウォッチドッグと電源スーパーバイ
ザ動作、RAM データ保持、高速ウェイク・アップ:
2.0 µA (2.2 V)、2.2 µA (3.0 V) (標準)
シャットダウン RTC モード (LPM3.5):
シャットダウン・モード、クリスタルによるアクティブ・リ
アルタイム・クロック:
1.1 µA (3.0 V) (標準)
シャットダウン・モード (LPM4.5):
0.45 µA (3.0 V) (標準)
• スタンバイ・モードから 3 µs でウェイク・アップ (標準)
• 16 ビット RISC アーキテクチャ、拡張メモリ、最高 20
MHz のシステム・クロック
• 柔軟なパワー・マネージメント・システム
−
完全内蔵型の LDO、調整コア電源電圧のプログラ
ミングに対応
−
電源電圧の管理、監視、電圧低下
• ユニファイド・クロック・システム
−
周波数安定化のための FLL 制御ループ
−
低電力、低周波、内部クロック・ソース (VLO)
−
低周波数にトリムされる内部基準電圧 (REFO)
−
32-kHz クリスタル (XT1)
−
最高 32 MHz の高周波クリスタル (XT2)
• 3、5、7 個のキャプチャ / コンペア・レジスタ付属の 4
つの 16 ビット・タイマ
USCI_A0、USCI_A1、USCI_A2 をサポート:
− 拡張 UART により自動ボー・レート検出をサポート
− IrDA エンコーダおよびデコーダ
− 同期 SPI
−
USCI_B0、USCI_B1、USCI_B2 をサポート:
2
TM
− I C
− 同期 SPI
• Full-Speed ユニバーサル・シリアル・バス (USB)
−
USB-PHY を内蔵
−
3.3 V および 1.8 V USB 電源システムを内蔵
−
USB-PLL を内蔵
−
8 個の入力エンドポイントと 8 個の出力エンドポイ
ント
• 12 ビット・アナログデジタル (A/D) コンバータ、内部共
有基準、サンプル・ホールド回路、オートスキャン機能内
蔵
• 同期機能付きデュアル 12 ビット・デジタルアナログ
(D/A) コンバータ
• 電圧コンパレータ
• 160 セグメントまでのコントラスト制御を搭載した内蔵
LCD ドライバ
• 32 ビット動作をサポートしたハードウェア乗算器
• シリアル・オンボード・プログラミング、外部プログラミン
グ電圧不要
• 6 チャネルの内部 DMA
• 電源電圧バックアップ・スイッチ付きリアルタイム・クロッ
ク・モジュール
• ファミリの全製品を表 1 に記載
• モジュールの詳細については『MSP430x5xx and
MSP430x6xx Family User's Guide (MSP430x5xx、
MSP430x6xx ファミリ・ユーザーズ・ガイド)』
(SLAU208) 参照。
テキサス・インスツルメンツ半導体製品の入手の可否、標準的な保証、およびクリティカルなアプリケーションでの使い方とその免
責事項に関する重要な通知は本データ・シートの最後に記載しております。
MSP430 はテキサス・インスツルメンツ社の商標です。
その他のすべての商標は、該当する各社の所有物です。
この資料は、Texas Instruments Incorporated（TI）が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・
インスツルメンツ（日本 TI）が英文から和文へ翻訳して作成したものです。
資料によっては正規英語版資料の更新に対応していないものがあります。
日本 TI による和文資料は、あくまでも TI 正規英語版をご理解頂くための補助的参考資料としてご使用下さい。
製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。
TI および日本 TI は、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害
等につきましては如何なる責任も負いません。
SLAS700A 翻訳版
最新の英語版資料
http://www.ti.com/lit/gpn/msp430f6659
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
説明
TM
テキサス・インスツルメンツの超低電力マイコン、MSP430 ファミリは、さまざまなアプリケーションに対応する異
なる種類のペリフェラル・デバイスで構成されています。5 つの低消費電力モードを搭載したアーキテクチャは、携
帯型計測機器アプリケーションのバッテリ寿命を延ばすために最適化されています。デバイスには、パワフルな
16 ビット RISC CPU、16 ビット・レジスタに加えて、最大コード効率を実現するコンスタント・ジェネレータが搭載
されています。デジタル制御発振回路 (DCO) により、低電力モードからアクティブ・モードへのウェイク・アップが
3 µs (標準) で行われます。
MSP430F665x および MSP430F565x シリーズは、4 つの 16 ビット・タイマ、超高性能 12 ビット・アナログデ
ジタル (A/D) コンバータ、3 つのユニバーサル・シリアル通信インターフェイス (USCI)、ハードウェア乗算器、
DMA、アラーム機能を搭載したリアルタイム・クロック・モジュール、コンパレータ、USB 2.0、最大 74 個の I/O ピ
ンを搭載したマイコンです。
MSP430F645x および MSP430F535x シリーズは、内蔵 3.3 V LDO、4 つの 16 ビット・タイマ、超高性能 12
ビット・アナログデジタル (A/D) コンバータ、3 つのユニバーサル・シリアル通信インターフェイス (USCI)、ハード
ウェア乗算器、DMA、アラーム機能を搭載したリアルタイム・クロック・モジュール、コンパレータ、最大 74 個の
I/O ピンを搭載したマイコンです。
このデバイスの標準的なアプリケーションとしては、アナログ・デジタル・センサ・システム、デジタル・モーター制御、
リモート・コントロール、サーモスタット、デジタル・タイマ、小形計器などがあります。
ファミリの全製品を表 1 にまとめています。
表1
デバイス
ファミリの全製品
USCI
フラッ
SRAM Timer_A Timer_B チャネル A:
ADC12_A DAC12_A Comp_B
シュ
I/O USB LCD パッケージ
チャネル B:
(2)
(3)
(Ch)
(Ch)
(KB)(1)
(Ch)
UART,
2
(KB)
SPI, I C
IrDA, SPI
MSP430F6659 512 64 + 2
5, 3, 3
7
3
3
外部 12、
内部 4
2
12
74
あり
yes
100 PZ,
113 ZQW
MSP430F6658 384 32 + 2
5, 3, 3
7
3
3
外部 12、
内部 4
2
12
74
yes
yes
100 PZ,
113 ZQW
MSP430F6459 512
66
5, 3, 3
7
3
3
外部 12、
内部 4
2
12
74
なし yes
100 PZ,
113 ZQW
MSP430F6458 384
34
5, 3, 3
7
3
3
外部 12、
内部 4
2
12
74
no
yes
100 PZ,
113 ZQW
MSP430F5659 512 64 + 2
5, 3, 3
7
3
3
外部 12、
内部 4
2
12
74
yes
no
100 PZ,
113 ZQW
MSP430F5658 384 32 + 2
5, 3, 3
7
3
3
外部 12、
内部 4
2
12
74
yes
no
100 PZ,
113 ZQW
MSP430F5359 512
66
5, 3, 3
7
3
3
外部 12、
内部 4
2
12
74
no
no
100 PZ,
113 ZQW
MSP430F5358 384
34
5, 3, 3
7
3
3
外部 12、
内部 4
2
12
74
no
no
100 PZ,
113 ZQW
(1) 表に記載されている追加の 2 KB USB SRAM は、USB を使用しない場合、汎用 SRAM として使用することができます。
(2) それぞれの数値は、タイマ_A のインスタンスに対応するキャプチャ / コンペア・レジスタおよび PWM 出力ジェネレータ
の数を表しています。たとえば数値が「3,5」のようになっている場合、タイマ_A にインスタンスが 2 つあり、キャプチャ / コ
ンペア・レジスタおよび PWM 出力ジェネレータを最初のインスタンスが 3 つ、2 番目のインスタンスが 5 つそれぞれ持
っていることを示します。
(3) それぞれの数値は、タイマ_B のインスタンスに対応するキャプチャ / コンペア・レジスタおよび PWM 出力ジェネレータ
の数を表しています。たとえば数値が「3,5」のようになっている場合、タイマ_B にインスタンスが 2 つあり、キャプチャ /
コンペア・レジスタおよび PWM 出力ジェネレータを最初のインスタンスが 3 つ、2 番目のインスタンスが 5 つそれぞれ
持っていることを示します。
2
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表2
オーダ情報
(1)
パッケージ・デバイス(2)
TA
PLASTIC 100-PIN TQFP (PZ)
PLASTIC 113-BALL BGA (ZQW)
MSP430F6659IPZ
MSP430F6659IZQW
MSP430F6658IPZ
MSP430F6658IZQW
MSP430F6459IPZ
MSP430F6459IZQW
MSP430F6458IPZ
MSP430F6458IZQW
MSP430F5659IPZ
MSP430F5659IZQW
MSP430F5658IPZ
MSP430F5658IZQW
MSP430F5359IPZ
MSP430F5359IZQW
MSP430F5358IPZ
MSP430F5358IZQW
–40°C to 85°C
(1) 最新のパッケージ情報およびオーダ情報については、本書の最後に記載されているパッケージ・オプションの付録、または
TI のウェブサイト (www.ti.com) を参照してください。
(2) パッケージ図面、標準梱包数量、熱データ、記号化、PCB デザインのガイドラインについては、www.ti.com/packaging を
参照してください。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
3
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
機能ブロック図: MSP430F6659、MSP430F6658
機能ブロック図: MSP430F6459、MSP430F6458
4
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
機能ブロック図: MSP430F5659、MSP430F5658
機能ブロック図: MSP430F5359、MSP430F5358
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
5
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ピン配置: MSP430F6659IPZ、MSP430F6658IPZ
6
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
ピン配置: MSP430F6459IPZ、MSP430F6458IPZ
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
7
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ピン配置: MSP430F5659IPZ、MSP430F5658IPZ
8
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
ピン配置: MSP430F5359IPZ、MSP430F5358IPZ
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
9
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ピン配置: MSP430F6659IZQW、MSP430F6658IZQW、MSP430F6459IZQW、
MSP430F6458IZQW、MSP430F5659IZQW、MSP430F5658IZQW、MSP430F5359IZQW、
MSP430F5358IZQW
10
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表3
端子機能表
端子
名前
I/O 1
NO.
PZ ZQW
P6.4/CB4/A4
1
A1
P6.5/CB5/A5
2
B2
P6.6/CB6/A6/DAC0
3
B1
P6.7/CB7/A7/DAC1
4
C2
P7.4/CB8/A12
5
C1
P7.5/CB9/A13
6
C3
P7.6/CB10/A14/DAC0
7
D2
P7.7/CB11/A15/DAC1
8
D1
P5.0/VREF+/VeREF+
9
D4
P5.1/VREF-/VeREF-
10
E4
AVCC1
11
AVSS1
XIN
XOUT
AVSS2
12
13
14
15
E1,
E2
F2
F1
G1
G2
P5.6/ADC12CLK/DMAE0
16
H1
1
説明
汎用デジタル入出力
I/O コンパレータ_B 入力 CB4
アナログ入力 A4 - ADC
汎用デジタル入出力
I/O コンパレータ_B 入力 CB5
アナログ入力 A5 - ADC
汎用デジタル入出力
コンパレータ_B 入力 CB6
I/O
アナログ入力 A6 - ADC
DAC12.0 出力
汎用デジタル入出力
コンパレータ_B 入力 CB7
I/O
アナログ入力 A7 - ADC
DAC12.1 出力
汎用デジタル入出力
I/O コンパレータ_B 入力 CB8
アナログ入力 A12 - ADC
汎用デジタル入出力
I/O コンパレータ_B 入力 CB9
アナログ入力 A13 - ADC
汎用デジタル入出力
コンパレータ_B 入力 CB10
I/O
アナログ入力 A14 - ADC
DAC12.0 出力
汎用デジタル入出力
コンパレータ_B 入力 CB11
I/O
アナログ入力 A15 - ADC
DAC12.1 出力
汎用デジタル入出力
I/O ADC への基準電圧の出力
ADC への外部基準電圧の入力
汎用デジタル入出力
I/O ADC の基準電圧の二つの電圧源 (内部基準電圧および外部適用基準電圧) 用の
負端子
アナログ電源
アナログ・グランド電源
クリスタル発振回路 XT1 の入力端子
クリスタル発振回路 XT1 の出力端子
アナログ・グランド電源
汎用デジタル入出力
I/O 変換クロック出力 ADC
DMA 外部トリガ入力
I
O
I = 入力、O = 出力、N/A = このパッケージでは未対応
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
11
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表3
端子機能表 (続き)
端子
名前
I/O 2
NO.
PZ ZQW
P2.0/P2MAP0
17
G4
P2.1/P2MAP1
18
H2
P2.2/P2MAP2
19
J1
P2.3/P2MAP3
20
H4
P2.4/P2MAP4
21
J2
P2.5/P2MAP5
22
K1
P2.6/P2MAP6/R03
23
K2
P2.7/P2MAP7/LCDREF/R13
24
L2
DVCC1
DVSS1
VCORE 3
25
26
27
L1
M1
M2
P5.2/R23
28
L3
LCDCAP/R33
29
M3
DVSS
29
M3
COM0
30
J4
DNC
30
J4
P5.3/COM1/S42
31
L4
説明
汎用デジタル入出力、ポート割り込みおよびマッピング対応二次機能付き
I/O デフォルト・マッピング: USCI_B0 SPI スレーブ送信イネーブル、USCI_A0 クロック
入出力
汎用デジタル入出力、ポート割り込みおよびマッピング対応二次機能付き
I/O デフォルト・マッピング: USCI_B0 SPI スレーブ入力、マスタ出力、USCI_B0 I2C デ
ータ
汎用デジタル入出力、ポート割り込みおよびマッピング対応二次機能付き
I/O デフォルト・マッピング: USCI_B0 SPI スレーブ出力、マスタ入力、USCI_B0 I2C ク
ロック
汎用デジタル入出力、ポート割り込みおよびマッピング対応二次機能付き
I/O デフォルト・マッピング: USCI_B0 クロック入出力、USCI_A0 SPI スレーブ送信イネ
ーブル
汎用デジタル入出力、ポート割り込みおよびマッピング対応二次機能付き
I/O デフォルト・マッピング: USCI_A0 UART 送信データ、USCI_A0 SPI スレーブ入
力、マスタ出力
汎用デジタル入出力、ポート割り込みおよびマッピング対応二次機能付き
I/O デフォルト・マッピング: USCI_A0 UART 受信データ、USCI_A0 スレーブ出力、マ
スタ入力
汎用デジタル入出力、ポート割り込みおよびマッピング対応二次機能付き
デフォルト・マッピング: 二次機能なし
I/O
最低レベルのアナログ LCD 電圧の入出力ポート (V5) (F5659、F5658、F5359、
F5358 の各デバイスには非搭載)
汎用デジタル入出力、ポート割り込みおよびマッピング対応二次機能付き
デフォルト・マッピング: 二次機能なし
調整 LCD 電圧の外部基準電圧入力 (F5659、F5658、F5359、F5358 の各デバ
I/O
イスには非搭載)
正側から 3 番目のアナログ LCD 電圧の入出力ポート (V3 または V4) (F5659、
F5658、F5359、F5358 の各デバイスには非搭載)
デジタル電源
デジタル・グランド電源
調整コア電源 (内部利用のみ、外部電流接続不可)
汎用デジタル入出力
I/O 正側から 2 番目のアナログ LCD 電圧の入出力ポート (V2) (F5659、F5658、
F5359、F5358 の各デバイスには非搭載)
LCD コンデンサ接続 (F5659、F5658、F5359、F5358 の各デバイスには非搭載)
I/O もっとも正側のアナログ LCD 電圧の入出力ポート (V1) (F5659、F5658、F5359、
F5358 の各デバイスには非搭載)
デジタル・グランド電源 (F6659、F6658、F6459、F6458 の各の各デバイスには非
搭載)
LCD 共通出力、COM0 は LCD バックプレーン用 (F5659、F5658、F5359、
O
F5358 の各デバイスには非搭載)
使用しないこと。この端子は開放状態にすることが推奨される (F6659、F6658、
F6459、F6458 の各デバイスには非搭載)
汎用デジタル入出力
LCD 共通出力、COM1 は LCD バックプレーン用 (F5659、F5658、F5359、
I/O F5358 の各デバイスには非搭載)
LCD セグメント出力 S42 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
2
I = 入力、O = 出力、N/A = このパッケージでは未対応
VCORE は内部でのみ使用されます。外部電流を接続することはできません。VCORE は、推奨コンデンサ値、CVCORE のみ
に接続するようにします。
3
12
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表3
端子機能表 (続き)
端子
名前
I/O 4
NO.
PZ ZQW
P5.4/COM2/S41
32
M4
I/O
P5.5/COM3/S40
33
J5
I/O
P1.0/TA0CLK/ACLK/S39
34
L5
I/O
P1.1/TA0.0/S38
35
M5
I/O
P1.2/TA0.1/S37
36
J6
I/O
P1.3/TA0.2/S36
37
H6
I/O
P1.4/TA0.3/S35
38
M6
I/O
P1.5/TA0.4/S34
39
L6
I/O
P1.6/TA0.1/S33
40
J7
I/O
P1.7/TA0.2/S32
41
M7
I/O
P3.0/TA1CLK/CBOUT/S31
42
L7
I/O
4
説明
汎用デジタル入出力
LCD 共通出力、COM2 は LCD バックプレーン用 (F5659、F5658、F5359、
F5358 の各デバイスには非搭載)
LCD セグメント出力 S41 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力
LCD バックプレーン用 LCD 共通出力、COM3 (F5659、F5658、F5359、F5358
の各デバイスには非搭載)
LCD セグメント出力 S40 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA0、クロック信号、TACLK 入力
ACLK 出力 (1/1、1/2、1/4、1/8、1/16、1/32 で分周)
LCD セグメント出力 S39 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA0 CCR0、キャプチャ: CCI0A 入力、コンペア: Out0 出力
BSL 送信出力
LCD セグメント出力 S38 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA0 CCR1、キャプチャ: CCI1A 入力、コンペア: Out1 出力
BSL 受信入力
LCD セグメント出力 S37 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA0 CCR2、キャプチャ: CCI2A 入力、コンペア: Out2 出力
LCD セグメント出力 S36 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA0 CCR3、キャプチャ: CCI3A 入力、コンペア: Out3 出力
LCD セグメント出力 S35 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA0 CCR4、キャプチャ: CCI4A 入力、コンペア: Out4 出力
LCD セグメント出力 S34 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA0 CCR1、キャプチャ: CCI1B 入力、コンペア: Out1 出力
LCD セグメント出力 S33 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA0 CCR2、キャプチャ: CCI2B 入力、コンペア: Out2 出力
LCD セグメント出力 S32 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA1 クロック入力
コンパレータ_B 出力
LCD セグメント出力 S31 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
I = 入力、O = 出力、N/A = このパッケージでは未対応
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
13
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表3
端子機能表 (続き)
端子
名前
I/O 5
NO.
PZ ZQW
P3.1/TA1.0/S30
43
H7
I/O
P3.2/TA1.1/S29
44
M8
I/O
P3.3/TA1.2/S28
45
L8
I/O
P3.4/TA2CLK/SMCLK/S27
46
J8
I/O
P3.5/TA2.0/S26
47
M9
I/O
P3.6/TA2.1/S25
48
L9
I/O
P3.7/TA2.2/S24
49
M10
I/O
P4.0/TB0.0/S23
50
J9
I/O
P4.1/TB0.1/S22
51
M11
I/O
P4.2/TB0.2/S21
52
L10
I/O
P4.3/TB0.3/S20
53
M12
I/O
P4.4/TB0.4/S19
54
L12
I/O
P4.5/TB0.5/S18
55
L11
I/O
5
14
説明
汎用デジタル入出力、ポート割り込み付き
タイマ TA1、キャプチャ CCR0: CCI0A/CCI0B 入力、コンペア: Out0 出力
LCD セグメント出力 S30 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA1、キャプチャ CCR1: CCI1A/CCI1B 入力、コンペア: Out1 出力
LCD セグメント出力 S29 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA1、キャプチャ CCR2: CCI2A/CCI2B 入力、コンペア: Out2 出力
LCD セグメント出力 S28 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA2 クロック入力
SMCLK 出力
LCD セグメント出力 S27 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA2、キャプチャ CCR0: CCI0A/CCI0B 入力、コンペア: Out0 出力
LCD セグメント出力 S26 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA2、キャプチャ CCR1: CCI1A/CCI1B 入力、コンペア: Out1 出力
LCD セグメント出力 S25 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TA2、キャプチャ CCR2: CCI2A/CCI2B 入力、コンペア: Out2 出力
LCD セグメント出力 S24 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TB0、キャプチャ CCR0: CCI0A/CCI0B 入力、コンペア: Out0 出力
LCD セグメント出力 S23 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TB0、キャプチャ CCR1: CCI1A/CCI1B 入力、コンペア: Out1 出力
LCD セグメント出力 S22 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TB0、キャプチャ CCR2: CCI2A/CCI2B 入力、コンペア: Out2 出力
LCD セグメント出力 S21 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TB0、キャプチャ CCR3: CCI3A/CCI3B 入力、コンペア: Out3 出力
LCD セグメント出力 S20 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TB0、キャプチャ CCR4: CCI4A/CCI4B 入力、コンペア: Out4 出力
LCD セグメント出力 S19 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TB0、キャプチャ CCR5: CCI5A/CCI5B 入力、コンペア: Out5 出力
LCD セグメント出力 S18 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
I = 入力、O = 出力、N/A = このパッケージでは未対応
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表3
端子機能表 (続き)
端子
名前
I/O 6
NO.
PZ ZQW
P4.6/TB0.6/S17
56
K11
I/O
P4.7/TB0OUTH/SVMOUT/S16
57
K12
I/O
P8.0/TB0CLK/S15
58
J11
I/O
P8.1/UCB1STE/UCA1CLK/S14
59
J12
I/O
P8.2/UCA1TXD/UCA1SIMO/S13
60
H11
I/O
P8.3/UCA1RXD/UCA1SOMI/S12
61
H12
I/O
P8.4/UCB1CLK/UCA1STE/S11
62
G11
I/O
DVSS2
DVCC2
63
64
G12
F12
P8.5/UCB1SIMO/UCB1SDA/S10
65
F11
I/O
P8.6/UCB1SOMI/UCB1SCL/S9
66
G9
I/O
P8.7/S8
67
E12
I/O
P9.0/S7
68
E11
I/O
6
説明
汎用デジタル入出力、ポート割り込み付き
タイマ TB0、キャプチャ CCR6: CCI6A/CCI6B 入力、コンペア: Out6 出力
LCD セグメント出力 S17 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力、ポート割り込み付き
タイマ TB0: すべての PWM 出力をハイ・インピーダンスに切り換え
SVM 出力
LCD セグメント出力 S16 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力
タイマ TB0 クロック入力
LCD セグメント出力 S15 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力
USCI_B1 SPI スレーブ送信イネーブル
USCI_A1 クロック入出力
LCD セグメント出力 S14 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力
USCI_A1 UART 送信データ
USCI_A1 SPI スレーブ入力、マスタ出力
LCD セグメント出力 S13 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力
USCI_A1 UART 受信データ
USCI_A1 SPI スレーブ出力、マスタ入力
LCD セグメント出力 S12 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力
USCI_B1 クロック入出力
USCI_A1 SPI スレーブ送信イネーブル
LCD セグメント出力 S11 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
デジタル・グランド電源
デジタル電源
汎用デジタル入出力
USCI_B1 SPI スレーブ入力、マスタ出力
USCI_B1 I2C データ
LCD セグメント出力 S10 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力
USCI_B1 SPI スレーブ出力、マスタ入力
USCI_B1 I2C クロック
LCD セグメント出力 S9 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力
LCD セグメント出力 S8 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
汎用デジタル入出力
LCD セグメント出力 S7 (F5659、F5658、F5359、F5358 の各デバイスには非搭
載)
I = 入力、O = 出力、N/A = このパッケージでは未対応
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
15
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表3
端子機能表 (続き)
端子
名前
P9.1/UCB2STE/UCA2CLK/S6
P9.2/UCA2TXD/UCA2SIMO/S5
P9.3/UCA2RXD/UCA2SOMI/S4
P9.4/UCB2CLK/UCA2STE/S3
P9.5/UCB2SIMO/UCB2SDA/S2
P9.6/UCB2SOMI/UCB2SCL/S1
I/O 7
NO.
PZ ZQW
69
70
71
72
73
74
F9
D12
D11
E9
C12
C11
P9.7/S0
75
D9
VSSU
76
B11
and
B12
PU.0/DP
77
A12
PUR
78
B10
NC
78
B10
PU.1/DM
79
A11
VBUS
80
A10
LDOI
VUSB
LDOO
80
81
81
A10
A9
A9
V18
82
B9
NC
AVSS3
82
83
B9
A8
7
16
I/O
I/O
I/O
I/O
I/O
I/O
I/O
説明
汎用デジタル入出力
USCI_B2 SPI スレーブ送信イネーブル
USCI_A2 クロック入出力
LCD セグメント出力 S6 (F5659、F5658、F5359、F5358
載)
汎用デジタル入出力
USCI_A2 UART 送信データ
USCI_A2 SPI スレーブ入力、マスタ出力
LCD セグメント出力 S5 (F5659、F5658、F5359、F5358
載)
汎用デジタル入出力
USCI_A2 UART 受信データ
USCI_A2 SPI スレーブ出力、マスタ入力
LCD セグメント出力 S4 (F5659、F5658、F5359、F5358
載)
汎用デジタル入出力
USCI_B2 クロック入出力
USCI_A2 SPI スレーブ送信イネーブル
LCD セグメント出力 S3 (F5659、F5658、F5359、F5358
載)
汎用デジタル入出力
USCI_B2 SPI スレーブ入力、マスタ出力
USCI_B2 I2C データ
LCD セグメント出力 S2 (F5659、F5658、F5359、F5358
載)
汎用デジタル入出力
USCI_B2 SPI スレーブ出力、マスタ入力
USCI_B2 I2C クロック
LCD セグメント出力 S1 (F5659、F5658、F5359、F5358
載)
汎用デジタル入出力
LCD セグメント出力 S0 (F5659、F5658、F5359、F5358
載)
の各デバイスには非搭
の各デバイスには非搭
の各デバイスには非搭
の各デバイスには非搭
の各デバイスには非搭
の各デバイスには非搭
の各デバイスには非搭
USB PHY または PU グランド・電源
汎用デジタル入出力 - USB PHY または PU 制御レジスタにより制御
USB データ端子 DP (F6459、F6458、F5359、F5358 の各デバイスには非搭載)
USB プルアップ抵抗ピン (オープン・ドレイン) (F6459、F6458、F5359、F5358 の
I/O
各デバイスには非搭載)
接続しない (F6659、F6658、F5659、F5658 の各デバイスには非搭載)
汎用デジタル入出力 - USB PHY または PU 制御レジスタにより制御
I/O
USB データ端子 DM (F6459、F6458、F5359、F5358 の各デバイスには非搭載)
USB LDO 入力 (USB 電源に接続) (F6459、F6458、F5359、F5358 の各デバイ
スには非搭載)
LDO 入力 (F6659、F6658、F5659、F5658 の各デバイスには非搭載)
USB LDO 出力 (F6459、F6458、F5359、F5358 の各デバイスには非搭載)
LDO 出力 (F6659、F6658、F5659、F5658 の各デバイスには非搭載)
USB 調整電源 (内部利用のみ、外部電流接続不可) (F6459、F6458、F5359、
F5358 の各デバイスには非搭載)
接続しない (F6659、F6658、F5659、F5658 の各デバイスには非搭載)
アナログ・グランド電源
I/O
I = 入力、O = 出力、N/A = このパッケージでは未対応
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表3
端子機能表 (続き)
端子
名前
I/O 8
NO.
PZ ZQW
P7.2/XT2IN
84
B8
I/O
P7.3/XT2OUT
85
B7
I/O
VBAK
86
A7
VBAT
87
D8
P5.7/RTCCLK
88
D7
DVCC3
DVSS3
89
90
A6
A5
TEST/SBWTCK
91
B6
I
PJ.0/TDO
92
B5
I/O
PJ.1/TDI/TCLK
93
A4
I/O
PJ.2/TMS
94
E7
I/O
PJ.3/TCK
95
D6
I/O
RST/NMI/SBWTDIO
96
A3
I/O
P6.0/CB0/A0
97
B4
I/O
P6.1/CB1/A1
98
B3
I/O
P6.2/CB2/A2
99
A2
I/O
P6.3/CB3/A3
100
D5
I/O
N/A
E5,
E6,
E8,
F4,
F5,
F8,
G5,
G8,
H5,
H8,
H9
予約
8
I/O
説明
汎用デジタル入出力
クリスタル発振回路 XT2 の入力端子
汎用デジタル入出力
クリスタル発振回路 XT2 の出力端子
バックアップ・サブシステム用コンデンサ。このピンに外部電流を接続することはでき
ません。コンデンサ値については、「推奨動作条件」の CBAK を参照してください。
バックアップ電圧。バックアップ電圧が供給されていない場合、DVCC を外部に接続
します。
汎用デジタル入出力
RTCCLK 出力
デジタル電源
デジタル・グランド電源
テスト・モード・ピン – JTAG ピンでデジタル入出力を選択
Spy-Bi-Wire 入力クロック
汎用デジタル入出力
テスト・データ出力ポート
汎用デジタル入出力
テスト・データ入力またはテスト・クロック入力
汎用デジタル入出力
テスト・モード選択
汎用デジタル入出力
テスト・クロック
リセット入力アクティブ Low
ノン・マスカブル割り込み入力
Spy-Bi-Wire データ入力/出力
汎用デジタル入出力
コンパレータ_B 入力 CB0
アナログ入力 A0 - ADC
汎用デジタル入出力
コンパレータ_B 入力 CB1
アナログ入力 A1 - ADC
汎用デジタル入出力
コンパレータ_B 入力 CB2
アナログ入力 A2 - ADC
汎用デジタル入出力
コンパレータ_B 入力 CB3
アナログ入力 A3 - ADC
予約
BGA パッケージ・ボール、グランドに接続することを推奨 (DVSS、AVSS)
I = 入力、O = 出力、N/A = このパッケージでは未対応
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
17
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
概要説明
CPU (ユーザーズ・ガイドへのリンク)
MSP430 CPU は、アプリケーションに適した 16 ビット RISC
アーキテクチャを搭載しています。プログラムフロー命令以外
のすべての動作は、ソース・オペランドのための 7 つのアド
レッシング・モードおよびデスティネーション・オペランドのため
の 4 つのアドレッシング・モードと組み合わせてレジスタ・オ
ペレーションとして実行されます。
CPU は、16 個のレジスタを搭載しており、これが命令実行
時間の短縮に貢献しています。レジスタ間のオペレーション
実行時間は、CPU クロックの 1 サイクルです。
レジスタのうち 4 つ (R0 〜 R3) は、それぞれプログラム・
カウンタ、スタック・ポインタ、ステータス・レジスタ、コンスタン
ト・ジェネレータに割り当てられています。残りのレジスタは汎
用レジスタです。
ペリフェラルは、データ・バス、アドレス・バス、コントロール・
バスを介して CPU に接続され、すべて命令で操作すること
ができます。
命令セット
命令セットは、3 つのフォーマット、7 つのアドレス・モードを
持ったオリジナルの 51 の命令と、拡張アドレス範囲に対応
した追加命令で構成されています。それぞれの命令は、ワー
ドおよびバイト・データに基づいて実行することができます。
表 4 は 3 種類の命令フォーマットの例を、表 5 はアドレス・
モードを示しています。
表4
命令ワードのフォーマット
命令ワードのフォーマット
デュアル・オペランド、ソース-デスティネーション
シングル・オペランド、デスティネーションのみ
相対ジャンプ、無条件/条件付き
表5
アドレス・モード
レジスタ
インデックス
シンボリック (PC 対応)
絶対
間接
S(1)
+
+
+
+
+
関節 (自動インクリメント)
即時
D(1)
+
+
+
+
例
動作
ADD R4,R5
CALL R8
JNE
R4 + R5 → R5
PC → (TOS), R8 → PC
Jump-on-equal bit = 0
アドレス・モード
構文
例
動作
MOV Rs,Rd
MOV X(Rn),Y(Rm)
MOV EDE,TONI
MOV &MEM, &TCDAT
MOV @Rn,Y(Rm)
MOV R10,R11
MOV 2(R5),6(R6)
MOV @R10,Tab(R6)
+
MOV @Rn+,Rm
MOV @R10+,R11
+
MOV #X,TONI
MOV #45,TONI
R10 → R11
M(2+R5) → M(6+R6)
M(EDE) → M(TONI)
M(MEM) → M(TCDAT)
M(R10) → M(Tab+R6)
M(R10) → R11
R10 + 2 → R10
#45 → M(TONI)
(1) S = ソース、D = デスティネーション
18
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
動作モード
MSP430 には、1 つのアクティブ・モードと、ソフトウェアで選択可能な 7 つの低電力動作モードがあります。デ
バイスがどの低電力動作モードの場合でも、割り込みイベントによるウェイク・アップが可能です。要求実行後は、
割り込みプログラムを抜け、低電力モードに戻すことができます。以下 7 つの動作モードがソフトウェアで構成可
能です。
• アクティブ・モード (AM)
− すべてのクロックがアクティブ
• 低電力モード 0 (LPM0)
− CPU がディスエーブル
− ACLK と SMCLK がアクティブ、MCLK がディスエーブル
− FLL ループ制御がアクティブ
• 低電力モード 1 (LPM1)
− CPU がディスエーブル
− FLL ループ制御がディスエーブル
− ACLK と SMCLK がアクティブ、MCLK がディスエーブル
• 低電力モード 2 (LPM2)
− CPU がディスエーブル
− MCLK、FLL ループ制御、DCOCLK がディスエーブル
− DCO の DC ジェネレータがイネーブル
− ACLK がアクティブ
• 低電力モード 3 (LPM3)
− CPU がディスエーブル
− MCLK、FLL ループ制御、DCOCLK がディスエーブル
− DCO の DC ジェネレータがディスエーブル
− ACLK がアクティブ
• 低電力モード 4 (LPM4)
− CPU がディスエーブル
− ACLK がディスエーブル
− MCLK、FLL ループ制御、DCOCLK がディスエーブル
− DCO の DC ジェネレータがディスエーブル
− クリスタル発振回路が停止
− データ完全保持
• 低電力モード 3.5 (LPM3.5)
− 内部レギュレータがディスエーブル
− データを保持しない
− RTC がイネーブル、低周波発振回路によりクロック供給
− RST/NMI、RTC_B、P1、P2、P3、P4 からウェイク・アップ
• 低電力モード 4.5 (LPM4.5)
− 内部レギュレータがディスエーブル
− データを保持しない
− RST/NMI、RTC_B、P1、P2、P3、P4 からウェイク・アップ
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
19
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
割り込みベクタ・アドレス
割り込みベクタおよびパワーアップ時の開始アドレスは、アドレス範囲 0FFFFh〜0FF80h の間になります。ベクタ
には、適切な割り込みハンドラ命令シーケンスの 16 ビット・アドレスが含まれています。
表6
割り込みソース
システム・リセット
パワーアップ、外部リセット
ウォッチドッグ・タイムアウト、キー
違反
フラッシュ・メモリ・キー違反
システム NMI
PMM
空のメモリ・アクセス
JTAG メールボックス
ユーザーNMI
NMI
発振回路障害
フラッシュ・メモリ・アクセス違反
Comp_B
タイマ TB0
タイマ TB0
ウォッチドッグ・タイマ・モード
USCI_A0 受信または送信
USCI_B0 受信または送信
ADC12_A
タイマ TA0
タイマ TA0
(4)
USB_UBM
LDO-PWR(5)
DMA
タイマ TA1
タイマ TA1
入出力ポート P1
USCI_A1 受信または送信
USCI_B1 受信または送信
入出力ポート P2
LCD_B(6)
割り込みソース、フラグ、ベクタ
割り込みフラグ
システム割り込
み
ワード・アド
レス
優先順位
WDTIFG, KEYV (SYSRSTIV)(1) (2)
リセット
0FFFEh
63 (最上位)
SVMLIFG, SVMHIFG, DLYLIFG, DLYHIFG,
SVMLVLRIFG, SVMHVLRIFG, VMAIFG,
JMBNIFG, JMBOUTIFG (SYSSNIV)(1)
ノンマスカブル
0FFFCh
62
NMIIFG, OFIFG, ACCVIFG, BUSIFG
(SYSUNIV)(1) (2)
ノンマスカブル
0FFFAh
61
マスカブル
マスカブル
0FFF8h
0FFF6h
60
59
マスカブル
0FFF4h
58
マスカブル
マスカブル
マスカブル
マスカブル
マスカブル
0FFF2h
0FFF0h
0FFEEh
0FFECh
0FFEAh
57
56
55
54
53
マスカブル
0FFE8h
52
マスカブル
0FFE6h
51
マスカブル
0FFE4h
50
マスカブル
0FFE2h
49
マスカブル
0FFE0h
48
マスカブル
マスカブル
マスカブル
マスカブル
マスカブル
0FFDEh
0FFDCh
0FFDAh
0FFD8h
0FFD6h
47
46
45
44
43
コンパレータ B 割り込みフラグ (CBIV) (1) (3)
TB0CCR0 CCIFG0(3)
TB0CCR1 CCIFG1 to TB0CCR6 CCIFG6,
TB0IFG (TB0IV)(1) (3)
WDTIFG
UCA0RXIFG, UCA0TXIFG (UCA0IV)(1) (3)
UCB0RXIFG, UCB0TXIFG (UCB0IV)(1) (3)
ADC12IFG0 to ADC12IFG15 (ADC12IV)(1) (3)
TA0CCR0 CCIFG0(3)
TA0CCR1 CCIFG1 to TA0CCR4 CCIFG4, TA0IFG
(TA0IV)(1) (3)
USB 割り込み (USBIV) (1) (3)
LDOOFFIG, LDOONIFG, LDOOVLIFG
DMA0IFG, DMA1IFG, DMA2IFG, DMA3IFG,
DMA4IFG, DMA5IFG (DMAIV)(1) (3)
TA1CCR0 CCIFG0(3)
TA1CCR1 CCIFG1 to TA1CCR2 CCIFG2,
TA1IFG (TA1IV)(1) (3)
P1IFG.0 to P1IFG.7 (P1IV)(1) (3)
UCA1RXIFG, UCA1TXIFG (UCA1IV)(1) (3)
UCB1RXIFG, UCB1TXIFG (UCB1IV)(1) (3)
P2IFG.0 to P2IFG.7 (P2IV)(1) (3)
LCD_B 割り込みフラグ (LCDBIV) (1)
(1) 複数のソース・フラグ
(2) CPU がペリフェラル空間または空のメモリ空間から命令をフェッチしようとすると、リセットが発生します。
(ノン) マスカブル: 個々の割り込みイネーブル・ビットで割り込みイベントをディスエーブルできますが、汎用割り込みイネー
ブルではこれをディスエーブルすることができません。
(3) 割り込みフラグはモジュール内にあります。
(4) ペリフェラル・モジュール USB を持つデバイスのみ (MSP430F665x および MSP430F565x)。
(5) ペリフェラル・モジュール LDO-PWR を持つデバイスのみ (MSP430F535x および MSP430F645x)。
(6) ペリフェラル・モジュール LCD_B を持つデバイスのみ (MSP430F665x および MSP430F645x)。それ以外では予約
(MSP430F535x および MSP430F565x)。
20
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表6
割り込みソース
割り込みソース、フラグ、ベクタ (続き)
割り込みフラグ
入出力ポート P3
入出力ポート P4
USCI_A2 受信または送信
USCI_B2 受信または送信
RTCRDYIFG, RTCTEVIFG, RTCAIFG,
RT0PSIFG, RT1PSIFG, RTCOFIFG (RTCIV)(1) (3)
DAC12_0IFG, DAC12_1IFG(1) (3)
TA2CCR0 CCIFG0(3)
TA2CCR1 CCIFG1 to TA2CCR2 CCIFG2,
TA2IFG (TA2IV)(1) (3)
P3IFG.0 to P3IFG.7 (P3IV)(1) (3)
P4IFG.0 to P4IFG.7 (P4IV)(1) (3)
UCA2RXIFG, UCA2TXIFG (UCA2IV)(1) (3)
UCB2RXIFG, UCB2TXIFG (UCB2IV)(1) (3)
予約
予約(7)
RTC_B
DAC12_A
タイマ TA2
タイマ TA2
システム割り込
み
ワード・アド
レス
優先順位
マスカブル
0FFD4h
42
マスカブル
マスカブル
0FFD2h
0FFD0h
41
40
マスカブル
0FFCEh
39
マスカブル
マスカブル
0FFCCh
0FFCAh
0FFC8h
0FFC6h
0FFC4h
:
0FF80h
38
37
36
35
34
:
0 (最下位)
(7) アドレスにおける予約済みの割り込みベクタはこのデバイスでは使用されませんが、必要であれば通常のプログラム・コー
ドで使用することができます。ただし、他のデバイスとの間で互換性を維持するため、このロケーションを予約しておくことが
望まれます。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
21
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
メモリ構成
表7
メモリ (フラッシュ)
メイン: 割り込みベクタ
合計サイズ
バンク 3
バンク 2
メイン: コード・メモリ
バンク 1
バンク 0
MID サポート・ソフトウェ
合計サイズ
ア (ROM)
セクタ 3
RAM
MSP430F6458
MSP430F5358
384 KB
00FFFFh-00FF80h
N/A
128 KB
047FFF-028000h
128 KB
047FFF-028000h
128 KB
027FFF-008000h
1 KB
006FFFh-006C00h
16 KB
0FBFFFh-0F8000h
セクタ 2
N/A
セクタ 1
N/A
16 KB
0063FFh-002400h
セクタ 0
(アドレス範囲
0FFFFFh-0FC000h で
ミラー)
2 KB
セクタ 7
0023FFh-001C00h
RAM(2)
USB RAM(3)
セクタ 7
情報 A
情報 B
情報メモリ (フラッシュ)
情報 C
情報 D
BSL 3
ブートストラップ・ローダ
(BSL) メモリ ( フラッシ
ュ)
BSL 2
BSL 1
BSL 0
ペリフェラル
サイズ
メモリ構成
(1)
MSP430F6459
MSP430F5359
512 KB
00FFFFh-00FF80h
128 KB
087FFF-068000h
128 KB
067FFF-48000h
128 KB
047FFF-028000h
128 KB
027FFF-008000h
1 KB
006FFFh-006C00h
16 KB
0FBFFFh-0F8000h
16 KB
0F7FFFh-0F4000h
16 KB
0F3FFFh-0F0000h
16 KB
0063FFh-002400h
(mirrored at address
range
0FFFFFh-0FC000h)
2 KB
0023FFh-001C00h
N/A
N/A
128 B
0019FFh-001980h
128 B
00197Fh-001900h
128 B
0018FFh-001880h
128 B
00187Fh-001800h
512 B
0017FFh-001600h
512 B
0015FFh-001400h
512 B
0013FFh-001200h
512 B
0011FFh-001000h
4 KB
000FFFh-000000h
128 B
0019FFh-001980h
128 B
00197Fh-001900h
128 B
0018FFh-001880h
128 B
00187Fh-001800h
512 B
0017FFh-001600h
512 B
0015FFh-001400h
512 B
0013FFh-001200h
512 B
0011FFh-001000h
4 KB
000FFFh-000000h
MSP430F6658
MSP430F5658
384 KB
00FFFFh-00FF80h
16 KB
0063FFh-002400h
(mirrored at address
range
0FFFFFh-0FC000h)
MSP430F6659
MSP430F5659
512 KB
00FFFFh-00FF80h
128 KB
087FFF-068000h
128 KB
067FFF-48000h
128 KB
047FFF-028000h
128 KB
027FFF-008000h
1 KB
006FFFh-006C00h
16 KB
0FBFFFh-0F8000h
16 KB
0F7FFFh-0F4000h
16 KB
0F3FFFh-0F0000h
16 KB
0063FFh-002400h
(mirrored at address
range
0FFFFFh-0FC000h)
N/A
N/A
2 KB
0023FFh-001C00h
128 B
0019FFh-001980h
128 B
00197Fh-001900h
128 B
0018FFh-001880h
128 B
00187Fh-001800h
512 B
0017FFh-001600h
512 B
0015FFh-001400h
512 B
0013FFh-001200h
512 B
0011FFh-001000h
4 KB
000FFFh-000000h
2 KB
0023FFh-001C00h
128 B
0019FFh-001980h
128 B
00197Fh-001900h
128 B
0018FFh-001880h
128 B
00187Fh-001800h
512 B
0017FFh-001600h
512 B
0015FFh-001400h
512 B
0013FFh-001200h
512 B
0011FFh-001000h
4 KB
000FFFh-000000h
N/A
128 KB
067FFF-048000h
128 KB
047FFF-028000h
128 KB
027FFF-008000h
1 KB
006FFFh-006C00h
16 KB
0FBFFFh-0F8000h
N/A
N/A
(1) N/A = なし
(2) F6459、F6458、F5359、F5358 の各デバイスでのみ使用可能。
(3) F6659、F6658、F5659、F5658 の各デバイスでのみ使用可能。USB 動作で使用しない場合、USB RAM を汎用 RAM とし
て使用可能。
22
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
ブートストラップ・ローダ (BSL)
BSL では、さまざまなシリアル・インターフェイスを使用して、フラッシュ・メモリまたは RAM をプログラムすること
ができます。BS L を介したデバイス・メモリへのアクセスは、ユーザーが定義したパスワードによって保護されます。
BSL の機能およびその実装方法については、『MSP430 Programming Via the Bootstrap Loader (BSL) (ブート
ストラップ・ローダ (BSL) による MSP430 のプログラミング)』 (SLAU319) を参照してください。
USB BSL
MSP430F565x および MSP430F665x の各デバイスは、USB BSL があらかじめプログラムされています。
USB BSL を使用する場合、表 8 に示されている 6 つのピンに外部アクセスしなければなりません。アプリケー
ションでは、これらのピンに加えて、たとえば XT2IN、XT2OUT 上の正しいクリスタルや正しいデカップリングなど、
通常の USB 動作のために必要な外部コンポーネントもサポートする必要があります。
表8
USB BSL のピンの要件および機能
デバイス信号
BSL 機能
エントリ・シーケンス信号
USB データ端子 DP
USB データ端子 DM
USB プルアップ抵抗端子
USB バス・パワー電源
USB グランド電源
RST/NMI/SBWTDIO
PU.0/DP
PU.1/DM
PUR
VBUS
VSSU
注
デフォルトの USB BSL は、BOR リセットの後、PUR ピンのロジック・レベルを評価します。外
部的に High になっている場合は BSL が起動します。そのため、たとえ BSL または USB
を使用しない場合でも、アプリケーションで BSL が起動する場合を除き、BOR リセットの後
の PUR は Low で維持することが重要になります。1 MΩの抵抗をグランドに接続すること
を推奨します。
UART BSL
USB モジュールを搭載していないすべてのデバイス (MSP430F535x および MSP430F645x) では、UART
BSL があらかじめプログラムされています。UART BSL は、USB モジュールを搭載したデバイスでも使用できま
す。その場合ユーザーは、工場で設定されているプログラム済みの USB BSL を置き換えることで、BSL メモリに
プログラムすることができます。USB BSL を使用する場合、表 9 に示されている 6 つのピンに外部アクセスしな
ければなりません。
表9
UART BSL のピンの要件および機能
デバイス信号
RST/NMI/SBWTDIO
TEST/SBWTCK
P1.1
P1.2
VCC
VSS
Copyright © 2012, Texas Instruments Incorporated
BSL 機能
エントリ・シーケンス信号
エントリ・シーケンス信号
データ送信
データ受信
電源
グランド電源
Submit Documentation Feedback
23
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
JTAG の動作
JTAG 標準インターフェイス
MSP430 ファミリでは、データの送受信に 4 つの信号を必要とする標準 JTAG インターフェイスをサポートして
います。JTAG 信号は、汎用 I/O と共有されます。JTAG 信号を有効にするためには、TEST/SBWTCK ピンを
使用します。MSP430 開発ツールおよびデバイス・プログラマとインターフェイスをとるためには、これらの信号に
加えて、RST/NMI/SBWTDIO が必要になります。JTAG ピンの要件を表 10 に示します。開発ツールおよびデバ
イス・プログラマとのインターフェイスの詳細については、『MSP430 Hardware Tools User's Guide (MSP430 ハ
ードウェア・ツール・ユーザーズ・ガイド)』 (SLAU278) を参照してください。BSL の機能およびその実装方法につ
いては、『 MSP430 Programming Via the Bootstrap Loader (BSL) ( ブートストラップ・ローダ (BSL) による
MSP430 のプログラミング)』 (SLAU319) を参照してください。
表 10
デバイス信号
PJ.3/TCK
PJ.2/TMS
PJ.1/TDI/TCLK
PJ.0/TDO
TEST/SBWTCK
RST/NMI/SBWTDIO
VCC
VSS
JTAG のピンの要件および機能
方向
入力
入力
入力
出力
入力
入力
機能
JTAG クロック入力
JTAG 状態制御
JTAG データ入力、TCLK 入力
JTAG データ出力
JTAG ピンのイネーブル
外部リセット
電源
グランド電源
Spy-Bi-Wire インターフェイス
MSP430 ファミリは、標準 JTAG インターフェイスに加え、2 線式 Spy-Bi-Wire インターフェイスもサポートして
います。Spy-Bi-Wire は、MSP430 開発ツールおよびデバイス・プログラマとインターフェイスをとるために使用す
ることができます。Spy-Bi-Wire インターフェイス・ピンの要件を表 11 に示します。開発ツールおよびデバイス・プ
ログラマとのインターフェイスの詳細については、『MSP430 Hardware Tools User's Guide (MSP430 ハードウェ
ア・ツール・ユーザーズ・ガイド)』 (SLAU278) を参照してください。JTAG インターフェイスおよびその実装方法の
詳細については、『MSP430 Programming Via the JTAG Interface (JTAG インターフェイスによる MSP430 のプ
ログラミング)』 (SLAU320) を参照してください。
表 11
デバイス信号
TEST/SBWTCK
RST/NMI/SBWTDIO
VCC
VSS
24
Submit Documentation Feedback
Spy-Bi-Wire のピンの要件および機能
方向
入力
入力、出力
機能
Spy-Bi-Wire クロック入力
Spy-Bi-Wire データ入力/出力
電源
グランド電源
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
フラッシュ・メモリ (ユーザーズ・ガイドへのリンク)
フラッシュ・メモリは、JTAG ポート、Spy-Bi-Wire (SBW)、BSL、CPU によるインシステムを使用してのプログラム
が可能です。CPU は、フラッシュ・メモリに対して、1 バイト、1 ワード、ロングワードの書き込みを行うことができ
ます。フラッシュ・メモリには、以下のような特徴があります。
• フラッシュ・メモリは n セグメントのメイン・メモリと、それぞれ 128 バイトの 4 セグメントの情報メモリ (A 〜
D) を搭載しています。メイン・メモリのそれぞれのセグメントのサイズは 512 バイトです。
• セグメント 0 〜 n は、一括で消去できます。また、それぞれのセグメントを個別に消去することもできます。
• セグメント A 〜 D は個別に消去できるほか、セグメント 0 〜 n とともにグループとして消去することもできま
す。セグメント A 〜 D は情報メモリとも呼ばれています。
• セグメント A は、単独でロックすることができます。
メモリ完全性検証 (MID) (ユーザーズ・ガイドへのリンク)
MID は、MSP430 フラッシュ・メモリ・コントローラの拡張機能です。MID により、通常のフラッシュ動作方式に追
加の機能が搭載されます。MID 機能の主な目的は、このような機能を必要とする過酷な環境およびアプリケーシ
ョン領域における、フラッシュ内容の高信頼性とおよびシステム全体の保全性を獲得することにあります。オンチッ
プ MID ROM には、工場でプログラムされた MID サポート・ソフトウェアが搭載されています。このソフトウェア・
パッケージには、すべての MID 機能を利用するための複数のソフトウェア機能が搭載されています。
RAM メモリ (ユーザーズ・ガイドへのリンク)
RAM メモリは、n 個のセクタで構成されています。それぞれのセクタはメモリ・リークを防止するため完全に停止
することもできますが、すべてのデータが失われます。RAM メモリには、以下のような特徴があります。
• RAM メモリには n 個のセクタがあります。セクタのサイズについては「メモリ構成」を参照してください。
• 0 〜 n のそれぞれのセクタは完全にディスエーブルすることができますが、その際はデータ保持が失われま
す。
• 0 〜 n のそれぞれのセクタは、可能な状態になれば、自動的に低電力保持モードに移行します。
• USB メモリを搭載しているデバイスの場合、USB が必要なければ、USB メモリを通常の RAM として使用
することもできます。
バックアップ RAM メモリ (ユーザーズ・ガイドへのリンク)
バッテリー・バックアップ・システム・モジュールが実装されている場合、バックアップ RAM では、LPMx.5 の間お
よびバックアップ電源の動作時に保持される一定量の RAM が提供されます。
バックアップ RAM は 8 バイト用意されており、制御レジスタ BAKMEM0 、 BAKMEM1 、 BAKMEM2 、
BAKMEM3 を介してワード単位でアクセスすることができます。
ペリフェラル
ペリフェラルは、データ・バス、アドレス・バス、コントロール・バスを介して CPU に接続され、すべて命令で操作す
ることができます。モジュールの詳細については『 MSP430x5xx and MSP430x6xx Family User's Guide
(MSP430x5xx、MSP430x6xx ファミリ・ユーザーズ・ガイド)』 (SLAU208) 参照。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
25
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
デジタル入出力 (ユーザーズ・ガイドへのリンク)
最大 9 つの 8 ビット入出力ポート内蔵: P1 〜 P9 があり、ポート PJ には個別に 4 つの入出力ポートがあり
ます。
• すべての個別の入出力ビットは、独立してプログラム可能です。
• 入力条件、出力条件、割り込み条件はどのような組み合わせでも可能です。
• すべてのポートに、プログラム可能なプルアップ / プルダウン抵抗があります。
• すべてのポートで、ドライブ強度をプログラム可能です。
• ポート P1、P2、P3、P4 のすべての 8 ビットに、エッジ選択可能な割り込み入力機能があります。
• ポート制御レジスタへの読み取り/書き込みアクセスは、すべての命令で可能です。
• ポートは、バイト単位 (P1 〜 P9) またはペアのワード単位 (PA 〜 PD) でアクセスすることができます。
26
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
ポート・マッピング・コントローラ (ユーザーズ・ガイドへのリンク)
ポート・マッピング・コントローラにより、ポート P2 に対するデジタル機能の柔軟で再構成可能なマッピングが可能
になります。
表 12
値
PxMAPy ニーモニック
0
PM_NONE
PM_CBOUT
PM_TB0CLK
PM_ADC12CLK
PM_DMAE0
PM_SVMOUT
1
2
3
4
5
6
7
8
9
10
PM_TB0OUTH
17
18
19
20-30
PM_TB0CCR0B
PM_TB0CCR1B
PM_TB0CCR2B
PM_TB0CCR3B
PM_TB0CCR4B
PM_TB0CCR5B
PM_TB0CCR6B
PM_UCA0RXD
PM_UCA0SOMI
PM_UCA0TXD
PM_UCA0SIMO
PM_UCA0CLK
PM_UCB0STE
PM_UCB0SOMI
PM_UCB0SCL
PM_UCB0SIMO
PM_UCB0SDA
PM_UCB0CLK
PM_UCA0STE
PM_MCLK
予約
予約
予約
31 (0FFh)(1)
PM_ANALOG
11
12
13
14
15
16
ポート・マッピング、ニーモニック、機能
入力ピンの機能
なし
Timer TB0 クロック入力
DMAE0 入力
出力ピンの機能
DVSS
コンパレータ_B 出力
ADC12CLK
SVM 出力
Timer TB0 ハイ・インピーダンス入力
TB0OUTH
Timer TB0 CCR0 キャプチャ入力 CCI0B
Timer TB0: TB0.0 コンペア出力 Out0
Timer TB0 CCR1 キャプチャ入力 CCI1B
Timer TB0: TB0.1 コンペア出力 Out1
Timer TB0 CCR2 キャプチャ入力 CCI2B
Timer TB0: TB0.2 コンペア出力 Out2
Timer TB0 CCR3 キャプチャ入力 CCI3B
Timer TB0: TB0.3 コンペア出力 Out3
Timer TB0 CCR4 キャプチャ入力 CCI4B
Timer TB0: TB0.4 コンペア出力 Out4
Timer TB0 CCR5 キャプチャ入力 CCI5B
Timer TB0: TB0.5 コンペア出力 Out5
Timer TB0 CCR6 キャプチャ入力 CCI6B
Timer TB0: TB0.6 コンペア出力 Out6
USCI_A0 UART RXD (USCI で制御される方向 - 入力)
USCI_A0 SPI スレーブ出力、マスタ入力 (USCI で制御される方向)
USCI_A0 UART TXD (USCI で制御される方向 - 出力)
USCI_A0 SPI スレーブ入力、マスタ出力 (USCI で制御される方向)
USCI_A0 クロック入出力 (USCI で制御される方向)
USCI_B0 SPI スレーブ送信イネーブル (USCI で制御される方向 - 入力)
USCI_B0 SPI スレーブ出力、マスタ入力 (USCI で制御される方向)
USCI_B0 I2C クロック (オープン・ドレインおよび USCI で制御される方向)
USCI_B0 SPI スレーブ入力、マスタ出力 (USCI で制御される方向)
USCI_B0 I2C データ (オープン・ドレインおよび USCI で制御される方向)
USCI_B0 クロック入出力 (USCI で制御される方向)
USCI_A0 SPI スレーブ送信イネーブル (USCI で制御される方向 - 入力)
MCLK
テスト用に予約。この設定は使用しないこと。
テスト用に予約。この設定は使用しないこと。
なし
DVSS
アナログ信号適用時の寄生逆流電流を防止するため、出力ドライバおよび
入力シュミットトリガをディスエーブルにする。
(1) PM_ANALOG ニーモニックの値は 0FFh にセットされます。ポート・マッピング・レジスタは 5 ビット幅しかないため、上
位ビットは無視されます。そのため、読み取り値は 31 になります。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
27
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表 13
ピン
PxMAPy ニーモニック
P2.0/P2MAP0
PM_UCB0STE,
PM_UCA0CLK
P2.1/P2MAP1
PM_UCB0SIMO,
PM_UCB0SDA
P2.2/P2MAP2
PM_UCB0SOMI,
PM_UCB0SCL
P2.3/P2MAP3
PM_UCB0CLK,
PM_UCA0STE
P2.4/P2MAP4
PM_UCA0TXD,
PM_UCA0SIMO
P2.5/P2MAP5
P2.6/P2MAP6/ R03
P2.7/P2MAP7/LCDREF/R13
PM_UCA0RXD,
PM_UCA0SOMI
PM_NONE
PM_NONE
デフォルト・マッピング
入力ピンの機能
出力ピンの機能
USCI_B0 SPI スレーブ送信イネーブル (USCI で制御される方向 - 入力)、
USCI_A0 クロック入出力 (USCI で制御される方向)
USCI_B0 SPI スレーブ入力、マスタ出力 (USCI で制御される方向)、USCI_B0
I2C データ (オープン・ドレインおよび USCI で制御される方向)
USCI_B0 SPI スレーブ出力、マスタ入力 (USCI で制御される方向)、USCI_B0
I2C クロック (オープン・ドレインおよび USCI で制御される方向)
USCI_B0 クロック入出力 (USCI で制御される方向)、USCI_A0 SPI スレーブ送
信イネーブル (USCI で制御される方向 - 入力)
USCI_A0 UART TXD (USCI で制御される方向 - 出力)、USCI_A0 SPI スレー
ブ入力、マスタ出力 (USCI で制御される方向)
USCI_A0 UART RXD (USCI で制御される方向 - 入力)、USCI_A0 SPI スレー
ブ出力、マスタ入力 (USCI で制御される方向)
DVSS
DVSS
発振回路およびシステム・クロック (ユーザーズ・ガイドへのリンク)
MSP430F665x、MSP430F645x、MSP430F565x、MSP430F535x デバイス・ファミリのクロック・システムは、32
kHz 時計用クリスタル発振回路 (XT1 LF モード、XT1 HF モードは未サポート)、内部超低電力低周波発振回路
(VLO)、内部トリム低周波発振回路 (REFO)、内部デジタル制御発振回路 (DCO)、高周波クリスタル発振回路
(XT2) を搭載したユニファイド・クロック・システム (UCS) モジュールでサポートされています。UCS モジュール
は、安いシステム・コストと低消費電力の両方の必要条件を満たすよう設計されています。また UCS モジュール
は、デジタル変調器とともに、DCO 周波数を時計用クリスタル周波数のプログラム可能な倍数に安定化させるデ
ジタル周波数同期ループ (FLL) ハードウェアを搭載しています。内部 DCO は、高速ターンオン・クロック・ソース
を提供し、3 µs (標準) 以内で安定化します。UCS モジュールは、以下のクロック信号を提供します。
• 補助クロック (ACLK)。32 kHz の時計用クリスタル (XT1)、高周波クリスタル (XT2)、内部低周波発振回路
(VLO)、トリム低周波発振回路 (REFO)、内部デジタル制御発振回路 (DCO) から供給。
• メイン・クロック (MCLK)。CPU によって使用されるシステム・クロック。MCLK は、ACLK で使用できるソース
から供給可能。
• サブメイン・クロック (SMCLK)。ペリフェラル・モジュールによって使用されるサブシステム・クロック。SMCLK
は、ACLK で使用できるソースから供給可能。
• ACLK/n。ACLK、ACLK/2、ACLK/4、ACLK/8、ACLK/16、ACLK/32 のバッファ出力。
28
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
パワー・マネージメント・モジュール (PMM) (ユーザーズ・ガイドへのリンク)
PMM には、コア電圧をデバイスに供給し、電力最適化のために出力レベルをプログラムできる電圧レギュレータ
が統合されています。PMM には、ブラウンアウト保護に加え、電源電圧スーパーバイザ (SVS) および電源電圧
モニタリング (SVM) 回路も搭載されています。ブラウンアウト回路は、パワーオン、パワーオフ時にデバイスに適
切な内部リセット信号を供給するために実装されています。SVS 回路および SVM 回路は、電源電圧がユーザ
ー選択可能な一定レベルを下回ったかどうか検出し、電源電圧スーパーバイザ機能 (デバイスが自動的にリセッ
トされる) および電源電圧モニタリング機能 (デバイスが自動的にリセットされない) の両方をサポートします。
SVS 回路および SVM 回路は、プライマリ電源とコア電源で動作します。
ハードウェア乗算器 (MPY) (ユーザーズ・ガイドへのリンク)
乗算演算は、専用のペリフェラル・モジュールでサポートされます。このモジュールは、32 ビット、24 ビット、16 ビ
ット、8 ビットのオペランドで演算を実行します。このモジュールは、符号付き乗算および符号なし乗算の他、符号
付き積和演算および符号なし積和演算もサポートすることができます。
リアルタイム・クロック (RTC_B) (ユーザーズ・ガイドへのリンク)
RTC_B モジュールでは、リアルタイム・クロック (RTC) またはカレンダー・モードで構成して、年、月、日付、曜日、
時間、分、秒を供給することができます。カレンダー・モードでは、31 日未満の月の補正機能や閏年の修正機能
を含む内部カレンダーが統合されています。RTC_B では、柔軟なアラーム機能とオフセット・キャリブレーション・
ハードウェアもサポートしています。このデバイスの実装では、LPM3.5 モードでの動作や、バックアップ電源によ
る動作もサポートされています。
ウォッチドッグ・タイマ (WDT_A) (ユーザーズ・ガイドへのリンク)
ウォッチドッグ・タイマ (WDT_A) モジュールの主要な機能は、ソフトウェア障害が発生した後、制御された状態で
システムを再開することです。設定した時間が経過すると、システム・リセットが生成されます。アプリケーションで
このウォッチドッグ機能が必要ない場合は、モジュールをインターバル・タイマとして構成し、設定された時間間隔
で割り込みを発生させることもできます。
システム・モジュール (SYS) (ユーザーズ・ガイドへのリンク)
SYS モジュールは、デバイス内のさまざまなシステム機能を処理します。たとえば、パワーオン・リセットやパワー
アップ・クリアの処理、NMI ソースの選択と管理、割り込みベクタ・ジェネレータのリセット、ブートストラップ・ロー
ダ・エントリ・メカニズム、構成管理 (デバイス・ディスクリプタ) などがこれに含まれます。SYS には他にも、アプリ
ケーションで使用される JTAG を介したデータ交換メカニズム、つまり JTAG メールボックスも含まれます。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
29
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表 14
割り込みベクタ・レジスタ
システム・モジュールの割り込みベクタ・レジスタ
割り込みイベント
割り込み待ちなし
ブラウンアウト (BOR)
ワード・アドレス
00h
02h
04h
06h
RST/NMI (BOR)
DoBOR (BOR)
LPM3.5 または LPM4.5 のウェイク・アップ
(BOR)
セキュリティ違反 (BOR)
SYSRSTIV、システム・リセット
SVSL (POR)
SVSH (POR)
SVML_OVP (POR)
SVMH_OVP (POR)
DoPOR (POR)
WDT タイムアウト (PUC)
WDT キー違反 (PUC)
KEYV フラッシュ・キー違反 (PUC)
予約
ペリフェラル領域のフェッチ (PUC)
PMM キー違反 (PUC)
予約
割り込みペンディングなし
SYSSNIV、システム NMI
SYSUNIV、ユーザーNMI
SYSBERRIV、バス・エラー
30
Submit Documentation Feedback
SVMLIFG
SVMHIFG
DLYLIFG
DLYHIFG
VMAIFG
JMBINIFG
JMBOUTIFG
SVMLVLRIFG
SVMHVLRIFG
予約
割り込みペンディングなし
NMIFG
OFIFG
ACCVIFG
BUSIFG
予約
割り込みペンディングなし
USB ウェイトステート・タイムアウト
予約
オフセット
優先順位
最高
08h
019Eh
0Ah
0Ch
0Eh
10h
12h
14h
16h
18h
1Ah
1Ch
1Eh
20h
22h ～ 3Eh
019Ch
00h
02h
04h
06h
08h
0Ah
0Ch
0Eh
10h
12h
14h ～ 1Eh
019Ah
00h
02h
04h
06h
08h
0Ah ～ 1Eh
0198h
00h
02h
04h ～ 1Eh
最低
最高
最低
最高
最低
最高
最低
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
DMA コントローラ (ユーザーズ・ガイドへのリンク)
DMA コントローラは、CPU に介入することなく、あるメモリ・アドレスから別のアドレスへデータを移動させることが
できます。たとえば、ADC12_A 変換メモリから RAM にデータを移すときに DMA コントローラを使用することがで
きます。この DMA コントローラを使用すると、ペリフェラル・モジュールのスループットを向上させることができます。
また、この DMA コントローラを使用すれば、CPU をスリープ・モードにしたときに、データをペリフェラルとの間で
移行する際に CPU をウェイク・アップする必要がなくなるため、システムの消費電力を低減させることにもつなが
ります。
(1)
USB タイムスタンプ・ジェネレータでは、表 15 DMA トリガの割り当てに記述されているチャネル 0、1、2 の
DMA トリガ割り当てを利用します。USB タイムスタンプ・ジェネレータは、USB モジュールを搭載するデバイス
(MSP430F565x および MSP430F665x) のみで利用することができます。
表 15
トリガ
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
DMA トリガの割り当て
(1)
チャネル
0
1
DMA5IFG
DMA0IFG
2
3
DMAREQ
TA0CCR0 CCIFG
TA0CCR2 CCIFG
TA1CCR0 CCIFG
TA1CCR2 CCIFG
TA2CCR0 CCIFG
TA2CCR2 CCIFG
TBCCR0 CCIFG
TBCCR2 CCIFG
予約
予約
予約
UCA2RXIFG
UCA2TXIFG
UCB2RXIFG
UCB2TXIFG
UCA0RXIFG
UCA0TXIFG
UCB0RXIFG
UCB0TXIFG
UCA1RXIFG
UCA1TXIFG
UCB1RXIFG
UCB1TXIFG
ADC12IFGx
DAC12_0IFG
DAC12_1IFG
USB FNRXD(2)
USB 対応(2)
MPY 対応
DMA1IFG
DMA2IFG
DMAE0
4
5
DMA3IFG
DMA4IFG
(1) 予約されている DMA トリガを、ファミリの他のデバイスで使用することができます。予約されている DMA トリガを選択し
ても、DMA トリガ・イベントが発生しません。
(2) ペリフェラル・モジュール USB を搭載したデバイス (MSP430F565x および MSP430F665x) のみ。それ以外
(MSP430F535x および MSP430F645x) では予約されています。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
31
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ユニバーサル・シリアル通信インターフェイス (USCI) (ユーザーズ・ガイド: UART モード、SPI
モード、I2C モードへのリンク)
2
USCI モジュールは、シリアル・データ通信で使用します。USCI モジュールでは、SPI (3 または 4 ピン)、I C など
の同期通信プロトコルの他、UART、自動ボー・レート検出搭載の拡張 UART、IrDA などの非同期通信プロトコル
をサポートしています。それぞれの USCI モジュールは、A と B の 2 つの部分で構成されています。
USCI_An モジュールは、SPI (3 または 4 ピン)、UART、拡張 UART、IrDA をサポートします。
USCI_Bn モジュールは、SPI (3 または 4 ピン) または I2C をサポートします。
MSP430F665x、MSP430F645x、MSP430F565x、MSP430F535x の各シリーズには、3 つの USCI モジュー
ルが搭載されています (n = 0 ～ 2)。
タイマ TA0 (ユーザーズ・ガイドへのリンク)
タイマ TA0 は、5 つのキャプチャ / コンペア・レジスタを搭載した 16 ビット・タイマ / カウンタ (タイマ_A タイ
プ) です。複数のキャプチャ / コンペア、PWM 出力、インターバル・タイミングをサポートしています。広範な割り
込み機能も使用できます。割り込みは、オーバーフロー状態のカウンタの他、それぞれのキャプチャ / コンペア・
レジスタから発生させることができます。
表 16
入力ピン番号
PZ
ZQW
34-P1.0
L5-P1.0
34-P1.0
35-P1.1
36-P1.2
40-P1.6
J6-P1.2
J7-P1.6
37-P1.3
41-P1.7
H6-P1.3
M7-P1.7
38-P1.4
M6-P1.4
39-P1.5
32
L5-P1.0
M5-P1.1
L6-P1.5
タイマ TA0 の信号接続
デバイス入力
信号
モジュール入力
信号
TA0CLK
ACLK
SMCLK
TA0CLK
TA0.0
DVSS
DVSS
DVCC
TA0.1
TA0.1
TACLK
ACLK
SMCLK
TACLK
CCI0A
CCI0B
GND
VCC
CCI1A
CCI1B
DVSS
GND
DVCC
TA0.2
TA0.2
DVSS
DVCC
TA0.3
DVSS
DVSS
DVCC
TA0.4
DVSS
DVSS
DVCC
VCC
CCI2A
CCI2B
GND
VCC
CCI3A
CCI3B
GND
VCC
CCI4A
CCI4B
GND
VCC
Submit Documentation Feedback
モジュール・
ブロック
タイマ
モジュール出力デバイス出力
信号
信号
NA
出力ピン番号
PZ
ZQW
NA
35-P1.1
CCR0
CCR1
CCR2
CCR3
CCR4
TA0
TA1
TA2
TA3
TA4
M5-P1.1
TA0.0
TA0.1
TA0.2
36-P1.2
J6-P1.2
40-P1.6
J7-P1.6
ADC12_A (内部)
ADC12SHSx = {1}
37-P1.3
41-P1.7
H6-P1.3
M7-P1.7
38-P1.4
M6-P1.4
39-P1.5
L6-P1.5
TA0.3
TA0.4
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
タイマ TA1 (ユーザーズ・ガイドへのリンク)
タイマ TA1 は、3 つのキャプチャ / コンペア・レジスタを搭載した 16 ビット・タイマ / カウンタ (タイマ_A タイ
プ) です。複数のキャプチャ / コンペア、PWM 出力、インターバル・タイミングをサポートしています。広範な割り
込み機能も使用できます。割り込みは、オーバーフロー状態のカウンタの他、それぞれのキャプチャ / コンペア・
レジスタから発生させることができます。
表 17
入力ピン番号
PZ
ZQW
42-P3.0
L7-P3.0
42-P3.0
43-P3.1
44-P3.2
45-P3.3
L7-P3.0
H7-P3.1
M8-P3.2
L8-P3.3
タイマ TA1 の信号接続
デバイス入力
信号
モジュール入力
信号
TA1CLK
ACLK
SMCLK
TA1CLK
TA1.0
DVSS
DVSS
DVCC
TA1.1
TACLK
ACLK
SMCLK
TACLK
CCI0A
CCI0B
GND
VCC
CCI1A
CBOUT (内部)
CCI1B
DVSS
DVCC
TA1.2
ACLK (内部)
DVSS
DVCC
GND
VCC
CCI2A
CCI2B
GND
VCC
Copyright © 2012, Texas Instruments Incorporated
モジュール・
ブロック
タイマ
モジュール出力デバイス出力
信号
信号
NA
出力ピン番号
PZ
ZQW
NA
43-P3.1
CCR0
CCR1
TA0
TA1
TA1.0
TA1.1
44-P3.2
M8-P3.2
DAC12_A
DAC12_0, DAC12_1
(内部)
45-P3.3
CCR2
TA2
H7-P3.1
L8-P3.3
TA1.2
Submit Documentation Feedback
33
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
タイマ TA2 (ユーザーズ・ガイドへのリンク)
タイマ TA2 は、3 つのキャプチャ / コンペア・レジスタを搭載した 16 ビット・タイマ / カウンタ (タイマ_A タイ
プ) です。複数のキャプチャ / コンペア、PWM 出力、インターバル・タイミングをサポートしています。広範な割り
込み機能も使用できます。割り込みは、オーバーフロー状態のカウンタの他、それぞれのキャプチャ / コンペア・
レジスタから発生させることができます。
表 18
入力ピン番号
PZ
ZQW
46-P3.4
J8-P3.4
46-P3.4
47-P3.5
48-P3.6
49-P3.7
34
J8-P3.4
M9-P3.5
L9-P3.6
M10-P3.7
タイマ TA2 の信号接続
デバイス入力
信号
モジュール入力
信号
TA2CLK
ACLK
SMCLK
TA2CLK
TA2.0
DVSS
DVSS
DVCC
TA2.1
CBOUT (内部)
DVSS
DVCC
TA2.2
ACLK (内部)
DVSS
DVCC
TACLK
ACLK
SMCLK
TACLK
CCI0A
CCI0B
GND
VCC
CCI1A
CCI1B
GND
VCC
CCI2A
CCI2B
GND
VCC
Submit Documentation Feedback
モジュール・
ブロック
Timer
CCR0
CCR1
CCR2
モジュール出力デバイス出力
信号
信号
NA
TA0
TA1
TA2
出力ピン番号
PZ
ZQW
NA
47-P3.5
M9-P3.5
48-P3.6
L9-P3.6
49-P3.7
M10-P3.7
TA2.0
TA2.1
TA2.2
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
タイマ TA0 (ユーザーズ・ガイドへのリンク)
タイマ TB0 は、7 つのキャプチャ / コンペア・レジスタを搭載した 16 ビット・タイマ / カウンタ (タイマ_B タイ
プ) です。複数のキャプチャ / コンペア、PWM 出力、インターバル・タイミングをサポートしています。広範な割り
込み機能も使用できます。割り込みは、オーバーフロー状態のカウンタの他、それぞれのキャプチャ / コンペア・
レジスタから発生させることができます。
表 19
入力ピン番号
PZ
ZQW
58-P8.0
J11-P8.0
P2MAPx(1)
P2MAPx(1)
58-P8.0
P2MAPx(1)
51-P4.1
P2MAPx(1)
52-P4.2
P2MAPx(1)
J11-P8.0
P2MAPx(1)
M11-P4.1
P2MAPx(1)
L10-P4.2
P2MAPx(1)
53-P4.3
P2MAPx(1)
M12-P4.3
P2MAPx(1)
54-P4.4
P2MAPx(1)
L12-P4.4
P2MAPx(1)
55-P4.5
P2MAPx(1)
L11-P4.5
P2MAPx(1)
56-P4.6
P2MAPx(1)
K11-P4.6
P2MAPx(1)
タイマ TB0 の信号接続
デバイス入力モジュール入力モジュール・
信号
信号
ブロック
TB0CLK
TB0CLK
ACLK
SMCLK
ACLK
SMCLK
TB0CLK
TB0CLK
TB0.1
TB0.1
CCI1A
CCI1B
DVSS
GND
DVCC
TB0.2
TB0.2
VCC
CCI2A
CCI2B
DVSS
GND
DVCC
TB0.3
TB0.3
DVSS
DVCC
TB0.4
TB0.4
DVSS
DVCC
TB0.5
TB0.5
DVSS
DVCC
TB0.6
TB0.6
DVSS
DVCC
VCC
CCI3A
CCI3B
GND
VCC
CCI4A
CCI4B
GND
VCC
CCI5A
CCI5B
GND
VCC
CCI6A
CCI6B
GND
VCC
Timer
CCR1
CCR2
CCR3
CCR4
CCR5
CCR6
モジュール
出力信号
デバイス
出力信号
NA
NA
TB1
TB2
TB3
TB4
TB5
TB6
TB0.1
TB0.2
TB0.3
TB0.4
TB0.5
TB0.6
出力ピン番号
PZ
ZQW
51-P4.1
M11-P4.1
P2MAPx(1)
P2MAPx(1)
ADC12 (内部)
ADC12SHSx = {3}
52-P4.2
L10-P4.2
P2MAPx(1)
P2MAPx(1)
DAC12_A
DAC12_0, DAC12_1
(内部)
53-P4.3
P2MAPx(1)
M12-P4.3
P2MAPx(1)
54-P4.4
P2MAPx(1)
L12-P4.4
P2MAPx(1)
55-P4.5
P2MAPx(1)
L11-P4.5
P2MAPx(1)
56-P4.6
P2MAPx(1)
K11-P4.6
P2MAPx(1)
(1) タイマ機能は、ポート・マッピング・コントローラから選択することができます。
コンパレータ_B (ユーザーズ・ガイドへのリンク)
コンパレータ_B モジュールの主要な機能は、正確な傾斜のアナログデジタル変換、バッテリ電圧スーパーバイザ
機能、外部アナログ信号のモニタリングをサポートすることです。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
35
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ADC12_A (ユーザーズ・ガイドへのリンク)
ADC12_A モジュールは、高速 12 ビット・アナログデジタル変換をサポートしています。このモジュールでは、12
ビット SAR コア、サンプル選択制御、リファレンス・ジェネレータ、16 ワード変換制御バッファを実装しています。
この変換制御バッファにより、CPU に介入することなく、最大 16 の独立した ADC サンプルを変換し格納するこ
とができます。
DAC12_A (ユーザーズ・ガイドへのリンク)
DAC12_A モジュールは、12 ビットの R ラダー、電圧出力 DAC です。DAC12_A は、8 ビット・モードまたは 12
ビット・モードで使用でき、DMA コントローラと組み合わせて使用することもできます。複数の DAC12_A がある
場合、組み合わせることにより同期動作を行うことができます。
CRC16 (ユーザーズ・ガイドへのリンク)
CRC16 モジュールは、入力したデータ値を基にして、データ・チェックの目的で使用できる署名を生成します。
CRC16 モジュールの署名は、CRC-CCITT 規格に基づくものです。
REF 電圧基準 (ユーザーズ・ガイドへのリンク)
基準モジュール (REF) は、デバイスのさまざまなアナログ・ペリフェラルで使用できるすべての基準電圧の生成
を行います。
LCD_B (ユーザーズ・ガイドへのリンク)
LCD_B ドライバは、液晶ディスプレイ (LCD) を駆動する上で必要になるセグメントおよびコモン信号を生成しま
す。LCD_B コントローラには、セグメント・ドライブ情報を格納する専用データ・メモリがあります。コモン信号およ
びセグメント信号は、モードによる定義に従って生成されます。スタティック、2MUX、3MUX、4MUX LCD の各モ
ードがサポートされています。このモジュールは、内部チャージ・ポンプを経由して、電源電圧とは独立した LCD
電圧を供給することができます。また、ソフトウェアにより、LCD 電圧レベル、つまりコントラストを制御することもで
きます。このモジュールには、個別のセグメントを自動的に点滅させる機能もあります。
LCD_B モジュールは、MSP430F665x および MSP430F645x デバイスでのみ使用することができます。
USB ユニバーサル・シリアル・バス (ユーザーズ・ガイドへのリンク)
USB モジュールは、USB 2.0 仕様に準拠した完全内蔵型の USB インターフェイスです。このモジュールは、制
御、割り込み、バルク転送についてフルスピード動作をサポートしています。このモジュールには、LDO、PHY、
PLL が統合されています。PLL は非常に柔軟で、広範囲の入力クロック周波数をサポートすることができます。
USB RAM は、USB 通信で使用しない場合、システムで使用することができます。
USB モジュールは、MSP430F665x および MSP430F565x デバイスでのみ使用することができます。
36
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
LDO および PU ポート
内蔵の 3.3V 電源システムには、3.3V LDO レギュレータが内蔵されており、システムで利用できる場合は、公称
5V LDOI から MSP430 マイコン全体に電力供給することができます。また、この電源システムは、システム内の
他のコンポーネントのみに電力を供給することもできますが、まったく使わないことも可能です。
ポート U ピン (PU.0 および PU.1) は、汎用高電流入出力ピンとして機能します。これらのピンは、両方を入力と
して構成するか、両方を出力として構成することができます。ポート U は LDOO レールから供給されます。3.3V
LDO がシステムで使用されない (ディスエーブル) 場合、LDOO ピンは外部から電源供給しなければなりませ
ん。
LDO-PWR モジュール (LDO および PU ポート) は、MSP430F645x および MSP430F535x デバイスでのみ
使用することができます。
内蔵エミュレーション・モジュール (EEM) (ユーザーズ・ガイドへのリンク)
内蔵エミュレーション・モジュール (EEM) は、リアルタイム・インシステム・デバッグ機能をサポートしています。す
べてのデバイスに実装されている EEM の L バージョンには、以下の機能があります。
• メモリ・アクセスでの 8 つのハードウェア・トリガまたはブレークポイント
• CPU レジスタ書き込みアクセスでの 2 つのハードウェア・トリガまたはブレークポイント
• 最大 10 のハードウェア・トリガを組み合わせて、複合トリガまたはブレークポイントを構成可能
• 2 つのサイクル・カウンタ
• シーケンサ
• 状態保存
• モジュール・レベルでのクロック制御
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
37
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ペリフェラル・ファイル・マップ
表 20
モジュール名
スペシャル・ファンクション (表 21 参照)
PMM (表 22 参照)
フラッシュ制御 (表 23 参照)
CRC16 (表 24 参照)
RAM 制御 (表 25 参照)
ウォッチドッグ (表 26 参照)
UCS (表 27 参照)
SYS (表 28 参照)
共有基準 (表 29 参照)
ポート・マッピング制御 (表 30 参照)
ポート・マッピング・ポート P2 (表 30 参照)
ポート P1, P2 (表 31 参照)
ポート P3, P4 (表 32 参照)
ポート P5, P6 (表 33 参照)
ポート P7, P8 (表 34 参照)
ポート P9 (表 35 参照)
ポート PJ (表 36 参照)
タイマ TA0 (表 37 参照)
タイマ TA1 (表 38 参照)
タイマ TB0 (表 39 参照)
タイマ TA2 (表 40 参照)
バッテリー・バックアップ (表 41 参照)
RTC_B (表 42 参照)
32 ビット・ハードウェア乗算器 (表 43 参照)
DMA 全般制御 (表 44 参照)
DMA チャネル 0 (表 44 参照)
DMA チャネル 1 (表 44 参照)
DMA チャネル 2 (表 44 参照)
DMA チャネル 3 (表 44 参照)
DMA チャネル 4 (表 44 参照)
DMA チャネル 5 (表 44 参照)
USCI_A0 (表 45 参照)
USCI_B0 (表 46 参照)
USCI_A1 (表 47 参照)
USCI_B1 (表 48 参照)
USCI_A2 (表 49 参照)
USCI_B2 (表 50 参照)
ADC12_A (表 51 参照)
DAC12_A (表 52 参照)
コンパレータ_B (表 53 参照)
USB 構成 (表 54 参照)(2)
USB 制御 (表 55 参照)(2)
LDO-PWR、LDO およびポート U 構成 (表 56 参照)(3)
LCD_B 制御 (表 57 参照)(4)
ペリフェラル
ベース・アドレス
オフセット・アドレス範囲(1)
0100h
0120h
0140h
0150h
0158h
015Ch
0160h
0180h
01B0h
01C0h
01D0h
0200h
0220h
0240h
0260h
0280h
0320h
0340h
0380h
03C0h
0400h
0480h
04A0h
04C0h
0500h
0510h
0520h
0530h
0540h
0550h
0560h
05C0h
05E0h
0600h
0620h
0640h
0660h
0700h
0780h
08C0h
0900h
0920h
0900h
0A00h
000h-01Fh
000h-00Fh
000h-00Fh
000h-007h
000h-001h
000h-001h
000h-01Fh
000h-01Fh
000h-001h
000h-003h
000h-007h
000h-01Fh
000h-01Fh
000h-00Bh
000h-00Bh
000h-00Bh
000h-01Fh
000h-02Eh
000h-02Eh
000h-02Eh
000h-02Eh
000h-01Fh
000h-01Fh
000h-02Fh
000h-00Fh
000h-00Ah
000h-00Ah
000h-00Ah
000h-00Ah
000h-00Ah
000h-00Ah
000h-01Fh
000h-01Fh
000h-01Fh
000h-01Fh
000h-01Fh
000h-01Fh
000h-03Fh
000h-01Fh
000h-00Fh
000h-014h
000h-01Fh
000h-014h
000h-05Fh
(1) 個別の制御レジスタのオフセット・アドレスについては、『 MSP430F5xx and MSP430F6xx Family User's Guide
(MSP430F5xx、MSP430F6xx ファミリ・ユーザーズ・ガイド)』 (SLAU208) を参照してください。
(2) ペリフェラル・モジュール USB を持つデバイスのみ。
(3) ペリフェラル・モジュール LDO-PWR を搭載したデバイスのみ。
(4) ペリフェラル・モジュール LCD_B を搭載したデバイスのみ。
38
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 21
スペシャル・ファンクション・レジスタ (ベース・アドレス: 0100h)
機能
名称
SFR 割り込みイネーブル
SFR 割り込みフラグ
SFR リセット・ピン制御
表 22
機能
名称
オフセット
PMMCTL0
PMMCTL1
SVSMHCTL
SVSMLCTL
PMMIFG
PMMIE
表 23
00h
02h
04h
06h
0Ch
0Eh
フラッシュ制御レジスタ (ベース・アドレス: 0140h)
機能
名称
フラッシュ制御 1
フラッシュ制御 3
フラッシュ制御 4
オフセット
FCTL1
FCTL3
FCTL4
表 24
00h
04h
06h
CRC16 レジスタ (ベース・アドレス: 0150h)
機能
名称
CRC データ入力
CRC 結果
オフセット
CRC16DI
CRC16INIRES
表 25
00h
04h
RAM 制御レジスタ (ベース・アドレス: 0158h)
機能
名称
RAM 制御 0
RCCTL0
表 26
オフセット
00h
ウォッチドッグレジスタ (ベース・アドレス: 015Ch)
機能
名称
ウォッチドッグ・タイマ制御
WDTCTL
表 27
0
1
2
3
4
5
6
7
8
Copyright © 2012, Texas Instruments Incorporated
オフセット
00h
UCS レジスタ (ベース・アドレス: 0160h)
機能
制御
制御
制御
制御
制御
制御
制御
制御
制御
00h
02h
04h
PMM レジスタ (ベース・アドレス: 0120h)
PMM 制御 0
PMM 制御 1
SVS ハイ・サイド制御
SVS ロー・サイド制御
PMM 割り込みフラグ
PMM 割り込みフラグ
UCS
UCS
UCS
UCS
UCS
UCS
UCS
UCS
UCS
オフセット
SFRIE1
SFRIFG1
SFRRPCR
名称
UCSCTL0
UCSCTL1
UCSCTL2
UCSCTL3
UCSCTL4
UCSCTL5
UCSCTL6
UCSCTL7
UCSCTL8
オフセット
00h
02h
04h
06h
08h
0Ah
0Ch
0Eh
10h
Submit Documentation Feedback
39
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表 28
機能
システム制御
ブートストラップ・ローダ構成領域
JTAG メールボックス制御
JTAG メールボックス入力 0
JTAG メールボックス入力 1
JTAG メールボックス出力 0
JTAG メールボックス出力 1
バス・エラー・ベクタ・ジェネレータ
ユーザー NMI ベクタ・ジェネレータ
システム NMI ベクタ・ジェネレータ
リセット・ベクタ・ジェネレータ
SYS レジスタ (ベース・アドレス: 0180h)
名称
表 29
機能
名称
REFCTL
表 31
40
P1
P1
P1
P1
P1
P1
P1
P1
P1
P1
P2
P2
P2
P2
P2
P2
P2
P2
P2
P2
オフセット
00h
ポート・マッピング・レジスタ (ポート・マッピング制御のベース・アドレス: 01C0h、ポート P4: 01D0h)
機能
ポート・マッピング・パスワード・レジスタ
ポート・マッピング制御レジスタ
ポート P2.0 マッピング・レジスタ
ポート P2.1 マッピング・レジスタ
ポート P2.2 マッピング・レジスタ
ポート P2.3 マッピング・レジスタ
ポート P2.4 マッピング・レジスタ
ポート P2.5 マッピング・レジスタ
ポート P2.6 マッピング・レジスタ
ポート P2.7 マッピング・レジスタ
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
00h
02h
06h
08h
0Ah
0Ch
0Eh
18h
1Ah
1Ch
1Eh
共有基準レジスタ (ベース・アドレス: 01B0h)
共有基準制御
表 30
オフセット
SYSCTL
SYSBSLC
SYSJMBC
SYSJMBI0
SYSJMBI1
SYSJMBO0
SYSJMBO1
SYSBERRIV
SYSUNIV
SYSSNIV
SYSRSTIV
名称
PMAPPWD
PMAPCTL
P2MAP0
P2MAP1
P2MAP2
P2MAP3
P2MAP4
P2MAP5
P2MAP6
P2MAP7
ポート P1、P2 レジスタ (ベース・アドレス: 0200h)
機能
入力
出力
方向
プルアップ / プルダウン・イネーブル
ドライブ強度
選択
割り込みベクタ・ワード
割り込みエッジ選択
割り込みイネーブル
割り込みフラグ
入力
出力
方向
プルアップ / プルダウン・イネーブル
ドライブ強度
選択 P2SEL 0Bh
割り込みベクタ・ワード
割り込みエッジ選択
割り込みイネーブル
割り込みフラグ
Submit Documentation Feedback
オフセット
00h
02h
00h
01h
02h
03h
04h
05h
06h
07h
名称
P1IN
P1OUT
P1DIR
P1REN
P1DS
P1SEL
P1IV
P1IES
P1IE
P1IFG
P2IN
P2OUT
P2DIR
P2REN
P2DS
P2SEL
P2IV
P2IES
P2IE
P2IFG
オフセット
00h
02h
04h
06h
08h
0Ah
0Eh
18h
1Ah
1Ch
01h
03h
05h
07h
09h
0Bh
1Eh
19h
1Bh
1Dh
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 32
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
P3
P3
P3
P3
P3
P3
P3
P3
P3
P3
P4
P4
P4
P4
P4
P4
P4
P4
P4
P4
機能
入力
出力
方向
プルアップ / プルダウン・イネーブル
ドライブ強度
選択
割り込みベクタ・ワード
割り込みエッジ選択
割り込みイネーブル
割り込みフラグ
入力
出力
方向
プルアップ / プルダウン・イネーブル
ドライブ強度
選択
割り込みベクタ・ワード
割り込みエッジ選択
割り込みイネーブル
割り込みフラグ
表 33
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
P5
P5
P5
P5
P5
P5
P6
P6
P6
P6
P6
P6
P7
P7
P7
P7
P7
P7
P8
P8
P8
P8
P8
P8
名称
P3IN
P3OUT
P3DIR
P3REN
P3DS
P3SEL
P3IV
P3IES
P3IE
P3IFG
P4IN
P4OUT
P4DIR
P4REN
P4DS
P4SEL
P4IV
P4IES
P4IE
P4IFG
オフセット
00h
02h
04h
06h
08h
0Ah
0Eh
18h
1Ah
1Ch
01h
03h
05h
07h
09h
0Bh
1Eh
19h
1Bh
1Dh
ポート P5、P6 レジスタ (ベース・アドレス: 0240h)
機能
入力
出力
方向
プルアップ / プルダウン・イネーブル
ドライブ強度
選択
入力
出力
方向
プルアップ / プルダウン・イネーブル
ドライブ強度
選択
表 34
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート
ポート P3、P4 レジスタ (ベース・アドレス: 0220h)
名称
P5IN
P5OUT
P5DIR
P5REN
P5DS
P5SEL
P6IN
P6OUT
P6DIR
P6REN
P6DS
P6SEL
オフセット
00h
02h
04h
06h
08h
0Ah
01h
03h
05h
07h
09h
0Bh
ポート P7、P8 レジスタ (ベース・アドレス: 0260h)
機能
入力
出力
方向
プルアップ / プルダウン・イネーブル
ドライブ強度
選択
入力
出力
方向
プルアップ / プルダウン・イネーブル
ドライブ強度
選択
Copyright © 2012, Texas Instruments Incorporated
名称
P7IN
P7OUT
P7DIR
P7REN
P7DS
P7SEL
P8IN
P8OUT
P8DIR
P8REN
P8DS
P8SEL
オフセット
00h
02h
04h
06h
08h
0Ah
01h
03h
05h
07h
09h
0Bh
Submit Documentation Feedback
41
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表 35
ポート
ポート
ポート
ポート
ポート
ポート
P9
P9
P9
P9
P9
P9
ポート P9 レジスタ (ベース・アドレス: 0280h)
機能
入力
出力
方向
プルアップ / プルダウン・イネーブル
ドライブ強度
選択
表 36
ポート
ポート
ポート
ポート
ポート
PJ
PJ
PJ
PJ
PJ
機能
入力
出力
方向
プルアップ / プルダウン・イネーブル
ドライブ強度
表 37
名称
名称
オフセット
PJIN
PJOUT
PJDIR
PJREN
PJDS
00h
02h
04h
06h
08h
TA0 レジスタ (ベース・アドレス: 0340h)
名称
オフセット
TA0CTL
TA0CCTL0
TA0CCTL1
TA0CCTL2
TA0CCTL3
TA0CCTL4
TA0R
TA0CCR0
TA0CCR1
TA0CCR2
TA0CCR3
TA0CCR4
TA0EX0
TA0IV
0
1
2
3
4
表 38
機能
TA1 制御
キャプチャ / コンペア制御 0
キャプチャ / コンペア制御 1
キャプチャ / コンペア制御 2
TA1 カウンタ・レジスタ
キャプチャ / コンペア・レジスタ 0
キャプチャ / コンペア・レジスタ 1
キャプチャ / コンペア・レジスタ 2
TA1 拡張レジスタ 0
TA1 拡張レジスタ 0
42
00h
02h
04h
06h
08h
0Ah
ポート J レジスタ (ベース・アドレス: 0320h)
機能
TA0 制御
キャプチャ / コンペア制御 0
キャプチャ / コンペア制御 1
キャプチャ / コンペア制御 2
キャプチャ / コンペア制御 3
キャプチャ / コンペア制御 4
TA0 カウンタ・レジスタ
キャプチャ / コンペア・レジスタ
キャプチャ / コンペア・レジスタ
キャプチャ / コンペア・レジスタ
キャプチャ / コンペア・レジスタ
キャプチャ / コンペア・レジスタ
TA0 拡張レジスタ 0
TA0 割り込みベクタ
オフセット
P9IN
P9OUT
P9DIR
P9REN
P9DS
P9SEL
Submit Documentation Feedback
00h
02h
04h
06h
08h
0Ah
10h
12h
14h
16h
18h
1Ah
20h
2Eh
TA1 レジスタ (ベース・アドレス: 0380h)
名称
TA1CTL
TA1CCTL0
TA1CCTL1
TA1CCTL2
TA1R
TA1CCR0
TA1CCR1
TA1CCR2
TA1EX0
TA1IV
オフセット
00h
02h
04h
06h
10h
12h
14h
16h
20h
2Eh
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 39
TB0 レジスタ (ベース・アドレス: 03C0h)
機能
TB0 制御
キャプチャ / コンペア制御 0
キャプチャ / コンペア制御 1
キャプチャ / コンペア制御 2
キャプチャ / コンペア制御 3
キャプチャ / コンペア制御 4
キャプチャ / コンペア制御 5
キャプチャ / コンペア制御 6
TB0 レジスタ
キャプチャ / コンペア・レジスタ
キャプチャ / コンペア・レジスタ
キャプチャ / コンペア・レジスタ
キャプチャ / コンペア・レジスタ
キャプチャ / コンペア・レジスタ
キャプチャ / コンペア・レジスタ
キャプチャ / コンペア・レジスタ
TB0 拡張レジスタ 0
TB0 割り込みベクタ
名称
TB0CTL
TB0CCTL0
TB0CCTL1
TB0CCTL2
TB0CCTL3
TB0CCTL4
TB0CCTL5
TB0CCTL6
TB0R
TB0CCR0
TB0CCR1
TB0CCR2
TB0CCR3
TB0CCR4
TB0CCR5
TB0CCR6
TB0EX0
TB0IV
0
1
2
3
4
5
6
表 40
機能
TA2 制御
キャプチャ / コンペア制御 0
キャプチャ / コンペア制御 1
キャプチャ / コンペア制御 2
TA2 カウンタ・レジスタ
キャプチャ / コンペア・レジスタ 0
キャプチャ / コンペア・レジスタ 1
キャプチャ / コンペア・レジスタ 2
TA2 拡張レジスタ 0
TA2 割り込みベクタ
表 41
バッテリー・バックアップ・メモリ
バッテリー・バックアップ・メモリ
バッテリー・バックアップ・メモリ
バッテリー・バックアップ・メモリ
バッテリー・バックアップ制御
バッテリー・チャージャー制御
オフセット
00h
02h
04h
06h
08h
0Ah
0Ch
0Eh
10h
12h
14h
16h
18h
1Ah
1Ch
1Eh
20h
2Eh
TA2 レジスタ (ベース・アドレス: 0400h)
名称
TA2CTL
TA2CCTL0
TA2CCTL1
TA2CCTL2
TA2R
TA2CCR0
TA2CCR1
TA2CCR2
TA2EX0
TA2IV
オフセット
00h
02h
04h
06h
10h
12h
14h
16h
20h
2Eh
バッテリー・バックアップ・レジスタ (ベース・アドレス: 0480h)
機能
0
1
2
3
Copyright © 2012, Texas Instruments Incorporated
名称
BAKMEM0
BAKMEM1
BAKMEM2
BAKMEM3
BAKCTL
BAKCHCTL
オフセット
00h
02h
04h
06h
1Ch
1Eh
Submit Documentation Feedback
43
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表 42
リアルタイム・クロック・レジスタ (ベース・アドレス: 04A0h)
機能
RTC 制御レジスタ 0
RTC 制御レジスタ 1
RTC 制御レジスタ 2
RTC 制御レジスタ 3
RTC プリスケーラ 0 制御レジスタ
RTC プリスケーラ 1 制御レジスタ
RTC プリスケーラ 0
RTC プリスケーラ 1
RTC 割り込みベクタ・ワード
RTC 秒
RTC 分
RTC 時間
RTC 曜日
RTC 日付
RTC 月
RTC 年下位
RTC 年上位
RTC アラーム分
RTC アラーム時間
RTC アラーム曜日
RTC アラーム日付
2 進数 → BCD 変換レジスタ
BCD → 2 進数変換レジスタ
表 43
オフセット
00h
01h
02h
03h
08h
0Ah
0Ch
0Dh
0Eh
10h
11h
12h
13h
14h
15h
16h
17h
18h
19h
1Ah
1Bh
1Ch
1Eh
32 ビット・ハードウェア乗算器レジスタ (ベース・アドレス: 04C0h)
機能
16 ビット・オペランド 1 - 乗算演算
16 ビット・オペランド 1 - 符号付き乗算演算
16 ビット・オペランド 1 - 積和演算
16 ビット・オペランド 1 - 符号付き積和演算
16 ビット・オペランド 2
16 × 16 結果下位ワード
16 × 16 結果上位ワード
16 × 16 合計拡張レジスタ
32 ビット・オペランド 1 - 乗算演算下位ワード
32 ビット・オペランド 1 - 乗算演算上位ワード
32 ビット・オペランド 1 - 符号付き乗算演算下位ワード
32 ビット・オペランド 1 - 符号付き乗算演算上位ワード
32 ビット・オペランド 1 - 積和演算下位ワード
32 ビット・オペランド 1 - 積和演算上位ワード
32 ビット・オペランド 1 - 符号付き積和演算下位ワード
32 ビット・オペランド 1 - 符号付き積和演算上位ワード
32 ビット・オペランド 2 - 下位ワード
32 ビット・オペランド 2 - 上位ワード
32 × 32 結果 0 - 最下位ワード
32 × 32 結果 1
32 × 32 結果 2
32 × 32 結果 3 - 最上位ワード
MPY32 制御レジスタ 0
44
名称
RTC CTL0
RTC CTL1
RTC CTL2
RTC CTL3
RTC PS0CTL
RTC PS1CTL
RTC PS0
RTC PS1
RTC IV
RTC SEC
RTC MIN
RTC HOUR
RTC DOW
RTC DAY
RTC MON
RTC YEARL
RTC YEARH
RTC AMIN
RTC AHOUR
RTC ADOW
RTC ADAY
BIN2BCD
BCD2BIN
Submit Documentation Feedback
名称
MPY
MPYS
MAC
MACS
OP2
RESLO
RESHI
SUMEXT
MPY32L
MPY32H
MPYS32L
MPYS32H
MAC32L
MAC32H
MACS32L
MACS32H
OP2L
OP2H
RES0
RES1
RES2
RES3
MPY32CTL0
オフセット
00h
02h
04h
06h
08h
0Ah
0Ch
0Eh
10h
12h
14h
16h
18h
1Ah
1Ch
1Eh
20h
22h
24h
26h
28h
2Ah
2Ch
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 44
DMA レジスタ (ベース・アドレス、DMA 全般制御: 0500h、DMA チャネル 0: 0510h、DMA チャネル
1: 0520h、DMA チャネル 2: 0530h、DMA チャネル 3: 0540h、DMA チャネル 4: 0550h、DMA チャネル 5:
0560h)
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
DMA
機能
全般制御: DMA モジュール制御 0
全般制御: DMA モジュール制御 1
全般制御: DMA モジュール制御 2
全般制御: DMA モジュール制御 3
全般制御: DMA モジュール制御 4
全般制御: DMA 割り込みベクタ
チャネル 0 制御
チャネル 0 ソース・アドレス下位
チャネル 0 ソース・アドレス上位
チャネル 0 デスティネーション・アドレス下位
チャネル 0 デスティネーション・アドレス上位
チャネル 0 転送サイズ
チャネル 1 制御
チャネル 1 ソース・アドレス下位
チャネル 1 ソース・アドレス上位
チャネル 1 デスティネーション・アドレス下位
チャネル 1 デスティネーション・アドレス上位
チャネル 1 転送サイズ
チャネル 2 制御
チャネル 2 ソース・アドレス下位
チャネル 2 ソース・アドレス上位
チャネル 2 デスティネーション・アドレス下位
チャネル 2 デスティネーション・アドレス上位
チャネル 2 転送サイズ
チャネル 3 制御
チャネル 3 ソース・アドレス下位
チャネル 3 ソース・アドレス上位
チャネル 3 デスティネーション・アドレス下位
チャネル 3 デスティネーション・アドレス上位
チャネル 3 転送サイズ
チャネル 4 制御
チャネル 4 ソース・アドレス下位
チャネル 4 ソース・アドレス上位
チャネル 4 デスティネーション・アドレス下位
チャネル 4 デスティネーション・アドレス上位
チャネル 4 転送サイズ
チャネル 5 制御
チャネル 5 ソース・アドレス下位
チャネル 5 ソース・アドレス上位
チャネル 5 デスティネーション・アドレス下位
チャネル 5 デスティネーション・アドレス上位
チャネル 5 転送サイズ
Copyright © 2012, Texas Instruments Incorporated
名称
DMACTL0
DMACTL1
DMACTL2
DMACTL3
DMACTL4
DMAIV
DMA0CTL
DMA0SAL
DMA0SAH
DMA0DAL
DMA0DAH
DMA0SZ
DMA1CTL
DMA1SAL
DMA1SAH
DMA1DAL
DMA1DAH
DMA1SZ
DMA2CTL
DMA2SAL
DMA2SAH
DMA2DAL
DMA2DAH
DMA2SZ
DMA3CTL
DMA3SAL
DMA3SAH
DMA3DAL
DMA3DAH
DMA3SZ
DMA4CTL
DMA4SAL
DMA4SAH
DMA4DAL
DMA4DAH
DMA4SZ
DMA5CTL
DMA5SAL
DMA5SAH
DMA5DAL
DMA5DAH
DMA5SZ
オフセット
00h
02h
04h
06h
08h
0Ah
00h
02h
04h
06h
08h
0Ah
00h
02h
04h
06h
08h
0Ah
00h
02h
04h
06h
08h
0Ah
00h
02h
04h
06h
08h
0Ah
00h
02h
04h
06h
08h
0Ah
00h
02h
04h
06h
08h
0Ah
Submit Documentation Feedback
45
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表 45
USCI_A0 レジスタ (ベース・アドレス: 05C0h)
機能
USCI 制御 0
USCI 制御 1
USCI ボー・レート 0
USCI ボー・レート 1
USCI 変調制御
USCI ステータス
USCI 受信バッファ
USCI 送信バッファ
USCI LIN 制御
USCI IrDA 送信制御
USCI IrDA 受信制御
USCI 割り込みイネーブル
USCI 割り込みフラグ
USCI 割り込みベクタ・ワード
名称
表 46
00h
01h
06h
07h
08h
0Ah
0Ch
0Eh
10h
12h
13h
1Ch
1Dh
1Eh
USCI_B0 レジスタ (ベース・アドレス: 05E0h)
機能
USCI 同期制御 0
USCI 同期制御 1
USCI 同期ビット・レート 0
USCI 同期ビット・レート 1
USCI 同期ステータス
USCI 同期受信バッファ
USCI 同期送信バッファ
USCI I2C オウン・アドレス
USCI I2C スレーブ・アドレス
USCI 割り込みイネーブル
USCI 割り込みフラグ
USCI 割り込みベクタ・ワード
名称
オフセット
UCB0CTL0
UCB0CTL1
UCB0BR0
UCB0BR1
UCB0STAT
UCB0RXBUF
UCB0TXBUF
UCB0I2COA
UCB0I2CSA
UCB0IE
UCB0IFG
UCB0IV
表 47
Submit Documentation Feedback
00h
01h
06h
07h
0Ah
0Ch
0Eh
10h
12h
1Ch
1Dh
1Eh
USCI_A1 レジスタ (ベース・アドレス: 0600h)
機能
USCI 制御 0
USCI 制御 1
USCI ボー・レート 0
USCI ボー・レート 1
USCI 変調制御
USCI ステータス
USCI 受信バッファ
USCI 送信バッファ
USCI LIN 制御
USCI IrDA 送信制御
USCI IrDA 受信制御
USCI 割り込みイネーブル
USCI 割り込みフラグ
USCI 割り込みベクタ・ワード
46
オフセット
UCA0CTL0
UCA0CTL1
UCA0BR0
UCA0BR1
UCA0MCTL
UCA0STAT
UCA0RXBUF
UCA0TXBUF
UCA0ABCTL
UCA0IRTCTL
UCA0IRRCTL
UCA0IE
UCA0IFG
UCA0IV
名称
UCA1CTL0
UCA1CTL1
UCA1BR0
UCA1BR1
UCA1MCTL
UCA1STAT
UCA1RXBUF
UCA1TXBUF
UCA1ABCTL
UCA1IRTCTL
UCA1IRRCTL
UCA1IE
UCA1IFG
UCA1IV
オフセット
00h
01h
06h
07h
08h
0Ah
0Ch
0Eh
10h
12h
13h
1Ch
1Dh
1Eh
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 48
USCI_B1 レジスタ (ベース・アドレス: 0620h)
機能
USCI 同期制御 0
USCI 同期制御 1
USCI 同期ビット・レート 0
USCI 同期ビット・レート 1
USCI 同期ステータス
USCI 同期受信バッファ
USCI 同期送信バッファ
USCI I2C オウン・アドレス
USCI I2C スレーブ・アドレス
USCI 割り込みイネーブル
USCI 割り込みフラグ
USCI 割り込みベクタ・ワード
名称
オフセット
UCB1CTL0
UCB1CTL1
UCB1BR0
UCB1BR1
UCB1STAT
UCB1RXBUF
UCB1TXBUF
UCB1I2COA
UCB1I2CSA
UCB1IE
UCB1IFG
UCB1IV
表 49
USCI_A2 レジスタ (ベース・アドレス: 0640h)
機能
USCI 制御 0
USCI 制御 1
USCI ボー・レート 0
USCI ボー・レート 1
USCI 変調制御
USCI ステータス
USCI 受信バッファ
USCI 送信バッファ
USCI LIN 制御
USCI IrDA 送信制御
USCI IrDA 受信制御
USCI 割り込みイネーブル
USCI 割り込みフラグ
USCI 割り込みベクタ・ワード
00h
01h
06h
07h
0Ah
0Ch
0Eh
10h
12h
1Ch
1Dh
1Eh
名称
オフセット
UCA2CTL0
UCA2CTL1
UCA2BR0
UCA2BR1
UCA2MCTL
UCA2STAT
UCA2RXBUF
UCA2TXBUF
UCA2ABCTL
UCA2IRTCTL
UCA2IRRCTL
UCA2IE
UCA2IFG
UCA2IV
表 50
USCI_B2 レジスタ (ベース・アドレス: 0660h)
機能
USCI 同期制御 0
USCI 同期制御 1
USCI 同期ビット・レート 0
USCI 同期ビット・レート 1
USCI 同期ステータス
USCI 同期受信バッファ
USCI 同期送信バッファ
USCI I2C オウン・アドレス
USCI I2C スレーブ・アドレス
USCI 割り込みイネーブル
USCI 割り込みフラグ
USCI 割り込みベクタ・ワード
Copyright © 2012, Texas Instruments Incorporated
00h
01h
06h
07h
08h
0Ah
0Ch
0Eh
10h
12h
13h
1Ch
1Dh
1Eh
名称
UCB2CTL0
UCB2CTL1
UCB2BR0
UCB2BR1
UCB2STAT
UCB2RXBUF
UCB2TXBUF
UCB2I2COA
UCB2I2CSA
UCB2IE
UCB2IFG
UCB2IV
オフセット
00h
01h
06h
07h
0Ah
0Ch
0Eh
10h
12h
1Ch
1Dh
1Eh
Submit Documentation Feedback
47
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表 51
ADC12_A レジスタ (ベース・アドレス: 0700h)
機能
名称
ADC12CTL0
ADC12CTL1
ADC12CTL2
ADC12IFG
ADC12IE
ADC12IV
ADC12MCTL0
ADC12MCTL1
ADC12MCTL2
ADC12MCTL3
ADC12MCTL4
ADC12MCTL5
ADC12MCTL6
ADC12MCTL7
ADC12MCTL8
ADC12MCTL9
ADC12MCTL10
ADC12MCTL11
ADC12MCTL12
ADC12MCTL13
ADC12MCTL14
ADC12MCTL15
ADC12MEM0
ADC12MEM1
ADC12MEM2
ADC12MEM3
ADC12MEM4
ADC12MEM5
ADC12MEM6
ADC12MEM7
ADC12MEM8
ADC12MEM9
ADC12MEM10
ADC12MEM11
ADC12MEM12
ADC12MEM13
ADC12MEM14
ADC12MEM15
制御レジスタ 0
制御レジスタ 1
制御レジスタ 2
割り込みフラグ・レジスタ
割り込みイネーブル・レジスタ
割り込みベクタ・ワード・レジスタ
ADC メモリ制御レジスタ 0
ADC メモリ制御レジスタ 1
ADC メモリ制御レジスタ 2
ADC メモリ制御レジスタ 3
ADC メモリ制御レジスタ 4
ADC メモリ制御レジスタ 5
ADC メモリ制御レジスタ 6
ADC メモリ制御レジスタ 7
ADC メモリ制御レジスタ 8
ADC メモリ制御レジスタ 9
ADC メモリ制御レジスタ 10
ADC メモリ制御レジスタ 11
ADC メモリ制御レジスタ 12
ADC メモリ制御レジスタ 13
ADC メモリ制御レジスタ 14
ADC メモリ制御レジスタ 15
変換メモリ 0
変換メモリ 1
変換メモリ 2
変換メモリ 3
変換メモリ 4
変換メモリ 5
変換メモリ 6
変換メモリ 7
変換メモリ 8
変換メモリ 9
変換メモリ 10
変換メモリ 11
変換メモリ 12
変換メモリ 13
変換メモリ 14
変換メモリ 15
表 52
DAC12_A
DAC12_A
DAC12_A
DAC12_A
DAC12_A
DAC12_A
DAC12_A
DAC12_A
DAC12_A
DAC12_A
DAC12_A
48
DAC12_A レジスタ (ベース・アドレス: 0780h)
機能
チャネル 0 制御レジスタ 0
チャネル 0 制御レジスタ 1
チャネル 0 データ・レジスタ
チャネル 0 キャリブレーション制御レジスタ
チャネル 0 キャリブレーション・データ・レジスタ
チャネル 1 制御レジスタ 0
チャネル 1 制御レジスタ 1
チャネル 1 データ・レジスタ
チャネル 1 キャリブレーション制御レジスタ
チャネル 1 キャリブレーション・データ・レジスタ
割り込みベクタ・ワード
Submit Documentation Feedback
オフセット
00h
02h
04h
0Ah
0Ch
0Eh
10h
11h
12h
13h
14h
15h
16h
17h
18h
19h
1Ah
1Bh
1Ch
1Dh
1Eh
1Fh
20h
22h
24h
26h
28h
2Ah
2Ch
2Eh
30h
32h
34h
36h
38h
3Ah
3Ch
3Eh
名称
DAC12_0CTL0
DAC12_0CTL1
DAC12_0DAT
DAC12_0CALCTL
DAC12_0CALDAT
DAC12_1CTL0
DAC12_1CTL1
DAC12_1DAT
DAC12_1CALCTL
DAC12_1CALDAT
DAC12IV
オフセット
00h
02h
04h
06h
08h
10h
12h
14h
16h
18h
1Eh
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 53
Comp_B
Comp_B
Comp_B
Comp_B
Comp_B
Comp_B
コンパレータ_B レジスタ (ベース・アドレス: 08C0h)
機能
制御レジスタ 0
制御レジスタ 1
制御レジスタ 2
制御レジスタ 3
割り込みレジスタ
割り込みベクタ・ワード
名称
表 54
機能
00h
02h
04h
06h
0Ch
0Eh
USB 構成レジスタ (ベース・アドレス: 0900h)
名称
USBKEYID
USBCNF
USBPHYCTL
USBPWRCTL
USBPWRVSR
USBPLLCTL
USBPLLDIV
USBPLLIR
USB キー / ID
USB モジュール構成
USB PHY 制御
USB 電源制御
USB 電圧設定
USB PLL 制御
USB PLL 分周器
USB PLL 割り込み
表 55
機能
入力エンドポイント #0 構成
入力エンドポイント #0 バイト数
出力エンドポイント #0 構成
出力エンドポイント #0 バイト数
入力エンドポイント割り込みイネーブル
出力エンドポイント割り込みイネーブル
入力エンドポイント割り込みフラグ
出力エンドポイント割り込みフラグ
USB 割り込みベクタ
USB メンテナンス
タイム・スタンプ
USB フレーム番号
USB 制御
USB 割り込みイネーブル
USB 割り込みフラグ
機能アドレス
表 56
オフセット
CBCTL0
CBCTL1
CBCTL2
CBCTL3
CBINT
CBIV
オフセット
00h
02h
04h
08h
0Ah
10h
12h
14h
USB 制御レジスタ (ベース・アドレス: 0920h)
名称
IEPCNF_0
IEPCNT_0
OEPCNF_0
OEPCNT_0
IEPIE
OEPIE
IEPIFG
OEPIFG
USBIV
MAINT
TSREG
USBFN
USBCTL
USBIE
USBIFG
FUNADR
オフセット
00h
01h
02h
03h
0Eh
0Fh
10h
11h
12h
16h
18h
1Ah
1Ch
1Dh
1Eh
1Fh
LDO およびポート U 構成レジスタ (ベース・アドレス: 0900h)
機能
LDO キー / ID レジスタ
PU ポート制御
LDO 電源制御
Copyright © 2012, Texas Instruments Incorporated
名称
LDOKEYID
PUCTL
LDOPWRCTL
オフセット
00h
04h
08h
Submit Documentation Feedback
49
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
表 57
LCD_B
LCD_B
LCD_B
LCD_B
LCD_B
LCD_B
LCD_B
LCD_B
LCD_B
LCD_B
LCD_B
LCD_B
機能
制御レジスタ 0
制御レジスタ 1
点滅制御レジスタ
メモリ制御レジスタ
電圧制御レジスタ
ポート制御レジスタ 0
ポート制御レジスタ 1
ポート制御レジスタ 2
チャージ・ポンプ制御レジスタ
割り込みベクタ・ワード
メモリ 1
メモリ 2
...
LCD_B メモリ 22
LCD_B 点滅メモリ 1
LCD_B 点滅メモリ 2
...
LCD_B 点滅メモリ 22
50
Submit Documentation Feedback
LCD_B レジスタ (ベース・アドレス: 0A00h)
名称
LCDBCTL0
LCDBCTL1
LCDBBLKCTL
LCDBMEMCTL
LCDBVCTL
LCDBPCTL0
LCDBPCTL1
LCDBPCTL2
LCDBCTL0
LCDBIV
LCDM1
LCDM2
...
LCDM22
LCDBM1
LCDBM2
...
LCDBM22
オフセット
000h
002h
004h
006h
008h
00Ah
00Ch
00Eh
012h
01Eh
020h
021h
...
035h
040h
041h
...
055h
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
絶対最大定格(1)
動作時フリー・エア温度範囲 (特記なき場合)
印加電圧 (VCC-VSS 間)
印加電圧 (VCORE、VBUS、V18 を除く全ピン) (2)
ダイオード電流 (全ピン)
保存温度範囲、Tstg(3)
最大接合部温度、TJ
–0.3 V ～ 4.1 V
–0.3 V ～ VCC + 0.3 V
±2 mA
–55°C ～ 150°C
95°C
(1) 「絶対最大定格」の値を超えるストレスは、デバイスに致命的なダメージを与えることがあります。絶対最大定格は、ストレス
の限度について示したもので、この条件または本仕様書の「推奨動作条件」を超える条件におけるデバイスの機能動作を
意図したものではありません。絶対最大定格の条件下での長時間の運用は、デバイスの信頼性に影響を与えることがあり
ます。
(2) すべての電圧は VSS を基準とします。VCORE は内部でのみ使用されます。外部の DC 負荷または電圧を印加することは
できません。
(3) 基板のハンダ付けの際、規定範囲以上の温度が使用されることがあります。この場合、最新の JEDEC J-STD-020 仕様に
従い、ピーク・リフロー温度が配送ボックスまたはリールのデバイス・ラベルの定格を超えないよう注意してください。
パッケージの熱特性
θJA
パラメータ
接合部-周囲間の熱抵抗、静止空気(1)
θJC(TOP)
接合部-ケース (上部) 間の熱抵抗(2)
θJB
接合部-基板間の熱抵抗(3)
パッケージ
QFP (PZ)
BGA (ZQW)
QFP (PZ)
BGA (ZQW)
QFP (PZ)
BGA (ZQW)
値
122
108
83
72
98
76
単位
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
(1) 自然対流における接合部-周囲間の熱抵抗は、JESD51-2a の環境の下、JESD51-7 の仕様に従って、JEDEC 規格の
High-K 基板のシミュレーションに基づいて決定しています。
(2) 接合部-ケース (上部) 間の熱抵抗は、パッケージ上面でコールドプレート検査をシミュレートして決定しています。特定の
JEDEC 規格の試験はありませんが、ANSI SEMI 規格 G30-88 に同等の記述があります。
(3) 接合部-基板間の熱抵抗は、JESD51-8 の記述に従って、PCB 温度を制御するためのリング・コールドプレート・フィクスチ
ャを使用した環境下におけるシミュレーションで決定されます。
推奨動作条件
標準値: VCC = 3.3 V、TA = 25°C 時 (特記なき場合)
パラメータ
VCC
VCC,USB
プログラム実行およびフラッシュ・プログラミング
時の電源電圧 (AVCC1 = DVCC1 = DVCC2 =
DVCC3 = DVCC = VCC) (1) (2)
USB 動作、USB PLL ディスエーブル時の電源電
圧、USB_EN = 1、UPLLEN = 0
(3)
USB 動作、USB PLL イネーブル時の電源電
圧、USB_EN = 1、UPLLEN = 1
PMMCOREVx = 0
PMMCOREVx = 0, 1
PMMCOREVx = 0, 1, 2
PMMCOREVx = 0, 1, 2, 3
PMMCOREVx = 0
PMMCOREVx = 0, 1
PMMCOREVx = 0, 1, 2
PMMCOREVx = 0, 1, 2, 3
PMMCOREVx = 2
PMMCOREVx = 2, 3
最少
1.8
2.0
2.2
2.4
1.8
2.0
2.2
2.4
2.2
2.4
標準
最大
3.6
3.6
3.6
3.6
3.6
3.6
3.6
3.6
3.6
3.6
単位
V
V
(1) AVCC および DVCC への電源供給は同一のソースから行うことが推奨されます。パワーアップ時および動作時の
AVCC と DVCC の差の許容値は最大で 0.3 V です。
(2) 最大電源電圧は、イネーブル時、スーパーバイザ SVS レベルで定義されます。正確な値および詳細については、スレッシ
ョルド・パラメータを参照してください。
(3) USB PLL イネーブル時の USB 動作では、正しい動作のためには PMMCOREVx ≥ 2 が必要です。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
51
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
推奨動作条件 (続き)
標準値: VCC = 3.3 V、TA = 25°C 時 (特記なき場合)
パラメータ
電源電圧 (AVSS1 = AVSS2 = AVSS3 =
DVSS1 = DVSS2 = DVSS3 = VSS)
VSS
VBAT,RTC
VBAT,MEM
TA
TJ
CBAK
CVCORE
CDVCC/CVCORE
fSYSTEM
fSYSTEM_USB
USB_wait
RTC 動作の状態のバックアップ電源電圧
最少
標準
最大
0
TA = 0°C ～ 85°C
TA = –40°C ～ 85°C
バックアップ・メモリ保持の状態のバックアップ電
TA = –40°C ～ 85°C
源電圧
動作フリー・エア温度
I バージョン
動作接合部温度
I バージョン
VBAK ピンの静電容量
VCORE のコンデンサ
DVCC-VCORE 間のコンデンサ比率
PMMCOREVx = 0,
1.8 V ≤ VCC ≤ 3.6 V
(初期設定)
PMMCOREVx = 1 or 2,
プロセッサ周波数 (最大 MCLK 周波数) (4) (5)
V ≤ VCC ≤ 3.6 V
(図 1 を参照)
PMMCOREVx = 2,
2.2 V ≤ VCC ≤ 3.6 V
PMMCOREVx = 3,
2.4 V ≤ VCC ≤ 3.6 V
USB 動作での最低プロセッサ周波数
USB 動作時のウェイト・ステート・サイクル
単位
V
1.55
1.70
3.6
3.6
V
1.20
3.6
V
–40
–40
85
85
10
°C
°C
0
8.0
MHz
0
12.0
0
16.0
0
20.0
1
4.7
470
nF
nF
10
1.5
16
MHz
サイクル
(4) MSP430 CPU は、MCLK から直接クロック供給されます。MCLK の高位相および低位相が、指定されている最大周波
数のパルス幅を超えることはできません。
(5) 場合によっては、モジュールに異なる最大入力クロック仕様があります。本データ・シートのそれぞれのモジュールの仕様を
参照してください。
図1
52
Submit Documentation Feedback
周波数対電源電圧
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
電気的特性
アクティブ・モード電源電流 (VCC) (外部電流を除く)
(1) (2) (3)
推奨動作フリー・エア温度 (特記なき場合)
パラメータ
IAM, Flash
IAM, RAM
動作メモリ
VCC
フラッシュ
RAM
PMMCOREVx
3V
3V
1 MHz
標準
最大
0.36
0.45
0.41
0.46
0.51
0.18
0.23
0.20
0.22
0.23
0
1
2
3
0
1
2
3
周波数 (fDCO = fMCLK = fSMCLK)
8 MHz
12 MHz
標準
最大
標準
最大
2.4
2.7
2.7
4.0
4.4
2.9
4.3
3.1
4.5
1.0
1.3
1.2
1.7
1.9
1.3
2.0
1.4
2.2
20 MHz
標準
最大
単位
mA
7.4
mA
3.6
(1) すべての入力は 0 V または VCC に接続しています。出力は電流をソースもシンクもしません。
(2) 電流は、負荷容量 12.5 pF の Micro Crystal MS1V-T1K クリスタルで特性化されます。内部および外部負荷容量は、必
要な 12.5 pF に近い値を選択します。
(3) 標準データ処理を行うプログラムで特性化されます。USB ディスエーブル (VUSBEN = 0、SLDOEN = 0)。
指定周波数で fACLK = 32786 Hz、fDCO = fMCLK = fSMCLK。
XTS = CPUOFF = SCG0 = SCG1 = OSCOFF = SMCLKOFF = 0.
低電力モード電源電流 (VCC) (外部電流を除く)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
ILPM0,1MHz
低電力モード 0 (3) (4)
ILPM2
低電力モード 2 (5) (4)
VCC
PMMCOREVx
2.2 V
3V
2.2 V
3V
0
3
0
3
0
1
2
0
1
2
3
2.2 V
ILPM3,XT1LF
低電力モード 3、クリスタル・
モード(6) (4)
3V
(1) (2)
–40°C
標準最大
69
79
6.1
6.5
1.5
1.7
1.9
1.8
1.9
2.1
2.1
25°C
標準最大
73
95
83
120
6.7
9.0
7.1
9.5
2.0
3.3
2.2
2.4
2.2
3.5
2.4
2.6
2.6
4.2
60°C
標準最大
79
87
8.0
8.5
3.3
3.6
3.8
3.6
3.8
4.0
4.0
85°C
標準最大
85
125
96
155
13
32
14
34
8.2
27
8.7
8.9
8.6
28
9.0
9.1
9.1
29
単位
µA
µA
µA
(1) すべての入力は 0 V または VCC に接続しています。出力は電流をソースもシンクもしません。
(2) 電流は、負荷容量 9 pF の Micro Crystal CC4V-T1A SMD クリスタルで特性化されます。内部および外部負荷容量は、
必要な 9 pF に近い値を選択します。
(3) SMCLK でクロック供給されるウォッチドッグ・タイマの電流も含まれます。ACLK = 低周波クリスタル動作 (XTS = 0、
XT1DRIVEx = 0)。
CPUOFF = 1、SCG0 = 0、SCG1 = 0、OSCOFF = 0 (LPM0)。fACLK = 32768 Hz、fMCLK = 0 MHz、fSMCLK = fDCO = 1 MHz
USB ディスエーブル (VUSBEN = 0、SLDOEN = 0)。
(4) ブラウンアウトの電流も含まれます。ロー・サイド・スーパーバイザおよびモニター、ディスエーブル (SVSL、SVML)。ハイ・
サイド・スーパーバイザおよびモニター、ディスエーブル (SVSH、SVMH)。RAM データ保持イネーブル。
(5) ACLK でクロック供給されるウォッチドッグ・タイマおよび LFXT1 (32768 Hz) でクロック供給される RTC の電流も含ま
れます。ACLK = 低周波クリスタル動作 (XTS = 0、XT1DRIVEx = 0)。
CPUOFF = 1、SCG0 = 0、SCG1 = 1、OSCOFF = 0 (LPM2)。fACLK = 32768 Hz、fMCLK = 0 MHz、fSMCLK = fDCO = 0 MHz。
DCO 設定 = 1 MHz 動作、DCO バイアス・ジェネレータ、イネーブル。
USB ディスエーブル (VUSBEN = 0、SLDOEN = 0)
(6) ACLK でクロック供給されるウォッチドッグ・タイマおよび LFXT1 (32768 Hz) でクロック供給される RTC の電流も含ま
れます。ACLK = 低周波クリスタル動作 (XTS = 0、XT1DRIVEx = 0)。
CPUOFF = 1、SCG0 = 1、SCG1 = 1、OSCOFF = 0 (LPM3)。fACLK = 32768 Hz、fMCLK = fSMCLK = fDCO = 0 MHz。
USB ディスエーブル (VUSBEN = 0、SLDOEN = 0)。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
53
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
低電力モード電源電流 (VCC) (外部電流を除く) (続き)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
VCC
ILPM3,VLO, WDT
低電力モード 3、VLO モー
ド、ウォッチドッグ・イネーブ
ル(7) (4)
3V
ILPM4
低電力モード 4 (8) (4)
3V
ILPM3.5,RTC,VCC
ILPM3.5,RTC,VBAT
ILPM3.5,RTC,TOT
ILPM4.5
低電力モード 3.5 (LPM3.5)
電流、アクティブ RTC をプラ
イマリ電源ピン DVCC へ(9)
低電力モード 3.5 (LPM3.5)
電流、アクティブ RTC をバッ
クアップ電源ピン VBAT へ(10)
合計低電力モード 3.5
(LPM3.5) 電流、アクティブ
RTC (11)
低電力モード 4.5(12)
PMMCOREVx
0
1
2
3
0
1
2
3
(1) (2)
–40°C
標準最大
1.0
1.1
1.1
1.1
0.9
1.0
1.0
1.0
25°C
標準最大
1.3
2.7
1.5
1.6
1.6
3.2
1.3
2.5
1.3
1.4
1.4
3.1
60°C
標準最大
2.7
2.8
2.9
2.9
2.5
2.6
2.7
2.7
85°C
標準最大
7.4
26
7.7
7.8
7.8
30
6.8
26
7.0
7.2
7.2
27
単位
µA
µA
3V
0.5
0.75
1.8
µA
3V
0.6
0.75
1.0
µA
1.2
1.5
2.8
µA
0.5
0.76
1.8
µA
3V
1.0
1.1
3V
0.4
0.45
0.6
VLO でクロック供給されるウォッチドッグ・タイマの電流も含まれます。
CPUOFF = 1, SCG0 = 1, SCG1 = 1, OSCOFF = 0 (LPM3); fACLK = fMCLK = fSMCLK = fDCO = 0 MHz
USB ディスエーブル (VUSBEN = 0、SLDOEN = 0)
(8) CPUOFF = 1, SCG0 = 1, SCG1 = 1, OSCOFF = 1 (LPM4); fDCO = fACLK = fMCLK = fSMCLK = 0 MHz
USB ディスエーブル (VUSBEN = 0、SLDOEN = 0)
(9) VVBAT = VCC - 0.2 V、fDCO = fMCLK = fSMCLK = 0 MHz、fACLK = 32768 Hz、PMMREGOFF = 1、バックアップ・ドメインの
RTC がアクティブ。
(10) VVBAT = VCC - 0.2 V、fDCO = fMCLK = fSMCLK = 0 MHz、fACLK = 32768 Hz、PMMREGOFF = 1、バックアップ・ドメインの
RTC がアクティブ、VBAK への電流なし。
(11) fDCO = fMCLK = fSMCLK = 0 MHz、fACLK = 32768 Hz、PMMREGOFF = 1、バックアップ・ドメインの RTC がアクティブ、
VBAK への電流なし。
(12) 内部レギュレータがディスエーブル・データを保持しない
CPUOFF = 1, SCG0 = 1, SCG1 = 1, OSCOFF = 1, PMMREGOFF = 1 (LPM4.5); fDCO = fACLK = fMCLK = fSMCLK = 0
MHz
(7)
54
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
LCD 使用低電力モード電源電流 (VCC) (外部電流を除く)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
ILPM3 LCD、
内部バイアス
低電力モード 3 (LPM3)
電流、LCD 4MUX モード、
内部バイアス、チャージ・
ポンプ・ディスエーブル(3) (4)
ILPM3 LCD、
CP
低電力モード 3 (LPM3)
電流、LCD 4MUX モード、
内部バイアス、チャージ・
ポンプ・イネーブル(3) (5)
VCC
3V
2.2 V
3V
PMMCOREVx
0
1
2
3
0
1
2
0
1
2
3
(1) (2)
–40°C
標準最大
2.7
2.9
3.0
3.1
温度 (TA)
25°C
60°C
標準最大標準最大
3.3
4.8
4.7
3.5
5.0
3.7
5.2
3.7
5.3
5.2
3.6
3.7
4.0
3.5
3.7
3.8
3.9
85°C
標準最大
9.5
28
9.9
10.2
10.2
30
単位
µA
µA
µA
(1) すべての入力は 0 V または VCC に接続しています。出力は電流をソースもシンクもしません。
(2) 電流は、負荷容量 9 pF の Micro Crystal CC4V-T1A SMD クリスタルで特性化されます。内部および外部負荷容量は、
必要な 9 pF に近い値を選択します。
(3) ACLK でクロック供給されるウォッチドッグ・タイマおよび LFXT1 (32768 Hz) でクロック供給される RTC の電流も含ま
れます。ACLK = 低周波クリスタル動作 (XTS = 0、XT1DRIVEx = 0)。
CPUOFF = 1、SCG0 = 1、SCG1 = 1、OSCOFF = 0 (LPM3)。fACLK = 32768 Hz、fMCLK = fSMCLK = fDCO = 0 MHz。
ブラウンアウトの電流も含まれます。ロー・サイド・スーパーバイザおよびモニター、ディスエーブル (SVSL、SVML)。ハイ・
サイド・スーパーバイザおよびモニター、ディスエーブル (SVSH、SVMH)。RAM データ保持イネーブル。
(4) LCDMx = 11 (4MUX モード)、LCDREXT = 0、LCDEXTBIAS = 0 (内部バイアス)、LCD2B = 0 (1/3 バイアス)、
LCDCPEN = 0 (チャージ・ポンプ・ディスエーブル)、LCDSSEL = 0、LCDPREx = 101、LCDDIVx = 00011 (fLCD = 32768
Hz/32/4 = 256 Hz)。
偶数セグメント S0、S2,... = 0、奇数セグメント S1、S3,... = 1。LCD パネル負荷なし。
(5) LCDMx = 11 (4MUX モード)、LCDREXT = 0、LCDEXTBIAS = 0 (内部バイアス)、LCD2B = 0 (1/3 バイアス)、
LCDCPEN = 1 (チャージ・ポンプ・イネーブル)、VLCDx = 1000 (VLCD = 3 V 標準)、LCDSSEL = 0、LCDPREx = 101、
LCDDIVx = 00011 (fLCD = 32768 Hz/32/4 = 256 Hz)。
偶数セグメント S0、S2,... = 0、奇数セグメント S1、S3,... = 1 。LCD パネル負荷なし。
シュミットトリガ入力 - 汎用入出力(1)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
VIT+
正方向入力スレッショルド電圧
VIT–
負方向入力スレッショルド電圧
Vhys
入力電圧ヒステリシス (VIT+ - VIT-)
RPull
プルアップ / プルダウン抵抗
CI
入力静電容量
テスト条件
プルアップ: VIN = VSS
プルダウン: VIN = VCC
VIN = VSS または VCC
VCC
1.8 V
3V
1.8 V
3V
1.8 V
3V
最少
0.80
1.50
0.45
0.75
0.3
0.4
標準
20
35
5
最大
1.40
2.10
1.00
1.65
0.8
1.0
単位
V
50
kΩ
V
V
pF
(1) XT1 (XIN) または XT2 (XT2IN) でクリスタル・バイパス・モードが使用されるとき、クロック入力ピンに同じパラメータが適
用されます。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
55
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
入力 - ポート P1、P2、P3、P4(1)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
t (int)
外部割り込みタイミング(2)
テスト条件
VCC
ポート P1、P2、P3、P4: P1.x～P4.x。割り込み
2.2 V, 3 V
フラグをセットするための外部トリガ・パルス幅。
最少
最大
20
単位
ns
(1) 一部デバイスには、割り込み機能付き追加ポートが含まれます。ブロック図および端子機能の記述を参照してください。
(2) 外部信号は、最小割り込みパルス幅 t(int) が適合するたびに割り込みフラグをセットします。トリガ信号が t(int) より短い場
合にもセットされることがあります。
リーク電流 - 汎用入出力
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
Ilkg(Px.y)
パラメータ
ハイインピーダンス・リーク電流
テスト条件
VCC
1.8 V, 3 V
(1) (2)
最少
最大
単位
±50
nA
(1) 特記なき場合、リーク電流は対応する端子に VSS または VCC を印加して測定します。
(2) デジタル・ポート端子のリーク電流は、個別に測定します。ポート端子は入力となるように選択し、プルアップ / プルダウン
抵抗はディスエーブルとします。
出力 - 汎用入出力 (フル・ドライブ強度)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
VOH
VOL
ハイレベル出力電圧
ローレベル出力電圧
テスト条件
I(OHmax) = –3 mA(1)
I(OHmax) = –10 mA(2)
I(OHmax) = –5 mA(1)
I(OHmax) = –15 mA(2)
I(OLmax) = 3 mA(1)
I(OLmax) = 10 mA(2)
I(OLmax) = 5 mA(1)
I(OLmax) = 15 mA(2)
VCC
1.8 V
3V
1.8 V
3V
最少
VCC – 0.25
VCC – 0.60
VCC – 0.25
VCC – 0.60
VSS
VSS
VSS
VSS
最大
VCC
VCC
VCC
VCC
VSS + 0.25
VSS + 0.60
VSS + 0.25
VSS + 0.60
単位
V
V
(1) 組み合わせた全出力の最大電流 I(OHmax) と I(OLmax) の合計は、規定の最大電圧降下を保持するため ±48 mA を超える
ことはできません。
(2) 組み合わせた全出力の最大電流 I(OHmax) と I(OLmax) の合計は、規定の最大電圧降下を保持するため ±100 mA を超え
ることはできません。
出力 - 汎用入出力 (低減ドライブ強度)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
VOH
VOL
ハイレベル出力電圧
ローレベル出力電圧
(1)
テスト条件
I(OHmax) = –1 mA(2)
I(OHmax) = –3 mA(3)
I(OHmax) = –2 mA(2)
I(OHmax) = –6 mA(3)
I(OLmax) = 1 mA(2)
I(OLmax) = 3 mA(3)
I(OLmax) = 2 mA(2)
I(OLmax) = 6 mA(3)
VCC
1.8 V
3V
1.8 V
3V
最少
VCC – 0.25
VCC – 0.60
VCC – 0.25
VCC – 0.60
VSS
VSS
VSS
VSS
最大
VCC
VCC
VCC
VCC
VSS + 0.25
VSS + 0.60
VSS + 0.25
VSS + 0.60
単位
V
V
(1) 低減ドライブ強度を選択することで EMI が低下することがあります。
(2) 組み合わせた全出力の最大電流 I(OHmax) と I(OLmax) の合計は、規定の最大電圧降下を保持するため ±48 mA を超える
ことはできません。
(3) 組み合わせた全出力の最大電流 I(OHmax) と I(OLmax) の合計は、規定の最大電圧降下を保持するため ±100 mA を超える
ことはできません。
56
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
出力周波数 - ポート P1、P2、P3
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
fPx.y
fPort_CLK
テスト条件
最少
VCC = 1.8 V,
PMMCOREVx = 0
P3.4/TA2CLK/SMCLK/S27,
ポート出力周波数 (負荷付き)
CL = 20 pF, RL = 1 kΩ(1) or 3.2 kΩ(2) (3)
VCC = 3 V,
PMMCOREVx = 3
VCC = 1.8 V,
P1.0/TA0CLK/ACLK/S39,
PMMCOREVx = 0
P3.4/TA2CLK/SMCLK/S27,
クロック出力周波数
P2.0/P2MAP0 (P2MAP0 = PM_MCLK ), VCC = 3 V,
CL = 20 pF(3)
PMMCOREVx = 3
最大
単位
8
MHz
20
8
MHz
20
(1) ポートのフル・ドライブ強度: VCC と VSS の間に 2 個の 0.5 kΩ 抵抗分周器を負荷として使用します。出力は分周器のセ
ンター・タップに接続します。
(2) ポートの低減ドライブ強度: VCC と VSS の間に 2 個の 1.6 kΩ 抵抗分周器を負荷として使用します。出力は分周器のセン
ター・タップに接続します。
(3) 出力電圧は、規定のトグル周波数で少なくとも 10%および 90% VCC まで届きます。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
57
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
標準特性 - 出力、低減ドライブ強度 (PxDS.y = 0)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
58
図2
図3
図4
図5
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
標準特性 - 出力、フル・ドライブ強度 (PxDS.y = 1)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
図6
図7
図8
図9
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
59
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
クリスタル発振回路、XT1、低周波モード (1)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
∆IDVCC,LF
fXT1,LF0
fXT1,LF,SW
OALF
CL,eff
fFault,LF
tSTART,LF
テスト条件
fOSC = 32768 Hz, XTS = 0,
XT1BYPASS = 0, XT1DRIVEx = 1, TA = 25°C
XT1 クリスタル発振回路電流
f
= 32768 Hz, XTS = 0,
消費と最低ドライブ設定との差、 OSC
XT1BYPASS = 0, XT1DRIVEx = 2, TA = 25°C
LF モード
fOSC = 32768 Hz, XTS = 0,
XT1BYPASS = 0, XT1DRIVEx = 3, TA = 25°C
XT1 クリスタル発振回路周波
XTS = 0, XT1BYPASS = 0
数、LF モード
XT1 発振回路ロジック・レベル
XTS = 0, XT1BYPASS = 1(2) (3)
矩形波入力周波数、LF モード
XTS = 0, XT1BYPASS = 0, XT1DRIVEx = 0,
fXT1,LF = 32768 Hz, CL,eff = 6 pF, TA = 25°C
LF クリスタル発振許容値 (4)
XTS = 0, XT1BYPASS = 0, XT1DRIVEx = 1,
fXT1,LF = 32768 Hz, CL,eff = 12 pF, TA = 25°C
XTS = 0, XCAPx = 0(6)
内部有効負荷容量、
XTS = 0, XCAPx = 1
LF モード(5)
XTS = 0, XCAPx = 2
XTS = 0, XCAPx = 3
デューティ比、LF モード
XTS = 0、ACLK で測定、fXT1,LF = 32768 Hz
発振回路障害周波数、
XTS = 0(8)
LF モード(7)
fOSC = 32768 Hz, XTS = 0,
XT1BYPASS = 0, XT1DRIVEx = 0,
TA = 25°C, CL,eff = 6 pF
起動時間、LF モード
fOSC = 32768 Hz, XTS = 0,
XT1BYPASS = 0, XT1DRIVEx = 3,
TA = 25°C, CL,eff = 12 pF
VCC
最少
標準
最大
単位
0.075
3V
µA
0.170
0.290
32768
10
32.768
Hz
50
kHz
210
3V
kΩ
300
2
5.5
8.5
12.0
pF
30
70
%
10
10000
Hz
1000
3V
ms
500
(1) XT1 発振回路の EMI を改善するため、以下のガイドラインに従ってください。
(a) デバイスとクリスタル間の配線はできる限り短くする。
(b) 発振回路ピンの周辺は、良好なグランド・プレーンとなるように設計する。
(c) 他のクロックまたはデータ・ラインから発振回路ピン XIN および XOUT へのクロストークを防止する。
(d) XIN および XOUT ピンの下側または近くに PCB の配線を走らせないようにする。
(e) 発振回路 XIN および XOUT ピンの寄生負荷を防止するための組み立て材料および組み立て方法を使用する。
(f) コンフォーマル・コーティングを使用する場合は、それが発振回路ピン間に容量/抵抗リークを誘導しないようにする。
(2) XT1BYPASS がセットされている場合、XT1 回路が自動的に停止します。入力信号はデジタル矩形波で、本データ・シー
トの「シュミットトリガ入力」の節で定義されているパラメータが適用されます。
(3) デバイス全体の動作の最大周波数を超えることはできません。
(4) 発振許容値は、推奨クリスタルに対し安全率 5 を使用して決定しています。発振許容値は、XT1DRIVEx 設定と有効負
荷の関数です。一般的に比較対象の発振許容値は、以下のガイドラインに基づいて算定できますが、アプリケーションで選
択した実際のクリスタルに基づいて評価しなければなりません。
(a) XT1DRIVEx = 0 で、CL,eff ≤ 6 pF
(b) XT1DRIVEx = 1 で、6 pF ≤ CL,eff ≤ 9 pF
(c) XT1DRIVEx = 2 で、6 pF ≤ CL,eff ≤ 10 pF
(d) XT1DRIVEx = 3 で、CL,eff ≥ 6 pF
(5) ボンドおよびパッケージの寄生容量を含みます (ピンあたり約 2 pF)。
PCB には容量が負荷されるため、ACLK 周波数を測定することによって正確な負荷を検証することを推奨します。正確な
設定のため、有効負荷容量は、使用するクリスタルの仕様に常に適合しなければなりません。
(6) 両方の端子に外部コンデンサを接続しなければなりません。値はクリスタルの製造者が指定しています。
(7) 仕様の最小値より低い周波数では障害フラグがセットされ、最大値より高い周波数では障害フラグがセットされません。そ
の間の周波数では、障害フラグがセットされることもあります。
(8) ロジック・レベル入力周波数で測定しますが、クリスタルでの動作にも適用されます。
60
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
クリスタル発振回路、XT2
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
IDVCC,XT2
fXT2,HF0
fXT2,HF1
fXT2,HF2
fXT2,HF3
fXT2,HF,SW
OAHF
tSTART,HF
CL,eff
fFault,HF
XT2 クリスタル発振回路
電流消費
XT2 クリスタル発振回路
周波数、モード 0
XT2 クリスタル発振回路
周波数、モード 1
XT2 クリスタル発振回路
周波数、モード 2
XT2 クリスタル発振回路
周波数、モード 3
XT2 発振回路ロジック・レベル
矩形波入力周波数
HF クリスタル発振許容値(6)
起動時間
内部有効負荷容量、
HF モード(7)(8)
デューティ比
発振回路障害周波数(9)
(1) (2)
テスト条件
fOSC = 4 MHz, XT2OFF = 0,
XT2BYPASS = 0, XT2DRIVEx = 0, TA = 25°C
fOSC = 12 MHz, XT2OFF = 0,
XT2BYPASS = 0, XT2DRIVEx = 1, TA = 25°C
fOSC = 20 MHz, XT2OFF = 0,
XT2BYPASS = 0, XT2DRIVEx = 2, TA = 25°C
fOSC = 32 MHz, XT2OFF = 0,
XT2BYPASS = 0, XT2DRIVEx = 3, TA = 25°C
VCC
最少
標準
最大
単位
200
260
µA
3V
325
450
XT2DRIVEx = 0, XT2BYPASS = 0(3)
4
8
MHz
XT2DRIVEx = 1, XT2BYPASS = 0(3)
8
16
MHz
XT2DRIVEx = 2, XT2BYPASS = 0(3)
16
24
MHz
XT2DRIVEx = 3, XT2BYPASS = 0(4)
24
32
MHz
XT2BYPASS = 1(5) (4)
0.7
32
MHz
XT2DRIVEx = 0, XT2BYPASS = 0,
fXT2,HF0 = 6 MHz, CL,eff = 15 pF, TA = 25°C
XT2DRIVEx = 1, XT2BYPASS = 0,
fXT2,HF1 = 12 MHz, CL,eff = 15 pF, TA = 25°C
XT2DRIVEx = 2, XT2BYPASS = 0,
fXT2,HF2 = 20 MHz, CL,eff = 15 pF, TA = 25°C
XT2DRIVEx = 3, XT2BYPASS = 0,
fXT2,HF3 = 32 MHz, CL,eff = 15 pF, TA = 25°C
fOSC = 6 MHz, XT2BYPASS = 0, XT2DRIVEx = 0,
TA = 25°C, CL,eff = 15 pF
fOSC = 20 MHz, XT2BYPASS = 0, XT2DRIVEx = 3,
TA = 25°C, CL,eff = 15 pF
450
320
Ω
3V
200
200
0.5
3V
ms
0.3
1
ACLK で測定、fXT2,HF2 = 20 MHz
XT2BYPASS = 1(10)
40
30
50
pF
60
300
%
kHz
(1) 両方の端子に外部コンデンサを接続しなければなりません。値はクリスタルの製造者が指定しています。
(2) XT2 発振回路の EMI を改善するため、以下のガイドラインに従ってください。
(a) デバイスとクリスタル間の配線はできる限り短くする。
(b) 発振回路ピンの周辺は、良好なグランド・プレーンとなるように設計する。
(c) 他のクロックまたはデータ・ラインから発振回路ピン XT2IN および XT2OUT へのクロストークを防止する。
(d) XT2IN および XT2OUT ピンの下側または近くに PCB の配線を走らせないようにする。
(e) 発振回路ピン XT2IN および XT2OUT の寄生負荷を防止するための組み立て材料および組み立て方法を使用す
る。
(f) コンフォーマル・コーティングを使用する場合は、それが発振回路ピン間に容量/抵抗リークを誘導しないようにする。
(3) デバイス全体の動作の最大周波数を超えることはできません。
(4) デバイス全体の動作の最大周波数を超えることはできません。
(5) XT2BYPASS がセットされている場合、XT2 回路が自動的に停止します。
(6) 発振許容値は、推奨クリスタルに対し安全率 5 を使用して決定しています。
(7) ボンドおよびパッケージの寄生容量を含みます (ピンあたり約 2 pF)。
PCB により追加で容量が負荷されるため、ACLK 周波数を測定することにより正確な負荷を検証することを推奨します。
正確な設定のため、有効負荷容量は、使用するクリスタルの仕様に常に適合しなければなりません。
(8) 両方の端子に外部コンデンサを接続しなければなりません。値はクリスタルの製造者が指定しています。
(9) 仕様の最小値より低い周波数では障害フラグがセットされ、最大値より高い周波数では障害フラグがセットされません。そ
の間の周波数では、障害フラグがセットされることもあります。
(10) ロジック・レベル入力周波数で測定しますが、クリスタルでの動作にも適用されます。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
61
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
内部超低電力低周波発振回路 (VLO)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
fVLO
dfVLO/dT
dfVLO/dVCC
パラメータ
VLO 周波数
VLO 周波数温度ドリフト
VLO 周波数電源電圧ドリフト
デューティ比
ACLK
ACLK
ACLK
ACLK
テスト条件
で測定
で測定(1)
で測定(2)
で測定
1.8 V
1.8 V
1.8 V
1.8 V
VCC
～ 3.6 V
～ 3.6 V
～ 3.6 V
～ 3.6 V
最少
6
40
標準
9.4
0.5
4
50
最大
14
60
単位
kHz
%/°C
%/V
%
(1) ボックス法を使用して計算: (最大 (–40 ～ 85°C) – 最少 (–40 ～ 85°C)) / 最少 (–40 ～ 85°C) / (85°C ～ (–40°C))
(2) ボックス法を使用して計算: (最大 (1.8 ～ 3.6 V) – 最少 (1.8 ～ 3.6 V)) / 最少 (1.8 ～ 3.6 V) / (3.6 V ～ 1.8 V)
内部基準、低周波発振回路 (REFO)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
REFO 発振回路消費電流
較正済み REFO 周波数
IREFO
fREFO
較正済み REFO 絶対許容誤差
dfREFO/dT
dfREFO/dVCC
REFO 周波数温度ドリフト
REFO 周波数電源電圧ドリフト
デューティ比
REFO 起動時間
tSTART
テスト条件
TA = 25°C
ACLK で測定
全温度範囲
TA = 25°C
ACLK で測定(1)
ACLK で測定(2)
ACLK で測定
40%/60%デューティ比
VCC
1.8 V ～ 3.6 V
1.8 V ～ 3.6 V
1.8 V ～ 3.6 V
3V
1.8 V ～ 3.6 V
1.8 V ～ 3.6 V
1.8 V ～ 3.6 V
1.8 V ～ 3.6 V
最少
標準
3
32768
最大
±3.5
±1.5
40
0.01
1.0
50
25
60
単位
µA
Hz
%
%
%/°C
%/V
%
µs
(1) ボックス法を使用して計算: (最大 (–40 ～ 85°C) – 最少 (–40 ～ 85°C)) / 最少 (–40 ～ 85°C) / (85°C ～ (–40°C))
(2) ボックス法を使用して計算: (最大 (1.8 ～ 3.6 V) – 最少 (1.8 ～ 3.6 V)) / 最少 (1.8 ～ 3.6 V) / (3.6 V ～ 1.8 V)
DCO 周波数
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
fDCO(0,0)
fDCO(0,31)
fDCO(1,0)
fDCO(1,31)
fDCO(2,0)
fDCO(2,31)
fDCO(3,0)
fDCO(3,31)
fDCO(4,0)
fDCO(4,31)
fDCO(5,0)
fDCO(5,31)
fDCO(6,0)
fDCO(6,31)
fDCO(7,0)
fDCO(7,31)
SDCORSEL
SDCO
dfDCO/dT
dfDCO/dVCC
62
パラメータ
DCO 周波数 (0、0)
DCO 周波数 (0、31)
DCO 周波数 (1、0)
DCO 周波数 (1、31)
DCO 周波数 (2、0)
DCO 周波数 (2、31)
DCO 周波数 (3、0)
DCO 周波数 (3、31)
DCO 周波数 (4、0)
DCO 周波数 (4、31)
DCO 周波数 (5、0)
DCO 周波数 (5、31)
DCO 周波数 (6、0)
DCO 周波数 (6、31)
DCO 周波数 (7、0)
DCO 周波数 (7、31)
DCORSEL および DCORSEL + 1
の範囲の周波数ステップ
タップの DCO および DCO + 1 の範
囲の周波数ステップ
デューティ比
DCO 周波数温度ドリフト
DCO 周波数電圧ドリフト
Submit Documentation Feedback
テスト条件
DCORSELx = 0, DCOx = 0, MODx = 0
DCORSELx = 0, DCOx = 31, MODx = 0
DCORSELx = 1, DCOx = 0, MODx = 0
DCORSELx = 1, DCOx = 31, MODx = 0
DCORSELx = 2, DCOx = 0, MODx = 0
DCORSELx = 2, DCOx = 31, MODx = 0
DCORSELx = 3, DCOx = 0, MODx = 0
DCORSELx = 3, DCOx = 31, MODx = 0
DCORSELx = 4, DCOx = 0, MODx = 0
DCORSELx = 4, DCOx = 31, MODx = 0
DCORSELx = 5, DCOx = 0, MODx = 0
DCORSELx = 5, DCOx = 31, MODx = 0
DCORSELx = 6, DCOx = 0, MODx = 0
DCORSELx = 6, DCOx = 31, MODx = 0
DCORSELx = 7, DCOx = 0, MODx = 0
DCORSELx = 7, DCOx = 31, MODx = 0
最少
0.07
0.70
0.15
1.47
0.32
3.17
0.64
6.07
1.3
12.3
2.5
23.7
4.6
39.0
8.5
60
SRSEL = fDCO(DCORSEL+1,DCO)/fDCO(DCORSEL,DCO)
SDCO = fDCO(DCORSEL,DCO+1)/fDCO(DCORSEL,DCO)
SMCLK で測定
fDCO = 1 MHz,
fDCO = 1 MHz
最大
0.20
1.70
0.36
3.45
0.75
7.38
1.51
14.0
3.2
28.2
6.0
54.1
10.7
88.0
19.6
135
単位
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
MHz
1.2
2.3
率
1.02
1.12
率
60
%
%/°C
%/V
40
標準
50
0.1
1.9
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
図 10
標準 DCO 周波数
PMM、電圧低下リセット (BOR)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
V(DVCC_BOR_IT–)
V(DVCC_BOR_IT+)
V(DVCC_BOR_hys)
tRESET
パラメータ
BORH オン電圧、DVCC 立ち下がりレベル
BORH オフ電圧、DVCC 立ち上がりレベル
BORH ヒステリシス
リセットを受け付けるために RST/NMI ピンで必要な
パルス幅
テスト条件
最少
| dDVCC/dt | < 3 V/s
| dDVCC/dt | < 3 V/s
0.80
60
標準
最大
単位
1.30
1.45
1.50
250
V
V
mV
µs
2
PMM、コア電圧
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
VCORE3(AM)
VCORE2(AM)
VCORE1(AM)
VCORE0(AM)
VCORE3(LPM)
VCORE2(LPM)
VCORE1(LPM)
VCORE0(LPM)
パラメータ
コア電圧、アクティブ・モード、
PMMCOREV = 3
コア電圧、アクティブ・モード、
PMMCOREV = 2
コア電圧、アクティブ・モード、
PMMCOREV = 1
コア電圧、アクティブ・モード、
PMMCOREV = 0
コア電圧、低電流モード、
PMMCOREV = 3
コア電圧、低電流モード、
PMMCOREV = 2
コア電圧、低電流モード、
PMMCOREV = 1
コア電圧、低電流モード、
PMMCOREV = 0
Copyright © 2012, Texas Instruments Incorporated
テスト条件
2.4 V ≤ DVCC ≤ 3.6 V, 0 mA
mA
2.2 V ≤ DVCC ≤ 3.6 V, 0 mA
mA
2 V ≤ DVCC ≤ 3.6 V, 0 mA
mA
1.8 V ≤ DVCC ≤ 3.6 V, 0 mA
mA
2.4 V ≤ DVCC ≤ 3.6 V, 0 µA
µA
2.2 V ≤ DVCC ≤ 3.6 V, 0 µA
µA
最少
≤ I(VCORE) ≤ 21
標準
最大
単位
1.90
V
1.80
V
1.60
V
1.40
V
1.94
V
1.84
V
2 V ≤ DVCC ≤ 3.6 V, 0 µA ≤ I(VCORE) ≤ 30 µA
1.64
V
1.8 V ≤ DVCC ≤ 3.6 V, 0 µA ≤ I(VCORE) ≤ 30
µA
1.44
V
≤ I(VCORE) ≤ 21
≤ I(VCORE) ≤ 17
≤ I(VCORE) ≤ 13
≤ I(VCORE) ≤ 30
≤ I(VCORE) ≤ 30
Submit Documentation Feedback
63
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
PMM、SVS ハイ・サイド
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
SVS 消費電流
I(SVSH)
(1)
V(SVSH_IT–)
SVSH オン電圧レベル
V(SVSH_IT+)
SVSH オフ電圧レベル(1)
tpd(SVSH)
SVSH 伝播遅延
T(SVSH)
SVSH オン/オフ遅延時間
dVDVCC/dt
DVCC 立ち上がり時間
テスト条件
SVSHE = 0, DVCC = 3.6 V
SVSHE = 1, DVCC = 3.6 V, SVSHFP = 0
SVSHE = 1, DVCC = 3.6 V, SVSHFP = 1
SVSHE = 1, SVSHRVL = 0
SVSHE = 1, SVSHRVL = 1
SVSHE = 1, SVSHRVL = 2
SVSHE = 1, SVSHRVL = 3
SVSHE = 1, SVSMHRRL = 0
SVSHE = 1, SVSMHRRL = 1
SVSHE = 1, SVSMHRRL = 2
SVSHE = 1, SVSMHRRL = 3
SVSHE = 1, SVSMHRRL = 4
SVSHE = 1, SVSMHRRL = 5
SVSHE = 1, SVSMHRRL = 6
SVSHE = 1, SVSMHRRL = 7
SVSHE = 1, dVDVCC/dt = 10 mV/µs, SVSHFP = 1
SVSHE = 1, dVDVCC/dt = 1 mV/µs, SVSHFP = 0
SVSHE = 0 → 1, SVSHFP = 1
SVSHE = 0 → 1, SVSHFP = 0
最少
1.59
1.79
1.98
2.10
1.62
1.88
2.07
2.20
2.32
2.56
2.85
2.85
標準
0
200
2.0
1.64
1.84
2.04
2.16
1.74
1.94
2.14
2.26
2.40
2.70
3.00
3.00
2.5
20
12.5
100
0
最大
1.69
1.91
2.11
2.23
1.81
2.01
2.21
2.33
2.48
2.84
3.15
3.15
単位
nA
nA
µA
V
V
µs
µs
1000
V/s
(1) 使用できる SVSH 設定は VCORE (PMMCOREVx) の設定に依存します。『MSP430x5xx and MSP430x6xx Family
User's Guide (MSP430x5xx、MSP430x6xx ファミリ・ユーザーズ・ガイド)』 (SLAU208) の「Power Management Module
and Supply Voltage Supervisor (パワー・マネージメント・モジュールおよび電源電圧スーパーバイザ) 」の章を参照してく
ださい。
PMM、SVM ハイ・サイド
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
SVMH 消費電流
I(SVMH)
V(SVMH)
SVMH オン電圧レベル(1)
tpd(SVMH)
SVMH 伝播遅延
t(SVMH)
SVMH オン / オフ遅延時間
テスト条件
SVMHE = 0, DVCC = 3.6 V
SVMHE = 1, DVCC = 3.6 V, SVMHFP = 0
SVMHE = 1, DVCC = 3.6 V, SVMHFP = 1
SVMHE = 1, SVSMHRRL = 0
SVMHE = 1, SVSMHRRL = 1
SVMHE = 1, SVSMHRRL = 2
SVMHE = 1, SVSMHRRL = 3
SVMHE = 1, SVSMHRRL = 4
SVMHE = 1, SVSMHRRL = 5
SVMHE = 1, SVSMHRRL = 6
SVMHE = 1, SVSMHRRL = 7
SVMHE = 1, SVMHOVPE = 1
SVMHE = 1, dVDVCC/dt = 10 mV/µs, SVMHFP = 1
SVMHE = 1, dVDVCC/dt = 1 mV/µs, SVMHFP = 0
SVMHE = 0 → 1, SVSMFP = 1
SVMHE = 0 → 1, SVMHFP = 0
最少
1.65
1.85
2.02
2.18
2.32
2.56
2.85
2.85
標準
0
200
2.0
1.74
1.94
2.14
2.26
2.40
2.70
3.00
3.00
3.75
2.5
20
12.5
100
最大
1.86
2.02
2.22
2.35
2.48
2.84
3.15
3.15
単位
nA
nA
µA
V
µs
µs
µs
µs
(1) 使用できる SVMH 設定は VCORE (PMMCOREVx) の設定に依存します。推奨設定および使用方法については、
『MSP430x5xx and MSP430x6xx Family User's Guide (MSP430x5xx、MSP430x6xx ファミリ・ユーザーズ・ガイド)』
(SLAU208) の「Power Management Module and Supply Voltage Supervisor (パワー・マネージメント・モジュールおよ
び電源電圧スーパーバイザ) 」の章を参照してください。
64
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
PMM、SVS ロー・サイド
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
I(SVSL)
SVSL 消費電流
tpd(SVSL)
SVSL 伝播遅延
t(SVSL)
SVSL オン / オフ遅延時間
テスト条件
SVSLE = 0, PMMCOREV = 2
SVSLE = 1, PMMCOREV = 2, SVSLFP = 0
SVSLE = 1, PMMCOREV = 2, SVSLFP = 1
SVSLE = 1, dVCORE/dt = 10 mV/µs, SVSLFP = 1
SVSLE = 1, dVCORE/dt = 1 mV/µs, SVSLFP = 0
SVSLE = 0 → 1, SVSLFP = 1
SVSLE = 0 → 1, SVSLFP = 0
最少
標準
0
200
2.0
2.5
20
12.5
100
最大
標準
0
200
2.0
2.5
20
12.5
100
最大
単位
nA
nA
µA
µs
µs
PMM、SVM ロー・サイド
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
I(SVML)
SVML 消費電流
tpd(SVML)
SVML 伝播遅延
t(SVML)
SVML オン / オフ遅延時間
テスト条件
SVMLE = 0, PMMCOREV = 2
SVMLE = 1, PMMCOREV = 2, SVMLFP = 0
SVMLE = 1, PMMCOREV = 2, SVMLFP = 1
SVMLE = 1, dVCORE/dt = 10 mV/µs, SVMLFP = 1
SVMLE = 1, dVCORE/dt = 1 mV/µs, SVMLFP = 0
SVMLE = 0 → 1, SVMLFP = 1
SVMLE = 0 → 1, SVMLFP = 0
最少
単位
nA
nA
µA
µs
µs
低電力モードからのウェイク・アップ
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
tWAKE-UP-FAST
tWAKE-UP-SLOW
tWAKE-UP LPM5
tWAKE-UP-RESET
LPM2、LPM3、LPM4 からアクティブ・
モードへのウェイク・アップ時間(1)
LPM2、LPM3、LPM4 からアクティブ・モ
ードへのウェイク・アップ時間(2)
LPM3.5 または LPM4.5 からアクティ
ブ・モードへのウェイク・アップ時間(3)
RST または BOR イベントからアクティ
ブ・モードへのウェイク・アップ時間(3)
テスト条件
PMMCOREV = SVSMLRRL =
(ただし n = 0、1、2、3)、SVSLFP
1、fMCLK ≥ 4.0 MHz
PMMCOREV = SVSMLRRL =
(ただし n = 0、1、2、3)、SVSLFP
1、1 MHz < fMCLK < 4.0 MHz
標準
最大
n
=
3
6.5
n
=
4
8.0
150
165
2
3
ms
2
3
ms
VCC
最少
単位
µs
(1)この値は、ウェイク・アップ・イベントから MCLK の最初のアクティブ・エッジまでの時間を示します。ウェイク・アップ時間は、
ロー・サイド・スーパーバイザ (SVSL) およびロー・サイド・モニタ (SVML) の性能モードに依存します。最短のウェイク・ア
ップ時間は、フル性能モードの SVSL および SVML の場合に可能で、AM、LPM0、LPM1 での動作の場合はディスエー
ブルになります。LPM2、LPM3、LPM4 で動作しているとき、SVSL および SVML でさまざまなオプションを利用することが
できます。『MSP430x5xx and MSP430x6xx Family User's Guide (MSP430x5xx、MSP430x6xx ファミリ・ユーザーズ・ガ
イド)』 (SLAU208) の「Power Management Module and Supply Voltage Supervisor (パワー・マネージメント・モジュー
ルおよび電源電圧スーパーバイザ) 」の章を参照してください。
(2)この値は、ウェイク・アップ・イベントから MCLK の最初のアクティブ・エッジまでの時間を示します。ウェイク・アップ時間は、
ロー・サイド・スーパーバイザ (SVSL) およびロー・サイド・モニタ (SVML) の性能モードに依存します。この場合、AM、
LPM0、LPM1 で動作している際は SVSL および SVML が通常 (低電流) モードになります。LPM2、LPM3、LPM4 で動
作しているとき、SVSL および SVML でさまざまなオプションが利用可能です。『MSP430x5xx and MSP430x6xx Family
User's Guide (MSP430x5xx、MSP430x6xx ファミリ・ユーザーズ・ガイド)』 (SLAU208) の「Power Management Module
and Supply Voltage Supervisor (パワー・マネージメント・モジュールおよび電源電圧スーパーバイザ) 」の章を参照してく
ださい。
(3) この値は、ウェイク・アップ・イベントからリセット・ベクタ実行までの時間を示します。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
65
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
タイマ_A - タイマ TA0、TA1、TA2
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
fTA
タイマ_A 入力クロック周波数
tTA,cap
タイマ_A キャプチャ・タイミング
テスト条件
VCC
内部: SMCLK、ACLK
外部: TACLK
1.8 V, 3 V
デューティ比 = 50% ± 10%
すべてのキャプチャ入力、キャプチャに
1.8 V, 3 V
は最小パルス幅が必要
最少
標準
最大
単位
20
MHz
20
ns
タイマ_B - タイマ TB0
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
fTB
タイマ_B 入力クロック周波数
tTB,cap
タイマ_B キャプチャ・タイミング
テスト条件
VCC
内部: SMCLK、ACLK
外部: TBCLK
1.8 V, 3 V
デューティ比 = 50% ± 10%
すべてのキャプチャ入力、キャプチャに
1.8 V, 3 V
は最小パルス幅が必要
最少
標準
最大
単位
20
MHz
20
ns
バッテリー・バックアップ
動作時フリー・エア温度範囲 (特記なき場合)
パラメータ
IVBAT
VSWITCH
RON_VBAT
VCC
TA = –40°C
VBAT = 1.7 V、DVCC 未 TA = 25°C
接続、RTC 動作
TA = 60°C
TA = 85°C
TA = –40°C
プライマリ電源が接続されていない VBAT = 2.2 V、DVCC 未 TA = 25°C
場合の VBAT 端子への電流
接続、RTC 動作
TA = 60°C
TA = 85°C
TA = –40°C
VBAT = 3 V、DVCC 未接 TA = 25°C
続、RTC 動作
TA = 60°C
TA = 85°C
一般
SVSHRL = 0
スイッチオーバー・レベル (VCC か
CVCC = 4.7 µF
SVSHRL = 1
ら VBAT)
SVSHRL = 2
SVSHRL = 3
VBAT-VBAK 間スイッチのオン抵抗 VBAT = 1.8 V
VBAT-ADC 入力チャネル 12:
VBAT 分割、VBAT3 ≠ VBAT/3
VBAT3
tSample, VBAT3
VCHVx
RCHARGE
66
テスト条件
VBAT-ADC: VBAT3 選択時サンプリ ADC12ON = 1、変換結果
ング時間が必要
のエラー ≤ 2 LSB
充電終了電圧
CHVx = 2
充電制限抵抗
Submit Documentation Feedback
最少
標準
最大
0.43
0.52
0.58
0.66
0.50
0.59
0.64
0.72
0.68
0.75
0.79
0.87
µA
µA
µA
VSVSH_IT–
1.59
1.79
1.98
2.10
0V
1.8 V
3V
3.6 V
0.35
0.6
1.0
1.2
1.69
1.91
2.11
2.23
1
±5%
±5%
±5%
1000
2.65
CHCx = 1
CHCx = 2
CHCx = 3
単位
V
kΩ
V
ns
2.7
2.9
5.2
10.2
20
V
kΩ
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
USCI (UART モード)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
テスト条件
内部: SMCLK、ACLK
外部: UCLK
デューティ比 = 50% ± 10%
fUSCI
USCI 入力クロック周波数
fBITCLK
BITCLK クロック周波数 (Mbaud 内
ボー・レートと同等)
tT
UART 受信デグリッチ時間(1)
VCC
2.2 V
3V
最少
標準
50
50
最大
単位
fSYSTEM
MHz
1
MHz
600
600
ns
(1) UART 受信デグリッチ時間より短い UART 受信入力 (UCxRX) のパルスは抑制されます。パルスが正しく認識されるよ
うにするためには、その持続期間がデグリッチ時間の最大仕様を超える必要があります。
USCI (SPI マスタ・モード)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
(注(1)、図 11 および図 12 参照)
パラメータ
fUSCI
テスト条件
SMCLK または ACLK、デューティ
比 = 50% ± 10%
USCI 入力クロック周波数
PMMCOREV = 0
tSU,MI
SOMI 入力データ・セットアップ時間
PMMCOREV = 3
PMMCOREV = 0
tHD,MI
SOMI 入力データ・ホールド時間
PMMCOREV = 3
tVALID,MO
SIMO 出力データ有効時間
(2)
UCLK エッジから SIMO 有効、
CL = 20 pF、PMMCOREV = 0
UCLK エッジから SIMO 有効、
CL = 20 pF、PMMCOREV = 3
CL = 20 pF, PMMCOREV = 0
tHD,MO
SIMO 出力データ・ホールド時間(3)
CL = 20 pF, PMMCOREV = 3
VCC
1.8 V
3V
2.4 V
3V
1.8 V
3V
2.4 V
3V
1.8 V
3V
2.4 V
3V
1.8 V
3V
2.4 V
3V
最少
標準
最大
単位
fSYSTEM
MHz
55
38
30
25
0
0
0
0
ns
ns
ns
ns
20
18
16
15
–10
–8
–10
–8
ns
ns
ns
ns
(1) fUCxCLK = 1/2tLO/HI with tLO/HI ≥ max(tVALID,MO(USCI) + tSU,SI(Slave), tSU,MI(USCI) + tVALID,SO(Slave)).
スレーブのパラメータ tSU,SI(Slave) および tVALID,SO(Slave) については、添付のスレーブの SPI パラメータを参照してください。
(2) 出力での UCLK クロック・エッジ変更後の、次の有効データを SIMO 出力にドライブするまでの時間を指定します (図 11
および図 12 のタイミング図を参照してください)。
(3) 出力での UCLK クロック・エッジ変更後の、SIMO 出力データの有効期限を指定します。負の値は、UCLK で出力のクロ
ック・エッジ変化が検出される前に、SIMO 出力のデータが無効になることを示しています (図 11 および図 12 のタイミン
グ図を参照してください)。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
67
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
68
Submit Documentation Feedback
図 11
SPI マスタ・モード、CKPH = 0
図 12
SPI マスタ・モード、CKPH = 1
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
USCI (SPI スレーブ・モード)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
(注(1)、図 13 および図 14 参照)
パラメータ
テスト条件
PMMCOREV = 0
tSTE,LEAD
STE リード時間、STE ローからクロック
PMMCOREV = 3
tSTE,LAG
tSTE,ACC
tSTE,DIS
STE 遅延時間、最終クロックから
STE ハイ
STE アクセス時間、STE ローから
SOMI データ出力
STE ディスエーブル時間、STE ハイ
から SOMI ハイ・インピーダンス
PMMCOREV = 0
PMMCOREV = 3
PMMCOREV = 0
PMMCOREV = 3
PMMCOREV = 0
PMMCOREV = 3
PMMCOREV = 0
tSU,SI
SIMO 入力データ・セットアップ時間
PMMCOREV = 3
PMMCOREV = 0
tHD,SI
SIMO 入力データ・ホールド時間
PMMCOREV = 3
tVALID,SO
SOMI 出力データ有効時間
UCLK エッジから SOMI 有効、
CL = 20 pF、PMMCOREV = 0
(2)
UCLK エッジから SOMI 有効、
CL = 20 pF、PMMCOREV = 3
CL = 20 pF, PMMCOREV = 0
tHD,SO
SOMI 出力データ・ホールド時間
(3)
CL = 20 pF, PMMCOREV = 3
VCC
1.8 V
3V
2.4 V
3V
1.8 V
3V
2.4 V
3V
1.8 V
3V
2.4 V
3V
1.8 V
3V
2.4 V
3V
1.8 V
3V
2.4 V
3V
1.8 V
3V
2.4 V
3V
1.8 V
3V
2.4 V
3V
1.8 V
3V
2.4 V
3V
最少
11
8
7
6
1
1
1
1
標準
最大
ns
ns
ns
ns
66
50
36
30
30
30
30
30
5
5
2
2
5
5
5
5
ns
ns
ns
ns
ns
ns
ns
ns
76
60
44
40
12
12
12
12
単位
ns
ns
ns
ns
(1) fUCxCLK = 1/2tLO/HI with tLO/HI ≥ max(tVALID,MO(Master) + tSU,SI(USCI), tSU,MI(Master) + tVALID,SO(USCI)).
マスタのパラメータ tSU,MI(Master) および tVALID,MO(Master) については、添付のスレーブの SPI パラメータを参照してください。
(2) 出力での UCLK クロック・エッジ変更後の、次の有効データを SOMI 出力にドライブするまでの時間を指定します (図 13
および図 14 のタイミング図を参照してください)。
(3) 出力での UCLK クロック・エッジ変更後の、SOMI 出力データの有効期間を指定します (図 13 および図 14 のタイミング
図を参照してください)。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
69
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
70
Submit Documentation Feedback
図 13
SPI スレーブ・モード、CKPH = 0
図 14
SPI スレーブ・モード、CKPH = 1
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
USCI (I2C モード)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
(図 15 を参照)
パラメータ
fUSCI
USCI 入力クロック周波数
fSCL
SCL クロック周波数
tHD,STA
ホールド時間 (反復) START
tSU,STA
反復 START のセットアップ時間
tHD,DAT
tSU,DAT
データ・ホールド時間
データ・セットアップ時間
tSU,STO
STOP のセットアップ時間
tSP
入力フィルタで抑制されるスパイクの
パルス幅
テスト条件
内部: SMCLK、ACLK
外部: UCLK
デューティ比 = 50% ± 10%
2.2 V, 3 V
fSCL ≤ 100 kHz
fSCL > 100 kHz
fSCL ≤ 100 kHz
fSCL > 100 kHz
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
fSCL ≤ 100 kHz
fSCL > 100 kHz
2.2 V, 3 V
2.2 V
3V
図 15
Copyright © 2012, Texas Instruments Incorporated
VCC
最少
0
4.0
0.6
4.7
0.6
0
250
4.0
0.6
50
50
標準
最大
単位
fSYSTEM
MHz
400
kHz
µs
µs
ns
ns
µs
600
600
ns
I2C モードのタイミング
Submit Documentation Feedback
71
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
LCD_B 推奨動作条件
パラメータ
fACLK,in
CPanel
VR33
条件
LCDCPEN = 1、0000 < VLCDx ≤ 1111
電源電圧範囲、チャージ・ポンプ・
(チャージ・ポンプ・イネーブル、VLCD ≤
イネーブル、VLCD ≤ 3.6 V
3.6 V)
LCDCPEN = 1、0000 < VLCDx ≤ 1100
電源電圧範囲、チャージ・ポンプ・
(チャージ・ポンプ・イネーブル、VLCD ≤
イネーブル、VLCD ≤ 3.3V
3.3 V)
電源電圧範囲、内部バイアス、
LCDCPEN = 0, VLCDEXT = 0
チャージ・ポンプ・ディスエーブル
電源電圧範囲、外部バイアス、
LCDCPEN = 0, VLCDEXT = 0
チャージ・ポンプ・ディスエーブル
電源電圧範囲、外部 LCD 電圧、
内部または外部バイアス、
LCDCPEN = 0, VLCDEXT = 1
チャージ・ポンプ・ディスエーブル
LCDCAP/R33 での外部 LCD 電
圧、内部または外部バイアス、
LCDCPEN = 0, VLCDEXT = 1
チャージ・ポンプ・ディスエーブル
チャージ・ポンプ・イネーブル時の LCDCPEN = 1、VLCDx > 0000
LCDCAP のコンデンサ
(チャージ・ポンプ・イネーブル)
fLCD = 2 × mux × fFRAME、ただし mux
LCD フレーム周波数範囲
= 1 (スタティック)、2、3、4
ACLK 入力周波数範囲
パネル静電容量
100 Hz フレーム周波数
R33 のアナログ入力電圧
LCDCPEN = 0, VLCDEXT = 1
VR23,1/3bias
R23 のアナログ入力電圧
LCDREXT = 1, LCDEXTBIAS = 1,
LCD2B = 0
VR13
VR13,1/3bias
R13 のアナログ入力電圧、 1/3 LCDREXT = 1, LCDEXTBIAS = 1,
バイアス
LCD2B = 0
VR03
VR13,1/2bias
R13 のアナログ入力電圧、 1/2 LCDREXT = 1, LCDEXTBIAS = 1,
バイアス
LCD2B = 1
VR03
VCC,LCD_B,CP en,3.6
VCC,LCD_B,CP en,3.3
VCC,LCD_B,int. bias
VCC,LCD_B,ext. bias
VCC,LCD_B,VLCDEXT
VLCDCAP/R33
CLCDCAP
fFrame
VR03
VLCD – VR03
VLCDREF/R13
72
R03 のアナログ入力電圧
R0EXT = 1
VLCD と R03 の電圧の差
LCDCPEN = 0, R0EXT = 1
LCDREF/R13 での外部 LCD
VLCDREFx = 01
基準電圧
Submit Documentation Feedback
最少
標準
最大
単位
2.2
3.6
V
2.0
3.6
V
2.4
3.6
V
2.4
3.6
V
2.0
3.6
V
2.4
3.6
V
10
µF
100
Hz
40
10000
VCC+0.2
kHz
pF
V
VR33
V
VR23
V
VR33
V
VCC+0.2
V
V
1.5
V
4.7
0
30
32
2.4
VR03 +
2/3*(VR33-VR
03)
VR03 +
1/3*(VR33-VR
03)
VR03 +
1/2*(VR33-VR
03)
VSS
2.4
0.8
1.2
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
LCD_B の電気的特性
動作時フリー・エア温度範囲 (特記なき場合)
パラメータ
VLCD
ICC,Peak,CP
tLCD,CP,on
ICP,Load
RLCD,Seg
RLCD,COM
テスト条件
VLCDx = 0000, VLCDEXT = 0
LCDCPEN = 1, VLCDx = 0001
LCDCPEN = 1, VLCDx = 0010
LCDCPEN = 1, VLCDx = 0011
LCDCPEN = 1, VLCDx = 0100
LCDCPEN = 1, VLCDx = 0101
LCDCPEN = 1, VLCDx = 0110
LCDCPEN = 1, VLCDx = 0111
LCDCPEN = 1, VLCDx = 1000
LCDCPEN = 1, VLCDx = 1001
LCDCPEN = 1, VLCDx = 1010
LCDCPEN = 1, VLCDx = 1011
LCDCPEN = 1, VLCDx = 1100
LCDCPEN = 1, VLCDx = 1101
LCDCPEN = 1, VLCDx = 1110
LCDCPEN = 1, VLCDx = 1111
LCD 電圧
チャージ・ポンプ動作による
ピーク電源電流
放電時の CLCD のチャージ
時間
最大チャージ・ポンプ負荷
電流
LCD ドライバ出力インピー
ダンス、セグメント線
LCD ドライバ出力インピー
ダンス、コモン線
最少
VCC
2.4 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2 V ～ 3.6 V
2.2 V ～ 3.6 V
2.2 V ～ 3.6 V
2.2 V ～ 3.6 V
標準
VCC
2.59
2.66
2.72
2.79
2.85
2.92
2.98
3.05
3.10
3.17
3.24
3.30
3.36
3.42
3.48
最大
単位
3.6
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
µA
LCDCPEN = 1, VLCDx = 1111
2.2 V
400
CLCD = 4.7 µF, LCDCPEN = 0 → 1,
VLCDx = 1111
2.2 V
100
LCDCPEN = 1, VLCDx = 1111
2.2 V
LCDCPEN = 1, VLCDx = 1000, ILOAD =
±10 µA
2.2 V
10
kΩ
LCDCPEN = 1, VLCDx = 1000, ILOAD =
±10 µA
2.2 V
10
kΩ
最大
単位
3.6
V
AVCC
200
V
500
ms
µA
50
12 ビット ADC、電源および入力範囲の条件
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
AVCC
アナログ電源電圧
(2)
(1)
テスト条件
AVCC と DVCC を接続、AVSS と DVSS
を接続、V(AVSS) = V(DVSS) = 0 V
すべての ADC12 アナログ入力ピン Ax
V(Ax)
アナログ入力電圧範囲
IADC12_A
AVCC 端子への動作電源
電流(3)
fADC12CLK = 5.0 MHz
CI
RI
入力静電容量
入力 MUX オン抵抗
一度に 1 端子 Ax のみを選択可能
0 V ≤ VIN ≤ V(AVCC)
(4)
VCC
最少
標準
2.2
0
2.2 V
3V
2.2 V
150
10
150
250
20
200
25
1900
µA
pF
Ω
(1) リーク電流は、デジタル I/O 入力リークにより指定します。
(2) 正しい変換結果にするためには、アナログ入力電圧範囲を、選択した基準電圧範囲 VR+ から VR- の間にしなければなり
ません。基準電圧が外部ソースから供給されている場合、または内部電圧が使用されていて REFOUT = 1 の場合、デカ
ップリング・コンデンサが必要になります。「REF、外部基準」および「REF、内蔵基準」を参照してください。
(3) 消費電流パラメータ IADC12 には、内部基準電源電流は含まれていません。
(4) ADC12ON = 1, REFON = 0, SHT0 = 0, SHT1 = 0, ADC12DIV = 0
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
73
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
12 ビット ADC、タイミング・パラメータ
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
fADC12CLK
ADC 変換クロック
fADC12OSC
内部 ADC12 発振回路
tCONVERT
変換時間
tSample
(4)
サンプリング時間
テスト条件
VCC
外部基準電圧または AVCC を基準として使用
した ADC12 リニアリティ・パラメータの仕様上の
性能(1)
内部基準を基準として使用した ADC12 リニアリ 2.2 V, 3 V
ティ・パラメータの仕様上の性能(2)
内部基準を基準として使用した ADC12 リニアリ
ティ・パラメータの仕様上の性能(3)
最小
標準
最大
0.45
4.8
5.0
0.45
2.4
4.0
0.45
2.4
2.7
ADC12DIV = 0, fADC12CLK = fADC12OSC
2.2 V, 3 V
REFON = 0、内部発振回路、ADC12OSC を
2.2 V, 3 V
ADC 変換クロックに使用
ACLK、MCLK、SMCLK からの外部 fADC12CLK、
ADC12SSEL ≠ 0
RS = 400 Ω, RI = 200 Ω, CI = 20 pF, τ = [RS +
2.2 V, 3 V
RI] × CI(6)
4.2
4.8
5.4
2.4
単位
MHz
MHz
3.1
µs
(5)参照
1000
ns
(1)REFOUT = 0、外部基準電圧: SREF2 = 0、SREF1 = 1、SREF0 = 0。基準電圧としての AVCC: SREF2 = 0、SREF1 = 0、
SREF0 = 0。ADC12 リニアリティの仕様上の性能は、ADC12OSC を使用した場合に保証されます。他のクロック・ソース
の場合、ADC12 リニアリティの仕様上の性能は、5.0 MHz の最大 fADC12CLK の場合に保証されます。
(2) SREF2 = 0, SREF1 = 1, SREF0 = 0, ADC12SR = 0, REFOUT = 1
(3) SREF2 = 0, SREF1 = 1, SREF0 = 0, ADC12SR = 0, REFOUT = 0。ADC12 リニアリティの仕様上の性能は、
ADC12OSC を 1/2 で分周して使用した場合に保証されます。
(4) ADC12OSC は、UCS 内部の MODOSC から直接ソースされます。
(5) 13 × ADC12DIV × 1/fADC12CLK
(6) エラーを ±0.5 LSB 以内に収めるには、約 10τ が必要です。
n+1
tSample = ln(2 ) x (RS + RI) × CI + 800 ns、ただし n = ADC 分解能 = 12、RS = 外部ソース抵抗
12 ビット ADC、外部基準電圧を使用したリニアリティ・パラメータ
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
(1)
EI
積分直線性誤差
ED
微分直線性誤差(1)
(3)
EO
オフセット誤差
EG
ゲイン誤差(3)
ET
総合未調整誤差
テスト条件
1.4 V ≤ dVREF ≤ 1.6 V(2)
1.6 V < dVREF(2)
(2)
dVREF ≤ 2.2 V(2)
dVREF > 2.2 V(2)
(2)
dVREF ≤ 2.2 V(2)
dVREF > 2.2 V(2)
最少
VCC
標準
最大
±3
±1.5
±1
±3.5
±2
±2
±1.7
±1
±5.6
±3.5
±2.5
±7.1
±5
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
単位
LSB
LSB
LSB
LSB
LSB
(1) パラメータは、ヒストグラム法を使用して決定します。
(2) 外部基準電圧は、SREF2 = 0 または 1、SREF1 = 1、SREF0 = 0、dVREF = VR+ - VR-、VR+ < AVCC、VR- > AVSS で選
択します。特記なき場合、dVREF > 1.5 V になります。続流を分断するために、外部基準電圧のインピーダンスを R <
100 Ω にし、10 µF と 100 nF の 2 個のデカップリング・コンデンサを VREF に接続します。『 MSP430F5xx and
MSP430F6xx Family User's Guide (MSP430F5xx、MSP430F6xx ファミリ・ユーザーズ・ガイド)』 (SLAU208) も参照し
てください。
(3) パラメータは、最適線を使用して決定します。
74
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
12 ビット ADC、AVCC を基準電圧として使用したリニアリティ・パラメータ
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
EI
ED
EO
EG
ET
パラメータ
積分直線性誤差(1)
微分直線性誤差(1)
オフセット誤差(3)
ゲイン誤差(3)
総合未調整誤差
テスト条件
(2)
(2)
(2)
(2)
(2)
VCC
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
参照
参照
参照
参照
参照
最少
標準
最大
単位
±1
±2
±2
±2.0
±1
±2
±4
±5
LSB
LSB
LSB
LSB
LSB
最大
±2.0
±2.5
+1.5
±1
+2.5
±4
±4
±2.5
±1%(4)
±5
±1%(4)
単位
LSB
(1) パラメータは、ヒストグラム法を使用して決定します。
(2) 基準電圧としての AVCC: SREF2 = 0、SREF1 = 0、SREF0 = 0 で選択します。
(3) パラメータは、最適線を使用して決定します。
12 ビット ADC、内部基準電圧を使用したリニアリティ・パラメータ
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
EI
パラメータ
積分直線性誤差(2)
ED
微分直線性誤差(2)
EO
オフセット誤差(3)
EG
ゲイン誤差(3)
ET
総合未調整誤差
テスト条件(1)
ADC12SR = 0, REFOUT = 1
ADC12SR = 0, REFOUT = 0
ADC12SR = 0, REFOUT = 1
ADC12SR = 0, REFOUT = 1
ADC12SR = 0, REFOUT = 0
ADC12SR = 0, REFOUT = 1
ADC12SR = 0, REFOUT = 0
ADC12SR = 0, REFOUT = 1
ADC12SR = 0, REFOUT = 0
ADC12SR = 0, REFOUT = 1
ADC12SR = 0, REFOUT = 0
fADC12CLK
fADC12CLK
fADC12CLK
fADC12CLK
fADC12CLK
fADC12CLK
fADC12CLK
fADC12CLK
fADC12CLK
fADC12CLK
fADC12CLK
≤
≤
≤
≤
≤
≤
≤
≤
≤
≤
≤
4.0 MHz
2.7 MHz
4.0 MHz
2.7 MHz
2.7 MHz
4.0 MHz
2.7 MHz
4.0 MHz
2.7 MHz
4.0 MHz
2.7 MHz
VCC
2.2 V, 3 V
最少
2.2 V, 3 V
-1
標準
-1
2.2 V, 3 V
±2
±2
±1
2.2 V, 3 V
±2
2.2 V, 3 V
LSB
LSB
LSB
VREF
LSB
VREF
(1) 外部基準電圧は、SREF2 = 0、SREF1 = 0、SREF0 = 1、dVREF = VR+ - VR- で選択します。
(2) パラメータは、ヒストグラム法を使用して決定します。
(3) パラメータは、最適線を使用して決定します。
(4) ゲイン誤差および総合未調整誤差は、内部基準モジュール絶対精度によって決定されます。このモードでは、ADC12_A
で使用される基準電圧がピンに供給されません。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
75
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
12 ビット ADC、温度センサおよび内蔵 VMID(1)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
テスト条件
VSENSOR
(2) 参照
ADC12ON = 1, INCH = 0Ah,
TA = 0°C
tSENSOR(sample)
チャネル 10 を選択した場合
に必要なサンプル時間(3)
ADC12ON = 1, INCH = 0Ah,
変換結果のエラー ≤ 1 LSB
VMID
チャネル 11 の AVCC 分周器
ADC12ON = 1, INCH = 0Bh,
VMID は約 0.5 × VAVCC
tVMID(sample)
チャネル 11 を選択した場合
に必要なサンプル時間(4)
ADC12ON = 1, INCH = 0Bh,
変換結果のエラー ≤ 1 LSB
VCC
2.2 V
3V
2.2 V
3V
2.2 V
3V
最少
2.2 V, 3 V
1000
30
30
1.06
1.46
標準
680
680
最大
単位
mV
µs
1.1
1.5
1.14
1.54
V
ns
(1) 温度センサは REF モジュールにより提供されます。温度センサの消費電流については、REF モジュールのパラメータ、
IREF+ を参照してください。
(2) 温度センサのオフセットは ±20°C までです。内蔵温度センサのオフセット誤差を最小限にするため、1 ポイント・キャリブレ
ーションが推奨されます。TLV 構造では、それぞれの基準電圧レベルについて、30°C ± 3°C および 85°C ± 3°C のキャ
リブレーション値が設定されています。センサ電圧は、VSENSE = TCSENSOR * (温度°C) + VSENSOR で計算することができま
す。ただし TCSENSOR と VSENSOR は、高い精度を実現するため、キャリブレーション値から計算することができます。
『MSP430F5xx and MSP430F6xx Family User's Guide (MSP430F5xx、MSP430F6xx ファミリ・ユーザーズ・ガイド)』
(SLAU208) も参照してください。
(3) センサの標準等価インピーダンスは 51 kΩ です。必要なサンプル時間には、センサ・オン時間 tSENSOR(on) も含まれます。
(4) サンプリング時間 tVMID(sample) にはオン時間 tVMID(on) も含まれます。それ以外のオン時間は必要ありません。
図 16
76
Submit Documentation Feedback
標準温度センサ電圧
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
REF、外部基準
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
外部正基準電圧入力
VeREF+
VREF–/VeREF–
外部負基準電圧入力
(VeREF+ – VREF–
差動外部基準電圧入力
/VeREF–)
IVeREF+、
IVREF–/VeREF–
CVREF+/–
静入力電流
VREF+ または VREF–
端子での静電容量 (5)
(1)
テスト条件
VeREF+ > VREF–/VeREF– (2)
VeREF+ > VREF–/VeREF– (3)
最大
単位
1.4
0
AVCC
1.2
V
V
1.4
AVCC
V
2.2 V, 3 V
–26
26
µA
2.2 V, 3 V
–1.2
+1.2
µA
VCC
VeREF+ > VREF–/VeREF– (4)
1.4 V ≤ VeREF+ ≤ VAVCC, VeREF– = 0 V,
fADC12CLK = 5 MHz, ADC12SHTx = 1h,
変換効率 200 ksps
1.4 V ≤ VeREF+ ≤ VAVCC , VeREF– = 0
V, fADC12CLK = 5 MHz, ADC12SHTx =
8h,変換効率 20 ksps
最少
10
標準
µF
(1) 外部基準は、ADC 変換で、キャパシタ・アレイに荷電/放電するときに使用されます。入力静電容量 Ci は、変換中、外部
基準の動的負荷でもあります。基準電源の動的インピーダンスは、充電が 12 ビットの精度にとどまるよう、アナログソー
ス・インピーダンスの推奨値に従う必要があります。
(2) この精度は、外部正基準電圧の最低値を制限します。精度要件が低い場合、低い基準電圧レベルを適用することができま
す。
(3) この精度は、外部負基準電圧の最大値を制限します。精度要件が低い場合、高い基準電圧レベルを適用することができま
す。
(4) この精度は、外部差動基準電圧の最大値を制限します。精度要件が低い場合、低い差動基準電圧レベルを適用すること
ができます。
(5) ADC12_A で使用する場合、外部基準ソースで必要になる続流を分断するために、10 µF と 100 nF の 2 個のデカップ
リング・コンデンサを VREF に接続します。『 MSP430x5xx and MSP430x6xx Family User's Guide (MSP430x5xx、
MSP430x6xx ファミリ・ユーザーズ・ガイド)』 (SLAU208) も参照してください。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
77
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
REF、内蔵基準
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
VREF+
AVCC(min)
IREF+
IL(VREF+)
CVREF+
TCREF+
TCREF+
PSRR_DC
PSRR_AC
(1)
テスト条件
2.5 V の場合 REFVSEL = {2}
REFON = REFOUT = 1, IVREF+ = 0 A
2 V の場合 REFVSEL = {1}
内蔵正基準電圧出力
REFON = REFOUT = 1, IVREF+ = 0 A
1.5 V の場合 REFVSEL = {0}
REFON = REFOUT = 1, IVREF+ = 0 A
1.5 V の場合 REFVSEL = {0}
AVCC 最低電圧、内蔵
2 V の場合 REFVSEL = {1}
正基準アクティブ
2.5 V の場合 REFVSEL = {2}
ADC12SR = 1(4),
REFON = 1, REFOUT = 0, REFBURST = 0
ADC12SR = 1(4),
AVCC 端子への動作 REFON = 1, REFOUT = 1, REFBURST = 0
電源電流(2)(3)
ADC12SR = 0(4),
REFON = 1, REFOUT = 0, REFBURST = 0
ADC12SR = 0(4),
REFON = 1, REFOUT = 1, REFBURST = 0
REFVSEL = {0, 1, 2},
= +10 µA / -1000 µA,
I
負荷電流制限、VREF+ VREF+
各基準レベルに対し AVCC = AVCC(min),
端子(5)
REFVSEL = {0, 1, 2},
REFON = REFOUT = 1
VREF+ 端子の静電容 REFON = REFOUT = 1(6),
0 mA ≤ IVREF+ ≤ IVREF+(max)
量
(7) IVREF+は、0 mA ≤ IVREF+ ≤ –
内蔵基準の温度係数
REFOUT = 0
1 mA の範囲の定数
IVREF+は、0 mA ≤ IVREF+ ≤ –
内蔵基準の温度係数(7)
REFOUT = 1
1 mA の範囲の定数
AVCC = AVCC(min) – AVCC(max), TA = 25°C,
電源電圧変動除去比
REFVSEL = {0, 1, 2}, REFON = 1,
(DC)
REFOUT = 0 または 1
AVCC = AVCC(min) – AVCC(max), TA = 25°C,
電源電圧変動除去比
REFVSEL = {0, 1, 2}, REFON = 1,
(AC)
REFOUT = 0 または 1
標準
最大
3V
2.5
±1%
3V
2.0
±1%
2.2 V, 3 V
1.5
±1%
VCC
最少
2.2
2.3
2.8
単位
V
V
3V
70
100
µA
3V
0.45
0.75
mA
3V
210
310
µA
3V
0.95
1.7
mA
1500
2500
µV/mA
100
pF
2.2 V, 3 V
20
ppm/
°C
2.2 V, 3 V
20
2.2 V, 3 V
20
50
ppm/
°C
120
300
µV/V
1
mV/V
(1) 基準電圧は、REF モジュールから ADC に供給され、ADC 内でローカルにバッファリングされます。ADC では、VREF+
端子の駆動のために、大小 2 つの内部バッファを使用します。REFOUT = 1 のとき、この基準電圧は VREF+ 端子で使
用され、同様に変換の基準としても使用され、その際は大きい方のバッファが利用されます。REFOUT = 0 のとき、基準電
圧は変換の基準としてのみ使用され、その際は小さい方のバッファが利用されます。
(2) 内部基準電流は、AVCC 端子経由で供給されます。変換がアクティブな場合を除き、消費は ADC12ON 制御ビットから
独立したものになります。REFOUT = 0 は、電流供給に小さい方のバッファが使用されることを示します。REFOUT = 1
は、電流供給に、外部負荷なしで大きい方のバッファが使用されることを示します。
(3) 温度センサは REF モジュールにより提供されます。温度センサの電流は AVCC 端子経由で供給され、REFON = 1 お
よび REFOUT = 0 の際に IREF+ と等しくなります。
(4) ADC12 がないデバイスでは、ADC12SR = 0 のパラメータを適用することができます。
(5) パッケージを含み、供給されるのは基準電圧とバッファのみです。これには、PCB 配線などによる抵抗は含まれません。
(6) ADC12_A で使用する場合、外部基準ソースで必要になる続流を分断するために、10 µF と 100 nF の 2 個のデカップ
リング・コンデンサを VREF に接続します。『 MSP430x5xx and MSP430x6xx Family User's Guide (MSP430x5xx、
MSP430x6xx ファミリ・ユーザーズ・ガイド)』 (SLAU208) も参照してください。
(7) ボックス法を使用して計算: (最大 (–40 ～ 85°C) – 最少 (–40 ～ 85°C)) / 最少 (–40 ～ 85°C) / (85°C ～ (–40°C))
78
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
REF、内蔵基準 (続き)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
tSETTLE
基準電圧の整定時間
(8)
(1)
テスト条件
AVCC = AVCC(min) – AVCC(max),
REFVSEL = {0, 1, 2}, REFOUT = 0,
REFON = 0 → 1
AVCC = AVCC(min) – AVCC(max),
CVREF = CVREF(max),
REFVSEL = {0, 1, 2}, REFOUT = 1,
EFON = 0 → 1
VCC
最少
標準
最大
単位
µs
75
75
(8) tREFON の後で変換開始している時のエラーが ±0.5 LSB 以内が条件です。整定時間は、REFOUT = 1 の場合、外部の
容量性負荷に依存します。
12 ビット DAC、供給電源の仕様
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
AVCC
IDD
PSRR
パラメータ
アナログ電源電圧
供給電流、シングル
DAC チャネル(1)(2)
電源電圧変動除去比
(3) (4)
テスト条件
AVCC = DVCC, AVSS = DVSS = 0 V
DAC12AMPx = 2, DAC12IR = 0,
DAC12IOG = 1, DAC12_xDAT = 0800h,
VeREF+ = VREF+ = 1.5 V
DAC12AMPx = 2, DAC12IR = 1,
DAC12_xDAT = 0800h,
VeREF+ = VREF+ = AVCC
DAC12AMPx = 5, DAC12IR = 1,
DAC12_xDAT = 0800h,
VeREF+ = VREF+ = AVCC
DAC12AMPx = 7, DAC12IR = 1,
DAC12_xDAT = 0800h,
VeREF+ = VREF+ = AVCC
DAC12_xDAT = 800h, VeREF+ = 1.5 V,
ΔAVCC = 100 mV
DAC12_xDAT = 800h, VeREF+ = 1.5 V または
2.5 V, ΔAVCC = 100 mV
VCC
最少
標準
2.20
3V
最大
単位
3.60
V
65
110
65
110
µA
2.2 V, 3 V
250
300
750
1000
2.2 V
70
3V
70
dB
(1) 共有ピンの制御ビットが正しく設定されている場合、出力ピン DAC12_0 または DAC12_1 に負荷はありません。
(2) 基準端子への電流は含まれません。入力分周器に DAC12IR = 1 の電流が流れる場合、基準入力の仕様を参照してくだ
さい。
(3) PSRR = 20 log (ΔAVCC/ΔVDAC12_xOUT)
(4) 内部基準は使用されません。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
79
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
12 ビット DAC、リニアリティの仕様 (図 17 を参照)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
分解能
INL
積分非直線性(1)
DNL
微分非直線性(1)
テスト条件
12 ビットのモノトニック
VeREF+ = 1.5 V, DAC12AMPx = 7, DAC12IR = 1
VeREF+ = 2.5 V, DAC12AMPx = 7, DAC12IR = 1
VeREF+ = 1.5 V, DAC12AMPx = 7, DAC12IR = 1
VeREF+ = 2.5 V, DAC12AMPx = 7, DAC12IR = 1
VeREF+ = 1.5 V,
DAC12AMPx = 7,
DAC12IR = 1
(1)(2)
キャリブレーションなし
VeREF+ = 2.5 V,
DAC12AMPx = 7,
DAC12IR = 1
VeREF+ = 1.5 V,
DAC12AMPx = 7,
DAC12IR = 1
(1)(2)
キャリブレーションあり
VeREF+ = 2.5 V,
DAC12AMPx = 7,
DAC12IR = 1
オフセット電圧
EO
VCC
最少
標準
最大
±2
±2
±0.4
±0.4
±4
±4
±1
±1
12
2.2 V
3V
2.2 V
3V
2.2 V
±21
3V
±21
単位
ビット
LSB
LSB
mV
2.2 V
±1.5
3V
±1.5
dE(O)/dT
オフセット誤差温度係数(1)
キャリブレーションあり
EG
ゲイン誤差
VeREF+ = 1.5 V
VeREF+ = 2.5 V
dE(G)/dT
ゲイン温度係数(1)
2.2 V, 3 V
tOffset_Cal
DAC12AMPx = 2
オフセット・キャリブレーショ
DAC12AMPx = 3, 5
(3)
ンの時間
DAC12AMPx = 4, 6, 7
2.2 V, 3 V
2.2 V, 3 V
µV/°
C
±10
±2.5
±2.5
2.2 V
3V
%FSR
FSR の
10
ppm/°C
165
66
16.5
ms
(1) パラメータは 0x0F 〜 0xFFF の最適線から計算します。最適線法は、一次方程式 y = a + bx の係数「a」と「b」を規定
するために使用します。ただし、VDAC12_xOUT = EO + (1 + EG) × (VeREF+/4095) × DAC12_xDAT、DAC12IR = 1 で
す。
(2) オフセット・キャリブレーションは、出力オペアンプで機能します。オフセット・キャリブレーションは、ビット DAC12CALON
をセットすることでトリガされます。
(3) オフセット・キャリブレーションは、DAC12AMPx = {2, 3, 4, 5, 6, 7} の場合に実行できます。出力オペアンプは、
DAC12AMPx = {0, 1} でオフになります。キャリブレーションを開始する前に、DAC12 モジュールを構成することが望まれ
ます。キャリブレーションの際のポート動作は、精度に影響を与えることがあるため、推奨されません。
図 17
80
Submit Documentation Feedback
リニアリティ・テストの負荷条件およびゲイン/オフセット定義
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
12 ビット DAC、出力の仕様
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
テスト条件
負荷なし、VeREF+ = AVCC、DAC12_xDAT =
0h、DAC12IR = 1、DAC12AMPx = 7
VCC
負荷なし、VeREF+ = AVCC、DAC12_xDAT =
0FFFh、DAC12IR = 1、DAC12AMPx = 7
(1)
VO
CL(DAC12)
IL(DAC12)
RO/P(DAC12)
出力電圧範囲
(図 18 を参照)
RLoad = 3 kΩ, VeREF+ = AVCC,
DAC12_xDAT = 0h, DAC12IR = 1,
DAC12AMPx = 7
RLoad = 3 kΩ, VeREF+ = AVCC,
DAC12_xDAT = 0FFFh, DAC12IR = 1,
DAC12AMPx = 7
最大 DAC12 負荷容量
2.2 V, 3 V
最少
標準
0
0.005
AVCC
– 0.05
AVCC
0
0.1
AVCC
– 0.13
AVCC
2.2 V, 3 V
DAC12AMPx = 2, DAC12xDAT = 0FFFh,
VO/P(DAC12) > AVCC – 0.3
最大 DAC12 負荷電流
DAC12AMPx = 2, DAC12xDAT = 0h,
VO/P(DAC12) < 0.3 V
RLoad = 3 kΩ, VO/P(DAC12) < 0.3 V,
DAC12AMPx = 2, DAC12_xDAT = 0h
出力抵抗
RLoad = 3 kΩ, VO/P(DAC12) > AVCC – 0.3 V,
(図 18 を参照)
DAC12_xDAT = 0FFFh
RLoad = 3 kΩ,
0.3 V ≤ VO/P(DAC12) ≤ AVCC – 0.3 V
最大
100
単位
V
pF
–1
2.2 V, 3 V
mA
1
2.2 V, 3 V
150
250
150
250
Ω
6
(1) データは、出力アンプのオフセット・キャリブレーションを行った後の有効値です。
図 18
Copyright © 2012, Texas Instruments Incorporated
DAC12_x 出力抵抗テスト
Submit Documentation Feedback
81
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
12 ビット DAC、基準入力の仕様
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
テスト条件
DAC12IR = 0(1) (2)
DAC12IR = 1(3) (4)
DAC12_0 IR = DAC12_1 IR = 0
DAC12_0 IR = 1, DAC12_1 IR = 0
DAC12_0 IR = 0, DAC12_1 IR = 1
DAC12_0 IR = DAC12_1 IR = 1,
DAC12_0 SREFx = DAC12_1 SREFx(6)
基準入力電圧の範囲
VeREF+
Ri(VREF+),
Ri(VeREF+)
基準入力抵抗(5)
最少
VCC
2.2 V, 3 V
標準
AVCC/3
AVCC
最大
AVCC + 0.2
AVCC + 0.2
20
V
MΩ
52
52
2.2 V, 3 V
単位
kΩ
26
(1) フルスケール出力では、基準入力電圧を最大出力電圧スイング (AVCC) の 1/3 で使用できます。
(2) 基準入力電圧端子の最大電圧、VeREF+ = [AVCC - VE(O)] / [3 × (1 + EG)]
(3) フルスケール出力では、基準入力電圧を最大出力電圧スイング (AVCC) で使用できます。
(4) 基準入力電圧端子の最大電圧、VeREF+ = [AVCC - VE(O)] / (1 + EG)
(5) このインピーダンスは、節電とのトレードオフになります。分割を有効にしている場合、電流装置のそれぞれのチャネルで
48 kΩ になります。性能を維持できる場合、この値が増加する可能性があります。
(6) 両方のチャネルで DAC12IR = 1 かつ DAC12SREFx = 0 または 1 の場合、それぞれの DAC に対する基準入力抵
抗分割器が並列になり、基準入力抵抗が低下します。
12 ビット DAC、動的条件の仕様
VREF = VCC、DAC12IR = 1 (図 19 および図 20 を参照)、電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
tON
DAC12 オン時間
tS(FS)
整定時間、フルスケー
ル
tS(C-C)
整定時間、コード間
SR
スルー・レート
グリッチ・エネルギー
テスト条件
DAC12_xDAT = 800h、 DAC12AMPx = 0 → {2, 3, 4}
ErrorV(O) < ±0.5 LSB(1) DAC12AMPx = 0 → {5, 6}
(図 19 を参照)
DAC12AMPx = 0 → 7
DAC12AMPx = 2
DAC12_xDAT =
DAC12AMPx = 3, 5
80h → F7Fh → 80h
DAC12AMPx = 4, 6, 7
DAC12AMPx = 2
DAC12_xDAT =
3F8h → 408h → 3F8h, DAC12AMPx = 3, 5
BF8h → C08h → BF8h DAC12AMPx = 4, 6, 7
DAC12AMPx = 2
DAC12_xDAT =
DAC12AMPx = 3, 5
(2)
80h → F7Fh → 80h
DAC12AMPx = 4, 6, 7
DAC12_xDAT =
DAC12AMPx = 7
800h → 7FFh → 800h
VCC
最少
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
2.2 V, 3 V
0.05
0.35
1.50
標準
60
15
6
100
40
15
5
2
1
0.35
1.10
5.20
35
最大
120
30
12
200
80
30
単位
µs
µs
µs
V/µs
nV-s
(1) RLoad および CLoad を、図 19 の AVSS (AVCC/2 ではない) に接続します。
(2) スルー・レートは 200 mV 以上の出力電圧ステップに当てはまります。
図 19
82
Submit Documentation Feedback
整定時間およびグリッチ・エネルギー・テスト
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
図 20
スルー・レート・テスト
12 ビット DAC、動的条件の仕様 (続き)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
BW–3dB
テスト条件
DAC12AMPx = {2, 3, 4}, DAC12SREFx = 2,
DAC12IR = 1, DAC12_xDAT = 800h
TA = 25°C
3 dB 帯域幅、VDC = 1.5 DAC12AMPx = {5, 6}, DAC12SREFx = 2,
V、VAC = 0.1 VPP (図 21 DAC12IR = 1, DAC12_xDAT = 800h
TA = 25°C
を参照)
DAC12AMPx = 7, DAC12SREFx = 2,
DAC12IR = 1, DAC12_xDAT = 800h
TA = 25°C
DAC12_0DAT = 800h、負荷なし。DAC12_1DAT
= 80h <-> F7Fh、RLoad = 3 kΩ、fDAC12_0OUT = 10
チャネル間のクロストー kHz (50/50 デューティ比、TA = 25°C 時)
ク(1) (図 22 を参照)
DAC12_0DAT = 80h <-> F7Fh、RLoad = 3 kΩ、
DAC12_1DAT = 800h、負荷なし。fDAC12_0OUT = 10
kHz (50/50 デューティ比、TA = 25°C 時)
VCC
最少
標準
最大
単位
40
2.2 V, 3 V
180
kHz
550
–80
2.2 V, 3 V
dB
–80
(1) RLoad = 3 kΩ, CLoad = 100 pF
図 21
図 22
Copyright © 2012, Texas Instruments Incorporated
3 dB 帯域幅仕様のテスト条件
クロストークのテスト条件
Submit Documentation Feedback
83
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
コンパレータ_B
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
パラメータ
電源電圧
VCC
IAVCC_COMP
コンパレータの、AVCC 端子へ
の動作電源電流、基準抵抗ラダ
ーは除く
IAVCC_REF
ローカル基準電圧アンプの、
AVCC 端子への零入力電流
VIC
コモン・モード入力範囲
VOFFSET
入力オフセット電圧
CIN
入力静電容量
RSIN
tPD
tPD,filter
tEN_CMP
tEN_REF
VCB_REF
84
テスト条件
Submit Documentation Feedback
最少
標準
最大
単位
V
30
40
10
0.1
3.6
40
50
65
30
0.5
1.8
CBPWRMD = 00
CBPWRMD = 01
CBPWRMD = 10
CBREFACC = 1,
CBREFLx = 01
1.8 V
2.2 V
3V
2.2 V, 3 V
2.2 V, 3 V
22
VCC –
1
±20
±10
0
CBPWRMD = 00
CBPWRMD = 01, 10
ON - スイッチがクローズ
直列入力抵抗
OFF - スイッチがオープン
CBPWRMD = 00, CBF = 0
伝播遅延、応答時間
CBPWRMD = 01, CBF = 0
CBPWRMD = 10, CBF = 0
CBPWRMD = 00, CBON = 1, CBF = 1,
CBFDLY = 00
CBPWRMD = 00, CBON = 1, CBF = 1,
CBFDLY = 01
フィルタ・アクティブでの伝播遅延
CBPWRMD = 00, CBON = 1, CBF = 1,
CBFDLY = 10
CBPWRMD = 00, CBON = 1, CBF = 1,
CBFDLY = 11
コンパレータ・イネーブル時間、
CBON = 0 to CBON = 1
整定時間
CBPWRMD = 00, 01, 10
抵抗の基準イネーブル時間
CBON = 0 to CBON = 1
所定のタップの基準電圧
VCC
VIN = 抵抗ラダーへの基準
n = 0 ～ 31
5
3
µA
µA
V
mV
450
600
50
pF
kΩ
MΩ
ns
ns
µs
4
50
0.35
0.6
1.0
µs
0.6
1.0
1.8
µs
1.0
1.8
3.4
µs
1.8
3.4
6.5
µs
1
2
µs
0.3
VIN*
(n+1)/
32
1.5
VIN*
(n+1.5)
/32
µs
VIN*
(n+0.5)
/ 32
V
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
ポート PU.0 および PU.1
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
VOH
VOL
VIH
VIL
パラメータ
ハイレベル出力電圧
ローレベル出力電圧
ハイレベル入力電圧
ローレベル入力電圧
テスト条件
VUSB = 3.3 V ± 10%, IOH = –25 mA
VCC
最少
標準
最大
単位
2.4
VUSB = 3.3 V ± 10%, IOL = 25 mA
VUSB = 3.3 V ± 10%
VUSB = 3.3 V ± 10%
0.8
V
V
V
V
0.4
2.0
USB 出力ポート DP および DM
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
VOH
VOL
Z(DRV)
パラメータ
D+、D– シングルエンド
D+、D– シングルエンド
D+、D– インピーダンス
tRISE
立ち上がり時間
tFALL
立ち下がり時間
テスト条件
USB 2.0 負荷条件
USB 2.0 負荷条件
27 Ω 外部直列抵抗を含む
フルスピード、微分、CL = 50 pF、
10%/90%、Rpu が D+
フルスピード、微分、CL = 50 pF、
10%/90%、Rpu が D+
VCC
最少
最大
単位
2.8
0
28
標準
3.6
0.3
44
V
V
Ω
4
20
ns
4
20
ns
最大
単位
2.5
V
kΩ
V
V
V
V
USB 入力ポート DP および DM
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
V(CM)
Z(IN)
VCRS
VIL
VIH
VDI
パラメータ
差動入力コモン・モード範囲
入力インピーダンス
クロスオーバ電圧
スタティック SE 入力ロジック・ロー・レベル
スタティック SE 入力ロジック・ハイ・レベル
差動入力電圧
Copyright © 2012, Texas Instruments Incorporated
テスト条件
VCC
最少
0.8
300
1.3
0.8
標準
2.0
2.0
0.2
Submit Documentation Feedback
85
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
USB-PWR (USB 電源システム)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
VLAUNCH
VBUS
VUSB
V18
IUSB_EXT
パラメータ
VBUS 検出スレッショルド
USB バス電圧
USB LDO 出力電圧
内部 USB 電圧(1)
VUSB 端子からの最大外部電流(2)
USB LDO 電流過負荷検出
IDET
テスト条件
VCC
通常動作
VBUS 端子への動作電源電流(4)
CBUS
CUSB
C18
tENABLE
RPUR
VBUS 端子推奨静電容量
VUSB 端子推奨静電容量
V18 端子推奨静電容量
整定時間 VUSB および V18
PUR 端子のプルアップ抵抗
標準
3.76
3.3
1.8
USB LDO がオン
(3)
ISUSPEND
最少
60
USB LDO がオン、USB PLL
ディスエーブル
最大
単位
3.75
5.5
±9%
V
V
V
V
12
mA
100
mA
250
µA
2
150
µF
nF
nF
ms
Ω
4.7
220
220
2% 以内、推奨静電容量
70
110
(1) この電圧は内部でのみ使用されます。外部の DC 負荷を加えることはできません。
(2) これは、USB 動作の必要性を超え、VUSB 端子からアプリケーションに供給できる追加電流を示します。
(3) USB LDO から供給された電流の総量 (IUSB_EXT を含む) がこの値を超えたときに、電流の過負荷が検出されます。
(4) USB 仕様で規定されている Rpu および Rpd の電流供給を含みません。
USB-PLL (USB 位相同期回路)
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
IPLL
fPLL
fUPD
tLOCK
tJitter
86
パラメータ
動作電源電流
PLL 周波数
PLL 基準周波数
PLL ロック時間
PLL ジッタ
Submit Documentation Feedback
テスト条件
VCC
最少
標準
最大
単位
7
mA
MHz
MHz
ms
ps
48
1.5
3
2
1000
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
フラッシュ・メモリ
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
DVCC(PGM/ERASE)
IPGM
IERASE
IMERASE, IBANK
tCPT
tRetention
tWord
tBlock, 0
tBlock, 1–(N–1)
tBlock, N
tSeg Erase
fMCLK,MGR
パラメータ
プログラムおよび消去電源電圧
プログラム時の DVCC からの平均電源電流
消去時の DVCC からの平均電源電流
マス・イレースまたはブランク・イレース時の DVCC からの平均
電源電流
累積プログラム時間
プログラム/消去耐性
データ保持持続期間
ワードまたはバイト・プログラム時間
第 1 バイトまたはワードに対するブロック・プログラム時間
それぞれの追加バイトまたはワードに対するブロック・プログラム
時間、最終バイトまたはワードを除く
最終バイトまたはワードに対するブロック・プログラム時間
セグメント消去、マス・イレース、ブランク・イレース (適切な場合)
に対する消去時間
マージナル・リード・モード時の MCLK 周波数
(FCTL4.MGR0 = 1 または FCTL4.MGR1 = 1)
テスト条件
最少
標準
最大
単位
3
6
3.6
5
15
V
mA
mA
6
15
mA
16
ms
周期
年
85
65
µs
µs
1.8
(1) 参照
TJ = 25°C
(2) 参照
(2) 参照
104
100
64
49
105
(2) 参照
37
49
µs
(2) 参照
55
73
µs
(2) 参照
23
32
ms
0
1
MHz
(1) 128 バイト・フラッシュ・ブロックへの書き込み時、累積プログラム時間を超えることはできません。このパラメータは、すべて
のプログラミング方式、つまり単一ワード書き込み、単一バイト書き込み、ブロック書き込みモードに適用されます。
(2) これらの値はフラッシュ・コントローラのステート・マシンに組み込まれています。
JTAG および Spy-Bi-Wire インターフェイス
電源電圧および動作フリー・エア温度の推奨範囲 (特記なき場合)
fSBW
tSBW,Low
tSBW, En
tSBW,Rst
Spy-Bi-Wire
Spy-Bi-Wire
Spy-Bi-Wire
入れまで) (1)
Spy-Bi-Wire
パラメータ
入力周波数
ロー・クロック・パルス長
イネーブル時間 (TEST ハイから最初のクロック・エッジ受け
テスト条件
最少
2.2 V, 3 V
2.2 V, 3 V
0
0.025
2.2 V, 3 V
通常動作復帰時間
fTCK
4 線 JTAG の TCK 入力周波数(2)
Rinternal
TEST の内部プルダウン抵抗
標準
2.2 V
3V
2.2 V, 3 V
15
0
0
45
60
最大
単位
20
15
MHz
µs
1
µs
100
5
10
80
µs
MHz
MHz
kΩ
(1) Spy-Bi-Wire インターフェイスのアクセス・ツールでは、TEST/SBWTCK ピンがハイになってから最初の SBWTCK クロ
ック・エッジを適用するまでの間、tSBW,En 時間待機する必要があります。
(2) fTCK は、選択したモジュールのタイミング要件に合致するよう制限することができます。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
87
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
入出力回路図
ポート P1、P1.0 ～ P1.7、シュミットトリガ付き入出力
88
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 58
端子名称 (P1.x)
機能
x
P1.0/TA0CLK/ACLK/S39
0
P1.1/TA0.0/S38
1
P1.2/TA0.1/S37
2
P1.3/TA0.2/S36
3
P1.4/TA0.3/S35
4
P1.5/TA0.4/S34
5
P1.6/TA0.1/S33
6
P1.7/TA0.2/S32
7
ポート P1 (P1.0 ～ P1.7) ピン機能
P1.0 (I/O)
タイマ TA0.TA0CLK
ACLK
S39
P1.1 (I/O)
タイマ TA0.CCI0A キャプチャ入力
タイマ TA0.0 出力
S38
P1.2 (I/O)
タイマ TA0.CCI1A キャプチャ入力
タイマ TA0.1 出力
S37
P1.3 (I/O)
タイマ TA0.CCI2A キャプチャ入力
タイマ TA0.2 出力
S36
P1.4 (I/O)
タイマ TA0.CCI3A キャプチャ入力
タイマ TA0.3 出力
S35
P1.5 (I/O)
タイマ TA0.CCI4A キャプチャ入力
タイマ TA0.4 出力
S34
P1.6 (I/O)
タイマ TA0.CCI1B キャプチャ入力
タイマ TA0.1 出力
S33
P1.7 (I/O)
タイマ TA0.CCI2B キャプチャ入力
タイマ TA0.2 出力
S32
P1DIR.x
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
制御ビット／信号(1)
P1SEL.x
LCDS32...39
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
(1) X = 任意
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
89
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ポート P2、P2.0 ～ P2.7、シュミットトリガ付き入出力
90
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 59
端子名称 (P2.x)
機能
x
P2.0/P2MAP0
0
P2.1/P2MAP1
1
P2.2/P2MAP2
2
P2.3/P2MAP3
3
P2.4/P2MAP4
4
P2.5/P2MAP5
5
P2.6/P2MAP6/R03
6
P2.7/P2MAP7/
LCDREF/R13
7
ポート P2 (P2.0 ～ P2.7) ピン機能
P2.0 (I/O)
マッピングされたセカンダリ・デジタル機能
P2.1 (I/O)
マッピングされたセカンダリ・デジタル機能
P2.2 (I/O)
マッピングされたセカンダリ・デジタル機能
P2.3 (I/O)
マッピングされたセカンダリ・デジタル機能
P2.4 (I/O)
マッピングされたセカンダリ・デジタル機能
P2.5 (I/O)
マッピングされたセカンダリ・デジタル機能
P2.6 (I/O)
マッピングされたセカンダリ・デジタル機能
R03
P2.7 (I/O)
マッピングされたセカンダリ・デジタル機能
LCDREF/R13
P2DIR.x
I: 0; O: 1
X
I: 0; O: 1
X
I: 0; O: 1
X
I: 0; O: 1
X
I: 0; O: 1
X
I: 0; O: 1
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
制御ビット／信号(1)
P2SEL.x
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
1
P2MAPx
≤ 19
≤ 19
≤ 19
≤ 19
≤ 19
≤ 19
≤ 19
= 31
≤ 19
= 31
(1) X = 任意
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
91
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ポート P3、P3.0 ～ P3.7、シュミットトリガ付き入出力
92
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 60
端子名称 (P3.x)
機能
x
P3.0/TA1CLK/CBOUT/S31
0
P3.1/TA1.0/S30
1
P3.2/TA1.1/S29
2
P3.3/TA1.2/S28
3
P3.4/TA2CLK/SMCLK/S27
4
P3.5/TA2.0/S26
5
P3.6/TA2.1/S25
6
P3.7/TA2.2/S24
7
ポート P3 (P3.0 ～ P3.7) ピン機能
P3.0 (I/O)
タイマ TA1.TA1CLK
CBOUT
S31
P3.1 (I/O)
タイマ TA1.CCI0A キャプチャ入力
タイマ TA1.0 出力
S30
P3.2 (I/O)
タイマ TA1.CCI1A キャプチャ入力
タイマ TA1.1 出力
S29
P3.3 (I/O)
タイマ TA1.CCI2A キャプチャ入力
タイマ TA1.2 出力
S28
P3.4 (I/O)
タイマ TA2.TA2CLK
SMCLK
S27
P3.5 (I/O)
タイマ TA2.CCI0A キャプチャ入力
タイマ TA2.0 出力
S26
P3.6 (I/O)
タイマ TA2.CCI1A キャプチャ入力
タイマ TA2.1 出力
S25
P3.7 (I/O)
タイマ TA2.CCI2A キャプチャ入力
タイマ TA2.2 出力
S24
P3DIR.x
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
制御ビット／信号(1)
P3SEL.x
LCDS24...31
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
1
X
1
0
0
1
0
1
0
X
1
(1) X = 任意
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
93
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ポート P4、P4.0 ～ P4.7、シュミットトリガ付き入出力
94
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 61
端子名称 (P4.x)
0
P4.1/TB0.1/S22
1
P4.2/TB0.2/S21
2
P4.3/TB0.3/S20
3
P4.4/TB0.4/S19
4
P4.5/TB0.5/S18
5
P4.7/TB0OUTH/
SVMOUT/S16
機能
x
P4.0/TB0.0/S23
P4.6/TB0.6/S17
ポート P4 (P4.0 ～ P4.7) ピン機能
P4.0 (I/O)
タイマ TB0.CCI0A キャプチャ入力
タイマ TB0.0 出力(2)
S23
P4.1 (I/O)
タイマ TB0.CCI1A キャプチャ入力
タイマ TB0.1 出力(2)
S22
P4.2 (I/O)
タイマ TB0.CCI2A キャプチャ入力
タイマ TB0.2 出力(2)
S21
P4.3 (I/O)
タイマ TB0.CCI3A キャプチャ入力
タイマ TB0.3 出力(2)
S20
P4.4 (I/O)
タイマ TB0.CCI4A キャプチャ入力
タイマ TB0.4 出力(2)
S19
P4.5 (I/O)
タイマ TB0.CCI5A キャプチャ入力
タイマ TB0.5 出力(2)
S18
P4.6 (I/O)
タイマ TB0.CCI6A キャプチャ入力
6
タイマ TB0.6 出力(2)
S17
P4.7 (I/O)
タイマ TB0.TB0OUTH
7
SVMOUT
S16
P4DIR.x
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
制御ビット／信号(1)
P4SEL.x
LCDS16...23
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
0
X
1
0
0
1
0
1
1
0
X
I: 0; O: 1
0
1
X
I: 0; O: 1
0
1
X
X
0
1
1
X
0
1
1
X
1
0
0
0
1
0
0
0
1
(1) X = 任意
(2) TB0OUTH をセットすると、すべてのタイマ_B 構成の出力がハイ・インピーダンスにセットされます。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
95
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ポート P5、P5.0 および P5.1、シュミットトリガ付き入出力
表 62
端子名称 (P5.x)
P5.0/VREF+/VeREF+
P5.1/VREF-/VeREF-
x
P5.0 (I/O)(2)
0 VeREF+(3)
VREF+(4)
P5.1 (I/O)(2)
(5)
1 VeREF–
(6)
VREF–
ポート P5 (P5.0 および P5.1) ピン機能
機能
P5DIR.x
I: 0; O: 1
X
X
I: 0; O: 1
X
X
制御ビット／信号(1)
P5SEL.x
REFOUT
0
X
1
0
1
1
0
X
1
0
1
1
(1) X = 任意
(2) 初期設定
(3) P5SEL.0 ビットをセットすると、アナログ信号適用時の寄生逆流電流を防止するために、出力ドライバおよび入力シュミット
トリガをディスエーブルします。外部電圧が VeREF+ にかかり、ADC12_A、コンパレータ_B、DAC12_A の基準電圧とし
て使用できるようになります。
(4) P5SEL.0 ビットをセットすると、アナログ信号適用時の寄生逆流電流を防止するために、出力ドライバおよび入力シュミット
トリガをディスエーブルします。このピンに、ADC12_A、VREF+ の基準電圧が供給可能です。
(5) P5SEL.1 ビットをセットすると、アナログ信号適用時の寄生逆流電流を防止するために、出力ドライバおよび入力シュミット
トリガをディスエーブルします。外部電圧が VeREF– にかかり、ADC12_A、コンパレータ_B、DAC12_A の基準電圧とし
て適用できます。
(6) P5SEL.1 ビットをセットすると、アナログ信号適用時の寄生逆流電流を防止するために、出力ドライバおよび入力シュミット
トリガをディスエーブルします。このピンに、ADC12_A、VREF– の基準電圧が供給可能です。
96
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
ポート P5、P5.2 ～ P5.7、シュミットトリガ付き入出力
表 63
端子名称 (P5.x)
機能
x
P5.2/R23
2
P5.3/COM1/S42
3
P5.4/COM2/S41
4
P5.5/COM3/S40
5
P5.6/ADC12CLK/DMAE0
6
P5.7/RTCCLK
7
ポート P5 (P5.2 ～ P5.7) ピン機能
P5.2 (I/O)
R23
P5.3 (I/O)
COM1
S42
P5.4 (I/O)
COM2
S41
P5.5 (I/O)
COM3
S40
P5.6 (I/O)
ADC12CLK
DMAE0
P5.7 (I/O)
RTCCLK
P5DIR.x
I: 0; O: 1
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
1
制御ビット／信号(1)
P5SEL.x
LCDS40...42
0
n/a
1
n/a
0
0
1
X
0
1
0
0
1
X
0
1
0
0
1
X
0
1
0
n/a
1
n/a
1
n/a
0
n/a
1
n/a
(1) X = 任意
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
97
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ポート P6、P6.0 ～ P6.7、シュミットトリガ付き入出力
98
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 64
端子名称 (P6.x)
x
P6.0/CB0/A0
0
P6.1/CB1/A1
1
P6.2/CB2/A2
2
P6.3/CB3/A3
3
P6.4/CB4/A4
4
P6.5/CB5/A5
5
P6.6/CB6/A6/DAC0
6
P6.7/CB7/A7/DAC1
7
機能
P6.0 (I/O)
CB0
A0(2) (3)
P6.1 (I/O)
CB1
A1(2) (3)
P6.2 (I/O)
CB2
A2(2) (3)
P6.3 (I/O)
CB3
A3(2) (3)
P6.4 (I/O)
CB4
A4(2) (3)
P6.5 (I/O)
CB5
A5(2) (3)
P6.6 (I/O)
CB6
A6(2) (3)
DAC0
P6.7 (I/O)
CB7
A7(2) (3)
DAC1
ポート P6 (P6.0 ～ P6.7) ピン機能
P6DIR.x
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
X
I: 0; O: 1
X
X
X
P6SEL.x
0
X
1
0
X
1
0
X
1
0
X
1
0
X
1
0
X
1
0
X
1
X
0
X
1
X
制御ビット／信号(1)
CBPD.x
DAC12OPS
0
n/a
X
n/a
1
n/a
0
n/a
X
n/a
1
n/a
0
n/a
X
n/a
1
n/a
0
n/a
X
n/a
1
n/a
0
n/a
X
n/a
1
n/a
0
n/a
X
n/a
1
n/a
0
X
X
X
1
X
X
0
0
X
X
X
1
X
X
0
DAC12AMPx
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
n/a
0
0
0
>1
0
0
0
>1
(1) X = 任意
(2) P6SEL.x ビットをセットすると、アナログ信号適用時の寄生逆流電流を防止するために、出力ドライバおよび入力シュミット
トリガをディスエーブルします。
(3) ADC12_A チャネル Ax は、それぞれの INCHx ビットで選択されていない場合、内部的に AVSS に接続されます。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
99
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ポート P7、P7.2、シュミットトリガ付き入出力
100
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
ポート P7、P7.3、シュミットトリガ付き入出力
表 65
端子名称 (P7.x)
P7.2/XT2IN
P7.3/XT2OUT
x
ポート P7 (P7.2 および P7.3) ピン機能
機能
P7.2 (I/O)
(2)
2 XT2IN クリスタル・モード
(2)
XT2IN バイパス・モード
P7.3 (I/O)
(3)
3 XT2OUT クリスタル・モード
(3)
P7.3 (I/O)
P7DIR.x
I: 0; O: 1
X
X
I: 0; O: 1
X
X
制御ビット／信号(1)
P7SEL.2
P7SEL.3
0
X
1
X
1
X
0
X
1
X
1
X
XT2BYPASS
X
0
1
X
0
1
(1) X = 任意
(2) P7SEL.2 をセットすると、汎用入出力がディスエーブルにセットされます。XT2BYPASS の設定を維持した状態で、P7.2
がクリスタル・モードまたはバイパス・モードに構成されます。
(3) P7SEL.2 をセットすると、汎用入出力がクリスタル・モードでディスエーブルにセットされます。バイパス・モードを使用する
ときは、P7.3 を汎用入出力として使用することができます。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
101
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ポート P7、P7.4 ～ P7.7、シュミットトリガ付き入出力
表 66
端子名称 (P7.x)
機能
x
P7.4/CB8/A12
4
P7.5/CB9/A13
5
P7.6/CB10/A14/DAC0
6
P7.7/CB11/A15/DAC1
7
ポート P7 (P7.4 ～ P7.7) ピン機能
P7.4 (I/O)
Comparator_B 入力 CB8
A12(2) (3)
P7.5 (I/O)
Comparator_B 入力 CB9
A13(2) (3)
P7.6 (I/O)
Comparator_B 入力 CB10
A14(2) (3)
DAC12_A 出力 DAC0
P7.7 (I/O)
A15(2) (3)
DAC12_A 出力 DAC1
P7DIR.x
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
X
I: 0; O: 1
X
X
P7SEL.x
0
X
1
0
X
1
0
X
1
X
0
1
X
制御ビット／信号(1)
CBPD.x
DAC12OPS
0
n/a
1
n/a
X
n/a
0
n/a
1
n/a
X
n/a
0
X
1
X
X
X
X
1
0
X
X
X
X
1
DAC12AMPx
n/a
n/a
n/a
n/a
n/a
n/a
0
0
0
>1
0
0
>1
(1) X = 任意
(2) P7SEL.x ビットをセットすると、アナログ信号適用時の寄生逆流電流を防止するために、出力ドライバおよび入力シュミット
トリガをディスエーブルします。
(3) ADC12_A チャネル Ax は、それぞれの INCHx ビットで選択されていない場合、内部的に AVSS に接続されます。
102
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
ポート P8、P8.0 ～ P8.7、シュミットトリガ付き入出力
表 67
端子名称 (P8.x)
x
P8.0/TB0CLK/S15
0
P8.1/UCB1STE/UCA1CLK/S14
1
P8.2/UCA1TXD/UCA1SIMO/S13
2
P8.3/UCA1RXD/UCA1SOMI/S12
3
P8.4/UCB1CLK/UCA1STE/S11
4
P8.5/UCB1SIMO/UCB1SDA/S10
5
P8.6/UCB1SOMI/UCB1SCL/S9
6
P8.7/S8
7
ポート P8 (P8.0 ～ P8.7) ピン機能
機能
P8.0 (I/O)
タイマ TB0.TB0CLK クロック入力
S15
P8.1 (I/O)
UCB1STE/UCA1CLK
S14
P8.2 (I/O)
UCA1TXD/UCA1SIMO
S13
P8.3 (I/O)
UCA1RXD/UCA1SOMI
S12
P8.4 (I/O)
UCB1CLK/UCA1STE
S11
P8.5 (I/O)
UCB1SIMO/UCB1SDA
S10
P8.6 (I/O)
UCB1SOMI/UCB1SCL
S9
P8.7 (I/O)
S8
P8DIR.x
I: 0; O: 1
0
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
制御ビット／信号(1)
P8SEL.x
LCDS8...16
0
0
1
0
X
1
0
0
1
0
X
1
0
0
1
0
X
1
0
0
1
0
X
1
0
0
1
0
X
1
0
0
1
0
X
1
0
0
1
0
X
1
0
0
X
1
(1) X = 任意
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
103
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ポート P9、P9.0 ～ P9.7、シュミットトリガ付き入出力
表 68
端子名称 (P9.x)
x
P9.0/S7
0
P9.1/UCB2STE/UCA2CLK/S6
1
P9.2/UCA2TXD/UCA2SIMO/S5
2
P9.3/UCA2RXD/UCA2SOMI/S4
3
P9.4/UCB2CLK/UCA2STE/S3
4
P9.5/UCB2SIMO/UCB2SDA/S2
5
P9.6/UCB2SOMI/UCB2SCLK/S1
6
P9.7/S0
7
ポート P9 (P9.0～P9.7) ピン機能
機能
P9.0 (I/O)
S7
P9.1 (I/O)
UCB2STE/UCA2CLK
S6
P9.2 (I/O)
UCA2TXD/UCA2SIMO
S5
P9.3 (I/O)
UCA2RXD/UCA2SOMI
S4
P9.4 (I/O)
UCB2CLK/UCA2STE
S3
P9.5 (I/O)
UCB2SIMO/UCB2SDA
S2
P9.6 (I/O)
UCB2SOMI/UCB2SCLK
S1
P9.7 (I/O)
S0
P9DIR.x
I: 0; O: 1
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
X
I: 0; O: 1
X
制御ビット／信号(1)
P9SEL.x
LCDS0...7
0
0
X
1
0
0
1
0
X
1
0
0
1
0
X
1
0
0
1
0
X
1
0
0
1
0
X
1
0
0
1
0
X
1
0
0
1
0
X
1
0
0
X
1
(1) X = 任意
104
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
ポート PU.0/DP、PU.1/DM、PUR USB ポート
表 69
ポート PU.0/DP、PU.1/DM 出力機能
制御ビット
PUSEL
0
0
0
0
0
1
PUDIR
0
1
1
1
1
X
PUOUT1
X
0
0
1
1
X
端子名称
PUOUT0
X
0
1
0
1
X
表 70
制御ビット
PUSEL
PUREN
0
0
0
1
1
0
1
1
Copyright © 2012, Texas Instruments Incorporated
PU.1/DM
Hi-Z
0
0
1
1
DM
PU.0/DP
Hi-Z
0
1
0
1
DP
機能
出力オフ
出力イネーブル
出力イネーブル
出力イネーブル
出力イネーブル
USB モジュールでセットされる方向
ポート PUR 入力機能
機能
入力ディスエーブル
プルアップ・ディスエーブル
入力ディスエーブル
プルアップ・イネーブル
入力イネーブル
プルアップ・ディスエーブル
入力イネーブル
プルアップ・イネーブル
Submit Documentation Feedback
105
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
ポート J、J.0 JTAG ピン TDO、シュミットトリガまたは出力付き入出力
ポート J、J.1～J.3 JTAG ピン TMS、TCK、TDI/TCLK、シュミットトリガまたは出力付き入出力
106
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
表 71
端子名称 (PJ.x)
PJ.0/TDO
PJ.1/TDI/TCLK
PJ.2/TMS
PJ.3/TCK
ポート PJ (PJ.0 ～ PJ.3) ピン機能
x
PJ.0 (I/O)(2)
TDO(3)
PJ.1 (I/O)(2)
1
TDI/TCLK(3) (4)
PJ.2 (I/O)(2)
2
TMS(3) (4)
PJ.3 (I/O)(2)
3
TCK(3) (4)
0
機能
制御ビット／信号(1)
PJDIR.x
I: 0; O: 1
X
I: 0; O: 1
X
I: 0; O: 1
X
I: 0; O: 1
X
(1) X = 任意
(2) 初期設定
(3) ピン方向は、JTAG モジュールで制御されます。
(4) JTAG モードでは、TMS、TCK、TDI/TCLK でプルアップが自動的に有効になります。PJREN.x は任意です。
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
107
MSP430F665x, MSP430F645x
MSP430F565x, MSP430F535x
www.tij.co.jp
デバイス・ディスクリプタ
表 72 では、デバイス・ディスクリプタのタグ・長さ・値 (TLV) 構造体をデバイス・タイプ別に示しています。
表 72
MSP430F665x、MSP430F645x、MSP430F565x、MSP430F535x のデバイス・ディスクリプタ表
情報ブロック
ダイ・レコード
ADC12 キャリ
ブレーション
REF キャリブ
レーション
サイズ F6659
(バイト)
値
(1)
F6658
値
F6459
値
F6458
値
F5659
値
F5658
値
F5359
値
F5358
値
06h
06h
単位当
06h
06h
単位当
06h
06h
単位当
06h
06h
単位当
06h
06h
単位当
06h
06h
単位当
06h
06h
単位当
06h
06h
単位当
812Bh
10h
10h
08h
0Ah
単位当
単位当
単位当
単位当
812Ch
10h
10h
08h
0Ah
単位当
単位当
単位当
単位当
812Dh
10h
10h
08h
0Ah
単位当
単位当
単位当
単位当
812Eh
10h
10h
08h
0Ah
単位当
単位当
単位当
単位当
8130h
10h
10h
08h
0Ah
単位当
単位当
単位当
単位当
8131h
10h
10h
08h
0Ah
単位当
単位当
単位当
単位当
8132h
10h
10h
08h
0Ah
単位当
単位当
単位当
単位当
8133h
10h
10h
08h
0Ah
単位当
単位当
単位当
単位当
1
11h
11h
11h
11h
11h
11h
11h
11h
01A15h
1
10h
10h
10h
10h
10h
10h
10h
10h
01A16h
01A18h
2
2
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
01A1Ah
2
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
01A1Ch
2
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
01A1Eh
2
単位当
単位当
単位当
単位当
単位当
単位当
01A20h
2
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
01A22h
2
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
01A24h
2
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
01A26h
1
12h
12h
12h
12h
12h
12h
12h
12h
01A27h
1
06h
06h
06h
06h
06h
06h
06h
06h
01A28h
01A2Ah
01A2Ch
2
2
2
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
単位当
説明
アドレス
情報の長さ
CRC の長さ
CRC の値
デバイス ID
ハードウェア・リビジョン
ファームウェア・リビジョン
ダイ・レコード・タグ
ダイ・レコードの長さ
ロット/ウェハーID
ダイの X ポジション
ダイの Y ポジション
テスト結果
ADC12 キャリブレーション・
タグ
ADC12 キャリブレーション
の長さ
ADC ゲイン係数
ADC オフセット
ADC 1.5V 基準温度センサ
30°C
ADC 1.5V 基準温度センサ
85°C
ADC 2.0V 基準温度センサ
30°C
ADC 2.0V 基準温度センサ
85°C
ADC 2.5V 基準温度センサ
30°C
ADC 2.5V 基準温度センサ
85°C
REF キャリブレーション・
タグ
REF キャリブレーションの
長さ
REF 1.5V 基準係数
REF 2.0V 基準係数
REF 2.5V 基準係数
01A00h
01A01h
01A02h
01A04h
01A06h
01A07h
01A08h
01A09h
01A0Ah
01A0Eh
01A10h
01A12h
1
1
2
2
1
1
1
1
4
2
2
2
01A14h
(1) N/A = なし
108
Submit Documentation Feedback
Copyright © 2012, Texas Instruments Incorporated
MSP430F665x、MSP430F645x
MSP430F565x、MSP430F535x
www.tij.co.jp
改訂履歴
版
SLAS700
SLAS700A
備考
製品プレビュー・リリース
製品データ・リリース
Copyright © 2012, Texas Instruments Incorporated
Submit Documentation Feedback
109
パッケージ情報
www.tij.co.jp
2013 年 1 月 23 日
パッケージ情報
注文用部品番号
ステータス(1)
パッケージ・
タイプ
パッケージ図
ピン
パッケージ
数量
エコ・プラン(2)
端子メッキ/半田
ボールの材質
MSL ピーク温度(3)
MSP430F5358IPZ
ACTIVE
LQFP
PZ
100
90
Green (RoHS & no Sb/Br)
CU NIPDAU
Level-3-260C-168 HR
MSP430F5358IPZR
ACTIVE
LQFP
PZ
100
1000
Green (RoHS & no Sb/Br)
CU NIPDAU
Level-3-260C-168 HR
MSP430F5358IZQWR
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
2500
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F5358IZQWT
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
250
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F5359IPZ
ACTIVE
LQFP
PZ
100
90
TBD
Call TI
Call TI
MSP430F5359IPZR
ACTIVE
LQFP
PZ
100
1000
TBD
Call TI
Call TI
MSP430F5359IZQWR
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
2500
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F5359IZQWT
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
250
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
Call TI
MSP430F5658IPZ
ACTIVE
LQFP
PZ
100
90
TBD
Call TI
MSP430F5658IPZR
ACTIVE
LQFP
PZ
100
1000
TBD
Call TI
Call TI
MSP430F5658IZQWR
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
2500
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F5658IZQWT
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
250
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F5659IPZ
ACTIVE
LQFP
PZ
100
90
Green (RoHS & no Sb/Br)
CU NIPDAU
Level-3-260C-168 HR
MSP430F5659IPZR
ACTIVE
LQFP
PZ
100
1000
Green (RoHS & no Sb/Br)
CU NIPDAU
Level-3-260C-168 HR
MSP430F5659IZQWR
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
2500
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
付録ページ 1
サンプル
(ログインが必要)
パッケージ情報
www.tij.co.jp
2013 年 1 月 23 日
注文用部品番号
ステータス(1)
MSP430F5659IZQWT
ACTIVE
パッケージ・
タイプ
パッケージ図
ピン
パッケージ
数量
エコ・プラン(2)
端子メッキ/半田
ボールの材質
MSL ピーク温度(3)
BGA
MICROSTAR
JUNIOR
ZQW
113
250
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F6458IPZ
ACTIVE
LQFP
PZ
100
90
Green (RoHS & no Sb/Br)
CU NIPDAU
Level-3-260C-168 HR
MSP430F6458IPZR
ACTIVE
LQFP
PZ
100
1000
Green (RoHS & no Sb/Br)
CU NIPDAU
Level-3-260C-168 HR
MSP430F6458IZQWR
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
2500
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F6458IZQWT
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
250
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
Level-3-260C-168 HR
MSP430F6459IPZ
ACTIVE
LQFP
PZ
100
90
Green (RoHS & no Sb/Br)
CU NIPDAU
MSP430F6459IPZR
ACTIVE
LQFP
PZ
100
1000
TBD
Call TI
Call TI
MSP430F6459IZQWR
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
2500
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F6658IPZ
ACTIVE
LQFP
PZ
100
90
Green (RoHS & no Sb/Br)
CU NIPDAU
Level-3-260C-168 HR
MSP430F6658IPZR
ACTIVE
LQFP
PZ
100
1000
Green (RoHS & no Sb/Br)
CU NIPDAU
Level-3-260C-168 HR
MSP430F6658IZQWR
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
2500
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F6658IZQWT
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
250
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F6659IPZ
ACTIVE
LQFP
PZ
100
90
Green (RoHS & no Sb/Br)
CU NIPDAU
Level-3-260C-168 HR
MSP430F6659IPZR
ACTIVE
LQFP
PZ
100
1000
Green (RoHS & no Sb/Br)
CU NIPDAU
Level-3-260C-168 HR
MSP430F6659IZQWR
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
2500
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
MSP430F6659IZQWT
ACTIVE
BGA
MICROSTAR
JUNIOR
ZQW
113
250
Green (RoHS & no Sb/Br)
SNAGCU
Level-3-260C-168 HR
付録ページ 2
サンプル
(ログインが必要)
パッケージ情報
www.tij.co.jp
2013 年 1 月 23 日
(1) マーケティング・ステータス値は次のように定義されています。
ACTIVE: 製品デバイスは新型設計を対象としています。
LIFEBUY: TI によりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。
NRND: 新型設計は対象とされていません。デバイスは既存の顧客をサポートするために生産されていますが、TI では新型設計へのこの部品の使用は推奨していません。
PREVIEW: デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。
OBSOLETE: TI によりデバイスの生産が中止されました。
(2) エコ・プラン: 環境に配慮した製品分類プランであり、Pb-Free (RoHS)、Pb-Free (RoHS Exempt)、Green (RoHS & no Sb/Br) があります。最新情報および製品内容の詳細については、
http://www.ti.com/productcontent でご確認ください。
TBD: Pb-Free/Green 変換プランが策定されていません。
Pb-Free (RoHS): TI では、「Lead-Free」または「Pb-Free」 (鉛フリー) は RoHS の最新の要件を満たしている半導体製品を指します。この要件には、同種の材質内で鉛の重量が 0.1% を
超えないという要件を含む、6 つの物質に対する要件も含まれます。高温で半田付けするように設計されている場合など、TI の Pb-Free は特定の鉛フリー・プロセスでの使用に適しています。
Pb-Free (RoHS Exempt): この部品は、いずれかの理由により RoHS 規格の適用が除外されています。
1) ダイとパッケージの間に鉛ベースのフリップチップ半田バンプを使用
2) ダイとリードフレーム間に鉛ベースのダイ接着剤を使用
それ以外は上記のように Pb-Free (RoHS 準拠) と考えられます。
Green (RoHS & no Sb/Br): TI における「Green」は Pb-Free (RoHS 準拠) に加えて、臭素 (Br) およびアンチモン (Sb) をベースとした難燃材を含まない (均質な材質中の Br または Sb
重量が 0.1% を超えない) ことを意味しています。
(3) MSL, Peak Temp.: JEDEC 業界標準分類に則った耐湿性レベル、およびピーク半田温度です。
重要な情報および免責事項:
このページに記載された情報は、記載された日付時点での TI の知識および見解を表しています。TI の知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性
について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合するための努力は続けております。TI では、事実を適切に表す正確な情報を提供すべく妥当な手順を踏
み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TI および TI のサプライヤーは、特定の情報を所有物とし
て扱っているため、CAS 番号やその他の制限された情報が公開されない場合があります。
TI は、いかなる場合においても、かかる情報により発生した損害について、TI がお客様に 1 年間に販売した本書記載の問題となった TI パーツの購入価格の合計金額を超える責任は負いかねます。
付録ページ 3
メカニカル・データ
POST OFFICE BOX 655303
DALASS, TEXAS 75265
メカニカル・データ
WWW.tij.co.jp
IMPORTANT NOTICE