DATA SHEET

DATA SHEET
発行年月：2005年5月
品 種 名
MN5B02UC
パッケージコード
TQFP048-P-0707B
SDC00048AJM
1
MN5B02UC
目
次
„ 概要 …………………………………………………………………………………………………………………. 3
„ 特長 ……….………………………………………………………………………………………………………… 3
„ 用途 …………………………………………………………………………………………………………………. 3
„ 外形 …………………………………………………………………………………………………………………. 3
„ ブロック図
………………………………………………………………………………………………………… 4
„ 端子配置図
………………………………………………………………………………………………………… 5
„ 端子説明 …….......…………………………………………………………………………………………………. 6
„ 絶対最大定格 ………………………………………………………………………………………………………. 8
„ 推奨動作範囲 ………………………………………………………………………………………………………. 8
„ 入出力容量 …………………………………………………………………………………………………………. 8
„ 電気的特性 ……….………………………….…………………………………….………………………………. 9
„ クロックジェネレータ(PLL)特性
……………………………………………….………………………………. 10
SDC00048AJM
2
MN5B02UC
MN5B02UC
音響機器共通用途IC
„ 概要
y DVD，CD，MD，MP3などの各種デコーダで処理された5.1-chあるいは 2-chのオーディオ信号を本 LSIでデジタル信号
処理することによって，ステレオヘッドホンによる臨場感あふれる3次元再生を実現します。
y 3種類の設定モード(Music, Cinema, Voice)を備えており，ソースに適した3次元効果を設定できます。
„ 特長
y 3次元効果設定 : Music, Cinema, Voice，(Down mix (3次元効果OFF))
y サンプリング周波数 : 48 kHz / 44.1 kHz
y オーディオシリアル入力 : 5.1-ch (L, C, R, LS, RS, LFE) / 2-ch (L, R)
y オーディオシリアル出力 : 2-ch (L, R)
y 外付けメモリ : 不要
y マイコンインタフェース(シリアル) : コントロールレジスタ設定
y パラレルインタフェース : コントロールレジスタ設定
y 内部動作周波数 : 約50 MHz (外付けクロックによる)
y 外付けクロック : 512 fs / 256 fs
y パワーセーブモード : PLLのクロック停止によるパワーセーブ
y 電源 : 3.3 V (外部 I/O)，1.5 V (内部回路)
„ 用途
y オーディオ機器，ポータブルDVDプレーヤ，ヘッドホン等
„ 外形
y TQFP-48ピン-7 mm × 7 mm
SDC00048AJM
3
MN5B02UC
„ ブロック図
L (24-bit)
Ls (24-bit)
WCK
C (24-bit)
BCK
SRAM部
R (24-bit)
SDI2
SDI1
SDI0
データ入出力部
Rs (24-bit)
Filter部
(S/P, P/S)
LFE (24-bit)
(CORE)
Lout (24-bit)
Rout (24-bit)
ROM部
START
SDO
MODE[4:0]
MODE[4:0]
MUTE
BYPASS
CLK50M
PLL[1:0]
制御レジスタ
PSAVE
PLL
MCK
SDC00048AJM
PSAVE
PLL[1:0]
BYPASS
MUTE
SDIF[2:0]
MODE[4:0]
SIF
SCK
WE
RESET
SI
SDIF[2:0]
DATA VALID
4
MN5B02UC
„ 端子配置図
VDDI
37
24
TEST5
TEST7
38
23
MCK
SI
39
22
PLL0
SCK
40
21
PLL1
WE
41
20
VSS
SIF
42
19
VDD
VDDI
43
18
PSAVE
MUTE
44
17
TEST4
BYPASS
45
16
TEST3
VSS
46
15
TEST2
RESET
47
14
TESTIO
TEST8
48
13
AVDD
注) VDD端子，VSS端子，VDDI端子，AVDD端子，AVSS端子はオープンにしないでください。
MINTEST端子はVSS端子に接続してください。
SDC00048AJM
5
MN5B02UC
„ 端子説明
ブロック
Pin
No.
記号
説明
I/O
7
WCK
I
オーディオデータ入力用ワードクロック
8
BCK
I
オーディオデータ入出力用ビットクロック
3
SDI0
I
オーディオデータシリアル入力 (L, R)
4
SDI1
I
オーディオデータシリアル入力 (LS, RS)
5
SDI2
I
オーディオデータシリアル入力 (C, LFE)
2
SDO
O
オーディオデータシリアル出力 (L, R)
40
SCK
I
シリアルデータ入出力クロック
39
SI
I
コントロールレジスタのデータ入力
41
WE
I
ライトイネーブル (Low Active)
42
SIF
I
シリアル(Low)/パラレル(High)インタフェース選択
30
MODE4
I
29
MODE3
I
28
MODE2
I
27
MODE1
I
26
MODE0
I
35
SDIF2
I
34
SDIF1
I
33
SDIF0
I
44
MUTE
I
L, R出力信号ミュート設定 (High : Mute ON)
45
BYPASS
I
L, R入力のバイパス出力設定 (High : Bypass ON)
18
PSAVE
I
パワーセーブ端子 (Low : PLLのクロック停止)
21
PLL1
I
22
PLL0
I
PLL
23
MCK
I
動作クロック入力端子
リセット
47
RESET
I
システムリセット (Low : Reset ON)
1
VDD
—
+3.3 V外部用電源電圧
19
VDD
—
+3.3 V外部用電源電圧
25
VDDI
—
+1.5 V内部用電源電圧
37
VDDI
—
+1.5 V内部用電源電圧
43
VDDI
—
+1.5 V内部用電源電圧
13
AVDD
—
+3.3 V外部用電源電圧 (PLL用)
オーディオ入力
オーディオ出力
シリアルマイコンインタフェース
パラレルインタフェース
動作モード設定
x 3次元効果(Music, Cinema, Voice, (Down mix))
x 入力ch数
x サンプリング周波数
オーディオデータ入出力フォーマット設定
PLLクロック選択端子
電源
SDC00048AJM
6
MN5B02UC
„ 端子説明 (つづき)
ブロック
グランド
テスト
Pin
No.
記号
説明
I/O
6
VSS
—
グランド
20
VSS
—
グランド
31
VSS
—
グランド
36
VSS
—
グランド
46
VSS
—
グランド
12
AVSS
—
グランド (PLL用)
9
MINTEST
I
テスト用端子 (グランドに接続してください)
10
SCANMODE
I
テスト用端子 (グランドに接続してください)
11
TEST1
I
テスト用端子 (グランドに接続してください)
14
TESTIO
O
テスト用端子 (無接続としてください)
15
TEST2
I
テスト用端子 (グランドに接続してください)
16
TEST3
I
テスト用端子 (グランドに接続してください)
17
TEST4
I
テスト用端子 (グランドに接続してください)
24
TEST5
I
テスト用端子 (グランドに接続してください)
32
TEST6
I
テスト用端子 (グランドに接続してください)
38
TEST7
I/O
48
TEST8
I
SDC00048AJM
テスト用端子 (無接続としてください)
テスト用端子 (グランドに接続してください)
7
MN5B02UC
„ 絶対最大定格
VSS = AVSS = 0 V
項目
A1
外部用電源電圧 *
A2
A3
A4
内部用電源電圧 *
入力端子電圧
A5
A6
A7
出力端子電圧
出力電流
A8
記号
定格
単位
VDD
– 0.3 ∼ +4.6
AVDD
– 0.3 ∼ +4.6
VDDI
– 0.3 ∼ +2.0
VI
– 0.3 ∼ VDD + 0.3 (上限4.6)
VIA
– 0.3 ∼ AVDD + 0.3 (上限4.6)
VO
– 0.3 ∼ VDD + 0.3 (上限4.6)
V
V
V
V
±6
TYPE-HL2
IO
TYPE-HL4
mA
±12
A9
電源入力電流
IV
±70 (1端子あたり)
mA
A10
許容損失
PD
410
mW
A11
動作周囲温度
Topr
–30 ∼ +85
°C
A12
保存温度
Tstg
–50 ∼ +150
°C
注) 1. TYPE-HL2ピン名 : BCK, SDI0 ∼ SDI2, MODE0 ~ MODE4, SDIF0 ~ SDIF2
TYPE-HL4ピン名 : SDO
2. 絶対最大定格は，チップに印加しても破損を生じない限界値であり，動作を保証するものではありません。
3. すべての電源端子を外部でそれぞれの電源に直接接続してください。
4. MINTEST端子はVSSに接続してください。
5. * : VDDまたはVDDIの一方がOFFしている場合，貫通電流が流れ出力は不定の状態になります。
電源立ち上げ，立ち下げのシーケンスの規定はありません。極力同時にONにしてください。
„ 推奨動作範囲 VSS = AVSS = 0 V
項目
B1
外部用電源電圧
B2
記号
許容値
条件
単位
最小
標準
最大
VDD
3.0
3.3
3.6
V
AVDD
3.0
3.3
3.6
V
VDDI
1.35
1.5
1.65
V
B3
内部用電源電圧
B4
周囲温度
Ta
–30
85
°C
B5
入力立ち上がり時間
tr
0
80
ns
B6
入力立ち下がり時間
rf
0
80
ns
„ 入出力容量
項目
記号
許容値
条件
最小
C1
入力端子
CIN
C2
出力端子
COUT
C3
入出力端子
VDD = VDDI = AVDD = VI = 0 V,
f = 1 MHz, Ta = 25°C
CIO
SDC00048AJM
単位
標準
最大
5
7
pF
5
7
pF
5
7
pF
8
MN5B02UC
„ 電気的特性
VDD = 3.0 V ~ 3.6 V, AVDD = 3.0 V ~ 3.6 V, VDDI = 1.35 V ~ 1.65 V, VSS = 0 V, AVSS = 0 V, fTEST = 56 MHz, Ta = –30°C ~ +85°C
項目
記号
許容値
条件
最小
D1
D2
静止電源電流
動作電力
IDDS
VI (プルアップ) = OPEN,
VI (プルダウン) = OPEN,
他の入力端子およびHi-Z状態
の入出力端子には全端子同時
にVSSレベルまたはVDDレベ
ルを印加,
アナログ端子はパワーダウン
PDDO
VI = VDD or VSS , f = 56 MHz,
VDD = 3.3 V, AVDD = 3.3 V,
VDDI = 1.5 V,
外部負荷 = 65 pF時出力開放
標準
85
単位
最大
20
mA
170
mW
入力LVCMOSレベル : SI, WE, MCK, PLL0, PLL1, SCK, SIF, WCK, MUTE, PSAVE, BYPASS, RESET, BCK
D3
入力電圧ハイレベル
VIH
VDD × 0.7
VDD
V
D4
入力電圧ローレベル
VIL
0
VDD × 0.3
V
D5
入力リーク電流
ILI
±5
µA
VI = VDD or VSS
入力LVCMOSレベル プルダウン抵抗付 : MINTEST, TEST1 ∼ TEST6, SCANMODE, TEST8
D6
入力電圧ハイレベル
VIH
VDD × 0.7
VDD
V
D7
入力電圧ローレベル
VIL
0
VDD × 0.3
V
D8
プルダウン抵抗
RIL
VI = VDD
90
kΩ
D9
入力リーク電流
ILIL
VI = VSS
±10
µA
10
30
出力プッシュプル : SDO
D10
出力電圧ハイレベル
VOH
IOH = –4.0 mA, VI = VDD or VSS
D11
出力電圧ローレベル
VOL
IOL = 4.0 mA, VI = VDD or VSS
VDD – 0.6
V
0.4
V
入出力LVCMOSレベル : SDI0 ∼ SDI2, MODE0 ∼ MODE4, SDIF0 ∼ SDIF2
D12
入力電圧ハイレベル
VIH
VDD × 0.7
VDD
V
D13
入力電圧ローレベル
VIL
0
VDD × 0.3
V
D14
出力電圧ハイレベル
VOH
IOH = –2.0 mA, VI = VDD or VSS
D15
出力電圧ローレベル
VOL
IOL = 2.0 mA, VI = VDD or VSS
0.4
V
D16
出力リーク電流
ILO
VO = Hi-Z状態, VI = VDD or VSS ,
VO = VDD or VSS
±5
µA
SDC00048AJM
VDD – 0.6
V
9
MN5B02UC
„ 電気的特性 (つづき)
VDD = 3.0 V ~ 3.6 V, AVDD = 3.0 V ~ 3.6 V, VDDI = 1.35 V ~ 1.65 V, VSS = 0 V, AVSS = 0 V, fTEST = 56 MHz, Ta = –30°C ~ +85°C
項目
記号
許容値
条件
最小
標準
単位
最大
入出力LVCMOSレベル プルダウン抵抗付 : TEST7
D17
入力電圧ハイレベル
VIH
VDD × 0.7
VDD
V
D18
入力電圧ローレベル
VIL
0
VDD × 0.3
V
D19
出力電圧ハイレベル
VOH
IOH = –2.0 mA, VI = VDD or VSS
D20
出力電圧ローレベル
VOL
IOL = 2.0 mA, VI = VDD or VSS
D21
プルダウン抵抗
RIL
VI = VDD
D22
出力リーク電流
ILOL
VO = プルダウン状態,
VI = VDD or VSS , VO = VSS
VDD – 0.6
10
V
30
0.4
V
90
kΩ
±10
µA
„ クロックジェネレータ(PLL)特性
VDD = 3.3 V, AVDD = 3.3 V, VDDI = 1.50 V, VSS = 0 V, AVSS = 0 V, Ta = 25°C
項目
記号
許容値
条件
最小
E1
入力周波数範囲
fIN1
E2
発振周波数範囲
FOUT1
E3
入力周波数範囲
fIN2
E4
発振周波数範囲
FOUT2
E5
入力周波数範囲
fIN3
E6
発振周波数範囲
FOUT3
逓倍比 × 4のとき
逓倍比 × 8のとき
逓倍比 × 6のとき
標準
単位
最大
25
MHz
100
MHz
12.5
MHz
100
MHz
19
MHz
114
MHz
注) 端子名 : TESTIO アナログ入出力端子
SDC00048AJM
10
本書に記載の技術情報および半導体のご使用にあたってのお願いと注意事項
(1)
本書に記載の製品および技術情報を輸出または非居住者に提供する場合は、当該国における法令、特に安全保障輸出
管理に関する法令を遵守してください。
(2)
本書に記載の技術情報は、製品の代表特性および応用回路例などを示したものであり、弊社または他社の知的財産権
もしくはその他の権利に基づくライセンスは許諾されていません。したがって、上記技術情報のご使用に起因して第三
者所有の権利にかかわる問題が発生した場合、弊社はその責任を負うものではありません。
(3) 本書に記載の製品は、標準用途 − 一般電子機器(事務機器、通信機器、計測機器、家電製品など)に使用されること
を意図しております。
特別な品質、信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途
− 特定用途(航空・宇宙用、交通機器、燃焼機器、生命維持装置、安全装置など)にご使用をお考えのお客様および弊
社が意図した標準用途以外にご使用をお考えのお客様は、事前に弊社営業窓口までご相談願います。
(4) 本書に記載の製品および製品仕様は、改良などのために予告なく変更する場合がありますのでご了承ください。した
がって、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格書または仕様書をお求め願い、ご確認
ください。
(5) 設計に際しては、絶対最大定格、動作保証条件(動作電源電圧、動作環境等)の範囲内でご使用いただきますようお願
いいたします。特に絶対最大定格に対しては、電源投入および遮断時、各種モード切替時などの過渡状態においても、
超えることのないように十分なご検討をお願いいたします。保証値を超えてご使用された場合、その後に発生した機器
の故障、欠陥については弊社として責任を負いません。
また、保証値内のご使用であっても、半導体製品について通常予測される故障発生率、故障モードをご考慮の上、弊
社製品の動作が原因でご使用機器が人身事故、火災事故、社会的な損害などを生じさせない冗長設計、延焼対策設計、
誤動作防止設計などの システム上の対策を講じていただきますようお願いいたします。
(6) 製品取扱い時、実装時およびお客様の工程内における外的要因（ESD、EOS、熱的ストレス、機械的ストレス）による
故障や特性変動を防止するために、使用上の注意事項の記載内容を守ってご使用ください。
また、防湿包装を必要とする製品は、保存期間、開封後の放置時間など、個々の仕様書取り交わしの折に取り決めた
条件を守ってご使用ください。
(7) 本書の一部または全部を弊社の文書による承諾なしに、転載または複製することを堅くお断りいたします。
090506