LC717A00AJ - ON Semiconductor

注文コード No.N A 2 0 8 9 A
データシート No.NA2089 をさしかえてください。
LC717A00AJ
CMOS LSI
静電容量タッチセンサ用
容量デジタルコンバータLSI
http://onsemi.jp
概要
LC717A00AJは使い易さを追求したローコスト、ハイパフォーマンスな静電容量タッチセンサ用容
量デジタルコンバータLSIである。8チャネルの容量センサ入力を有し、各入力に対する検出状況
(ON/OFF)を内蔵ロジック回路にて判定して出力するため、各種スイッチ用途に最適である。
内蔵ロジック回路により、電源投入時や環境変化時にキャリブレーションを自動的に実施する。
加えて、ゲイン等のパラメータが初期設定されているため、弊社推奨のスイッチパターン使用時に
はLC717A00AJ単体で動作可能である。
また、必要によりI2C互換バス/SPIにより外部から設定値を調整することや、8入力に対する検出
結果を8bitの計測データとして取り出すことも可能である。
特長
・検出方式：差動容量検出方式(相互容量検出タイプ)
・入力容量分解能：fFオーダの容量変化を検出可能
・計測間隔(8差動入力)：18ms(Typ)(初期設定時)、3ms(Typ)(最速設定時)
・測定用外付け部品：不要
・消費電流：320μA(Typ)(VDD=2.8V)、740μA(Typ)(VDD=5.5V)
・電源電圧：2.6V～5.5V
・検出動作：スイッチ
・パッケージ：SSOP30
・インタフェース：I2C互換バス*またはSPI選択可能
*：I2C バスはフィリップス社の商標です。
Semiconductor Components Industries, LLC, 2013
November, 2013 Ver1.0.1
D1912HKPC 20121129-S00003/71112HK No.A2089-1/12
LC717A00AJ
絶対最大定格/Ta=＋25℃
項目
記号
定格値(VSS=0V)
unit
備考
電源電圧
VDD
－0.3～＋6.5
V
入力電圧
VIN
－0.3～VDD＋0.3
V
*1
出力電圧
VOUT
－0.3～VDD＋0.3
V
*2
許容消費電力
Pd max
160
mW
±8
mA
±40
mA
－55～＋125
℃
ピーク出力電流
合計出力電流
保存温度
IOP
IOA
Tstg
Ta=＋105℃,
基板実装時 *3
1端子あたり,
Duty比50％ *2
LSI出力合計値,
Duty比25％
*1) Cin0～7,Cref,nRST,SCL,SDA,SA,SCK,SI,nCS,GAINに適用
*2) Cdrv,Pout0～7,SDA,SO,ERROR,INTOUTに適用
*3) 単層ガラスエポキシ基板(76.1×114.3×1.6t mm)
最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。最大定格は、ストレス印加に対してのみであり、推奨動作条件を超えての機能
的動作に関して意図するものではありません。推奨動作条件を超えてのストレス印加は、デバイスの信頼性に影響を与える危険性があります。
許容動作範囲
項目
記号
動作電源電圧
VDD
電源リップル＋ノイズ
Vpp
動作温度
Topr
条件
min
typ
max
2.6
－40
25
unit
5.5
V
±20
mV
105
℃
備考
*1
*1) VDD-VSS間には、大容量のコンデンサと小容量のコンデンサを並列に挿入することを推奨する。
その場合、小容量のコンデンサは0.1μF以上とし、LSIの近くに配置すること。
電気的特性/VSS=0V,VDD=2.6～5.5V,Ta=－40～＋105℃
※1 特に記載のない限りCdrv駆動周波数はfCDRV=143kHzとする。
※2 出荷時低温測定未実施。
項目
記号
容量検出分解能
N
出力ノイズRMS
NRMS
入力オフセット
CoffRANGE
条件
min
typ
CoffRESO
容量調整分解能
Cinオフセットドリフト
CinDRIFT
ゲイン設定最小時
Cin検出感度
CinSENSE
ゲイン設定最小時
Cin端子リーク電流
ICin
Cin=Hi-Z
Cin許容寄生入力容量
CinSUB
Cin対VSS
Cdrv駆動周波数
fCDRV
Cdrv端子リーク電流
ICDRV
nRST最小パルス幅
tNRST
条件_ホールド時間
LSB
*1 *3
±8.0
pF
*1 *3
8
bit
±8
LSB
*1
0.12
LSB/fF
*2
±500
nA
30
pF
143
186
kHz
±25
±500
nA
20
10
*1 *3
μs
1
パワーオンリセット時間 tPOR
パワーオンリセット作動 tPOROP
±1.0
±25
Cdrv=Hi-Z
備考
bit
0.04
100
unit
8
ゲイン設定最小時
容量調整範囲
入力オフセット
max
ms
ms
*1
次ページへ続く。
No.A2089-2/12
LC717A00AJ
前ページより続く。
項目
記号
条件
min
typ
パワーオンリセット作動 VPOROP
0.1
条件_入力電圧
パワーオンリセット作
tVDD
max
unit
備考
V
*1
V/ms
*1
V
*1 *4
V
*5
0V→VDD
動条件_電源電圧立上り
1
レート
端子入力電圧
VIH
High入力
VIL
Low入力
VOH
High出力(IOH=＋3mA)
VOL
Low出力(IOL=－3mA)
SDA端子出力電圧
VOL_I2C
SDA Low出力(IOL=－3mA)
端子リーク電流
ILEAK
消費電流
IDD
端子出力電圧
スタンドアローン,
非タッチ時 ,VDD=2.8V
スタンドアローン,
ISTBY
*1)
*2)
*3)
*4)
*5)
*6)
非タッチ時,VDD=5.5V
スリープ処理中
0.8VDD
0.2VDD
0.8VDD
0.2VDD
0.4
V
±1
μA
*6
μA
*1 *3
μA
*3
320
390
740
900
1
設計保証値(出荷時測定未実施)
LSI内テストモードによる測定
Ta=＋25℃
nRST,SCL,SDA,SA,SCK,SI,nCS,GAINに適用
Cdrv,Pout0～7,SO,ERROR,INTOUTに適用
nRST,SCL,SDA,SA,SCK,SI,nCS,GAINに適用
No.A2089-3/12
LC717A00AJ
I2C互換バスタイミング特性/VSS=0V,VDD=2.6～5.5V,Ta=－40～＋105℃ ※出荷時低温測定未実施
項目
記号
端子名
SCLクロック周波数
fSCL
SCL
START条件ホールド時間
tHD;STA
SCLクロックLow期間
tLOW
SCL
SDA
SCL
SCLクロックHigh期間
tHIGH
リピートSTART条件
セットアップ時間
条件
min
typ
max
unit
400
0.6
μs
1.3
μs
SCL
0.6
μs
tSU;STA
SCL
SDA
0.6
μs
データホールド時間
tHD;DAT
データセットアップ時間
tSU;DAT
SDA,SCL立上り/立下り時間
tr/tf
SCL
SDA
SCL
SDA
SCL
SDA
STOP条件
セットアップ時間
STOP,START間
バス開放時間
tSU;STO
tBUF
0
0.9
100
300
SCL
SDA
SCL
SDA
備考
kHz
*1
μs
ns
*1
ns
*1
0.6
μs
1.3
μs
*1
*1) 設計保証値(出荷時測定未実施)
SPIバスタイミング特性/VSS=0V,VDD=2.6～5.5V,Ta=－40～＋105℃ ※出荷時低温測定未実施
項目
記号
端子名
条件
min
typ
max
unit
fSCK
SCK
SCKクロックLow時間
tLOW
SCK
90
ns
*1
SCKクロックHigh時間
tHIGH
SCK
90
ns
*1
入力信号立上り/
立下り時間
tr/tf
ns
*1
nCSセットアップ時間
tSU;NCS
90
ns
*1
SCKクロックセットアップ
時間
データセットアップ時間
tSU;SCK
90
ns
*1
tSU;SI
20
ns
*1
データホールド時間
tHD;SI
30
ns
*1
nCSホールド時間
tHD;NCS
90
ns
*1
SCKクロックホールド時間
tHD;SCK
90
ns
*1
nCS待機パルス幅
tCPH
nCS
SCK
SI
nCS
SCK
nCS
SCK
SCK
SI
SCK
SI
nCS
SCK
nCS
SCK
nCS
90
ns
*1
80
ns
*1
80
ns
*1
0
ns
*1
0
ns
*1
nCSからの出力高インピーダ tCHZ
ンス時間
出力データ確定時間
tv
nCS
SO
SCK
SO
出力データホールド時間
tHD;SO
SCKクロックからの出力低
インピーダンス時間
tCLZ
SCK
SO
SCK
SO
5
備考
SCKクロック周波数
300
MHz
*1) 設計保証値(出荷時測定未実施)
No.A2089-4/12
LC717A00AJ
パワーオンリセット(POR)
電源投入後はLSI内部でパワーオンリセットが有効となり、パワーオンリセット時間tPOR経過後に
パワーオンリセットが解除される。この際のパワーオンリセット作動条件_電源電圧立上りレート
tVDDは1V/ms以上とすること。
パワーオンリセットの解除と同時にINTOUT端子が“High”→“Low”となるため、外部からパワーオンリ
セットが解除されたタイミングの確認が可能である。
なお、パワーオンリセット中のCin、CrefとPout端子は不定である。
VDD
tVDD
VPOROP
tPOR
tPOR
tPOROP
POR
(LSI 内部信号)
リセット
不定
リセット解除
INTOUT
VALID
Cin,
Cref,
Pout
不定
リセット
リセット解除
不定
VALID
不定
図1
I2C互換バスデータタイミング
90%
SDA
10%
90%
10%
tHD;DTA
tLOW
tSU;DTA
90% 90%
90%
SCL
tSU;STA
tHD;STA
10%
tHIGH
tr
10%
tHD;STA
90%
10% 10%
90%
10%
90%
90%
tBUF
10%
tSU;STO
90%
10%
tf
repeated START
condition
START
condition
STOP
condition
START
condition
図2
I2C互換バス通信フォーマット
・Writeフォーマット(シーケンシャルにインクリメントしたアドレスへライト可能)
START
スレーブアドレス
Write=L
ACK
レジスタアドレス(N)
ACK
スレーブ
レジスタアドレス(N)の書き込みデータ
スレーブ
ACK
レジスタアドレス(N+1)の書き込みデータ
ACK
STOP
スレーブ
スレーブ
図3
・Readフォーマット(シーケンシャルにインクリメントしたアドレスのリード可能)
START
スレーブアドレス
Write=L
ACK
レジスタアドレス(N)
ACK
スレーブ
RESTART
スレーブアドレス
Read=H
ACK
スレーブ
レジスタアドレス(N)の読み出しデータ
スレーブ
ACK
マスタ
レジスタアドレス(N+1)の読み出しデータ
ACK
マスタ
レジスタアドレス(N+2)の読み出しデータ
NACK
マスタ
図4
No.A2089-5/12
STOP
LC717A00AJ
I2C互換バススレーブアドレス
SA端子により2種類のアドレスを選択可能
SA端子入力
7bitスレーブアドレス
Low
0x16
High
バイナリ表記
0x17
8bitスレーブアドレス
00101100b (Write)
0x2C
00101101b (Read)
0x2D
00101110b (Write)
0x2E
00101111b (Read)
0x2F
SPIデータタイミング(SPI Mode 0/Mode 3)
tCPH
nCS
tSU;SCK
tSU;NCS
tHIGH
tHD;NCS
tf
tr
tLOW
tHD;SCK
SCK
tSU;SI
tHD;SI
VALID
SI
tCLZ
SO
tHD;SO
tCHZ
VALID
Hi-Z
tV
図5
SPI通信フォーマット(Mode0の例)
・Writeフォーマット(nCS=Lを保持したままシーケンシャルにインクリメントしたアドレスへライト
可能)
nCS
SCK
SI
SO
Write=L
7 6
5
4
3
2
1
0
7
6
5
4
3
2
1
0
7
6
5
4
3
2
1
0
レジスタアドレス(N)の書き込みデータ レジスタアドレス(N+1)の書き込みデータ
レジスタアドレス(N)
Hi-Z
図6
・Readフォーマット(nCS=Lを保持したままシーケンシャルにインクリメントしたアドレスのデータ
リード可能)
nCS
SCK
SI
Read=H
7 6 5
4
3
2
1
0
レジスタアドレス(N)
SO
Hi-Z
7
6
5
4
3
2
1
0
7
6
5
4
3
2
1
0
7
レジスタアドレス(N)の読み出しデータ レジスタアドレス(N+1)の読み出しデータ
図7
No.A2089-6/12
LC717A00AJ
外形図
[LC717A00AJ]
unit:mm (typ)
3421
8.0
0.5
6.4
4.4
30
12
0.5
0.22
0.15
0.1
(1.5)
1.7 MAX
(0.5)
SANYO : SSOP30(225mil)
ピン配置
ピン番号
端子名
ピン番号
端子名
1
VDD
16
Cref
2
VSS
17
ERROR
3
Non Connect *1
18
Cdrv
4
Cin4
19
INTOUT
5
Cin5
20
GAIN
6
Cin6
21
SCL/SCK
7
Cin7
22
SDA/SI
8
Pout0
23
SA/SO
9
Pout1
24
nCS
10
Pout2
25
nRST
11
Pout3
26
Non Connect *1
12
Pout4
27
Cin0
13
Pout5
28
Cin1
14
Pout6
29
Cin2
15
Pout7
30
Cin3
*1) 実装時はGNDへ接続すること
No.A2089-7/12
LC717A00AJ
ブロック図
Pout0
Cref
Pout1
Cin0
Pout2
Cin1
Pout3
Cin2
Cin3
Cin4
1st
AMP
2nd
AMP
A/D
CONVERTER
MUX
Pout4
Pout5
Pout6
Cin5
Pout7
Cin6
Cdrv
Cin7
ERROR
CONTROL
LOGIC
nCS
SCL/SCK
SDA/SI
SA/SO
INTOUT
nRST
GAIN
I2C/SPI
POR
OSCILLATOR
VDD
VSS
LC717A00AJはfFオーダの容量変化を検出可能な容量デジタルコンバータLSIである。システムクロ
ックを生成する発振回路、電源投入時にシステムをリセットするパワーオンリセット回路、入力チャ
ネルを切換えるマルチプレクサ、容量変化を検出しアナログ振幅値を出力する2段のアンプ、アナロ
グ振幅値をデジタルデータに変換するA/Dコンバータ、そしてチップ全体を制御するコントロールロ
ジックから構成される。また、必要により外部とのシリアル通信を可能とするI2C互換バス/SPIも有す
る。
No.A2089-8/12
LC717A00AJ
端子機能
端子名
I/O
端子機能
Cin0
I/O
容量センサ入力
Cin1
I/O
容量センサ入力
Cin2
I/O
容量センサ入力
Cin3
I/O
容量センサ入力
Cin4
I/O
容量センサ入力
Cin5
I/O
容量センサ入力
Cin6
I/O
容量センサ入力
Cin7
I/O
容量センサ入力
Cref
I/O
基準容量入力端子
Pout0
O
Cin0 判定結果出力
Pout1
O
Cin1 判定結果出力
Pout2
O
Cin2 判定結果出力
Pout3
O
Cin3 判定結果出力
Pout4
O
Cin4 判定結果出力
Pout5
O
Cin5 判定結果出力
Pout6
O
Cin6 判定結果出力
Pout7
O
Cin7 判定結果出力
ERROR
O
エラー発生状態出力
Cdrv
O
容量センサ駆動用出力
INTOUT
O
インタラプト出力
SCL/SCK
I
GAIN
I
nCS
I
nRST
I
端子形式
VDD
AMP
R
VSS
Buffer
VDD
Buffer
VSS
クロック入力(I2C)
/クロック入力(SPI)
VDD
次段アンプの
ゲイン初期値選択用端子
R
インタフェース選択
/チップセレクト反転入力(SPI)
外部リセット信号反転入力
VSS
VDD
R
SDA/SI
I/O
データ入出力(I2C)
/データ入力(SPI)
VSS
次ページへ続く。
No.A2089-9/12
LC717A00AJ
前ページより続く。
端子名
I/O
端子機能
端子形式
VDD
SA/SO
I/O
R
スレーブアドレス選択(I2C)
/データ出力(SPI)
VSS
VDD
電源(2.6V～5.5V) *1
VSS
GND(アース) *1 *2
Buffer
*1) VDD-VSS間には、大容量のコンデンサと小容量のコンデンサを並列に挿入することを推奨する。
その場合、小容量のコンデンサは0.1μF以上とし、LSIの近くに配置すること。
*2) 電池駆動のモバイル機器などでVSS端子が接地されていない場合は、検出感度が低下することが
ある。
端子機能詳細
●Cin0～Cin7
容量センサ入力端子。タッチスイッチのパターンなどに接続して使用する。
各Cin端子にパターンを結線し、結線されたパターンにCdrvと結線したパターンを隣接させること
で容量的に結合される。こうすることで各パターン近傍の容量変化を8bitデジタルデータとして検
出することができる。
但し、各パターンの形状や、Cdrvとの容量的な結合が適切でない場合、容量変化の検出が正常に行
えない場合がある。
LSI内部には容量変化を検出しアナログ振幅値を出力する2段のアンプがあり、Cin0～Cin7は初段ア
ンプの反転入力側に接続されている。
計測処理中において、計測対象のチャネル以外からは“Low”を出力する。
使用しない端子はオープンにすること。
●Cref
基準容量入力端子。容量センサ入力端子と同等のパターンに接続して使用する。もしくはCdrv端子
との間に容量を接続して使用する。
LSI内部には容量変化を検出しアナログ振幅値を出力する2段のアンプがあり、Crefは初段アンプの
非反転入力側に接続されている。
各Cin端子に結線されたパターンまでの配線と基板やその他配線等との間に発生する寄生容量、お
よび各Cin端子に結線されたパターンとCdrvに結線されたパターンとの間の寄生容量の影響により、
各Cin端子の容量変化の検出が正しく行えない場合がある。
このとき、CrefとCdrvとの間に適切な容量を接続することで、容量変化を検出することが可能にな
る。
但し、各Cin端子の寄生容量値の差分が極端に大きい場合には、全てのCin端子の容量変化の検出が
正常に行えない場合がある。
●Pout0～Pout7
判定結果出力端子。
Cin0～Cin7の容量検出結果をLSI内部設定のしきい値と比較し、その結果に応じて“High”または
“Low”を出力する。
No.A2089-10/12
LC717A00AJ
●ERROR
エラー発生状態出力端子。
正常動作時は“Low”を出力する。キャリブレーションエラーまたはシステムエラーが発生すると
“High”を出力し、エラーが発生したことを通知する。
●Cdrv
容量センサ駆動用出力端子。Cin0～Cin7で容量検出を行うために必要なパルス電圧を出力する。
各Cin端子に結線されたパターンに隣接して配線し、Cin0～Cin7と容量的に結合させて使用する。
●INTOUT
インタラプト出力端子。計測処理が終了するタイミングで“High”が出力される。必要に応じてメイ
ンマイコンなどに接続し、インタラプト信号として使用する。
使用しない場合はオープンとする。
●SCL/SCK
クロック入力(I2C)/クロック入力(SPI)
I2C互換バスモード時はI2C互換バスのクロック入力端子、SPIモード時はSPIのクロック入力端子と
なる。
インタフェースを使用しない場合は“High”固定とする。但し、インタフェースを使用しない場合で
も通信用の端子を基板に設けておくことを推奨する。
●GAIN
LSI内部には容量変化を検出しアナログ振幅値を出力する2段のアンプがあり、その次段アンプのゲ
イン初期値選択用端子。
LSI単体で使用する場合でも、この端子によってゲイン設定の初期値を選択できる。LSI初期化時に
端子が“Low”に固定されているならば最小設定値の7倍、“High”に固定されているならば14倍が初期
値として設定される。
●nCS
インタフェース選択/チップセレクト反転入力(SPI)
I2C互換バスとSPIの選択はこの端子により行う。LSI初期化後はI2C互換バスモードになっている。
I2C互換バスを使用する場合は“High”固定とする。SPIを使用する場合はLSI初期化後に“High” →
“Low”と入力するとSPIモードに切り替わる。その後はSPIのチップセレクト反転入力端子として使
用でき、LSIが初期化されるまでSPIモードが維持される。
インタフェースを使用しない場合は“High”固定とする。
●nRST
外部リセット信号反転入力端子。“Low”を入力している間、LSIはリセット状態となる。
リセット中は各端子(Cin0～7,Cref,Pout0～7,ERROR)が“Hi-Z”となる。
●SDA/SI
データ入出力(I2C)/データ入力(SPI)
I2C互換バスモード時はI2C互換バスのデータ入出力端子、SPIモード時はSPIのデータ入力端子となる。
インタフェースを使用しない場合は“High”固定とする。但し、インタフェースを使用しない場合で
も通信用の端子を基板に設けておくことを推奨する。
●SA/SO
スレーブアドレス選択(I2C)/データ出力(SPI)
I2C互換バスモード時はI2C互換バスのスレーブアドレス選択端子、SPIモード時はSPIのデータ出力
端子となる。
インタフェースを使用しない場合は“High”固定とする。但し、インタフェースを使用しない場合で
も通信用の端子を基板に設けておくことを推奨する。
No.A2089-11/12
LC717A00AJ
ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number
of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC’s product/patent coverage may be accessed at
www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no
warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the
application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental
damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual
performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical
experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use
as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in
which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for
any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors
harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or
death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the
part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.
(参考訳)
ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知
的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf.
SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様
の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシー
トや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性がありま
す。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致しま
す。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を
目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、
これらを使用対象としておりません。お客様が、 このような意図されたものではない、 許可されていないアプリケーション用にSCILLC製品を購入または使用した場合 、
たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、 そのような意図せぬ使用、 また未許可の使用に関連した死傷等から、直接 、
又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、
子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。
SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。
PS No.A2089-12/12