Comments
Transcript
NI 6124/6154 ユーザマニュアル - National Instruments
DAQ S シリーズ NI 6124/6154 ユーザマニュアル DAQ-STC2 S シリーズ同時サンプリングマルチファンクション I/O デバイス NI 6124/6154 ユーザマニュアル 2009 年 01 月 372613A-0112 サポート サポート 技術サポートのご案内 www.ni.com/jp/support 日本ナショナルインスツルメンツ株式会社 〒 105-0011 東京都港区芝公園 2-4-1 ダヴィンチ芝パーク A 館 4F National Instruments Corporation 11500 North Mopac Expressway Tel：0120-527196/03-5472-2970 Austin, Texas 78759-3504 USA Tel: 512 683 0100 海外オフィス イスラエル 972 3 6393737, イタリア 39 02 41309277, インド 91 80 41190000, 英国 44 (0) 1635 523545, オーストラリア 1800 300 800, オーストリア 43 662 457990-0, オランダ 31 (0) 348 433 466, カナダ 800 433 3488, 韓国 82 02 3451 3400, シンガポール 1800 226 5886, スイス 41 56 2005151, スウェーデン 46 (0) 8 587 895 00, スペイン 34 91 640 0085, スロベニア 386 3 425 42 00, タイ 662 278 6777, 台湾 886 02 2377 2222, チェコ 420 224 235 774, 中国 86 21 5050 9800, デンマーク 45 45 76 26 00, ドイツ 49 89 7413130, トルコ 90 212 279 3031, ニュージーランド 0800 553 322, ノルウェー 47 (0) 66 90 76 60, フィンランド 358 (0) 9 725 72511, フランス 01 57 66 24 24, ブラジル 55 11 3262 3599, ベルギー 32 (0) 2 757 0020, ポーランド 48 22 328 90 10, ポルトガル 351 210 311 210, マレーシア 1800 887710, 南アフリカ 27 0 11 805 8197, メキシコ 01 800 010 0793, レバノン 961 (0) 1 33 28 28, ロシア 7 495 783 6851 サポート情報の詳細については、技術サポートおよびプロフェッショナルサービスを参照してください。ナショナ ルインスツルメンツのドキュメントに関してご意見をお寄せいただく場合は、ナショナルインスツルメンツのウェ ブサイト、 ni.com/jp の右上にある Info Code に feedback とご入力ください。 © 2008–2009 National Instruments Corporation. All rights reserved. 必ずお読みください 保証 S シリーズデバイスは、受領書などの書類によって示される出荷日から 1 年間、素材および製造技術上の欠陥について保証され ます。National Instruments Corporation（以下「NI」という）は弊社の裁量により、保証期間中、欠陥があると証明される 製品を修理、交換致します。本保証は部品および労務費に及びます。 NI のソフトウェア製品が記録されている媒体は、素材および製造技術上の欠陥によるプログラミング上の問題に対して、受領書 などの書面によって示される出荷日から 90 日間保証致します。NI は、保証期間中にこのような欠陥の通知を受け取った場合、 弊社の裁量により、プログラミングの指示どおりに実行できないソフトウェア媒体を修理、交換致します。NI は、ソフトウェア の操作が中断されないこと、および欠陥のないことを保証致しません。 お客様は、保証の対象となる製品を NI に返却する前に、返品確認 (RMA: Return Material Authorization) 番号を NI から取得 し、パッケージ外に明記する必要があります。NI は、保証が及んでいる部品をお客様に返却する輸送費を負担いたします。 本書の内容については万全を期しており、技術的内容に関するチェックも入念に行っております。技術的な誤りまたは誤植が あった場合、NI は、本書を所有するお客様への事前の通告なく、本書の次の版を改訂する権利を有します。誤りと思われる個所 がありましたら、NI へご連絡ください。NI は、本書およびその内容により、またはそれに関連して発生した損害に対して、一 切責任を負いません。 NI は、ここに記載された以外、明示または黙示の保証は致しません。特に、商品性または特定用途への適合性に関する保証は致 しません。NI 側の過失または不注意により発生した損害に対するお客様の賠償請求権は、お客様が製品に支払われた金額を上限 とします。NI は、データの消失、利益の損失、製品の使用による損失、付随的または間接的損害に対して、その損害が発生する 可能性を通知されていた場合でも、一切の責任を負いません。NI の限定保証は、訴訟方式、契約上の責任または不法行為に対す る責任を問わず、過失責任を含め、適用されます。NI に対する訴訟は、訴訟原因の発生から 1 年以内に提起する必要があります。 NI は、NI の合理的に管理可能な範囲を超えた原因により発生した履行遅延に関しては一切の責任を負いません。所有者がインス トール、操作、保守に関する NI の指示書に従わなかったため、所有者による製品の改造、乱用、誤用、または不注意な行動、さ らに停電、サージ、火災、洪水、事故、第三者の行為、その他の合理的に管理可能な範囲を超えた事象により発生した損害、欠 陥、動作不良またはサービスの問題については、本書に定める保証の対象となりません。 著作権 著作権法に基づき、National Instruments Corporation（米国ナショナルインスツルメンツ社）の書面による事前の許可なく、 本書のすべてまたは一部を写真複写、記録、情報検索システムへの保存、および翻訳を含め、電子的または機械的ないかなる形 式によっても複製または転載することを禁止します。 National Instruments は他者の知的財産を尊重しており、お客様も同様の方針に従われますようお願いいたします。NI ソフト ウェアは著作権法その他知的財産権に関する法律により保護されています。NI ソフトウェアを用いて他者に帰属するソフトウェ アその他のマテリアルを複製することは、適用あるライセンスの条件その他の法的規制に従ってそのマテリアルを複製できる場 合に限り可能であるものとします。 商標 National Instruments、NI、ni.com、および LabVIEW は National Instruments Corporation（米国ナショナルインスツルメ ンツ社）の商標です。National Instruments の商標の詳細については、ni.com/legal の「Terms of Use」セクションを参照 してください。 FireWire® は Apple Inc. ( 米国アップルコンピュータ社 ) の登録商標です。本文書中に記載されたその他の製品名および企業名 は、それぞれの企業の商標または商号です。 ナショナルインスツルメンツ・アライアンスパートナー・プログラムのメンバーはナショナルインスツルメンツより独立してい る事業体であり、ナショナルインスツルメンツと何ら代理店、パートナーシップまたはジョイント・ベンチャーの関係にありま せん。 特許 National Instruments の製品 / 技術を保護する特許については、ソフトウェアで参照できる特許情報 ( ヘルプ→特許情報 )、 メディアに含まれている patents.txt ファイル、または「National Instruments Patent Notice」（ni.com/patents）のう ち、該当するリソースから参照してください。 National Instruments Corporation 製品を使用する際の警告 (1) National Instruments Corporation（以下「NI」という）の製品は、外科移植またはそれに関連する使用に適した機器の備 わった製品として、または動作不良により人体に深刻な障害を及ぼすおそれのある生命維持装置の重要な機器として設計されて おらず、その信頼性があるかどうかの試験も実行されていません。 (2) 上記を含むさまざまな用途において、不適切な要因によってソフトウェア製品の操作の信頼性が損なわれるおそれがありま す。これには、電力供給の変動、コンピュータハードウェアの誤作動、コンピュータのオペレーティングシステムソフトウェア の適合性、アプリケーション開発に使用したコンパイラや開発用ソフトウェアの適合性、インストール時の間違い、ソフトウェ アとハードウェアの互換性の問題、電子監視・制御機器の誤作動または故障、システム（ハードウェアおよび / またはソフト ウェア）の一時的な障害、予期せぬ使用または誤用、ユーザまたはアプリケーション設計者の側のミスなどがありますが、こ れに限定されません（以下、このような不適切な要因を総称して「システム故障」という）。システム故障が財産または人体に 危害を及ぼす可能性（身体の損傷および死亡の危険を含む）のある用途の場合は、システム故障の危険があるため、1 つの形式 のシステムにのみ依存すべきではありません。損害、損傷または死亡といった事態を避けるため、ユーザまたはアプリケー ション設計者は、適正で慎重なシステム故障防止策を取る必要があります。これには、システムのバックアップまたは停止が 含まれますが、これに限定されません。各エンドユーザのシステムはカスタマイズされ、NI のテスト用プラットフォームとは 異なるため、そしてユーザまたはアプリケーション設計者が、NI の評価したことのない、または予期していない方法で、NI 製 品を他の製品と組み合わせて使用する可能性があるため、NI 製品をシステムまたはアプリケーションに統合する場合は、ユー ザまたはアプリケーション設計者が、NI 製品の適合性を検証、確認する責任を負うものとします。これには、このようなシス テムまたはアプリケーションの適切な設計、プロセス、安全レベルが含まれますが、これに限定されません。 コンプライアンス 電波周波数障害に関する FCC/ カナダ規則の遵守 FCC クラスの確定 米国連邦通信委員会（FCC）では、無線通信を電磁波障害から保護するための規則を定めています。FCC は、デジタル電子機器 を、クラス A（工業・商業地のみでの利用向け）およびクラス B（住宅地または商業地での利用向け）という、二つのクラスに 分類しています。全ての当社製品が、FCC クラス A に該当します。 （カナダでは、カナダ産業省の中の通信省（DOC） 本製品を使用する場所によって、FCC 規則上の制約を受けることがあります。 が、無線障害についてこれとほぼ同様の規制をしています。 ）デジタル電子機器は、通常の運転中に微弱信号を発生しており、そ れが、ラジオ、テレビ、または他の無線機器に影響を与える可能性があります。 FCC クラス A 製品にのみ、障害および不適切な操作に関して、短い簡単な警告文が表示されます。FCC 規則では、FCC クラス A 製品が使用可能な場所に関する制限について規定しています。 詳細は、FCC の Web サイト (http://www.fcc.gov) をご覧ください。 FCC/DOC 警告 本機は電波周波数エネルギーを発生し使用するため、本機を本書および CE マーク適合宣言（the CE Mark Declaration of Conformity）* に定める指示に厳密に従って設置し使用しない場合、ラジオやテレビの受信に障害が発生するおそれがあります。 分類基準は、米国連邦通信委員会（FCC）およびカナダ通信省（DOC）とで同一です。 ナショナルインスツルメンツが明示的に認めていない変更や改変を行った場合は、FCC 規則に基づき、本機に対するユーザの操 作権が失効することがあります。 クラス A 米国連邦通信委員会 本機はテストの結果、FCC 規則第 15 条に従って、クラス A デジタル装置についての制限に適合していることが確認されていま す。これらの制限は、機器を商業用環境で使用する場合の有害な混信に対して合理的な保護を講じることを目的としています。 本機は電波周波数エネルギーを発生し使用するほか、放射の可能性があるため、マニュアルに記載のある指示に従って設置し使 用しない場合には、無線通信に有害な混信を引き起こすおそれがあります。また、住宅地域で本機を使用されますと、有害な混 信を引き起こすことがあります。このような場合、混信の排除に係る費用はその利用者が負担するものとします。 カナダ通信省 このクラス A デジタル装置は、カナダ通信省の無線障害原因機器規制（the Canadian Interference-Causing Equipment Regulations）の定める要件を全て充足しています。 Cet appareil numérique de la classe A respecte toutes les exigences du Règlement sur le matériel brouilleur du Canada. EU 指令へのコンプライアンス EU 域内のユーザは、CE マークコンプライアンススキームに関する情報 * については、メーカの適合宣言（Declaration of Conformity: DoC）をご参照ください。追加の規制コンプライアンス情報についは、この製品の DoC をご参照ください。この 製品の DoC は、ni.com/Certification において、製品の型番または製品シリーズを検索し、Certification 内の適切なリンク をクリックして取得できます。 ＊ CE マーク適合宣言には、ユーザまたは設置責任者にとって重要な補足情報や指示が含まれています。 目次 このマニュアルについて 表記規則 .....................................................................................................................................................xiii 関連ドキュメント ...................................................................................................................................xiv 第1章 はじめに NI-DAQmx をインストールする.......................................................................................................1-1 その他のソフトウェアをインストールする ..................................................................................1-1 ハードウェアを取り付ける .................................................................................................................1-1 デバイスセルフキャリブレーション ................................................................................................1-2 デバイスピン配列 ...................................................................................................................................1-2 デバイスの仕様 .......................................................................................................................................1-2 第2章 DAQ システムの概要 DAQ ハードウェア ................................................................................................................................2-2 DAQ-STC2 ..............................................................................................................................2-3 キャリブレーション回路 ......................................................................................................................2-4 内部またはセルフキャリブレーション..........................................................................2-4 外部キャリブレーション ....................................................................................................2-5 信号調節 .....................................................................................................................................................2-5 センサとトランスデューサ .................................................................................................................2-5 ソフトウェアでデバイスをプログラミングする..........................................................................2-6 第3章 I/O コネクタ NI 6124 I/O コネクタ信号の説明 .....................................................................................................3-1 NI 6154 I/O コネクタ信号の説明 .....................................................................................................3-2 +5 V 電源 ...................................................................................................................................................3-3 第4章 アナログ入力 アナログ入力端子構成 ..........................................................................................................................4-2 入力の極性とレンジ...............................................................................................................................4-3 動作電圧範囲 ............................................................................................................................................4-4 AI データ集録方法 ..................................................................................................................................4-4 アナログ入力トリガ...............................................................................................................................4-6 © National Instruments Corporation vii NI 6124/6154 ユーザマニュアル 目次 アナログ入力信号を接続する ............................................................................................................ 4-6 信号ソースのタイプ ............................................................................................................ 4-7 接地基準型信号ソースの差動接続 .................................................................................. 4-8 コモンモード信号除去に関する注意事項 ................................................... 4-9 非基準型信号ソースまたは浮動型信号ソースの差動接続 ...................................... 4-9 DC カプリング .................................................................................................... 4-10 AC カプリング .................................................................................................... 4-11 配線に関する注意事項 ........................................................................................................ 4-11 差動モードでドリフトを最小限に抑える..................................................................... 4-12 アナログ入力タイミング信号 ............................................................................................................ 4-13 AI サンプルクロック信号 .................................................................................................. 4-14 内部ソースを使用する ...................................................................................... 4-14 外部ソースを使用する ...................................................................................... 4-15 AI サンプルクロック信号を出力端子に経路設定する ............................ 4-15 その他のタイミング要件 .................................................................................. 4-15 AI サンプルクロックタイムベース信号 ........................................................................ 4-16 AI 変換クロック信号 ........................................................................................................... 4-16 内部ソースを使用する ...................................................................................... 4-17 外部ソースを使用する ...................................................................................... 4-17 AI 変換クロック信号を出力端子に経路設定する..................................... 4-17 AI 変換クロックタイムベース信号 ................................................................................. 4-17 AI ホールド完了イベント信号.......................................................................................... 4-17 AI 開始トリガ信号 ................................................................................................................ 4-18 デジタルソースを使用する ............................................................................. 4-18 アナログソースを使用する ............................................................................. 4-18 AI 開始トリガを出力端子に経路設定する .................................................. 4-19 AI 基準トリガ信号 ................................................................................................................ 4-19 デジタルソースを使用する ............................................................................. 4-20 アナログソースを使用する ............................................................................. 4-20 AI 基準トリガ信号を出力端子に経路設定する ......................................... 4-20 AI アプリケーションソフトウェアについて ................................................................................. 4-21 第5章 アナログ出力 出力信号のグリッチを抑える ............................................................................................................ 5-2 AO データの生成方法 .......................................................................................................................... 5-2 アナログ出力トリガ .............................................................................................................................. 5-4 アナログ出力信号を接続する ............................................................................................................ 5-4 波形生成のタイミング信号 ................................................................................................................. 5-6 AO サンプルクロック信号................................................................................................ 5-6 内部ソースを使用する ...................................................................................... 5-6 外部ソースを使用する ...................................................................................... 5-7 AO サンプルクロック信号を出力端子に経路設定する ......................... 5-7 その他のタイミング要件 .................................................................................. 5-7 NI 6124/6154 ユーザマニュアル viii ni.com/jp 目次 AO サンプルクロックタイムベース信号......................................................................5-8 AO 開始トリガ信号 .............................................................................................................5-9 デジタルソースを使用する ..............................................................................5-9 アナログソースを使用する ..............................................................................5-10 AO 開始トリガ信号を出力端子に経路設定する .......................................5-10 AO 一時停止トリガ信号.....................................................................................................5-10 デジタルソースを使用する ..............................................................................5-11 アナログソースを使用する ..............................................................................5-11 AO アプリケーションソフトウェアについて ..............................................................................5-11 第6章 デジタル I/O 非絶縁デバイスのデジタル I/O .........................................................................................................6-1 非絶縁デバイスのスタティック DIO .............................................................................6-2 非絶縁デバイスのデジタル波形トリガ..........................................................................6-3 非絶縁デバイスのデジタル波形集録 ..............................................................................6-4 DI サンプルクロック信号 .................................................................................6-4 非絶縁デバイスのデジタル波形生成 ..............................................................................6-5 DO サンプルクロック信号 ..............................................................................6-5 非絶縁デバイスの I/O 保護 ...............................................................................................6-7 非絶縁デバイスのプログラム可能な電源投入時の状態 ...........................................6-7 非絶縁デバイスの DI 変化検出 .........................................................................................6-8 非絶縁デバイスの DI 変化検出アプリケーション ....................................6-9 非絶縁デバイスでデジタル I/O 信号を接続する........................................................6-9 非絶縁デバイス上の DIO アプリケーションソフトウェアについて ...................6-10 絶縁デバイスのデジタル I/O..............................................................................................................6-11 絶縁デバイスのスタティック DIO..................................................................................6-11 絶縁デバイスの I/O 保護 ....................................................................................................6-12 絶縁デバイスにデジタル I/O 信号を接続する ............................................................6-12 絶縁デバイス上の DIO アプリケーションソフトウェアについて .......................6-13 第7章 カウンタ カウンタ入力アプリケーション.........................................................................................................7-2 エッジをカウントする.........................................................................................................7-2 シングルポイント（オンデマンド）エッジカウント .............................7-2 バッファ型（サンプルクロック）エッジカウント ..................................7-3 カウント方向を制御する ..................................................................................7-4 パルス幅測定 ..........................................................................................................................7-4 単一パルス幅測定 ................................................................................................7-4 バッファ型パルス幅測定 ..................................................................................7-5 周期測定 ...................................................................................................................................7-6 単一周期測定.........................................................................................................7-6 バッファ型周期測定 ...........................................................................................7-7 © National Instruments Corporation ix NI 6124/6154 ユーザマニュアル 目次 半周期測定 .............................................................................................................................. 7-8 単一半周期測定.................................................................................................... 7-8 バッファ型半周期測定 ...................................................................................... 7-8 周波数測定 .............................................................................................................................. 7-9 周波数測定方法を選択する ............................................................................. 7-13 位置測定 .................................................................................................................................. 7-14 位相差出力エンコーダによる測定 ................................................................ 7-14 2 パルスエンコーダによる測定 ..................................................................... 7-17 バッファ型（サンプルクロック）位置測定............................................... 7-17 2 信号エッジ間隔測定 ......................................................................................................... 7-18 単一 2 信号エッジ間隔測定 ............................................................................. 7-18 バッファ型 2 信号エッジ間隔測定 ................................................................ 7-19 カウンタ出力アプリケーション ........................................................................................................ 7-20 簡易パルス生成 ..................................................................................................................... 7-20 単一パルス生成.................................................................................................... 7-20 開始トリガによる単一パルス生成 ................................................................ 7-20 再トリガ可能な単一パルス生成..................................................................... 7-21 パルス列生成.......................................................................................................................... 7-22 連続パルス列生成 ............................................................................................... 7-22 有限パルス列生成 ............................................................................................... 7-23 周波数の生成.......................................................................................................................... 7-23 周波数発生器を使用する .................................................................................. 7-23 周波数分周 .............................................................................................................................. 7-24 ETS のパルス生成 .................................................................................................................. 7-25 カウンタタイミング信号 ..................................................................................................................... 7-26 Counter n Source 信号 ................................................................................................... 7-26 信号を Counter n Source に経路設定する ............................................. 7-27 Counter n Source を出力端子に経路設定する...................................... 7-27 Counter n Gate 信号 ....................................................................................................... 7-27 信号を Counter n Gate に経路設定する ................................................. 7-27 Counter n Gate を出力端子に経路設定する.......................................... 7-28 Counter n Aux 信号 .......................................................................................................... 7-28 信号を Counter n Aux に経路設定する .................................................... 7-28 Counter n A、Counter n B、Counter n Z 信号 ................................................... 7-29 信号を A、B、Z カウンタ入力に経路設定する ........................................ 7-29 Counter n Z 信号を出力端子に接続する................................................... 7-29 Counter n Up_Down 信号 ............................................................................................. 7-29 Counter n HW Arm 信号 ................................................................................................. 7-29 信号を Counter n HW Arm 入力に経路設定する .................................. 7-30 Counter n Internal Output and Counter n TC 信号 ......................................... 7-30 Counter n Internal Output を出力端子に経路設定する.................... 7-30 周波数出力信号 ..................................................................................................................... 7-31 周波数出力を端子に経路設定する ................................................................ 7-31 NI 6124/6154 ユーザマニュアル x ni.com/jp 目次 デフォルトのカウンタ / タイマピン配列 .......................................................................................7-31 カウンタトリガ .......................................................................................................................................7-31 その他のカウンタの機能 ......................................................................................................................7-32 カウンタをカスケード接続する .......................................................................................7-32 カウンタフィルタ .................................................................................................................7-32 プリスケール ..........................................................................................................................7-34 重複カウント防止 .................................................................................................................7-34 正常に動作するアプリケーションの例（重複カウントなし）..............7-35 不正に動作するアプリケーションの例（重複カウント）.......................7-36 重複カウントを防止するアプリケーションの例 ......................................7-36 重複カウント防止を使用する条件 .................................................................7-37 NI-DAQmx で重複カウント防止を有効にする .........................................7-37 同期モード...............................................................................................................................7-37 80 MHz ソースモード........................................................................................7-38 その他の内部ソースモード ..............................................................................7-38 外部ソースモード ................................................................................................7-39 第8章 プログラム可能な機能的インタフェース（PFI） 非絶縁デバイスの PFI............................................................................................................................8-1 絶縁デバイスの PFI ................................................................................................................................8-3 PFI 端子をタイミング入力信号として使用する ...........................................................................8-4 PFI 端子を使用してタイミング出力信号をエクスポートする .................................................8-5 PFI 端子をスタティックデジタル入力および出力として使用する ........................................8-6 PFI 入力信号を接続する .......................................................................................................................8-7 PFI フィルタ..............................................................................................................................................8-7 I/O 保護 .....................................................................................................................................................8-9 プログラム可能な電源投入時の状態 ................................................................................................8-9 第9章 デジタル接続とクロック生成 クロック経路設定 ...................................................................................................................................9-1 80 MHz タイムベース .........................................................................................................9-2 20 MHz タイムベース .........................................................................................................9-2 100 kHz タイムベース ........................................................................................................9-2 外部基準クロック .................................................................................................................9-2 10 MHz 基準クロック .........................................................................................................9-3 複数のデバイスを同期化する .............................................................................................................9-3 リアルタイムシステムインテグレーション（RTSI）....................................................................9-4 RTSI コネクタのピン配列....................................................................................................9-4 RTSI を出力として使用する ...............................................................................................9-5 RTSI 端子をタイミング入力信号として使用する .......................................................9-6 RTSI フィルタ..........................................................................................................................9-6 © National Instruments Corporation xi NI 6124/6154 ユーザマニュアル 目次 PXI クロックおよびトリガ信号 ......................................................................................................... 9-8 PXI_CLK10 ............................................................................................................................. 9-8 PXI トリガ ............................................................................................................................... 9-8 PXI_STAR トリガ .................................................................................................................. 9-8 PXI_STAR フィルタ .............................................................................................................. 9-9 ソフトウェアで信号を接続する ........................................................................................................ 9-10 第 10 章 バスインタフェース MITE および DAQ-PnP ........................................................................................................................ 10-1 PXI に関する注意事項 ........................................................................................................................... 10-1 PXI クロックおよびトリガ信号 ....................................................................................... 10-1 PXI Express ............................................................................................................................ 10-1 データの転送方法 .................................................................................................................................. 10-2 データ転送方法を DMA と IRQ の間で切り替える .................................................. 10-2 第 11 章 トリガ デジタルソースによるトリガ ............................................................................................................ 11-1 アナログソースによるトリガ ............................................................................................................ 11-2 アナログ入力チャンネル.................................................................................................... 11-3 アナログトリガの動作 ........................................................................................................ 11-3 アナログトリガの種類.......................................................................................................................... 11-3 アナログトリガの確度.......................................................................................................................... 11-6 付録 A デバイス特有の情報 付録 B 技術サポートおよびプロフェッショナルサービス 用語集 索引 NI 6124/6154 ユーザマニュアル xii ni.com/jp このマニュアルについて 『NI 6124/6154 ユーザマニュアル』には、NI-DAQmx 8.8 以降での S シ リーズ NI 6124 および NI 6154 データ集録 (DAQ) デバイスの使用方法に 関する情報が記載されています。 表記規則 このマニュアルでは、以下の表記規則を使用しています。 <> 山括弧内の数字間にある省略符号は、ビットまたは信号名に関連する値の 範囲を示します（例：AO <3..0>）。 → 矢印（→）は、ネストされたメニュー項目やダイアログボックスのオプショ ンを順に選択する操作を示します。たとえば、ファイル→ページ設定→オプ ションと表記されている場合は、まずファイルメニューをプルダウンし、次 にページ設定項目を選択し、最後にダイアログボックスでオプションを選 択します。 このアイコンは、注意すべき重要な情報を示します。 このアイコンは、身体の損傷、データの損失、システムのクラッシュを防 止するための注意事項であることを示します。製品にこの記号が付いてい る場合は、『はじめにお読みください : 安全対策と電磁両立性について』 というドキュメントを参照して必要な安全対策を講じてください。 太字 太字のテキストは、メニュー項目やダイアログボックスオプションなど、 ソフトウェアでユーザが選択またはクリックする必要のある項目を示しま す。太字のテキストは、パラメータ名も示します。 斜体 斜体のテキストは、変数、強調、または重要な概念の説明を示します。ま た、ユーザが入力する必要がある語または値のプレースホルダも示しま す。 monospace このフォントのテキストは、キーボードから入力する必要があるテキスト や文字、コードの一部、プログラム例、構文例を示します。また、ディス クドライブ名、パス名、ディレクトリ名、プログラム名、サブプログラム 名、サブルーチン名、デバイス名、関数名、演算名、変数名、ファイル名 と拡張子にも使用します。 プラットフォーム 特定のプラットフォームを表し、そのすぐ後の記述はそのプラットフォー ムのみに適用されることを示します。 © National Instruments Corporation xiii NI 6124/6154 ユーザマニュアル このマニュアルについて 関連ドキュメント 各アプリケーションソフトウェアとドライバには、計測および測定デバイ ス制御用のアプリケーション作成に関する情報が含まれています。以下に 挙げたドキュメントは、NI-DAQmx 8.8 以降、および該当する場合は NI アプリケーションソフトウェアのバージョン 7.1 以降の搭載を前提として います。 Windows 用 NI-DAQmx 『DAQ スタートアップガイド』は、Windows 用 NI-DAQmx ソフトウェ アおよび NI-DAQmx でサポートされる DAQ デバイスをインストールす る方法とデバイスが正しく動作しているかどうかを確認する方法を説明し ます。スタート→すべてのプログラム→ National Instruments → NI-DAQ → DAQ スタートアップガイドを選択します。 『NI-DAQ Readme』には、このバージョンの NI-DAQmx でサポートさ れているデバイスのリストがあります。スタート→すべてのプログラム→ National Instruments → NI-DAQ → NI-DAQ Readme を選択します。 『NI-DAQmx ヘルプ』には、計測の概念や、NI-DAQmx の主要概念、お よびすべてのプログラミング環境に適用される共通アプリケーションにつ いての一般情報が記載されています。スタート→すべてのプログラム→ National Instruments → NI-DAQ → NI-DAQmx ヘルプを選択します。 LabVIEW はじめてご使用になる場合は、『LabVIEW スタートアップガイド』をお 読みになり、LabVIEW のグラフィカルなプログラミング環境とデータ集 録および計測器制御アプリケーションの作成に使用する LabVIEW の基本 機能について確認してください。『LabVIEW スタートアップガイド』は、 スタート→すべてのプログラム→ National Instruments → LabVIEW → LabVIEW マニュアルを選択するか、labview¥manuals ディレクトリで LV_Getting_Started.pdf を開くことでアクセスできます。 LabVIEW でヘルプ→ LabVIEW ヘルプを検索を選択して『LabVIEW ヘ ルプ』を開くと、LabVIEW のプログラミング概念や、LabVIEW の段階 的な使用手順、LabVIEW の VI、関数、パレット、メニュー、およびツー ルに関するリファレンス情報が記載されています。NI-DAQmx について の情報は、『LabVIEW ヘルプ』の目次タブで以下の場所を参照します。 • LabVIEW スタートアップガイド→ DAQ 入門―LabVIEW で DAQ ア シスタントを使用して NI-DAQmx 計測を行う方法を説明するチュー トリアルや概要が含まれています。 • VI と関数のリファレンス→計測 I/O VI および関数―LabVIEW NI-DAQmx VI およびプロパティについて記載されています。 NI 6124/6154 ユーザマニュアル xiv ni.com/jp このマニュアルについて • 計測を実行する― 一般的な計測や、計測の基本、NI-DAQmx の主要 概念、デバイスの注意事項など、LabVIEW で測定データを集録およ び解析するのに必要な概念や操作手順についての情報が提供されてい ます。 LabWindows/CVI 『LabWindows/CVI Help』の Data Acquisition ブックには、 NI-DAQmx の計測の概念が記載されています。このブックには、DAQ ア シスタントを使用した測定タスクの作成方法を段階的に説明する 「Taking an NI-DAQmx Measurement in LabWindows/CVI」も含まれ ています。LabWindowsTM/CVITM で、Help → Contents を選択してから、 Using LabWindows/CVI → Data Acquisition を選択します。 LabWindows/CVI Help の NI-DAQmx Library ブックには、 NI-DAQmx の API の概要および関数リファレンスが含まれています。 『LabWindows/CVI Help』で、Library Reference → NI-DAQmx Library を選択します。 Measurement Studio Visual C++、Visual C#、または Visual Basic .NET を使用して、 Measurement Studio で NI-DAQmx 対応のデバイスをプログラムする 場合、MAX または Visual Studio .NET 内から DAQ アシスタントを起動 してチャンネルおよびタスクを対話的に作成できます。タスクまたはチャ ンネルを基準にして Measurement Studio で構成コードを生成できま す。コード生成の詳細については、『DAQ アシスタントヘルプ』を参照し てください。また、NI-DAQmx API を使用して、チャンネルおよびタスク を作成したり、アプリケーション開発環境（ADE）で独自のアプリケー ションを作成することもできます。 NI-DAQmx メソッドおよびプロパティのヘルプについては、 『NI Measurement Studio Help』に含まれる NI-DAQmx .NET クラスラ イブラリ、または NI-DAQmx Visual C++ クラスライブラリを参照してく ださい。Measurement Studio でプログラミングを行う一般的な情報に ついては、『Microsoft Visual Studio .NET ヘルプ』に完全に統合された 『NI Measurement Studio Help』を参照してください。Visual Studio .NET でこのヘルプファイルを参照するには、Measurement Studio → NI Measurement Studio Help を選択します。 © National Instruments Corporation xv NI 6124/6154 ユーザマニュアル このマニュアルについて Visual C++、Visual C#、または Visual Basic .NET でアプリケーション を作成するには、以下の一般的な手順に従ってください。 1. Visual Studio .NET では、ファイル→新規→プロジェクトを選択して 新規のプロジェクトダイアログボックスを起動します。 2. プログラムを作成する言語用の Measurement Studio フォルダを検 索します。 3. プロジェクトタイプを選択します。DAQ タスクをこの手順の一部と して追加します。 ANSI C―NI アプリケーションソフトウェア不使用 NI-DAQmx ヘルプには、API の概要と計測の概念についての一般情報が 含まれています。スタート→すべてのプログラム→ National Instruments → NI-DAQ → NI-DAQmx ヘルプを選択します。 『NI-DAQmx C Reference Help』は、計測、集録、および制御アプリ ケーションを開発するために、ナショナルインスツルメンツのデータ集録 デバイスと使用する NI-DAQmx Library 関数について説明しています。 スタート→すべてのプログラム→ National Instruments → NI-DAQ → NI-DAQmx C Reference Help を選択します。 .NET 言語―NI アプリケーションソフトウェア不使用 Microsoft .NET Framework バージョン 1.1 以降では、Measurement Studio なしで Visual C# および Visual Basic .NET を使用して、 NI-DAQmx でアプリケーションを作成できます。API 関連のドキュメント をインストールするには、Microsoft Visual Studio .NET 2003 または Microsoft Visual Studio 2005 のどちらかが必要です。 インストールされたドキュメントには、NI-DAQmx API 概要、測定タスク と概念、および関数のリファレンスが含まれています。このヘルプは、 Visual Studio .NET ドキュメントに完全に統合されています。NI-DAQmx .NET のドキュメントを参照するには、スタート→すべてのプログラム→ National Instruments → NI-DAQ → NI-DAQmx .NET Reference Help にアクセスしてください。NI Measurement Studio Help → NI Measurement Studio .NET Class Library → Reference を選択して、 関数リファレンスを参照してください。NI Measurement Studio Help → NI Measurement Studio .NET Class Library → Using the Measurement Studio .NET Class Libraries を選択して、NI-DAQmx を Visual C# および Visual Basic .NET と使用する概念に関するトピックを参 照します。 Visual Studio 内から同じヘルプトピックを参照するには、ヘルプ→目次 を選択します。フィルタ条件ドロップダウンリストから Measurement Studio を選択して、上記の手順に従ってください。 NI 6124/6154 ユーザマニュアル xvi ni.com/jp このマニュアルについて デバイスドキュメントと仕様 『NI 6124 仕様』および『NI 6154 仕様』のドキュメントには、NI 6124 と NI 6154 S シリーズデバイスの全仕様がそれぞれ記載されています。 サポートデバイスとアクセサリのデバイス端子の説明、仕様、機能、操作 方法が記載されたドキュメント（PDF とヘルプファイル）は、デバイス ドキュメントが収録されている NI-DAQmx の CD で参照できます。これ らのドキュメントを参照するには、CD をコンピュータに挿入して Device Documentation ディレクトリを開き、日本語デバイスドキュメ ントのショートカットをダブルクリックします。 トレーニングコース NI では、NI 製品を使用してアプリケーション開発を手がけるお客様をお 手伝いするトレーニングコースを提供しています。コースへのお申し込み 方法や、コースの詳細については、ni.com/jp/training を参照してく ださい。 技術サポートのウェブサイト その他のサポートについては、ni.com/jp/support または ni.com/ zone を参照してください。 メモ これらのドキュメントは、ni.com/manuals からダウンロードできます。 DAQ の仕様書や DAQ マニュアルの一部は PDF 形式で利用可能です。 PDF を表示するには、Adobe Reader を使用してください。Adobe Reader をダウンロードするには、アドビシステムズ社のホームページ （www.adobe.com/jp）にアクセスしてください。更新されたドキュメン トリソースについては、ni.com/manuals でナショナルインスツルメン ツの製品マニュアルライブラリを参照してください。 © National Instruments Corporation xvii NI 6124/6154 ユーザマニュアル 1 はじめに NI 6124 および NI 6154 は、DAQ-STC2 ASIC を使用する同時サンプリン グマルチファンクション I/O デバイス（S シリーズ）です。 NI 6124 S シリーズは、PXI Express 接続、4 つの同時サンプリング 16 ビットアナログ入力、2 つの 16 ビット電圧アナログ出力、双方向 DIO 24 ライン、および 2 つの汎用 32 ビットカウンタ / タイマを装備する非絶縁 デバイスです。 NI 6154 S シリーズは、4 つの絶縁差動 16 ビットアナログ入力、4 つの絶 縁 16 ビットアナログ出力、DI 6 ライン、DO 4 ライン、および 2 つの汎 用 32 ビットカウンタ / タイマを装備する絶縁 PCI デバイスです。 デバイスをまだ取り付けていない場合は、『DAQ スタートアップガイド』 を参照してください。S シリーズデバイスシリーズで設定されている仕様 については、ni.com/manuals でデバイスの仕様書を参照してください。 DAQ デバイスを取り付ける前に、そのデバイスで使用する予定のソフト ウェアをインストールする必要があります。 NI-DAQmx をインストールする ni.com/manuals からダウンロードできる『DAQ スタートアップガイ ド』では、ソフトウェアとハードウェアのインストール、チャンネルとタ スクの構成、およびアプリケーション開発を開始する方法が NI-DAQmx ユーザ用に段階的に説明されています。 その他のソフトウェアをインストールする その他のソフトウェアを使用する場合は、ソフトウェアに付属のインス トール手順を参照してください。 ハードウェアを取り付ける 『DAQ スタートアップガイド』には、ソフトウェア特有でないアクセサ リとケーブル、および PCI、PXI Express デバイスの取り付け方に関する 情報が含まれています。 © National Instruments Corporation 1-1 NI 6124/6154 ユーザマニュアル 第1章 はじめに デバイスセルフキャリブレーション NI は、S シリーズデバイスの取り付け後と周囲温度が変化した時に、セ ルフキャリブレーションを実行することを推奨しています。セルフキャリ ブレーションは、推奨されるウォームアップ時間が経過した後に実行する 必要があります。ご使用のデバイスのウォームアップ時間については、デ バイスの仕様書を参照してください。この機能はデバイスのオンボード基 準電圧を測定し、操作環境での短期変動により発生するエラーを補正する ためにセルフキャリブレーション定数を調整します。デバイスのセルフ キャリブレーションを実行する際は、すべての外部信号を切断してくださ い。 以下の手順に従って、Measurement & Automation Explorer（MAX） を使用してセルフキャリブレーションを開始することができます。 1. 2. 3. MAX を起動します。 マイシステム→デバイスとインタフェース→ NI-DAQmx デバイス→ ご使用のデバイスを選択します。 以下のいずれかの方法で、セルフキャリブレーションを開始します。 • • MAX の右上隅でセルフキャリブレーションをクリックします。 MAX のツリー構図でデバイス名を右クリックし、ドロップダウ ンメニューからセルフキャリブレーションを選択します。 メモ 『NI-DAQmx ヘルプ』の「デバイスキャリブレーション」またはバージョン 8.0 以降の『LabVIEW ヘルプ』で説明されているように、NI-DAQmx でプログラ ムによってセルフキャリブレーションを実行することも可能です。 デバイスピン配列 NI 6124 および NI 6154 デバイスのピン配列は、付録 A の「デバイス特 有の情報」を参照してください。 デバイスの仕様 ご使用の NI 6124 および NI 6154 デバイスの仕様に関する詳細は、 NI-DAQ Device Document Browser や ni.com/manuals から利用可能 な『NI 6124 仕様』または『NI 6154 仕様』を参照してください。 NI 6124/6154 ユーザマニュアル 1-2 ni.com/jp 2 DAQ システムの概要 図 2-1 は、トランスデューサ、信号調節、さまざまなデバイスをアクセサ リに接続するケーブル、S シリーズデバイス、およびプログラミングソフ トウェアを含む、標準の DAQ システムのセットアップを示します。デバ イスおよびそのデバイスに互換性のあるアクセサリのリストについては、 付録 A の「デバイス特有の情報」を参照してください。 4 3 2 + V – 1 1 2 3 5 センサとトランスデューサ 信号調節 ケーブルアセンブリ 図 2-1 © National Instruments Corporation 2-1 4 5 DAQ ハードウェア PC/ シャーシと DAQ ソフトウェア 標準の DAQ システム NI 6124/6154 ユーザマニュアル 第2章 DAQ システムの概要 DAQ ハードウェア DAQ ハードウェアは、信号のデジタル化、アナログ出力信号生成のため の D/A 変換の実行、およびデジタル I/O 信号の測定と制御を行います。 以下のセクションには、DAQ ハードウェアの特定のコンポーネントの詳 細が記載されています。 図 2-2 は、非絶縁 S シリーズ（NI 6124）デバイスのコンポーネントを示 しています。 ࠕ࠽ࡠࠣജ I/Oࠦࡀࠢ࠲ ࠕ࠽ࡠࠣജ ࠺ࠫ࠲࡞I/O ࠺ࠫ࠲࡞ ⚻〝⸳ቯ ࡃࠬ ࠗࡦ࠲ࡈࠚࠬ ࡃࠬ ࠞ࠙ࡦ࠲ RTSI PFI 図 2-2 NI 6124/6154 ユーザマニュアル 2-2 一般的な NI 6124 ブロック図 ni.com/jp 第2章 DAQ システムの概要 （NI 6154 のみ）S シリーズ非絶縁ハードウェアには、バンクおよびチャン ネル間絶縁も装備されています。絶縁型 DAQ ハードウェアにより、危険 電圧に対する保護の向上、コモンモード電圧の除去、グランドループやそ れに関連したノイズの除去が可能になります。図 2-3 は、絶縁 S シリーズ （NI 6154）デバイスのコンポーネントを示しています。 A ⛘✼ ࡃࠕ ࠕ࠽ࡠࠣജ AI GND A AO GND A I/Oࠦࡀࠢ࠲ ࠕ࠽ࡠࠣജ ࠺ࠫ࠲࡞ ࠕࠗ࠰࠲ ࠞ࠙ࡦ࠲ PFI/ࠬ࠲࠹ࠖ࠶ࠢ DI P0.GND ࠺ࠫ࠲࡞ ⚻〝⸳ቯ ࡃࠬࠗࡦ ࠲ࡈࠚࠬ ࡃࠬ RTSI P0 PFI/ࠬ࠲࠹ࠖ࠶ࠢ DO P1.GND P1 図 2-3 一般的な NI 6154 ブロック図 DAQ-STC2 DAQ-STC2 は、S シリーズデータ集録ハードウェアに高性能のデジタル エンジンを実装しています。このエンジンの重要な特徴には以下が含まれ ています。 • • • • • • 柔軟な AI と AO サンプルおよび変換タイミング 多くのトリガモード 独立した AI、AO、DI、および DO FIFO RTSI 信号の生成と接続による複数デバイスの同期化 内部 / 外部タイミング信号の生成と接続 ハードウェアゲート機能を持つ 2 つの柔軟な 32 ビットカウンタ / タイマモジュール © National Instruments Corporation 2-3 NI 6124/6154 ユーザマニュアル 第2章 DAQ システムの概要 • • • • • • デジタル波形の集録 / 生成 スタティック DIO 信号 True 5 V 高電流駆動 DO クロック同期のための PLL PCI/PXI インタフェース すべての集録 / 生成機能用の独立したスキャタ / ギャザ DMA コント ローラ キャリブレーション回路 キャリブレーションとは、測定関連のエラーを減少させるため、測定デバ イスを調整する処理のことです。キャリブレーションを行わないと、時間 と温度の変化の影響を受けてデバイスの測定結果がドリフトします。キャ リブレーションでこれらの変化を調整することにより、測定確度を向上さ せ、製品の必要な仕様を満たすことができます。 DAQ デバイスには、調整を行い、測定で最適な確度を実現する高確度の アナログ回路があります。キャリブレーションは、これらのアナログ回路 でデバイス測定に行うべき調整内容を決定します。キャリブレーションで は、高確度の測定ソースの既知の値がデバイスの集録または生成する値と 比較されます。既知の値と測定値の間の差異を最小化する調整値は、キャ リブレーション定数としてデバイスの EEPROM に保存されます。測定を 実行する前に、これらの定数は EEPROM から読み出され、デバイス上の キャリブレーションハードウェアの調整に使用されます。NI-DAQmx で は、これに必要なタイミングと、これを自動的に行うことを決定します。 NI-DAQmx を使用していない場合、これらの値を手動で負荷する必要が あります。 S シリーズのデバイスは、内部キャリブレーション（セルフキャリブレー ション）または外部キャリブレーションの 2 つの方法でキャリブレー ションを行うことができます。 内部またはセルフキャリブレーション セルフキャリブレーションは、デバイス上の高確度で安定性の高い内部基 準と比較してデバイスを調整する処理です。セルフキャリブレーション は、自動キャリブレーションまたは一部の計測器で検出されるオートゼロ に似ています。周囲温度など環境条件の著しい変化が考えられる場合は、 常にセルフキャリブレーションを実行してください。セルフキャリブレー ションを実行するには、ドライバソフトウェアに含まれているセルフキャ リブレーションの関数または VI を使用します。セルフキャリブレーショ ンは外部接続を必要としません。 NI 6124/6154 ユーザマニュアル 2-4 ni.com/jp 第2章 DAQ システムの概要 外部キャリブレーション 外部キャリブレーションは、トレーサブルで高精度なキャリブレーション 標準器に基づいてデバイスを調整するプロセスです。デバイスの確度は、 最後に行われた外部キャリブレーションから時間が経過するにしたがって 変化します。ナショナルインスツルメンツでは、少なくとも確度の仕様に 示されている間隔でデバイスのキャリブレーションを行うことをお勧めし ます。 NI 6154 S シリーズの詳しいキャリブレーション手順については、ni.com/ calibration で Manual Calibration Procedures を選択して Isolated M/S Series Calibration Procedure を参照してください。 信号調節 センサとトランスデューサの多くでは、コンピュータベース測定システム が効果的かつ正確に信号を集録できるように信号調節を行う必要がありま す。フロントエンドの信号調節システムには、信号増幅、減衰、フィルタ 処理、電気絶縁、同時サンプリング、およびマルチプレクスなどの機能を 含めることができます。さらに、適切で正確な操作のために、トランス デューサの多くで励起電流 / 電圧、ブリッジ構成、線形化、または高増幅 が必要となります。そのため、ほとんどのコンピュータベース測定システ ムには、プラグインデータ集録 DAQ デバイスに加えて何らかの信号調節 があります。 センサとトランスデューサ センサは電気信号を生成して温度、力、音、光などの物理現象を測定しま す。一般的に使用されるセンサには、歪みゲージ、熱電対、サーミスタ、 角エンコーダ、リニアエンコーダ、抵抗温度検出器（RTD）があります。 これらの様々なトランスデューサからの信号を測定するには、DAQ デバ イスが受信できる形式に変換する必要があります。たとえば、熱電対の出 力電圧は多くの場合非常に小さくノイズの影響を受けやすいため、デジタ ル化する前に増幅するかフィルタ処理を行う必要がある場合があります。 デジタル化するために信号を処理することを、「信号調節」と呼びます。 センサについての詳細は、以下のドキュメントを参照してください。 • センサについての一般情報は、ni.com/sensors（英語）を参照して ください。 • LabVIEW を使用している場合は、LabVIEW でヘルプ→ LabVIEW ヘルプを検索を選択して『LabVIEW ヘルプ』を開き、目次タブで 計測を実行するブックを参照してください。 © National Instruments Corporation 2-5 NI 6124/6154 ユーザマニュアル 第2章 DAQ システムの概要 • 他のアプリケーションソフトウェアを使用している場合は、 『NI-DAQmx ヘルプ』の「Common Sensors」、またはバージョン 8.0 以降の『LabVIEW ヘルプ』を参照してください。 ソフトウェアでデバイスをプログラミングする ナショナルインスツルメンツの測定デバイスには、LabVIEW または LabWindows/CVI など、アプリケーションソフトウェアから呼び出すこ とができる VI や関数の豊富なライブラリである NI-DAQmx ドライバソ フトウェアが同梱されており、NI の測定デバイスの機能をすべてプログ ラムすることができます。また、NI-DAQmx ドライバソフトウェアには、 デバイスのアプリケーションを作成するための、VI、関数、クラス、属 性、およびプロパティのライブラリであるアプリケーションプログラミン グインタフェース（API）が含まれています。 NI-DAQ には、従来型 NI-DAQ（レガシー）と NI-DAQmx の 2 つの NI-DAQ ドライバが含まれています。DAQ-STC2 ベースの S シリーズデ バイスは、NI-DAQmx ドライバを使用します。各ドライバには、独自の API、ハードウェア構成、およびソフトウェア構成があります。2 つのド ライバついての詳細は、『DAQ スタートアップガイド』を参照してくだ さい。 NI-DAQmx にはプログラミングサンプルのコレクションが含まれており、 アプリケーション開発を手がける際に役立ちます。サンプルのコードは、 変更したり、アプリケーションに保存したりすることができます。サンプ ルを使用して、新しいアプリケーションを開発したり、サンプルのコード を既存のアプリケーションに加えたりすることができます。 LabVIEW および LabWindows/CVI のサンプルを検出するには、NI サ ンプルファインダを開きます。LabVIEW と LabWindows/CVI では、 ヘルプ→サンプルを検索を選択します。 Measurement Studio、Visual Basic、ANSI C のサンプルは、以下の ディレクトリにあります。 • Measurement Studio でサポートされる言語の NI-DAQmx のサン プルは、以下のディレクトリにあります。 – – • MeasurementStudio¥VCNET¥Examples¥NIDaq MeasurementStudio¥DotNET¥Examples¥NIDaq ANSI C 用 NI-DAQmx サンプルは、NI-DAQ¥Examples¥DAQmx ANSI C Dev ディレクトリにあります。 その他のサンプルについては、ni.com/zone を参照してください。 NI 6124/6154 ユーザマニュアル 2-6 ni.com/jp 3 I/O コネクタ この章では、S シリーズの I/O コネクタについて説明します。ご使用のデ バイスによって、以下のいずれかのセクションを参照してください。 • 「NI 6124 I/O コネクタ信号の説明」 • 「NI 6154 I/O コネクタ信号の説明」 デバイス I/O コネクタのピン配列は、付録 A の「デバイス特有の情報」 を参照してください。 NI 6124 I/O コネクタ信号の説明 （NI 6124 のみ）表 3-1 は、NI 6124 I/O コネクタで使用可能な信号を説明 しています。これらの信号に関する詳細は、 『NI 6124 仕様』を参照してく ださい。 表 3-1 I/O コネクタピン AI <0..3> GND NI 6124 デバイス信号の説明 基準 方向 — — 信号の説明 アナログ入力チャンネル 0 ～ 3 グランド―これらのピン は差動測定のバイアス電流リターンポイントです。 AI <0..3> + AI <0..3> GND 入力 アナログ入力チャンネル 0 ～ 3 (+)―これらのピンはそれ ぞれのチャンネルアンプの (+) 端子へ経路設定されていま す。 AI <0..3> - AI <0..3> GND 入力 アナログ入力チャンネル 0 ～ 3 (–)―これらのピンはそれ ぞれのチャンネルアンプの (–) 端子へ経路設定されていま す。 AO <0..1> AO GND 出力 アナログ出力チャンネル 0 ～ 1―これらのピンはアナログ 出力チャンネル 0 および 1 の電圧出力を供給します。 AO GND — — アナログ出力グランド―AO 電圧と外部基準電圧はこれら のピンを基準にしています。 D GND — — デジタルグランド―これらのピンは I/O コネクタと +5 VDC 電源でデジタル信号の基準を供給します。 P0.<0..7> D GND © National Instruments Corporation 入力または出力 3-1 デジタル I/O チャンネル 0 ～ 7―各信号を入力または出 力として個別に構成することができます。P0.6 と P0.7 は カウンタ 0 および 1 のアップ / ダウン信号をそれぞれ制 御することもできます。 NI 6124/6154 ユーザマニュアル 第3章 I/O コネクタ 表 3-1 I/O コネクタピン PFI <0..7>/P1.<0..7> PFI <8..15>/P2.<0..7> 基準 D GND NI 6124 デバイス信号の説明（続き） 方向 信号の説明 入力または出力 プログラム可能な機能的インタフェース（PFI）またはデ ジタル I/O チャンネル 0 ～ 7 およびチャンネル 8 ～ 15― これらの各端子を PFI 端子またはデジタル I/O 端子として 個別に構成することができます。 入力として構成する場合、各 PFI 端子は外部ソースを AI、 AO、DI、DO タイミング信号またはカウンタ / タイマ入 力に供給するために使われます。 PFI 出力として構成する場合、さまざまな内部 AI、AO、 DI、または DO タイミング信号を各 PFI 端子に接続し、 外部出力させることができます。カウンタ / タイマ出力を 各 PFI 端子に接続し、外部出力させることもできます。 ポート 1 またはポート 2 デジタル I/O 信号として構成す る場合、各信号を入力または出力として個別に構成するこ とができます。 +5 V D GND +5 電源―これらのピンは、+5 V 電源を提供します。詳細 については、「+5 V 電源」のセクションを参照してくださ 出力 い。 NI 6154 I/O コネクタ信号の説明 （NI 6154 のみ）表 3-2 は、NI 6154 I/O コネクタで使用可能な信号を説明 しています。これらの信号に関する詳細は、 『NI 6154 仕様』を参照してく ださい。 表 3-2 I/O コネクタピン AI <0..3> + AI <0..3> – AO <0..3> + AO <0..3> – PFI <0..5>/P0.<0..5> NI 6154 I/O コネクタ信号の説明 基準 方向 信号の説明 AI <0..3> – 入力 アナログ入力チャンネル 0 ～ 3 (+)―これらのピンはそれ ぞれのチャンネルアンプの (+) 端子へ経路設定されていま す。 入力 アナログ入力チャンネル 0 ～ 3 (–)―対応する AI <0..3> + ピンの基準ピン。 出力 アナログ出力チャンネル 0 ～ 3 (+)―これらのピンはアナ ログ出力チャンネル 0 ～ 3 の電圧出力を供給します。 出力 アナログ出力チャンネル 0 ～ 3 (–)―対応する AO <0..3> + ピンの基準ピン。 入力 プログラム可能な機能的インタフェースまたはスタティッ クデジタル入力チャンネル 0 ～ 5―これらの各端子を PFI 端子またはデジタル入力端子として個別に構成することが できます。 — AO <0..3> – — D GND 入力として構成する場合、各 PFI 端子は外部ソースを AI または AO タイミング信号やカウンタ / タイマ入力に供給 するために使われます。 メモ : PFI <0..5>/P0.<0..5> は、アースとシャーシグランド から絶縁されています。 NI 6124/6154 ユーザマニュアル 3-2 ni.com/jp 第3章 表 3-2 I/O コネクタピン PFI <6..9>/P1.<0..3> 基準 D GND I/O コネクタ NI 6154 I/O コネクタ信号の説明（続き） 方向 信号の説明 出力 プログラム可能な機能的インタフェースまたはスタティッ クデジタル出力チャンネル 6 ～ 9―これらの各端子を PFI 端子またはデジタル出力端子として個別に構成することが できます。 PFI 出力として構成する場合、さまざまな内部 AI または AO タイミング信号を各 PFI 端子に接続し、外部出力させ ることができます。カウンタ / タイマ出力を各 PFI 端子に 接続し、外部出力させることもできます。 メモ : PFI <6..9>/P1.<0..3> は、アースとシャーシグランド から絶縁されています。 D GND — — デジタルグランド―D GND は、PFI <0..5>/P0.<0..5> およ び出力 PFI <6..9>/ P1.<0..3> の基準です。 メモ : D GND は、アースとシャーシグランドから絶縁されています。 NC — — 接続なし―これらの端子に信号を接続しないでください。 +5 V 電源 （NI 6124 のみ）I/O コネクタ上の +5 V ピンは、+5 V 電源を供給します。 D GND を基準にしたこれらのピンは、外部回路の電源供給に使用されま す。 電力定格（ほとんどのデバイス）：1 A の場合 +4.65 ～ +5.25 VDC デバイスの電力定格の詳細については、ご使用のデバイス仕様書を参照し てください。 注意 S シリーズデバイスまたは他のデバイス上のアナログ / デジタルグランド、ある いは他の電圧ソースに +5 V 電力ピンを絶対に接続しないでください。接続した 場合、デバイスやコンピュータを損傷する可能性があります。NI は、このよう な接続による損傷の 責任を負いません 。 © National Instruments Corporation 3-3 NI 6124/6154 ユーザマニュアル 4 アナログ入力 図 4-1 は、非絶縁 S シリーズ（NI 6124）デバイスの各チャンネルのアナ ログ入力回路を示しています。 ⸘ⵝ↪ ࠕࡦࡊ ࡈࠖ࡞࠲ AI+ AI FIFO ADC AI࠺࠲ Mux AI– ࠕ࠽ࡠࠣ ࠻ࠟ CAL 図 4-1 AI࠲ࠗࡒࡦࠣାภ 非絶縁 S シリーズアナログ入力ブロック図 図 4-2 は、絶縁 S シリーズ（NI 6154）デバイスの各チャンネルのアナロ グ入力回路を示しています。 ⸘ⵝ↪ ࠕࡦࡊ ⛘✼ ࡃࠕ ࡈࠖ࡞࠲ AI+ ADC AI– Mux ࠺ࠫ࠲࡞ ࠕࠗ࠰࠲ AI FIFO AI࠺࠲ AI࠲ࠗࡒࡦࠣାภ CAL 図 4-2 © National Instruments Corporation 絶縁 S シリーズアナログ入力ブロック図 4-1 NI 6124/6154 ユーザマニュアル 第4章 アナログ入力 S シリーズデバイスでは、各チャンネルは独自の計装用アンプ、FIFO、 マルチプレクサ（mux）、A/D 変換器（ADC）を使用し、同時にデータ 集録を実現します。S シリーズアナログ入力回路に装備されている主なコ ンポーネントは以下の通りです。 • Mux―デフォルトで、mux は AI 信号をアナログのフロントエンド に経路付けするように設定されます。デバイスのキャリブレーション を行う場合、mux の状態が入れ替わります。手動で mux の状態を入 れ替えて AI GND を測定できます。 • 計装用アンプ―計装用アンプは、ADC の最高分解能を使用するよう に AI 信号を増幅または減衰することができます。S シリーズのデバイ スによっては、入力レンジを選択できるプログラム可能な計装用アン プを提供します。 • アナログトリガ―（NI 6124 のみ）S シリーズデバイスのトリガ回路 については、「アナログ入力トリガ」のセクションを参照してくださ い。 • フィルタ―S シリーズデバイスのフィルタは、高周波ノイズを最小化 し、2 MHz の信号を 3 dB 減衰します。 • ADC―A/D 変換器（ADC）は、アナログ電圧をデジタル数値に変換 することで AI 信号をデジタル化します。 • AI タイミング信号―S シリーズデバイスで使用可能なアナログ入力 タイミング信号の詳細については、「アナログ入力タイミング信号」 のセクションを参照してください。 • 絶縁バリアとデジタルアイソレータ―（NI 6154 のみ）絶縁バリアを 介したデジタルアイソレータは、絶縁アナログのフロントエンドと シャーシグランド間で接地を遮断します。絶縁およびデジタルアイソ レータの詳細については、付録 A、「デバイス特有の情報」の 「NI 6154 絶縁およびデジタルアイソレータ」セクションを参照して ください。 • AI FIFO―FPGA 内にある大きな FIFO（first-in-first-out）バッファは、 A/D 変換中にデータが損失しないようにデータを保持します。S シ リーズデバイスは、DMA、割り込み、またはプログラム I/O で複数 の A/D 変換操作を処理できます。 アナログ入力端子構成 S シリーズデバイスは差動（DIFF）入力モードのみをサポートします。 S シリーズデバイスのチャンネルは、真の差動入力のため、正と負の両方 の入力で対象信号を使用できます。DIFF 入力の詳細については、「アナロ グ入力信号を接続する」のセクションを参照してください。このセクショ ンには、DIFF 入力モードの信号パスを示す図が記載されています。 NI 6124/6154 ユーザマニュアル 4-2 ni.com/jp 第4章 注意 アナログ入力 差動とコモンモード入力のレンジを超えた場合は、入力信号に歪みが生じます。 最大入力電圧を超えた場合、デバイスやコンピュータを損傷する可能性もあり ます。ナショナルインスツルメンツは、このような信号接続による損傷の 責任 を負いません 。最大入力電圧は、各 S シリーズデバイスの仕様書で確認できま す。 入力の極性とレンジ 入力レンジは、指定された確度でアナログ入力チャンネルがデジタル化で きる一連の入力電圧を表します。S シリーズデバイス上で各 AI チャンネル の入力レンジを個別にプログラムすることができます。 入力レンジは S シリーズデバイスの AI チャンネルの分解能に影響しま す。分解能は 1 つの ADC コードの振幅を表します。たとえば、16 ビット ADC はアナログ入力を 65,536（= 216）コードの 1 つ、つまり 65,536 の 使用可能なデジタル値の 1 つに変換します。これらの値は入力レンジ内に 比較的均等に広がっています。そのため、–5 V ～ 5 V の入力レンジでは、 16 ビット ADC のコード幅は以下のようになります。 5 V – ( – 5 V )- = 153 μ V -------------------------------2 16 S シリーズデバイスはバイポーラ入力レンジをサポートします。バイポー ラ入力レンジは、入力電圧レンジが –Vref および Vref の間であること表し ます。 計装用アンプは、入力レンジによって AI 信号に異なるゲイン設定を適用 します。ゲインは、ADC に送信する前に計装用アンプで入力信号を乗算 （増幅）するファクタを表します。 プログラム可能な入力レンジを持つ S シリーズデバイスでは、使用して いる信号の予想入力範囲に一致する入力レンジを選択します。大きな入力 レンジは大きな信号変化に適応しますが、電圧分解能が低下します。小さ な入力レンジを選択すると電圧分解能が向上しますが、入力信号がレンジ 外になる可能性があります。これらの設定のプログラミングについては、 『NI-DAQmx ヘルプ』またはバージョン 8.0 以降の『LabVIEW ヘルプ』 を参照してください。 © National Instruments Corporation 4-3 NI 6124/6154 ユーザマニュアル 第4章 アナログ入力 動作電圧範囲 ほとんどの S シリーズデバイスでは、以下の 3 つの条件でコモンモード 信号を除去して対象信号を増幅すると、PGIA が通常どおり動作します。 • コモンモード電圧（Vcm）は ±10 V より低い値でなければなりませ ん。これは AI <0..x >– から AI <0..x > GND を引いた値です。Vcm の 制限はすべてのレンジにおいて一定です。 • 信号電圧（Vs ）は指定チャンネルに選択したレンジ以内でなければ なりません。これは AI <0..x >– から AI <0..x >+ を引いた値と同じで す。Vs が選択レンジ以上の値になると、入力結果はクリップして情報 が不正になります。 • 正の入力の合計動作電圧は ±11 V 未満である必要があります。合計動 作電圧は（Vcm + Vs）と同じか、または AI <0..x > + から AI <0..x > GND を引いた値です。 これらの条件レンジを超える場合、問題のある条件が解消されるまで入力 電圧がクランプされます。 メモ すべての入力は最大 ±35 V まで保護されます。 （NI 6154 のみ）NI 6154 の絶縁機能はアプリケーションの動作電圧範囲を 向上させます。詳細については、『NI 6154 仕様』を参照してください。 AI データ集録方法 アナログ入力測定を実行する場合、複数の異なるデータ集録方法が可能で す。ソフトウェアタイミング集録またはハードウェアタイミング集録のど ちらでも実行できます。 • ソフトウェアタイミング集録―ソフトウェアタイミング集録では、ソ フトウェアが集録レートを制御します。ソフトウェアは、各 ADC 変 換を開始するためにそれぞれ独立したコマンドをハードウェアに送り ます。NI-DAQmx では、ソフトウェアタイミングによるデータ集録 はオンデマンドタイミングと呼ばれています。また、ソフトウェアタ イミング集録は、即時集録またはスタティック集録とも呼ばれ、通常 は単一データサンプルの読み取りに使用されます。 • ハードウェアタイミング集録―ハードウェアタイミング集録では、 ハードウェアのデジタル信号が集録の速度を制御します。この信号 は、デバイス内部で生成するか、外部から供給します。 NI 6124/6154 ユーザマニュアル 4-4 ni.com/jp 第4章 アナログ入力 ハードウェアタイミング集録は、ソフトウェアタイミング集録と比較 していくつかの利点があります。 – – – サンプリングの間隔を大幅に短く設定できる。 サンプリングの間隔を確定的にできる。 ハードウェアタイミング集録はハードウェアトリガを使用でき る。詳細については、第 11 章、「トリガ」を参照してください。 ハードウェアタイミング集録では、バッファを使用する場合としない 場合があります。バッファとは、集録されたサンプルを一時的にコン ピュータメモリ内に格納する場所です。 – バッファ型―バッファ型集録では、ADE メモリに転送される前 に、DMA または割り込みを使用してデータは DAQ デバイスの オンボード FIFO メモリから PC のバッファへ移動されます。 バッファ型データ集録では、バッファを使用しない場合よりも高 速な転送レートを実現できます。これは、データが個々のポイン トごとではなく大きなブロックごとに移動されるためです。 DMA および割り込みの詳細については、第 10 章、「バスインタ フェース」の「データの転送方法」セクションを参照してくださ い。 バッファ型 I/O 操作のプロパティの 1 つは、サンプルモードで す。サンプルモードは有限または連続から選択できます。 有限サンプルモード集録では、特定のデータサンプルが事前に指 定した数だけ集録されます。指定されたサンプル数がバッファに 集録されると、集録は停止されます。基準トリガを使用する場合 は、有限サンプルモードを使用する必要があります。詳細につい ては、「AI 基準トリガ信号」のセクションを参照してください。 連続集録では、集録のサンプル数は指定されません。このモード では、指定したデータサンプル数を集録した後で停止する代わり に、連続生成はユーザが処理を停止するまで継続します。また、 連続集録は、ダブルバッファ型集録または循環バッファ型集録と も呼ばれます。 データがバスを介して十分な速度で転送されない場合は、FIFO にあるデータが上書きされてエラーが発生します。連続操作で は、ユーザのプログラムがデータ転送を維持できる速度で PC バッファからデータを読み取れない場合は、バッファはエラーが 生成される可能性のあるオーバーフロー状態になる場合がありま す。 – © National Instruments Corporation 非バッファ型―非バッファ型集録では、データがデバイス上の FIFO から直接読み取られます。通常、ハードウェアタイミング の非バッファ型操作は、単一サンプルと一定の短い間隔で読み取 る場合に使用されます。 4-5 NI 6124/6154 ユーザマニュアル 第4章 アナログ入力 アナログ入力トリガ アナログ入力は、開始および基準という 2 つの異なるトリガアクション をサポートしています。アナログハードウェアトリガとデジタルハード ウェアトリガは、これらのアクションを発生させることができます。すべ ての S シリーズデバイスはデジタルトリガをサポートしていますが、一 部の S シリーズデバイスではアナログトリガもサポートしています。詳細 なデバイスのトリガオプションの情報については、デバイスの仕様書を参 照してください。 「AI 開始トリガ信号」と「AI 基準トリガ信号」のセクションには、アナロ グ入力トリガ信号の詳細が記載されています。 トリガの詳細については、第 11 章、「トリガ」を参照してください。 アナログ入力信号を接続する 表 4-1 は、S シリーズデバイスの信号ソースの異なるタイプについて、推 奨入力構成の概要を示します。 表 4-1 S シリーズアナログ入力信号構成 浮動型信号ソース（アースへの接続なし） 入力 例: 例: • 接地なしの熱電対 • 絶縁出力用信号調節 • 電池使用のデバイス • 非絶縁出力用プラグイン計測器 NI 6124 非絶縁差動 （DIFF） 接地基準型信号ソース AI 0+ + V – 1 AI 0– AI 0+ + + V 1 – – AI 0– + – R AI GND AI GND NI 6154 絶縁差動 （DIFF） AI+ + – NI 6124/6154 ユーザマニュアル + AI– ⛘✼ ࡃࠕ – 4-6 AI+ + – + AI– ⛘✼ ࡃࠕ – ni.com/jp 第4章 アナログ入力 入力モードの詳細については、「アナログ入力端子構成」のセクションを 参照してください。 信号ソースのタイプ 入力チャンネルを構成して信号接続を行う場合、最初に信号ソースが浮動 または接地基準のいずれかを決定します。 • 浮動型信号ソース―浮動型信号ソースは、建物のシステムグランドに 接続されていませんが、絶縁接地基準ポイントがあります。浮動型信 号ソースの例としては、変圧器、熱電対、電池式デバイス、光アイソ レータ、および絶縁アンプなどが挙げられます。絶縁出力を持つ計測 器またはデバイスは、浮動型信号ソースです。浮動型信号の接地基準 は、信号のローカル基準またはオンボード基準となるように、そのデ バイスの AI グランドに接続する必要があります。これを行わないと、 ソースがコモンモード入力レンジを超えて浮動したときに、測定され た入力信号にばらつきが生じます。 • 接地基準型信号ソース―接地基準型信号ソースは、建物のシステムグ ランドに接続されているため、ホストコンピュータが同じ電源系統に 接続されていると想定した場合、デバイスから見ると既にコモングラ ンドポイントに接続されていることになります。建物の電力システム に接続されている計測器およびデバイスの非絶縁出力は、このカテゴ リに含まれます。 同じ建物の電力システムに接続された 2 つの計測器のグランド電位 差は、通常は 1 mV ～ 100 mV の間ですが、配電回路が適切に接続 されていないと差異がそれ以上になる場合があります。接地型信号 ソースが不正確に測定された場合は、この差異が測定エラーとして表 れる可能性があります。測定する信号のグランド電位差を除去するに は、接地されている信号ソースの接続手順に従ってください。 絶縁デバイスには接地基準型信号ソースから絶縁された絶縁型のフロ ントエンドがあり、そのデバイスは建物のシステムグランドには接続 されていません。絶縁デバイスを使用する場合、ユーザは入力信号が 基準となる接地基準端子を使用する必要があります。 © National Instruments Corporation 4-7 NI 6124/6154 ユーザマニュアル 第4章 アナログ入力 接地基準型信号ソースの差動接続 図 4-6 は、接地基準型信号ソースを S シリーズ非絶縁デバイスのチャンネ ルに接続する方法を示しています。 㕖⛘✼Sࠪ࠭࠺ࡃࠗࠬ AI 0+ + ⸘ⵝ↪ ࠕࡦࡊ + ធၮḰဳ ାภ࠰ࠬ Vs + – ࠦࡕࡦࡕ࠼ ࡁࠗ࠭߅ࠃ߮ ࠣࡦ࠼㔚 AI 0– – + Vm ᷹ቯߐࠇߚ 㔚 – Vcm – AI 0 GND I/O ࠦࡀࠢ࠲ AI 0 ធ⛯ࠍ␜ 図 4-3 非絶縁デバイス上の接地基準型信号の差動接続 図 4-4 は、接地基準型信号ソースを S シリーズ絶縁デバイスのチャンネル に接続する方法を示しています。 ⛘✼Sࠪ࠭࠺ࡃࠗࠬ AI 0+ + ⛘✼ ࡃࠕ ⸘ⵝ↪ ࠕࡦࡊ + ធၮḰဳ ାภ࠰ࠬ Vs + – ࠦࡕࡦࡕ࠼ ࡁࠗ࠭߅ࠃ߮ ࠣࡦ࠼㔚 AI 0– – + Vm ᷹ቯߐࠇߚ 㔚 – ࠺ࠫ࠲࡞ ࠕࠗ࠰࠲ Vcm – I/O ࠦࡀࠢ࠲ AI 0 ធ⛯ࠍ␜ 図 4-4 NI 6124/6154 ユーザマニュアル 絶縁デバイス上の接地基準型信号の差動接続 4-8 ni.com/jp 第4章 アナログ入力 この種類の接続では、計装用アンプは、図で Vcm と示された信号のコモ ンモードノイズ、および信号ソースとデバイスグランド間のグランド電位 差の両方を除去します。 コモンモード信号除去に関する注意事項 計装用アンプは、信号ソースとデバイス間のグランド電位差により発生す る電圧を除去できます。また、計装用アンプは、信号ソースをデバイスに 接続するリード線で発生するコモンモードノイズを除去することもできま す。計装用アンプは、V+in と V–in（入力信号）がデバイスの動作電圧範囲 内である限り、コモンモード信号を除去できます。 非基準型信号ソースまたは浮動型信号ソースの差動接続 図 4-5 は、S シリーズ非絶縁デバイスのチャンネルに浮動型信号ソースを 接続する方法を示しています。 㕖⛘✼Sࠪ࠭࠺ࡃࠗࠬ AI 0+ ᶋേဳ ାภ࠰ࠬ + + Vs ⸘ⵝ↪ ࠕࡦࡊ – + AI 0– – ᷹ቯߐࠇߚ 㔚 – ࡃࠗࠕࠬ㔚ᵹ ࠲ࡦࡄࠬ ࡃࠗࠕࠬ ᛶ᛫ Vm AI 0 GND I/O ࠦࡀࠢ࠲ AI 0 ធ⛯ࠍ␜ 図 4-5 非絶縁デバイス上の非基準型信号の差動接続 図 4-5 は、AI 0– および浮動型信号ソースグランドの間に接続されたバイ アス抵抗を示しています。この抵抗はバイアス電流の帰還路となります。 通常は 10 kΩ ～ 100 kΩ の値で十分です。抵抗を使用せず、ソースが実 際に浮動している場合は、ソースはコモンモード信号範囲を越える可能性 があり、計装用アンプが飽和して読み取り値が膨大になる恐れがありま © National Instruments Corporation 4-9 NI 6124/6154 ユーザマニュアル 第4章 アナログ入力 す。ソースが個々のチャンネルのグランドを基準にするように設定する必 要があります。 図 4-6 は、浮動型信号ソースを S シリーズ絶縁デバイスのチャンネルに接 続する方法を示しています。 ⛘✼Sࠪ࠭࠺ࡃࠗࠬ ⛘✼ ࡃࠕ AI 0+ + ᶋേဳ ାภ࠰ࠬ + Vs ⸘ⵝ↪ ࠕࡦࡊ ࠺ࠫ࠲࡞ ࠕࠗ࠰࠲ – + AI 0– – Vm ᷹ቯߐࠇߚ 㔚 – AI 0 ធ⛯ࠍ␜ 図 4-6 絶縁デバイス上の非基準型信号の差動接続 DC カプリング 低ソースインピーダンスおよび高ソースインピーダンスの DC カプリン グソースを接続できます。 • 低ソースインピーダンス―ソースが AI GND を基準にするように接 続する必要があります。この基準を作成する一番簡単な方法は、信号 の正極を計装用アンプの正の入力に接続し、信号の負極を AI GND および計装用アンプの負の入力に抵抗を使用せずに接続します。この 接続は、低ソースインピーダンス（100 Ω 未満）のカプリングソー スに使用できます。 • 高ソースインピーダンス―大きなソースインピーダンスの場合は、こ の接続は DIFF 信号パスのバランスを著しく崩します。正のラインに カプリングされる静電ノイズは、負のラインにはカプリングされませ ん。これは負のラインが接地されているためです。したがって、この ノイズはコモンモード信号ではなく DIFF モード信号として現れるた め、計装用アンプでは除去されません。この場合、負のラインを直接 AI GND に接続する代わりに、同等のソースインピーダンスの約 100 倍の抵抗を介して負のラインを AI GND に接続します。抵抗により信 NI 6124/6154 ユーザマニュアル 4-10 ni.com/jp 第4章 アナログ入力 号パスのバランスがほぼ保たれるため、ほぼ同じ量のノイズが両方の 接続にカプリングされ、カプリングされた静電ノイズをより多く除去 します。この構成はソースに負荷をかけません（非常に高い計装用ア ンプの入力インピーダンス以外）。 正極入力と AI GND の間に同じ値の他の抵抗を接続することによっ て、信号パスのバランスを完全に保つことができます。バランスが完 全に保たれた構成では、ノイズ除去がわずかに優れていますが、2 つ の抵抗を直列の組み合わせで接続するため、ソースに負荷がかかると いう不利な点があります。たとえば、ソースインピーダンスが 2 kΩ で 2 つの各抵抗が 100 kΩ の場合、抵抗により 200 kΩ の負荷がソー スにかかり、–1% のゲインエラーが発生します。 AC カプリング 計装用アンプの両方の入力には、計装用アンプを動作させるためにグラン ドへの DC 経路が必要です。ソースが AC カプリングされている（容量カ プリング）場合、計装用アンプは正極入力と AI GND の間に抵抗を必要 とします。ソースが低インピーダンスの場合、ソースに大きな負荷をかけ ない程度に大きく、入力バイアス電流の結果、入力オフセット電圧を生成 しない程度に小さい（通常、100 kΩ ～ 1 MΩ）抵抗を選択します。この 場合、負極入力を直接 AI GND に接続します。ソースが高出力インピーダ ンスの場合は、上記の方法で正極と負極の両入力に同じ値の抵抗を使用し て、信号パスのバランスを取ります。この結果、ソースに負荷がかかるこ とによってゲインエラーが生じることに注意してください。 配線に関する注意事項 信号ソースとデバイスの間に信号線を引く際に適切な処置を施さない場 合、環境ノイズは S シリーズデバイスの測定確度に深刻な影響を与えま す。以下は、主に AI 信号の経路に関する注意事項ですが、一般的な信号 経路にも適用できます。 拾われるノイズを最小限にして測定確度を向上させるには、以下の措置を 講じてください。 • • AI 差動接続を使用して、コモンノードノイズを除去します。 AI 信号をデバイスに接続する際に、個別にシールドされたツイスト ペアワイヤを使用します。このタイプのワイヤでは、AI+ および AI– の入力に接続された信号線は寄り合わせられてあり、シールドで覆わ れています。そして、このシールドを一箇所でのみ信号ソースグラン ドに接続します。このような種類の接続は、大規模な磁場または高電 磁波妨害のある領域を通過する信号に必要です。 © National Instruments Corporation 4-11 NI 6124/6154 ユーザマニュアル 第4章 アナログ入力 • デバイスへの信号接続の経路は慎重に決定する必要があります。ケー ブルはノイズの原因から離れた場所に配線してください。PCI DAQ における最も一般的なノイズ源は、ビデオモニタです。モニタは、ア ナログ信号からできる限り遠くに配線してください。 • S シリーズデバイスの信号線を高電流 / 高電圧のワイヤから隔離して ください。高電流 / 高電圧のワイヤが近くに並列配置されていると、 S シリーズデバイスの信号線に電流や電圧が誘引される可能性があり ます。並列配置された信号線間の磁気カプリングを低減するには、 それらの線を適度に離れた場所に配線してください。または、信号線 が垂直に交わるように配線してください。 • • 信号線を電源と同じ電線管に 通さないでください 。 信号線は、電気モーター、はんだ付け装置、ブレーカー、変圧器に よって発生する磁界の影響を受けないよう、金属製の特殊な電線管に 通してください。 詳細については、NI Developer Zone のドキュメント『Field Wiring and Noise Considerations for Analog Signals』（英語）を参照してく ださい。 差動モードでドリフトを最小限に抑える DAQ デバイスからの読み取り値が変則的で急激にドリフトする場合は、 接地基準接続を確認する必要があります。デバイス接地を基準にすると、 信号は浮動している場合があります。DIFF モードを使用している場合で も、デバイス基準と同じグランドレベルが信号の基準である必要がありま す。高コモンモード除去比（CMRR）を維持しながら、この基準を達成す るさまざまな方法があります。これらの方法については、「アナログ入力 信号を接続する」のセクションで概要を説明します。 AI GND は AI コモン信号で、デバイスのグランド接続ポイントに直接接 続されます。デバイスへの一般的なアナロググランド接続ポイントが必要 な場合は、この信号を使用できます。 NI 6124/6154 ユーザマニュアル 4-12 ni.com/jp 第4章 アナログ入力 アナログ入力タイミング信号 ポストトリガデータの集録を実行すると、トリガイベント後のデータを取 得できます。通常のポストトリガ DAQ シーケンスが図 4-7 に示されてい ます。サンプルカウンタは、指定されたポストトリガサンプル数でロード されます（この例では 5）。値が 0 になり、すべての希望するサンプルが 集録されるまで、AI サンプルクロック（ai/SampleClock）上のパルス ごとに減少します。 AI 㐿ᆎ࠻ࠟ AI ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ ࠨࡦࡊ࡞ࠞ࠙ࡦ࠲ 4 図 4-7 3 2 1 0 標準的なポストトリガ DAQ シーケンス プレトリガデータの集録を実行すると、トリガ後に集録されたデータの他 に、トリガ前に集録したデータを取得することができます。図 4-8 に標準 的なプレトリガ DAQ シーケンスを示します。AI 開始トリガ信号 （ai/StartTrigger）は、ハードウェアまたはソフトウェアのいずれかの信 号になります。AI 開始トリガがソフトウェアの開始トリガとして設定され ている場合は、集録開始時に AI START TRIG ラインからパルスが出力さ れます。AI 開始トリガパルスが発生すると、サンプルカウンタはプレトリ ガサンプル数でロードされます（この例では 4）。値は、AI サンプルク ロック上の各パルスごとに、値が 0 になるまで減少します。その後、サン プルカウンタは、指定されたポストトリガサンプル数でロードされます （この例では 3）。 AI 㐿ᆎ࠻ࠟ AI ၮḰ࠻ࠟ DON'T CARE AI ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ ࠨࡦࡊ࡞ࠞ࠙ࡦ࠲ 3 2 1 図 4-8 © National Instruments Corporation 0 2 2 2 1 0 標準的なプレトリガ DAQ シーケンス 4-13 NI 6124/6154 ユーザマニュアル 第4章 アナログ入力 指定されたプレトリガサンプル数が集録される前に、AI 基準トリガ （ai/ReferenceTrigger）パルスが発生した場合、トリガパルスは無視さ れます。それ以外は、AI 基準トリガパルスが発生すると、指定されたポス トトリガサンプル数が集録されるまでサンプルカウンタ値が減少します。 開始トリガおよび基準トリガの詳細については、「アナログ入力トリガ」 のセクションを参照してください。 このセクションで説明されているすべてのタイミング機能を提供するため に、DAQ-STC2 は高機能で柔軟なタイミングエンジンを備えています。 アナログ入力タイミングエンジンを提供するクロックの経路付けとタイミ ングに関するオプションの詳細については、『NI-DAQmx ヘルプ』または バージョン 8.0 以降の『LabVIEW ヘルプ』を参照してください。 S シリーズデバイスには、以下のアナログ入力タイミング信号の機能があ ります。 • • • • • • • 「AI サンプルクロック信号」 「AI サンプルクロックタイムベース信号」 「AI 変換クロック信号」 「AI 変換クロックタイムベース信号」 「AI ホールド完了イベント信号」 「AI 開始トリガ信号」 「AI 基準トリガ信号」 AI サンプルクロック信号 測定を開始するには、AI サンプルクロック（ai/SampleClock）信号を 使用します。S シリーズデバイスは、タスク内の各チャンネルの AI 信号 を、各 AI サンプルクロックごとに一回サンプルします。 AI サンプルクロックには、内部または外部ソースを指定できます。さら に、測定データのサンプルを、AI サンプルクロックの立ち上がりエッジ と立ち下がりエッジのどちらで開始するかを指定することもできます。 内部ソースを使用する 以下のいずれかの内部信号を AI サンプルクロックとして使用できます。 • Counter n Internal Output • • AI サンプルクロックタイムベース（分周後） ホストソフトウェアにより開始されるパルス プログラム可能な内部カウンタが、サンプルクロックタイムベースを分周 します。 NI 6124/6154 ユーザマニュアル 4-14 ni.com/jp 第4章 アナログ入力 内部信号には、RTSI を介して AI サンプルクロックに経路設定できるもの がいくつかあります。『NI-DAQmx ヘルプ』、またはバージョン 8.0 以降 の『LabVIEW ヘルプ』で「MAX でのデバイス経路設定」のセクション を参照してください。 外部ソースを使用する 以下のいずれかの外部信号を、AI サンプルクロックのソースとして使用 します。 • • • PFI <0..15> RTSI <0..7> PXI_STAR • アナログ比較イベント（アナログトリガ） AI サンプルクロック信号を出力端子に経路設定する AI サンプルクロック出力は、PFI <0..15> または RTSI <0..7> 端子のいずれ にも経路設定できます。このパルスはアクティブ HIGH です。 出力に、2 つの動作のいずれかを指定できます。パルス動作では、AI サン プルクロックが発生する度に、DAQ デバイスが PFI 端子にパルスを一時 的に発生します。 レベル動作では、DAQ デバイスはサンプル中に PFI 端子を HIGH に設定 します。 すべての PFI 端子はデフォルトで入力として構成されます。 その他のタイミング要件 外部ソースを選択しない場合、デバイス内のカウンタが AI サンプルク ロックを生成します。AI 開始トリガがこのカウンタを開始し、有限集録の 完了後にソフトウェアまたはハードウェアのいずれかで終了することがで きます。内部で生成された AI サンプルクロックを使用する場合、AI 開始 トリガから最初の AI サンプルクロックパルス間の構成可能な遅延を指定 することもできます。デフォルトでは、この遅延は AI サンプルクロック タイムベース信号の 2 ティックに設定されています。 © National Instruments Corporation 4-15 NI 6124/6154 ユーザマニュアル 第4章 アナログ入力 図 4-9 は、AI サンプルクロックと AI 開始トリガの関係を示します。 AI ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ ࠲ࠗࡓࡌࠬ AI 㐿ᆎ࠻ࠟ AI ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ 㐿ᆎ࠻ࠟ ߆ࠄߩㆃᑧ 図 4-9 AI サンプルクロックと AI 開始トリガ AI サンプルクロックタイムベース信号 AI サンプルクロックタイムベース（ai/SampleClockTimebase）信号 として以下の信号を経路設定できます。 • • • • • • 20 MHz タイムベース 100 kHz タイムベース PXI_CLK10 RTSI <0..7> PFI <0..15> PXI_STAR • アナログ比較イベント（アナログトリガ） AI サンプルクロックタイムベースは、I/O コネクタで出力として使用で きません。AI サンプルクロックタイムベースが分周され、AI サンプルク ロックになり得るソースの 1 つを提供します。AI サンプルクロックタイ ムベースの極性選択を、立ち上がりエッジまたは立ち下がりエッジに構成 できます。 AI 変換クロック信号 すべてのチャンネルで A/D 変換を行うには、AI 変換クロック （ai/ConvertClock）信号を使用します。 AI 変換クロックのソースとして、内部または外部信号を指定できます。さ らに、測定データのサンプルを、AI 変換クロックの立ち上がりエッジと 立ち下がりエッジのどちらで開始するかを指定することもできます。 NI 6124/6154 ユーザマニュアル 4-16 ni.com/jp 第4章 アナログ入力 内部ソースを使用する 以下のいずれかの内部信号を AI 変換クロックとして使用できます。 • • AI 変換クロックタイムベース（分周後） Counter n Internal Output プログラム可能な内部カウンタは、AI 変換クロックタイムベースを分周 して AI 変換クロックを生成します。カウンタは AI サンプルクロックに よって開始され、0 になるまで継続し、AI 変換クロックを生成した後で 再ロードし、そしてサンプルが完了するまでプロセスを繰り返します。そ の後に、次の AI サンプルクロックパルスの準備のために再ロードします。 外部ソースを使用する 以下のいずれかの外部信号を、AI 変換クロックのソースとして使用しま す。 • • • PFI <0..15> RTSI <0..7> PXI_STAR • アナログ比較イベント（アナログトリガ） AI 変換クロック信号を出力端子に経路設定する AI 変換クロック（アクティブ LOW 信号としての）は、PFI <0..15> また は RTSI <0..7> 端子のいずれにも経路設定することができます。 すべての PFI 端子はデフォルトで入力として構成されます。 AI 変換クロックタイムベース信号 AI 変換クロックタイムベース（ai/ConvertClockTimebase）信号は分 周されて、AI 変換クロックのソースの 1 つになる場合があります。AI 変 換クロックタイムベースのソースとして、以下のいずれかを使用してくだ さい。 • • AI サンプルクロックタイムベース 20 MHz タイムベース AI 変換クロックタイムベースは、I/O コネクタで出力として使用できま せん。 AI ホールド完了イベント信号 AI ホールド完了イベント（ai/HoldCompleteEvent）信号は、各 A/D 変換の開始後にパルスを生成します。ai/HoldCompleteEvent 出力は、 PFI <0..15> または RTSI <0..7> 端子のどれにでも接続できます。 © National Instruments Corporation 4-17 NI 6124/6154 ユーザマニュアル 第4章 アナログ入力 ai/HoldCompleteEvent の極性はソフトウェアで選択できますが、通常 は立ち上がりエッジによって外部 AI マルチプレクサのクロック制御を行 うことで、入力信号がサンプリングされて次に移行可能なタイミングを示 すように構成されています。 AI 開始トリガ信号 測定データの集録を開始するには、AI 開始トリガ（ai/StartTrigger）信 号を使用します。測定データは、1 つ以上のサンプルで構成されます。ト リガを使用しない場合は、ソフトウェアコマンドによって測定を開始しま す。集録が開始したら、以下のいずれかの方法で集録が終了するように構 成できます。 • • • 指定したサンプル数が集録されたとき（有限モードの場合） ハードウェアの基準トリガが発生したとき（有限モードの場合） ソフトウェアコマンドが発行されたとき（連続モードの場合） 開始トリガ（基準トリガではなく）によって開始された集録は、ポストト リガ集録とも呼ばれます。 デジタルソースを使用する デジタルソースで AI 開始トリガを使用する場合は、ソースとエッジを指 定します。以下の信号をソースとして使用できます。 • • • • PFI <0..15> RTSI <0..7> Counter n Internal Output PXI_STAR また、DAQ デバイスのその他の内部信号をソースとして使用することも できます。『NI-DAQmx ヘルプ』、またはバージョン 8.0 以降の 『LabVIEW ヘルプ』で「MAX でのデバイス経路設定」のセクションを参 照してください。 さらに、測定データの集録を AI 開始トリガの立ち上がりエッジと立ち下 がりエッジのどちらで開始するかを指定することもできます。 アナログソースを使用する アナログトリガソースを使用する場合、集録はアナログ比較イベント信号 の最初の立ち上がりエッジで開始します。 NI 6124/6154 ユーザマニュアル 4-18 ni.com/jp 第4章 アナログ入力 AI 開始トリガを出力端子に経路設定する AI 開始トリガ出力は、PFI <0..15> または RTSI <0..7> 端子のいずれにも経 路設定できます。出力はアクティブ HIGH パルスです。すべての PFI 端子 はデフォルトで入力として構成されます。 また、デバイスは AI 開始トリガを使用して DAQ のプレトリガ操作を行 います。通常のプレトリガアプリケーションでは、ソフトウェアトリガが AI 開始トリガを生成します。AI 開始トリガおよび AI 基準トリガを DAQ のプレトリガ操作で使用する方法の詳細については、「AI 基準トリガ信 号」のセクションを参照してください。 AI 基準トリガ信号 測定データの集録を停止するには、AI 基準トリガ（ai/ReferenceTrigger） 信号を使用します。基準トリガを使用するには、有限サイズのバッファと プレトリガサンプル数（基準トリガの前に集録されるサンプル数）を指定 します。集録されるポストトリガサンプル（基準トリガの後に集録される サンプル）の数は、バッファサイズからプレトリガサンプルの数を引いた 数です。 集録が開始されると、DAQ デバイスはバッファにサンプルを書き込みま す。DAQ デバイスが指定された数のプレトリガサンプルをキャプチャす ると、DAQ デバイスは基準トリガ条件の検索を開始します。DAQ デバ イスが指定された数のプレトリガサンプルをキャプチャする前に基準トリ ガの条件が満たされても、条件は無視されます。 バッファが一杯になると、DAQ デバイスは継続的にバッファ内の一番古 いサンプルから順に破棄し、新しいサンプルを格納する場所を確保しま す。DAQ デバイスがまだ破棄していないバッファデータには、ある程度 の制限はありますがアクセスできます。詳細については、技術サポート データベースの『Can a Pretriggered Acquisition be Continuous?』 ドキュメント（英語）を参照してください。この技術サポートデータベー スを参照するには、ni.com/jp/info で rdcanq を入力します。 © National Instruments Corporation 4-19 NI 6124/6154 ユーザマニュアル 第4章 アナログ入力 基準トリガが発生すると、DAQ デバイスはバッファに必要な数のポスト トリガサンプルが蓄積されるまでサンプルをバッファに書き込み続けま す。図 4-10 は、最終バッファを示しています。 ၮḰ࠻ࠟ ࡊ࠻ࠟࠨࡦࡊ࡞ ࡐࠬ࠻࠻ࠟࠨࡦࡊ࡞ ߔߴߡߩࡃ࠶ࡈࠔ 図 4-10 基準トリガの最終バッファ デジタルソースを使用する デジタルソースで AI 基準トリガを使用する場合は、ソースとエッジを指 定します。以下の信号をソースとして使用できます。 • • • PFI <0..15> RTSI <0..7> PXI_STAR また、DAQ デバイスの内部信号をソースとして使用することもできま す。『NI-DAQmx ヘルプ』、またはバージョン 8.0 以降の『LabVIEW ヘ ルプ』で「MAX でのデバイス経路設定」のセクションを参照してくださ い。 さらに、測定データの集録を AI 基準トリガの立ち上がりエッジと立ち下 がりエッジのどちらで停止するかを指定することもできます。 アナログソースを使用する アナログトリガソースを使用する場合、集録はアナログ比較イベント信号 の最初の立ち上がりエッジで停止します。 AI 基準トリガ信号を出力端子に経路設定する AI 基準トリガ出力は、PFI <0..15> または RTSI <0..7> 端子のいずれにも経 路設定できます。 すべての PFI 端子はデフォルトで入力として構成されます。 NI 6124/6154 ユーザマニュアル 4-20 ni.com/jp 第4章 アナログ入力 AI アプリケーションソフトウェアについて S シリーズデバイスは、以下のアナログ入力アプリケーションで使用でき ます。 • • • • 同時サンプリング シングルポイントアナログ入力 有限アナログ入力 連続アナログ入力 これらのアプリケーションを DMA、割り込み、またはプログラム I/O データ転送メカニズムを通じて実行することができます。一部のアプリ ケーションは、開始、基準、そして一時停止トリガも使用します。 メモ ソフトウェアでアナログ入力アプリケーションおよびトリガをプログラミング して実行する詳細な方法については、『NI-DAQmx ヘルプ』またはバージョン 8.0 以降の『LabVIEW ヘルプ』を参照してください。 © National Instruments Corporation 4-21 NI 6124/6154 ユーザマニュアル 5 アナログ出力 図 5-1 は、非絶縁 S シリーズ（NI 6124）デバイスのアナログ出力回路を 示しています。 DAC0 AO 0 AO࠺࠲ AO FIFO AO 1 DAC1 AOࠨࡦࡊ࡞ࠢࡠ࠶ࠢ 図 5-1 非絶縁 S シリーズデバイスアナログ出力ブロック図 図 5-2 は、絶縁 S シリーズ（NI 6154）デバイスのアナログ出力回路を示 しています。 ⛘✼ ࡃࠕ AO+ DAC0 ࠺ࠫ࠲࡞ ࠕࠗ࠰࠲ AO FIFO AO࠺࠲ AOࠨࡦࡊ࡞ࠢࡠ࠶ࠢ 図 5-2 © National Instruments Corporation 絶縁 S シリーズデバイスアナログ出力ブロック図 5-1 NI 6124/6154 ユーザマニュアル 第5章 アナログ出力 S シリーズアナログ出力回路に装備されている主なコンポーネントは以下 の通りです。 • AO FIFO―AO FIFO は、アナログ出力波形生成を可能にします。これ は、コンピュータと DAC 間の FIFO （First-In-First-Out）メモリバッ ファで、ホストコンピュータの介入なしでボードにすべてのポイント の波形をダウンロードできます。 • AO サンプルクロック―DAC は、AO サンプルクロック信号の各周 期で FIFO からサンプルを読み取り、AO 電圧を生成します。詳細に ついては、「AO サンプルクロック信号」のセクションを参照してく • 絶縁バリアとデジタルアイソレータ―（NI 6154 のみ）絶縁バリアを 介したデジタルアイソレータは、絶縁されたアナログフロントエンド とシャーシグランド間で接地を遮断します。絶縁およびデジタルアイ ソレータの詳細については、付録 A、「デバイス特有の情報」の 「NI 6154 絶縁およびデジタルアイソレータ」セクションを参照して ください。 • DAC―D/A 変換器（DAC）は、デジタルコードをアナログ電圧に変 換します。 ださい。 出力信号のグリッチを抑える DAC を使用して波形を生成する場合、出力信号でグリッチが発生するこ とがあります。これらのグリッチは、DAC の電圧が切り替わるときに解 放されるチャージによって発生するものであり、正常です。最大グリッチ は DAC コードの最上位ビット（MSB）が切り替わるときに発生します。 ローパスグリッチ除去フィルタを作成して、これらのグリッチを周波数や 出力信号の特性に応じてある程度除去することができます。グリッチ除去 の詳細については、ni.com/jp/support を参照してください。 AO データの生成方法 アナログ出力測定を実行する場合、複数のデータ生成方法が可能です。ソ フトウェアタイミング生成またはハードウェアタイミング生成のどちらで も実行できます。 • NI 6124/6154 ユーザマニュアル ソフトウェアタイミングによる生成―ソフトウェアタイミングによる 生成では、ソフトウェアによってデータを生成する速度を制御しま す。ソフトウェアは、各 DAC 変換を開始するためにそれぞれ独立し たコマンドをハードウェアに送ります。NI-DAQmx では、ソフト ウェアタイミングによるデータ生成はオンデマンドタイミングと呼ば れています。または、即時処理またはスタティック処理とも呼ばれま 5-2 ni.com/jp 第5章 アナログ出力 す。通常は、固定 DC 電圧などの単一値の出力を書き込むために使用 されます。 • ハードウェアタイミングによる生成―ハードウェアタイミングによる 生成では、ハードウェアのデジタル信号によってデータ生成速度を制 御します。この信号は、デバイス内部で生成するか、外部から供給し ます。 ハードウェアタイミング生成は、ソフトウェアタイミング生成と比較 していくつかの利点があります。 – – – サンプリングの間隔を大幅に短く設定できる。 サンプリングの間隔を確定的にできる。 ハードウェアタイミング生成はハードウェアトリガを使用でき る。詳細については、第 11 章、「トリガ」を参照してください。 ハードウェアタイミング集録では、バッファを使用する場合としない 場合があります。バッファとは、集録されたサンプル、またはこれか ら生成されるサンプルを一時的に保存するコンピュータメモリ内のス トレージです。 – バッファ型―バッファ型データ生成では、DAC に一度に 1 つの サンプルが書き込まれる前に DMA または割り込みを使用して、 データは PC バッファから DAQ デバイスのオンボード FIFO に 移動されます。バッファ型データ生成では、非バッファ型データ 生成の場合よりも高速な転送レートを実現できます。これは、 データが個々のポイントごとではなく大きなブロックごとに移動 されるためです。DMA および割り込みの詳細については、 第 10 章、「バスインタフェース」の「データの転送方法」セク ションを参照してください。 バッファ型 I/O 操作のプロパティの 1 つは、サンプルモードで す。サンプルモードは有限または連続から選択できます。 有限サンプルモードでは、特定のデータサンプルが指定した数だ け生成されます。指定された数のサンプルが書き込まれると、 サンプル生成は停止します。 連続サンプルモードでは、サンプルの数は指定されません。この モードでは、データサンプル数を生成した後で停止する代わり に、連続生成はユーザが処理を停止するまで継続します。連続サ ンプルモードは、どこに保持されたデータを書き込むかに応じて 異なります。具体的には、再生成モード、FIFO 再生成モード、 非再生成モードがあります。 再生成は、バッファにすでにあるデータの反復です。標準の再生 成では、データは PC バッファから連続的に FIFO にダウンロー ドされて書き込まれます。出力処理に干渉することなく、PC バッファに随時新しいデータを書き込めます。 © National Instruments Corporation 5-3 NI 6124/6154 ユーザマニュアル 第5章 アナログ出力 FIFO 再生成モードでは、バッファ全体が FIFO にダウンロード され、そこから再生成されます。データのダウンロードが完了す ると、それ以降は FIFO に新しいデータを書き込めません。FIFO 再生成モードでは、バッファ全体が FIFO サイズ以下である必要 があります。FIFO 再生成モードの利点は、操作を開始するとメ インホストメモリとやり取りする必要がなくなるため、過剰なバ ストラフィックによる問題が発生しなくなることです。 非再生成モードでは、古いデータは再利用されません。新しい データを次々とバッファに書き込む必要があります。プログラム が新しいデータを書き込む速度よりもサンプルが生成される速度 のほうが速い場合、バッファでアンダーフローが発生し、エラー の原因となります。 – 非バッファ型―非バッファ型ハードウェアタイミングによる生成 では、データがデバイス上の FIFO に直接書き込まれます。通常、 非バッファ型ハードウェアタイミングの操作は、サンプル間の時 間増分が既知で、待ち時間が適切な単一サンプルを書き込むため に使用されます。 アナログ出力トリガ アナログ出力は、開始および一時停止という 2 つの異なるトリガアク ションをサポートしています。アナログハードウェアトリガとデジタル ハードウェアトリガは、これらのアクションを発生させることができま す。すべての S シリーズデバイスはデジタルトリガをサポートしています が、一部の S シリーズデバイスではアナログトリガもサポートしていま す。詳細なデバイスのトリガオプションの情報については、デバイスの仕 様書を参照してください。 「AO 開始トリガ信号」および「AO 一時停止トリガ信号」の各セクショ ンには、アナログ出力トリガ信号の詳細が記載されています。 トリガの詳細については、第 11 章、「トリガ」を参照してください。 アナログ出力信号を接続する AO 信号は、AO 0、AO 1、AO GND です。AO 0 は、AO チャンネル 0 の電圧出力信号です。AO 1 は、AO チャンネル 1 の電圧出力信号です。 AO GND は、AO チャンネルの接地基準です。 NI 6124/6154 ユーザマニュアル 5-4 ni.com/jp 第5章 アナログ出力 図 5-3 は、非絶縁 S シリーズデバイスで AO 0 と AO 1 に接続する方法を 示しています。 AO 0 ࠴ࡖࡦࡀ࡞0 + ⽶⩄ VOUT 0 – AO GND – ⽶⩄ VOUT 1 + AO 1 ࠴ࡖࡦࡀ࡞1 ࠕ࠽ࡠࠣജ࠴ࡖࡦࡀ࡞ 㕖⛘✼Sࠪ࠭࠺ࡃࠗࠬ 図 5-3 非絶縁 S シリーズデバイスのアナログ出力接続 図 5-4 は、絶縁 S シリーズデバイスで AO 0 に接続する方法を示していま す。 ⛘✼ ࡃࠕ AO+ DAC + ⽶⩄ ࠕ࠽ࡠࠣജ࠴ࡖࡦࡀ࡞ VOUT – ࠺ࠫ࠲࡞ ࠕࠗ࠰࠲ AO– ⛘✼Sࠪ࠭࠺ࡃࠗࠬ 図 5-4 © National Instruments Corporation S シリーズ絶縁デバイスのアナログ出力接続 5-5 NI 6124/6154 ユーザマニュアル 第5章 アナログ出力 波形生成のタイミング信号 すべての AO チャンネルを同時にアップデートするための 1 つの AO サ ンプルクロックが使用されます。図 5-5 は、アナログ出力タイミングエン ジンが提供するタイミングと経路付けのオプション概要を示しています。 RTSI 7 ࡑࠬ࠲࠲ࠗ ࡓࡌࠬ PFI 0–9, ࠝࡦࡏ࠼ RTSI 0–6 ࠢࡠ࠶ࠢ ao/SampleClock ࠲ࠗࡓࡌࠬ ao/SampleClock ÷ ÷200 20 MHz ࠲ࠗࡓࡌࠬ Ctr1InternalOutput PFI 0–9, ࠝࡦࡏ࠼ RTSI 0–6 ࠢࡠ࠶ࠢ ಽ₸ 図 5-5 アナログ出力エンジン経路のオプション S シリーズデバイスには、以下の波形生成タイミング信号の機能がありま す。 • • • • 「AO サンプルクロック信号」 「AO サンプルクロックタイムベース信号」 「AO 開始トリガ信号」 「AO 一時停止トリガ信号」 AO サンプルクロック信号 AO サンプルを開始するには、AO サンプルクロック（ao/SampleClock） 信号を使用します。各サンプルは、すべての DAC の出力をアップデートし ます。 AO サンプルクロック信号のソースは、内部または外部を使用できます。 さらに、DAC のアップデートを AO サンプルクロック信号の立ち上がり エッジと立ち下がりエッジのどちらで開始するかを指定することもできま す。 内部ソースを使用する デフォルトで、AO サンプルクロックタイムベース信号を分周することに よって、AO サンプルクロックが内部に作成されます。 その他の内部信号によっては、サンプルクロックに経路接続できるものが あります。『NI-DAQmx ヘルプ』、またはバージョン 8.0 以降の 『LabVIEW ヘルプ』で「MAX でのデバイス経路設定」のセクションを参 照してください。 NI 6124/6154 ユーザマニュアル 5-6 ni.com/jp 第5章 アナログ出力 外部ソースを使用する AO サンプルクロックのソースとして、PFI または RTSI <0..6> ピンに接続 された信号を使用できます。図 5-6 は、AO サンプルクロックソースのタ イミング要件を示しています。 tw ┙ߜ߇ࠅ ࠛ࠶ࠫᭂᕈ ┙ߜਅ߇ࠅ ࠛ࠶ࠫᭂᕈ tw = 10 ns㧔ᦨዊ㧕 図 5-6 AO サンプルクロックタイミング要件 AO サンプルクロック信号を出力端子に経路設定 する ao/SampleClock（アクティブ LOW 信号としての）は、PFI <0..15> ま たは RTSI <0..7> 端子のどれにでも経路設定できます。 その他のタイミング要件 外部ソースを選択しない場合、デバイス内のカウンタが AO サンプルク ロックを生成します。AO 開始トリガ信号はこのカウンタを開始します。 有限集録の完了後にハードウェアによって、またはソフトウェアで手動で 操作することによって、カウンタ動作は自動的に停止されます。内部で生 成された AO サンプルクロックを NI-DAQmx で使用する場合、AO 開始 トリガから最初の AO サンプルクロックパルス間の構成可能な遅延を指 定することもできます。デフォルトでは、この遅延は AO サンプルクロッ クタイムベース信号の 2 ティックです。 © National Instruments Corporation 5-7 NI 6124/6154 ユーザマニュアル 第5章 アナログ出力 図 5-7 は、AO サンプルクロック信号と AO 開始トリガ信号の関係を示し ます。 AO ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ ࠲ࠗࡓࡌࠬ AO 㐿ᆎ࠻ࠟ AO ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ 㐿ᆎ࠻ࠟ ߆ࠄߩㆃᑧ 図 5-7 AO サンプルクロックと AO 開始トリガ AO サンプルクロックタイムベース信号 AO サンプルクロックタイムベース（ao/SampleClockTimebase）信 号として、PFI または RTSI ピンだけでなく、その他の多くの内部信号を選 択できます。この信号は、I/O コネクタで出力として使用できません。AO サンプルクロックタイムベースは分周され、AO サンプルクロックのオン ボードクロックソースを提供します。さらに、AO サンプルクロックタイ ムベースの立ち上がりエッジと立ち下がりエッジのどちらでサンプルを開 始するかを指定できます。 外部サンプルクロック信号を使用する場合は、AO サンプルクロックタイ ムベース信号を使用できますが、信号を分周する必要があります。外部サ ンプルクロック信号を使用する場合に信号を分周する必要がない場合は、 AO サンプルクロックタイムベースではなく AO サンプルクロック信号 を使用する必要があります。外部サンプルクロックタイムベースを指定し ない場合、NI-DAQmx ではオンボードクロックを使用します。 NI 6124/6154 ユーザマニュアル 5-8 ni.com/jp 第5章 アナログ出力 図 5-8 は、AO サンプルクロックタイムベース信号のタイミング要件を示 しています。 tp tw tw tp = 50 ns㧔ᦨዊ㧕 tw = 23 ns㧔ᦨዊ㧕 図 5-8 AO サンプルクロックタイムベースタイミング要件 最大許容周波数は、20 MHz（最小パルス幅が 10 ns HIGH/LOW）です。 周波数に最小値はありません。 外部ソースを選択しない限り、20MHzTimebase または 100kHzTimebase のいずれかで AO サンプルクロックタイムベース信号 が生成されます。 AO 開始トリガ信号 波形生成を開始するには、AO 開始トリガ信号（ao/StartTrigger）を使 用します。トリガを使用しない場合は、ソフトウェアコマンドによって生 成を開始します。 デジタルソースを使用する AO 開始トリガを使用するには、ソースとエッジを指定します。ソース は、PFI または RTSI <0..6> ピンに接続された外部信号です。また、DAQ デバイスの内部信号の 1 つをソースとして使用することもできます。 『NI-DAQmx ヘルプ』、またはバージョン 8.0 以降の『LabVIEW ヘルプ』 で「MAX でのデバイス経路設定」のセクションを参照してください。 © National Instruments Corporation 5-9 NI 6124/6154 ユーザマニュアル 第5章 アナログ出力 図 5-9 は、AO 開始トリガデジタルソースのタイミング要件を示します。 tw ┙ߜ߇ࠅ ࠛ࠶ࠫᭂᕈ ┙ߜਅ߇ࠅ ࠛ࠶ࠫᭂᕈ tw = 10 ns㧔ᦨዊ㧕 図 5-9 AO 開始トリガのタイミング要件 アナログソースを使用する アナログトリガソースを使用する場合、波形生成はアナログ比較イベント 信号の最初の立ち上がりエッジで開始します。詳細については、第 11 章、 「トリガ」の「アナログソースによるトリガ」セクションを参照してくだ さい。 AO 開始トリガ信号を出力端子に経路設定する ao/StartTrigger 出力は、PFI <0..15> または RTSI <0..7> 端子のどれにで も接続できます。 出力はアクティブ HIGH パルスです。 PFI 端子はデフォルトで入力として構成されます。 AO 一時停止トリガ信号 AO 一時停止トリガ信号（ao/PauseTrigger）を使用することにより、 DAQ シーケンス内のサンプルをマスクオフすることができます。これは、 AO 一時停止トリガがアクティブの場合にサンプルが発生しないという意 味です。 AO 一時停止トリガは、進行中のサンプルを停止しません。一時停止は次 のサンプルが開始されるまで有効になりません。この信号を出力として使 用することはできません。 NI 6124/6154 ユーザマニュアル 5-10 ni.com/jp 第5章 アナログ出力 デジタルソースを使用する ao/PauseTrigger を使用するには、ソースと極性を指定します。ソース は、PFI または RTSI <0..6> ピンに接続された外部信号です。また、DAQ デバイスのその他の内部信号をソースとして使用することもできます。 『NI-DAQmx ヘルプ』、またはバージョン 8.0 以降の『LabVIEW ヘルプ』 で「MAX でのデバイス経路設定」のセクションを参照してください。 また、AO 一時停止トリガが論理 HIGH レベルまたは論理 LOW レベルの ときにサンプルを一時停止するかどうかを指定することもできます。 アナログソースを使用する アナログトリガソースを使用する場合、アナログ比較イベント信号が HIGH のときにサンプリングが一時停止されます。詳細については、 第 11 章、 「トリガ」の「アナログソースによるトリガ」セクションを参 照してください。 AO アプリケーションソフトウェアについて S シリーズデバイスは、以下のアナログ出力アプリケーションで使用でき ます。 • • • • シングルポイント生成 有限生成 連続生成 波形生成 これらの生成を DMA、割り込み、またはプログラム I/O データ転送メカ ニズムを通じて実行することができます。一部のアプリケーションは、 開始および一時停止トリガも使用します。 メモ ソフトウェアでアナログ出力アプリケーションおよびトリガをプログラミング して実行する詳細な方法については、『NI-DAQmx ヘルプ』またはバージョン 8.0 以降の『LabVIEW ヘルプ』を参照してください。 © National Instruments Corporation 5-11 NI 6124/6154 ユーザマニュアル 6 デジタル I/O ご使用のデバイスによって、以下のいずれかのセクションを参照してくだ さい。 • 「非絶縁デバイスのデジタル I/O」―NI 6124 デバイスは、ポート 0 上の双方向 DIO 8 ライン、およびスタティック DIO ラインとして使 用可能な 16 の PFI 信号を装備しています。 • 「絶縁デバイスのデジタル I/O」―NI 6154 デバイスは、6 つのバンク 絶縁デジタル入力と 4 つのバンク絶縁デジタル出力を装備していま す。 非絶縁デバイスのデジタル I/O （NI 6124 のみ）NI 6124 デバイスは、ポート 0 上に双方向 DIO 8 ライン を装備しています。さらに、NI 6124 はスタティック DIO ラインとして 使用可能な PFI 16 ラインも装備しています。 これらの S シリーズデバイスは、ポート 0 で以下の DIO 機能をサポート します。 • • • • • • DIO 8 ライン 個別に制御できる各端子の方向と機能 スタティックデジタル入出力 高速デジタル波形生成 高速デジタル波形集録 DI 変化検出トリガ / 割り込み © National Instruments Corporation 6-1 NI 6124/6154 ユーザマニュアル 第6章 デジタル I/O 図 6-1 は、DIO ライン 1 つの回路を示しています。各 DIO ラインは類似 しています。以下のセクションは、DIO 回路のさまざまなパーツの詳細に ついて記載しています。 DO ᵄᒻ↢ᚑ FIFO DO ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ ࠬ࠲࠹ࠖ࠶ࠢDO ࡃ࠶ࡈࠔ I/O ⼔ P0.x DO.x ᣇะᓮ ᓸᒙࡊ࡞࠳࠙ࡦ ࠬ࠲࠹ࠖ࠶ࠢDI DI ᵄᒻ᷹ቯ FIFO DI ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ DI ᄌൻᬌ 図 6-1 非絶縁 S シリーズデジタル I/O 回路 DIO 端子は、デバイスの I/O コネクタで P0.<0..7> と名称付けられていま す。 DIO ラインの電圧入力と出力レベルおよび電流駆動レベルは、使用して いるデバイスの仕様に記載されています。 非絶縁デバイスのスタティック DIO （NI 6124 のみ）各 DIO ラインは、スタティック DI または DO ラインと して使用できます。スタティック DIO を使用してデジタル信号の監視や 制御ができます。各 DIO をデジタル入力（DI）またはデジタル出力 （DO）として個々に構成することができます。 スタティック DI ラインのサンプルと DO ラインのアップデートは、すべ てソフトウェアタイミングが使用されます。 NI 6124/6154 ユーザマニュアル 6-2 ni.com/jp 第6章 デジタル I/O これらのデバイス上の P0.6 および P0.7 は、汎用カウンタ 0 および 1 の アップ / ダウン入力をそれぞれ制御することもできます。ただし、PFI 信 号を使用してカウンタのアップ / ダウン入力を制御することが推奨されま す。アップ / ダウン制御信号、Counter 0 Up_Downo および Counter 1 Up_Down は入力のみで、DIO ラインの操作に影響を与えません。 非絶縁デバイスのデジタル波形トリガ （NI 6124 のみ）NI 6124 デバイスには、デジタル波形を集録および生成 するための独立した DI または DO 開始トリガはありません。DI または DO 操作をトリガするには、DI サンプルクロックまたは DO サンプルク ロックのソースになる信号を最初に選択します。そして、ソース信号でパ ルスを開始するトリガを生成します。このトリガを生成する方法は、DI サ ンプルクロックまたは DO サンプルクロックのソースになる信号によっ て異なります。 たとえば、AI サンプルクロックを DI サンプルクロックのソースとして使 用するとします。AI サンプルクロック（DI サンプルクロックのもとにな るもの）でパルスを開始するには、AI 開始トリガを使用して、AI 操作の 開始をトリガします。AI 開始トリガによって、非絶縁 DAQ-STC2 S シ リーズデバイスが AI サンプルクロックのパルスの生成を開始し、次に 図 6-2 に示されるように、DI サンプルクロックのパルスが生成されます。 PFI 1 (AI 㐿ᆎ࠻ࠟ) AI 㐿ᆎ࠻ࠟ߇ޔAI ࠨࡦࡊ࡞ࠢࡠ࠶ࠢߣ DI ࠨࡦࡊ࡞ࠢࡠ࠶ࠢࠍ㐿ᆎޕ AI ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ DI ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ 図 6-2 デジタル波形トリガ 同様に、AO サンプルクロックを DI サンプルクロックのソースとして使 用する場合は、AO 開始トリガが AO と DI の両方の操作を開始します。 カウンタ出力を DI サンプルクロックとして使用している場合は、カウン タの開始トリガが DI サンプルクロックを駆動するカウンタを有効にしま す。 DI サンプルクロックまたは DO サンプルクロックのソースとして外部信 号（PFI x など）を使用している場合は、外部信号をトリガする必要があ ります。 © National Instruments Corporation 6-3 NI 6124/6154 ユーザマニュアル 第6章 デジタル I/O 非絶縁デバイスのデジタル波形集録 （NI 6124 のみ）ポート 0 DIO ラインでデジタル波形を集録できます。DI 波形集録 FIFO はデジタルサンプルを格納します。S シリーズデバイスに は、データを DI 波形集録 FIFO からシステムメモリに移動するための DMA コントローラがあります。DAQ デバイスは、DI サンプルクロック （クロック信号）の各立ち上がり / 立ち下がりエッジで DIO ラインをサン プリングします。 各 DIO ラインを出力、スタティック入力、またはデジタル波形集録入力 として構成できます。 DI サンプルクロック信号 （NI 6124 のみ）DI サンプルクロック（di/SampleClock）信号を使用し て、P0.<0..7> 端子をサンプリングし、結果を DI 波形集録 FIFO に保存し ます。これらの S シリーズデバイスは、タイムベースを分周して、デジタ ル波形集録のための内部 DI サンプルクロックを生成する機能を持ちませ ん。したがって、外部信号か他のサブシステムの内部信号の 1 つを DI サ ンプルクロックとして使用する必要があります。たとえば、AI サンプルク ロックまたは AO サンプルクロックを DI サンプルクロックのソースとし て共有し、デジタルサンプルとアナログサンプルの時間を相関させること ができます。カウンタで必要なクロックが生成されるよう構成したり、外 部信号を DI サンプルクロックのソースとして使用することで、AI、AO、 DO 操作から独立するデジタル信号をサンプリングすることもできます。 DAQ デバイスは、FIFO がいっぱいのときに DI サンプルクロックを受信 すると、ホストソフトウェアに対してオーバーフローエラーをレポートし ます。 内部ソースを使用する 内部ソースで DI サンプルクロックを使用するには、信号ソースと信号の 極性を指定します。以下の信号をソースとして使用できます。 • • • • AI サンプルクロック（ai/SampleClock） AI 変換クロック（ai/ConvertClock） AO サンプルクロック（ao/SampleClock） Counter n Internal Output • • 周波数出力 DI 変化検出出力 内部信号には、RTSI を介して DI サンプルクロックに経路設定できるもの がいくつかあります。『NI-DAQmx ヘルプ』、またはバージョン 8.0 以降 の『LabVIEW ヘルプ』で「MAX でのデバイス経路設定」のセクション を参照してください。 NI 6124/6154 ユーザマニュアル 6-4 ni.com/jp 第6章 デジタル I/O 外部ソースを使用する 次の信号を DI サンプルクロックとして経路設定できます。 • • • PFI <0..15> RTSI <0..7> PXI_STAR • アナログ比較イベント（アナログトリガ） DI サンプルクロックの立ち上がり / 立ち下がりエッジでデータをサンプ リングできます。 DI サンプルクロックを出力端子に経路設定する DI サンプルクロックは、任意の PFI 端子に経路設定できます。PFI 回路は、 PFI 端子を駆動する前に DI サンプルクロックの極性を反転します。 非絶縁デバイスのデジタル波形生成 （NI 6124 のみ）ポート 0 DIO ラインでデジタル波形を生成できます。DO 波形生成 FIFO はデジタルサンプルを格納します。これらの S シリーズデ バイスには、データをシステムメモリから DI 波形集録 FIFO に移動する ための DMA コントローラがあります。DAQ デバイスは、DO サンプル クロック（クロック信号）の各立ち上がり / 立ち下がりエッジで、サンプ ルを FIFO から DIO 端子に移動します。各 DIO 信号を入力、スタティッ ク出力、またはデジタル波形生成出力として構成できます。 FIFO は、再送信モードをサポートしています。再送信モードでは、FIFO のサンプルがすべてクロックアウトされると、FIFO はもう一度同じ順序 ですべてのサンプルの出力を開始します。たとえば、FIFO にサンプルが 5 個が含まれている場合、1 番、2 番、3 番、4 番、5 番、1 番、2 番、 3 番、4 番、5 番、1 番、... と一致するパターンで生成されます。 DO サンプルクロック信号 （NI 6124 のみ）DO サンプルクロック（do/SampleClock）信号を使用 して、DO 波形生成 FIFO からの次のサンプルで DO 端子をアップデート します。これらの S シリーズデバイスは、タイムベースを分周して、デジ タル波形生成のための内部 DO サンプルクロックを生成する機能を持ち ません。したがって、外部信号か他のサブシステムの内部信号の 1 つを DO サンプルクロックとして使用する必要があります。たとえば、AI サン プルクロックまたは AO サンプルクロックを DO サンプルクロックの ソースとして共有し、デジタルサンプルとアナログサンプルの時間を相関 させることができます。カウンタを使用して必要な DO サンプルクロック を生成したり、外部信号をクロックのソースとして使用することで、AI、 AO、DI 操作から独立するデジタルデータを生成できます。 © National Instruments Corporation 6-5 NI 6124/6154 ユーザマニュアル 第6章 デジタル I/O DAQ デバイスは、FIFO が空のときに DO サンプルクロックを受信する と、ホストソフトウェアに対してアンダーフローエラーをレポートしま す。 内部ソースを使用する 内部ソースで DO サンプルクロックを使用するには、信号ソースと信号 の極性を指定します。以下の信号をソースとして使用できます。 • • • • AI サンプルクロック（ai/SampleClock） AI 変換クロック（ai/ConvertClock） AO サンプルクロック（ao/SampleClock） Counter n Internal Output • • 周波数出力 DI 変化検出出力 内部信号には、RTSI を介して DO サンプルクロックに経路設定できるも のがいくつかあります。『NI-DAQmx ヘルプ』、またはバージョン 8.0 以 降の『LabVIEW ヘルプ』で「MAX でのデバイス経路設定」のセクショ ンを参照してください。 外部ソースを使用する 次の信号を DO サンプルクロックとして経路設定できます。 • • • PFI <0..15> RTSI <0..7> PXI_STAR • アナログ比較イベント（アナログトリガ） DO サンプルクロックの立ち上がり / 立ち下がりエッジでサンプルを生成 できます。 DO サンプルクロックの 2 つのアクティブなエッジ間の時間が短すぎない ことに注意する必要があります。時間が短すぎると、DO 波形生成 FIFO は次のサンプルをきちんと読み取ることができません。DAQ デバイスは、 ホストソフトウェアにオーバーランエラーをレポートします。 DO サンプルクロックを出力端子に経路設定する DO サンプルクロックは、任意の PFI 端子に経路設定できます。PFI 回路 は、PFI 端子を駆動する前に DO サンプルクロックの極性を反転します。 NI 6124/6154 ユーザマニュアル 6-6 ni.com/jp 第6章 デジタル I/O 非絶縁デバイスの I/O 保護 （NI 6124 のみ）各 DIO および PFI 信号は、過電圧、低電圧、過電流の状 態、および静電破壊から保護されています。ただし、以下のガイドライン に従って、これらの不良状態を回避する必要があります。 • PFI または DIO ラインを出力として構成する場合は、DIO ラインを 外部信号ソースや、グランド、または電源に接続しないでください。 • PFI または DIO ラインを出力として構成する場合は、これらの信号 に接続された負荷の電流要件を認識する必要があります。DAQ デバ イスの指定された電流出力制限を超えないでください。ナショナルイ ンスツルメンツは、高電流駆動を必要とするデジタルアプリケーショ ン用にいくつかの信号調節ソリューションを提供しています。 • PFI または DIO ラインを入力として構成する場合は、通常動作範囲 外の電圧でラインを駆動しないでください。PFI または DIO ラインは AI 信号より小さな動作範囲です。 • DAQ デバイスは、静電気放電に敏感なデバイスとして取り扱う必要 があります。DAQ デバイスの操作や接続を行う際は、常に身体と装 置に接地を施してください。 非絶縁デバイスのプログラム可能な電源投入時の状態 （NI 6124 のみ）システムの起動およびリセット時に、ハードウェアはす べての PFI および DIO ラインを高インピーダンス入力にデフォルトで設 定します。DAQ デバイスは信号 HIGH または LOW を駆動しません。デ バイスの仕様書に記載されているように、各ラインには微弱プルダウン抵 抗が接続されています。 NI-DAQmx では、PFI および DIO ラインでプログラム可能な電源投入時 の状態がサポートされています。ソフトウェアで P0、P1、および P2 ラ インに起動時の任意の値をプログラムできます。PFI および DIO ラインは 以下のように設定できます。 • • • 微弱プルダウン抵抗付きの高インピーダンス入力（デフォルト） 0 を駆動する出力 1 を駆動する出力 NI-DAQmx または MAX の電源投入時の状態を設定する方法の詳細につ いては、『NI-DAQmx ヘルプ』またはバージョン 8.0 以降の『LabVIEW ヘルプ』を参照してください。 メモ S シリーズデバイスを使用して SCXI シャーシを制御する場合は、DIO ライン 0、1、2、および 4 が通信ラインとして使用されるので、これらの信号への悪影 響を回避するためには、デフォルトの高インピーダンス状態のままで起動する 必要があります。 © National Instruments Corporation 6-7 NI 6124/6154 ユーザマニュアル 第6章 デジタル I/O 非絶縁デバイスの DI 変化検出 （NI 6124 のみ）DAQ デバイスを構成して、DIO 信号の変更を検出する ことができます。図 6-3 は、DIO 変化検出回路のブロック図を示していま す。 P0.0 หᦼ ലൻ ലൻ ᄌൻᬌࠗࡌࡦ࠻ P0.7 หᦼ ലൻ ലൻ 図 6-3 DI 変化検出 DIO 変化検出回路を有効にして、立ち上がりエッジ、立ち下がりエッジ、 または各 DIO ラインのいずれかのエッジを個々に検出することができま す。DAQ デバイスは、各 DI 信号を 80MHzTimebase に同期して、信号 を変化検出器に送信します。回路は、各 DI 信号からの有効な変化検出器 すべての出力に対して OR を実行します。この OR の結果は、変化検出イ ベント信号です。 変化検出イベントは、以下を実行できます。 • • • NI 6124/6154 ユーザマニュアル 任意の RTSI <0..7>、PFI <0..15>、または PXI_STAR 信号を駆動する DO サンプルクロックまたは DI サンプルクロックを駆動する 割り込みを生成する 6-8 ni.com/jp 第6章 デジタル I/O また、変化検出イベント信号は、デジタル出力イベントの変化を検出する ために使用することもできます。 非絶縁デバイスの DI 変化検出アプリケーション （NI 6124 のみ）DIO 変化検出回路は、複数の DIO 信号のいずれかの状態 が変化すると、ユーザプログラムに割り込みを送信することができます。 また、DIO 変化検出回路の出力を使用して、複数のデジタル信号の論理 OR の DI またはカウンタ集録をトリガできます。単一のデジタル信号で のトリガの詳細については、第 11 章、「トリガ」の「デジタルソースに よるトリガ」セクションを参照してください。変化検出イベント信号をカ ウンタに経路設定することによって、サンプル間の相対的時間を得ること ができます。 変化検出イベント信号を使用して、DO またはカウンタ生成をトリガする こともできます。 非絶縁デバイスでデジタル I/O 信号を接続する （NI 6124 のみ）DIO 信号、P0.<0..7>、PFI <0..7>/P1.<0..7>、PFI <8..15>/ P2.<0..7> は、D GND を基準とします。各ラインを入力または出力として 個別にプログラムすることができます。図 6-4 では、PFI <0..3>/P1.<0..3> がデジタル入力として、PFI <4..7>/P1.<4..7> がデジタル出力として構成 されています。デジタル入力アプリケーションは、図で示されるように TTL 信号の受信や外部デバイスの状態（スイッチの状態など）の感知など を行います。デジタル出力アプリケーションは、TTL 信号の送信や外部デ バイスの駆動（上の図の場合は LED）などを行います。 © National Instruments Corporation 6-9 NI 6124/6154 ユーザマニュアル 第6章 デジタル I/O +5 V LED PFI <4..7>/ P1.<4..7> PFI <0..3>/ P1.<0..3> TTL ାภ +5 V ࠬࠗ࠶࠴ D GND I/O ࠦࡀࠢ࠲ 㕖⛘✼Sࠪ࠭࠺ࡃࠗࠬ 図 6-4 注意 デジタル I/O 接続 各非絶縁 DAQ-STC2 S シリーズデバイスの仕様書に記載されている最大入力電 圧を超えた場合、DAQ デバイスやコンピュータを損傷する可能性もあります。 ナショナルインスツルメンツは、このような信号接続による損傷の 責任を負い ません 。 非絶縁デバイス上の DIO アプリケーションソフトウェアについて （NI 6124 のみ）非絶縁 S シリーズデバイスは、以下のデジタル I/O アプ リケーションで使用できます。 • • • • • メモ スタティックデジタル入力 スタティックデジタル出力 デジタル波形生成 デジタル波形集録 DI 変化検出 ソフトウェアでデジタル I/O アプリケーションおよびトリガをプログラミング して実行する詳細な方法については、『NI-DAQmx ヘルプ』またはバージョン 8.0 以降の『LabVIEW ヘルプ』を参照してください。 NI 6124/6154 ユーザマニュアル 6-10 ni.com/jp 第6章 デジタル I/O 絶縁デバイスのデジタル I/O （NI 6154 のみ）S シリーズ絶縁デバイスには、10 の単方向 DIO ラインが あります。デジタル I/O ポートは、すべてバンク絶縁された 6 つのデジタ ル入力と 4 つのデジタル出力から構成されています。各デジタルラインに は PFI ラインの機能があります。入力 PFI ラインを使用すると、トリガ信 号を DAQ-STC2 ASIC の異なる機能モジュールに入力できます。また、 PFI ピンは、入力トリガとして使用していない場合にスタティックデジタ ル入力として使用できます。出力 PFI ラインは、内部の機能モジュールで 生成された内部信号をエクスポートできるだけでなく、RTSI バスに信号 を送信できます。 DIO ラインの電圧入力と出力レベルおよび電流駆動レベルは、『NI 6154 仕様』にリストされています。 図 6-5 は、1 つのバンク絶縁 DIO ラインの回路を示しています。 PFI/ ࠬ࠲࠹ࠖ࠶ࠢDI PFI/ ࠬ࠲࠹ࠖ࠶ࠢDO 図 6-5 ࠺ࠫ࠲࡞ ࠕࠗ࠰࠲ I/Oࠦࡀࠢ࠲ ⛘✼ ࡃࠕ 絶縁 S シリーズデバイスデジタル I/O ブロック図 絶縁デバイスのスタティック DIO （NI 6154 のみ）絶縁デバイスには、スタティックデジタル入力（DI）ま たはスタティックデジタル出力（DO）の単方向デジタルラインがありま す。DI および DO ラインを使用してデジタル信号の監視や制御ができま す。スタティック DI ラインのサンプルと DO ラインのアップデートは、 すべてソフトウェアタイミングが使用されます。1 つの出力有効に対し て、すべてのデジタル出力ラインが制御されます。デジタル出力ラインが 有効な場合、他のすべてのデジタル出力ラインも有効になり、デフォルト 値の 0 で駆動されます。 6 つのデジタル入力ラインから汎用カウンタ 0 および 1 のアップ / ダウン 制御入力を選択できます。 © National Instruments Corporation 6-11 NI 6124/6154 ユーザマニュアル 第6章 デジタル I/O 絶縁デバイスの I/O 保護 （NI 6154 のみ）各 DIO および PFI 信号は、過電圧、低電圧、過電流の状 態、および静電破壊から保護されています。ただし、以下のガイドライン に従って、これらの不良状態を回避する必要があります。 • DO ラインを外部信号ソース、グランド、または電源に接続しないで ください。 • DO 信号に接続されている負荷の電流要件を把握しておきます。DAQ デバイスの指定された電流出力制限を超えないでください。ナショナ ルインスツルメンツでは、高電流駆動を必要とするデジタルアプリ ケーション用にいくつかの信号調節ソリューションを提供していま す。 • 通常動作範囲の電圧で DI ラインを駆動しないでください。PFI または DIO ラインは AI 信号より小さな動作範囲です。 • DAQ デバイスは、静電気放電に敏感なデバイスとして取り扱う必要 があります。DAQ デバイスの操作や接続を行う際は、常に身体と装 置に接地を施してください。 絶縁デバイスにデジタル I/O 信号を接続する （NI 6154 のみ）DIO 信号、PFI <0..5>/P0.<0..5> および PFI <6..9>/ P1.<0..3> は、D GND を基準とします。PFI <0..5>/P0.<0..5> は入力で、 PFI <6..9>/P1.<0..3> は出力です。図 6-6 は、デジタル入力 PFI <0..5>/ P0.<0..5>、およびデジタル出力 PFI <6..9>/P1.<0..3> を示しています。デ ジタル入力アプリケーションは、図で示されるように TTL 信号の受信や外 部デバイスの状態（スイッチの状態など）の感知などを行います。デジタ ル出力アプリケーションは、TTL 信号の送信や外部デバイスの駆動 （図 6-6 で示される LED）などを行います。 NI 6124/6154 ユーザマニュアル 6-12 ni.com/jp 第6章 デジタル I/O +5 V ⛘✼ ࡃࠕ LED PFI <6..9>/P1.<0..3> ࠺ࠫ࠲࡞ ࠕࠗ࠰࠲ TTL ାภ PFI <0..5>/P0.<0..5> +5 V ࠬࠗ࠶࠴ D GND I/O ࠦࡀࠢ࠲ ⛘✼Sࠪ࠭࠺ࡃࠗࠬ 図 6-6 注意 絶縁 S シリーズデジタル I/O 信号接続 『NI 6154 仕様』に記載されている最大入力電圧を超えた場合、DAQ デバイスや コンピュータを損傷する可能性もあります。ナショナルインスツルメンツは、 このような信号接続による損傷の 責任を負いません 。 絶縁デバイス上の DIO アプリケーションソフトウェアについて （NI 6154 のみ）絶縁 S シリーズデバイスは、以下のデジタル I/O アプリ ケーションで使用できます。 • • メモ スタティックデジタル入力 スタティックデジタル出力 ソフトウェアでデジタル I/O アプリケーションおよびトリガをプログラミング して実行する詳細な方法については、『NI-DAQmx ヘルプ』またはバージョン 8.0 以降の『LabVIEW ヘルプ』を参照してください。 © National Instruments Corporation 6-13 NI 6124/6154 ユーザマニュアル 7 カウンタ S シリーズデバイスは、汎用 32 ビットカウンタ / タイマが 2 つ、周波数 発生器が 1 つ装備されています（図 7-1 を参照）。汎用カウンタ / タイマ は、さまざまな計測アプリケーション、パルス発生アプリケーションで使 用できます。 ജㆬᛯMux Counter 0 Counter 0 Source (Counter 0 Timebase) Counter 0 Gate Counter 0 Internal Output Counter 0 Aux Counter 0 HW Arm Counter 0 A Counter 0 B (Counter 0 Up_Down) Counter 0 TC Counter 0 Z ജㆬᛯMux Counter 1 Counter 1 Source (Counter 1 Timebase) Counter 1 Gate Counter 0 Internal Output Counter 1 Aux Counter 1 HW Arm Counter 1 A Counter 1 B (Counter 1 Up_Down) Counter 0 TC Counter 1 Z ജㆬᛯMux ᵄᢙ⊒↢ེ ᵄᢙജ࠲ࠗࡓࡌࠬ 図 7-1 © National Instruments Corporation 7-1 Freq Out S シリーズカウンタ NI 6124/6154 ユーザマニュアル 第7章 カウンタ カウンタには 7 つの入力信号がありますが、ほとんどのアプリケーショ ンではその一部だけが使用されます。 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 カウンタ入力アプリケーション エッジをカウントする エッジカウントアプリケーションは、カウンタがアームされると、そのカ ウンタのソースでエッジをカウントします。カウンタは、ソース入力での 立ち上がりエッジ、立ち下がりエッジをカウントするように構成できま す。カウント方向（カウントアップまたはカウントダウン）を指定するこ ともできます。 カウンタ値は、オンデマンドで読み取ることも、サンプルクロックを使用 して読み取ることもできます。 シングルポイント（オンデマンド）エッジカウント シングルポイント（オンデマンド）エッジカウントでは、カウンタはアー ムされるとソース入力でエッジ数をカウントします。オンデマンドは、ソ フトウェアがカウント処理に干渉することなくカウンタの値をいつでも読 み取れることを意味します。図 7-2 は、シングルポイントのエッジカウン トを示したものです。 ࠞ࠙ࡦ࠲ࠍࠕࡓߔࠆ ࠰ࠬ ࠞ࠙ࡦ࠲୯ 図 7-2 0 1 2 3 4 5 シングルポイント（オンデマンド）エッジカウント 一時停止トリガを使用してカウンタを一時停止（ゲート）することができ ます。一時停止トリガがアクティブなときは、カウンタはソース入力の エッジを無視します。一時停止トリガがアクティブではないときは、カウ ンタは通常通りにエッジをカウントします。 NI 6124/6154 ユーザマニュアル 7-2 ni.com/jp 第7章 カウンタ 一時停止トリガをカウンタのゲート入力に経路設定できます。カウンタ は、一時停止トリガが HIGH のときまたは LOW のときにカウントを一時 停止するように構成できます。図 7-3 は、一時停止トリガによるオンデマ ンドのエッジカウントを示したものです。 ࠞ࠙ࡦ࠲ࠍࠕࡓߔࠆ ৻ᤨᱛ࠻ࠟ (LOWߩߣ߈৻ᤨᱛ) ࠰ࠬ 0 ࠞ࠙ࡦ࠲୯ 図 7-3 0 1 2 3 4 5 一時停止トリガによるシングルポイント（オンデマンド）エッジカウント バッファ型（サンプルクロック）エッジカウント バッファ型エッジカウント（サンプルクロックによるエッジカウント）で は、カウンタはアーム後にソース入力のエッジ数をカウントします。カウ ンタの値は、サンプルクロックの各アクティブエッジでサンプリングされ ます。DMA コントローラはサンプル値をホストメモリに転送します。 返されるカウント値は、カウンタアームイベント以降の累積カウントで す。つまり、サンプルクロックはカウンタをリセットしません。 カウンタサンプルクロックをカウンタのゲート入力に経路設定できます。 カウンタは、サンプルクロックの立ち上がり / 立ち下がりエッジでデータ をサンプリングするよう構成できます。 図 7-4 は、バッファ型エッジカウントを示したものです。図が示すよう に、カウントはカウンタがアームされると開始されます。アームはゲート の最初のアクティブエッジより前に発生します。 ࠞ࠙ࡦ࠲ࠍࠕࡓߔࠆ ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ (┙ߜ߇ࠅࠛ࠶ࠫ ߢࠨࡦࡊ࡞) ࠰ࠬ ࠞ࠙ࡦ࠲୯ 0 1 2 3 4 5 6 3 ࡃ࠶ࡈࠔ 図 7-4 © National Instruments Corporation 7 3 6 バッファ型（サンプルクロック）エッジカウント 7-3 NI 6124/6154 ユーザマニュアル 第7章 カウンタ カウント方向を制御する エッジカウントアプリケーションでは、カウントダウン、カウントアップ のどちらかを指定できます。カウンタは、以下のように指定できます。 • • • 常にカウントアップする 常にカウントダウンする Counter n の B 入力が HIGH のときカウントアップし、LOW のとき カウントダウンする カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 パルス幅測定 パルス幅測定では、カウンタはゲート入力信号のパルスの幅を測定しま す。カウンタは、ゲート信号の HIGH パルスまたは LOW パルスの幅を測 定するように構成することができます。 内部 / 外部周期クロック信号（周期が既知の場合）を、カウンタのソース 入力に経路設定できます。カウンタは、ゲート信号のパルスがアクティブ な間にソース信号の立ち上がり（または立ち下がり）エッジの数をカウン トします。 パルス幅は、ソース信号の周期にカウンタから返されたエッジ数を乗算し て計算されます。 パルス幅測定は、パルス列が進行中の間にカウンタがアームされても正確 です。カウンタは、パルスがアクティブな状態のときにアームされる場 合、次回アクティブな状態に遷移するまで測定の開始を待機します。 単一パルス幅測定 単一パルス幅測定では、カウンタはゲート入力がアクティブな間、ソース 入力のエッジ数をカウントします。ゲート入力が非アクティブになると、 カウント値はハードウェアの保存レジスタに格納され、ゲートとソース入 力の他のエッジを無視します。その後、ソフトウェアによって格納された カウント値が読み取られます。 NI 6124/6154 ユーザマニュアル 7-4 ni.com/jp 第7章 カウンタ 図 7-5 は、単一パルス幅測定を示したものです。 ࠥ࠻ ࠰ࠬ ࠞ࠙ࡦ࠲୯ 0 1 HWሽࠫࠬ࠲ 2 2 図 7-5 単一パルス幅測定 バッファ型パルス幅測定 バッファ型パルス幅測定は、単一パルス幅測定に類似していますが、複数 パルスを測定するという点で異なります。 カウンタはゲート入力がアクティブな間、ソース入力のエッジ数をカウン トします。カウンタは、ゲート信号の各立ち下がりエッジで、ハードウェ アの保存レジスタ内にカウント値を保存します。DMA コントローラは保 存された値をホストメモリに転送します。 図 7-6 は、バッファ型パルス幅測定を示したものです。 ࠥ࠻ ࠰ࠬ ࠞ࠙ࡦ࠲୯ 0 1 2 3 1 2 3 ࡃ࠶ࡈࠔ 3 図 7-6 3 2 2 バッファ型パルス幅測定 外部信号をソースとして使用する場合は、少なくとも 1 つのソースパル スがゲート信号の各アクティブエッジの間に発生しなければなりません。 この条件を満たすことで、カウンタから必ず正しい値が返されます。この © National Instruments Corporation 7-5 NI 6124/6154 ユーザマニュアル 第7章 カウンタ 条件を満たせない場合は、「重複カウント防止」のセクションで説明する 重複カウント防止を採用することをお勧めします。 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 周期測定 周期測定では、カウンタはアーム後のゲート入力信号の周期を測定しま す。カウンタは、ゲート入力信号の 2 つの立ち上がりエッジ間か、2 つの 立ち下がりエッジ間の周期を測定するように構成できます。 内部 / 外部周期クロック信号（周期が既知の場合）を、カウンタのソース 入力に経路設定できます。カウンタは、ゲート信号の 2 つのアクティブ エッジ間にあるソース入力で発生する立ち上がり（または立ち下がり） エッジの数をカウントします。 ゲート入力の周期は、ソース信号の周期にカウンタから返されたエッジ数 を乗算して計算されます。 単一周期測定 単一周期測定では、カウンタは、ゲート入力の 2 つのアクティブエッジ 間にあるソース入力で発生する立ち上がり / 立ち下がりエッジの数をカウ ントします。ゲート入力の 2 番目のアクティブエッジでは、カウンタは ハードウェアの保存レジスタにカウントを格納し、ゲートとソース入力の 他のエッジを無視します。その後、ソフトウェアによって格納されたカウ ント値が読み取られます。 図 7-7 は、単一周期測定を示したものです。 ࠥ࠻ ࠰ࠬ ࠞ࠙ࡦ࠲୯ 0 1 2 3 HWሽࠫࠬ࠲ 5 5 図 7-7 NI 6124/6154 ユーザマニュアル 4 7-6 単一周期測定 ni.com/jp 第7章 カウンタ バッファ型周期測定 バッファ型周期測定は、単一周期測定に類似していますが、複数の周期を 測定する点で異なります。 カウンタは、ゲート入力の 2 つのアクティブエッジ間にあるソース入力 で発生する立ち上がり（または立ち下がり）エッジの数をカウントしま す。カウンタは、ゲート信号の各周期の終端で、ハードウェアの保存レジ スタ内にカウント値を保存します。DMA コントローラは保存された値を ホストメモリに転送します。 カウンタは、アームされると開始します。通常、アームは、ゲート入力の 周期の半ばで発生します。したがって、ハードウェアの保存レジスタに保 存される最初の値はゲート入力の周期全体を反映したものではありませ ん。ほとんどのアプリケーションで、最初のポイントは破棄する必要があ ります。 図 7-8 は、バッファ型周期測定を示したものです。 ࠞ࠙ࡦ࠲ࠍࠕࡓߔࠆ ࠥ࠻ ࠰ࠬ ࠞ࠙ࡦ࠲୯ 1 2 2 1 2 2㧔⎕᫈㧕 3 1 2 3 3 2㧔⎕᫈㧕 図 7-8 3 2㧔⎕᫈㧕 3 3 3 ࡃ࠶ࡈࠔ 1 バッファ型周期測定 外部信号をソースとして使用する場合は、少なくとも 1 つのソースパル スがゲート信号の各アクティブエッジの間に発生しなければなりません。 この条件を満たすことで、カウンタから必ず正しい値が返されます。この 条件を満たせない場合は、「重複カウント防止」のセクションで説明する 重複カウント防止を採用することをお勧めします。 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 © National Instruments Corporation 7-7 NI 6124/6154 ユーザマニュアル 第7章 カウンタ 半周期測定 半周期測定では、カウンタはアーム後のゲート入力信号の半周期を測定し ます。半周期は、ゲート入力での任意の 2 つの連続したエッジ間の時間で す。 内部 / 外部周期クロック信号（周期が既知の場合）を、カウンタのソース 入力に経路設定できます。カウンタは、ゲート信号の 2 つのエッジ間にあ るソース入力で発生する立ち上がり / 立ち下がりエッジの数をカウントし ます。 ゲート入力の半周期は、ソース信号の周期にカウンタから返されたエッジ 数を乗算して計算されます。 単一半周期測定 単一半周期測定は、単一パルス幅測定と同じです。 バッファ型半周期測定 バッファ型半周期測定では、カウンタはゲート信号の各エッジでハード ウェアの保存レジスタ内にカウント値を保存します。DMA コントローラ は保存された値をホストメモリに転送します。 カウンタは、アームされるとカウントを開始します。通常、アームはゲー ト入力のエッジ間で起こります。したがって、ハードウェアの保存レジス タに保存される最初の値は、ゲート入力の半周期全体を反映したものでは ありません。ほとんどのアプリケーションで、最初のポイントは破棄する 必要があります。 図 7-9 は、バッファ型半周期測定を示したものです。 ࠞ࠙ࡦ࠲ࠍࠕࡓߔࠆ ࠥ࠻ ࠰ࠬ ࠞ࠙ࡦ࠲୯ 0 1 1 2 2 2 ࡃ࠶ࡈࠔ 図 7-9 2 3 1 3 2 3 1 12 3 1 2 1 22 3 1 2 バッファ型半周期測定 外部信号をソースとして使用する場合は、少なくとも 1 つのソースパル スがゲート信号の各アクティブエッジの間に発生しなければなりません。 NI 6124/6154 ユーザマニュアル 7-8 ni.com/jp 第7章 カウンタ この条件を満たすことで、カウンタから必ず正しい値が返されます。この 条件を満たせない場合は、「重複カウント防止」のセクションで説明する 重複カウント防止を採用することをお勧めします。 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 周波数測定 カウンタでは、いくつかの方法で周期を測定できます。使用するアプリ ケーションにより、以下のいずれかの方法を選択できます。 • 方法 1: 低周波数を 1 つのカウンタで測定―この方法では、既知のタ イムベースを使用して信号の 1 周期を測定します。この方法は、低周 波数信号に適しています。 測定信号（F1）をカウンタのゲートに経路設定できます。既知のタイ ムベース（Ft）はカウンタのソースに経路設定できます。既知のタイ ムベースには、たとえば 80MHzTimebase を使用できます。信号が 0.02 Hz 未満である可能性がある場合は、さらに低速な既知のタイム ベースを使用してください。 カウンタは、ゲート信号の 1 つの周期を測定するように構成できま す。F1 の周波数は周期の逆数です。図 7-10 は、この方法を図で表し たものです。 ᷹ቯߐࠇߚ㑆㓒 F1 F1 ࠥ࠻ Ft ࠰ࠬ 1 2 3 … N Ft න৻ᦼ᷹ቯ F1ߩᦼ = N Ft F1ߩᵄᢙ = 図 7-10 • … Ft N 方法 1 方法 1b: 低周波数を 1 つのカウンタで測定（平均）―この方法では、 既知のタイムベースを使用して信号の数周期を測定します。この方法 は、低～中周波数の信号に適しています。 測定信号（F1）をカウンタのゲートに経路設定できます。既知のタイ ムベース（Ft）はカウンタのソースに経路設定できます。既知のタイ ムベースには、たとえば 80MHzTimebase を使用できます。信号が © National Instruments Corporation 7-9 NI 6124/6154 ユーザマニュアル 第7章 カウンタ 0.02 Hz 未満である可能性がある場合は、さらに低速な既知のタイム ベースを使用してください。 カウンタで K + 1 個のバッファ型周期測定を行うよう構成できます。 前述の説明どおり、バッファの最初の周期測定値は破棄されることに 注意してください。 残りの K 個の周期測定値の平均を求め、F1 の平均周期を決定します。 F1 の周波数は平均周期の逆数です。図 7-11 は、この方法を図で表し たものです。 T1 F1 ࠥ࠻ Ft ࠰ࠬ ᷹ቯߐࠇߚ㑆㓒 T2 … TK F1 1 2 ...N11... ...N2 … 1... ...NK Ft ࡃ࠶ࡈࠔဳᦼ᷹ቯ F1ߩᐔဋᦼ = F1ߩᵄᢙ = N1 + N2 + …NK K × 1 Ft K × Ft N1 + N2 + …NK 図 7-11 • 方法 1b 方法 2: 高周波数を 2 つのカウンタで測定―この方法では、既知の幅 を持つ 1 つのパルスを信号によって測定し、その結果から信号の周 波数を生成します。この方法は、高周波数信号に適しています。 この方法では、既知の持続時間（T）を持つパルスをカウンタのゲー トに経路設定します。パルスは、2 番目のカウンタを使用して生成で きます。または、パルスを外部で生成して PFI または RTSI 端子に接続 することもできます。パルスを外部で生成する場合は、カウンタは 1 つだけ使用します。 測定信号（F1）をカウンタのソースに経路設定します。カウンタは、 単一パルス幅測定用に構成します。パルス幅 T が F1 の N 周期と測定 される場合、F1 の周波数は N/T です。 NI 6124/6154 ユーザマニュアル 7-10 ni.com/jp 第7章 カウンタ 図 7-12 は、この方法を図で表したものです。他のオプションとして は、既知のパルスではなく既知の周期の幅を測定する方法がありま す。 ࡄ࡞ࠬ (T) ࡄ࡞ࠬ ࡄ࡞ࠬ ࠥ࠻ F1 ࠰ࠬ 1 2 … N F1 ࡄ࡞᷹ࠬቯ ࡄ࡞ࠬߩ T = N F1 F1ߩᵄᢙ = 図 7-12 • N T 方法 2 方法 3: 広範囲の周波数を 2 つのカウンタで測定する―2 つのカウン タを使用して、高周波数または低周波数の信号を正確に測定できま す。このテクニックは、逆周波数測定と呼ばれます。この方法では、 測定する信号から長いパルスを生成します。さらに、その長いパルス を既知のタイムベースで測定します。S シリーズは、高速な入力信号 より長いパルスをより正確に測定することができます。 © National Instruments Corporation 7-11 NI 6124/6154 ユーザマニュアル 第7章 カウンタ 図 7-13 のように、Counter 0 のソース入力に測定信号を経路設定す ることができます。たとえば、測定信号の周波数が F1 であるとしま す。Counter 0 を、ソース入力信号の N 周期である幅を持つ単一パ ルスを生成するよう構成します。 ᷹ቯߔࠆାภ (F1) ࠰ࠬ ജ COUNTER 0 ᣢ⍮ߩᵄᢙߩ ାภ (F2) ࠰ࠬ ജ COUNTER 1 ࠥ࠻ CTR_0_SOURCE (᷹ቯߔࠆାภ) 0 1 CTR_0_OUT (CTR_1_GATE) 2 3 … N ᷹ቯߔࠆ 㑆㓒 CTR_1_SOURCE 図 7-13 方法 3 さらに、Counter 0 の Internal Output 信号を Counter 1 のゲート 入力に経路設定します。既知の周波数（F2）の信号を Counter 1 の ソース入力に経路設定できます。F2 はたとえば 80MHzTimebase と します。信号が 0.02 Hz 未満である可能性がある場合は、さらに低速 な既知のタイムベースを使用してください。Counter 1 を、単一パル ス幅を測定するよう構成します。結果が、パルス幅が F2 クロックの J 周期であるとします。 Counter 0 では、パルスの長さが N/F1 と測定されます。Counter 1 では、同じパルスの長さが J/F2 と測定されます。したがって、F1 の 周波数は F1 = F2 *（N/J）によって求めることができます。 NI 6124/6154 ユーザマニュアル 7-12 ni.com/jp 第7章 カウンタ 周波数測定方法を選択する 周波数の最適な測定方法は、測定信号の予想される周波数、必要な確度、 使用するカウンタの数、測定時間など、いくつかの要素に基づきます。 • 方法 1 では、カウンタを 1 つだけ使用します。この方法は多くのアプ リケーションで使用できます。ただし、周波数が高くなるにつれて測 定値の確度が低くなります。 50 kHz の信号の周波数を、80 MHz のタイムベースで測定するとし ます。この周波数は、80 MHz のタイムベースの 1600 サイクルに相 当します。測定結果は、タイムベースに対する信号の位相に応じて 1600 ± 1 サイクルとなります。周波数が大きくなるにつれ、この ±1 サイクルの誤差が示すようにさらに大きくなります。表 7-1 にこの点 が示されています。 表 7-1 周波数測定―方法 1 式 例1 例2 測定する実際の周波数 F1 50 kHz 5 MHz タイムベース周波数 Ft 80 MHz 80 MHz Ft/F1 1600 16 (Ft/F1) – 1 1599 15 Ft F1/(Ft – F1) 50.031 kHz 5.33 MHz [Ft F1/(Ft – F1)] – F1 31 Hz 333 kHz [Ft/(Ft – F1)] – 1 0.06% 6.67% タスク タイムベース周期の実際の数 最も誤差のある測定したタイム ベース周期数 周波数測定値 エラー エラー % • 方法 1b（F1 の K 周期を測定）では、測定値の確度が向上します。方 法 1b の欠点は、K + 1 個の測定値が必要となる点です。したがって、 時間がさらにかかり、より多くの PCI または PXI の帯域幅が占有さ れます。 • 方法 2 は、高周波数信号を精密に測定できます。ただし、測定する信 号の周波数が低くなるにつれて測定値の確度が低くなります。非常に 低い周波数では、方法 2 ではアプリケーションにとって確度が低す ぎる可能性があります。また、方法 2 は 2 つのカウンタを必要とする という短所もあります（既知の幅の外部信号がない場合）。方法 2 は、 一定の時間で測定が完了するという利点があります。 • 方法 3 は、高周波数および低周波数の信号を正確に測定します。ただ し、カウンタが 2 つ必要となります。 © National Instruments Corporation 7-13 NI 6124/6154 ユーザマニュアル 第7章 カウンタ 表 7-2 は、周波数測定方法の比較を表したものです。 表 7-2 周波数測定方法の比較 方法 必要なカウン タ数 返される測定値の数 高周波数信号の 正確な測定 低周波数信号の 正確な測定 1 1 1 不良 良 1b 1 多数 普通 良 2 1 または 2 1 良 不良 3 2 1 良 良 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 位置測定 カウンタを使用して、位相差出力エンコーダまたは 2 パルスエンコーダ による位置測定を行えます。角位置は、X1、X2、X4 角エンコーダで測定 します。直線位置は 2 パルスエンコーダで測定します。位置測定は、シン グルポイント（オンデマンド）またはバッファ型（サンプルクロック）の どちらかを選択できます。位置測定を開始するには、カウンタをアームす る必要があります。 位相差出力エンコーダによる測定 カウンタは、X1、X2、X4 エンコードを使用する位相差出力エンコーダの 測定を実行できます。位相差出力エンコーダは、3 つのチャンネル （A、B、Z）まで設定できます。 • NI 6124/6154 ユーザマニュアル X1 エンコード―直交サイクルにおいてチャンネル A がチャンネル B より先行する場合、カウンタは増分します。直交サイクルにおいて チャンネル B がチャンネル A より先行する場合、カウンタは減分し ます。サイクルごとの増分値と減分値は、エンコードが X1、X2、X4 のいずれかによって異なります。 7-14 ni.com/jp 第7章 カウンタ 図 7-14 は、X1 エンコードの直交サイクルとその結果の増分値または 減分値を示しています。チャンネル A がチャンネル B より先行する 場合、チャンネル A の立ち上がりエッジでカウンタの値が増分しま す。チャンネル B がチャンネル A よりも先行する場合、チャンネル A の立ち下がりエッジでカウンタの値が減分します。 Ch A Ch B ࠞ࠙ࡦ࠲୯ 5 6 図 7-14 • 7 7 5 6 X1 エンコード X2 エンコード―X2 エンコードでも同様の現象が見られますが、カウ ンタがチャンネル A の各エッジで増分または減分する点で異なりま す（増分 / 減分はどちらのチャンネルが先行するかで決まります）。 図 7-15 のように、各サイクルによって、2 つの増分または 2 つの減 分が発生します。 Ch A Ch B ࠞ࠙ࡦ࠲୯ 5 6 図 7-15 • 9 8 7 9 7 8 6 5 X2 エンコード X4 エンコード―同様に、カウンタは X4 エンコードではチャンネル A と B の各エッジで増分または減分します。カウンタが増分するか減 分するかは、どちらのチャンネルが先行するかで決定されます。 図 7-16 のように、各サイクルによって、4 つの増分または 4 つの減 分が発生します。 Ch A Ch B ࠞ࠙ࡦ࠲୯ 5 6 7 8 9 10 11 12 13 13 12 図 7-16 © National Instruments Corporation 7-15 9 11 10 8 7 6 5 X4 エンコード NI 6124/6154 ユーザマニュアル 第7章 カウンタ チャンネル Z の動作 一部の位相差出力エンコーダでは、チャンネル A、B に加えて指標チャン ネルとも呼ばれるチャンネル Z があります。カウンタは、チャンネル Z の HIGH レベルにおいて直交サイクルの指定された値と位相で再ロードされ ます。この再ロードは、直交サイクルの 4 つの位相のいずれかで実行され るようにプログラムすることができます。 チャンネル Z の動作（HIGH になる条件、HIGH の持続時間）は、位相差 出力エンコーダの設計に応じて異なります。チャンネル Z のチャンネル A/B に対するタイミングについては、位相差出力エンコーダのドキュメ ントを参照してください。また、チャンネル Z が、再ロードの条件に指 定する位相の少なくとも一部で HIGH になるよう設定する必要がありま す。たとえば、図 7-17 では、チャンネル A が HIGH でチャンネル B が LOW である場合に、チャンネル Z が HIGH になることはありません。 したがって、再ロードは別の位相で発生する必要があります。 図 7-17 では、再ロードはチャンネル A と B が両方 LOW となる位相で実 行されます。再ロードは、この位相条件が TRUE でありチャンネル Z が HIGH であるときに実行されます。また、カウンタの増減は再ロードより も優先されます。したがって、チャンネル B が LOW となって再ロードの 位相に入るとき、まずはカウンタが増分します。再ロード（カウンタのリ セット）は、再ロードの位相が TRUE になってから、最大タイムベースの 1 周期以内に行われます。再ロード後は、カウンタはそれまでと同様のカ ウントを続行します。図は、X4 でコードでのチャンネル Z の再ロードを 示しています。 Ch A Ch B Ch Z ᦨᄢ࠲ࠗࡓࡌࠬ ࠞ࠙ࡦ࠲୯ 5 6 7 8 9 0 1 2 3 4 A=0 B=0 Z=1 図 7-17 NI 6124/6154 ユーザマニュアル X4 デコードでのチャンネル Z 再ロード 7-16 ni.com/jp 第7章 カウンタ 2 パルスエンコーダによる測定 カウンタは、2 つのチャンネル（A と B）を持つ 2 パルスエンコーダをサ ポートします。 カウンタは、チャンネル A の各立ち上がりエッジで増分し、チャンネル B の各立ち上がりエッジで減分します（図 7-18 を参照）。 Ch A Ch B ࠞ࠙ࡦ࠲୯ 2 5 4 3 図 7-18 3 4 4 2 パルスエンコーダによる測定 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 バッファ型（サンプルクロック）位置測定 バッファ型位置測定（サンプルクロックを使用する位置測定）では、カウ ンタがアームされた後に使用されたエンコードに応じてカウンタを増分し ます。カウンタの値は、サンプルクロックの各アクティブエッジでサンプ リングされます。DMA コントローラはサンプル値をホストメモリに転送 します。返されるカウント値は、カウンタアームイベント以降の累積カウ ントです。つまり、サンプルクロックはカウンタをリセットしません。カ ウンタサンプルクロックをカウンタのゲート入力に経路設定できます。カ ウンタは、サンプルクロックの立ち上がり / 立ち下がりエッジでデータを サンプリングするよう構成できます。 図 7-19 は、バッファ型エッジ X1 位置測定を示したものです。 ࠨࡦࡊ࡞ࠢࡠ࠶ࠢ (┙ߜ߇ࠅࠛ࠶ࠫ ߢࠨࡦࡊ࡞) ࠞ࠙ࡦ࠲ࠍ ࠕࡓߔࠆ Ch A Ch B ࠞ࠙ࡦ࠻ 0 1 ࡃ࠶ࡈࠔ 1 図 7-19 © National Instruments Corporation 7-17 2 5 4 1 4 バッファ型位置測定 NI 6124/6154 ユーザマニュアル 第7章 カウンタ 2 信号エッジ間隔測定 2 信号エッジ間隔測定は、パルス幅測定に類似していますが、AUX と ゲートという 2 つの測定信号を使用する点で異なります。AUX 入力のア クティブエッジでカウントが開始され、ゲート入力のアクティブエッジで カウントが終了します。2 信号エッジ間隔測定を開始するには、カウンタ をアームする必要があります。 カウンタがアームされた状態で、AUX 入力でアクティブエッジが発生す ると、カウンタはソースの立ち上がり（または立ち下がり）エッジの数を カウントします。AUX 入力のその他のエッジは無視されます。 カウンタは、ゲート入力のアクティブエッジを受信するとカウントを停止 します。カウント値は、ハードウェアの保存レジスタに保存されます。 AUX 入力の立ち上がりエッジまたは立ち下がりエッジをアクティブエッ ジにするよう構成することもできます。ゲート入力の立ち上がりエッジま たは立ち下がりエッジをアクティブエッジにするよう構成することもでき ます。 このタイプの測定は、イベント数をカウントしたり、2 つの信号のエッジ 間の時間を測定する場合に使用します。このタイプの測定は、開始 / 停止 トリガ測定、第 2 ゲート測定、A ～ B 測定などと呼ばれる場合がありま す。 単一 2 信号エッジ間隔測定 単一 2 信号エッジ間隔測定では、カウンタは、ゲート信号のアクティブ エッジと AUX 信号のアクティブエッジ間にあるソース入力で発生する立 ち上がり（または立ち下がり）エッジの数をカウントします。カウンタ は、カウント値をハードウェアの保存レジスタに保存し、入力の他のエッ ジを無視します。その後、ソフトウェアによって格納されたカウント値が 読み取られます。 NI 6124/6154 ユーザマニュアル 7-18 ni.com/jp 第7章 カウンタ 図 7-20 は、単一 2 信号エッジ間隔測定を示したものです。 ࠞ࠙ࡦ࠲ࠍ ࠕࡓߔࠆ ᷹ቯߐࠇߚ㑆㓒 AUX ࠥ࠻ ࠰ࠬ ࠞ࠙ࡦ࠲୯ 0 0 0 0 1 2 3 4 5 6 7 8 HWሽࠫࠬ࠲ 8 8 8 図 7-20 単一 2 信号エッジ間隔測定 バッファ型 2 信号エッジ間隔測定 バッファ型の場合、または単一の 2 信号エッジ間隔測定は類似していま すが、バッファ型測定では、複数の間隔を測定します。 カウンタは、ゲート信号のアクティブエッジと AUX 信号のアクティブ エッジの間に発生するソース入力の立ち上がり（または立ち下がり）エッ ジの数をカウントします。カウント値は、ハードウェアの保存レジスタに 保存されます。カウンタは、ゲート信号の次のアクティブエッジで、次の 測定を開始します。DMA コントローラは保存された値をホストメモリに 転送します。 図 7-21 は、バッファ型 2 信号エッジ間隔測定を示したものです。 AUX ࠥ࠻ ࠰ࠬ ࠞ࠙ࡦ࠲୯ 1 2 3 1 3 ࡃ࠶ࡈࠔ 図 7-21 2 3 1 3 3 2 3 3 3 3 バッファ型 2 信号エッジ間隔測定 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 © National Instruments Corporation 7-19 NI 6124/6154 ユーザマニュアル 第7章 カウンタ カウンタ出力アプリケーション 簡易パルス生成 単一パルス生成 カウンタは、単一パルスを出力できます。パルスは、Counter n Internal Output 信号に出力されます。 カウンタがアームされてから、パルスが開始されるまでの遅延を指定する ことができます。遅延は、ソース入力のアクティブエッジの数で測定され ます。 パルス幅は指定することができます。パルス幅も、ソース入力のアクティ ブエッジの数によって測定されます。ソース入力のアクティブエッジ （立ち上がりまたは立ち下がり）も、指定することができます。 図 7-22 は、4 つのパルス遅延が設定された幅が 3 であるパルスの生成を 表しています（ソースの立ち上がりエッジを使用）。 ࠞ࠙ࡦ࠲ࠍࠕࡓߔࠆ ࠰ࠬ ജ 図 7-22 単一パルス生成 開始トリガによる単一パルス生成 カウンタは、ハードウェアの開始トリガ信号の 1 つのパルスに対して単 一パルスを出力できます。パルスは、Counter n Internal Output 信号に 出力されます。 開始トリガ信号は、カウンタのゲート入力に接続できます。開始トリガか らパルスが開始されるまでの遅延を指定することができます。パルス幅を 指定することもできます。遅延とパルス幅は、ソース入力のアクティブ エッジの数で測定されます。 開始トリガ信号のパルスが 1 つ発生すると、カウンタはゲート入力を無 視します。 NI 6124/6154 ユーザマニュアル 7-20 ni.com/jp 第7章 カウンタ 図 7-23 は、4 つのパルス遅延が設定された幅が 3 であるパルスの生成を 表しています（ソースの立ち上がりエッジを使用）。 ࠥ࠻ (㐿ᆎ࠻ࠟ) ࠰ࠬ ജ 図 7-23 開始トリガによる単一パルス生成 再トリガ可能な単一パルス生成 カウンタは、ハードウェアの開始トリガ信号の各パルスに対して単一パル スを出力できます。パルスは、Counter n Internal Output 信号に出力さ れます。 開始トリガ信号は、カウンタのゲート入力に接続できます。開始トリガか ら各パルスが開始されるまでの遅延を指定することができます。パルス幅 を指定することもできます。遅延とパルス幅は、ソース入力のアクティブ エッジの数で測定されます。 カウンタは、パルスが生成されている間はゲート入力を無視します。パル ス生成が完了すると、カウンタは次のパルス生成を開始するために次の開 始トリガを待機します。 図 7-24 は、5 つのパルス遅延が設定された幅が 3 である 2 つのパルスの 生成を表しています（ソースの立ち上がりエッジを使用）。 ࠥ࠻ (㐿ᆎ࠻ࠟ) ࠰ࠬ ജ 図 7-24 再トリガ可能な単一パルス生成 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 © National Instruments Corporation 7-21 NI 6124/6154 ユーザマニュアル 第7章 カウンタ パルス列生成 連続パルス列生成 この機能は、プログラム可能な周波数とデューティーサイクルによってパ ルス列を生成します。パルスは、Counter n Internal Output 信号に出力 されます。 カウンタがアームされてから、パルス列が開始されるまでの遅延を指定す ることができます。遅延は、ソース入力のアクティブエッジの数で測定さ れます。 出力信号の HIGH パルスと LOW パルスの幅を指定できます。パルス幅 は、ソース入力のアクティブエッジの数として測定することもできます。 ソース入力のアクティブエッジ（立ち上がりまたは立ち下がり）も、指定 することができます。 カウンタは、アーム後またはハードウェア開始トリガに反応してすぐにパ ルス列の生成を開始します。開始トリガは、カウンタのゲート入力に接続 できます。 また、カウンタのゲート入力を一時停止トリガとして使用することもでき ます（開始トリガとして使用されていない場合）。カウンタは、一時停止 トリガがアクティブになるとパルスの生成を一時停止します。 図 7-25 は、ソースの立ち上がりエッジを使用した連続パルス列の生成を 表したものです。 ࠰ࠬ ജ ࠞ࠙ࡦ࠲ࠍࠕࡓߔࠆ 図 7-25 連続パルス列生成 連続パルス列の生成は、周波数分周と呼ばれる場合もあります。出力信号 の HIGH パルスと LOW パルスの幅が M 周期と N 周期の場合、Counter n Internal Output 信号の周波数はソース入力を M + N の値で分周して得ら れる周波数と等しくなります。 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 NI 6124/6154 ユーザマニュアル 7-22 ni.com/jp 第7章 カウンタ 有限パルス列生成 この機能は、指定した継続時間のパルス列を生成します。このカウンタ操 作を実行するには両方のカウンタが必要です。最初のカウンタ（この例で は Counter 0）は、希望する幅のパルスを生成します。2 番目のカウンタ （Counter 1）は、最初のカウンタのパルスでゲートを使用するパルス列 を生成します。経路設定は内部で行われます。図 7-26 は、有限パルス列タ イミング図の例を示します。 Counter 0 (ࡍࠕࠞ࠙ࡦ࠲) Counter 1 ↢ᚑቢੌ 図 7-26 有限パルス列タイミング図 周波数の生成 周波数を生成するには、パルス列生成モードでカウンタを使用するか、 周波数発生回路を使用します。 周波数発生器を使用する 周波数発生器は、さまざまな周波数で方形波を生成できます。周波数発生 器は、S シリーズ上の 2 つの汎用 32 ビットカウンタ / タイマモジュール とは独立して動作します。 図 7-27 は、周波数発生器のブロック図を示しています。 20 MHz ࠲ࠗࡓࡌࠬ ÷2 ᵄᢙജ ࠲ࠗࡓࡌࠬ ᵄᢙ⊒↢ེ FREQ OUT 100 kHz ࠲ࠗࡓࡌࠬ ಽ₸ (1–16) 図 7-27 © National Instruments Corporation 7-23 周波数発生器ブロック図 NI 6124/6154 ユーザマニュアル 第7章 カウンタ 周波数発生器は、周波数出力信号を生成します。周波数出力信号は、周波 数出力タイムベースを 1 ～ 16 のいずれかの数値で分周して得られる周波 数です。周波数出力タイムベースは、20 MHz タイムベースを 2 で分周し た値か、100 kHz タイムベースのいずれかです。 周波数出力のデューティーサイクルは、分周する数値が 1 か偶数の場合は 50% です。分周する数値が奇数の場合は、その数値を D に設定すると仮 定します。このとき、周波数出力は周波数出力タイムベースの (D + 1)/2 サイクルで LOW となり、(D – 1)/2 サイクルで HIGH となります。 図 7-28 は、分周する値が 5 に設定されている場合の周波数発生器の出力 波形を示しています。 ᵄᢙജ ࠲ࠗࡓࡌࠬ FREQ OUT (ಽ₸ = 5) 図 7-28 周波数発生器の出力波形 周波数出力は、PFI <0..15> または RTSI <0..7> 端子のどれにでも接続でき ます。すべての PFI 端子が起動時に高インピーダンスに設定されます。 FREQ OUT 信号は、DO サンプルクロックと DI サンプルクロックに経路 設定することもできます。 ソフトウェアでは、周波数発生器をパルス列生成のためにカウンタの 1 つをプログラムするようにプログラムできます。 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 周波数分周 カウンタは、入力信号の分数となる周波数の信号を生成することができま す。この機能は、連続パルス列の生成と同じです。詳細については、 「連続 パルス列生成」のセクションを参照してください。 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 NI 6124/6154 ユーザマニュアル 7-24 ni.com/jp 第7章 カウンタ ETS のパルス生成 等価時間サンプリング（ETS）アプリケーションでは、ゲートのエッジが アクティブ化された後に、カウンタは出力のパルスに指定された遅延を生 成します。ゲートの各アクティブエッジの後にカウンタは、ゲートと出力 上のパルスの間の遅延を指定された分累積的に増分します。そのため、 ゲートとパルス間で生成される遅延は引き続き増加します。 遅延値の増加は 0 ～ 255 になります。たとえば、増分値を 10 に指定する と、アクティブゲートエッジおよび出力のパルス間の遅延は、新規パルス が生成される度に 10 増加します。 トリガを受け取る度に、遅延が 100 およびパルス幅が 200 のパルスを生 成するように、カウンタをプログラムしたとします。そして、遅延増分を 10 に指定したとします。最初のトリガのパルス遅延は 100、2 番目は 110、3 番目は 120 となり、カウンタのアーミングが解除されるまでこの 方法で繰り返されます。ゲートエッジによってトリガされたパルスがまだ 出力されている間に、さらなるゲートエッジがトリガされた場合、カウン タは新しい方を無視します。 カウンタの出力で生成された波形は、デジタル化システムがシステムのナ イキスト周波数よりも高い周波数の反復波形をサンプルできる、アンダー サンプリング・アプリケーションにタイミングを提供するために使用でき ます。図 7-29 は、ETS のパルス生成の例を示しています。トリガからパ ルスの遅延は、それ以降の各ゲートアクティブエッジの後で増加します。 ࠥ࠻ ജ D2 = D1 + ΔD D1 図 7-29 D3 = D1 + 2ΔD ETS のパルス生成 カウンタ信号の接続についての詳細は、「デフォルトのカウンタ / タイマ ピン配列」のセクションを参照してください。 © National Instruments Corporation 7-25 NI 6124/6154 ユーザマニュアル 第7章 カウンタ カウンタタイミング信号 S シリーズデバイスには、以下のカウンタタイミング信号の機能がありま す。 • • • • • • • • • • • 「Counter n Source 信号」 「Counter n Gate 信号」 「Counter n Aux 信号」 「Counter n A Signal」 「Counter n B Signal」 「Counter n Z Signal」 「Counter n Up_Down 信号」 「Counter n HW Arm 信号」 「Counter n Internal Output Signal」 「Counter n TC Signal」 「周波数出力信号」 このセクションでは、n は Counter 0 または 1 のいずれかを表します。 たとえば、Counter n Source は、Counter 0 Source（Counter 0 への ソース入力）と Counter 1 Source（Counter 1 へのソース入力）の 2 つの信号を意味します。 Counter n Source 信号 カウンタが実行しているアプリケーションに応じて、Counter n Source 信号の選択したエッジでカウンタ値が増分または減分します。表 7-3 は、 この端子が各アプリケーションでどのように使用されるかを示したもので す。 表 7-3 NI 6124/6154 ユーザマニュアル カウンタアプリケーションと Counter n Source アプリケーション ソース端子の用途 パルス生成 カウンタタイムベース 1 カウンタ時間測定 カウンタタイムベース 2 カウンタ時間測定 入力端子 非バッファ型エッジカウント 入力端子 バッファ型エッジカウント 入力端子 2 エッジ間隔 カウンタタイムベース 7-26 ni.com/jp 第7章 信号を Counter カウンタ n Source に経路設定する 各カウンタには、Counter n Source 信号に対する独立した入力セレクタ があります。Counter n Source 入力には、以下の信号を経路設定できま す。 • • • • • • • 80 MHz タイムベース 20 MHz タイムベース 100 kHz タイムベース RTSI <0..7> PFI <0..15> PXI_CLK10 PXI_STAR • アナログ比較イベント さらに、Counter 1 TC または Counter 1 Gate を Counter 0 Source に 経路設定できます。Counter 0 TC または Counter 0 Gate を Counter 1 Source に経路設定できます。 ドライバソフトウェアによっては、一部のオプションを使用できないこと があります。 Counter n Source を出力端子に経路設定する Counter n Source 出力は、PFI <0..15> または RTSI <0..7> 端子のどれに でも経路設定できます。すべての PFI が起動時に高インピーダンスに設定 されます。 Counter n Gate 信号 Counter n Gate 信号は、アプリケーションに応じて、カウンタの開始や 停止、カウンタ値の保存などの様々な操作を実行できます。 信号を Counter n Gate に経路設定する 各カウンタには、Counter n Gate 信号に対する独立した入力セレクタが あります。Counter n Gate 入力には、以下の信号を経路設定できます。 • • RTSI <0..7> PFI <0..15> • • • • AI 基準トリガ（ai/ReferenceTrigger） AI 開始トリガ（ai/StartTrigger） AI サンプルクロック（ai/SampleClock） AI 変換クロック（ai/ConvertClock） © National Instruments Corporation 7-27 NI 6124/6154 ユーザマニュアル 第7章 カウンタ • • • • AO サンプルクロック（ao/SampleClock） DI サンプルクロック（di/SampleClock） DO サンプルクロック（do/SampleClock） PXI_STAR • • 変化検出イベント アナログ比較イベント さらに、Counter 1 Internal Output または Counter 1 Source を Counter 0 Gate に経路設定することもできます。Counter 0 Internal Output または Counter 0 Source を Counter 1 Gate に経路設定するこ ともできます。 ドライバソフトウェアによっては、一部のオプションを使用できないこと があります。 Counter n Gate を出力端子に経路設定する Counter n Gate 出力は、PFI <0..15> または RTSI <0..7> 端子のどれにで も経路設定できます。すべての PFI が起動時に高インピーダンスに設定さ れます。 Counter n Aux 信号 Counter n Aux 信号は、2 つの信号のエッジ間隔測定での最初のエッジ を示します。 信号を Counter n Aux に経路設定する 各カウンタには、Counter n Aux 信号に対する独立した入力セレクタが あります。Counter n Aux 入力には、以下の信号を経路設定できます。 • • RTSI <0..7> PFI <0..15> • • • AI 基準トリガ（ai/ReferenceTrigger） AI 開始トリガ（ai/StartTrigger） PXI_STAR • アナログ比較イベント さらに、Counter 1 Internal Output、Counter 1 Gate、Counter 1 Source、Counter 0 Gate のいずれかを Counter 0 Aux に経路設定する こともできます。Counter 0 Internal Output、Counter 0 Gate、 Counter 0 Source、Counter 1 Gate のいずれかを Counter 1Aux に経 路設定することもできます。 NI 6124/6154 ユーザマニュアル 7-28 ni.com/jp 第7章 カウンタ ドライバソフトウェアによっては、一部のオプションを使用できないこと があります。 Counter n A、Counter n B、Counter n Z 信号 Counter n B は、エッジカウントアプリケーションでのカウント方向を 制御します。位相差出力エンコーダまたは 2 パルスエンコーダを測定する 場合、A、B、Z 入力を各カウンタで使用します。 信号を A、B、Z カウンタ入力に経路設定する 各カウンタには、A、B、Z 入力それぞれに対して独立した入力セレクタ があります。各入力には、以下の信号を経路設定できます。 • • • RTSI <0..7> PFI <0..15> PXI_STAR • アナログ比較イベント Counter n Z 信号を出力端子に接続する Counter n Z を RTSI <0..7> に経路接続できます。 Counter n Up_Down 信号 Counter n Up_Down 信号は、Counter n B 信号の別名です。 Counter n HW Arm 信号 Counter n HW Arm 信号は、カウンタの入力 / 出力機能を開始できるよ う有効にします。 カウンタの入出力機能を開始するには、まずカウンタを有効にする（アー ムする）必要があります。バッファ型半周期測定など一部のアプリケー ションでは、カウンタはアーム後にカウントを始めます。また、単一パル ス幅測定などのアプリケーションでは、カウンタはアーム後にゲート信号 の待機を始めます。カウンタ出力操作は、開始トリガに加えてアーム信号 も使用できます。 ソフトウェアによって、カウンタをアームするか、ハードウェア信号でカ ウンタがアームされるように構成することができます。このハードウェア 信号は、ソフトウェアでアーム開始トリガと呼ばれます。ソフトウェア は、内部的にアーム開始トリガをカウンタの Counter n HW Arm 入力に 経路設定します。 © National Instruments Corporation 7-29 NI 6124/6154 ユーザマニュアル 第7章 カウンタ 信号を Counter n HW Arm 入力に経路設定する Counter n HW Arm 入力には、以下の信号を経路設定できます。 • RTSI <0..7> • PFI <0..15> • • • AI 基準トリガ（ai/ReferenceTrigger） AI 開始トリガ（ai/StartTrigger） PXI_STAR • アナログ比較イベント Counter 1 Internal Output を Counter 0 HW Arm に経路設定できます。 Counter 0 Internal Output を Counter 1 HW Arm に経路設定できます。 ドライバソフトウェアによっては、一部のオプションを使用できないこと があります。 Counter n Internal Output and Counter n TC 信号 Counter n Internal Output 信号は、Counter n TC に応じて変化しま す。 2 つのソフトウェア選択可能な出力オプションは、TC のパルス出力と TC のトグル出力です。出力極性は、どちらのオプションもソフトウェアで選 択できます。 パルスまたはパルス列生成タスクで、カウンタは Counter n Internal Output 信号上のパルスを駆動します。Counter n Internal Output 信号 は、内部的に経路を設定してカウンタ / タイマ入力または AI、AO、DI、 DO タイミング信号の “ 外部 ” ソースになります。 Counter n Internal Output を出力端子に経路 設定する Counter n Internal Output は、PFI <0..15> または RTSI <0..7> 端子のど れにでも経路設定できます。すべての PFI が起動時に高インピーダンスに 設定されます。 NI 6124/6154 ユーザマニュアル 7-30 ni.com/jp 第7章 カウンタ 周波数出力信号 周波数出力（FREQ OUT）信号は、周波数出力発生器の出力です。 周波数出力を端子に経路設定する 周波数出力を、任意の PFI <0..15> 端子に経路設定できます。すべての PFI が起動時に高インピーダンスに設定されます。FREQ OUT 信号は、DO サ ンプルクロックと DI サンプルクロックに経路設定することもできます。 デフォルトのカウンタ / タイマピン配列 デフォルトで、NI-DAQmx ではカウンタ / タイマ入力および出力は PFI ピンに経路設定されます。各デバイスのデフォルトのカウンタ / タイマピ ン表は、付録 A の「デバイス特有の情報」を参照してください。 NI-DAQmx のカウンタ / タイマ信号には、これらのデフォルトを使用す るか、他のソースおよび出力先を選択することができます。一般的なカウ ンタ測定および生成での信号を接続方法の詳細については、『NI-DAQmx ヘルプ』、またはバージョン 8.0 以降の『LabVIEW ヘルプ』で「カウン タ信号を接続する」を参照してください。DAQ-STC2 ベースの S シリー ズのカウンタ機能のデフォルト PFI ラインは、『NI-DAQmx ヘルプ』、ま たはバージョン 8.0 以降の『LabVIEW ヘルプ』で「物理チャンネル」を 参照してください。 カウンタトリガ カウンタは、3 つの異なるトリガアクションをサポートします。 • アーム開始トリガ―カウンタの入出力機能を開始するには、まずカウ ンタを有効にする（アームする）必要があります。ソフトウェアに よって、カウンタをアームするか、ハードウェア信号でカウンタが アームされるように構成することができます。このハードウェア信号 は、ソフトウェアでアーム開始トリガと呼ばれます。ソフトウェア は、内部的にアーム開始トリガをカウンタの Counter n HW Arm 入 力に経路設定します。 カウンタ出力操作では、開始 / 一時停止トリガに加え、アーム開始ト リガを使用できます。カウンタ入力操作では、アーム開始トリガを開 始トリガと同様に使用することができます。アーム開始トリガによっ て、複数のカウンタ入出力タスクを同期化できます。 アーム開始トリガを使用する際は、アーム開始トリガソースを Counter n HW Arm 信号に経路設定します。 © National Instruments Corporation 7-31 NI 6124/6154 ユーザマニュアル 第7章 カウンタ • 開始トリガ―カウンタ出力操作では、開始トリガによって有限 / 連続 パルス生成を開始できます。連続パルス生成の場合は、パルスの生成 がソフトウェアで停止操作を実行するまで続行します。有限パルス生 成の場合は、指定した数のパルスが生成されると、再トリガ属性を使 用しない限りは、パルス生成が停止します。再トリガ属性を使用する と、次の開始トリガによって生成が再開されます。 開始トリガを使用する際は、開始トリガソースをそのカウンタの Counter n Gate 信号入力に経路設定します。 カウンタ入力操作では、アーム開始トリガを開始トリガと同様に使用 することができます。 • 一時停止トリガ― 一時停止トリガは、エッジカウントアプリケー ションや連続パルス生成アプリケーションで使用できます。エッジカ ウント集録では、カウンタは外部トリガ信号が LOW になるとエッジ カウントを停止し、HIGH になると再開するか、あるいは、HIGH に なると停止し、LOW になると再開します。連続パルス生成では、 カウンタは外部トリガ信号が LOW になるとパルス生成を停止し、 HIGH になると再開するか、あるいは、HIGH になると停止し、LOW になると再開します。 一時停止トリガを使用する際は、一時停止トリガソースをそのカウン タの Counter n Gate 信号入力に経路設定します。 その他のカウンタの機能 カウンタをカスケード接続する 各カウンタの Counter n Internal Output 信号と Counter n TC 信号を、 それぞれ別のカウンタの Gate 入力に内部接続することができます。2 つ のカウンタをカスケード接続することで、64 ビットカウンタを効果的に 作成できます。カウンタをカスケード接続することで、他のアプリケー ションを有効にすることもできます。たとえば、周波数測定の確度を向上 させるために、「周波数測定」セクションの方法 3 の項目で説明されてい るような逆周波数測定を使用できます。 カウンタフィルタ 各 PFI、RTSI、または PXI_STAR 信号に対して、プログラム可能なデバウ ンスフィルタを適用できます。フィルタを適用すると、使用するデバイス はフィルタクロックの各立ち上がりエッジで入力信号をサンプリングしま す。S シリーズデバイスは、オンボード発振器を使用して周波数が 40 MHz のフィルタクロックを生成します。 メモ NI-DAQmx は、カウンタ入力に対するフィルタのみ をサポートします。 NI 6124/6154 ユーザマニュアル 7-32 ni.com/jp 第7章 カウンタ 入力信号の LOW から HIGH への遷移の例を説明します。HIGH から LOW へも、同様に遷移します。 たとえば、入力端子がしばらく LOW レベルであるとします。その後、そ の入力端子が HIGH に変化する際に、何度かグリッチが発生するとしま す。フィルタクロックによって連続した N 個のエッジで HIGH 信号がサ ンプリングされると、LOW から HIGH への遷移が回路の他の部分にも伝 播します。N の値は、フィルタの設定によって表 7-4 のように決定されま す。 表 7-4 フィルタ N（信号をパスするた フィルタ設定 めに必要なフィルタ クロック数） フィルタを確実にパ スするパルス幅 フィルタを確実にパ スしないパルス幅 125 ns 5 125 ns 100 ns 6.425 μs 257 6.425 μs 6.400 μs 2.56 ms ～ 101,800 2.56 ms 2.54 ms 無効 — — — 各入力に対するフィルタの設定は、個別に構成できます。起動時にはフィ ルタは無効になります。図 7-30 は、フィルタを 125 ns（N = 5）に設定し た場合の入力での LOW から HIGH への遷移を示しています。 RTSIޔPFIߪߚ߹ޔ PXI_STAR┵ሶ ࡈࠖ࡞࠲ࠢࡠ࠶ࠢ (40 MHz) 1 1 2 3 4 1 2 3 4 ┵ሶߩࠨࡦࡊ࡞߇ ࡈࠖ࡞࠲ࠢࡠ࠶ࠢ ࠍ↪ߒߡ5ㅪ⛯ HIGHߩ႐วࠖࡈޔ ࡞࠲ߐࠇߚജߪ HIGHߦߥࠅ߹ߔޕ 5 ࡈࠖ࡞࠲ߐࠇߚജ 図 7-30 フィルタの例 フィルタを有効にすると、入力信号にジッタが発生します。125 ns と 6.425 μs のフィルタ設定では、25 ns までのジッタが発生します。 2.56 ms のフィルタ設定では、10.025 μs までのジッタが発生します。 PFI 入力が RTSI に直接経路設定されている場合、または RTSI 入力が PFI に直接経路設定されている場合は、S シリーズデバイスは入力信号のフィ ルタされたバージョンを使用しません。 © National Instruments Corporation 7-33 NI 6124/6154 ユーザマニュアル 第7章 カウンタ デジタルフィルタおよびカウンタの詳細については、技術サポートデータ ベースのドキュメント『Digital Filtering with M Series and CompactDAQ』（英語）を参照してください。技術サポートデータベー スを参照するには、ni.com/jp/info で rddfms と入力します。 プリスケール プリスケールを使用すると、カウンタの最大タイムベースより高速な信号 をカウントできるようになります。S シリーズデバイスでは、各カウンタ において 8X と 2X のプリスケールが使用できます（プリスケールは無効 にすることもできます）。各プリスケーラは、8（または 2）までカウント し、ロールオーバーする小型で簡単なカウンタで構成されます。このカウ ンタは、小型のカウンタのロールオーバー回数をカウントするだけの大型 のカウンタよりも高速に実行できます。したがって、プリスケーラはソー スにおいて周波数分周を実行し、受け入れ信号の 8 分の 1（または 2 分の 1）の周波数を出力します。 ᄖㇱାภ ࡊࠬࠤࡠ࡞ࠝࡃ (ࠞ࠙ࡦ࠲ߢ࠰ࠬ ߣߒߡ↪ߐࠇࠆ) ࠞ࠙ࡦ࠲୯ 図 7-31 0 1 プリスケール プリスケールは、連続的な繰り返し信号の周波数を測定するために使用さ れます。プリスケールカウンタは読み取り不可能なため、前回のロール オーバから何回エッジが発生したか確認することができません。プリス ケールは、7 つ（または 1 つ）までのエラーが許容できることを条件に、 イベントカウントの目的で使用できます。プリスケールは、カウンタの ソースが外部信号である場合に使用できます。また、プリスケールはカウ ンタのソースが内部タイムベース（80MHzTimebase、20MHzTimebase、 100kHzTimebase）の場合は使用できません。 重複カウント防止 重複カウント防止（または同期カウントモード）を使用すると、低速また は非周期的な外部ソースを使用するアプリケーションで、カウンタから正 しいデータを得ることができます。重複カウント防止は、周波数や周期を 測定するバッファ型カウンタアプリケーションにのみ適用できます。バッ ファ型アプリケーションでは、カウンタはゲート信号の立ち上がりエッジ 間で発生する外部ソースのパルス回数を保存する必要があります。 NI 6124/6154 ユーザマニュアル 7-34 ni.com/jp 第7章 カウンタ 正常に動作するアプリケーションの例 （重複カウントなし） 図 7-32 は、周期測定のソースである外部バッファ信号を表しています。 ࠥ࠻ߩ┙ߜ߇ࠅࠛ࠶ࠫ ࠞ࠙ࡦ࠲ߪޔᰴߩ࠰ࠬ ߩ┙ߜ߇ࠅࠛ࠶ࠫߢࠥ ࠻ߩ┙ߜ߇ࠅࠛ࠶ࠫ ࠍᬌߒ߹ߔޕ ࠥ࠻ ࠰ࠬ ࠞ࠙ࡦ࠲୯ 6 7 ࡃ࠶ࡈࠔ 1 2 1 7 図 7-32 2 7 重複カウント防止の例 ゲートの最初の立ち上がりエッジで、現在のカウントである 7 が保存さ れます。ゲートの次の立ち上がりエッジで、カウンタは 2 を保存します。 これは、ゲートの前回の立ち上がりエッジの後にソースでパルスが 2 回 発生したためです。 カウンタはゲート信号をソース信号と同期化またはサンプリングします。 つまり、カウンタは次のソースパルスが発生するまでゲートの立ち上がり エッジをカウントしません。この例では、カウンタはゲートの立ち上がり エッジの後に発生する最初のソースの立ち上がりエッジでバッファに値を 保存します。カウンタがゲート信号を同期化する正確なタイミングは、同 期モードに応じて異なります。同期モードはの詳細については、「同期 モード」のセクションを参照してください。 © National Instruments Corporation 7-35 NI 6124/6154 ユーザマニュアル 第7章 カウンタ 不正に動作するアプリケーションの例 （重複カウント） 図 7-33 では、ゲートの最初の立ち上がりエッジの後にソースでパルスが発 生していないため、カウンタはバッファに正しいデータを書き込みません。 ࠰ࠬࠛ࠶ࠫ߇ߥߚޔ ࡃ࠶ࡈࠔߦ୯ߪᦠ߈ㄟ߹ ࠇ߹ߖࠎޕ ࠥ࠻ ࠰ࠬ ࠞ࠙ࡦ࠲୯ 6 7 1 7 ࡃ࠶ࡈࠔ 図 7-33 重複カウント防止の例 重複カウントを防止するアプリケーションの例 重複カウント防止を有効にすると、カウンタはソース信号とゲート信号を 80 MHz タイムベースに同期化します。タイムベースに同期化することによ り、ソースにパルスが発生しなくてもカウンタがゲートのエッジを検出でき るようになります。したがって、ゲート信号の合間にソースでエッジが発生 しなくてもバッファに正確なカウントが保存されます（図 7-34. を参照） 。 ࠞ࠙ࡦ࠲ߪ┙ߜ߇ࠅ ࠥ࠻ࠛ࠶ࠫࠍᬌޕ ࠥ࠻ ࠞ࠙ࡦ࠲୯ߪฦ ࠰ࠬࡄ࡞ࠬ ৻࿁ߦߟ߈৻ᐲ Ⴧಽߒ߹ߔޕ ࠰ࠬ 80 MHz ࠲ࠗࡓࡌࠬ ࠞ࠙ࡦ࠲୯ ࡃ࠶ࡈࠔ 6 7 0 1 7 0 7 図 7-34 NI 6124/6154 ユーザマニュアル 7-36 重複カウント防止の例 ni.com/jp 第7章 カウンタ カウンタは、長いソースパルスに対しても、一度だけ増分します。 通常、カウンタ値と Counter n Internal Output 信号はソース信号に同 期して変化します。重複カウント防止を有効にすると、カウンタ値と Counter n Internal Output 信号は 80 MHz タイムベースに同期して変化 します。 重複カウント防止は、ソース信号の周波数が 20 MHz 以下の場合にのみ 使用することに注意してください。 重複カウント防止を使用する条件 重複カウント防止は、次の条件を満たす場合に使用する必要があります。 • • • • カウンタ測定を実行している。 外部信号（PFI x など）をカウンタソースとして使用している。 外部ソースの周波数が 20 MHz 以下である。 80 MHz タイムベースと同期して変化するカウンタ値と出力を使用で きる。 上記の条件を満たさない場合は、重複カウント防止は 使用しないでくだ さい 。 NI-DAQmx で重複カウント防止を有効にする NI-DAQmx で重複カウント防止を有効にするには、重複カウント防止属 性 / プロパティを設定できます。重複カウント防止属性 / プロパティの設 定方法については、ご使用の API のヘルプを参照してください。 同期モード 32 ビットカウンタは、ソース信号に同期してカウントアップまたはカウ ントダウンします。ゲート信号やその他のカウンタ入力は、ソース信号に 対して非同期的です。S シリーズデバイスは、これらの信号を内部カウン タへ渡す前に同期化します。 S シリーズデバイスは、以下の 3 つの同期方法のいずれかを使用します。 • 80 MHz ソースモード • その他の内部ソースモード • 外部ソースモード DAQmx では、以下を実行する場合、デバイスによって 80 MHz ソース モードが使用されます。 • • 位置測定 重複カウント防止 © National Instruments Corporation 7-37 NI 6124/6154 ユーザマニュアル 第7章 カウンタ それ以外の場合は、Counter n Source を駆動する信号に応じてモードが 決定されます。表 7-5 は、各モードの条件を示しています。 表 7-5 同期モードの条件 Counter n Source 重複カウント防止 が有効 測定の種類 の駆動信号 同期モード 任意 任意 80 MHz ソース いいえ 位置測定 任意 80 MHz ソース いいえ 任意 80 MHz タイムベース 80 MHz ソース いいえ 位置測定以外のすべ ての測定 20 MHz タイムベース、 100 kHz タイムベース、 または PXI_CLK10 その他の内部ソース いいえ 位置測定以外のすべ ての測定 はい その他の信号 （PFI または RTSI など） 外部ソース 80 MHz ソースモード 80 MHz ソースモードでは、図 7-35 で示すように、デバイスは信号を ソースの立ち上がりエッジで同期化し、その次の立ち上がりエッジをカウ ントします。 ࠰ࠬ หᦼ 図 7-35 ࠞ࠙ࡦ࠻ 80 MHz ソースモード その他の内部ソースモード その他の内部ソースモードでは、図 7-36 で示すように、デバイスは信号 をソースの立ち下がりエッジで同期化し、その次の立ち上がりエッジをカ ウントします。 ࠰ࠬ หᦼ 図 7-36 NI 6124/6154 ユーザマニュアル 7-38 ࠞ࠙ࡦ࠻ その他の内部ソースモード ni.com/jp 第7章 カウンタ 外部ソースモード 外部ソースモードでは、デバイスは、ソース信号を数ナノ秒遅延させるこ とによって、遅延したソース信号を生成します。図 7-37 で示すように、 デバイスは信号をソース信号の立ち上がりエッジで同期化し、遅延ソース 信号の次の立ち上がりエッジをカウントします。 ࠰ࠬ หᦼ ㆃᑧ࠰ࠬ ࠞ࠙ࡦ࠻ 図 7-37 © National Instruments Corporation 7-39 外部ソースモード NI 6124/6154 ユーザマニュアル プログラム可能な機能的インタ フェース（PFI） 8 ご使用のデバイスによって、以下のいずれかのセクションを参照してくだ さい。 • 「非絶縁デバイスの PFI」―NI 6124 デバイスは、8 ラインの双方向 DIO 信号に加えて、16 の PFI ピンを装備しています。 • 「絶縁デバイスの PFI」―NI 6154 デバイスは、入力または出力として 個別に構成可能な 10 の同方向 PFI ピンを装備しています。 非絶縁デバイスの PFI （NI 6124 のみ）非絶縁 S シリーズデバイスは、16 のプログラム可能な機 能的インタフェース（PFI）信号を装備しています。さらに、これらのデ バイスは 8 ラインの双方向 DIO 信号も装備しています。 各 PFI は、以下のように個別に構成できます。 • • • スタティックデジタル入力 スタティックデジタル出力 AI、AO、DI、DO へのタイミング入力信号、またはカウンタ / タイ マ機能 • AI、AO、DI、DO からのタイミング出力信号、またはカウンタ / タイマ機能 © National Instruments Corporation 8-1 NI 6124/6154 ユーザマニュアル 第8章 プログラム可能な機能的インタフェース（PFI） 各 PFI 入力には、プログラム可能なデバウンスフィルタもあります。 図 8-1 は、1 つの PFI ラインの回路を示したものです。各 PFI ラインは類 似しています。 ࠲ࠗࡒࡦࠣାภ ࠬ࠲࠹ࠖ࠶ࠢDO ࡃ࠶ࡈࠔ I/O ⼔ ᣇะᓮ PFI x/P1 ߹ߚߪ PFI x/P2 ࠬ࠲࠹ࠖ࠶ࠢDI ᓸᒙࡊ࡞࠳࠙ࡦ ജ࠲ࠗࡒࡦࠣ ାภࠢ࠲߳ PFI ࡈࠖ࡞࠲ 図 8-1 非絶縁 S シリーズデバイス上の PFI 回路 端子がタイミング入力または出力として使用される場合、PFI x と呼ばれ ます（ここで x は 0 ～ 15 の整数です）。端子がスタティックデジタル入力 または出力として使用される場合、P1.x または P2.x と呼ばれます。I/O コネクタでは、各端子は PFI x/P1.x または PFI x/P2.x とラベル付けされて います。 PFI 信号の電圧入力と出力レベルおよび電流駆動レベルは、『NI 6124 仕 様』に記載されています。 NI 6124/6154 ユーザマニュアル 8-2 ni.com/jp 第8章 プログラム可能な機能的インタフェース（PFI） 絶縁デバイスの PFI （NI 6154 のみ）絶縁 S シリーズデバイスは、6 の入力信号と 4 の出力信 号で構成される 10 のプログラム可能な機能的インタフェース（PFI）信 号を装備しています。 各 PFI <0..5>/P0.<0..5> は、AI やカウンタ / タイマ機能またはスタティッ クデジタル入力のタイミング入力信号として構成可能です。各 PFI 入力に は、プログラム可能なデバウンスフィルタもあります。 図 8-2 は、1 つの PFI ラインの回路を示したものです。各 PFI ラインは類 似しています。 ⛘✼ ࡃࠕ ࠬ࠲࠹ࠖ࠶ࠢDI PFI <0..5>/P0.<0..5> I/O ⼔ ࠺ࠫ࠲࡞ ࠕࠗ࠰࠲ PFI ࡈࠖ࡞࠲ 図 8-2 ജ࠲ࠗࡒࡦࠣ ାภࠢ࠲߳ 絶縁 S シリーズデバイス上の PFI 回路 各 PFI <6..9>/P1.<0..3> は、AI やカウンタ / タイマ機能またはスタティッ クデジタル出力のタイミング出力信号として構成可能です。 図 8-3 は、1 つの PFI 出力ラインの回路を示したものです。各 PFI ライン は類似しています。 ⛘✼ ࡃࠕ ࠲ࠗࡒࡦࠣାภ ࠺ࠫ࠲࡞ ࠕࠗ࠰࠲ ࠬ࠲࠹ࠖ࠶ࠢDO ࡃ࠶ࡈࠔ ജ ലൻ 図 8-3 © National Instruments Corporation I/O ⼔ PFI <6..9>/P1.<0..3> ࡔࡕ: 1ߟߩജലߪ࡞࠲ࠫ࠺ߩߡߴߔޔ ജାภߢߐࠇ߹ߔޕ 絶縁 S シリーズデバイス上の PFI 出力回路 8-3 NI 6124/6154 ユーザマニュアル 第8章 プログラム可能な機能的インタフェース（PFI） 端子がタイミング入力または出力として使用される場合、PFI x と呼ばれ ます（ここで x は 0 ～ 9 の整数です）。端子がスタティックデジタル入力 または出力として使用される場合、P0.x または P1.x と呼ばれます。 PFI 信号の電圧入力と出力レベルおよび電流駆動レベルは、『NI 6154 仕 様』に記載されています。 PFI 端子をタイミング入力信号として使用する PFI 端子を使用して、外部タイミング信号をさまざまな S シリーズ機能に 経路設定します。1 各 PFI 端子（または入力 PFI 端子）は、以下の信号に経 路設定できます。 • • • • • • • • • • AI 変換クロック（ai/ConvertClock） AI サンプルクロック（ai/SampleClock） AI 開始トリガ（ai/StartTrigger） AI 基準トリガ（ai/ReferenceTrigger） AI サンプルクロックタイムベース（ai/SampleClockTimebase） AO 開始トリガ（ao/StartTrigger） AO サンプルクロック（ao/SampleClock） AO サンプルクロックタイムベース（ao/SampleClockTimebase） AO 一時停止トリガ（ao/PauseTrigger） ソース、ゲート、Aux、HW_Arm、A、B、Z のいずれかのカウンタ のカウンタ入力信号 • （NI 6124 のみ）DI サンプルクロック（di/SampleClock） • （NI 6124 のみ）DO サンプルクロック（do/SampleClock） ほとんどの機能で、PFI 入力の極性を構成、およびエッジかレベルに影響 を受けるかを構成することができます。 1 NI 6124 デバイスでは、任意の PFI 端子をタイミング入力信号として使用できます。NI 6154 デバイスでは、PFI <0..5> 端子をタ イミング入力信号として使用できます。 NI 6124/6154 ユーザマニュアル 8-4 ni.com/jp 第8章 プログラム可能な機能的インタフェース（PFI） PFI 端子を使用してタイミング出力信号をエクスポート する 以下のタイミング信号を、出力として構成された PFI 端子に経路設定でき ます。1 • • • • • • • • • • AI 変換クロック * （ai/ConvertClock） AI ホールド完了イベント（ai/HoldCompleteEvent） AI 基準トリガ（ai/ReferenceTrigger） AI サンプルクロック（ai/SampleClock） AI 開始トリガ（ai/StartTrigger） AO サンプルクロック * （ao/SampleClock） AO 開始トリガ（ao/StartTrigger） Counter n Source Counter n Gate Counter n Internal Output • • • 周波数出力 • • • • メモ 1 PXI_STAR RTSI <0..7> （NI 6124 のみ）アナログ比較イベント （NI 6124 のみ）変化検出イベント （NI 6124 のみ）DI サンプルクロック * （di/SampleClock） （NI 6124 のみ）DO サンプルクロック * （do/SampleClock） * の付いた信号は、端子で使用される前に反転します。これらの信号はアクティ ブ LOW です。 NI 6124 デバイスでは、任意の PFI 端子でタイミング出力信号をエクスポートできます。NI 6154 デバイスでは、PFI <6..9> でタ イミングう出力信号をエクスポートできます。 © National Instruments Corporation 8-5 NI 6124/6154 ユーザマニュアル 第8章 プログラム可能な機能的インタフェース（PFI） PFI 端子をスタティックデジタル入力および出力として 使用する PFI 端子をスタティックデジタル入力または出力端子として構成できま す。 • NI 6124 デバイス―各 PFI をスタティックデジタル入力またはスタ ティックデジタル出力として個別に構成することができます。端子が スタティックデジタル入力または出力として使用される場合、P1.x または P2.x と呼ばれます。I/O コネクタでは、各端子は PFI x/P1.x ま たは PFI x/P2.x とラベル付けされています。 さらに、NI 6124 デバイスは 8 ラインの双方向 DIO 信号も装備して います。 • NI 6124/6154 ユーザマニュアル NI 6154 デバイス―端子がスタティックデジタル入力または出力とし て使用される場合、P0.x または P1.x と呼ばれます。I/O コネクタで は、各端子は PFI x/P0.x または PFI x/P1.x とラベル付けされていま す。 8-6 ni.com/jp 第8章 プログラム可能な機能的インタフェース（PFI） PFI 入力信号を接続する すべての PFI 入力接続は、D GND を基準にします。図 8-4 はこの基準、 そして外部 PFI 0 ソースおよび外部 PFI 2 ソースを 2 つの PFI 端子に接続 する方法を示しています。 PFI 0 PFI 2 PFI 0 ࠰ࠬ PFI 2 ࠰ࠬ D GND I/O ࠦࡀࠢ࠲ 図 8-4 S ࠪ࠭࠺ࡃࠗࠬ PFI 入力信号の接続 PFI フィルタ 各 PFI、RTSI、または PXI_STAR 信号に対して、プログラム可能なデバウ ンスフィルタを適用できます。フィルタを適用すると、使用するデバイス はフィルタクロックの各立ち上がりエッジで入力信号をサンプリングしま す。これらの S シリーズデバイスは、オンボード発振器を使用して周波数 が 40 MHz のフィルタクロックを生成します。 メモ NI-DAQmx は、カウンタ入力に対するフィルタのみ をサポートします。 入力信号の LOW から HIGH への遷移の例を説明します。HIGH から LOW へも、同様に遷移します。 © National Instruments Corporation 8-7 NI 6124/6154 ユーザマニュアル 第8章 プログラム可能な機能的インタフェース（PFI） たとえば、入力端子がしばらく LOW レベルであるとします。その後、そ の入力端子が HIGH に変化する際に、何度かグリッチが発生するとしま す。フィルタクロックによって連続した N 個のエッジで HIGH 信号がサ ンプリングされると、LOW から HIGH への遷移が回路の他の部分にも伝 播します。N の値は、フィルタの設定によって表 8-1 のように決定されま す。 表 8-1 フィルタ N（信号をパスするた フィルタ設定 めに必要なフィルタ クロック数） フィルタを確実にパ スするパルス幅 フィルタを確実にパ スしないパルス幅 125 ns 5 125 ns 100 ns 6.425 μs 257 6.425 μs 6.400 μs 2.56 ms ～ 101,800 2.56 ms 2.54 ms 無効 — — — 各入力に対するフィルタの設定は、個別に構成できます。起動時にはフィ ルタは無効になります。図 8-5 は、フィルタを 125 ns（N = 5）に設定し た場合の入力での LOW から HIGH への遷移を示しています。 RTSIޔPFIߪߚ߹ޔ PXI_STAR┵ሶ 1 ࡈࠖ࡞࠲ࠢࡠ࠶ࠢ (40 MHz) 1 2 3 4 1 2 3 4 5 ┵ሶߩࠨࡦࡊ࡞߇ ࡈࠖ࡞࠲ࠢࡠ࠶ࠢ ࠍ↪ߒߡ5ㅪ⛯ HIGHߩ႐วࠖࡈޔ ࡞࠲ߐࠇߚജߪ HIGHߦߥࠅ߹ߔޕ ࡈࠖ࡞࠲ߐࠇߚജ 図 8-5 フィルタの例 フィルタを有効にすると、入力信号にジッタが発生します。125 ns と 6.425 μs のフィルタ設定では、25 ns までのジッタが発生します。 2.56 ms のフィルタ設定では、10.025 μs までのジッタが発生します。 PFI 入力が RTSI に直接経路設定されている場合、または RTSI 入力が PFI に直接経路設定されている場合は、S シリーズデバイスは入力信号のフィ ルタされたバージョンを使用しません。 デジタルフィルタおよびカウンタの詳細については、技術サポートデータ ベースのドキュメント『Digital Filtering with M Series and CompactDAQ』（英語）を参照してください。技術サポートデータベー スを参照するには、ni.com/jp/info で rddfms と入力します。 NI 6124/6154 ユーザマニュアル 8-8 ni.com/jp 第8章 プログラム可能な機能的インタフェース（PFI） I/O 保護 各 DIO および PFI 信号は、過電圧、低電圧、過電流の状態、および静電 破壊から保護されています。ただし、以下のガイドラインに従って、これ らの不良状態を回避する必要があります。 • PFI または DIO ラインを出力として構成する場合は、DIO ラインを 外部信号ソースや、グランド、または電源に 接続しないでください 。 • PFI または DIO ラインを出力として構成する場合は、これらの信号 に接続された負荷の電流要件を認識する必要があります。DAQ デバ イスの指定された電流出力制限を 超えないでください 。ナショナル インスツルメンツは、高電流駆動を必要とするデジタルアプリケー ション用にいくつかの信号調節ソリューションを提供しています。 • PFI または DIO ラインを入力として構成する場合は、通常動作範囲 外の電圧でラインを 駆動しないでください 。PFI または DIO ライン は AI 信号より小さな動作範囲です。 • DAQ デバイスは、静電気放電に敏感なデバイスとして取り扱う必要 があります。DAQ デバイスの操作や接続を行う際は、常に 身体と装 置に接地を施してください。 プログラム可能な電源投入時の状態 DAQ-STC2 ベースの S シリーズデバイスのプログラム可能な電源投入時 の状態は、以下の通りです。 • NI 6124 デバイス―システムの起動およびリセット時に、ハードウェ アはすべての PFI および DIO ラインを高インピーダンス入力にデ フォルトで設定します。DAQ デバイスは信号 HIGH または LOW を 駆動しません。デバイスの仕様書に記載されているように、各ライン には微弱プルダウン抵抗が接続されています。 NI-DAQmx では、PFI および DIO ラインでプログラム可能な電源投 入時の状態がサポートされています。ソフトウェアで P0、P1、およ び P2 ラインに起動時の任意の値をプログラムできます。PFI および DIO ラインは以下のように設定できます。 – 微弱プルダウン抵抗付きの高インピーダンス入力（デフォルト） – 0 を駆動する出力 – 1 を駆動する出力 メモ S シリーズデバイスを使用して SCXI シャーシを制御する場合は、DIO ライン 0、1、2、および 4 が通信ラインとして使用されるので、これらの信号への悪影 響を回避するためには、デフォルトの高インピーダンス状態のままで起動する 必要があります。 © National Instruments Corporation 8-9 NI 6124/6154 ユーザマニュアル 第8章 プログラム可能な機能的インタフェース（PFI） • NI 6154 デバイス―デフォルトで、デジタル出力ライン（P1.<0..3>/ PFI <6..9>）は起動時に無効（高インピーダンス）に設定されていま す。ソフトウェアで起動時に全ポートを有効または無効にするように ボードを設定できますが、個別のラインを有効にすることはできませ ん。ポートが起動時に有効な場合、各ラインを個別に 1 または 0 とし て起動することもできます。 NI-DAQmx または MAX の電源投入時の状態を設定する方法の詳細につ いては、『NI-DAQmx ヘルプ』またはバージョン 8.0 以降の『LabVIEW ヘルプ』を参照してください。 NI 6124/6154 ユーザマニュアル 8-10 ni.com/jp 9 デジタル接続とクロック生成 デジタル経路設定回路は、以下の主な役割を果たします。 • バスインタフェースと集録 / 生成サブシステム（アナログ I/O、デジ タル I/O、カウンタ）の間のデータの流れを制御します。デジタル経 路設定回路は、可能であれば FIFO を各サブシステムで使用して効率 的にデータを移動します。 • タイミング信号と制御信号の経路設定をします。集録 / 生成サブシス テムは、これらの信号によって集録と生成を制御します。これらの信 号は次のソースから受け入れることができます。 • – S シリーズデバイス – RTSI を介するシステムのその他のデバイス – PFI 端子を介するユーザの入力 – PXI_STAR 端子を介するユーザの入力 S シリーズデバイスでメインクロック信号の経路設定し、生成しま す。 クロック経路設定 図 9-1 は、S シリーズデバイスのクロック経路設定回路を示しています。 ࠝࡦࡏ࠼ 80 MHz ⊒ᝄེ RTSI <0..7> ÷8 ᄖㇱၮḰ ࠢࡠ࠶ࠢ PXI_CLK10 10 MHz RefClk (RTSI <0..7> ജࠢ࠲߳) 80 MHz ࠲ࠗࡓࡌࠬ PLL ÷4 20 MHz ࠲ࠗࡓࡌࠬ PXI_STAR ÷ 200 図 9-1 © National Instruments Corporation 9-1 100 kHz ࠲ࠗࡓࡌࠬ S シリーズクロック経路設定回路 NI 6124/6154 ユーザマニュアル 第9章 デジタル接続とクロック生成 80 MHz タイムベース 80 MHz タイムベースは、32 ビット汎用カウンタ / タイマへのソース入 力として使用できます。 80 MHz タイムベースは、以下のソースから生成されます。 • オンボード発振器 • 外部信号（外部基準クロックを使用） 20 MHz タイムベース 20 MHz タイムベースは、通常、さまざまな AI/AO タイミング信号を生 成します。20 MHz タイムベースは、32 ビット汎用カウンタ / タイマへの ソース入力としても使用できます。 20 MHz タイムベースは、80 MHz タイムベースを分周して生成されま す。 100 kHz タイムベース 100 kHz タイムベースは、さまざまな AI/AO タイミング信号の生成に使 用できます。100 kHz タイムベースは、32 ビット汎用カウンタ / タイマへ のソース入力としても使用できます。 100 kHz タイムベースは、20 MHz タイムベースを 200 で分周して生成さ れます。 外部基準クロック 外部基準クロックは、S シリーズデバイスで内部タイムベース（80 MHz タイムベース、20 MHz タイムベース、および 100 kHz タイムベース）の ソースとして使用できます。外部基準クロックを使用することによって、 内部タイムベースを外部クロックに同期できます。 以下の信号を接続して、外部基準クロックを駆動できます。 • • • RTSI <0..7> PXI_CLK10 PXI_STAR 外部基準クロックは、位相ロックループ（PLL）への入力です。PLL は、 内部タームベースを生成します。 NI 6124/6154 ユーザマニュアル 9-2 ni.com/jp 第9章 デジタル接続とクロック生成 10 MHz 基準クロック 10 MHz 基準クロックを使用して、その他のデバイスを S シリーズデバイ スに同期できます。10 MHz 基準クロックを RTSI <0..7> 端子に経路設定で きます。RTSI バスに接続されるその他のデバイスは、この信号をクロック 入力として使用できます。 10 MHz 基準クロックは、オンボード発振器を分周することによって生成 されます。 複数のデバイスを同期化する S シリーズデバイスの経路設定機能と RTSI を使用して、使用するアプリ ケーションにより複数のデバイスを同期化するいくつかの方法がありま す。 複数のデバイスを共通のタイムベースに同期するには、デバイスを 1 つ イニシエータとして選択しタイムベースを生成します。イニシエータデバ イスは、10 MHz 基準クロックを RTSI <0..7> 端子に経路設定します。 すべてのデバイス（イニシエータデバイスを含む）は、RTSI から 10 MHz 基準クロックを受け取ります。この信号は、外部基準クロックになりま す。各デバイスの PLL は、外部基準クロックに同期された内部タイムベー スを生成します。 PXI システムでは、デバイスを PXI_CLK10 に同期できます。このアプリ ケーションでは、PXI シャーシがイニシエータの役割をします。各 PXI モ ジュールは、PXI_CLK10 を外部基準クロックに接続します。 PXI システムでのもう 1 つのオプションは、PXI_STAR を使用することで す。スタートリガコントローラデバイスは、イニシエータとして機能し、 クロック信号で PXI_STAR を駆動します。各ターゲットデバイスは、 PXI_STAR を外部基準クロックに経路設定します。 すべてのデバイスが共通のタイムベースを使用するまたは基準とすると、 それらのデバイスで操作を同期し、RTSI バスを通じて共通の開始トリガ を送信し、サンプルクロックを同じ値に設定することができます。 © National Instruments Corporation 9-3 NI 6124/6154 ユーザマニュアル 第9章 デジタル接続とクロック生成 リアルタイムシステムインテグレーション（RTSI） リアルタイムシステムインテグレーション（RTSI）は、デバイス間で転送 される信号のセットで、以下を実行できます。 • 共通のクロック（またはタイムベース）を使用して、複数のデバイス でタイミングエンジンを駆動します。 • デバイス間のトリガ信号を共有する ナショナルインスツルメンツの DAQ、モーション、ビジョン、および CAN デバイスが RTSI をサポートしています。 PCI システムでは、RTSI バスは RTSI バスインタフェースとリボンケーブ ルで構成されています。このバスは、コンピュータ内の DAQ、ビジョン、 モーション、および CAN の最高 5 つのデバイス上の機能間でタイミング とトリガ信号を接続できます。 PXI Express システムでは、RTSI バスは、RTSI バスインタフェースと PXI バックプレーンの PXI トリガ信号で構成されています。このバスは、シス テム内の DAQ の 7 つのデバイス上の複数の機能間でタイミングとトリ ガ信号を接続できます。 RTSI コネクタのピン配列 （NI 6154 のみ）図 9-2 は RTSI コネクタのピン配列を示し、表 9-1 は RTSI 信号を説明しています。 表 9-1 RTSI 信号 RTSI バス信号 端子 1 ～ 18 接続なし。信号をこれらの端子に 接続しないでください。 19, 21, 23, 25, 27, 29, 31, 33 D GND 20 RTSI 0 22 RTSI 1 24 RTSI 2 26 RTSI 3 28 RTSI 4 30 RTSI 5 32 RTSI 6 34 RTSI 7 NI 6124/6154 ユーザマニュアル 9-4 ni.com/jp 第9章 デジタル接続とクロック生成 ┵ሶ 34 ┵ሶ 33 ┵ሶ 2 ┵ሶ 1 図 9-2 S シリーズ PCI デバイス RTSI のピン配列 RTSI を出力として使用する RTSI <0..7> は、双方向の端子です。出力として、以下の信号を RTSI 端子 に駆動できます。 • • • • • • • • • • • • • メモ AI 開始トリガ（ai/StartTrigger） AI 基準トリガ（ai/ReferenceTrigger） AI 変換クロック * （ai/ConvertClock） AI サンプルクロック（ai/SampleClock） AO サンプルクロック * （ao/SampleClock） AO 開始トリガ（ao/StartTrigger） AO 一時停止トリガ（ao/PauseTrigger） 10 MHz 基準クロック Counter n Source、ゲート、Z、内部出力 変化検出イベント アナログ比較イベント FREQ OUT PFI <0..5> * の付いた信号は、RTSI 端子で駆動される前に反転します。 © National Instruments Corporation 9-5 NI 6124/6154 ユーザマニュアル 第9章 デジタル接続とクロック生成 RTSI 端子をタイミング入力信号として使用する RTSI 端子を使用して、外部タイミング信号をさまざまな S シリーズ機能 に経路設定できます。各 RTSI 端子は、以下の信号に経路設定できます。 • AI 変換クロック（ai/ConvertClock） • AI サンプルクロック（ai/SampleClock） • AI 開始トリガ（ai/StartTrigger） • AI 基準トリガ（ai/ReferenceTrigger） • AI サンプルクロックタイムベース（ai/SampleClockTimebase） • AO 開始トリガ（ao/StartTrigger） • AO サンプルクロック（ao/SampleClock） • AO サンプルクロックタイムベース（ao/SampleClockTimebase） • AO 一時停止トリガ（ao/PauseTrigger） • いずれかのカウンタの入力信号―ソース、ゲート、Aux、HW_Arm、 A、B、Z • DI サンプルクロック（di/SampleClock） • DO サンプルクロック（do/SampleClock） ほとんどの機能で、PFI 入力の極性を構成、およびエッジかレベルに影響 を受けるかを構成することができます。 RTSI フィルタ 各 PFI、RTSI、または PXI_STAR 信号に対して、プログラム可能なデバウ ンスフィルタを適用できます。フィルタを適用すると、使用するデバイス はフィルタクロックの各立ち上がりエッジで入力信号をサンプリングしま す。S シリーズデバイスは、オンボード発振器を使用して周波数が 40 MHz のフィルタクロックを生成します。 メモ NI-DAQmx は、カウンタ入力に対するフィルタのみ をサポートします。 入力信号の LOW から HIGH への遷移の例を説明します。HIGH から LOW へも、同様に遷移します。 たとえば、入力端子がしばらく LOW レベルであるとします。その後、そ の入力端子が HIGH に変化する際に、何度かグリッチが発生するとしま す。フィルタクロックによって連続した N 個のエッジで HIGH 信号がサ ンプリングされると、LOW から HIGH への遷移が回路の他の部分にも伝 播します。N の値は、フィルタの設定によって表 9-2 のように決定されま す。 NI 6124/6154 ユーザマニュアル 9-6 ni.com/jp 第9章 表 9-2 デジタル接続とクロック生成 フィルタ N（信号をパスするた フィルタ設定 めに必要なフィルタ クロック数） フィルタを確実にパ スするパルス幅 フィルタを確実にパ スしないパルス幅 125 ns 5 125 ns 100 ns 6.425 μs 257 6.425 μs 6.400 μs 2.56 ms ～ 101,800 2.56 ms 2.54 ms 無効 — — — 各入力に対するフィルタの設定は、個別に構成できます。起動時にはフィ ルタは無効になります。図 9-3 は、フィルタを 125 ns（N = 5）に設定し た場合の入力での LOW から HIGH への遷移を示しています。 RTSIޔPFIߪߚ߹ޔ PXI_STAR┵ሶ ࡈࠖ࡞࠲ࠢࡠ࠶ࠢ (40 MHz) 1 1 2 3 4 1 2 3 4 ┵ሶߩࠨࡦࡊ࡞߇ ࡈࠖ࡞࠲ࠢࡠ࠶ࠢ ࠍ↪ߒߡ5ㅪ⛯ HIGHߩ႐วࠖࡈޔ ࡞࠲ߐࠇߚജߪ HIGHߦߥࠅ߹ߔޕ 5 ࡈࠖ࡞࠲ߐࠇߚജ 図 9-3 フィルタの例 フィルタを有効にすると、入力信号にジッタが発生します。125 ns と 6.425 μs のフィルタ設定では、25 ns までのジッタが発生します。 2.56 ms のフィルタ設定では、10.025 μs までのジッタが発生します。 PFI 入力が RTSI に直接経路設定されている場合、または RTSI 入力が PFI に直接経路設定されている場合は、S シリーズデバイスは入力信号のフィ ルタされたバージョンを使用しません。 デジタルフィルタおよびカウンタの詳細については、技術サポートデータ ベースのドキュメント『Digital Filtering with M Series and CompactDAQ』（英語）を参照してください。技術サポートデータベー スを参照するには、ni.com/jp/info で rddfms と入力します。 © National Instruments Corporation 9-7 NI 6124/6154 ユーザマニュアル 第9章 デジタル接続とクロック生成 PXI クロックおよびトリガ信号 （NI 6124 のみ）PXI クロックおよびトリガ信号は PXI/PXI Express デバイ スのみで使用できます。 PXI_CLK10 （NI 6124 のみ）PXI_CLK10 は、PXI 測定または制御システムにおける複 数のモジュールの同期化のための共通の歪みの少ない 10 MHz 基準ク ロックです。PXI バックプレーンは、PXI シャーシの各周辺スロットに独 立した PXI_CLK10 を生成する役割をします。 PXI トリガ （NI 6124 のみ）PXI シャーシは、システム内の各モジュールに 8 つのト リガラインを提供します。トリガは 1 つのモジュールから他のモジュール へ渡される場合があり、監視または制御下にある非同期外部イベントに対 する正確なタイミング応答を許可します。トリガは、いくつかの異なる PXI 周辺モジュールの操作を同期するために使用できます。 S シリーズデバイスでは、PXI トリガの 8 つのラインは RTSI <0..7> と同様 の働きをします。 8 個以上のスロットを持つ PXI シャーシでは、PXI トリガラインが複数の 独立したバスに分割される場合があることに注意してください。詳細につ いては、使用するシャーシの関連ドキュメントを参照してください。 PXI_STAR トリガ （NI 6124 のみ）PXI システムでは、スタートリガバスは、（システムス ロットに隣接する）最初の周辺スロットとその他の周辺スロット間で専用 のトリガラインを実装します。スタートリガは、複数のデバイスを同期 化、またはデバイス間で共通トリガを共有するために使用できます。 スタートリガコントローラは、この最初の周辺スロットに取り付けること ができ、トリガ信号をその他の周辺モジュールに提供します。この機能を 必要としないシステムは、この最初の周辺スロットに任意の標準周辺モ ジュールを取り付けることができます。 S シリーズデバイスは、スタートリガコントローラからスタートリガ信号 （PXI_STAR）を受け取ります。PXI_STAR は、外部ソースとして多くの AI、AO、およびカウンタ信号に使用することができます。 S シリーズデバイスはスタートリガコントローラではありません。S シ リーズデバイスは、PXI システムの最初の周辺スロットに使用できます が、システムはスタートリガの機能は使用できません。 NI 6124/6154 ユーザマニュアル 9-8 ni.com/jp 第9章 デジタル接続とクロック生成 PXI_STAR フィルタ （NI 6124 のみ）各 PFI、RTSI、または PXI_STAR 信号に対して、プログラ ム可能なデバウンスフィルタを適用できます。フィルタを適用すると、使 用するデバイスはフィルタクロックの各立ち上がりエッジで入力信号をサ ンプリングします。S シリーズデバイスは、オンボード発振器を使用して 周波数が 40 MHz のフィルタクロックを生成します。 メモ NI-DAQmx は、カウンタ入力に対するフィルタのみ をサポートします。 入力信号の LOW から HIGH への遷移の例を説明します。HIGH から LOW へも、同様に遷移します。 たとえば、入力端子がしばらく LOW レベルであるとします。その後、そ の入力端子が HIGH に変化する際に、何度かグリッチが発生するとしま す。フィルタクロックによって連続した N 個のエッジで HIGH 信号がサ ンプリングされると、LOW から HIGH への遷移が回路の他の部分にも伝 播します。N の値は、フィルタの設定によって表 9-3 のように決定されま す。 表 9-3 フィルタ N（信号をパスするた フィルタ設定 めに必要なフィルタ クロック数） フィルタを確実にパ スするパルス幅 フィルタを確実にパ スしないパルス幅 125 ns 5 125 ns 100 ns 6.425 μs 257 6.425 μs 6.400 μs 2.56 ms ～ 101,800 2.56 ms 2.54 ms 無効 — — — 各入力に対するフィルタの設定は、個別に構成できます。起動時にはフィ ルタは無効になります。図 9-4 は、フィルタを 125 ns（N = 5）に設定し た場合の入力での LOW から HIGH への遷移を示しています。 RTSIޔPFIߪߚ߹ޔ PXI_STAR┵ሶ ࡈࠖ࡞࠲ࠢࡠ࠶ࠢ (40 MHz) 1 1 2 3 4 1 2 3 4 ┵ሶߩࠨࡦࡊ࡞߇ ࡈࠖ࡞࠲ࠢࡠ࠶ࠢ ࠍ↪ߒߡ5ㅪ⛯ HIGHߩ႐วࠖࡈޔ ࡞࠲ߐࠇߚജߪ HIGHߦߥࠅ߹ߔޕ 5 ࡈࠖ࡞࠲ߐࠇߚജ 図 9-4 © National Instruments Corporation 9-9 フィルタの例 NI 6124/6154 ユーザマニュアル 第9章 デジタル接続とクロック生成 フィルタを有効にすると、入力信号にジッタが発生します。125 ns と 6.425 μs のフィルタ設定では、25 ns までのジッタが発生します。 2.56 ms のフィルタ設定では、10.025 μs までのジッタが発生します。 PFI 入力が RTSI に直接経路設定されている場合、または RTSI 入力が PFI に直接経路設定されている場合は、S シリーズデバイスは入力信号のフィ ルタされたバージョンを使用しません。 デジタルフィルタおよびカウンタの詳細については、技術サポートデータ ベースのドキュメント『Digital Filtering with M Series and CompactDAQ』（英語）を参照してください。技術サポートデータベー スを参照するには、ni.com/jp/info で rddfms と入力します。 ソフトウェアで信号を接続する 表 9-4 は、信号接続に使用できる基本的な関数を示します。 表 9-4 ソフトウェアでの信号接続 言語 機能 LabVIEW および NI-DAQmx DAQmx エクスポート信号および DAQmx 端子接続 C および NI-DAQmx Export_Signal および DAQmx_Connect_Terminals メモ ソフトウェアにおける信号接続の詳細については、『NI-DAQmx ヘルプ』または バージョン 8.0 以降の『LabVIEW ヘルプ』を参照してください。 NI 6124/6154 ユーザマニュアル 9-10 ni.com/jp バスインタフェース 10 各 S シリーズデバイスは、以下のプラットフォーム上でデプロイされる 完全なハードウェアアーキテクチャで設計されています。 • • PCI PXI Express NI-DAQmx ドライバソフトウェアの使用は、ソフトウェアコードへの変 更をほとんど行わずに、ハードウェアプラットフォームおよびオペレー ティングシステムを変更できるという柔軟性に優れています。 MITE および DAQ-PnP すべての S シリーズデバイスは、完全なプラグアンドプレイ操作ができ るようにジャンパがありません。オペレーティングシステムが、ベースア ドレス、割り込みレベル、およびその他のリソースを自動的に割り当てま す。 NI S シリーズの PCI/PXIe デバイスは、PCI-MITE テクノロジを取り入れ、 高性能な PCI インタフェースを実装します。 PXI に関する注意事項 （NI 6124 のみ）PXI クロックおよびトリガ信号は PXI/PXI Express デバイ スのみで使用できます。 PXI クロックおよびトリガ信号 （NI 6124 のみ）PXI クロックおよびトリガ信号の詳細については、 第 9 章、「デジタル接続とクロック生成」の「PXI_CLK10」、「PXI トリ ガ」 、「PXI_STAR トリガ」、「PXI_STAR フィルタ」セクションを参照して ください。 PXI Express （NI 6124 のみ）NI PXI Express S シリーズデバイスは、PXI Express シャーシで PXI Express スロットまたは PXI ハイブリッドスロットに取り 付け可能です。PXI 仕様は、PXI System Alliance（www.pxisa.org）に よって作成されています（英語） 。 © National Instruments Corporation 10-1 NI 6124/6154 ユーザマニュアル 第 10 章 バスインタフェース データの転送方法 PCI バスを介してデータを転送するには、主に以下の 3 つの方法があり ます。 • ダイレクトメモリアクセス（DMA）―DMA は、デバイスとコン ピュータメモリ間で CPU を関与させずにデータを転送する方法で す。使用可能な転送方法の中では、DMA が一番速いデータ転送方法 になります。ナショナルインスツルメンツでは、DMA ハードウェア / ソフトウェア技術を利用して、高いスループットレートとシステム 効率を実現しています。DMA は、サポートされる DAQ デバイスの デフォルトのデータ転送方法です。 • 割り込み要求（IRQ）―IRQ は、データ転送要求の実行を CPU に依 存します。デバイスはデータ転送を準備が完了すると CPU に通知し ます。データの転送速度は、CPU が割り込み要求を実行できるレー トに緊密にカプリングされます。したがって、CPU の割り込み要求 への対応速度よりも速い速度でデータ集録割り込み要求をすると、シ ステムがフリーズする可能性があります。 • プログラム I/O―プログラム I/O は、ユーザのプログラムがデータの 転送を行うデータ転送方法です。プログラムにおける読み取りまたは 書き込みの各呼び出しにより、データ転送が開始されます。プログラ ム I/O は、通常、ソフトウェアタイミング（オンデマンド）操作に 使用されます。 データ転送方法を DMA と IRQ の間で切り替える 各デバイスには、限られた数の DMA チャンネルがあります（正確な数に ついては、デバイスの仕様書を参照してください）。DMA チャンネルを必 要とする各操作（特に AI、AO など）では、使用できる DMA チャンネ ルがある限り、この方法が使用されます。使用できる DMA チャンネルが なくなると、DMA チャンネルを要求する別の操作を実行しようとしたと きにエラーが発生します。これらの操作は、適宜割り込み要求メカニズム を使用するように変更できます。NI-DAQmx でこの変更を行うには、 データ転送メカニズムプロパティノードを使用します。 NI 6124/6154 ユーザマニュアル 10-2 ni.com/jp 11 トリガ トリガは集録開始などの動作をデバイスに実行させる信号です。DAQ デ バイスをプログラミングし、以下の状況でトリガを生成できます。 • • • ソフトウェアコマンド 外部デジタル信号上 外部アナログ信号上 また、トリガ発生時にある動作を実行するように DAQ デバイスをプログ ラミングすることもできます。動作は以下に影響を与える場合がありま す。 • • • アナログ入力集録 アナログ出力生成 カウンタ動作 アナログ入力トリガの詳細については、第 4 章、「アナログ入力」を参照 してください。アナログ出力トリガの詳細については、第 5 章、「アナロ グ出力」を参照してください。カウンタトリガの詳細については、 第 7 章、「カウンタ」を参照してください。 メモ （NI 6154 のみ）NI 6154 デバイスは、アナログトリガをサポートしていません。 デバイスのトリガ機能の詳細については、デバイスの仕様書を参照してくださ い。 デジタルソースによるトリガ DAQ デバイスは、デジタル信号でトリガを生成できます。ソースおよび エッジを指定する必要があります。デジタルソースは、PFI または RTSI の <0..6> の任意の入力信号になります。 エッジは、デジタル信号の立ち上がりエッジまたは立ち下がりエッジのど ちらかにすることができます。立ち上がりエッジは、LOW 論理レベルか ら HIGH 論理レベルへの遷移です。立ち下がりエッジは HIGH から LOW の遷移です。 © National Instruments Corporation 11-1 NI 6124/6154 ユーザマニュアル 第 11 章 トリガ 図 11-1 は、立ち下がりエッジのトリガを示します。 5V ࠺ࠫ࠲࡞࠻ࠟ 0V ┙ߜਅ߇ࠅࠛ࠶ࠫ߇㓸㍳ࠍ㐿ᆎ 図 11-1 立ち下がりエッジトリガ また、デジタルソースからトリガが発生した時にある動作を実行するよう に DAQ デバイスをプログラミングすることもできます。動作は以下に影 響を与える場合があります。 • • • アナログ入力集録 アナログ出力生成 カウンタ動作 アナログソースによるトリガ （NI 6124 のみ）一部の S シリーズデバイスでは、アナログ信号でトリガ を生成できます。図 11-2 は、アナログトリガ回路を示します。 AI 0 + PGIA – AI 1 + PGIA – ADC ADC Mux AI 2 + PGIA – AI 3 + PGIA – ADC ࠕ࠽ࡠࠣ ࠻ࠟ ᬌ AI࿁〝 ࠕ࠽ࡠࠣᲧセࠗࡌࡦ࠻ 㧔ࠕ࠽ࡠࠣ࠻ࠟ࿁〝ജ㧕 AO࿁〝 ࠞ࠙ࡦ࠲࿁〝 ADC 図 11-2 アナログトリガ回路 ソースおよびアナログトリガタイプを指定する必要があります。任意のア ナログ入力チャンネルをソースとして使用できます。 NI 6124/6154 ユーザマニュアル 11-2 ni.com/jp 第 11 章 トリガ アナログ入力チャンネル （NI 6124 のみ）任意のアナログ入力チャンネルを選択して、計装用アン プを駆動します。計装用アンプは、入力モードおよび入力極性とレンジに 応じて信号を増幅します。この後、計装用アンプの出力はアナログトリガ 検出回路を駆動します。計装用アンプを使用することで、入力信号で極め て小さい電圧変化をトリガすることができます。詳細については、「アナ ログトリガの確度」のセクションを参照してください。 アナログトリガの動作 （NI 6124 のみ）アナログトリガ検出回路の出力は、アナログ比較イベン ト信号です。アナログ比較イベント信号に応じて動作を実行するよう DAQ デバイスをプログラムできます。動作は以下に影響を与える場合が あります。 • • • アナログ入力集録 アナログ出力生成 カウンタ動作 メモ 詳細については、『NI-DAQmx ヘルプ』またはバージョン 8.0 以降の 『LabVIEW ヘルプ』での「タイミングとトリガ」を参照してください。 メモ （NI 6154 のみ）NI 6154 は、ハードウェアアナログトリガをサポートしていま せん。 アナログトリガの種類 （NI 6124 のみ）アナログトリガ回路を異なるトリガモードに構成します。 • アナログエッジトリガ―アナログトリガ回路を構成して、アナログ信 号が指定したレベルよりも下または上になるタイミングを読み取りま す。 © National Instruments Corporation 11-3 NI 6124/6154 ユーザマニュアル 第 11 章 トリガ レベル以下のアナログトリガモードでは、図 11-3 に示すように、信 号値がレベル以下になるとトリガが生成されます。 ࡌ࡞ ࠕ࠽ࡠࠣᲧセࠗࡌࡦ࠻ 図 11-3 レベル以下のアナログトリガモード レベル以上のアナログトリガモードでは、図 11-4 に示すように、信 号値がレベル以下になるとトリガが生成されます。 ࡌ࡞ ࠕ࠽ࡠࠣᲧセࠗࡌࡦ࠻ 図 11-4 • レベル以上のアナログトリガモード ヒステリシスによるアナログエッジトリガ―ヒステリシスは、DAQ デバイスがトリガ条件を認識する前に、入力信号が通過する必要のあ るトリガレベルよりも上または下のレベルでプログラム可能な電圧領 域を追加し、信号のノイズまたはジッタにより発生する不正確なトリ ガを削減します。 – ヒステリシスによるアナログエッジトリガ（立ち上がりスロー プ）―立ち上がりスロープでヒステリシスを使用する場合、トリ ガレベルとヒステリシスの量を指定します。高しきい値はトリガ レベルで、低しきい値はトリガレベルからヒステリシスを差し引 いた値です。 トリガがアサートされるには、信号は最初に低しきい値よりも下 のレベルにあり、その状態から高しきい値よりも上のレベルに遷 移する必要があります。トリガは、信号が低しきい値よりも下の レベルに戻るまでアサートされた状態で残ります。トリガ検出回 NI 6124/6154 ユーザマニュアル 11-4 ni.com/jp 第 11 章 トリガ 路の出力は、図 11-5 に示すように、内部アナログ比較イベント の信号です。 ߘߩᓟޔାภ߇㜞ߒ߈୯એߦ ߥࠆߣࠣࡠ࠽ࠕޔᲧセࠗࡌࡦ࠻߇ ࠕࠨ࠻ߐࠇ߹ߔޕ 㜞ߒ߈୯ (ࡌ࡞) ࡅࠬ࠹ࠪࠬ ૐߒ߈୯ (ࡌ࡞ – ࡅࠬ࠹ࠪࠬ) ߹ߕޔାภߪૐߒ߈୯એਅ ࠍขࠆᔅⷐ߇ࠅ߹ߔޕ ࠕ࠽ࡠࠣᲧセࠗࡌࡦ࠻ 図 11-5 ヒステリシスによるアナログエッジトリガの立ち上がりスロープの例 – ヒステリシスによるアナログエッジトリガ（立ち下がりスロ ープ）―立ち下がりスロープでヒステリシスを使用する場合、ト リガレベルとヒステリシスの量を指定します。低しきい値はトリ ガレベルで、高しきい値はトリガレベルにヒステリシスを加算し た値です。 信号は最初に高しきい値よりも上のレベルにあり、その状態から 低しきい値よりも下のレベルに遷移する必要があります。トリガ は、信号が高しきい地よりも上のレベルに戻るまでアサートされ た状態で残ります。トリガ検出回路の出力は、図 11-6 に示すよ うに、内部アナログ比較イベントの信号です。 ߹ߕޔାภߪ㜞ߒ߈୯એ ࠍขࠆᔅⷐ߇ࠅ߹ߔޕ 㜞ߒ߈୯ (ࡌ࡞ + ࡅࠬ࠹ࠪࠬ) ࡅࠬ࠹ࠪࠬ ૐߒ߈୯ (ࡌ࡞) ߘߩᓟޔାภ߇ૐߒ߈୯એਅߦߥࠆߣޔ ࠕ࠽ࡠࠣᲧセࠗࡌࡦ࠻߇ࠕࠨ࠻ߐࠇ߹ߔޕ ࠕ࠽ࡠࠣᲧセࠗࡌࡦ࠻ 図 11-6 © National Instruments Corporation ヒステリシスによるアナログエッジトリガの立ち下がりスロープの例 11-5 NI 6124/6154 ユーザマニュアル 第 11 章 トリガ • アナログウィンドウトリガ―アナログウィンドウトリガは、アナログ 信号が 2 つの電圧レベルにより定義されたウィンドウの外側から内 側を通過する（入る）か、またはウィンドウの内側から外側を通過す る（出る）際に起こります。ウィンドウの上限値およびウィンドウの 下限値を設定して、レベルを指定します。 図 11-7 は、信号がウィンドウに入るとアサートするトリガを示しま す。 ਅ ࠕ࠽ࡠࠣᲧセࠗࡌࡦ࠻ 図 11-7 アナログウィンドウトリガモード（ウィンドウに入る） アナログトリガの確度 （NI 6124 のみ）アナログトリガ回路は、トリガソースの電圧とプログラ ム可能なトリガ DAC の出力を比較します。レベル（つまり、ウィンドウ トリガモードでの上限および下限）を構成すると、デバイスはトリガ DAC の出力を調整します。アナログトリガ DAC の確度と分解能を確認 するには、デバイスの仕様書を参照してください。 確度を向上するには、ソフトウェアを使用してアナログトリガ回路をキャ リブレーションします。アナログトリガ回路には、ハードウェアを使用し たキャリブレーションは行われません。また、伝播遅延は、アナログトリ ガ回路がアナログ比較イベントを発生させる時に有効なトリガ条件が一致 する場合、トリガ信号が高スルーレートになると、測定に影響を与える可 能性があります。これらの状態の測定への影響が顕著な場合、タスクを正 常に構成し、周知の信号をアナログトリガに適用することによって、アナ ログトリガ回路でソフトウェアキャリブレーションを実行することができ ます。測定結果を予想結果と比較し、ソフトウェアに適用する必要なオフ セットを計算して、希望するトリガ動作を微調整できます。 NI 6124/6154 ユーザマニュアル 11-6 ni.com/jp デバイス特有の情報 A この付録には、以下の S シリーズデバイスに関するデバイス特有の情報 が記載されています。 • 「NI 6124」 • 「NI 6154」 NI 6124 NI 6124 は、PXI Express バスコンピュータ対応のプラグアンドプレイ、 マルチファンクションアナログ、デジタル、タイミング I/O デバイスで す。 NI 6124 の機能 • チャンネルごとに 1 つの 16 ビット A/D 変換器（ADC）を搭載する、 4 つの同時サンプリングアナログ入力（4 MS/s） • 電圧出力のある 2 つの 16 ビット D/A 変換器（DAC）を搭載 • 8 ラインの TTL 対応相関 DIO • 16 ラインの TTL 対応スタティック DIO • 2 つの 32 ビット汎用カウンタ / タイマ • 差動信号接続を介して強化されたコモンモードノイズ除去 NI 6124 には DIP スイッチ、ジャンパ、ポテンショメータがないため、 ソフトウェアで簡単にキャリブレーションおよび構成を行うことができま す。 NI 6124 アナログ出力 NI 6124 は、I/O コネクタで AO 電圧の 2 つのチャンネルを供給します。 レンジはバイポーラ ±10 V で固定されています。 NI 6124 の 2 つの AO チャンネルが持つそれぞれの 16 ビット DAC は、 2.5 MS/s（2 チャンネル使用時）、4 MS/s（1 チャンネル使用時）での使 用が可能です。NI 6124 の AO 機能の詳細については、 『NI 6124 仕様』を 参照してください。 メモ AO チャンネルにはアナログまたはデジタルのフィルタ処理のハードウェアがあ りませんが、アップデートレートに関連した周波数領域に画像を出力します。 © National Instruments Corporation A-1 NI 6124/6154 ユーザマニュアル 付録 A デバイス特有の情報 NI 6124 I/O コネクタピン配列 NI 6124 の 68 ピン DIN コネクタピンの割り当ては、図 A-1 のとおりで す。 AI 0 + AI 0 GND AI 1 – AI 2 + AI 2 GND AI 3 – NC NC NC NC NC NC NC AO GND AO GND D GND P0.0 P0.5 D GND P0.2 P0.7 P0.3 PFI 11/P2.3 PFI 10/P2.2 D GND PFI 2/P1.2 PFI 3/P1.3 PFI 4/P1.4 PFI 13/P2.5 PFI 15/P2.7 PFI 7/P1.7 PFI 8/P2.0 D GND D GND 68 67 66 65 64 63 62 61 60 59 58 57 56 34 33 32 31 30 29 28 27 26 25 24 23 22 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 AI 0 – AI 1 + AI 1 GND AI 2 – AI 3 + AI 3 GND NC NC NC NC NC NC AO 0 AO 1 NC P0.4 D GND P0.1 P0.6 D GND +5 V D GND D GND PFI 0/P1.0 PFI 1/P1.1 D GND +5 V D GND PFI 5/P1.5 PFI 6/P1.6 D GND PFI 9/P2.1 PFI 12/P2.4 PFI 14/P2.6 NC = ធ⛯ߥߒ 図 A-1 NI 6124/6154 ユーザマニュアル A-2 NI 6124 ピン配列 ni.com/jp 付録 A 表 A-1 メモ デバイス特有の情報 デフォルトの NI-DAQmx カウンタ / タイマピン カウンタ / タイマ信号 デフォルトのピン番号（名前） CTR 0 SRC 37 (PFI 8) CTR 0 GATE 3 (PFI 9) CTR 0 AUX 45 (PFI 10) CTR 0 OUT 2 (PFI 12) CTR 0 A 37 (PFI 8) CTR 0 Z 3 (PFI 9) CTR 0 B 45 (PFI 10) CTR 1 SRC 42 (PFI 3) CTR 1 GATE 41 (PFI 4) CTR 1 AUX 46 (PFI 11) CTR 1 OUT 40 (PFI 13) CTR 1 A 42 (PFI 3) CTR 1 Z 41 (PFI 4) CTR 1 B 46 (PFI 11) FREQ OUT 1 (PFI 14) デフォルトの NI-DAQmx カウンタ入力の詳細については、『NI-DAQmx ヘル プ』またはバージョン 8.0 以降の『LabVIEW ヘルプ』で「カウンタ信号を接続 する」を参照してください。 各信号の詳細については、第 3 章、「I/O コネクタ」の「NI 6124 I/O コ ネクタ信号の説明」セクションを参照してください。 © National Instruments Corporation A-3 NI 6124/6154 ユーザマニュアル 付録 A デバイス特有の情報 NI 6124 ブロック図 図 A-2 は、NI 6124 のブロック図を示しています。 16ࡆ࠶࠻ AI࠺࠲ADC(0) PGIA SAR ࠴ࡖࡦࡀ࡞ AIᄌ឵(0) ᓮ(0) Cal ᓮ(1) 16ࡆ࠶࠻ AI࠺࠲ADC(1) PGIA SAR ࠴ࡖࡦࡀ࡞ AIᄌ឵(1) ᓮ(1) ࡏ࠼ ߩ㔚Ḯ Spartan-3A FPGA 16ࡆ࠶࠻ AI࠺࠲ADC(2) PGIA SAR ࠴ࡖࡦࡀ࡞ Cal AIᄌ឵(2) ᓮ(2) ᓮ(2) 3.3V I/Oࠦࡀࠢ࠲ +12V Cal ᓮ(3) 16ࡆ࠶࠻ AI࠺࠲ADC(3) PGIA SAR ࠴ࡖࡦࡀ࡞ AIᄌ឵(3) ᓮ(3) ᷷ᐲ ࡦࠨ ࠠࡖࡉ࡚ࠪࡦᓮ ࠠࡖࡉ ࡚ࠪࡦ ࡑ࡞࠴ ࡊࠢࠨ ᄌ឵ࠢࡠ࠶ࠢ ࡃ࠶ࡈࠔ ࠠࡖࡉ ࡚ࠪࡦPWM ࡈ࠶ ࠪࡘ ᭴ᚑ CPLD Mite I/Oࡐ࠻ 㔚ၮḰ AOᓮDAC (0) AIᄌ឵ AI AO࠺࠲DAC (0) 16ࡆ࠶࠻ DAC 0 AOᓮDAC (1) AO DAQ-STC2 ASIC PCI ࡐ࠻ AO࠺࠲DAC (1) 16ࡆ࠶࠻ DAC 1 ࠺ࠫ࠲࡞I/O (8) ࠺ࠫ࠲࡞I/O DIO ⼔ PFI (16) DAQ-6202 ASIC (Lightning Bug) PFI 図 A-2 PXI Expressࠦࡀࠢ࠲ Cal ᓮ(0) X1 PCIe߆ࠄ ࡦࠢ PCI߳ߩ ࡉ࠶ࠫ ࠕ࠼ࠬ/ ࠺࠲ DIO ᭴ᚑ ࠺ࠫ࠲࡞I/O EEPROM PFI NI 6124 ブロック図 NI 6124 のケーブルとアクセサリ このセクションでは NI 6124 用ケーブルとアクセサリのオプションの一部 について記載しています。これらの製品の詳細については、ni.com/jp を参照してください。 NI 6124/6154 ユーザマニュアル A-4 ni.com/jp 付録 A デバイス特有の情報 BNC を使用する BNC-2110、BNC-2120、BNC-2090A などの BNC アクセサリを使用して、 BNC ケーブルを DAQ デバイスに接続できます。DAQ デバイスを BNC ア クセサリに接続するには、以下のケーブルのうち 1 つを使用します。 • SH68-68-EPM―シールドケーブル • SH68-68R1-EP―1 つの直角コネクタ付きシールドケーブル • SH6868―68 ピンシールドケーブル • RC68-68―非シールドケーブル ネジ留め式端子を使用する 以下のネジ留め式アクセサリを使用すると DAQ デバイスに信号を接続で きます。 • • • CB-68LP、CB-68LPR―低コストネジ留め式端子台 SCB-68―ブレッドボード領域を備えたシールドネジ留め式端子台 TBX-68―DIN レールマウント型ネジ留め式端子台 DAQ デバイスをネジ留め式端子台アクセサリに接続するには、以下の ケーブルのうち 1 つを使用します。 • SH68-68-EPM―シールドケーブル • SH68-68R1-EP―1 つの直角コネクタ付きシールドケーブル • RC68-68―非シールドケーブル SSR または ER デジタル信号調節を使用する SSR および ER シリーズは、チャンネルごとにデジタル信号調節を行いま す。 カスタムケーブル / コネクタオプション CA-1000 は多目的コネクタ / 収納システムです。ユーザはチャンネルご とのベースで I/O コネクタを定義できます。内部的に、システムは柔軟性 の高いカスタム配線構成が可能です。 独自のケーブルを開発したい場合は、最良の結果を出すために以下のガイ ドラインに従ってください。 • 各差動 AI ペアにシールドされたツイストペアワイヤを使用します。 各信号ペアのシールドをソースで接地基準に接続します。 • アナログラインをデジタルラインと別々に経路設定します。 © National Instruments Corporation A-5 NI 6124/6154 ユーザマニュアル 付録 A デバイス特有の情報 • ケーブルシールドを使用する場合は、ケーブルのアナログとデジタル に 2 分割された別々のシールドを使用します。これに従わない場合 は、遷移中のデジタル信号からアナログ信号にノイズカプリングが生 じます。 NI では、カスタム仕様の 68 ピンケーブルの作成にメイトコネクタとバッ クシェルキットをご利用いただけるようになっています。 NI では、デバイス上で I/O コネクタ付きの以下のコネクタのうち 1 つを 使用することをお勧めします。 • • • Honda 68 ピン、はんだカップ、メスコネクタ Honda バックシェル AMP VHDCI コネクタ DAQ デバイスに使用するコネクタについての詳細は、ni.com/jp/info で rdspmb と入力して表示される技術サポートデータベースのドキュメン ト「Specifications and Manufacturers for Board Mating Connectors」を参照してください。 NI 6124 仕様 デバイスの詳細については、『NI 6124 仕様』を参照してください。 NI 6124/6154 ユーザマニュアル A-6 ni.com/jp 付録 A デバイス特有の情報 NI 6154 NI 6154 は、PCI バスコンピュータの絶縁型プラグアンドプレイ、マルチ ファンクションアナログ、デジタル、タイミング I/O デバイスです。 NI 6154 の機能 • 4 つの差動 16 ビットアナログ入力 • 4 つの 16 ビットアナログ出力チャンネル • 10 ラインの DIO（6 ラインの DI および 4 ラインの DO） • 各 AI チャンネルと AO チャンネルのシャーシおよび別のシャーシか らの絶縁 • DIO のシャーシからのバンク絶縁 NI 6154 には DIP スイッチ、ジャンパ、ポテンショメータがないため、 ソフトウェアで簡単にキャリブレーションおよび構成を行うことができま す。 NI 6154 アナログ出力 NI 6154 は I/O コネクタで AO 電圧の 4 つのチャンネルを供給します。 レンジはバイポーラ ±10 V で固定されています。 NI 6154 の AO チャンネルには、各チャンネルに 250 kS/s の機能を持つ 16 ビット DAC が含まれます。AO チャンネルは、AI チャンネル、 シャーシ、およびそれぞれ相互に絶縁されています。NI 6154 の AO 機能 の詳細については、『NI 6154 仕様』を参照してください。 © National Instruments Corporation A-7 NI 6124/6154 ユーザマニュアル 付録 A デバイス特有の情報 NI 6154 I/O コネクタピン配列 NI 6154 の 37 ピン I/O コネクタピンの割り当ては、図 A-3 のとおりで す。 AI 0+ AI 1– NC AI 2+ AI 3– NC AO 0+ AO 1– NC AO 2+ AO 3– NC PFI 1/P0.1 (Input) PFI 2/P0.2 (Input) PFI 4/P0.4 (Input) PFI 5/P0.5 (Input) PFI 7/P1.1 (Output) PFI 8/P1.2 (Output) 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 AI 0– NC AI 1+ AI 2– NC AI 3+ AO 0– NC AO 1+ AO 2– NC AO 3+ PFI 0/P0.0 (Input) D GND PFI 3/P0.3 (Input) D GND PFI 6/P1.0 (Output) D GND PFI 9/P1.3 (Output) NC = ធ⛯ߥߒ 図 A-3 表 A-2 NI 6124/6154 ユーザマニュアル NI 6154 ピン配列 NI 6154 デバイスのデフォルト NI-DAQmx カウンタ / タイマピン カウンタ / タイマ信号 デフォルトのピン番号（名前） ポート CTR 0 SRC 13 (PFI 0) P0.0 CTR 0 GATE 32 (PFI 1) P0.1 CTR 0 AUX 33 (PFI 2) P0.2 CTR 0 OUT 17 (PFI 6) P1.0 CTR 0 A 13 (PFI 0) P0.0 CTR 0 Z 32 (PFI 1) P0.1 A-8 ni.com/jp 付録 A 表 A-2 メモ デバイス特有の情報 NI 6154 デバイスのデフォルト NI-DAQmx カウンタ / タイマピン（続き） カウンタ / タイマ信号 デフォルトのピン番号（名前） ポート CTR 0 B 33 (PFI 2) P0.2 CTR 1 SRC 15 (PFI 3) P0.3 CTR 1 GATE 34 (PFI 4) P0.4 CTR 1 AUX 35 (PFI 5) P0.5 CTR 1 OUT 36 (PFI 7) P1.1 CTR 1 A 15 (PFI 3) P0.3 CTR 1 Z 34 (PFI 4) P0.4 CTR 1 B 35 (PFI 5) P0.5 デフォルトの NI-DAQmx カウンタ入力の詳細については、『NI-DAQmx ヘル プ』またはバージョン 8.0 以降の『LabVIEW ヘルプ』で「カウンタ信号を接続 する」を参照してください。 各信号の詳細については、第 3 章、「I/O コネクタ」の「NI 6154 I/O コ ネクタ信号の説明」セクションを参照してください。 © National Instruments Corporation A-9 NI 6124/6154 ユーザマニュアル 付録 A デバイス特有の情報 NI 6154 ブロック図 図 A-4 は、NI 6154 のブロック図を示しています。 PGIA AI 3 16-Bit ADC PGIA AO 3 AO 3 16-Bit DAC ࠕ࠽ࡠࠣ ജ࠲ࠗ ࡃࠬࠗࡦ࠲ ࡈࠚࠬ ࡒࡦࠣ/ ᓮ ࠻ࠟ ࠗࡦ࠲ ࡈࠚࠬ DAQSTC2 ࠞ࠙ࡦ࠲/ ࠺ࠫ࠲࡞ ࠲ࠗࡒࡦࠣ I/O I/O DMA/ഀࠅ ㄟߺࠗࡦ࠲ ࡈࠚࠬ PCIࠦࡀࠢ࠲ ࠕ࠽ࡠࠣ ജ࠲ࠗ ࡒࡦࠣ/ ᓮ RTSIࡃࠬ ࠗࡦ࠲ ࡈࠚࠬ ISO PGIA ISO ISO AO 2 16-Bit DAC ISO AI 2 16-Bit ADC PGIA AO 2 ISO AO 1 16-Bit DAC ISO 37ࡇࡦD-SUBࠦࡀࠢ࠲ AO 1 CAL MUX AI 1 16-Bit ADC PGIA PGIA CAL MUX FPGA AO 0 16-Bit DAC ISO AO 0 PGIA CAL MUX AI 0 16-Bit ADC PGIA ISO CAL MUX ISO CAL ࿁〝 DIO 㔚⺞ᢛ 図 A-4 NI 6154 ブロック図 NI 6154 のケーブルとアクセサリ このセクションでは NI 6154 用ケーブルとアクセサリのオプションの一部 について記載しています。これらの製品の詳細については、ni.com/jp を参照してください。 ネジ留め式端子を使用する 以下のネジ留め式アクセサリを使用すると DAQ デバイスに信号を接続で きます。 • • NI 6124/6154 ユーザマニュアル CB-37F-LP―37 ピン D-SUB の非シールド I/O コネクタ端子台 CB-37FH―37 ピンネジ留め端子台、水平、DIN レールマウント A-10 ni.com/jp 付録 A • • デバイス特有の情報 CB-37FV―37 ピンネジ留め端子台、垂直、DIN レールマウント TB-37F-37CP―37 ピン Crimp & Poke 端子、抜け防止機構付きシェ ル • • TB-37F-37SC―37 ピンはんだカップ端子、抜け防止機構付きシェル CB-37F-HVD―37 ピンネジ留め端子台、150 V CAT II、DIN レールマ ウント DAQ デバイスをネジ留め式端子台アクセサリに接続するには、以下の ケーブルのうち 1 つを使用します。 • SH37F-37M-2―37 ピンメス - オスシールド I/O ケーブル、150 V、 2 m ( 非 EMI シールド ) • SH37F-37M-1―37 ピンメス - オスシールド I/O ケーブル、150 V、 1 m（非 EMI シールド） • SH37F-P-4―37 ピンメス - ピッグテイルシールド I/O ケーブル、4 m • R37F-37M-1―37 ピンメス - オスリボン I/O ケーブル、1 m1 • DB37M-DB37F-EP―37 ピンオス - メス拡張機能シールド I/O ケーブ ル、1 m（EMI シールド） ナショナルインスツルメンツ製の接続アクセサリの詳細については、ナ ショナルインスツルメンツのカタログまたはウェブサイト（ni.com/jp） を参照してください。 NI 6154 絶縁およびデジタルアイソレータ 「一般的な NI 6124 ブ NI 6154 は絶縁型データ集録デバイスです。図 2-2、 ロック図」で示されるように、アナログ入力、アナログ出力、PFI/ スタ ティック DIO の各回路は、別々の絶縁接地を基準とします。バスインタ フェース回路は、RTSI、デジタル経路設定、クロック生成は、すべて非絶 縁接地を基準とします。表 A-3 は、図 2-2 で基準としている接地記号を示 します。 表 A-3 接地 接地記号 記号 絶縁接地 非絶縁接地 非絶縁接地は、PC のシャーシグランドに接続されているか、またはデバ イスが取り付けられているシャーシに接続されています。 1 EMC に関するアプリケーションにはお勧めできません。 © National Instruments Corporation A-11 NI 6124/6154 ユーザマニュアル 付録 A デバイス特有の情報 絶縁接地は、PC のシャーシグランドまたはシャーシに接続されていませ ん 。絶縁接地は、非絶縁接地に比べると電圧が高いか低いかになります。 すべてのアナログ測定は、絶縁接地信号を基準とします。 絶縁接地は NI 6154 デバイスの入力です。ユーザは、この接地を測定また は制御されるシステムグランドに接続する必要があります。詳細について は、以下を参照してください。 • 第 4 章、「アナログ入力」の「アナログ入力信号を接続する」セク ション • • 図 4-2、 「絶縁 S シリーズアナログ入力ブロック図」 • • • • 第 5 章、「アナログ出力」の「アナログ出力信号を接続する」セク ション 図 5-2、 「絶縁 S シリーズデバイスアナログ出力ブロック図」 第 6 章、「デジタル I/O」の「絶縁デバイスにデジタル I/O 信号を接 続する」セクション 図 6-5、 「絶縁 S シリーズデバイスデジタル I/O ブロック図」 第 8 章、「プログラム可能な機能的インタフェース（PFI）」 デジタル絶縁 NI 6154 はデジタルアイソレータを使用します。アナログアイソレータと は異なり、デジタルアイソレータではデバイスによる測定にアナログエ ラーが発生しません。アナログ入力に使用される A/D 変換器は、デバイ スの絶縁側にあります。アナログ入力は絶縁バリアを超えて送信される前 にデジタル化されます。同様に、アナログ出力に使用される D/A 変換器 は、デバイスの絶縁側にあります。 絶縁 DAQ デバイスの利点 絶縁では、大きなコモンモード信号がある場合でも、小さな電圧を安全に 測定できます。絶縁のいくつかの利点が以下に示されています。 • 除去の向上―絶縁により、コモンモード電圧を除去するための測定シ ステムの能力が向上します。コモンモード電圧とは、測定される信号 の一部ではなく、測定デバイスの正極入力および負極入力の両方に存 在または「共通」する信号のことです。 • 確度の向上―絶縁により、物理的にグランドループを回避することに よって、測定の確度が向上します。グランドループは、エラーとノイ ズの一般的な原因であり、測定システムが異なる電位で複数のグラン ドを持つ場合に発生します。 • 安全性の向上―絶縁バリアを使用することにより、大きな過度電圧ス パイクから保護しながら浮動測定を行うことができます。 NI 6124/6154 ユーザマニュアル A-12 ni.com/jp 付録 A デバイス特有の情報 NI 6154 仕様 デバイスの詳細については、『NI 6154 仕様』を参照してください。 © National Instruments Corporation A-13 NI 6124/6154 ユーザマニュアル 技術サポートおよびプロフェッ ショナルサービス B 技術サポートおよびその他のサービスについては、NI のウェブサイト （ni.com/jp）の下記のセクションを参照してください。 • サポート―技術サポート（ni.com/jp/support）には以下のリソー スがあります。 – セルフヘルプリソース―質問に対する回答やソリューションが必 要な場合は、ナショナルインスツルメンツのウェブサイト （ni.com/jp/support）でソフトウェアドライバとアップデー ト、検索可能な技術サポートデータベース、製品マニュアル、 トラブルシューティングウィザード、種類豊富なサンプルプログ ラム、チュートリアル、アプリケーションノート、計測器ドライ バなどをご利用いただけます。ユーザ登録されたお客様は、 NI ディスカッションフォーラム（ni.com/jp/dforum）にアク セスすることもできます。 – 標準サポート・保守プログラム（SSP）―NI のアプリケーション エンジニアによる電話または E メールでの個別サポート、サー ビスリソースセンターからのオンデマンドトレーニングモジュー ルのダウンロードが可能となるプログラムです。このプログラム には製品ご購入時にご加入いただき、その後 1 年ごとに契約更 新してサービスを継続することができます。 その他の技術サポートオプションについては、ni.com/jp/ services をご覧いただくか、ni.com/contact からお問い合 わせください。 • トレーニングと認定―自習形式のコースキットやインストラクタによ る実践コースなどのトレーニングおよび認定プログラムについては、 ni.com/jp/training を参照してください。 • システムインテグレーション―時間の制約がある場合や社内の技術リ ソースが不足している場合、またはプロジェクトで簡単に解消しない 問題がある場合などは、ナショナルインスツルメンツのアライアンス パートナーによるサービスをご利用いただけます。詳しくは、NI 営業 所にお電話いただくか、ni.com/jp/alliance をご覧ください。 © National Instruments Corporation B-1 NI 6124/6154 ユーザマニュアル 付録 B 技術サポートおよびプロフェッショナルサービス • 適合宣言（DoC）―適合宣言とは、適合宣言書によるさまざまな欧 州閣僚理事会指令への適合宣言です。この制度により、電磁両立性 （EMC) に対するユーザ保護や製品の安全性に関する情報が提供され ます。ご使用の製品の適合宣言は、ni.com/certification（英語） から入手できます。 • Calibration Certificate―ご使用の製品でキャリブレーションがサ ポートされている場合、ni.com/calibration から Calibration Certificate（英語）を取得できます。 NI のウェブサイト（ni.com/jp）を検索しても問題が解決しない場合は、 NI の国内営業所または米国本社までお問い合わせください。海外支社の電 話番号は、このマニュアルの冒頭に記載されています。また、NI ウェブサ イトの Worldwide Offices セクション（ni.com/niglobal（英語））か ら海外支社のウェブサイトにアクセスすることもできます。各支社のサイ トでは、お問い合わせ先、サポート電話番号、E メールアドレス、現行の イベント等に関する最新情報を提供しています。 NI 6124/6154 ユーザマニュアル B-2 ni.com/jp 用語集 記号 接頭辞 値 p ピコ 10–12 n ナノ 10–9 μ マイクロ 10–6 m ミリ 10–3 k キロ 103 M メガ 106 記号 ° 度。 > ～より大きい。 < ～未満。 – 負の数、またはマイナス。 Ω オーム。 / ～につき。 % パーセント。 ± プラスまたはマイナス。 + 正の数、またはプラス。 A A Ampere ( アンペア )。電流の単位。 A/D アナログ・デジタル。 AC Alternating Current（交流）。 © National Instruments Corporation G-1 NI 6124/6154 ユーザマニュアル 用語集 ADC Analog-to-Digital Converter（アナログ - デジタル変換器）。アナログ電 圧をデジタル値に変換する電子デバイス（多くの場合は集積回路）。 ADE Application Development Environment ( アプリケーション開発環境 )。 ソフトウェア開発を行うために必要な開発、デバッグ、および解析ツール が統合されたソフトウェア環境。例として LabVIEW、Measurement Studio、および Visual Studio などがあります。 AI 1. Analog Input（アナログ入力）。 2. アナログ入力チャンネル信号。 AO Analog Output（アナログ出力）。 ASIC Application-Specific Integrated Circuit（特定用途向けの集積回路）。 特定の機能を実行するために特別に設計された半導体コンポーネント。 C C 摂氏。 CalDAC キャリブレーション DAC。 cm センチメートル。 CMOS Complementary Metal-Oxide Semiconductor（相補型 MOS）。 CMRR Common-Mode Rejection Ratio（コモンモード除去比）。両方の入力 リード線に共通する信号を除去する計測器の機能の測度。 CompactPCI 工業用アプリケーション対応の PCI バスの Eurocard 構成。 CTR Counter Signal（カウンタ信号）。 D D/A Digital-to-Analog（デジタル－アナログ変換）。 DAC Digital-to-Analog Converter（デジタル - アナログ変換器）。デジタル数 値を対応するアナログ電圧または電流に変換する電子デバイス（多くの場 合は集積回路）。 DAQ 「データ集録（DAQ）」を参照。 NI 6124/6154 ユーザマニュアル G-2 ni.com/jp 用語集 DAQ デバイス データを集録または生成するデバイスで、複数のチャンネルや変換デバイ スを含むことが可能です。DAQ デバイスには、プラグインデバイス、 PCMCIA カード、コンピュータの USB または 1394 (FireWire®) ポートに 接続する DAQPad デバイスが含まれます。SCXI モジュールは DAQ デバ イスとみなされます。 DAQ-STC Data Acquisition System Timing Controller（データ集録システムのタ イミングコントローラ）。汎用 A/D および D/A システムのシステムタイ ミング要件に対応する特定用途向け集積回路（ASIC）。 dB Decibel（デシベル）。2 つの信号レベルの比率の対数測定を表す単位。 ボルト単位の信号では、dB = 20log10 V1/V2 で計算されます。 dBc Decibel Carrier（デシベルキャリア）。キャリアレベル（c）を基準とす るレベルの差異。 DC Direct current（直流）。DC 電圧、DC 電流、DC 電力など、多くの異な る種類の DC 測定があります。 DI Digital Input（デジタル入力）。 DIO Digital input/output（デジタル入出力）。 DIP Dual Inline Package（デュアルインラインパッケージ）。 DMA Direct Memory Access（ダイレクトメモリアクセス）。プロセッサが他 のタスクを実行している間に、コンピュータのメモリとバスのデバイスま たはメモリ間でデータを転送する方法。DMA はコンピュータのメモリで データを転送する最も高速な方法です。 DNL Differential Nonlinearity（微分非直線性）。1 LSB の理想的な値でコード 幅の最悪の場合を想定した偏移の最下位ビットでの測定。 DO Digital Output（デジタル出力）。 E EEPROM Electrically Erasable Programmable Read-Only Memory（電気的消 去可能な読み出し専用メモリ）。電気信号を使用して消去や再プログラム が可能な ROM。 ESD Electrostatic Discharge（静電気放電）。敏感な電子コンポーネントに損 傷を与える可能性のある高電圧、低電流の静電気放電。静電気放電の電圧 はおよそ 1,000 V ～ 10,000 V のレンジです。 © National Instruments Corporation G-3 NI 6124/6154 ユーザマニュアル 用語集 F F Farad（ファラッド）。キャパシタンスの測定単位。 FIFO First-In-First-Out（先入れ先出し）メモリバッファ。最も古い値（先に 入った値）を先に出すシフトレジスタのような役割をする、データバッ ファリングの手法。多くの DAQ 製品が FIFO を使用してデジタルデータ を A/D 変換器からバッファリング、またはバス転送の前または後にデー タをバッファリングします。 FPGA Field-Programmable Gate Array（プログラム可能なゲートアレイ）。 H h Hour（時間）。 Hz ヘルツ。 I I/O Input/Output（入出力）。通信チャンネルや、オペレータインタフェース デバイス、データ集録 / 制御インタフェースなどによる、コンピュータシ ステムとのデータ転送。 in. インチ。 INL Integral Nonlinearity（積分非線形性）。直線から実際の伝達関数のコー ドの ADC、偏移に使用されます。 IOH 電流、出力 HIGH。 IOL 電流、出力 LOW。 IRQ Interrupt Request（割り込み要求）。 L LED Light-Emitting Diode（発光ダイオード）。半導体の光源。 LSB Least Significant Bit（最下位ビット）。 NI 6124/6154 ユーザマニュアル G-4 ni.com/jp 用語集 M m メートル。 MSB Most Significant Bit（最上位ビット）。 mux Multiplexer（マルチプレクサ）。単一のアナログ入力チャンネルで複数の 信号を測定するために、通常は高速で各入力を出力に連続して接続する複 数の入力を持つスイッチデバイス。 N NC Normally Closed（ノーマリークローズ）または Not Connected （非接続）。 NI National Instruments（ナショナルインスツルメンツ）。 NI-DAQmx 測定デバイスを制御するための、新しい VI、関数、開発ツールが搭載さ れた最新の NI-DAQ ドライバ。NI-DAQmx は、LabVIEW、 LabWindows/CVI、Measurement Studio などで使用するためにデバ イスのチャンネルや計測タスクを構成できる DAQ アシスタント、より高 速なシングルポイントアナログ入出力などのパフォーマンスの向上、以前 の NI-DAQ バージョンよりも少ない関数と VI で簡単に DAQ アプリケー ションが作成できる API を装備する点などで、NI-DAQ の以前のバー ジョンよりも優れています。 P PCI Peripheral Component Interconnect（周辺機器相互接続）。ISA およ び EISA に代わるものとしてインテルが開発した高性能の拡張バスアーキ テクチャ。理論上の最大転送レートは 132 MB/s です。 pd Pull-Down（プルダウン）。 PFI Programmable Function Interface（プログラム可能な機能的インタ フェース）。 PGIA Programmable Gain Instrumentation Amplifier（プログラマブルゲイ ン計装用アンプ）。 ppm Parts per Million（100 万分の 1）。 pu Pull-Up（プルアップ）。 © National Instruments Corporation G-5 NI 6124/6154 ユーザマニュアル 用語集 PXI Express PCI Express eXtensions for Instrumentation（計測用 PCI Express 拡張 機構） 。2.5 Gbps で動作し、非同期および等時間間隔なデータ転送を提 供する完全シンプレックスシリアルバス規格である、PCI Express の PXI 実装。 R rms Root Mean Square（二乗平均）。 RTSI バス Real-Time System Integration（リアルタイムシステムインテグレー ション）バス。関数の正確な同期のため、デバイス上部のコネクタを使用 して、DAQ デバイスを直接に接続するナショナルインスツルメンツのタ イミングバスです。 S s 秒。 S サンプル数。 S/s Samples per Second（毎秒のサンプル数）。デジタイザ、D/A 変換器、 DAQ デバイスでアナログ信号をサンプリングするレートを表す際に使用 されます。 SCXI Signal Conditioning eXtensions for Instrumentation（計測用信号調節 拡張機構）。ノイズの多い PC 環境で高レベル信号のみが DAQ デバイス に送られるように、センサ近くの外部シャーシ内で低レベル信号を調節す るためのナショナルインスツルメンツの製品シリーズ。SCXI は、業界標 準のオープン規格です。 SOURCE SOURCE（ソース）信号。 T tgh ゲートのホールド時間。 tgsu ゲートのセットアップ時間。 tgw ゲートのパルス幅。 THD Total Harmonic Distortion（全高調波歪み）。rms 信号全体の高調波歪み による rms 信号の合計の比率（単位は dB またはパーセンテージ）。 NI 6124/6154 ユーザマニュアル G-6 ni.com/jp 用語集 THD+N Signal-to-THD Plus Noise（信号 -THD+ ノイズ）。高調波歪みの rms 信号 に対する rms 信号全体の比率 ( デシベル単位 ) + 発生したノイズ。 toff オフセット（遅延）パルス。オフセットは AI CONV CLK* 信号の立ち下 がりエッジから t ナノ秒です。 tout 出力遅延時間。 tp パルス列の周期。 tsc ソースのクロック周期。 tsp ソースのパルス幅。 TTL Transistor-Transistor Logic（トランジスタトランジスタ論理回路）。特定 の方法で配線されたバイポーラトランジスタから成るデジタル回路。標準 的な中速デジタル技術。公称 TTL 論理レベルは、0 および 5 V です。 V V ボルト。 VCC PC マザーボードにより供給される公称 +5 V 電源。 Vcm コモンモードノイズおよびグランド電位。 VDC 直流電圧（ボルト単位）。 VI、仮想計測器 1. 一般に PC とともに使用する、ハードウェアおよびソフトウェア要素を 組み合わせたもの。従来のスタンドアロン計測器と同じ機能を果たしま す。 2. フロントパネルというユーザインタフェースとブロックダイアグラム というプログラムからなる、LabVIEW のソフトウェアモジュール（VI）。 VIH ボルト、入力 HIGH。 VIL ボルト、入力 LOW。 Vin 入力電圧。 Vm 測定された電圧。 VOH ボルト、出力 HIGH。 VOL ボルト、出力 LOW。 © National Instruments Corporation G-7 NI 6124/6154 ユーザマニュアル 用語集 VOUT 出力電圧。 Vrms 二乗平均電圧。 Vs 接地基準型信号ソース。 あ アース システム内で発生して測定された他のすべての電圧に対する基準電圧レベ ル（ゼロ電位またはグランド電位と呼ばれる）を提供するアースへの電気 の直接接続。建物のグランドとも表記されます。 え エイリアシング 周波数スペクトルの低周波数として表示されるサンプリング周波数の半分 の値より高い周波数の信号が発生するサンプリング結果。 か カウンタ / タイマ 仮想チャンネル カプリング 外部パルスまたはクロックパルス（タイミング）をカウントする回路。 「チャンネル」を参照。 ある回路から別の回路へ信号を接続する方法。計測器製品または DAQ カードに適用される場合、入力信号のカプリング技術を基準とします。 き 基準型信号ソース アースまたは建物のグランドのように、システムグランドを基準とする電 圧信号がある信号ソース。グランド信号ソースとも呼ばれます。 け ゲイン 信号を増幅するための係数（通常は dB 単位で表記）。周波数の関数とし てのゲインは通常、周波数応答関数の振幅となります。 さ 差動 Differential Mode ( 差動モード )。差異を測定するコンピュータのグラ ンドから絶縁された 2 つの端子で構成されるアナログ入力モード。 NI 6124/6154 ユーザマニュアル G-8 ni.com/jp 用語集 し システムノイズ アナログ入力が接地された場合にアナログ回路または ADC により発生す るノイズ量の測定。 シャーシグランド 保護シールドアースに対する任意の逆接続。「アース」を参照。 信号調節 デジタル化するために信号を操作すること。 す スキャタ / ギャザ バスマスタによって行われる非常に高速な DMA バーストモード転送の説 明、およびコントローラで透過的にマップされたメモリの不連続なブロッ クがシームレスなメモリ部分として表示される説明に使用される用語。 せ 整定時間 指定したレンジで電圧が最終値に至るのに必要な時間。 接地信号ソース アースまたは建物のグランドのように、システムグランドを参照する電圧 ソースがある信号ソース。基準型信号ソースとも呼ばれます。 センサ 物理的刺激（熱、光、音、圧力、動き、流れなど）に反応して、それに対 応する電気信号を生成するデバイス。 そ 相関 DIO アナログ I/O として、同じクロック上のデジタル I/O のクロックを測定 できる機能。 た ターミナルカウント カウンタの最大値。 タスク NI-DAQmx。タスク自体に適用する 1 つまたは複数のチャンネル、タイ ミング、トリガ、およびこれ以外のプロパティを集めたもの。概念として は、タスクは実行する測定または生成を意味しています。 立ち上がり時間 建物のグランド 最大信号振幅の 10% ～ 90% で推移する信号時間。 「アース」を参照。 © National Instruments Corporation G-9 NI 6124/6154 ユーザマニュアル 用語集 ち チャンネル 1. 物理チャンネル―アナログ信号またはデジタル信号の測定・生成ができ る端子またはピン。1 つの物理チャンネルが複数の端子を含むこともあり ます。たとえば、差動アナログ入力チャンネルや 8 ラインデジタルポー トなどがその例です。この物理チャンネル名はカウンタがデジタル信号を 測定または生成する端子名ではないので、カウンタ物理チャンネルに使用 する名前は例外です。 2. 仮想チャンネル―名前、物理チャンネル、入力端子接続、計測または 生成のタイプ、およびスケール情報を含むプロパティ設定を集めたもので す。タスク（グローバル）の外側またはタスク（ローカル）の内側の NI-DAQmx 仮想チャンネルを定義することができます。仮想チャンネル の構成は、NI-DAQmx でのすべての測定で不可欠です。NI-DAQmx では、 仮想チャンネルを MAX やプログラムの中で構成できます。チャンネルは タスクの一部として、または個別に構成可能です。 て データ集録（DAQ） 1. センサ、トランスデューサ、テストプローブやフィクスチャから、アナ ログまたはデジタルの電気信号を集録および測定します。 2. アナログまたはデジタル電気信号を生成します。 デバイス 1. 実環境の入出力ポイントを制御および監視する 1 つの構成要素として アクセスすることができる計測器またはコントローラ。デバイスはほとん どの場合何らかの通信ネットワークによりホストコンピュータに接続され ています。 2. 「DAQ デバイス」を参照。 と ドライバ トランスデューサ デバイスまたはデバイスのタイプ特有なソフトウェアで、デバイスが受信 できるコマンドのセットが含まれます。 「センサ」を参照。 ね 熱電対 2 種類の金属を接合した温度センサ。この接合は、温度関数として低電圧 を起こします。 NI 6124/6154 ユーザマニュアル G-10 ni.com/jp 用語集 の ノイズ 余計な電気信号。ノイズは、AC 電源コード、モータ、発電機、変圧器、 蛍光灯、CRT モニタ、コンピュータ、雷雨、溶接、無線送信機などの外 部ソース、および半導体、抵抗、キャパシタなどの内部ソースが原因で発 生します。ノイズは、送受信する信号を妨害します。 は バイポーラ 正と負の値を両方含む信号レンジ（–5 ～ +5V など）。 ふ 物理チャンネル 浮動型信号ソース 「チャンネル」を参照。 絶対的なシステムグランドの基準に接続されていない電圧信号がある信号 ソース。これは、非基準型信号ソースとも呼ばれます。浮動型信号ソース の例として、電池、変圧器、熱電対などが挙げられます。 ほ ポート 1. コンピュータまたはリモートコントローラの通信接続。 2. デジタルポートは 4 本または 8 本のデジタル入出力のラインで構成さ れます。 ま マスタ バックプレーン上でデータ転送を開始する MXI/VME/VXI バスデバイス の機能部分。転送は読み取りまたは書き込みのいずれかになる。 も モジュール ボードの組立てとその関連の機械部品、フロントパネル、オプションの シールドなど。モジュールには、メインフレームで 1 つ以上のスロットを 占有するために必要なすべてが含まれます。SCXI および PXI デバイスは モジュールです。 © National Instruments Corporation G-11 NI 6124/6154 ユーザマニュアル 用語集 り 量子化 アナログ信号をデジタル信号に変換するプロセス。通常、アナログ - デジ タル変換器（A/D 変換器または ADC）で実行されます。 れ レンジ 指定された特性のセットでその間をセンサ、計測器、およびデバイスが動 作する最大および最小パラメータ。 NI 6124/6154 ユーザマニュアル G-12 ni.com/jp 索引 Counter n TC 信号、7-30 Counter n Up_Down 信号、7-29 Counter n Z 信号、7-29 数値 10 MHz 基準クロック、9-3 100 kHz タイムベース、9-2 20 MHz タイムベース、9-2 2 信号エッジ間隔測定、7-18 単一、7-18 バッファ型、7-19 80 MHz ソースモード、7-38 80 MHz タイムベース、9-2 D DAC、5-2 DAC FIFO、5-2 DAQ システム概要、2-1 絶縁デバイスのハードウェア、2-3 非絶縁デバイスのハードウェア、2-2 DAQ-PnP、10-1 DAQ-STC2、2-3 DC カプリング 接続、4-9 di/SampleClock、6-4 DIFF モード 接地基準型信号ソースの接続、4-8 説明、4-2 ドリフトを最小限に抑える、4-12 非基準型信号ソースまたは浮動型信号 ソースの接続、4-9 DI サンプルクロック信号、6-4 DI 変化検出、6-8 DMA、10-2 do/SampleClock、6-5 DO サンプルクロック信号、6-5 A A/D 変換器、4-2 AC カプリング接続、4-9 ai/ConvertClock、4-16 ai/ConvertClockTimebase、4-17 ai/ReferenceTrigger、4-19 ai/SampleClock、4-14 ai/SampleClockTimebase、4-16 ai/StartTrigger、4-18 AI 開始トリガ信号、4-18 AI 基準トリガ信号、4-19 AI サンプルクロック信号、4-14 AI サンプルクロックタイムベース信号、4-16 AI 変換クロック信号、4-16 AI 変換クロックタイムベース信号、4-17 ANSI C のドキュメント、xvi AO 一時停止トリガ信号、5-10 AO 開始トリガ信号、5-9 AO サンプルクロック信号、5-6 AO サンプルクロックタイムベース信号、5-8 F FIFO、4-2 FREQ OUT 信号、7-31 C Calibration Certificate（NI リソース）、B-2 Counter n Aux 信号、7-28 Counter n A 信号、7-29 Counter n B 信号、7-29 Counter n Gate 信号、7-27 Counter n HW Arm 信号、7-29 Counter n Internal Output 信号、7-30 Counter n Source 信号、7-26 © National Instruments Corporation I I/O コネクタ NI 6124、A-2 NI 6154、A-8 信号の説明 絶縁デバイス、3-2 非絶縁デバイス、3-1 I/O 保護、6-7、8-9 IRQ、10-2 I-1 NI 6124/6154 ユーザマニュアル 索引 L 端子をスタティックデジタル I/O として 使用する、8-6 端子をタイミング入力信号として使用す る、8-4 入力信号を接続する、8-7 フィルタ、8-7 プログラム可能な電源投入時の状態、 8-9、8-10 PFI 端子を使用してタイミング出力信号をエ クスポートする、8-5 PFI 端子を使用する スタティックデジタル I/O として、8-6 LabVIEW のドキュメント、xiv LabWindows/CVI のドキュメント、xv M Measurement Studio のドキュメント、xv MITE および DAQ-PnP、10-1 mux、4-2 N .NET 言語のドキュメント、xvi NI 6124、A-4 I/O コネクタピン配列、A-2 アナログ出力、A-1 機能、A-1 ケーブルとアクセサリ、A-4 仕様、A-6 ブロック図、A-4 NI 6154、A-10 I/O コネクタピン配列、A-8 機能、A-7 ケーブルとアクセサリ、A-10 仕様、A-13 PXI および PXI Express、10-1 クロック、10-1 クロックおよびトリガ信号、9-8 トリガ、9-8 トリガ信号、10-1 PXI Express および PXI、10-1 シャーシの互換性、10-1 PXI_CLK10、9-8 PXI_STAR トリガ、9-8 フィルタ、9-9 絶縁およびデジタルアイソレータ、A-11 絶縁バリアとデジタルアイソレータ、 4-2、5-2 デジタル I/O、6-11 動作電圧範囲、4-4 ブロック図、A-10 R RTSI、9-4 コネクタのピン配列、9-4 出力として使用する、9-5 端子をタイミング入力信号として使用す る、9-6 フィルタ、9-6 NI-DAQmx 重複カウント防止を有効にする、7-37 デフォルトカウンタ端子、7-31 NI-DAQmx ドキュメント、xiv NI-DAQmx で重複カウント防止を有効にす る、7-37 NI のサポートとサービス、B-1 S System Timing Controller（システムタイミ ングコントローラ） DAQ-STC2 デバイス（絶縁デバイス）、 P 2-3 S シリーズ PFI、8-1、8-3 I/O 保護、8-9 PFI 端子を使用してタイミング出力信号 をエクスポートする、8-5 NI 6124/6154 ユーザマニュアル デバイス、A-1 仕様、xvii I-2 ni.com/jp 索引 X AI サンプルクロックタイムベース、 4-16 AI 変換クロック、4-16 AI 変換クロックタイムベース、4-17 接続する、4-6 タイミング概要、4-13 タイミング信号、4-13 端子構成、4-2 データ集録方法、4-4 トリガ、4-6 X1 エンコード、7-14 X2 エンコード、7-15 X4 エンコード、7-15 あ アーム開始トリガ、7-31 アクセサリ I/O コネクタ、3-1 NI 6124、A-4 NI 6154、A-10 配線に関する注意事項、4-11 アナログウィンドウトリガ、11-6 アナログエッジトリガ、11-3 ヒステリシスによる、11-4 アナログ出力 NI 6124、A-1 NI 6154、A-7 概要、5-1 回路、5-2 基本機能、5-1 グリッチを抑える、5-2 信号を接続する、5-4 データ生成方法、5-2 トリガ、5-4 アナログ出力信号 AO 一時停止トリガ、5-10 AO 開始トリガ、5-9 AO サンプルクロック、5-6 AO サンプルクロックタイムベース、5-8 アナログトリガ 確度、11-6 説明、11-2 タイプ、11-3 アナログトリガの種類、11-3 アナログ入力 概要、4-1 回路、4-2 基本機能、4-1 信号 AI 開始トリガ、4-18 AI 基準トリガ信号、4-19 AI サンプルクロック、4-14 © National Instruments Corporation アプリケーション エッジカウント、7-2 カウンタ出力、7-20 カウンタ入力、7-2 い 位相差出力エンコーダ、7-14 一時停止トリガ、7-32 位置測定、7-14 バッファ型、7-17 インストール NI-DAQmx、1-1 その他のソフトウェア、1-1 ハードウェア、1-1 う ウェブリソース、B-1 え エッジカウント、7-2 オンデマンド、7-2 サンプルクロック、7-3 シングルポイント、7-2 バッファ型、7-3 エッジ間隔測定 単一 2 信号、7-18 バッファ型 2 信号、7-19 エッジをカウントする、7-2 エンコーダ、位相差出力、7-14 エンコード X1、7-14 X2、7-15 X4、7-15 I-3 NI 6124/6154 ユーザマニュアル 索引 お き オンデマンドエッジカウント、7-2 技術サポート、xvii、B-1 技術サポートデータベース、B-1 基準 クロック 10 MHz、9-3 外部、9-2 機能 NI 6124、A-1 NI 6154、A-7 カウンタ、7-32 逆周波数測定、7-11 キャリブレーション、1-2、2-4 極性および基準の選択、5-2 か 開始トリガ、7-32 外部基準クロック、9-2 外部ソースモード、7-39 カウンタ、7-1 エッジカウント、7-2 開始トリガで単一パルスを生成、7-20 カスケード接続、7-32 簡易パルス生成、7-20 再トリガ可能な単一パルスの生成、7-21 出力アプリケーション、7-20 生成、7-20 その他の機能、7-32 タイミング信号、7-26 単一パルス生成、7-20 端子を接続する、7-31 端子、デフォルト、7-31 重複カウント防止、7-34 同期モード、7-37 トリガ、7-31 入力アプリケーション、7-2 入力と出力、7-31 パルス列生成、7-22 フィルタ、7-32 プリスケール、7-34 カウンタ信号 Counter n A、7-29 Counter n Aux、7-28 Counter n B、7-29 Counter n Gate、7-27 Counter n HW Arm、7-29 Counter n Internal Output、7-30 Counter n Source、7-26 Counter n TC、7-30 Counter n Up_Down、7-29 FREQ OUT、7-31 周波数出力、7-31 カウンタをカスケード接続する、7-32 カウント方向を指定する、7-2 簡易パルス生成、7-20 関連ドキュメント、xiv NI 6124/6154 ユーザマニュアル く グリッチ、5-2 クロック 10 MHz 基準、9-3 PXI、およびトリガ信号、9-8 外部基準、9-2 経路設定、9-1 生成、9-1 け 計装用アンプ、4-2 計測器ドライバ（NI リソース）、B-1 経路設定 クロック、9-1 デジタル、9-1 ケーブル NI 6124、A-4 NI 6154、A-10 こ コモンモード 信号除去に関する注意事項 差異接地基準型信号、4-9 信号レンジ 差異非基準型信号または浮動型信号、 4-9 入力レンジ、4-3 ノイズ 差異接地基準型信号、4-9 I-4 ni.com/jp 索引 差異非基準型信号または浮動型信号、 端子をタイミング入力信号として、 4-10 9-6 差動信号、4-9 除去、4-11 シングル ポイントエッジカウント、7-2 信号 AI 開始トリガ、4-18 AI 基準トリガ信号、4-19 AI サンプルクロック、4-14 AI サンプルクロックタイムベース、4-16 AI 変換クロック、4-16 AI 変換クロックタイムベース、4-17 Counter n A、7-29 Counter n Aux、7-28 Counter n B、7-29 Counter n Gate、7-27 Counter n HW Arm、7-29 Counter n Internal Output、7-30 Counter n Source、7-26 Counter n TC、7-30 Counter n Up_Down、7-29 Counter n Z、7-29 DI サンプルクロック、6-4 DO サンプルクロック、6-5 FREQ OUT、7-31 PFI 端子を使用してタイミング出力をエ クスポートする、8-5 PFI 入力を接続する、8-7 カウンタ、7-26 周波数出力、7-31 デジタル I/O を接続する、6-9 変化検出イベント、6-8 信号経路設定、RTSI バス、9-4 信号接続 アナログ出力、5-4 アナログ入力、4-6 絶縁デバイスのデジタル I/O、6-12 信号ソース、4-7 信号調節、2-5 信号の説明 S シリーズ絶縁デバイス (NI 6154)、3-2 S シリーズ非絶縁デバイス (NI 6124)、 さ 再トリガ可能な単一パルスの生成、7-21 差動接続 接地基準型信号ソースの～、4-8、4-11 非基準型信号ソースまたは浮動型信号 ソースの～、4-9 サポート 技術、B-1 サンプル（NI リソース）、B-1 サンプルクロック エッジカウント、7-3 サンプルクロック測定、7-17 し 周期測定、7-6 単一、7-6 バッファ型、7-7 周波数 生成、7-23 測定、7-9 発生器、7-23 分周、7-24 周波数出力信号、7-31 周波数測定方法を選択する、7-13 集録、デジタル波形、6-4 出力信号のグリッチを抑える、5-2 出力、RTSI を～として使用する、9-5 仕様 NI 6124、A-6 NI 6154、A-13 デバイス、1-2 使用する PFI 端子 スタティックデジタル I/O として、 8-6 RTSI タイミング出力信号をエクスポート する、8-5 タイミング入力信号として、8-4 3-1 信号を接続する アナログ出力、5-4 アナログ入力、4-6 出力として、9-5 © National Instruments Corporation I-5 NI 6124/6154 ユーザマニュアル 索引 デジタル I/O S シリーズ絶縁デバイス（NI 6154）、 そ 測定 6-12 2 信号エッジ間隔、7-18 2 パルスエンコーダを使用する、7-17 位相差出力エンコーダを使用する、7-14 位置、7-14 周期、7-6 周波数、7-9 周波数を選択する、7-13 単一 2 信号エッジ間隔、7-18 単一周期、7-6 単一パルス幅、7-4 単一半周期、7-8 バッファ型 2 信号エッジ間隔、7-19 バッファ型周期、7-7 バッファ型パルス幅、7-5 バッファ型半周期、7-8 パルス幅、7-4 半周期、7-8 S シリーズ非絶縁デバイス （NI 6124）、6-9 診断ツール（NI リソース）、B-1 す スタティック DIO、6-2 PFI 端子を～として使用する、8-6 S シリーズ絶縁デバイス（NI 6154）、 6-11 スタティックデジタル I/O としての PFI 端子、 8-6 せ 生成 ETP のパルス、7-25 開始トリガで単一パルスを、7-20 簡易パルス、7-20 クロック、9-1 再トリガ可能な単一パルス、7-21 周波数、7-23 単一パルス、7-20 デジタル波形、6-5 パルス列、7-22 連続パルス列、7-22 絶縁デバイスのデジタル I/O I/O 保護、6-12 信号を接続する、6-9、6-12 スタティック DIO、6-11 ソフトウェア、6-13 絶縁（NI 6154）、A-11 デジタル絶縁、A-12 接続する PFI 入力信号、8-7 デジタル I/O 信号、6-9 セルフキャリブレーション、1-2 センサ、2-5 NI 6124/6154 ユーザマニュアル 測定する 広域周波数を 2 つのカウンタで～、7-11 高周波数を 2 つのカウンタで～、7-10 低周波数を 1 つのカウンタで～、7-9 平均、7-9 その他 ソフトウェア、インストールする、1-1 内部ソースモード、7-38 ソフトウェア、1-1 AI アプリケーション、4-21 AO アプリケーション、5-11 絶縁デバイスの DIO アプリケーション、 6-13 プログラミングデバイス、2-6 ～で信号を接続する、9-10 ソフトウェア（NI リソース）、B-1 た タイミング出力信号、PFI 端子を使用してエ クスポートする、8-5 タイミング信号 波形生成、5-6 タイムベース 100 kHz、9-2 20 MHz、9-2 80 MHz、9-2 I-6 ni.com/jp 索引 ダイレクトメモリアクセス（DMA）、10-2 単一 2 信号エッジ間隔測定、7-18 周期測定、7-6 パルス生成、7-20 開始トリガで、7-20 再トリガ可能、7-21 パルス幅測定、7-4 半周期測定、7-8 端子 NI-DAQmx デフォルトカウンタ、7-31 カウンタを接続する、7-31 デジタル信号 DI サンプルクロック、6-4 DO サンプルクロック、6-5 接続する、6-9 変化検出イベント、6-8 デジタル波形 集録、6-4 生成、6-5 デバイス 仕様、1-2 ピン配列、1-2 複数の同期化、9-3 デフォルト NI-DAQmx カウンタ / タイマピン、7-31 カウンタ端子、7-31 ピン、7-31 電源、3-3 電源投入時の状態、6-7、8-9、8-10 ち チャンネル Z の動作、7-16 重複カウント防止、7-34 NI-DAQmx で有効にする、7-37 防止の例、7-36 例、7-35 と 等価時間サンプリング、7-25 同期カウントモード、7-34 同期モード、7-37 80 MHz ソース、7-38 外部ソース、7-39 その他の内部ソース、7-38 動作電圧範囲、4-4 ドキュメント NI リソース、B-1 関連ドキュメント、xiv 本書で使用する表記規則、xiii ドライバ（NI リソース）、B-1 トラブルシューティング（NI リソース）、B-1 トランスデューサ、2-5 トリガ PXI、9-8 PXI_STAR、9-8 アーム開始、7-31 アナログウィンドウ、11-6 アナログエッジ、11-3 アナログ出力、5-4 アナログソースで、11-2 アナログタイプ、11-3 アナログ入力、4-6 一時停止、7-32 て データ生成方法、5-2 データ転送方法、変更する、10-2 適合宣言（NI リソース）、B-2 デジタル 絶縁（NI 6154）、A-12 トリガ、11-1 波形集録、6-4 波形生成、6-5 デジタル I/O、6-1 DI 変化検出、6-8 I/O 保護、6-7 アプリケーションソフトウェアについて、 6-10 回路、6-2 信号を接続する、6-9 スタティック DIO、6-2 デジタル波形生成、6-5 波形集録、6-4 波形トリガ、6-3 プログラム可能な電源投入時の状態、6-7 ブロック図、6-2 デジタル経路設定、9-1 © National Instruments Corporation I-7 NI 6124/6154 ユーザマニュアル 索引 開始、7-32 概要、11-1 カウンタ、7-31 スタートリガ、9-8 デジタルソースで、11-1 デジタル波形、6-3 ヒステリシスによるアナログエッジ、 バッファ型 2 信号エッジ間隔測定、7-19 位置測定、7-17 エッジカウント、7-3 周期測定、7-7 パルス幅測定、7-5 半周期測定、7-8 パルス ETS の生成、7-25 エンコーダ、7-17 列生成、7-22 連続、7-22 パルス幅測定、7-4 単一、7-4 バッファ型、7-5 半周期測定、7-8 単一、7-8 バッファ型、7-8 11-4 トレーニング、xvii トレーニングと認定（NI リソース）、B-1 な ナショナルインスツルメンツのサポートと サービス、B-1 に 入力カプリング、4-2 入力信号 PFI 端子を～として使用する、8-4 RTSI 端子を～として使用する、9-6 入力と極性のレンジ、4-3 ひ ヒステリシス、アナログエッジトリガ、11-4 ピン配列 NI 6124、A-2 NI 6154、A-8 RTSI コネクタ、9-4 カウンタデフォルト、7-31 デバイス、1-2 ピン、デフォルト、7-31 は ハードウェア、1-1 配線、4-11 配線に関する注意事項、4-11 波形 生成 デジタル、6-5 トリガ、6-3 波形生成タイミング信号 AO 一時停止トリガ、5-10 AO 開始トリガ、5-9 AO サンプルクロック、5-6 AO サンプルクロックタイムベース、5-8 概要、5-6 はじめに、1-1 DIO アプリケーションソフトウェア、 ふ フィルタ、4-2 PFI、8-7 PXI_STAR、9-9 RTSI、9-6 カウンタ、7-32 複数デバイスの同期化、9-3 複数のデバイスを同期化する、9-3 プリスケール、7-34 プログラミングサンプル（NI リソース）、B-1 プログラム I/O、10-2 プログラム可能 機能的インタフェース（PFI）、8-1 電源投入時の状態、6-7、8-9 プログラム可能な機能的インタフェース、8-3 6-10 バス RTSI、9-4 インタフェース、10-1 NI 6124/6154 ユーザマニュアル I-8 ni.com/jp 索引 プログラム可能な電源投入時の状態、8-10 ブロック図 NI 6124、A-4 NI 6154、A-10 PFI 出力回路、8-3 PFI 入力回路、8-3 ゆ 有限パルス列タイミング生成、7-23 り リアルタイムシステムインテグレーションバ ス、9-4 へ れ ヘルプ 技術サポート、B-1 変化検出イベント信号、6-8 連続パルス列生成、7-22 わ 割り込み要求（IRQ）、10-2 ほ 本書で使用する表記規則、xiii © National Instruments Corporation I-9 NI 6124/6154 ユーザマニュアル