Comments
Description
Transcript
Cyclone IV GXデバイスのダイナミック・リコンフィギュレーション
Cyclone IV GX デバイスのダイナミッ ク・リコンフィギュレーションの実装 この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用ください。設計の際 には、最新の英語版で内容をご確認ください。 AN-609-2.0 Cyclone® IV GX トランシーバには、ダイナミック・リコンフィギュレーション機能を サポートし、隣接トランシーバ・チャネルを中断することおよびトランシーバ・ チャネルをパワー・ダウンすることなく、複数のプロトコル、データ・レート、お よびフィジカル・メディア・アタッチメント（PMA）の設定によりトランシーバ・ チャネルをダイナミックにリコンフィギュレーションすることができます。 このアプリケーション・ノートでは、アプリケーションの要件に基づいてトラン シーバをリコンフィギュレーションするために Cyclone IV GX デバイスでのダイナ ミック・リコンフィギュレーション機能を使用する方法について説明します。 Cyclone IV GX デバイスでサポートされている 3 つのダイナミック・リコンフィギュ レーション・モードは以下のとおりです。 ■ ■ ■ アナログ（PMA）コントロール・リコンフィギュレーション・モード。このモー ドは： ■ 入力と出力バッファの設定をリコンフィギュレーションして、ボードのシグ ナル・インテグリティを制御して改善します。 ■ リンクを立ち上げる間、トランスミッタまたはレシーバ・バッファの設定を 調整してシグナル・インテグリティを微調整します。 ■ ビット誤り率（BER）を最小化するために信号の完全を最適化します。 チャネル・リコンフィギュレーション・モード。このモードは： ■ 同じトランシーバ内の複数のプロトコルのサポートによりデザインの柔軟性 を備えた堅牢なソリューションを提供します。 ■ 異なるプロトコルおよびデータ・レートをサポートするために複数の ASSP お よびボードでデザインする衝突を除去します。 PLL （Phase-Locked loop）リコンフィギュレーション・モード。このモードは： ■ オート・ネゴシエーション・アプリケーションのデータ・レートを増加させ る、または減少させます。 ■ 常に帯域幅要件の増加に対応するためにシリアル・プロトコル規格および独 自ののプロトコル規格のデータ・レートの増加の傾向をサポートします。 Cyclone IV GX ダイナミック・リコンフィギュレーション機能を使用している場合は、 サポートされていないいくつかのリコンフィギュレーションの条件があります。以 下の操作を実行できません。 ■ Receiver only チャネルおよび Transmitter only チャネルを切り替えること （レシーバ [RX] またはトランスミッタ [TX] 専用のスタティックな Duplex） ■ 結合コンフィギュレーション・モードに非結合コンフィギュレーション・モード を切り替えること ■ 擬似ランダム・バイナリ・シーケンス（PRBS）またはビルトイン・セルフ・テス ト（BIST）モードをダイナミックにイネーブルまたはディセーブルすること © 2010 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX are Reg. U.S. Pat. & Tm. Off. and/or trademarks of Altera Corporation in the U.S. and other countries. All other trademarks and service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera’s standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services. 2010 年 12 月 Altera Corporation Subscrib 1–2 設定ガイド 設定ガイド 以下の項では、各コンフィギュレーション・モードを実装について説明します。指 定されたステージは、モードが選択されるに応じて、さまざまなコンフィギュレー ション・モードで使用されます。表 1 には、各モードの実装に関連するステージで、 各リコンフィギュレーション・モードを示します。 リコンフィギュレーション・モードに応じて関与する可能性のある 6 つのステージ があります。 ■ 1-3 ページの「ステージ I: ALTGX_RECONFIG インスタンスを作成」 ■ 1-5 ページの「ステージ II: ALTGX メガファンクションでダイナミック・リコンフィ ギュレーションをイネーブル」 ■ 1-8 ページの「ステージ III: ALTPLL_RECONFIG インスタンスを作成」 ■ 1-11 ページの「ステージ IV: ALTGX、ALTGX_RECONFIG、および ALTPLL_RECONFIG イ ンスタンスのクロック・ポートを接続」 ■ 1-12 ページの「ステージ V: チャネル・リコンフィギュレーションおよび PLL リコ ンフィギュレーション用の .mif を生成」 ■ 1-15 ページの「ステージ VI: チャネル・リコンフィギュレーション用および PLL リ コンフィギュレーション用の 1-Port ROM を生成」 表 1 に、典型的なリコンフィギュレーション・アプリケーションをサポートするた めに必要なリコンフィギュレーション・モードを示します。 表 1. 複数のリコンフィギュレーション要件に必要なリコンフィギュレーション・モード リコンフィギュレーションの理由 必要なリコンフィギュレーション・モード ステージ リンクを立ち上げる間にトランスミッタまたはレシー バ・バッファ設定を調節することでシグナル・インテ グリティを微調整する アナログ・コントロール・リコンフィギュ レーション I, II, および IV オート・レート・ネゴシエーション中のレシーバ・ チャネル上で 2 の倍数のデータ・レートを増加または 減少する (1) チャネル・リコンフィギュレーション —RX ローカル・ディバイダの使用 (/2) (2) I, II, IV, V, およ び VI デザインの柔軟性を追加するための同じトランシーバ・ チャネルで複数のプロトコルをサポートする 異なるデータ・レートをサポートするための多用途 PLL (MPLL) または汎汎用 PLL(GPLL) をリコンフィギュレー ションする ■ アナログ・コントロール・リコンフィ ギュレーション (3) ■ PLL リコンフィギュレーション ■ チャネル・リコンフィギュレーション — チャネル・インタフェース PLL リコンフィギュレーション I – VI II – VI 表 1 の注 : (1) 2 の倍数にない、データ・レートのリコンフィギュレーションを達成するためにトランスミッタとレシーバの両方のチャネ ルをクロックするトランシーバ PLL(MPLL または GPLL) をリコンフィギュレーションするために PLL リコンフィギュレー ション・モードを使用することができます。 (2) 詳しくは、Cyclone IV デバイス・ハンドブックの Volume 2 を参照してください。 (3) アナログ・コントロールは特定のプロトコル用に調節する必要がある場合もあります。 ALTGX インスタンスは ALTGX MegaWizard™ Plug-In Manager によって生成されるトラン シーバ・インスタンスを表します。トランシーバ・チャネルにさまざまな入力、出 力、および接続が説明されているときにこの用語が使用されます。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–3 設定ガイド ALTGX_RECONFIG インスタンスは、ALTGX_RECONFIG MegaWizard Plug-In Manager に よって生成されるダイナミック・リコンフィギュレーション・コントローラのイン スタンスを表します。インスタンスは、FPGA のリソースを使用して作成されます。 ALTPLL_RECONFIG インスタンスは、ALTPLL_RECONFIG MegaWizard Plug-In Manager に よって生成された PLL ダイナミック・リコンフィギュレーション・コントローラの インスタンスを表します。インスタンスは、トランシーバ PLL が ALGTX MegaWizard Plug-In Manager によってインスタンスをダイナミックにリコンフィギュレーション するための FPGA リソースを使用して作成されます。 メモリ初期化ファイル（.mif）は、ALTGX インスタンスをそれぞれリコンフィギュ レーションするために、ALTGX_RECONFIG と ALTPLL_RECONFIG コントローラにユー ザー・ロジックによって読み込まれている各 ALTGX インスタンスとトランシーバ PLL 設定が保存されます。 f チャネル・リコンフィギュレーションおよび PLL リコンフィギュレーション・モード の両方の .mif ファイルは異なります。詳細については、Cyclone IV デバイス・ハンド ブックの Volume 2 の Cyclone IV Dynamic Reconfiguration を参照してください。 ステージ I: ALTGX_RECONFIG インスタンスを作成 MegaWizard Plug-In Manager は、全体の設定プロセスをガイドします。また、各モー ドを設定するための対応する項を参照することができます。 ALTGX_RECONFIG インスタンスを作成するには、以下の手順を実行します。 1. MegaWizard Plug-In Manager を開きます。 2. ALTGX_RECONFIG を選択します。 3. Next をクリックします。 図 1 には、これらのステップを強調する MegaWizard Plug-In Manager の 2a ページを示 しています。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–4 設定ガイド 図 1. MegaWizard Plug-In Manager [2a ページ ] 4. リコンフィギュレーション・コントローラによってコントロールされるために チャネルの数を選択します。 5. デザインにリコンフィギュレーション・モードを選択します。1 つ以上のリコン フィギュレーション・モードを選択することもできます。 6. Next をクリックします。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–5 設定ガイド 図 2 には、これらのステップを強調する MegaWizard Plug-In Manager の 3 ページを示 しています。 図 2. MegaWizard Plug-In Manager [ その 3] ステージ II: ALTGX メガファンクションでダイナミック・リコンフィギュレー ションをイネーブル ALTGX メガファンクションのダイナミック・リコンフィギュレーションをイネーブ ルするには、以下の手順を実行します。 ダイナミックに Parameter Settings タブで残りの設定をコンフィギュレーションする には Next をクリックします。 1. Parameter Settings タブをクリックします。 2. デザインの実装の設定を完了します。コンパイルはこのタブの設定を格納した後 .mif ファイルが生成されます。 3. ダイナミックに Parameter Settings タブで残りの設定をコンフィギュレーション するには Next をクリックします。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–6 設定ガイド 図 3 には、これらのステップを強調する MegaWizard Plug-In Manager の 1 ページを示 しています。 図 3. MegaWizard Plug-In Manager [ その 1] 4. Parameter Settings タブ上のすべての設定を完了した後に Reconfiguration Settings タブをクリックします。 5. PMA アナログをリコンフィギュレーションする場合は Analog controls をチェック してください。 6. 異なるデータ・レートに MPLL/ GPLL をリコンフィギュレーションする予定があ る場合、Enable PLL reconfiguration をチェックします。リコンフィギュレーション の操作は、異なるデータ・レートを一致させるために PLL の設定を変更します。 7. 他の機能モードにトランシーバ・チャネルをリコンフィギュレーションする場 合、Enable Channel reconfiguration をチェックします。FPGA ファブリック - トラン シーバ・インタフェース信号をリコンフィギュレーションする予定がある場合、 Channel Interface を確認します。 8. レシーバ・チャネルをリコンフィギュレーションして、データ・レート（2 の倍 数で）をサポートする場合、Use RX local divider をチェックします。これは、 ハードウェアの機能の RX PMA ブロックの RX ローカル・ディバイダ（/ 2）を使 用することによって達成されます。 9. Next をクリックします。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–7 設定ガイド 図 4 には、これらのステップを強調する MegaWizard Plug-In Manager の 9 ページを示 しています。 図 4. MegaWizard Plug-In Manager [ その 9] 10. トランスミッタとレシーバのクロック方式を選択します。 11. 特定のプロトコルに必要なインタフェース信号を確認します。新しいプロトコル のために追加のインタフェース信号をイネーブルする Channel Interface のオプ ションを（ステップ 7 で）イネーブルした場合のみ、本オプションが使用可能で す。 12. Reconfiguration Settings を終了するには Next をクリックします。 f リコンフィギュレーション設定のタブにつて詳しくは、Cyclone IV デバイス・ハンド ブックの Volume 2 の Dynamic Reconfiguration の章を参照してください。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–8 設定ガイド 図 5 には、これらのステップを強調する MegaWizard Plug-In Manager の 13 ページを示 しています。 図 5. MegaWizard Plug-In Manager [ その 13 ] ステージ III: ALTPLL_RECONFIG インスタンスを作成 ダイナミックに Cyclone IV GX デバイスのトランシーバ PLL（MPLL/ GPLL）をリコン フィギュレーションするために、ALTPLL_RECONFIG コントローラをインスタンス化 することによってダイナミックにトランシーバ PLL をリコンフィギュレーションす ることができます。トランシーバ PLL に .mif ファイルの内容を書き込むこと、そし て PLL 出力周波数を変更することにより、これを実行することができます。 ALTPLL_RECONFIG インスタンスを作成するには、以下の手順を実行します。 1. MegaWizard Plug-In Manager を開きます。 2. Select ALTPLL_RECONFIG を選択します。 3. Next をクリックします。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–9 設定ガイド 図 6 には、これらのステップを強調する MegaWizard Plug-In Manager の 2a ページを示 しています。 図 6. MegaWizard Plug-In Manager [ その 2a] 4. 複数の .mif ファイルを格納するために外部 ROM を使用するには、Add ports to write to the scan chain from external ROM during run time のオプションをイネーブル します。同時に外部 ROM に格納されている各 .mif を読み込むために ALTPLL_RECONFIG コントローラを使用します。 5. Next をクリックします。 6. リコンフィギュレーションの設定に ALTGX メガファンクションを設定するには 15 ページの「ステージ II: ALTGX メガファンクションでダイナミック・リコンフィ ギュレーションをイネーブル」でのステップ 1 からステップ 5 に従ってくださ い。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–10 設定ガイド 図 7 には、これらのステップを強調する MegaWizard Plug-In Manager の 4 ページを示 しています。 図 7. ALTPLL_RECONFIG MegaWizard Plug-In Manager [ その 4] 1 Cyclone IV GX デバイスでは、ダイナミックにトランシーバ PLL をリコンフィギュレー ションするには ALTGX_RECONFIG コントローラを使用しないでください。代わりに、 ALTPLL_RECONFIG コントローラを使用してください。 f ALTPLL_RECONFIG メガファンクションについて詳しくは、Phase-Locked Loops Reconfiguration (ALTPLL_RECONFIG) Megafunction User Guide を参照してください。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–11 設定ガイド ステージ IV: ALTGX、ALTGX_RECONFIG、および ALTPLL_RECONFIG インスタ ンスのクロック・ポートを接続 チャネル・リコンフィギュレーションを実行するには、図 8 に示すように、ALTGX および ALTGX_RECONFIG インスタンスの reconfig_clk および fixed_clk （PCI Express® [PCIe®] 用のみ）を接続してください。 図 8. ALTGX および ALTGX_RECONFIG インスタンス用のクロック・ポートの接続 ( 注 1) ALTGX_RECONFIG Instance 37.5 MHz to 50 MHz reconfig_clk ALTGX Instance reconfig_clk fixed_clk (PCIe only) 図 8 の注 : (1) Transmitter only モードの場合は、ALTGX と ALTGX_RECONFIG インスタンスの周波数範囲は 2.5 MHz ～ 50 MHz です。アルテラは、グローバル・クロック・リソースの reconfig_clk の信号をドライブす ることを推奨します。 ALTPLL_RECONFIG コントローラで MPLL/ GPLL をリコンフィギュレーションする場 合、5 MHz ～ 100 MHz の周波数範囲で ALTPLL_RECONFIG コントローラの clock ポー トを接続します。 図 9 に、ALTGX および ALTPLL_RECONFIG インスタンスのクロック・ポートの接続を 示しています。 図 9. ALTGX および ALTPLL_RECONFIG インスタンス用のクロック・ポートの接続 ALTPLL_RECONFIG Instance 5 MHz to 100 MHz clock ALTGX Instance (1) reconfig_clk 図 9 の注 : (1) デザインがオフセット・キャンセルを必要とする場合、またチャネル・リコンフィギュレーション・ モードはイネーブルになっている場合には、同じクロック・ソースで ALTGX と ALTGX_RECONFIG コン トローラの reconfig_clk ポートを接続する必要があります。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–12 設定ガイド Receiver only または Duplex モードにコンフィギュレーションされているチャネルで は、同じクロック・ソースで ALTGX_RECONFIG インスタンスの reconfig_clk ポート に ALTGX の reconfig_clk ポートを接続する必要があります。これは、レシーバ・ チャネルのオフセット・キャンセレーション・プロセスが正常に動作することが確 認されます。reconfig_clk ポートの適用可能な周波数範囲は 37.5 MHz ～ 50 MHz で す。 1 PLL リコンフィギュレーション・コントローラ・ブロックの接続について詳しくは、 1-21 ページの「PLL リコンフィギュレーション・モードでオート・レート・ネゴシ エーションのアプリケーションを実装するためのデザイン例」を参照してください。 ステージ V: チャネル・リコンフィギュレーションおよび PLL リコンフィギュ レーション用の .mif を生成 この項では、チャネル・リコンフィギュレーションおよび PLL リコンフィギュレー ション・モード用の .mif ファイルを生成する方法について説明します。 チャネル・リコンフィギュレーション用の .mif の生成 チャネル・リコンフィギュレーション用の .mif を生成するには、以下のステップを 実行します。 1. Quartus® II ソフトウェアの Assignments メニューで、Settings ( 図 10) を選択しま す。 2. Fitter Settings を選択して、More Settings ( 図 11) をクリックします。 3. More Fitter Settings ページでの Option ボックスでは、イネーブルされたダイナ ミック・リコンフィギュレーション・モード ( 図 12) に基づいて Generate GXB Reconfig MIF オプションを On に設定します。 4. OK をクリックします。 図 10 ～図 12 には、チャネル・リコンフィギュレーション用の .mif を生成するため に必要なステップを示しています。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–13 設定ガイド 図 10. チャネル・リコンフィギュレーション用の .mif の生成 [ その 1] 図 11. チャネル・リコンフィギュレーション用の .mif のせ生成 [ その 2] 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–14 設定ガイド 図 12. チャネル・リコンフィギュレーション用の .mif のせ生成 [ その 3] デザインや設定の変更の場合は、Quartus II ソフトウェアは、アセンブラ・ステージ を開始する前に、フィッタ・ステージを通して実行されます。 .mif は、<Project_DIR>/reconfig_mif フォルダに格納されています。ファイル名は ALTGX インスタンス名（<instance name>.mif）に基づいて名付けられます。一つのデ ザインは、複数の .mif ファイルを持つことができます。そして、一つの .mif を使用 して、複数のチャネルをリコンフィギュレーションすることができます。 ピンロケーションの割り当てのない以下の 2 つの方法のいずれかで効率的に複数の .mif ファイルを生成することができます。 方法 1: 1. 高速コンパイルのためのシンプルなデザインを作成します。 2. 最初の .mif を生成します。 3. 代替のコンフィギュレーションで ALTGX インスタンスを更新します。 4. 第二番目の .mif を生成するためにデザインをコンパイルします。 方法 2: 1. トップ・レベルのデザインでは、.mif ファイルを必要とする ALTGX インスタンス 化のすべての構成をインスタンス化します。 2. すべての ALTGX インスタンス化の適切なクロック入力を接続します。 3. .mif ファイルを生成します。.mif ファイルは、すべての ALTGX コンフィギュレー ション用に生成されます。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–15 設定ガイド PLL リコンフィギュレーション用の .mif の生成 .mif ファイルは自動的に Fitter ステージの後に生成され、<Project_DIR> のフォルダに 格納されています。ファイル名は ALTGX インスタンス名 (<instance name>.mif) に基 づいています。一つのデザインでは、複数の ROM 内で複数の .mif ファイルを格納す ることができます。複数の .mif ファイルを生成するには、ALTGX 設定を変更し、 Enable PLL reconfiguration をオンにします。 生成された .mif ファイルは、異なる出力周波数を生成するため異なる PLL のパラ メータの設定があります。ファイル・サイズは、144 × 1 ビットであります（ここで、 ビットはビット単位で LSB、その以下は MSB から始めて連続的に少しずつ変えられ る）。 ステージ VI: チャネル・リコンフィギュレーション用および PLL リコンフィギュ レーション用の 1-Port ROM を生成 この項では、シリアル・デジタル・インタフェース（SDI）モードに Basic モードか らトランシーバ・チャネルをリコンフィギュレーションするための 11-Port ROM を作 成する方法について説明します。 図 13 に、異なるプロトコルをサポートするトランシーバ・チャネルのリコンフィ ギュレーションを示しています。 図 13. 異なるプロトコルをサポートするトランシーバ・チャネルのリコンフィギュレー ション Basic ROM ALTGX Instances Basic .mif Basic Channel Reconfiguration User Logic SDI ROM ALTGX_RECONFIG Instance SDI Channel SDI .mif 図 13 に示すように、オンチップまたはオフチップ・メモリに .mif を格納し、ダイナ ミック・リコンフィギュレーション・コントローラに接続します。 ユーザー・デザインで .mif を適用する場合、必ず以下を実行してください。 1. 表 2 にリストされているサイズでメモリ・ブロックをインスタンス化するために ROM: 1-PORT メガファンクションを使用します。 表 2. ALTGX コンフィギュレーションのメモリ・サイズ ALTGX コンフィギュレーション 2010 年 12 月 メモリ・サイズ Duplex 48 × 16 ビット Receiver only 37 × 16 ビット Transmitter only 13 × 16 ビット PLL Reconfiguration 144 × 1 ビット Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–16 ダイナミック・リコンフィギュレーション期間 2. 生成された .mif ファイルのサイズに基づいて、メモリ・ブロックのサイズを選択 します。 3. メモリ・ブロック内の .mif をインスタンス化します。 4. ROM から個別の .mif ファイルを読み出すためにユーザー・ロジックを作成しま す。 1 チャネルに .mif ファイルを適用するたびに、そのチャネルの PMA アナログ・コント ロールが ALTGX インスタンス内のデフォルト設定に設定されます。 ダイナミック・リコンフィギュレーション期間 ダイナミック・リコンフィギュレーション期間とは、ALTGX_RECONFIG または ALTPLL_RECONFIG ダイナミック・リコンフィギュレーション・コントローラがライ ト・トランザクション、リード・トランザクション、レシーバ・チャネルのオフ セット・キャンセレーション、トランシーバ・チャネルのリコンフィギュレーショ ン、または MPLL/GPLL のリコンフィギュレーションを実行するときに busy 信号が アサートされるサイクル数のことです。 PMA コントロール・リコンフィギュレーション期間 以下の項では、busy 信号が「方法 1: PMA コントロール・リコンフィギュレーショ ン期間」または 1-17 ページの「方法 2 または 3: PMA コントロール・リコンフィギュ レーション期間」を使用して PMA コントロール・リコンフィギュレーション中にア サートされる reconfig_clk クロック・サイクル数の見積もりが含まれています。 f PMA コントロール・リコンフィギュレーション方法について詳しくは、Cyclone IV デ バイス・ハンドブックの Volume 2 の Dynamic Reconfiguration の章を参照してくださ い。 方法 1: PMA コントロール・リコンフィギュレーション期間 方法 1 の場合は、logical_channel_address ポートを使用してください。ライトと リードのトランザクション期間は、以下の項で説明されています。 ライト・トランザクションの期間 以下の PMA コントロールに値を書き込む場合は、busy 信号がこれらのコントロール のそれぞれに対して 196 個の reconfig_clk クロック・サイクルにアサートされま す。 ■ tx_preemp (pre-emphasis control first post-tap) ■ tx_vodctrl (differential output voltage) ■ rx_eqctrl (equalizer control) ■ rx_eqdcgain (equalizer DC gain) リード・トランザクションの期間 以下の PMA コントロールの既存の値を読み出すときに、busy 信号がこれらのコント ロールのそれぞれは 135 個の reconfig_clk クロック・サイクルにアサートされま す。busy 信号が Low になった後 data_valid 信号がアサートされます。 ■ tx_preemp_out (pre-emphasis control first post-tap) Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–17 ダイナミック・リコンフィギュレーション期間 ■ tx_vodctrl_out (differential output voltage) ■ rx_eqctrl_out (equalizer control) ■ rx_eqdcgain_out (equalizer DC gain) 方法 2 または 3: PMA コントロール・リコンフィギュレーション期間 方法 2 および 3 については、logical_channel_address ポートを使用しないでくだ さい。ライト・トランザクションおよびリード・トランザクションの期間は、以下 の項で説明されています。 ライト・トランザクションの期間 以下の PMA コントロールに値を書き込む場合は、busy 信号がこれらのコントロール の各チャネルあたり 196 個の reconfig_clk のクロック・サイクルにアサートされま す。 ■ tx_preemp (pre-emphasis control first post-tap) ■ tx_vodctrl (differential output voltage) ■ rx_eqctrl (equalizer control) ■ rx_eqdcgain (equalizer DC gain) リード・トランザクションの期間 以下の PMA コントロールの既存の値を読み出すときに、busy 信号がこれらのコント ロールの各チャネルあたり 135 個の reconfig_clk のクロック・サイクルにアサート されます。busy 信号が Low になった後 data_valid 信号がアサートされます。 ■ tx_preemp_out (pre-emphasis control first post-tap) ■ tx_vodctrl_out (differential output voltage) ■ rx_eqctrl_out (equalizer control) ■ rx_eqdcgain_out (equalizer DC gain) チャネルおよび PLL リコンフィギュレーション用のダイナミック・リコンフィ ギュレーション期間 表 3 に、トランシーバ・チャネルおよび MPLL/ GPLL の様々な部分へをリコンフィ ギュレーションするためにダイナミック・リコンフィギュレーション・コントロー ラに要する reconfig_clk のクロック・サイクルの数をリストします。 表 3. トランシーバ・チャネルおよび PLL リコンフィギュレーション用のダイナミック・ リコンフィギュレーション期間 リコンフィギュレーション対象のトランシーバ部分 2010 年 12 月 reconfig_clk クロック・サイクル数 トランスミッタ・チャネルのリコンフィギュレーショ ン 1,505 レシーバ・チャネルのリコンフィギュレーション 5,021 トランスミッタおよびレシーバ・チャネルのリコン フィギュレーション 6,517 MPLL/GPLL リコンフィギュレーション 311(1) Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–18 ダイナミック・リコンフィギュレーションをイネーブルにしたト 表 3. トランシーバ・チャネルおよび PLL リコンフィギュレーション用のダイナミック・ リコンフィギュレーション期間 リコンフィギュレーション対象のトランシーバ部分 RX クロック・ディバイダ (/2) reconfig_clk クロック・サイクル数 2,161 表 3 の注 : (1) ここに、クロック・サイクルは、ALTPLL_RECONFIG コントローラの clock ポートへのクロック供給 に基づいています。この期間では、ROM（146 個のクロック・サイクル）から ALTPLL_RECONFIG メ ガファンクションに書き込まれているスキャン・キャッシュおよびトランシーバ PLL がリコンフィ ギュレーションされた期間（165 クロック・サイクル）が含まれています。 27 ページの図 19 お よび 27 ページの図 20 をそれぞれ参照することができます。 PLL リコンフィギュレーション・モード用のダイナミック・リコンフィギュ レーション期間 PLL リコンフィギュレーション・モードのクロック・サイクルは、ALTPLL_RECONFIG コントローラの clock ポートへのクロック供給に基づいて、311 クロック・サイクル です。5 MHz から 100 MHz までの範囲でクロック・ソースを接続することができま す。 f PLL リコンフィギュレーションの接続について詳しくは、1-21 ページの「PLL リコン フィギュレーション・モードでオート・レート・ネゴシエーションのアプリケー ションを実装するためのデザイン例」参照してください。 ダイナミック・リコンフィギュレーションをイネーブルにしたト ランシーバ・チャネルの結合 チャネルの tx_dataout ピンと rx_datain ピンを同じトランシーバ・ブロックに割り 当てることによって、デザインのトランシーバ・チャネルを同じ物理トランシーバ・ ブロックに結合します。 要件 ダイナミック・リコンフィギュレーションをイネーブルした場合、Quartus II ソフト ウェアは複数のトランシーバ・チャネルを同じ物理トランシーバ・ブロックに結合 するための特定の要件を考慮します。 ■ 同じトランシーバ・ブロックに結合するすべてのチャネルが、ALTGX MegaWizard Plug-In Manager の Reconfiguration Settings タブで同じオプションをイネーブルし ている必要があります。例えば、Analog controls (VOD , pre-emphasis, equalization and DC gain) オプションをイネーブルしている場合、結合する他のすべてのチャ ネルについても同じオプションをイネーブルする必要があります。 ■ ランスミッタまたはレシーバのいずれかがリコンフィギュレーションされる場合 でも、Transmitter only のチャネルと Receiver only のチャネルの両方でリセット・ シーケンスを実行する必要があります。 ■ チャネルを結合することでも結合されたチャネルの論理チャネル・アドレスには 影響しません。例えば、結合する前に、logical_channel_address 0 は Transmitter only チャネルであり、logical_channel_address 4 は Receiver only チャネルであります。結合された後、それらは物理的に同じチャネルですが、ア ドレスは、変更されません。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–19 アナログ・コントロールによるデザイン例 ■ すべてのチャネルを、同じ ALTGX_RECONFIG（ダイナミック・リコンフィギュ レーション・コントローラ）インスタンスで制御する必要があります。複数の ALTGX_RECONFIG インスタンスに接続されたトランシーバ・チャネルは、同じ機 能モードおよびデータ・レートにコンフィギュレーションされている場合でも、 同じ物理トランシーバ・ブロックに結合することはできません。 アナログ・コントロールによるデザイン例 以下の例では、1-16 ページの「方法 1: PMA コントロール・リコンフィギュレーショ ン期間」を使用して 1 つの ALTGX_RECONFIG インスタンスで複数の ALTGX インスタ ンスを制御する一つの可能なトポロジーを示します。 複数の ALTGX インスタンスに 1 つのリコンフィギュレーション・コント ローラを接続 以下のデザインを考慮してください。 ■ ALTGX_RECONFIG インスタンス ■ 4 チャネルを備えた ALTGX インスタンス 1 ■ 3 チャネルを備えた ALTGX インスタンス 2 この例については、以下を仮定しています。 ■ ALTGX インスタンス 1 と ALTGX インスタンス 2 は、同じトランシーバ・ブロックに物 理的にパックすることはできません。 ■ 1 つのダイナミック・リコンフィギュレーション・コントローラが両方の ALTGX イ ンスタンスを制御します。 ■ ALTGX インスタンス 1 の第 1 チャネルの送信 VOD PMA コントロール（tx_vodctrl） と、ALTGX インスタンス 2 の第 2 チャネルのレシーバ・イコライゼーション PMA コントロール（rx_eqctrl）をダイナミックにリコンフィギュレーションする場 合。 ■ ALTGX メガファンクションの機能に対処する論理チャネルを使用する場合。 図 14 に、ALTGX インスタンス 1 と ALTGX インスタンス 2 の両方に接続されている ALTGX_RECONFIG インスタンスを示しています。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–20 アナログ・コントロールによるデザイン例 図 14. PMA コントロール・リコンフィギュレーションの例 1 Set the What is the starting channel number? option = 0 Set the What is the number of channels controlled by the reconfig controller? option = 8 reconfig_fromgxb [4..0] reconfig_clk read data_valid write busy tx_vodctrl [2..0] rx_eqctrl [3..0] ALTGX instance 1 (no. of channels is 4) reconfig_togxb [3..0] ALTGX_RECONFIG instance reconfig_fromgxb [4..0] reconfig_fromgxb [9..5] rx_tx_duplex_sel [1..0] Set the What is the starting channel number? option = 4 logical_channel_address [2..0] ALTGX instance 2 (no. of channels is 3) reconfig_fromgxb [4..0] ダイナミック・リコンフィギュレーション・プロセスを設定するには、以下のス テップに従います。 ALTGX インスタンスの設定 ALTGX のインスタンスを設定するには、以下のステップに従います。 1. ALTGX インスタンスの両方に対処する論理チャネルを設定します。 2. ALTGX MegaWizard Plug-In Manager の Reconfig タブでの Analog controls (VOD , pre-emphasis, equalization and DC gain) をイネーブルします。 ALTGX_RECONFIG インスタンスの設定 ALTGX_RECONFIG のインスタンスを設定するには、以下のステップに従います。 1. ALTGX_RECONFIG インスタンスの論理チャネルの制御を設定します。 2. ALTGX_RECONFIG MegaWizard Plug-In Manager の Error checks タブで rx_tx_duplex_sel [1..0] ポートを選択します。 3. 3 ビット幅の tx_vodctrl および 4 ビット幅の rx_eqctrl コントロールを選択し ます。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–21 RX ローカル・ディバイダによる PLL リコンフィギュレーションのモードおよびチャネル・リコンフィギュレーション・モードを使 ALTGX インスタンスおよび ALTGX_RECONFIG インスタンスの接続 ALTGX_RECONFIG インスタンスに ALTGX インスタンスを接続するには、1-3 ページの 「ステージ I: ALTGX_RECONFIG インスタンスを作成」で示されているステップを参照 してください。 図 15 に、ライト・トランザクションの波形を示しています。 図 15. ライト・トランザクションの波形 reconfig_clk write_all rx_tx_duplex_sel [1:0] 2’b00 logical_channel_address [2:0] 2’b10 (transmitter portion) 2’b01 (receiver portion) 4’b000 4’b000 (Channel 1 of ALTGX instance 1) 4’b101 (Channel 1 of ALTGX instance 2) 3’b000 3’b100 busy tx_vodctrl [2:0] 4’b0000 rx_eqctrl [3:0] 4’b0100 RX ローカル・ディバイダによる PLL リコンフィギュレーション のモードおよびチャネル・リコンフィギュレーション・モードを 使用したデザイン例 以下の項では、PLL リコンフィギュレーション・モードを使用することでレシーバ・ チャネルでオート・レートのネゴシエーションを達成するために、トリプル・スタ ンダード SDI モードを実装するためのデザイン例を提供します。 PLL リコンフィギュレーション・モードでオート・レート・ネゴシエーションの アプリケーションを実装するためのデザイン例 このデザイン例では、PLL のリコンフィギュレーション・モード付きのトリプル・ スタンダード SDI モードのレシーバ・チャネルのオート・レート・ネゴシエーショ ンの概念実装を示しています。 以下のシナリオを検討してみましょう。 2010 年 12 月 ■ デバイスは両方の上限（GXBL1）と下位（GXBL0）クワッドからの 8 つの通常トラ ンシーバ・チャネルがある場合。 ■ トランシーバ・チャネルをクロックするために使用可能な 4 つの MPLL および 2 つ の GPLL がある場合。 ■ トリプル・スタンダード SDI モード用の Transmitter only または Receiver only モード ですべてのチャネルをリコンフィギュレーションする場合。 ■ すべてのTransmitter onlyとReceiver onlyチャネルは個別にリコンフィギュレーショ ンされる場合。 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–22 RX ローカル・ディバイダによる PLL リコンフィギュレーションの たとえば、以下の 2 つのモードを切り替えることと仮定します。 モード 1: ■ GPLL1 および GPLL2 によってクロックされた 2.97 Gbps で動作する 4 つのトランス ミッタ・チャネル。 ■ MPLL5、MPLL6、MPLL7、および MPLL8 によってクロックされた 2.97 Gbps で動作 する 4 つのレシーバ・チャネル。 ■ すべての入力基準クロックは 148.5 MHz のソースに接続されている。 ■ トランスミッタとレシーバは 2.97 Gbps（3G-SDI モード）で動作する。 モード 2: 1 ■ GPLL1 と GPLL2 によってクロックされた 2.97 Gbps で動作する 4 つのトランスミッ タ・チャネル。 ■ MPLL5、MPLL6、MPLL7、および MPLL8 によってクロックされた 1.485 Gbps で動作 する 4 つのレシーバ・チャネル。それぞれのレシーバ・チャネルは、異なる時間 間隔で異なるデータ・レートに切り替えることができます。 ■ すべての入力基準クロックは 148.5 MHz のソースに接続されている。 ■ トランスミッタは、2.97 Gbps（3G-SDI）でデータを送信しますが、レシーバは、 1.485 Gbps（HD-SDI）でデータを受信します（異なる時間間隔で異なるレシー バ・チャネルにレートを切り替える）。 この例では、送信データをオーバサンプリングするために、FPGA コアのオーバサン プリング・ロジックを実装する必要があります。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–23 RX ローカル・ディバイダによる PLL リコンフィギュレーションのモードおよびチャネル・リコンフィギュレーション・モードを使 図 16 に、トランシーバ・チャネルをクロックして特定のアプリケーションを達成す るために、デバイスで利用可能なトランシーバ PLL（MPLL/ GPLL）の可能な接続を 示しています。 図 16. EP4CGX75 デバイスでの PLL リコンフィギュレーション・モードを使用したレ シーバ・チャネルのための実装のオート・レートのネゴシエーション EP4CGX75 148.5 MHz GPLL 2 148.5 MHz MPLL 8 TX Channel3 RX Channel3 RX Channel2 TX Channel1 GXBL1 TX Channel2 RX Channel1 TX Channel0 RX Channel0 148.5 MHz MPLL 7 148.5 MHz MPLL 6 TX Channel3 RX Channel3 RX Channel2 GXBL0 TX Channel2 TX Channel1 RX Channel1 TX Channel0 RX Channel0 148.5 MHz MPLL 5 148.5 MHz GPLL 1 この例では、2.97 Gbps のデータ・レートの 3G- SDI および 1.485 Gbps のデータ・ レートの HD-SDI の両方をサポートするデバイスのレシーバ・チャネルをリコンフィ ギュレーションすることを示します。 1 ステップ 1 からステップ 3 までのステップは、トランシーバ・ブロックの下部のク ワッドをコンフィギュレーションするために適用可能なステップと想定しています。 Receiver only と Transmitter only チャネルの同じ数を取得するには、ステップ 1 から ステップ 3 までを繰り返して、上部のクワッドをコンフィギュレーションします。 Quartus II ソフトウェアで、以下のステップに従います。 1. Transmitter only モードを選択して、1 つの ALTGX MegaWizard のインスタンスを作 成します。チャネル数には two を選択します。設定されるデータ・レートは 2.97 Gbps です。 2. Receiver only モードを選択して、2 つの異なる ALTGX MegaWizard のインスタンス を作成します。インスタンスごとになチャネル数の one を選択します。設定され るデータ・レートは最大 2.97 Gbps です。 3. 入力基準クロックは、すべてのインスタンスに対して 148.5 MHz に設定されてい ます。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–24 RX ローカル・ディバイダによる PLL リコンフィギュレーションの 4. デバイスのトランシーバ・チャネルの位置に基づいて、チャネルの位置を設定し ます。図 16 からの提案に基づいて、トランシーバ・チャネルを配置します。 f ピンに対する情報については、Cyclone IV Device Pin-Out Files を参照し てください。 5. Netlist Viewer の項の下で RTL ビューアからトランシーバ PLL の位置を割り当てま す。インスタンスをダブル・クリックして、ALTGX MegaWizard Plug-In Manager を 介してインスタンス化された ALTPLL に移動します。図 16 に基づいて、トラン シーバ PLL の位置を確認します。 6. PLL リコンフィギュレーションを実行するために、1-8 ページの「ステージ III: ALTPLL_RECONFIG インスタンスを作成」に説明されているように、 ALTPLL_RECONFIG MPM のインスタンスをインスタンス化します。 7. Reconfiguration setting タブで ALTGX で Enable PLL Reconfiguration のオプションを オンにします。このオプションをオンにすると、1-5 ページの「ステージ II: ALTGX メガファンクションでダイナミック・リコンフィギュレーションをイネー ブル」に説明されているように、.mif ファイルは自動生成されます。 8. デザインをコンパイルします。3 つの ALTGX インスタンスに基づいて生成した 3 つの .mif ファイルがあります。 ■ 1 つの .mif は、Transmitter only チャネルのために生成されます （このデザイン 例の議論では、.mif は使用されません。SDI モードでは、2.97 Gbps から 1.485 Gbps に切り替えるとき、トランスミッタ・チャネル・レートをリコン フィギュレーションする必要はない）。 ■ 2 つの .miff ファイルは、2 つの別個の ALTGX のインスタンスに設定されている Receiver only チャネルに対して生成されます。これらの .mif ファイルは、2.97 Gbps で動作するの PLL の設定で生成されます。1.485 Gbps から 2.97 Gbps まで データ・レートを受信するようにレシーバ・チャネルをリコンフィギュレー ションする場合、1 つの .mif のみを使用してください。 9. 1.485 Gbps で動作する Receiver only チャネル・モードの別の .mif ファイルを作成 します。これを実行するには、Receiver only モード・チャネルのうちの 1 つをイ ンスタンス化して、Effective data rate オプションを 1.485 の Gbps に設定する必要 があります。フィッタを実行して、.mif ファイルが生成されます。2.97 Gbps から 1.485 Gbps までデータ・レートを受信するようにレシーバ・チャネルをリコン フィギュレーションする場合、この .mif を使用します。 10. 1-15 ページの「ステージ VI: チャネル・リコンフィギュレーション用および PLL リコンフィギュレーション用の 1-Port ROM を生成」に基づいて、データ・レート の 2.97 Gbps から 1.485 Gbps にレシーバ・チャネルのリコンフィギュレーション 用の .mif ファイルを格納する外部 ROM を作成します。ALTPLL_RECONFIG コント ローラのそれぞれに接続された 2 つの外部 ROM が存在する必要があります。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–25 RX ローカル・ディバイダによる PLL リコンフィギュレーションのモードおよびチャネル・リコンフィギュレーション・モードを使 図 17 に、PLL リコンフィギュレーション・モードの実装を示しています。 図 17. PLL リコンフィギュレーション・モードの実装 ROM ALTGX Instances RX_2.97G.mif RX only 2.97 Gbps Reconfiguration User Logic ROM ALTPLL_RECONFIG Instance RX only RX_1.485G.mif 1.485 Gbps この例では、個別にデータ・レートを切り替えることができる最大 4 つの Transmitter only および 4 つの Receiver only チャネルを持つことができます。図 17 に 示すように、表 4 は、PLL リコンフィギュレーション・モードを実装するためのリ ソースをリストします。 表 4. PLL リコンフィギュレーション・モードを実装するためのリソース リソース 説明 4 つの Receiver only および 4 つの Transmitter only チャネルをク ロックする 4 つの MPLL と 2 つの GPLL： トランシーバ PLL 入力基準クロック 1 ■ MPLL5 および MPLL6 を使用して、それぞれ下部のクワッ ドの RX Channel0 と RX Channel1 をクロックします。 ■ MPLL7 および MPLL8 を使用して、それぞれ上部のクワッ ドの RX Channel2 と RX Channel3 をクロックします。 ■ GPLL1 を使用して、それぞれ下部のクワッドの TX Channel0 と TX Channel1 をクロックします。 ■ GPLL2 を使用して、それぞれ上部のクワッドの TX Channel2 と TX Channel3 をクロックします。 ■ すべての ALTGX インスタンスでは、 トランシーバ PLL 用の 148.5 MHz で入力基準クロックを設定します。 ■ ステップ 8 で説明されるように、3 つの .mif ファイルが生 成されます。ただし、2 つの .mif ファイルのみ使用しま す。例えば、Receiver only .mif は、2.97 Gbps でコンフィ ギュレーションされますが、Receiver only .mif は、 1.485 Gbps でコンフィギュレーションさされます。 レシーバ・チャネルのデータ・レートを切り替える場合、レシーバ・チャネルをダ イナミックにリコンフィギュレーションする ALTPLL_RECONFIG コントローラを制御 するためにリコンフィギュレーション・ユーザー・ロジックを作成する必要があり ます。 図 18 に、Quartus II ソフトウェア・デザインでの ALTPLL_RECONFIG インスタンスと ALTGX インスタンスの接続を示しています。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–26 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 e 図 18. ALTPLL_RECONFIG および ALTGX インスタンス用の接続のサンプル RX ローカル・ディバイダによる PLL リコンフィギュレーションの Altera Corporation 2010 年 12 月 1–27 RX ローカル・ディバイダによる PLL リコンフィギュレーションのモードおよびチャネル・リコンフィギュレーション・モードを使 図 19 に、ROM（146 クロック・サイクル）から ALTPLL_RECONFIG コントローラに書 き込まれているスキャン・キャッシュのシミュレーション結果を示しています。 図 19. ROM（146 クロック・サイクル）から ALTPLL_RECONFIG コントローラに書き込まれているスキャ ン・キャッシュ 図 20 に、リコンフィギュレーションされているトランシーバ PLL（165 クロック・ サイクル）のシミュレーション結果を示しています。 図 20. リコンフィギュレーションされているトランシーバ PLL（165 クロック・サイクル）のシミュレー ション結果 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–28 RX ローカル・ディバイダによる PLL リコンフィギュレーションの （RX ローカル・ディバイダで）チャネル・リコンフィギュレーション・モードで オート・レートのネゴシエーション・アプリケーションを実装するためのデザイ ン例 この項では、Cyclone IV GX トランシーバ・チャネルで使用できる RX ローカル・ディ バイダを（/ 2）を使用してレシーバ・チャネルのデータ・レートの変化（2 の倍数 で）のためにオート・ネゴシエーションにトリプル・スタンダード SDI モードを実 装するための概念デザイン例を提供します。 f RX ローカル・ディバイダについて詳しくは、Cyclone IV デバイス・ハンドブックの Cyclone IV Transceiver Architecture の章を参照してください。 入力で受信された異なるビデオ・フォーマットの必要に応じてデータ・レートを オート・ネゴシエーションするように、レシーバー・チャネルを備えたトリプル・ スタンダード SDI モードを実装する 1-21 ページの「PLL リコンフィギュレーショ ン・モードでオート・レート・ネゴシエーションのアプリケーションを実装するた めのデザイン例」での同じ例を考慮してください。 この項では、同じシナリオやモードは、2.97 Gbps から 1.485 Gbps までデータ・レー トをリコンフィギュレーションするするために使用されます。ただし、すべてのレ シーバ・チャネルで利用可能な RX ローカル・ディバイダ（/ 2）を使用するチャネ ル・リコンフィギュレーション・モードを使用することを選択できます。 1 RX ローカル・ディバイダ（/2）は、Cyclone IV GX デバイスのハードウェアの機能で す。それは EP4CGX30（F484 パッケージ）、EP4CGX50、および EP4CGX75 デバイスで サポートされ、使用できます。EP4CGX15、EP4CGX22、EP4CGX30（F169 および F324 パッケージ）、および EP4CGX150 デバイスは、このハードウェア機能をサポートして いません。 以下のシナリオを検討してみましょう。 ■ デバイスは上部 (GXBL1) および下部 (GXBL0) クワッドから 8 つの通常のトランシー バ・チャネルがある場合。 ■ トランシーバ・チャネルをクロックするために使用可能な 4 つの MPLL および 2 つ の GPLL がある場合。 ■ トリプル・スタンダード SDI モードの Transmitter only または Receiver only モードで すべてのチャネルをリコンフィギュレーションする場合。 ■ すべてのTransmitter onlyとReceiver onlyチャネルは個別でリコンフィギュレーショ ンされる場合。 例えば、以下の 2 つのモードを切り替えるする場合を想定してください。 モード 1: ■ 2.97 Gbps で実行する下部と上部のクワッドに 4 つのトランスミッタ・チャネルは、 それぞれ 4 つの別々の GPLL1、GPLL2、MPLL6、および MPLL7 によってクロック されます。 ■ 2.97 Gbps で実行する下部と上部のクワッドに 4 つのレシーバ・チャネルは、2 つの 別々 MPLL5 と MPLL8 によってクロックされます。 ■ すべての入力基準クロックは、148.5 MHz の基準ソースに接続されています。 ■ トランスミッタとレシーバは、2.97 Gbps（3G-SDI モード）で実行されます。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–29 RX ローカル・ディバイダによる PLL リコンフィギュレーションのモードおよびチャネル・リコンフィギュレーション・モードを使 モード 2: ■ 2.97 Gbps で実行する下部と上部のクワッドに 4 つのトランスミッタ・チャネルは、 それぞれ 4 つの別々の GPLL1、GPLL2、MPLL6、および MPLL7 によってクロック されます。 ■ 1.485 Gbps で実行する下部と上部のクワッドに 4 つのレシーバ・チャネルは、2 つ の別々 MPLL5 と MPLL8 によってクロックされます。それぞれのレシーバ・チャ ネルは、異なる時間間隔で異なるデータ・レートに切り替えることができます。 ■ すべての入力基準クロックは、148.5 MHz の基準ソースに接続されています。 ■ トランスミッタは、2.97 Gbps（3G-SDI）でデータを送信されますが、レシーバ は、1.485 Gbps（HD- SDI）でデータを受信します（レートは別のレシーバ・チャ ネルによって別の時間間隔で切り換える）。 図 21 に、トランシーバ・チャネルをクロックして特定のアプリケーションを実現す るために、デバイスで利用可能なトランシーバ PLL（MPLL/ GPLL）の可能な接続を 示しています。 図 21. EP4CGX75 デバイスでチャネル・リコンフィギュレーション・モードによるレ シーバ・チャネルのオート・レート・ネゴシエーションの実装 148.5 MHz GPLL 2 148.5 MHz MPLL 8 EP4CGX75 TX Channel3 RX Channel3 /2 RX Channel2 /2 TX Channel1 RX Channel1 GXBL1 TX Channel2 /2 TX Channel0 RX Channel0 148.5 MHz MPLL 7 148.5 MHz MPLL 6 /2 TX Channel3 /2 TX Channel2 RX Channel2 /2 GXBL0 RX Channel3 TX Channel1 RX Channel1 /2 TX Channel0 RX Channel0 148.5 MHz MPLL 5 148.5 MHz GPLL 1 /2 この例では、2.97 Gbps のデータ・レートで 3G-SDI、および 1.485 Gbps のデータ・ レートで HD-SDI をサポートするためにレシーバ・チャネルをリコンフィギュレー ションする場合があります。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–30 RX ローカル・ディバイダによる PLL リコンフィギュレーションの 1 ステップ 1 ～ステップ 3 は、トランシーバー・ブロックの下部のクワッドをコンフィ ギュレーションするのに適用可能であると仮定します。同数の Receiver only と Transmitter only チャネルが得られるように、上部のクワッドをコンフィギュレー ションするためにステップ 1 ～ステップ 3 を繰り返してください。 Quartus II ソフトウェアで、以下のステップを実行する必要があります。 1. Transmitter only モードが選択さを持つ 2 つの別々の ALTGX MegaWizard Plug-In Manager のインスタンスを作成します。各インスタンスには、チャネル数として two を選択します。合計では、2 つの異なるトランシーバ PLL によってクロック される 4 つの Transmitter only チャネルがあります。コンフィギュレーションされ るデータ・レートは 2.97 Gbps です。 2. 選択した Receiver only モードの ALTGX MegaWizard Plug-In Manager のインインスタ ンスを作成します。チャネル数として four を選択します。合計では、同じ PLL に よってクロックされる 4 つの Receiver only があります。コンフィギュレーション されるデータ・レートは 2.97 Gbps です。 3. すべての入力基準クロックが 148.5 MHz に設定されています。 4. デバイスのトランシーバ・チャネルの位置に基づいて、チャネルの位置を設定し ます。図 21 に基づいて、トランシーバ・チャネルを配置します。 f ピンに対する情報については、Cyclone IV Device Pin-Out Files を参照し てください。 5. Netlist Viewer の下の RTL ビューアからトランシーバ PLL の位置を割り当てます。 インスタンスをダブル・クリックして、ALTGX MegaWizard Plug-In Manager を介し てインスタンス化された ALTPLL に移動します。図 21 に基づいて、トランシーバ PLL の位置を確認します。 6. 1-3 ページの「ステージ I: ALTGX_RECONFIG インスタンスを作成」で説明されてい るように、チャネルのリコンフィギュレーションを実行するために ALTGX_RECONFIG MegaWizard Plug-In Manager のインスタンス接続します。 7. Reconfiguration setting タブの ALTGX で Enable Channel Reconfiguration のオプショ ンをオンにします。2 の倍数で入力データ・レートをサポートするローカル・ ディバイダをイネーブルするには、Use RX local divider のオプションをオンにし ます。 8. チャネル・リコンフィギュレーションのため、.mif ファイルは、Quartus II の設定 で Generate GXB Reconfig MIF のオプションをオンにすることによって生成されま す。1-12 ページの「ステージ V: チャネル・リコンフィギュレーションおよび PLL リコンフィギュレーション用の .mif を生成」で説明される手順に従います。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–31 RX ローカル・ディバイダによる PLL リコンフィギュレーションのモードおよびチャネル・リコンフィギュレーション・モードを使 9. デザインをコンパイルします。別のコンフィギュレーションで RX ローカル・ ディバイダをイネーブルまたはディセーブルするときに Receiver only チャネルに コンフィギュレーションされた ALTGX インスタンスに基づいて 2 つの .mif ファ イル生成が存在する必要があります。 ■ 一つ .mif ファイルは、Use RX local divider のオプションをイネーブルする Receiver only チャネルのために生成されます。この .mif ファイルは、RX ロー カル・ディバイダ（/ 2）へのパスがイネーブルされます。データ・レートは、 さらに受信側のデータ・レートの半分に分割されています。 ■ 一つ .mif ファイルは、Use RX local divider のオプションをイネーブルせずに Receiver only チャネルのために生成されます。この .mif ファイルでは、RX ローカル・ディバイダは、（/ 2）バイパスされ、それがそのまま受信側のデー タ・パスはデータ・レートになります。 10. 1-15 ページの「ステージ VI: チャネル・リコンフィギュレーション用および PLL リコンフィギュレーション用の 1-Port ROM を生成」に基づいて、データ・レート の 2.97 Gbps から 1.485 Gbps にレシーバ・チャネルのリコンフィギュレーション 用の .mif ファイルを格納する外部 ROM を作成します。ALTGX_RECONFIG コント ローラのそれぞれに接続された 2 つの外部 ROM が存在する必要があります。外 部 ROM の各々は、生成された .mif のうちの 1 つを格納します ( ステップ 9 に述 べられていたように )。 図 22 に、チャネル・リコンフィギュレーション・モードを実装することを示してい ます。 図 22. チャネル・リコンフィギュレーション・モードの実装 ROM ALTGX Instances Enable RX local divider.mif RX only Reconfiguration User Logic ROM ALTGX_RECONFIG Instance RX only Bypass RX local divider.mif この例では、レシーバ・チャネルがデータ・レートを 2.97 Gbps から 1.485 Gbps まで 個別に切り替えることができる最大 8 つの Transmitter only および 8 つの Receiver only チャネルを持つことができます。図 22 に示すように、表 5 には、チャネル・リ コンフィギュレーション・モードを実装するためのリソースをリストします。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–32 RX ローカル・ディバイダによる PLL リコンフィギュレーションの 表 5. チャネル・リコンフィギュレーション・モードの実装のリソース リソース 説明 8 つの Receiver only および 8 つの Transmitter only チャネルをク ロックする 4 つの MPLL と 2 つの GPLL： ■ デバイスでの下部のクワッドの 4 つの Receiver only チャネ ルをクロックするために MPLL5 を使用します。 ■ デバイスでの上部のクワッドの 4 つの Receiver only チャネ ルをクロックするために MPLL8 を使用します。 ■ デバイスでの上部のクワッドのTransmitter only channel0お よび channel1 をそれぞれクロックするために MPLL7 を使 用します。 ■ デバイスでの下部のクワッドのTransmitter only channel0お よび channel1 をそれぞれクロックするために GPLL1 を使 用します。 ■ デバイスでの下部のクワッドのTransmitter only channel2お よび channel3 をそれぞれクロックするために MPLL6 を使 用します。 ■ デバイスでの上部のクワッドのTransmitter only channel2お よび channel3 をそれぞれクロックするために GPLL2 を使 用します。 ■ すべての ALTGX のインスタンスでは、トランシーバ PLL の ために 148.5 MHz で入力基準クロックを設定します。 ■ ダイナミックに 2.97 Gbps から 1.485 Gbps まで、および逆 に切り替えるレシーバ・チャネルをリコンフィギュレー ションするにはステップ 9 で生成された 2 つの .mif ファ イルを使用します。 トランシーバ PLL 入力基準クロック Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–33 重要な検討事項 重要な検討事項 この項では、デザインの検討事項について説明します。 汎用 次は一般的なデザインの検討事項です。 ■ 唯一の ALTGX_RECONFIG のインスタンスが 1 つのトランシーバ・ブロックに接続で きます。 ■ サポートされていない機能： ■ ダイナミックに PRBS または BIST をイネーブル / ディセーブルする。 ■ Transmitter only チャネルに Receiver only チャネルを切り替える。 ■ 結合 ×4 モードに ×1 モードをを切り替える。 ■ busy 信号が High の場合、ALTGX のインスタンスを実行またはリコンフィギュレー ションしないでください。 ■ すべてのコンフィギュレーション・モードで唯一の reconfig_clk サイクルに write_all 信号および read 信号をアサートする必要があります。 レシーバ・チャネルのオフセット・キャンセレーション 以下では、レシーバ・チャネルのオフセット・キャンセレーションの考慮事項は次 のとおりです。 ■ デザインは、レシーバ・チャネルで構成されるたびにオフセット・キャンセレー ションが必要であり、デフォルトでイネーブルされます。 ■ オフセット・キャンセレーション・プロセスは、トランシーバのリセット・シー ケンスを変更します。 ■ オフセット・キャンセレーションは、ALTGX_RECONFIG のインスタンスにユー ザー入力に関係なく、自動的の実行されます。 ■ オフセット・キャンセレーション時には、gxb_powerdown 信号をアサートして はいけません。 ■ ALTGX のインスタンスに ALTGX_RECONFIG のインスタンスのすべてのポートをイン スタンス化し、接続する必要があります。 PMA アナログ・コントロール l 同時のライトおよびリード・トランザクションは、PMA のアナログ・コントロール で適用できません。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–34 改訂履歴 改訂履歴 表 6 に、本資料の改訂履歴を示します。 表 6. 改訂履歴 日付 バー ジョン 改訂履歴 ■ Quartus II v10.1 リリースの更新。 ■ 表 1 を更新。 ■ 「設定ガイド」 、「ダイナミック・リコンフィギュレーション期間」 、「ダイ 2010 年 12 月 2010 年 7 月 ナミック・リコンフィギュレーションをイネーブルにしたトランシーバ・ チャネルの結合」、「RX ローカル・ディバイダによる PLL リコンフィギュ レーションのモードおよびチャネル・リコンフィギュレーション・モード を使用したデザイン例」を更新。 2.0 1.0 ■ 図 5、 図 7、図 15、および図 18 を更新。 ■ 図 19 および図 20 を追加。 初版。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation