Virtex-5 GTP 用 ChipScope Pro IBERT (Integrated Bit Error

Virtex-5 GTP 用 ChipScope IBERT
(Integrated Bit Error Ratio Test)
DS773 2010 年 4 月 19 日
製品仕様
は じ めに
LogiCORE IP に関する情報
Virtex®-5 GTP デバ イ ス用の ChipScope™ Pro の Integrated Bit
Error Ratio Tester (IBERT) はカ ス タ マ イ ズ可能な コ アで、
Virtex-5 GTP ト ラ ン シーバの評価お よ び監視のために使用で き
ます。 こ のデザ イ ンには、 FPGA ロ ジ ッ ク に イ ンプ リ メ ン ト さ れ
たパ タ ーン ジ ェ ネ レー タ お よ びパ タ ーン チ ェ ッ カのほか、 MGT
のポー ト と DRP 属性へのア ク セ ス が含まれます。 ま た、 通信 ロ
ジ ッ ク も 含まれ、 JTAG を使用 し て ラ ン タ イ ムにア ク セ ス で き る
よ う にな っ てい ます。 IBERT コ アは内臓型デザ イ ン なので、 生成
す る と 、 ビ ッ ト ス ト リ ー ム 生成 も 含め たすべて の イ ン プ リ メ ン
テーシ ョ ン フ ロ ーを その ま ま実行で き ます。
コ アの内容
サ ポー ト さ れ る デバ イ
ス フ ァ ミ リ (1)
使用 リ ソ ース (2)
特別機能
Virtex-5
I/O
LUT
フ リ ップ
フロ ップ
数
ブロ ッ ク
4
2634
2768
0
RAM
なし
コ アに含有 さ れる もの
マニ ュ アル
製品仕様
デザ イ ン フ ァ イ ル
フ ォーマ ッ ト
なし
ChipScope Pro Analyzer ソ フ ト ウ ェ ア と IBERT コ アの通信
制約フ ァ イ ル
なし
パス を提供
検証
なし

Virtex-5 GTP ト ラ ン シーバ数を ユーザーが選択可能
なし

イ ン ス タ ン シエーシ ョ
ン テ ン プ レー ト
各 ト ラ ン シーバを必要な ラ イ ン レー ト 、リ フ ァ レ ン ス ク ロ ッ
ク レー ト 、 リ フ ァ レ ン ス ク ロ ッ ク ソ ース、 お よ びデー タ パ
ス幅にカ ス タ マ イ ズ可能
/ アプ リ ケーシ ョ ン
なし
その他の項目
.bit (デザ イ ン ビ ッ ト ス ト リ ーム )
機能


ピ ン ま たは イ ネーブルにな っ た MGT の 1 つか ら 供給 さ れ る
シ ス テ ム ク ロ ッ ク が必要
IBERT コ アの詳細は、 『ChipScope Pro ソ フ ト ウ ェ アお よ び コ ア
ユーザー ガ イ ド 』 を参照 し て く だ さ い。
リ フ ァ レ ン ス デザ イ ン
ノー ト
デザイ ン ツール要件
ザ イ リ ン ク ス イ ン プ リ Xilinx® ISE® 11.3
メ ン テーシ ョ ン ツール
検証
ChipScope Pro 11.3
シ ミ ュ レーシ ョ ン
シ ミ ュ レーシ ョ ン でのサポー ト な し
合成
XST で合成 さ れたネ ッ ト リ ス ト
サポー ト
ザ イ リ ン ク ス に よ る サポー ト あ り
1. こ れ ら の FPGA フ ァ ミ リ の派生デバ イ ス も 含む
2. 20 ビ ッ ト 幅のシ ン グル MGT デザ イ ンの場合
© 2010 Xilinx, Inc. XILINX, the Xilinx logo, Virtex, Spartan, ISE and other designated brands included herein are trademarks of Xilinx in the United States and other countries. All other
trademarks are the property of their respective owners.
DS773 2010 年 4 月 19 日
製品仕様
japan.xilinx.com
1
ア プ リ ケーシ ョ ン
IBERT コ アは、Virtex-5 GTP ト ラ ン シーバを検証ま たは評価する 必要のあ る アプ リ ケーシ ョ ンで使用 さ れ る よ う に設
計 さ れてい ます。
フ ァ ン ク シ ョ ンの詳細
IBERT コ アには、 Virtex-5 GTP ト ラ ン シーバのボー ド ベース の PMA 評価機能 と デモ プ ラ ッ ト フ ォームが含まれま
す。 IBERT コ アのパ ラ メ ー タ は、 異な る MGT お よ び ク ロ ッ ク ト ポ ロ ジ を使用する ために変更可能で、 別の ラ イ ン
レー ト 、リ フ ァ レ ン ス ク ロ ッ ク レー ト 、フ ァ ブ リ ッ ク 幅を使用す る ためにカ ス タ マ イ ズす る こ と も で き ます。 各 MGT
には必要なデー タ パ タ ーン ジ ェ ネ レー タ お よ びチ ェ ッ カが含まれ る ので、 さ ま ざ ま な PRBS お よ び ク ロ ッ ク パ タ ー
ンがチ ャ ネルに送信 さ れます。 ま た、MGT の コ ン フ ィ ギ ュ レーシ ョ ンお よ びチ ュ ーニ ン グには、MGT の DRP ポー ト
へ通信す る ロ ジ ッ ク を介 し て ア ク セ ス で き 、 こ れに よ り 属性設定お よ びポー ト の値を制御す る レ ジ ス タ を変更で き ま
す。 ラ ン タ イ ム中、ChipScope Analyzer ツールは、ザ イ リ ン ク ス ケーブル と IBERT コ アの一部であ る IP ロ ジ ッ ク を
使用 し 、 JTAG を介 し て IBERT コ アへ通信 し ます。
MGT の機能
IBERT コ アは PMA の評価 と デモ用に設計 さ れてい ます。 次の MGT の主な PMA 機能はすべてサポー ト さ れてお り 、
IBERT で制御可能です。

TX プ リ エン フ ァ シ スお よ びポ ス ト エン フ ァ シ ス

TX 差動ス イ ン グ

RX イ コ ラ イ ゼーシ ョ ン

PLL 除算器の設定
ト ラ ン シーバの PCS 機能の中には、 次の よ う に IBERT の範囲外の も の も あ り ます。

ク ロ ッ ク コレクシ ョ ン

チ ャ ネル ボ ンデ ィ ン グ

8B/10B、 64B/66B、 ま たは 64B/67B エン コ ーデ ィ ン グ

TX ま たは RX バ ッ フ ァ のバ イ パス
パ タ ーン ジ ェ ネ レー タ およびパ タ ーン チ ェ ッ カ
IBERT デザ イ ンで イ ネーブルにな っ た各 MGT には、 パ タ ーン ジ ェ ネ レー タ と パ タ ーン チ ェ ッ カの両方が含まれま
す。 パ タ ーン ジ ェ ネ レー タ は ト ラ ン ス ミ ッ タ を介 し てデー タ を送信 し ます。 パ タ ーン チ ェ ッ カはレ シーバか ら のデー
タ を受信 し 、 それを内部で生成 さ れたパ タ ーン と 比較 し ます。 IBERT には、 PRBS 7-bit、 PRBS 15-bit、 PRBS 23-bit、
PRBS31-bit、Clk 2x (101010...) お よ び Clk 10x(11111111110000000000...) な ど のパ タ ーンが含まれます。 こ れ ら のパ
タ ーンは、 選択 し た フ ァ ブ リ ッ ク 幅用に最適化 さ れ、 ラ ン タ イ ム中に選択で き ます。 TX パ タ ーン と RX パ タ ーンは個
別に選択で き ます。
パ タ ーン チ ェ ッ カ ロ ジ ッ ク では、ChipScope Analyzer ソ フ ト ウ ェ アで表示 さ れ る リ ン ク 信号 も 生成 さ れます。 チ ャ ネ
ルは、 デー タ がエ ラ ーな し に 5 サ イ ク ル連続する と リ ン ク さ れます。 入力デー タ は内部で生成 さ れたパ タ ーン と 比較
さ れます。 こ のチ ャ ネル リ ン ク は、 チ ェ ッ カがエ ラ ーを含む 5 サ イ ク ルのデー タ を連続 し て受信する と 、 削除 さ れま
す。 内部カ ウ ン タ には、 受信 さ れた ワー ド 数 と エ ラ ーが累積 さ れます。
DRP およびポー ト のア ク セス
IBERT を使用す る と 、 MGT ポー ト お よ び属性を ユーザーが柔軟に変更で き る よ う に も な り ます。 IBERT コ アには、
MGT の属性を ラ ン タ イ ム ソ フ ト ウ ェ アに よ り 監視お よ び変更で き る よ う にする ための DRP イ ン タ ーフ ェ イ ス ロ
ジ ッ ク が含まれます。 読み出 し お よ び書 き 込み可能な レ ジ ス タ も 必要な場合は含まれ、MGT の さ ま ざ ま なポー ト に接
続 さ れます。 こ れ ら すべては、 ChipScope Analyzer ツールを使用 し て ラ ン タ イ ム時にア ク セ ス で き ます。
シ ス テム ク ロ ッ ク
IBERT コ アには、 通信 ロ ジ ッ ク と IBERT コ アに含まれ る その他の ロ ジ ッ ク に ク ロ ッ ク を供給す る ため、 フ リ ー ラ ン
ニ ン グ シ ス テ ム ク ロ ッ ク が必要です。 こ の ク ロ ッ ク は、生成時に FPGA ピ ンか ら 駆動する か、 コ アの MGT の 1 つの
DS773 2010 年 4 月 19 日
製品仕様
japan.xilinx.com
2
TXOUTCLK ポー ト か ら 駆動す る よ う に選択で き ます。 シ ス テ ム ク ロ ッ ク の速度が 150MHz を超え る 場合は、 DCM
を使用 し て内部で分周 し 、 タ イ ミ ン グ制約を満た し ます。
IBERT イ ン タ ー フ ェ イ ス ポー ト
IBERT コ アの I/O 信号には、 MGT イ ン タ ーフ ェ イ ス ク ロ ッ ク 、 MGT 送信ピ ン /受信ピ ン、 お よ びシ ス テ ム ク ロ ッ ク
1 つ (オプシ ョ ン ) のみが含まれます。
表 1 : ILA イ ン タ ー フ ェ イ ス ポー ト
ポー ト 名
方向
説明
SYSCLK
入力
すべ て の通信 ロ ジ ッ ク に ク ロ ッ ク を 供給す る デザ イ ン ク ロ ッ ク ( ユー
ザーが内部 MGT ク ロ ッ ク を生成時に選択 し て こ の フ ァ ン ク シ ョ ン を実
行する こ と も で き る ので、 こ のポー ト はオプシ ョ ンです)
TXN[n-1:0]、 TXP[n-1:0]
出力
使用 さ れ る n 個の MGT それぞれの差動ペア を送信
RXN[n-1:0]、 RXP[n-1:0]
出力
使用 さ れ る n 個の MGT それぞれの差動ペア を受信
MGTREFCLK_P[m-1:0]、
MGTREFCLK_N[m-1:0]
入力
MGT リ フ ァ レ ン ス ク ロ ッ ク (MGT の中には ク ロ ッ ク 入力を共有する も
の も あ る ので、 必ず し も m = n にす る 必要はあ り ません)
制限
1 つのデバ イ ス に対 し て生成で き る のは、 1 つの IBERT コ アのみで、 こ の IBERT コ アがデザ イ ン全体を占め ます。
IBERT コ アはユーザー ロ ジ ッ ク には統合で き ません。
検証
IBERT コ アは、 ザ イ リ ン ク ス社内で開発 さ れたバ ス フ ァ ン ク シ ョ ン モデルを使用 し 、 IP テ ス ト 環境で検証 さ れてい
ます。
参考資料

ChipScope Pro ソ フ ト ウ ェ ア と コ アの詳細は、 http://japan.xilinx.com/documentation か ら 『ChipScope Pro ソ フ
ト ウ ェ アお よ び コ ア ユーザー ガ イ ド 』 を参照 し て く だ さ い。

EDK での ChipScope Pro を使用 し たハー ド ウ ェ ア検証については、 http://japan.xilinx.com/documentation か ら
Platform Studio のオン ラ イ ン ヘルプ を参照 し て く だ さ い。

System Generator for DSP での ChipScope Pro を使用 し たハー ド ウ ェ ア検証については
http://japan.xilinx.com/documentation か ら 『System Generator for DSP ユーザー ガ イ ド 』 を参照 し て く だ さ い。
サポー ト
ザ イ リ ン ク ス では、製品マニ ュ アルに記述 さ れてい る よ う に、こ の LogiCORE 製品のテ ク ニ カル サポー ト を提供 し て
い ます。 マニ ュ アルで定義 さ れていないデバ イ ス に イ ンプ リ メ ン ト し た り 、 製品マニ ュ アルで記述 さ れてい る 範囲を
超え て カ ス タ マ イ ズ し た り 、 「DO NOT MODIFY」 と 記述 さ れてい る セ ク シ ョ ンに変更を加えた り し た場合、 タ イ ミ
ン グ、 機能、 製品サポー ト は保証 さ れません。
注文情報
IBERT コ アは、 ザ イ リ ン ク ス エン ド ユーザー ラ イ セ ン ス契約書に基づいて提供 さ れてお り 、 ザ イ リ ン ク ス の CORE
Generator 11 ま たはそれ以降のバージ ョ ン を使用 し て生成で き ます。 CORE Generator は、 ザ イ リ ン ク ス の ISE
Design Suite 開発 ソ フ ト ウ ェ アに含まれてい ます。
その他のザ イ リ ン ク ス LogiCORE モジ ュールお よび ソ フ ト ウ ェ アの価格や機能については、 最寄 り のザ イ リ ン ク ス販
売代理店ま でご連絡 く だ さ い。 LogiCORE モジ ュールの詳細については、ザ イ リ ン ク ス IP セン タ を参照 し て く だ さ い。
DS773 2010 年 4 月 19 日
製品仕様
japan.xilinx.com
3
改訂履歴
次の表に、 こ の文書の改訂履歴を示 し ます。
日付
バージ ョ ン
2010 年 4 月 19 日
1.0
変更内容
リ リ ース 12.1 用 (初期 リ リ ース )
免責事項
Xilinx is providing this product documentation, hereinafter “Information,” to you “AS IS” with no warranty of any
kind, express or implied.Xilinx makes no representation that the Information, or any particular implementation thereof,
is free from any claims of infringement.You are responsible for obtaining any rights you may require for any
implementation based on the Information.All specifications are subject to change without notice.XILINX
EXPRESSLY DISCLAIMS ANY WARRANTY WHATSOEVER WITH RESPECT TO THE ADEQUACY OF THE
INFORMATION OR ANY IMPLEMENTATION BASED THEREON, INCLUDING BUT NOT LIMITED TO ANY
WARRANTIES OR REPRESENTATIONS THAT THIS IMPLEMENTATION IS FREE FROM CLAIMS OF
INFRINGEMENT AND ANY IMPLIED WARRANTIES OF MERCHANTABILITY OR FITNESS FOR A
PARTICULAR PURPOSE.Except as stated herein, none of the Information may be copied, reproduced, distributed,
republished, downloaded, displayed, posted, or transmitted in any form or by any means including, but not limited to,
electronic, mechanical, photocopying, recording, or otherwise, without the prior written consent of Xilinx.
本資料は英語版 (v 1.0) を翻訳 し た も ので、 内容に相違が生 じ る 場合には原文を優先 し ます。
資料に よ っ ては英語版の更新に対応 し ていない も のがあ り ます。
日本語版は参考用 と し て ご使用の上、 最新情報につき ま し ては、 必ず最新英語版を ご参照 く だ さ い。
DS773 2010 年 4 月 19 日
製品仕様
japan.xilinx.com
4