Comments
Description
Transcript
データシート - Analog Devices
調整可能な200mケーブル・イコライザ付きの トリプル差動レシーバ AD8124 特長 機能ブロック図 広帯域ビデオ・ケーブルを 200 m まで補償 UXGA までの全解像度に対応 高速な立上がり/立下がり時間 200 m の UTP ケーブル、2 V ステップで 8 ns 100 MHz でのピーク・ゲイン: 37 dB 2 本の周波数応答ゲイン調整ピン 高周波ピーキング調整(VPEAK) ブロードバンド・フラット・ゲイン調整(VGAIN) 極位置調整ピン(VPOLE) ケーブル間の変動を補償 UTP または同軸ケーブルの最適化可能 DC 出力オフセット調整(VOFFSET) 低出力オフセット電圧: 24 mV RGB と YPbPr の両方を補償 ヒステリシス付きのコンパレータを 2 個内蔵 同相モード同期の抽出に使用可能 40 ピンの 6 mm × 6 mm LFCSP パッケージを採用 VPEAK VPOLE VOFFSET VGAIN AD8124 –INR OUTR +INR –ING OUTG +ING –INB OUTB +INB –INCMP1 –INCMP2 OUTCMP2 +INCMP2 09601-001 OUTCMP1 +INCMP1 図 1. アプリケーション キーボード・ビデオ・マウス(KVM) デジタル署名 UTP ケーブルを使用する RGB ビデオ 業務用ビデオのプロジェクションと分配 HD ビデオ セキュリティ・ビデオ 概要 AD8124 は、最大 200 m の UTP ケーブルと同軸ケーブルの伝送損 失を補償する高速なトリプル差動レシーバ/イコライザです。 様々なゲイン・ステージを加算して、ケーブルの逆周波数応答を 最適近似します。AD8124 の内部ロジック回路は、短距離から中 距離長のケーブルで最小ノイズを実現できるように、個々のス テージのゲイン関数を制御します。この技術は、低ノイズの短 距離から中距離範囲のアプリケーションの性能を最適化すると 同時に、長いケーブル(最大 200 m)の等化で必要とされる高いゲ イン帯域幅を提供します。各チャンネルには、ケーブルへの直 接インターフェースに最適なハイ・インピーダンス差動入力があ ります。 AD8124 には、ケーブル最適補償用の 3 本のコントロール・ピ ンと出力オフセット調整ピンがあります。2 本の電圧制御ピン は様々なケーブル長の補償に、VPEAK ピンは高周波ピーキングの 大きさの制御に、VGAIN ピンは広帯域フラット・ゲイン(このゲイ ンで低周波フラット・ケーブル損失を補償)の調整に、それぞれ 使用されます。 オプションの極調整ピン VPOLE を使うと極位置を移動できるた め、様々な径とタイプのケーブルの補償、さらに様々なケーブ ルおよび/またはイコライザ間の変動の補償ができるので柔軟性 が向上します。VOFFSET ピンを使うと、出力 DC 電圧を調整でき るため、DC 結合システムでの柔軟性が向上します。 AD8124 は 6 mm × 6 mm の 40 ピン LFCSP を採用し、動作は −40°C～+85°C の拡張温度範囲で規定されています。 Rev. 0 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2011 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 AD8124 目次 特長..................................................................................................... 1 アプリケーション情報 ....................................................................11 アプリケーション ............................................................................. 1 基本動作 ....................................................................................... 11 機能ブロック図 ................................................................................. 1 コンパレータ ............................................................................... 11 概要..................................................................................................... 1 コンパレータを使用した同期パルス抽出機能 ........................ 12 改訂履歴............................................................................................. 2 VPEAK、VPOLE、VGAIN、VOFFSETの各入力の使い方.................... 12 仕様..................................................................................................... 3 AD8124 の同軸ケーブルでの使い方 ......................................... 13 絶対最大定格 ..................................................................................... 5 熱抵抗............................................................................................. 5 最大消費電力 ................................................................................. 5 ESDの注意 ..................................................................................... 5 ピン配置とピン機能説明 ................................................................. 6 代表的な性能特性 ............................................................................. 7 動作原理........................................................................................... 10 入力同相モード電圧範囲の考慮事項........................................ 10 改訂履歴 1/11—Revision 0: Initial Version Rev. 0 － 2/15 － AD8124 による 75 Ωビデオ・ケーブルの駆動 ........................ 13 容量負荷の駆動 ........................................................................... 13 電源のフィルタリング ............................................................... 13 レイアウトと電源デカップリングの考慮事項 ........................ 14 パワーダウン ............................................................................... 14 外形寸法........................................................................................... 15 オーダー・ガイド ....................................................................... 15 AD8124 仕様 特に指定がない限り、TA = 25°C、VS = ±5 V、RL = 150 Ω、Beldenケーブル(BL-7987R)、VOFFSET = 0 V、VPEAK、VGAIN、VPOLEには 図 16 の推奨 設定値を設定。 表 1. Parameter DYNAMIC PERFORMANCE 10% to 90% Rise/Fall Time Settling Time to 2% –3 dB Large Signal Bandwidth Integrated Output Voltage Noise INPUT DC PERFORMANCE Input Voltage Range Maximum Differential Voltage Swing Voltage Gain Common-Mode Rejection Ratio (CMRR) Input Resistance Input Capacitance Test Conditions/Comments Min OUTPUT CHARACTERISTICS Output Voltage Swing Max Unit VOUT = 2 V step, 200 meters Cat-5 VOUT = 2 V step, 200 meters Cat-5 VOUT = 2 V p-p, <10 meters Cat-5 VOUT = 2 V p-p, 200 meters Cat-5 200 meter setting, integrated to 160 MHz 8 47 110 52 4 ns ns MHz MHz mV rms −IN and +IN ±3.0 4 1 −86 −65 −50 4.4 3.7 1.0 0.5 2.4 30 0.5 0.4 0.4 V V p-p V/V dB dB dB MΩ MΩ pF pF µA µA µA µA µA Relative to GND Relative to GND Relative to GND OUT/VOFFSET, range limited by output swing VGAIN = 1.5 V 0 to 1.5 0 to 1.5 0 to 1.5 1 1.9 V V V V/V dB 150 Ω load 1 kΩ load −3.75 to +3.69 −3.66 to +3.69 V V ΔVO/ΔVI, VGAIN set for 0 meters of cable At dc, VPEAK = VGAIN = VPOLE = 0 V At dc, VPEAK = 1.15 V, VGAIN = 1.4 V, VPOLE = 1.5 V At 1 MHz, VPEAK = 1.15 V, VGAIN = 1.4 V, VPOLE = 1.5 V Common mode Differential Common mode Differential Input Bias Current VOFFSET Pin Current VGAIN Pin Current VPEAK Pin Current VPOLE Pin Current ADJUSTMENT PINS VPEAK Input Voltage Range VPOLE Input Voltage Range VGAIN Input Voltage Range VOFFSET to OUT Gain Maximum Flat Gain Typ Output Offset Voltage Referred to output, VPEAK = VGAIN = VPOLE = 0 V 24 mV 37 mV Output Offset Voltage Drift Referred to output, VPEAK = 1.15 V, VGAIN = 1.4 V, VPOLE = 1.5 V Referred to output 33 µV/°C POWER SUPPLY Operating Voltage Range Positive Quiescent Supply Current Negative Quiescent Supply Current Supply Current Drift, ICC/IEE Positive Power Supply Rejection Ratio Negative Power Supply Rejection Ratio Power Down, VIH (Minimum) Power Down, VIL (Maximum) Positive Supply Current, Powered Down Negative Supply Current, Powered Down COMPARATORS Output Voltage Levels Hysteresis Propagation Delay Rise/Fall Times Output Resistance Rev. 0 ±4.5 DC, referred to output DC, referred to output Minimum Logic 1 voltage Maximum Logic 0 voltage VPEAK = VGAIN = VPOLE = 0 V VPEAK = VGAIN = VPOLE = 0 V VOH/VOL VHYST tPD, LH/tPD, HL tRISE/tFALL － 3/15 － 132 126 80 −51 −63 1.1 0.8 1.1 0.7 ±5.5 V mA mA µA/°C dB dB V V µA µA 3.33/0.043 70 17.5/10.0 9.3/9.3 0.03 V mV ns ns Ω AD8124 Parameter Test Conditions/Comments OPERATING TEMPERATURE RANGE Rev. 0 Min −40 － 4/15 － Typ Max Unit +85 °C AD8124 絶対最大定格 表 2. 11 V Power Dissipation See Figure 2 Input Voltage (Any Input) VS− − 0.3 V to VS+ + 0.3 V Storage Temperature Range Operating Temperature Range −65°C to +125°C −40°C to +85°C Lead Temperature (Soldering, 10 sec) 300°C Junction Temperature 150°C 図 2 に、JEDEC標準 4 層ボードに実装した 40 ピンLFCSP (29°C/W)パッケージ(底面のパッドはPCBプレーンに熱的に接続 されているパッドにハンダ付け)について、パッケージ内の周囲 温度対最大安全消費電力を示します。θJA値は近似値です。 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 熱抵抗 θJA はワーストケース条件で規定。すなわちデバイスを自然空冷 の回路ボードにハンダ付けした状態で θJA を規定。 表 3.底面パッドをプレーンに接続したときの熱抵抗 Package Type/PCB Type θJA Unit 40-Lead LFCSP/4-Layer 29 °C/W 7 6 5 4 3 2 1 0 –40 –20 0 20 40 60 AMBIENT TEMPERATURE (°C) 最大消費電力 図 2.最大消費電力の温度特性、4 層ボード AD8124 のパッケージ内での安全な最大消費電力は、チップの ジャンクション温度(TJ)上昇により制限されます。約 150°C の ガラス遷移温度で、プラスチックの属性が変わります。この温 度規定値を一時的に超えた場合でも、パッケージからチップに 加えられる応力が変化して、AD8124 のパラメータ性能が永久 的にシフトしてしまうことがあります。175°C のジャンクショ ン温度を長時間超えると、シリコン・デバイス内に変化が発生 して、故障の原因になることがあります。 パッケージ内の消費電力(PD)は、静止消費電力と全出力での負 荷駆動に起因するパッケージ内の消費電力との和になります。 静止電力は、電源ピン(VS)間の電圧に静止電流(IS)を乗算して計 算されます。各負荷電流による消費電力は、負荷電流に対応す る電源と出力電圧との間の電位差を乗算して計算します。次に、 負荷電流による総合消費電力を各消費電力を加算して求めます。 AC 信号を扱うときは、RMS 出力電圧を使用する必要がありま す。 Rev. 0 80 09601-003 Rating Supply Voltage MAXIMUM POWER DISSIPATION (W) Parameter 空気流があると、θJA が小さくなります。さらに、メタル・パタ ーン、スルー・ホール、グラウンド・プレーン、電源プレーン とパッケージ・ピンが直接接触する場合、これらのメタルによ っても θJA が小さくなります。パッケージ底面のエクスポーズ ド・パッドは、規定の θJA を実現するために、厚いプレーン(通 常グラウンド・プレーン)へ熱的に接続された PCB 表面のパッ ドへハンダ付けする必要があります。 － 5/15 － ESDの注意 ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。 AD8124 ピン配置とピン機能説明 AD8124 40 39 38 37 36 35 34 33 32 31 NC GND –INB +INB VS+ –ING +ING VS– –INR +INR TOP VIEW (Not to Scale) 1 2 3 4 5 6 7 8 9 10 30 29 28 27 26 25 24 23 22 21 1 2 NC VS+ PD VPOLE VPEAK VGAIN GND VOFFSET VS– NC VS– OUTB VS+ VS– OUTG VS+ VS– OUTR VS+ NC 11 12 13 14 15 16 17 18 19 20 NC +INCMP1 –INCMP1 OUTCMP1 VS+_CMP OUTCMP2 –INCMP2 +INCMP2 VS–_CMP NC NOTES 1. EXPOSED PADDLE ON THE BOTTOM OF THE PACKAGE MUST BE CONNECTED TO A PCB PLANE TO ACHIEVE SPECIFIED THERMAL RESISTANCE. 09601-004 NC = NO CONNECT 図 3.ピン配置 表 4.ピン機能の説明 ピン番号 記号 1、10、20、21、30、40 NC 説明 内部接続なし。 2 +INCMP1 正入力、コンパレータ 1。 3 −INCMP1 負入力、コンパレータ 1。 4 OUTCMP1 出力、コンパレータ 1。 5 VS+_CMP 正電源、コンパレータ。VS+に接続します。 6 OUTCMP2 出力、コンパレータ 2。 7 −INCMP2 負入力、コンパレータ 2。 8 +INCMP2 正入力、コンパレータ 2。 9 VS−_CMP 負電源、コンパレータ。VS−に接続します。 11、14、17、22、33 VS− 負電源、イコライザ・セクション。 12 OUTB 出力、青チャンネル。 13、16、19、29、36 VS+ 正電源、イコライザ・セクション。 15 OUTG 出力、緑チャンネル。 18 OUTR 出力、赤チャンネル。 23 VOFFSET 出力オフセット・コントロール電圧。 24、39 GND 信号グラウンド・リファレンス電圧。 25 VGAIN ブロードバンド・フラット・ゲイン・コントロール電圧。 26 VPEAK イコライザ高周波ブースト・コントロール電圧。 27 VPOLE イコライザ極位置調整コントロール電圧。 28 PD パワーダウン。 31 +INR 正入力、赤チャンネル。 32 −INR 負入力、赤チャンネル。 34 +ING 正入力、緑チャンネル。 35 −ING 負入力、緑チャンネル。 37 +INB 正入力、青チャンネル。 38 −INB 負入力、青チャンネル。 底面エクスポーズド・パッド Rev. 0 サーマル・プレーン接続。VS+～VS−の電圧の任意の PCB プレーンに接続します。 － 6/15 － AD8124 代表的な性能特性 特に指定がない限り、TA = 25°C、VS = ±5 V、RL = 150 Ω、Beldenケーブル(BL-7987R)、VOFFSET = 0 V、VPEAK、VGAIN、VPOLEには 図 16 の推奨 設定値を設定。 4 3 2 3 VPEAK = 0V VPOLE = 0V VO = 1V p-p VO = 2V p-p 0 0 GAIN (dB) GAIN (dB) 1 –1 –2 –3 –6 –3 –6 100k 1M 10M 100M 1G FREQUENCY (Hz) –12 100k 09601-033 –5 VOUT = 2V p-p 100 BANDWIDTH (MHz) –20 –30 80 60 40 –40 –60 100k 1M 10M 100M FREQUENCY (Hz) 20 09601-005 –50 0 75 100 125 150 6 VGAIN = 0.6V VPEAK = 1.5V VO = 1V p-p VOLTAGE (V) 2 0 –10 –20 0 –2 –30 –40 –4 VPOLE = 0V VPOLE = 1.5V 1M 10M 100M FREQUENCY (Hz) 09601-006 –60 100k 200 VGAIN = 0.6V VPEAK = 0V VPOLE = 0V 4 10 –50 175 図 8.ケーブル長対イコライザ−3 dB 帯域幅 40 GAIN (dB) 50 CABLE LENGTH (meters) 図 5.様々な VPEAK での周波数応答、ケーブルなし 図 6.様々な VPOLE での周波数応答、ケーブルなし Rev. 0 25 09601-008 VPEAK = 0V VPEAK = 1.5V –6 INPUT OUTPUT 0 50 100 150 200 250 300 350 400 TIME (ns) 図 9.オーバードライブからの回復 － 7/15 － 450 500 09601-009 GAIN (dB) 0 –10 20 100M 120 VGAIN = 0.6V VPOLE = 1.5V VO = 1V p-p 10 30 10M 図 7.様々なケーブル長でのイコライザ周波数応答 40 20 1M FREQUENCY (Hz) 図 4.様々な VGAIN での周波数応答、ケーブルなし 30 50m 100m 150m 200m –9 VGAIN = 0V VGAIN = 0.6V VGAIN = 1.5V 09601-007 –4 AD8124 1.5 1.5 50m 200m 50m 200m 1.0 OUTPUT VOLTAGE (V) 0.5 0 –0.5 –1.0 0 –0.5 50 100 150 200 250 300 350 400 450 500 –1.5 TIME (ns) INTEGRATED OUTPUT VOLTAGE NOISE FROM 100kHz TO 160MHz (mVrms) OUTPUT VOLTAGE NOISE (nV/√Hz) 1M 10M 100M FREQUENCY (Hz) 3 2 1 20 10 0 –10 –10 CROSSTALK (dB) 0 –20 –30 –40 150 175 200 VGAIN = 0V, VPEAK = 0V, VPOLE = 0V VGAIN = 1.4V, VPEAK = 1.15V, VPOLE = 1.5V –40 –60 –60 –70 –70 FREQUENCY (MHz) 125 –30 –50 100 100 –20 –50 10 75 CABLE LENGTH (meters) VGAIN = 0V, VPEAK = 0V, VPOLE = 0V VGAIN = 1.4V, VPEAK = 1.15V, VPOLE = 1.5V 1 50 図 14.ケーブル長対積分出力電圧ノイズ –80 100k 09601-012 CMRR (dB) 10 4 図 11.様々なケーブル長での出力電圧ノイズ周波数特性 1M 10M FREQUENCY (Hz) 図 15.クロストークの周波数特性 図 12.CMRR の周波数特性 Rev. 0 8 5 0 25 09601-011 0m 200m –80 0.1 6 6 100 10 4 図 13.様々なケーブル長でのパルス応答 (100 kHz) 1000 20 2 TIME (µs) 図 10.様々なケーブル長でのパルス応答 (2 MHz) 0 100k 0 09601-014 0 09601-013 –1.0 09601-010 –1.5 0.5 － 8/15 － 100M 09601-015 OUTPUT VOLTAGE (V) 1.0 AD8124 2.0 2.0 VPEAK VPOLE VGAIN 1.8 1.0 0.8 0.6 1.2 1.0 0.8 0.6 0.4 0.4 0.2 0.2 0 25 50 75 100 125 150 175 CABLE LENGTH (meters) 200 図 16.UTP ケーブルに対する推奨設定値 Rev. 0 1.4 0 25 50 75 100 125 150 175 CABLE LENGTH (meters) 図 17.同軸ケーブルに対する推奨設定値 － 9/15 － 200 09601-017 CONTROL VOLTAGE (V) 1.2 0 VPEAK VPOLE VGAIN 1.6 1.4 09601-016 CONTROL VOLTAGE (V) 1.6 1.8 AD8124 動作原理 AD8124 は、最大 200 m の UTP ケーブルと同軸ケーブルの損失 を補償する、ゲンイ= 1 の広帯域低ノイズ・トリプル・アナロ グ・ライン・イコライザです。この 3 チャンネル・アーキテク チャは、高解像度 RGB アプリケーションを対象としますが、 HD YPbPr アプリケーションでも使用することができます。 種々のケーブル長やケーブル自体の変動を補償するために、各 RGBチャンネルに共通の 3 つの連続調整可能なコントロール電 圧を使用することができます。VPEAK入力は高周波ピーキングの 大きさを制御するときに使います。VPEAKは、周波数とケーブル 長に依存し、ケーブルの表皮効果により発生する高周波損失を 補償するときに使う最初のコントロール・ピンです。2 本目のコ ントロール・ピンVGAINは、ケーブル内に存在する低周波フラッ ト損失を補償ために広帯域幅ゲインを調整するときに使います。 3 本目のコントロール・ピンVPOLEは、イコライザの極位置を移 動し、代表的な性能特性のセクションと アプリケーション情報 のセクションで説明するように、UTPケーブルと同軸ケーブル に対してVPEAKから直線的に発生させることができます。最後の 出力オフセット調整コントロール・ピンVOFFSETを使うと、出力 DCレベルをシフトさせることができます。 AD8124 にはハイ・インピーダンス差動入力があります。この 入力を使うと、終端がシンプルになり、ケーブルから DC 結合 信号を直接受信することができます。AD8124 入力は、同軸ケー ブル・アプリケーションでシングルエンド形式で使用することも できます。 AD8124 には、150 Ω 負荷を駆動できるロー・インピーダンス出 力があります。AD8124 からハイ・インピーダンス容量負荷を駆 動する必要のあるシステムでは、容量をバッファするために出 力と負荷の間に小さい直列抵抗を接続することが推奨されます。 この抵抗は、全体の帯域幅を許容できないレベルまで狭くして しまうような大きな値にすることはできません。 Rev. 0 － 10/15 － AD8124 は、短距離/中距離ケーブルを使うシステムでは大きな ゲインが必要とされないため、大きなゲインによるノイズの代償 を払わなくても済むようにデザインされています。高ゲインは、 長いケーブルのシステムで必要な場合のみ使用されます。この 機能は VPEAK コントロールに組込まれていて、ユーザからは見え ません。 2 個のコンパレータが内蔵されており、これらはシンク・オン・ コモン・モード・エンコーディングを採用するシステムで同期 パルスの抽出の際に使用することができます。各コンパレータ は非常に低い出力インピーダンスを持つため、ケーブルの特性イ ンピーダンスに等しい直列抵抗をコンパレータ出力に直接接続す ることにより、送信側ケーブル終端方式で使用することができま す。詳細については、アプリケーション情報のセクションを参 照してください。 入力同相モード電圧範囲の考慮事項 AD8124 をレシーバとして使用する場合、入力同相モード電圧 が規定の範囲内にあることが重要です。受信同相モード・レベ ルは、ドライバの同相モード・レベル、受信信号のシングルエ ンド・ピーク振幅、すべての同期パルスの振幅、導入されたそ の他の同相モード信号(例えばドライバとAD8124 の間のグラウ ンド・シフト)、外部ソースからの混入(例えば電力ラインや蛍光 燈)を加算して計算されます。詳細については、アプリケーショ ン情報のセクションを参照してください。 AD8124 アプリケーション情報 コンパレータ出力は 0 Ω に近い出力インピーダンスを持っている ため、ソース終端伝送線を駆動するようにデザインされていま す。ソース終端技術では、各コンパレータ出力と直列に抵抗を 接続して、コンパレータ・ソース抵抗(≈0 Ω)と直列抵抗の和が 伝送線の特性インピーダンスと等しくなるようにします。伝送 線の負荷端はハイ・インピーダンスです。信号がソース終端を出 発するとき、その初期値はソース値の 1/2 になります。これは振 幅がソース終端と伝送線で形成される分圧器で半分にされるた めです。負荷端で、信号はハイ・インピーダンス負荷によりほ ぼ 100%正反射されるため、信号はほぼフル値に近い値に回復 されます。この技術は、高速デジタル・ロジックを含む PCB レ イアウトで広く採用されています。 基本動作 AD8124 はケーブル損失補償に必要なものはすべて内蔵してい るため使い易いデバイスです。 図 19 に、AD8134、AD8142、 AD8147、AD8148 のトリプル差動ドライバで採用されている同相 モード同期パルス・エンコーディング技術と互換性のある同相モ ード同期パルス抽出機能を持つ基本アプリケーション回路(電源は 省略)を示します。同期抽出機能が不要な場合は、終端を 1 本の 100 Ω抵抗にして、コンパレータ入力をフローティングのままに することができます。図 19 では、AD8124 が遅延ラインやクロ スポイント・スイッチのようなハイ・インピーダンス入力を駆 動し、ダブル終端損失を埋め合わせるゲイン= 2 への増加は不要 です。 図 18 に、受信端でハイ・インピーダンスを持つ 50 Ω伝送線を 駆動する場合のソース終端コンパレータの使用方法を示します。 コンパレータ HIGH-Z 49.9Ω ANALOG CONTROL INPUTS 26 27 25 23 POWER-DOWN 28 CONTROL RECEIVED RED VIDEO RECEIVED GREEN VIDEO RECEIVED BLUE VIDEO 1kΩ 1kΩ 49.9Ω 49.9Ω 49.9Ω 49.9Ω 49.9Ω 49.9Ω Z0 = 50Ω 09601-018 汎用アプリケーションの他に、2 個の内蔵コンパレータは受信 同相モード電圧からのビデオ同期パルスの抽出、または差動デ ジタル情報の受信に使用することができます。ヒステリシスが 組込まれているため、ノイズによる偽トリガーの解消に役立ち ます。同期抽出機能の詳細は、コンパレータを使用した同期パ ルス抽出機能のセクションに記載します。 図 18.ソース終端コンパレータの使い方 VPEAK VPOLE VGAIN VOFFSET AD8124 PD RED 31 18 32 RED VIDEO OUT GREEN 34 15 35 GREEN VIDEO OUT BLUE 37 12 38 BLUE VIDEO OUT BLUE CMV 2 RED CMV 3 4 1 HSYNC OUT 8 475Ω 47pF 7 6 2 VSYNC OUT GND REFERENCE 24, 39 47pF 図 19.基本的なアプリケーション回路、同相モード同期抽出機能付き Rev. 0 － 11/15 － 09601-019 GREEN CMV AD8124 20Ω コンパレータを使用した同期パルス抽出機能 Red VCM K V H 2 (1) (2) K V H 2 (3) Green VCM Blue VCM K 2 V 2 ここで、Red VCM、Green VCM、Blue VCMは、それぞれのカラー 信号の伝送される同相モード電圧です。Kは調整可能なゲイン 定数で ドライバにより設定されます。VとHは垂直同期パルス と水平同期パルスであり、パルスがロー・レベル状態のとき重 みが−1 に、ハイ・レベル状態のとき重みが+1 に、それぞれ設定 されています。 エ ン コ ー デ ィ ン グ 方 式 の 詳 細 は 、 AD8134 、 AD8142 、 AD8146/AD8147/AD8148 のデータ・シートに記載されています。 図 19 に、上述のドライバによりRGB同相モード電圧にエンコー ド さ れた 水平同 期 パル スと垂 直 同期 パルス を 抽出 する際 の AD8124 コンパレータの使い方を示します。 VPEAK、VPOLE、VGAIN、VOFFSETの各入力の使い方 VPEAK 入力はメイン・ピーキング・コントロール・ピンで、ケー ブル応答のローパス・ロールオフを補償するときに使います。 VPOLE 入力は 2 つ目の周波数応答シェイピング・コントロール・ ピンで、イコライザ極の位置を移動させます。VGAIN 入力は広帯 域フラット・ゲインを制御し、公称フラットである低周波ケー ブル損失を補償するときに使います。VOFFSET 入力は、AD8124 出力オフセットを小さくするときに使います。出力オフセット は VOFFSET 入力に加えられる電圧に一致し、出力振幅規定値によ り制限されます。 VPEAK コントロール・ピンとVPOLE コントロール・ピンは個別に 使うことができます。あるいは組み合わせて使って 1 つのピー キング制御を行うことができます。 図 16 と 図 17 に、推奨設定 対ケーブル長を示しますが、ユーザはその他の組み合わせを選 択することもできます。これらの 2 本のコントロール・ピンに より自由度がおおきくなり、さらに様々なケーブル・タイプ(例 えば、UTPや同軸ケーブル)の補償も可能になります。これは周 波数シェイピング・コントロール・ピンが 1 本の場合と対照的 です。 自動制御で見られるようなケースでは、VPEAKコントロールは、 オペアンプのようなロー・インピーダンス・ソースから発生さ れます。ロー・インピーダンス・ソースからVPEAKを発生させる 場合、UTPアプリケーションで、図 16 に示す推奨カーブに従っ てVPEAKからVPOLEを発生させる方法を 図 20 に示します。明らか に、5 V電源はクリーンなVPOLE電圧を供給するためクリーンで ある必要があります。 Rev. 0 － 12/15 － 14kΩ 5.11kΩ VPEAK VPOLE ≈ 8.25kΩ 2 + 0.9V 09601-020 VPEAK 図 20.UTP ケーブルでローZ ソースの VPEAK から VPOLE を発生させる方法 VPEAK パスにある 20 Ω 直列抵抗は、オペアンプに対して容量負荷 のバッファリング機能を提供します。この値は実際の容量負荷に 応じて変更することができます。 コントロール電圧が帰還ループ内にある自動等化回路では、加 算抵抗と負荷容量で形成される極について注意する必要があり ます。 ピーキングは、機械的制御またはデジタル制御のポテンショメ ータにより調整することもできます。これらのケースでは、ポ テンショメータ抵抗がVPOLEの発生に使う抵抗値より数桁小さい 場合、抵抗は無視できます。図 21 に、図 20 に示す抵抗値を持ち スケール・ファクタ 10 の 500 Ωポテンショメータの使い方を示し ます。 VPEAK 5V 5V 750Ω 500Ω 140kΩ 51.1kΩ 82.5kΩ VPOLE ≈ VPEAK 2 + 0.9V 図 21.UTP ケーブルでポテンショメータにより VPEAK から VPOLE を発生する方法 多くのポテンショメータは広い許容偏差値を持っています。偏 差値が大きいポテンショメータを使う場合、VPEAK のフル振幅を 実現するためには 750 Ω 抵抗の値を変更する必要があります。 VGAIN 入力はコントラスト制御に不可欠であり、AD8124 出力で の既知テスト信号(例えば白スクリーン)が適切な振幅になるよ うにこの入力を調整することにより設定することができます。 VGAINは 図 16 と 図 17 に示す直線的な関係に従ってVPEAKから発 生することもできます。図 22 に、ローZソースから駆動される UTPアプリケーションでVPEAKからVPOLEとVGAINを発生する方法 を示します。 20Ω VPEAK 5V VPEAK 5.11kΩ 14kΩ 8.25kΩ VPOLE ≈ VPEAK 2 + 0.9V 5V 5.11kΩ 60.4kΩ 133kΩ VGAIN ≈ 0.89 × VPEAK + 0.38V 図 22.UTP ケーブルでローZ ソースの VPEAK から VPOLE と VGAIN を発生させる方法 09601-022 同期エンコーディング式は次のようになります。 VPEAK 5V 09601-021 AD8124 は、コンピュータ・ビデオ信号を伝送する多くのシステ ムで役立ちます。このようなシステムは、赤、緑、青(RGB)ビデ オ信号と、個別の水平同期信号および垂直同期信号から構成さ れています。両同期信号はカラー信号に組込まれていない別信 号であるため、3 つの同相モード電圧のRGB信号の中に両同期信 号をエンコードするシンプルな方式を使って伝送することは有 利です。AD8134、AD8142、AD8147、AD8148 トリプル差動ドラ イバは、必要な内蔵回路で同期パルス・エンコーディングを行 うため、AD8124 はこれらデバイスの自然な受け側になります。 AD8124 VPOLEコントロール・ピンを使うと、AD8124 を同軸ケーブルな どの他のタイプのケーブルで使うことができます。図 17 に、高 品質 75 Ωビデオ・ケーブルでAD8124 を使う際のVPEAK、VPOLE、 VGAIN の推奨設定値を示します。 図 23 に、ローZソースから VPEAK を発生する同軸ケーブル・アプリケーションで、VPEAK か らVPOLEとVGAINを発生する方法を示します。 VPOLE ≈ 0.76 × VPEAK – 0.41V VGAIN ≈ 1.06 × VPEAK – 0.62V 1.24kΩ 図 23.同軸ケーブルでローZ ソースの VPEAK から VPOLE と VGAIN を発生させる方法 ハ イ ・ イ ン ピ ー ダ ン ス 容 量 入 力 を 駆 動 す る 場 合 、 3 本の各 AD8124 ビデオ出力と負荷との間に小さい直列抵抗を接続して、 駆動されるデバイスの入力容量をバッファする必要があります。 明らかに、抵抗値は所要帯域幅を維持するため十分小さくする 必要があります。 電源のフィルタリング VGAIN を発生する回路のオペアンプは、オフセット−0.62 V を加え るために必要です。このオペアンプのゲインは VPEAK～VGAIN の範 囲で 1 に近い値です。受動オフセット回路では、オフセット注 入電圧が必要です。この電圧は使用可能な−5 V 電源より遥かに 高い電圧である必要があります。明らかに、VGAIN コントロー ル電圧も独立に発生することができます。 大部分のアプリケーションでシステム電源とAD8124 の間に外付 け電源フィルタリングを接続して、受信信号への電源ノイズの 混入防止と、不安定の原因となる、電源への不要な帰還を防止 す る こ と が 推 奨 さ れ ま す 。 図 26 に、周 波 数 が 高 く な る と AD8124 の電源除去比が低下することを示します。これらのプロ ットは最小制御設定値の場合で、ピーキングが大きくなると上 にシフトします。 AD8124 差動入力は、不平衡 75 Ω同軸ケーブル終端の 図 24 に 示すように、不平衡ケーブルを伝送してきた信号も受け付ける ことができます。 0 AD8124 INPUT STAGE PSRR (dB) 09601-030 75Ω VGAIN = 0V VPEAK = 0V VPOLE = 0V –10 図 24.75 Ω ケーブルの終端 –20 –30 –40 AD8124 による 75 Ωビデオ・ケーブルの駆動 –50 RGB 出力でハイ・インピーダンス負荷ではなく 75 Ω 伝送線を 駆動する必要がある場合、ダブル終端損失(75 Ω ソースと負荷終 端)を埋め合わせるため、ゲイン= 2 への増加が必要です。 これ に対処する 2 つのオプションがあります。 1 つ目のオプションは、AD8148 トリプル差動ドライバを使って ケーブルを駆動し、駆動端でゲイン= 2 に増やします。AD8148 は通常のゲイン= 2 ではなく固定ゲイン= 4 であるため、信号チ ェインにアンプを追加することなくゲイン= 2 を得ることができ ます。AD8148 もシンク・オン・コモンモード・エンコーディ ング機能を内蔵しています。シンク・オン・コモンモード機能 が 不 要 な 場 合 は 、 同期レベル入力をグラウンドへ接続して AD8148 上の機能を停止させることができます。 Rev. 0 10 － 13/15 － –60 100k +PSRR –PSRR 1M 10M FREQUENCY (Hz) 図 26.PSRR の周波数特性 100M 09601-026 10kΩ INPUT FROM 75Ω CABLE 75Ω 容量負荷の駆動 –5V 09601-023 +5V Z0 = 75Ω 図 25.AD8124 出力に ADA4862-3 を使用する方法 24.3kΩ 47.5kΩ 20kΩ 75Ω 500Ω VPEAK 5.11kΩ 1.16kΩ ONE CHANNEL OF ADA4862-3 ONE VIDEO OUTPUT FROM AD8124 500Ω 20Ω VPEAK 別のオプションは、ゲイン= 2 のトリプル・バッファ(例えば ADA4862-3)をAD8124 RGB出力に使用する方法です。この例を 1 チャンネルについて 図 25 に示します (電源は省略)。ADA4862-3 はゲイン= 2 であるため、ダブル終端損失を補償します。 09601-025 AD8124 の同軸ケーブルでの使い方 AD8124 表面実装のフェライト・ビードを使った適切なフィルタを 図 27 に、周波数応答を 図 28 に、それぞれ示します。周波数応答は 50 Ωネットワーク・アナライザで取得し、AD8124 側に 0.1 µFの コンデンサを 1 個だけ使用しているため、実際のアプリケーショ ンでのフィルタの除去比は 図 28 と異なります。ただし、除去比 カーブの全体的な形は、図 28 に一致しており、最も必要とされ る約 5 MHz～500 MHzの範囲で全体PSRRが大幅に増えています。 2 つの各電源に 1 個のフィルタが必要です(電源ピンあたりフィル タ 1 個ではありません)。 FAIR-RITE 2743021447 TO AD8124* 0.1µF 4700pF *ALL AD8124 SUPPLY PINS ARE INDIVIDUALLY DECOUPLED WITH A 0.1µF CAPACITOR. 図 27.電源フィルタ 使用しないデバイスがあり、かつそのアサート時に出力をハ イ・インピーダンス状態にしない場合に、消費電力を削減する ためにパワーダウン機能が設けてあります。パワーダウン・モ ードでの入力ロジック・レベルと電源電流は、表 1 の電源セクシ ョンに記載してあります。 OUTPUT RESPONSE (dB) –20 –40 –60 –80 100k 1M 10M 100M FREQUENCY (Hz) 09601-028 –100 図 28.50 Ω システムでの電源フィルタ周波数応答 Rev. 0 AD8124 の底面のエクスポーズド・パサドは、少なくとも 1 枚の PCB プレーンに接続されているパッドに接続する必要がありま す。複数のサーマル・ビアを使って、パッドとプレーン間を接 続する必要があります。 パワーダウン 0 –120 10k AD8124 のデザインでは標準の高速 PCB レイアウトの手法が必 要です。厚いグラウンド・プレーンが必要で、高速信号を接続 するときはインピーダンス・パターンの制御が必要です。すべ ての出力のソース終端抵抗は、できるだけ出力ピンの近くに接続 する必要があります。 0.1 µF の高品質電源デカップリング・コンデンサは、すべての 電源ピンのできるだけ近くに接続する必要があります。小型の 表面実装セラミック・コンデンサを使う必要があり、タンタル・ コンデンサはバルク電源デカップリング用に推奨されます。 4700pF 09601-027 SYSTEM SUPPLY レイアウトと電源デカップリングの考慮事項 － 14/15 － AD8124 外形寸法 0.60 MAX 6.00 BSC SQ TOP VIEW 0.50 BSC 5.75 BSC SQ 29 28 40 1 4.45 4.30 SQ 4.15 EXPOSED PAD (BOT TOM VIEW) 0.50 0.40 0.30 12° MAX 1.00 0.85 0.80 SEATING PLANE 11 10 0.25 MIN 4.50 REF 0.80 MAX 0.65 TYP 0.30 0.23 0.18 20 19 PIN 1 INDICATOR 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 122107-A PIN 1 INDICATOR 0.60 MAX COMPLIANT TO JEDEC STANDARDS MO-220-VJJD-2 図 29.40 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 6 mm x 6 mm、極薄クワッド(CP-40-4) 寸法: mm オーダー・ガイド Model1 Temperature Range Package Description Package Option AD8124ACPZ AD8124ACPZ-R7 AD8124ACPZ-RL −40°C to +85°C −40°C to +85°C −40°C to +85°C 40-Lead LFCSP_VQ 40-Lead LFCSP_VQ 40-Lead LFCSP_VQ CP-40-4 CP-40-4 CP-40-4 1 Z = RoHS 準拠製品 Rev. 0 － 15/15 －