Comments
Description
Transcript
LTC2208 - 16ビット、130Msps ADC
LTC2208 16ビット、130Msps ADC 特長 概要 ■ サンプル・レート：130Msps LTC®2208は、 ダイナミック・レンジの広い高周波信号をデジタ ル化するために設計された、130Mspsのサンプリング16ビット A/Dコンバータで、最大入力周波数は700MHzです。ADCの入 力レンジはPGAフロントエンドで最適化できます。 ■ ノイズフロア：78dBFS SFDR：100dB SFDR：250MHzで83dB以上 （入力範囲1.5VP-P） ■ PGAフロントエンド （入力範囲2.25VP-Pまたは1.5VP-P） ■ 700MHzのフルパワー帯域幅S/H ■ ■ ■ オプションの内部ディザー ■ オプションのデータ出力ランドマイザ LVDSまたはCMOS出力 単一3.3V電源 ■ 低消費電力：1.25W ■ クロック・デューティ・サイクル・スタビライザ ■ ピン互換ファミリ 130Msps：LTC2208（16ビット）、LTC2208-14 （14ビット） ■ 64ピン （9mm×9mm）QFNパッケージ ■ ■ アプリケーション ■ テレコム 受信機 携帯電話基地局 ■ スペクトル分析 ■ イメージング・システム ■ ATE ■ ■ 、LT、LTC、LTM、Linear TechnologyおよびLinearのロゴは、 リニアテクノロジー社の登録商標 です。 その他すべての商標の所有権は、 それぞれの所有者に帰属します。 LTC2208は、78dBFSのノイズフロア、100dBのスプリアス・フ リー・ダイナミック・レンジ （SFDR） を始めとする高いAC特性 を備えており、要求の厳しい通信アプリケーションに最適で す。 ジッタは70fsRMSと極めて低く、優れたノイズ性能の下で高 入力周波数のアンダーサンプリングを行うことができます。DC 仕様はINLの最大値が 4LSB、DNLの最大値が 1LSBと規 定されています （ミッシング・コードなし）。 デジタル出力は、差動LVDSまたはシングルエンドCMOSのど ちらかを選択できます。 さらにCMOS出力フォーマットは、 フ ル・データレートで動作するシングル・バスとハーフ・データ レートで動作するデマルチプレクス・バスのどちらかを選択で きます。 また、分離されている出力電源を使用すれば、CMOS 出力を0.5Vから3.6Vの範囲で調整することができます。 ENC＋およびENC入力は、正弦波、PECL、LVDS、TTLまた はCMOS入力による差動ドライブまたはシングルエンド・ドライ ブとすることができます。 オプションのクロック・デューティ・サ イクル・スタビライザは、幅広いクロック・デューティ・サイクル にわたってフルスピードで高性能を実現します。 標準的応用例 3.3V 64kポイントFFT、 FIN = 15.1MHz、 1dB、PGA = 0 SENSE 2.2µF AIN+ ANALOG INPUT AIN– 1.25V COMMON MODE BIAS VOLTAGE + – INTERNAL ADC REFERENCE GENERATOR 16-BIT PIPELINED ADC CORE S/H AMP 0.5V TO 3.6V 1µF OUTPUT DRIVERS CORRECTION LOGIC AND SHIFT REGISTER OF CLKOUT D15 • • • D0 CMOS OR LVDS 1µF 1µF AMPLITUDE (dBFS) VCM OVDD OGND CLOCK/DUTY CYCLE CONTROL ENC + ENC – 3.3V VDD GND PGA SHDN DITH MODE LVDS RAND 1µF 2208 TA01 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 0 10 50 20 40 30 FREQUENCY (MHz) 60 2208 TA01b ADC CONTROL INPUTS 2208fc 1 LTC2208 絶対最大定格 ピン配置 0VDD=VDD（Note 1、2） 電源電圧（VDD）.......................................................−0.3V～4V デジタル出力グランド電圧（OGND）.......................−0.3V～1V アナログ入力電圧（Note3）.......................−0.3V～(VDD＋0.3V) デジタル入力電圧 ....................................−0.3V～(VDD＋0.3V) デジタル出力電圧 ................................. −0.3V～(OVDD＋0.3V) 消費電力 ..................................................................... 2000mW 動作温度範囲 LTC2208C ............................................................. 0℃～70℃ LTC2208I ......................................................... −40℃～85℃ 保存温度範囲................................................... −65℃～150℃ デジタル出力電源電圧（OVDD）...............................−0.3V～4V 64 PGA 63 RAND 62 MODE 61 LVDS 60 OF+/OFA 59 OF–/DA15 58 D15+/DA14 57 D15–/DA13 56 D14+/DA12 55 D14–/DA11 54 D13+/DA10 53 D13–/DA9 52 D12+/DA8 51 D12–/DA7 50 OGND 49 OVDD TOP VIEW SENSE 1 GND 2 VCM 3 GND 4 VDD 5 VDD 6 GND 7 AIN+ 8 AIN– 9 GND 10 GND 11 ENC+ 12 ENC– 13 GND 14 VDD 15 VDD 16 48 D11+/DA6 47 D11–/DA5 46 D10+/DA4 45 D10–/DA3 44 D9+/DA2 43 D9–/DA1 42 D8+/DA0 41 D8–/CLKOUTA 40 CLKOUT+/CLKOUTB 39 CLKOUT –/OFB 38 D7+/DB15 37 D7–/DB14 36 D6+/DB13 35 D6–/DB12 34 D5+/DB11 33 D5–/DB10 VDD 17 GND 18 SHDN 19 DITH 20 –/DB0 21 D0 +/DB1 22 DO D1–/DB2 23 D1+/DB3 24 D2–/DB4 25 D2+/DB5 26 D3–/DB6 27 D3+/DB7 28 D4–/DB8 29 D4+/DB9 30 OGND 31 OVDD 32 65 UP PACKAGE 64-LEAD (9mm × 9mm) PLASTIC QFN TJMAX = 150°C, θJA = 20°C/W EXPOSED PAD (PIN 65) IS GND, MUST BE SOLDERED TO PCB 発注情報 鉛フリー仕様 テープアンドリール 製品マーキング* パッケージ 温度範囲 LTC2208CUP#PBF LTC2208CUP#TRPBF LTC2208UP 64-Lead (9mm × 9mm) Plastic QFN 0°C to 70°C LTC2208IUP#PBF LTC2208IUP#TRPBF LTC2208UP 64-Lead (9mm × 9mm) Plastic QFN –40°C to 85°C さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。 *温度グレードは出荷時のコンテナのラベルで識別されます。 非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。 鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。 テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。 コンバータ特性 ●は全動作温度範囲の規格値を意味する。 それ以外はTA = 25℃での値。 （Note 4） PARAMETER CONDITIONS Integral Linearity Error Differential Analog Input (Note 5) TA = 25°C Integral Linearity Error Differential Analog Input (Note 5) Differential Linearity Error Differential Analog Input Offset Error MIN TYP MAX UNITS ±1.2 ±4.0 LSB l ±1.5 ±4.5 LSB l ±0.3 ±1 LSB (Note 6) l ±2 ±8.5 mV Gain Error External Reference l ±0.2 Full-Scale Drift Internal Reference External Reference ±30 ±15 ppm/°C ppm/°C Transition Noise External Reference 2.9 LSBRMS Offset Drift ±10 µV/°C ±1.5 %FS 2208fc 2 LTC2208 アナログ入力 ●は全動作温度範囲の規格値を意味する。 それ以外はTA = 25℃での値。 （Note 4） SYMBOL PARAMETER CONDITIONS VIN Analog Input Range (AIN+ – AIN–) 3.135V ≤ VDD ≤ 3.465V MIN TYP MAX 1.5 or 2.25 1.25 UNITS VP-P VIN, CM Analog Input Common Mode Differential Input (Note 7) l 1 1.5 V IIN Analog Input Leakage Current 0V ≤ AIN+, AIN– ≤ VDD l –1 1 µA ISENSE SENSE Input Leakage Current 0V ≤ SENSE ≤ VDD l –3 3 µA IMODE MODE Pin Pull-Down Current to GND 10 µA ILVDS LVDS Pin Pull-Down Current to GND 10 µA 6.5 1.8 pF pF Sample Mode ENC+ < ENC– Hold Mode ENC+ > ENC– CIN Analog Input Capacitance tAP Sample-and-Hold Acquisition Delay Time 1 ns tJITTER Sample-and-Hold Acquisition Delay Time Jitter 70 fs RMS CMRR Analog Input Common Mode Rejection Ratio 1V < (AIN+ = AIN–) <1.5V 80 dB BW-3dB Full Power Bandwidth RS < 25Ω 700 MHz ダイナミック精度 ●は全動作温度範囲の規格値を意味する。 それ以外はTA = 25℃での値。AIN = 1dBFS。 （Note 4） SYMBOL PARAMETER CONDITIONS SNR Signal-to-Noise Ratio 5MHz Input (2.25V Range, PGA = 0) 5MHz Input (1.5V Range, PGA = 1) MIN UNITS dBFS dBFS 77.6 77.3 75.2 dBFS dBFS dBFS 77.5 75.1 dBFS dBFS 76.9 74.8 74.5 dBFS dBFS dBFS 250MHz Input (2.25V Range, PGA = 0) 250MHz Input (1.5V Range, PGA =1) 75.4 73.8 dBFS dBFS 5MHz Input (2.25V Range, PGA = 0) 5MHz Input (1.5V Range, PGA = 1) 100 100 dBc dBc 95 94 100 dBc dBc dBc 90 95 dBc dBc 85 90 89 dBc dBc dBc 78 83 dBc dBc l 76.5 76.1 70MHz Input (2.25V Range, PGA = 0) 70MHz Input (1.5V Range, PGA = 1) 140MHz Input (2.25V Range, PGA = 0) 140MHz Input (1.5V Range, PGA = 1) TA = 25°C 140MHz Input (1.5V Range, PGA = 1) Spurious Free Dynamic Range 2nd or 3rd Harmonic MAX 77.7 75.3 30MHz Input (2.25V Range, PGA = 0) TA = 25°C 30MHz Input (2.25V Range, PGA = 0) 30MHz Input (1.5V Range, PGA = 1) SFDR TYP 30MHz Input (2.25V Range, PGA = 0) TA = 25°C 30MHz Input (2.25V Range, PGA = 0) 30MHz Input (1.5V Range, PGA = 1) l l 73.8 73.4 88 87 70MHz Input (2.25V Range, PGA = 0) 70MHz Input (1.5V Range, PGA = 1) 140MHz Input (2.25V Range, PGA = 0) 140MHz Input (1.5V Range, PGA = 1) TA = 25°C 140MHz Input (1.5V Range, PGA = 1) 250MHz Input (2.25V Range, PGA = 0) 250MHz Input (1.5V Range, PGA = 1) l 86 84 2208fc 3 LTC2208 ダイナミック精度 ●は全動作温度範囲の規格値を意味する。 それ以外はTA = 25℃での値。注記がない限り、AIN = 1dBFS。 （Note 4） SYMBOL PARAMETER CONDITIONS SFDR Spurious Free Dynamic Range 4th Harmonic or Higher 5MHz Input (2.25V Range, PGA = 0) 5MHz Input (1.5V Range, PGA = 1) MIN 100 100 dBc dBc 100 100 dBc dBc 95 95 dBc dBc 90 90 dBc dBc 77.7 75.3 dBFS dBFS 77.5 77.5 75.2 dBFS dBFS dBFS 77.4 75 dBFS dBFS 76.4 74.5 74.5 dBFS dBFS dBFS 250MHz Input (2.25V Range, PGA = 0) 250MHz Input (1.5V Range, PGA = 1) 73.6 72.9 dBFS dBFS 5MHz Input (2.25V Range, PGA = 0) 5MHz Input (1.5V Range, PGA = 1) 105 105 dBFS dBFS 30MHz Input (2.25V Range, PGA = 0) 30MHz Input (1.5V Range, PGA = 1) 105 105 dBFS dBFS 70MHz Input (2.25V Range, PGA = 0) 70MHz Input (1.5V Range, PGA = 1) 105 105 dBFS dBFS 140MHz Input (2.25V Range, PGA = 0) 140MHz Input (1.5V Range, PGA = 1) 100 100 dBFS dBFS 250MHz Input (2.25V Range, PGA = 0) 250MHz Input (1.5V Range, PGA = 1) 100 100 dBFS dBFS 5MHz Input (2.25V Range, PGA = 0) 5MHz Input (1.5V Range, PGA = 1) 115 115 dBFS dBFS 115 115 dBFS dBFS 70MHz Input (2.25V Range, PGA = 0) 70MHz Input (1.5V Range, PGA = 1) 115 115 dBFS dBFS 140MHz Input (2.25V Range, PGA = 0) 140MHz Input (1.5V Range, PGA = 1) 110 110 dBFS dBFS 250MHz Input (2.25V Range, PGA = 0) 250MHz Input (1.5V Range, PGA = 1) 105 105 dBFS dBFS 30MHz Input (2.25V Range, PGA = 0) 30MHz Input (1.5V Range, PGA = 1) l 90 l 88 250MHz Input (2.25V Range, PGA = 0) 250MHz Input (1.5V Range, PGA = 1) 5MHz Input (2.25V Range, PGA = 0) 5MHz Input (1.5V Range, PGA = 1) 30MHz Input (2.25V Range, PGA = 0) TA = 25°C 30MHz Input (2.25V Range, PGA = 0) 30MHz Input (1.5V Range, PGA = 1) l 76.3 75.9 70MHz Input (2.25V Range, PGA = 0) 70MHz Input (1.5V Range, PGA = 1) 140MHz Input (2.25V Range, PGA = 0) 140MHz Input (1.5V Range, PGA = 1) TA = 25°C 140MHz Input (1.5V Range, PGA = 1) SFDR SFDR Spurious Free Dynamic Range at –25dBFS Dither “OFF” Spurious Free Dynamic Range at –25dBFS Dither “ON” UNITS dBc dBc 140MHz Input (2.25V Range, PGA = 0) 140MHz Input (1.5V Range, PGA = 1) Signal-to-Noise Plus Distortion Ratio MAX 100 100 70MHz Input (2.25V Range, PGA = 0) 70MHz Input (1.5V Range, PGA = 1) S/(N+D) TYP 30MHz Input (2.25V Range, PGA = 0) 30MHz Input (1.5V Range, PGA = 1) l l 73.6 73.2 100 2208fc 4 LTC2208 コモンモード・バイアス特性 ●は全動作温度範囲の規格値を意味する。 それ以外はTA = 25℃での値。 （Note 4） PARAMETER CONDITIONS MIN TYP MAX VCM Output Voltage IOUT = 0 1.15 1.25 1.35 VCM Output Tempco IOUT = 0 VCM Line Regulation VCM Output Resistance UNITS V +40 ppm/°C 3.135V ≤ VDD ≤ 3.465V 1 mV/ V 1mA ≤ | IOUT | ≤ 1mA 2 Ω デジタル入力とデジタル出力 ●は全動作温度範囲の規格値を意味する。 それ以外はTA = 25℃での値。 （Note 4） SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS ENCODE INPUTS (ENC＋, ENC) VID Differential Input Voltage (Note 7) VICM Common Mode Input Voltage Internally Set Externally Set (Note 7) RIN Input Resistance (See Figure 2) 6 kΩ CIN Input Capacitance (Note 7) 3 pF l 0.2 1.2 V 1.6 3.0 V V LOGIC INPUTS (DITH, PGA, SHDN, RAND) VIH High Level Input Voltage VDD = 3.3V l VIL Low Level Input Voltage VDD = 3.3V l IIN Digital Input Current VIN = 0V to VDD l CIN Digital Input Capacitance (Note 7) 2 V 0.8 V ±10 µA 1.5 pF 3.299 3.29 V V LOGIC OUTPUTS (CMOS MODE) OVDD = 3.3V VOH High Level Output Voltage VDD = 3.3V IO = –10µA IO = –200µA l VOL Low Level Output Voltage VDD = 3.3V IO = 160µA IO = 1.6mA ISOURCE Output Source Current VOUT = 0V –50 mA ISINK Output Sink Current VOUT = 3.3V 50 mA VOH High Level Output Voltage VDD = 3.3V IO = –200µA 2.49 V VOL Low Level Output Voltage VDD = 3.3V IO = 1.60mA 0.1 V VOH High Level Output Voltage VDD = 3.3V IO = –200µA 1.79 V VOL Low Level Output Voltage VDD = 3.3V IO = 1.60mA 0.1 V 3.1 0.01 0.10 l 0.4 V V OVDD = 2.5V OVDD = 1.8V LOGIC OUTPUTS （LVDS MODE） STANDARD LVDS VOD Differential Output Voltage 100Ω Differential Load l 247 350 454 VOS Output Common Mode Voltage 100Ω Differential Load l 1.125 1.2 1.375 mV V LOW POWER LVDS VOD Differential Ouptut Voltage 100Ω Differential Load l 125 175 250 VOS Output Common Mode Voltage 100Ω Differential Load l 1.125 1.2 1.375 mV V 2208fc 5 LTC2208 電源条件 ●は全動作温度範囲の規格値を意味する。 それ以外はTA = 25℃での値。AIN = 1dBFS。 （Note 4） SYMBOL PARAMETER CONDITIONS VDD Analog Supply Voltage (Note 8) PSHDN Shutdown Power SHDN = VDD MIN l 3.135 TYP MAX 3.3 3.465 0.2 UNITS V mW STANDARD LVDS OUTPUT MODE OVDD Output Supply Voltage IVDD Analog Supply Current IOVDD Output Supply Current PDIS Power Dissipation (Note 8) 3.3 3.6 V l 380 450 mA l 74 90 mA l 1498 1782 mW 3.3 3.6 V l 3 LOW POWER LVDS OUTPUT MODE OVDD Output Supply Voltage (Note 8) l 3 IVDD Analog Supply Current l 380 450 mA IOVDD Output Supply Current l 31 50 mA PDIS Power Dissipation l 1356 1650 mW CMOS OUTPUT MODE OVDD Output Supply Voltage (Note 8) IVDD Analog Supply Current l PDIS Power Dissipation l l 0.5 3.6 V 380 450 mA 1250 1485 mW TYP MAX UNITS 130 MHz タイミング特性 ●は全動作温度範囲の規格値を意味する。 それ以外はTA = 25℃での値。 （Note 4） SYMBOL PARAMETER CONDITIONS MIN fS Sampling Frequency (Note 8) l 1 tL ENC Low Time Duty Cycle Stabilizer Off (Note 7) Duty Cycle Stabilizer On (Note 7) l l 3.65 2.6 3.846 3.846 1000 1000 ns ns tH ENC High Time Duty Cycle Stabilizer Off (Note 7) Duty Cycle Stabilizer On (Note 7) l l 3.65 2.6 3.846 3.846 1000 1000 ns ns tAP Sample-and-Hold Aperture Delay –1 ns LVDS OUTPUT MODE (STANDARD and LOW POWER) tD ENC to DATA Delay (Note 7) l 1.3 2.5 3.8 ns tC ENC to CLKOUT Delay (Note 7) l 1.3 2.5 3.8 ns tSKEW DATA to CLKOUT Skew (tC-tD) (Note 7) l –0.6 0 0.6 tRISE Output Rise Time 0.5 ns tFALL Output Fall Time 0.5 ns Data Latency Data Latency 7 ns Cycles CMOS OUTPUT MODE tD ENC to DATA Delay (Note 7) l 1.3 2.7 4.0 ns tC ENC to CLKOUT Delay (Note 7) tSKEW DATA to CLKOUT Skew (tC-tD) (Note 7) l 1.3 2.7 4.0 ns l –0.6 0 0.6 ns Data Latency Data Latency Full Rate CMOS Demuxed 7 7 Cycles Cycles 2208fc 6 LTC2208 電気的特性 Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可 能性がある。 また、絶対最大定格状態が長時間続くと、 デバイスの信頼性と寿命に悪影響を 与える恐れがある。 Note 2：すべての電圧値は （注記がない限り）、GNDとOGNDを短絡した状態でのグランドを基 準にしている。 Note 3：これらのピンの電圧がGNDより下に引き下げられるか、VDDより上に引き上げられる と、内部のダイオードによってクランプされる。 この製品は、GNDより低いか、 またはVDDより高 い電圧でラッチアップを生じることなしに100mAを超える入力電流を処理することができる。 ＋ Note 5： 積分非直線性は、 「最適直線」 から伝達曲線までのコードの偏差として定義されてい る。偏差は量子化幅の中心から測定される。 Note 6：オフセット誤差は、 2の補数の出力モードにおいて出力コードが0000 0000 0000 0000か ら1111 1111 1111 1111までの間を往復しているときに－1/2LSBから測定したオフセット電圧 である。 Note 7：設計によって保証されているが、 テストされない。 Note 8：推奨動作条件。 － Note 4：注記がない限り、 VDD=3.3V、fSAMPLE=130MHz、LVDS出力、差動ENC /ENC =1.6Vコモン （PGA=0）。 モードで2VP-P正弦波、入力レンジ=差動ドライブで2.25VP-P タイミング図 LVDS出力モードタイミング すべての出力は差動出力で、値はLVDSレベル tAP ANALOG INPUT N+4 N N+3 N+2 tH ENC N+1 tL – ENC+ tD N–7 D0-D15, OF CLKOUT+ CLKOUT – N–6 N–5 N–4 N–3 tC 2208 TD01 2208fc 7 LTC2208 タイミング図 フルレートCMOS出力モードタイミング すべての出力はシングルエンド出力で、値はCMOSレベル tAP ANALOG INPUT N+1 N+4 N N+3 N+2 tH tL ENC– ENC+ tD N–7 DA0-DA15, OFA N–6 N–5 N–4 N–3 tC CLKOUTA CLKOUTB HIGH IMPEDANCE DB0-DB15, OFB 2208 TD02 デマルチプレクスCMOS出力モードタイミング すべての出力はシングルエンド出力で、値はCMOSレベル tAP ANALOG INPUT N+1 N N+4 N+2 tH N+3 tL – ENC ENC+ tD DA0-DA15, OFA N–8 N–6 N–4 N–7 N–5 N–3 tD DB0-DB15, OFB CLKOUTA CLKOUTB tC 2208 TD03 2208fc 8 LTC2208 標準的性能特性 積分非直線性（INL） と出力コード 微分非直線性（DNL） と出力コード 1.5 DNL ERROR (LSB) 0.5 0 –0.5 32768 49152 OUTPUT CODE 8000 0.4 7000 0.2 6000 3000 0.6 2000 0.8 1000 10 40 20 50 30 FREQUENCY (MHz) 60 AMPLITUDE (dBFS) 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 10 50 20 40 30 FREQUENCY (MHz) 60 2208 G05 AMPLITUDE (dBFS) 49152 32768 OUTPUT CODE 0 32736 32740 32744 32748 32752 32756 OUTPUT CODE 2208 G14 65536 2208 G02 64kポイントFFT、 15.1MHz、20dBFS、 PGA = 0、 内部ディザー「オフ」 10 50 20 40 30 FREQUENCY (MHz) 60 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 0 0 –10 –20 –20 –30 –30 –40 –50 –60 –70 –80 –60 –70 –80 –90 –100 –110 –110 –120 –120 60 2208 G06 60 2208 G04 –50 –100 50 40 20 30 FREQUENCY (MHz) 50 20 40 30 FREQUENCY (MHz) –40 –90 10 10 32kポイント2トーンFFT、 fIN = 20.14MHzおよび14.25MHz、 25dBFS、PGA = 0 –10 0 0 2208 G03 32kポイント2トーンFFT、 fIN = 21.14MHzおよび14.25MHz、 7dBFS、PGA = 0 AMPLITUDE (dBFS) 0 0 2208 G15 64kポイントFFT、 15.1MHz、 20dBFS、 PGA = 0、 内部ディザー「オン」 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 16384 64kポイントFFT、 fIN = 15.1MHz、 1dBFS、PGA = 0 AMPLITUDE (dBFS) 0 0 2208 G01 128KポイントFFT、 fIN = 4.93MHz、 1dBFS、PGA = 0 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 4000 0.4 1 65536 5000 AMPLITUDE (dBFS) 16384 9000 0.6 0.2 –1.5 0 0.8 0 –1 –2 10000 AMPLITUDE (dBFS) INL ERROR (LSB) 1 ACグランド入力ヒストグラム 1 COUNT 2 0 10 50 40 20 30 FREQUENCY (MHz) 60 2208 G07 2208fc 9 LTC2208 標準的性能特性 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 0 10 40 20 50 30 FREQUENCY (MHz) 60 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 0 10 40 20 50 30 FREQUENCY (MHz) 2208 G17 10 40 20 50 30 FREQUENCY (MHz) 60 60 40 20 50 30 FREQUENCY (MHz) 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 0 10 40 20 50 30 FREQUENCY (MHz) 60 2208 G21 60 2208 G16 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 0 10 40 20 50 30 FREQUENCY (MHz) 60 2208 G19 64KポイントFFT、 fIN = 70.1MHz、 −1dBFS、PGA = 1 AMPLITUDE (dBFS) AMPLITUDE (dBFS) 2208 G20 10 64KポイントFFT、 fIN = 70.1MHz、 10dBFS、PGA = 0 128KポイントFFT、 fIN = 70.1MHz、 25dBFS、PGA = 0、 ディザー「オン」 AMPLITUDE (dBFS) 0 0 2208 G18 64KポイントFFT、 fIN=70.1MHz、 −20dBFS、PGA=0 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 64KポイントFFT、 fIN = 70.1MHz、 1dBFS、PGA = 0 AMPLITUDE (dBFS) AMPLITUDE (dBFS) 128KポイントFFT、 fIN = 30.1MHz、 25dBFS、PGA = 0、 ディザー「オン」 AMPLITUDE (dBFS) 140 130 120 110 100 90 80 70 60 50 40 30 20 10 0 –80 –70 –60 –50 –40 –30 –20 –10 0 INPUT LEVEL (dBFS) 2208 G09 64KポイントFFT、 fIN = 30.1MHz、 1dBFS、PGA = 0 AMPLITUDE (dBFS) 140 130 120 110 100 90 80 70 60 50 40 30 20 10 0 –80 –70 –60 –50 –40 –30 –20 –10 0 INPUT LEVEL (dBFS) 2208 G08 SFDRと入力レベル、 fIN = 15MHz、 ディザー「オン」 PGA = 0、 SFDR (dBc AND dBFS) SFDR (dBc AND dBFS) SFDRと入力レベル、 fIN = 15MHz、 ディザー「オフ」 PGA = 0、 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 0 10 40 20 50 30 FREQUENCY (MHz) 60 2208 G22 2208fc 10 LTC2208 標準的性能特性 SFDRと入力レベル、 fIN = 70.2MHz、 PGA = 0、 ディザー「オン」 130 130 120 120 110 110 100 90 80 70 60 100 90 80 70 60 50 50 40 40 30 –80 –70 –60 –50 –40 –30 –20 –10 INPUT LEVEL (dBFS) 30 –80 –70 –60 –50 –40 –30 –20 –10 INPUT LEVEL (dBFS) 0 10 40 20 50 30 FREQUENCY (MHz) 60 0 –10 –20 –20 –30 –30 AMPLITUDE (dBFS) 0 –40 –50 –60 –70 –80 –70 –80 –90 –100 –110 –110 0 10 40 30 20 50 FREQUENCY (MHz) –120 60 0 120 –10 110 110 60 –20 –30 100 AMPLITUDE (dBFS) SFDR (dBc AND dBFS) 130 120 90 80 70 60 –40 –50 –60 –70 –80 –90 50 50 40 40 30 –80 –70 –60 –50 –40 –30 –20 –10 INPUT LEVEL (dBFS) 30 –80 –70 –60 –50 –40 –30 –20 –10 INPUT LEVEL (dBFS) 2208 G30 40 30 20 50 FREQUENCY (MHz) 64KポイントFFT、 fIN = 170.1MHz、 1dBFS、PGA = 1 130 0 10 2208 G26 ディザー「オン」 60 0 2208 G27 ディザー「オフ」 SFDR (dBc AND dBFS) –60 SFDRと入力レベル、 fIN = 140.2MHz、 PGA = 1、 70 60 –50 –90 SFDRと入力レベル、 PGA = 1、 fIN = 140.2MHz、 80 40 20 50 30 FREQUENCY (MHz) –40 –100 2208 G25 90 10 64KポイントFFT、 fIN = 140.1MHz、 1dBFS、PGA = 1 –10 –120 100 0 2208 G24 64KポイントFFT、 fIN = 140.1MHz、 1dBFS、PGA = 0 AMPLITUDE (dBFS) AMPLITUDE (dBFS) 64KポイントFFT、 fIN = 67.2MHz および74.4MHz、15dBFS, PGA = 0 0 0 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 2208 G29 2208 G28 0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 64KポイントFFT、 fIN = 67.2MHz および74.4MHz、7dBFS, PGA = 0 AMPLITUDE (dBFS) SFDR (dBc AND dBFS) SFDR (dBc AND dBFS) SFDRと入力レベル、 fIN = 70.2MHz、 PGA = 0、 ディザー「オフ」 –100 –110 0 2208 G31 –120 0 10 40 30 20 50 FREQUENCY (MHz) 60 2208 G34 2208fc 11 LTC2208 標準的性能特性 64KポイントFFT、 fIN = 250.1MHz、 10dBFS、PGA = 1 64KポイントFFT、 fIN = 380MHz、 1dBFS、PGA = 1 0 0 –10 –10 –20 –20 –20 –30 –30 –30 –40 –50 –60 –70 –80 AMPLITUDE (dBFS) 0 –10 AMPLITUDE (dBFS) AMPLITUDE (dBFS) 64KポイントFFT、 fIN = 250.1MHz、 1dBFS、PGA = 1 –40 –50 –60 –70 –80 –40 –50 –60 –70 –80 –90 –90 –90 –100 –100 –100 –110 –110 –110 –120 –120 0 10 40 30 20 50 FREQUENCY (MHz) 60 0 10 40 30 20 50 FREQUENCY (MHz) 2208 G36 –10 –20 SFDR (dBc) –40 –80 78 100 77 95 76 90 75 PGA = 1 85 80 PGA = 0 75 –90 –100 0 10 40 30 20 50 FREQUENCY (MHz) 65 60 0 100 200 400 300 INPUT FREQUENCY (MHz) SNRおよびSFDRと サンプル・レート、 fIN = 5MHz SNR AND SFDR (dBFS) SNR AND SFDR (dBFS) 90 85 SNR 70 0 25 50 75 100 125 150 175 200 SAMPLE RATE (Msps) 2208 G32 100 200 400 300 INPUT FREQUENCY (MHz) IVDDとサンプル・レート、 5MHz正弦波、 1dBFS 400 380 95 UPPER LIMIT 90 85 360 340 80 70 2.8 500 2208 G40 SFDR 100 SNR 320 75 75 0 LOWER LIMIT 105 95 80 70 500 420 110 SFDR 100 PGA = 1 73 SNRおよびSFDRと電源電圧 （VDD）、 fIN = 5MHz LIMIT 105 74 2208 G23 2208 G39 110 PGA = 0 71 70 –110 60 72 IVDD (mA) AMPLITUDE (dBFS) –30 –70 40 30 20 50 FREQUENCY (MHz) SNRと入力周波数 105 SNR (dBFS) 0 –60 10 2208 G38 SFDR （HD2およびHD3） と 入力周波数 –50 0 2208 G37 64KポイントFFT、 fIN = 380MHz、 10dBFS、PGA = 1 –120 –120 60 3 3.2 3.4 SUPPLY VOLTAGE (V) 3.6 2208 G33 300 0 50 100 SAMPLE RATE (Msps) 150 2208 G13 2208fc 12 LTC2208 標準的性能特性 SNRおよびSFDRと デューティ・サイクル 正規化フルスケールと温度、 内部リファレンス、5個 1.01 110 NORMALIZED FULL SCALE SFDR AND SNR (dBFS) 100 90 80 SNR DCS OFF SNR DCS ON SFDR DCS OFF SFDR DCS ON 70 60 40 30 50 60 1.005 1 0.995 0.99 –40 70 DUTY CYCLE (%) 110 4 105 3 100 2 95 1 90 SFDR (dBc) OFFSET VOLTAGE (mV) 5 85 75 –3 70 –4 65 –5 60 –20 0 20 40 60 TEMPERATURE (°C) 80 2208 G12 4 0.6 3 FULL-SCALE ERROR (%) FULL-SCALE ERROR (%) 5 0.8 0 –0.2 –0.4 2 1 0 –1 –2 –0.6 –3 –0.8 –4 –1.0 0 50 100 150 200 250 300 350 400 450 500 TIME AFTER WAKE-UP OR CLOCK START (µs) 2208 G42 2 0.75 1.25 1.5 0.5 1.75 1 ANALOG INPUT COMMON MODE VOLTAGE (V) シャットダウンからのウェイクアップ またはエンコード・クロック開始後の フルスケールへのセトリング 1.0 0.2 70MHz 2208 G41 シャットダウンからのウェイクアップ またはエンコード・クロック開始後の ミッドスケールへのセトリング 0.4 10MHz 80 –2 –40 80 SFDRとアナログ入力コモンモード 電圧、 10MHzおよび70MHz、 1dBFS、 PGA=0 入力オフセット電圧と温度、5個 –1 60 0 20 40 TEMPERATURE (°C) 2208 G11 2208 G10 0 –20 –5 0 100 200 300 400 500 600 700 800 900 1000 TIME FROM WAKE-UP OR CLOCK START (µs) 2208 G43 2208fc 13 LTC2208 ピン機能 フルレートまたはデマルチプレクスCMOSモード SENSE （ピン1） ：リファレンス・モード選択および外部リファレ ンス入力。 内蔵の2.5Vバンドギャップ・リファレンスを選択する には、SENSEをVDDに接続します。2.5Vまたは1.25Vの外部リ ファレンスを使用可能で、 いずれのリファレンス値でもADCレ ンジは2.25Vのフルスケールで設定されます （PGA = 0）。 GND （ピン2、4、7、10、 11、 14、 18） ：ADC電源グランド。 VCM （ピン3） ：1.25V出力。入力コモンモード用の最適電圧。最 小2.2µFのコンデンサを使用してグランドにバイパスさせなけ ればなりません。 セラミック・チップ・コンデンサの使用を推奨 します。 VDD （ピン5、6、15、16、17） ：3.3Vアナログ電源ピン。1µFのセラ ミック・チップ・コンデンサを使用してGNDにバイパスします。 AIN＋ （ピン8） ：正の差動アナログ入力。 AIN− （ピン9） ：負の差動アナログ入力。 ENC＋ （ピン12 ） ：正の差動エンコード入力。 アナログ入力は、 ENC＋の立ち上がりエッジに合わせてサンプリングされます。 6.2kΩの抵抗器を介して内部的に1.6Vにバイアスされます。 出 力データはENC＋の立ち上がりエッジにラッチできます。 ENC− （ピン13 ） ：負の差動エンコード入力。 アナログ入力は、 ENC−の立ち下がりエッジに合わせてサンプリングされます。 6.2kΩの抵抗器を介して内部的に1.6Vにバイアスされます。 シ ングルエンド・エンコード信号の場合は、0.1µFのコンデンサを 使用してグランドにバイパスします。 SHDN （ピン19） ：電源シャットダウン・ピン。 SHDN = L の場合 は通常動作。SHDN = H の場合はアナログ回路の電力消費 が抑えられ、 デジタル出力は高インピーダンス状態になります。 DITH（ピン20 ） ：内部ディザー・イネーブルピン。DITH = L の 場合は内部ディザーが無効になり、 DITH = H の場合は内部 ディザーが有効になります。 ディザー動作の詳細については、 こ のデータシートの 「内部ディザー」 の項を参照してください。 DB0 ∼ DB15（ピン21 ∼ 30と33 ∼ 38 ） ：デジタル出力、Bバス。 DB15はMSBです。 デマルチプレクス・モードでアクティブにな ります。 フルレートCMOSモードではBバスが高インピーダン ス状態に置かれます。 OGND （ピン31と50） ：出力ドライバ用グランド。 OVDD （ピン32と49） ：出力ドライバ用正電源。1µFのコンデンサ を使ってグランドにバイパスします。 CLKOUTB （ピン40） ：データ有効出力。CLKOUTBは、 フルレー トCMOSモードの場合はサンプル・レートで、 デマルチプレク ス・モードの場合はサンプル・レートの1/2で切り替わります。 データはCLKOUTBの立ち下がりエッジにラッチします。 CLKOUTA （ピン41） ：逆転データ有効出力。CLKOUTAは、 フル レートCMOSモードの場合はサンプル・レートで、 デマルチプ レクス・モードの場合はサンプル・レートの1/2で切り替わりま す。 データはCLKOUTAの立ち上がりエッジにラッチします。 DA0 ∼ DA15（ピン42 ∼ 48と51 ∼ 59 ） ：デジタル出力、Aバス。 DA15はMSBです。 フルレートCMOSモードおよびデマルチプ レクスモードの出力バス。 OFA （ピン60） ：Aバス用のオーバー/アンダーフロー・デジタル 出力。Aバス上でオーバーフローまたはアンダーフローが発生 するとOFAが H になります。 LVDS （ピン61） ：データ出力モード選択ピン。 LVDSを0Vに接続 するとフルレートCMOSモードに、1/3VDDに接続するとデマル チプレクスCMOSモードに、 2/3VDDに接続すると低電力LVDS モードに、 VDDに接続すると標準LVDSモードになります。 MODE （ピン62） ：出力フォーマットおよびクロック・デューティ・ サイクル・スタビライザ選択ピン。MODEを0Vに接続すると オフセット・バイナリ出力フォーマットが選択され、 クロック・ デューティ・サイクル・スタビライザが無効になります。MODE を1/3VDDに接続するとオフセット・バイナリ出力フォーマット が選択され、 クロック・デューティ・サイクル・スタビライザが 有効になります。MODEを2/3V DDに接続すると2の補数出力 フォーマットが選択され、 クロック・デューティ・サイクル・スタ ビライザが有効になります。 また、MODEをVDDに接続すると2 の補数出力フォーマットが選択され、 クロック・デューティ・サ イクル・スタビライザが無効になります。 RAND（ピン63 ） ：デジタル出力ランダム化選択ピン。RAND = L の場合は通常動作。RAND = H の場合は、D1∼D15を 選択してD0（LSB） との排他的論理和（XOR） を取ります。 出力 は、LSBとその他すべてのビットの間に再度XOR演算を適用 することによってデコードできます。 このモードによる動作では デジタル出力干渉の影響が小さくなります。 PGA（ピン64） ：プログラマブル・ゲインアンプ制御ピン。 L の 場合はフロントエンド・ゲインが1、入力レンジが2.25VP-Pにな ります。 H の場合はフロントエンド・ゲインが1.5、入力レンジ が1.5VP-Pになります。 GND （露出パッド） ：ADC電源グランド。 パッケージ底部の露出 パッドは、 グランドに半田付けしなければなりません。 OFB （ピン39） ：Bバス用のオーバー/アンダーフロー・デジタル 出力。Bバス上でオーバーフローまたはアンダーフローが発生 するとOFBが H になります。 フルレートCMOSモードの高イ ンピーダンス状態時。 2208fc 14 LTC2208 ピン機能 標準または低電力LVDSモード OGND （ピン31と50） ：出力ドライバ用グランド。 SENSE （ピン1） ：リファレンス・モード選択および外部リファレ OVDD （ピン32と49） ：出力ドライバ用正電源。0.1µFのコンデン サを使ってグランドにバイパスします。 ンス入力。 内蔵の2.5Vバンドギャップ・リファレンスを選択する には、SENSEをVDDに接続します。2.5Vまたは1.25Vの外部リ ファレンスを使用可能で、 いずれのリファレンス値でもADCレ ンジは2.25Vのフルスケールで設定されます （PGA = 0）。 GND （ピン2、4、7、10、11、14、18） ：ADC電源グランド。 VCM （ピン3） ：1.25V出力。入力コモンモード用最適電圧。最小 2.2µFのコンデンサを使用してグランドにバイパスさせなけれ ばなりません。 セラミック・チップ・コンデンサの使用を推奨し ます。 VDD （ピン5、6、15、16、17） ：3.3Vアナログ電源ピン。1µFのセラ ミック・チップ・コンデンサを使用してGNDにバイパスします。 AIN＋ （ピン8） ：正の差動アナログ入力 AIN− （ピン9） ：負の差動アナログ入力 ENC＋ （ピン12 ） ：正の差動エンコード入力。 アナログ入力は ENC＋の立ち上がりエッジに合わせてサンプリングされます。 6.2kΩの抵抗器を介して内部的に1.6Vにバイアスされます。 出 力データはENC＋の立ち上がりエッジにラッチできます。 ENC− （ピン13 ） ：負の差動エンコード入力。 アナログ入力は、 ENC−の立ち下がりエッジに合わせてサンプリングされます。 6.2kΩの抵抗器を介して内部的に1.6Vにバイアスされます。 シ ングルエンド・エンコード信号の場合は、0.1µFのコンデンサを 使用してグランドにバイパスします。 SHDN （ピン19） ：電源シャットダウン・ピン。SHDN = L の場 合は通常動作。SHDN = H の場合はアナログ回路の電力消 費が抑えられ、 デジタル出力は高インピーダンス状態に設定 されます。 DITH （ピン20） ：内部ディザー・イネーブルピン。DITH = L の 場合は内部ディザーがディスエーブルされ、DITH = H の場 合は内部ディザーがイネーブルになります。 ディザー動作の詳 細については、 このデータシートの 「内部ディザー」 の項を参照 してください。 D0−/D0＋からD15−/D15＋ （ピン21∼30、33∼38、41∼48、51∼ 58） ：LVDSデジタル出力。 LVDS出力の場合は、 すべてLVDSレ シーバに100Ωの差動終端抵抗器が必要です。D15＋/D15−は MSBです。 CLKOUT −/CLKOUT＋ （ピン39と40 ） ：LVDSデータ有効出力。 データは、CLKOUT＋の立ち上がりエッジ、CLKOUT−の立ち 下がりエッジにラッチします。 OF−/OF＋ （ピン59と60） ：オーバーフローまたはアンダーフロー が発生すると、 オーバー/アンダーフロー・デジタル出力OFが H になります。 LVDS（ピン61 ） ：データ出力モード選択ピン。LVDSを0Vに接 続するとフルレートCMOSモードに、1/3V DDに接続するとデ マルチプレクスCMOSモードに、2/3VDDに接続すると低電力 LVDSモードに、VDDに接続すると標準LVDSモードになりま す。 MODE （ピン62） ：出力フォーマットおよびクロック・デューティ・ サイクル・スタビライザ選択ピン。MODEを0Vに接続すると オフセット・バイナリ出力フォーマットが選択され、 クロック・ デューティ・サイクル・スタビライザが無効になります。MODE を1/3VDDに接続するとオフセット・バイナリ出力フォーマット が選択され、 クロック・デューティ・サイクル・スタビライザが 有効になります。MODEを2/3V DDに接続すると2の補数出力 フォーマットが選択され、 クロック・デューティ・サイクル・スタ ビライザが有効になります。MODEをV DDに接続すると2の補 数出力フォーマットが選択され、 クロック・デューティ・サイク ル・スタビライザが無効になります。 RAND（ピン63 ） ：デジタル出力ランダム化選択ピン。RAND = L の場合は通常動作。RAND = H の場合は、D1∼D15を 選択してD0（ LSB） との排他的論理和（XOR） を取ります。出 力は、LSBとその他すべてのビットの間に再度XOR演算を適 用することによってデコードできます。 このモードによる動作で は、 デジタル出力干渉の影響が小さくなります。 PGA（ピン64） ：プログラマブル・ゲインアンプ制御ピン。 L の 場合はフロントエンド・ゲインが1、入力レンジが2.25VP-Pにな ります。 H の場合はフロントエンド・ゲインが1.5、入力レンジ が1.5VP-Pになります。 GND （露出パッド） （ピン65） ：ADC電源グランド。 パッケージ底 部の露出パッドはグランドに半田付けしなければなりません。 2208fc 15 LTC2208 ブロック図 AIN+ AIN– VDD INPUT S/H FIRST PIPELINED ADC STAGE SECOND PIPELINED ADC STAGE THIRD PIPELINED ADC STAGE FOURTH PIPELINED ADC STAGE FIFTH PIPELINED ADC STAGE GND DITHER SIGNAL GENERATOR CORRECTION LOGIC AND SHIFT REGISTER ADC CLOCKS RANGE SELECT SENSE PGA VCM BUFFER ADC REFERENCE OVDD DIFFERENTIAL INPUT LOW JITTER CLOCK DRIVER CONTROL LOGIC OUTPUT DRIVERS • • • VOLTAGE REFERENCE ENC+ ENC– OGND SHDN PGA RAND M0DE LVDS CLKOUT+ CLKOUT– OF+ OF– D15+ D15– D0+ D0– 2208 F01 DITH 図1. 機能ブロック図 2208fc 16 LTC2208 動作 ダイナミック性能 信号対雑音＋歪み比 信号対雑音＋歪み比 ［S/(N＋D)］ は、基本入力周波数のRMS 振幅と、ADC出力における他のすべての周波数成分のRMS 振幅との比です。出力帯域は、DCからサンプリング周波数の 1/2未満の周波数までに制限されています。 SN比 SN比 （SNR） は、基本入力周波数のRMS振幅と、第5高周波ま でを除く他のすべての周波数成分のRMS振幅との比です。 全高調波歪み 全高調波歪みは、入力信号の全高周波RMS合計と基本波の RMSとの比です。帯域外高調波は、DCからサンプリング周波 数の1/2までの周波数帯にエイリアスとして現れます。THDは 次の式で表されます。 ⎛ THD = –20Log ⎜ ⎝ (V ) / V ⎞⎠ 2 2 2 2 2 + V3 + V4 +… VN 1⎟ ここでV1は基本周波数のRMS振幅で、V2からVNまでは第 2高調波から第n高調波までの振幅です。 混変調歪み ADC入力信号が複数のスペクトル成分から構成される場 合、THDに加えて、ADC伝達関数の非直線性が混変調歪み （IMD） を発生させる場合があります。IMDは、周波数の異な る別の正弦波入力の存在によって発生する、正弦波入力の変 化です。 周波数faとfbの2つの純粋な正弦波がADC入力に加えられ たとすると、ADC伝達関数の非直線性により、周波数の和と 差mfa nfbにおいて、歪み積が発生する場合があります。 ここ で、mとnはいずれも0、1、2、3等の値を取ります。 たとえば、3次 IMD項には(2fa＋fb)、 (fa＋2fb)、 (2fafb)、 および(fa2fb)が含 まれます。3次IMDは、 どちらかの入力トーンのRMS値と最大 3次IMD成分のRMS値との比として定義されます。 スプリアス・フリー・ダイナミック・レンジ （SFDR） ピーク・スプリアス・スペクトル成分のRMS値に対するRMS入 力信号振幅の比率をdBcで表した値です。SFDRはフルスケー ルに対する相対値としても計算され、 この場合はdBFSで表さ れます。 フルパワー帯域幅 フルパワー帯域幅とは、再構成された基本波の振幅がフルス ケール入力信号に対して3dB減少する入力周波数です。 アパーチャ遅延時間 ENC＋が立ち上がってENC−に等しくなった時点から、入力 信号がサンプル＆ホールド回路によって保持される瞬間まで の時間です。 アパーチャ遅延ジッタ 変換から変換までのアパーチャ遅延時間の変動。 このランダ ム変動は、AC入力をサンプリングする際のノイズの原因とな ります。 ジッタのみによるSN比は次の式で求められます： SNRJITTER = –20log（2π • fIN • tJITTER） 2208fc 17 LTC2208 アプリケーション情報 コンバータの動作 LTC2208はフロントエンドPGAを持つCMOSのパイプライン 多段コンバータです。図1に示すようにこのコンバータにはパイ プライン化された5段階のADCステージがあり、 サンプリング されたアナログ入力は7サイクルを経てデジタル化されます （タ イミング図の項を参照）。 コモンモードにおけるノイズ耐性を 向上して入力レンジをできるだけ大きくするため、 アナログ入 力は差動式です。 さらに、差動入力ドライブはサンプル＆ホー ルド回路の偶数次高調波を軽減します。 エンコード入力も、 コ モンモードにおけるノイズ耐性を向上させるために差動式に なっています。 LTC2208は、差動ENC＋/ENC入力ピンの状態によって決定 される2つの位相で動作します。表現を簡潔にするために、 こ のデータシートではENC＋がENCよりも大きい状態をENC H 、ENC＋がENCよりも小さい状態をENC L と表現しま す。 図1におけるそれぞれのパイプライン・ステージには、ADC、 再構成DAC、 ステージ間アンプが含まれています。動作時は ADCがそのステージへの入力を量子化し、DACが量子化さ れた値を入力から減じて差分が求められます。 この差分は、 差分アンプによって増幅してから出力されます。連続する各ス テージは逆相で作動し、奇数ステージが差分を出力する際に は偶数ステージがその差分を取得し、偶数ステージが差分を 出力する際には奇数ステージが差分を取得します。 サンプル/ホールド動作と入力ドライブ サンプル/ホールド動作 図2は、LTC2208 CMOS差動サンプル＆ホールドの等価回路 です。 差動アナログ入力は、 NMOSトランジスタを通じてサンプ リング・コンデンサ （CSAMPLE） に直接サンプリングされます。 各入力に接続されたコンデンサ （CPARASITIC） は、各入力に関 係する他のすべての容量を合計したものです。 サンプル段階においてENCが L のときは、NMOSトランジス タがアナログ入力とサンプリング・コンデンサを接続して充電 し、差動入力電圧に追随します。ENCが L から H に移行す る際には、 サンプリングされた入力電圧がサンプリング・コン デンサに保持されます。 この保持段階でENCが H になると、 サンプリング・コンデンサと入力との接続は解除され、保持電 圧がADCコアに渡されて処理されます。ENCが H から L に 移行すると、入力とサンプリング・コンデンサが再び接続され、 新しいサンプルが取り込まれます。 この際、 サンプリング・コン デンサにはまだ前段階のサンプルが残っているので、 新旧サン プル間の電圧差に比例した充電グリッチが生じます。新旧サ ンプル間の変化が小さければ、入力時に生じる充電グリッチ も小さくなります。 しかし、 ナイキスト周波数付近の入力周波数 において見られるような大きな電圧変化がある場合は、充電 グリッチも大きくなります。 LTC2208 アナログ入力はENCが L のときに差動ドライブによって直接 サンプリングされ、 ブロック図に示す 「入力S/H」 内の入力サン プル＆ホールド・コンデンサに送られます。ENCが L から H に移行する際も、サンプル・コンデンサの電圧は維持されま す。ENCが H の間、保持されている入力電圧はS/Hアンプに よってバッファされ、 これによって第1パイプラインADCステー ジがドライブされます。第1ステージは、ENCが H の状態にあ るときにS/Hアンプの出力を取り込みます。ENCが L に戻ると 第1ステージが差分を算出し、第2ステージがそれを取り込み ます。同時に、入力S/Hはアナログ入力を取り込める状態に戻 ります。ENCが H になると、第2ステージが差分を算出して第 3ステージがそれを取り込みます。第3、第4ステージにおいて も同じプロセスが繰り返され、第4ステージの差分値が第5ス テージに送られて最終的に評価されます。 第1ステージに続くそれぞれのADCステージは、 フラッシュお よびアンプのオフセット誤差に対応するための追加レンジを 持っています。 すべてのADCステージから得られる結果には、 出力バッファに送る前に補正ロジック内で正しく組み合わせる ことができるようにデジタル遅延がかけられます。 VDD CSAMPLE 4.9pF AIN+ CPARASITIC 1.8pF VDD CSAMPLE 4.9pF AIN– CPARASITIC 1.8pF VDD 1.6V 6k ENC+ ENC– 6k 1.6V 2208 F02 図2. 等価入力回路 2208fc 18 LTC2208 アプリケーション情報 コモンモード・バイアス ADCサンプル＆ホールド回路の仕様性能を引き出すために は、差動ドライブが必要です。各入力は、 コモンモード電圧 1.25Vを基準として、2.25Vレンジで 0.5625V（PGA = 0）、 また は1.5Vレンジで 0.375V（PGA = 1）変化します。VCM出力ピン （ピン3） は、 コモンモード・バイアス・レベルが得られるように 設計されています。VCMをトランスのセンタータップに直接接 続すれば、 DC入力レベルを設定したり、 オペアンプの差動ドラ イバ回路への基準レベルとしたりすることができます。VCMピ ンは、2.2µF以上のコンデンサを介して、ADCに近いグランドに バイパスしなければなりません。 入力ドライブ・インピーダンス 他の高性能高速ADC同様、LTC2208のダイナミック性能も入 力ドライブ回路の影響を直接受け、特に第2および第3高調波 には大きく影響されます。 ソース・インピーダンスと入力リアク タンスはSFDRに影響します。 サンプル＆ホールド回路はENC の立ち下がりエッジにおいて4.9pFのサンプリング・コンデンサ と入力ピンを接続し、 サンプリング動作を開始します。 サンプ リング動作はENCの立ち上がり時に終了し、 サンプル入力は サンプリング・コンデンサ内に保持されます。理想を言えば、入 力回路には、1/(2F encode)であらわされるサンプリング時間内 にサンプリング・コンデンサを完全に充電できるだけの速度が 必要です。 しかし、 これは常に可能なわけではなく、 セトリング が不完全なためにSFDRが低下することがあります。不完全な セトリングによる影響を最小限に抑えるために、 サンプリンググ リッチはできるだけ直線性を保つことができるように設計され ています。 図3、4a、4bは、3つの入力周波数範囲における入力RCフィルタ リングの例を示したものです。一般的には、 できるだけ大容量 のコンデンサを使用するのが望ましい方法です。 これは、 ラン ダムノイズやデジタル回路からのノイズを抑制する助けとなり ます。LTC2208では入力フィルタを使用しなくてもデータシー フィルタを使用しない場合は トに示す仕様を実現できますが、 入力ドライブ回路に対するノイズ要求がより厳しくなります。 トランス結合回路 図3は、 センタータップされた2次側を持つRFトランスによって LTCC2208をドライブする場合の例です。2次側のセンタータッ プはVCMによってDCバイアスされており、最適なDCレベルに ADC入力信号を設定します。図3は、巻数比1:1のトランスを示 します。1:1以外の巻数比とすることもできますが、巻数比が大 きくなればADCから見るインピーダンスも大きくなります。 ソー ス・インピーダンスが50Ωよりも大きくなると、入力帯域幅が狭 くなって高周波歪みが大きくなる恐れがあります。 トランス使 用時の欠点は、低周波応答が得られなくなることです。 ほとん どの小型RFトランスは、1MHz未満の周波数域では性能が低 下します。 センタータップ・トランスは二次側をバイアスするDCを得る手 段としては便利な方法ですが、入力周波数が高い場合はバラ ンスが悪くなり、2次高調波が大きくなってしまいます。 VCM 2.2µF 5Ω 5Ω AIN+ 10Ω 最高の性能を得るためには、 ソース・インピーダンスを各入 力について100Ω以下とすることが推奨されます。 ソース・イン ピーダンスは差動入力で整合していなければなりません。整 合が悪いと、 より大きな偶数次高調波（特に第2高調波） を生 じる結果となります。 入力ドライブ回路 入力フィルタリング ADC入力の1次RCローパスフィルタは2つの役割を果たしま す。 すなわち、入力回路からのノイズを制限し、ADC S/Hスイッ チングの影響を遮断します。LTC2208は、DCから700MHzまで の非常に広い帯域に対応するS/H回路を持っており、 さまざま な用途に使用することができます。 したがって、 ひとつのRCフィ ルタだけを推奨することはできません。 T1 LTC2208 8.2pF 35Ω 8.2pF 0.1µF 10Ω T1 = MA/COM ETC1-1T RESISTORS, CAPACITORS ARE 0402 PACKAGE SIZE EXCEPT 2.2µF 35Ω 5Ω AIN– 8.2pF 2208 F03 図3. トランスを使用したシングルエンド入力から 差動入力への変換。推奨入力周波数は5MHzから 100MHzまで 2208fc 19 LTC2208 アプリケーション情報 図4aは、伝送線路バラン・トランスを使用したトランス結合を 示しています。 このタイプのトランスは、 磁束組み合わせ方式の センタータップ・トランスよりもはるかに優れた高周波応答性 とバランスを備えています。 グランドと入力側1次側端子には カップリング・コンデンサを追加し、2次側端子に1.25Vのバイ アス電圧をかけられるようにします。図4bも同じ回路ですが、 よ り高い入力周波数に適したコンポーネントを使用しています。 リファレンス回路の動作 図6はLTC2208のリファレンス回路を示したもので、2.5Vバン ドギャップ・リファレンス、 プログラマブル・ゲインアンプ、およ び制御回路で構成されています。LTC2208のリファレンス回 路動作には、内部リファレンス、1.25V外部リファレンス、 また VCM HIGH SPEED DIFFERENTIAL AMPLIFIER VCM 0.1µF ANALOG INPUT 25Ω 0.1µF 5Ω AIN+ 10Ω T1 1:1 25Ω 0.1µF 10Ω T1 = MA/COM ETC1-1-13 RESISTORS, CAPACITORS ARE 0402 PACKAGE SIZE EXCEPT 2.2µF 4.7pF 5Ω AIN– 4.7pF 25Ω 0.1µF T1 1:1 0.1µF 25Ω T1 = MA/COM ETC1-1-13 RESISTORS, CAPACITORS ARE 0402 PACKAGE SIZE EXCEPT 2.2µF 12pF 2208 F05 図5. 差動アンプを使用したDC結合入力 AIN+ LTC2208 2.2pF 5Ω AIN– 25Ω 2208 F04a 2.2µF 5Ω LTC2208 12pF AMPLIFIER = LTC6600-20, LTC1993, ETC. VCM ANALOG INPUT – – LTC2208 AIN+ 25Ω + CM 4.7pF 図4a. 伝送線路バラン・トランスの使用。 推奨入力周波数は100MHzから250MHzまで 0.1µF + ANALOG INPUT 2.2µF 2.2µF AIN– 2.2pF は2.5V外部リファレンスという3つのモードがあります。 内部リ ファレンスを使用するには、SENSEピンをV DDに接続します。 外部リファレンスを使用するには、SENSE入力ピンに1.25Vま たは2.5Vの基準電圧をかけます。SENSEピンに1.25Vまたは 2.5Vの電圧をかけると、 いずれの場合もフルスケールレンジ は2.25VP-Pとなります （PGA = 0）。入力ドライブ回路のコモン モード・バイアス用には1.25VのV CM出力を使用します。VCM 出力には外部バイパス・コンデンサが必要です。 このコンデン サは内部回路と外部回路のための高周波低インピーダンスの グランド・パスを形成するとともに、 リファレンス用の補償コン デンサにもなります。 このコンデンサがないとリファレンスが安 定しません。安定性を得るために必要な最小値は2.2µFです。 2208 F04b 図4b. 伝送線路バラン・トランスの使用。 推奨入力周波数は250MHzから500MHzまで 直接結合回路 図5は、 シングルエンド入力信号を差動入力信号に変換する 差動アンプの使用例を示したものです。 この方法の利点は低 周波入力応答性能が得られることですが、 あらゆるオペアン プや閉ループアンプで利得帯域幅が制限されるため、高周波 入力におけるADC SFDRが制限されます。 さらに、広帯域オペ アンプや差動アンプでは、 ノイズが大きくなる傾向があります。 結果として、ADC入力の前段階でノイズ帯域を制限しない限 り、SNRが低下します。 TIE TO VDD TO USE INTERNAL 2.5V REFERENCE OR INPUT FOR EXTERNAL 2.5V REFERENCE OR INPUT FOR EXTERNAL 1.25V REFERENCE RANGE SELECT AND GAIN CONTROL INTERNAL ADC REFERENCE SENSE PGA 2.5V BANDGAP REFERENCE VCM BUFFER 1.25V 2.2µF 図6. リファレンス回路 2208 F06 2208fc 20 LTC2208 アプリケーション情報 内部プログラマブル・ゲインアンプは、ADCの内部基準電圧を 生成します。 このアンプのセトリング要求は非常に厳密で、外 部的な用途に使用することはできません。 ジッタが大きく影響するアプリケーション （高入力周波数） に おいては、以下の事項を考慮に入れる必要があります： SENSEピンは、定格値である2.5Vまたは1.25V外部リファレン ス入力の 5%でドライブできます。 この調整範囲は、ADCゲイ ン誤差やその他のシステムゲイン誤差をトリムするために使用 できます。 内部リファレンスを選択する場合は、 コンバータにで きるだけ近い位置でSENSEピンとVDDを接続する必要があり ます。SENSEピンを外部からドライブする場合は、1µFのセラ ミックコンデンサを使用してデバイスにできるだけ近い位置で グランドにバイパスしてください。 2. できるだけ大きい振幅を使用し、 トランス結合を使用する場 合は巻数比を大きくして振幅を大きくする。 VCM 1.25V 2.2µF 3.3V 1µF 2 LTC1461-2.5 4 6 SENSE LTC2208 1. 差動ドライブを使用する。 3. ADCのクロックに固定周波数の正弦波信号を使用する場 合は、 エンコード信号にフィルタをかけて広帯域ノイズを減 らす。 4. どんな結合ノイズもコモンモード・ノイズとして両方の入力 に現れるように両方のエンコード入力の容量と直列抵抗器 のバランスを取る。 エンコード入力のコモンモード・レンジはVDDに対して1.2V です。 シングルエンド・ドライブの場合、各入力はグランドから VDDまでドライブされます。 2.2µF 図7. 外部2.5Vリファレンスを 使用した2.25VレンジADC PGAピン PGAピンは、ADCフロントエンド用の2つのゲイン設定を選 択するのに使用します。PGA = 0を選択すると入力レンジは 2.25VP-Pとなり、PGA = 1を選択すると入力レンジは1.5VP-Pと なります。2.25V入力レンジを選ぶと最良のSNRが得られます が、入力周波数が100MHzを超えると歪みが大きくなります。 入力周波数が高いアプリケーションでは入力レンジを低くす れば歪みを改善できますが、SNRは1.8dB悪化します。標準的 性能曲線の項を参照してください。 エンコード入力のドライブ LTC2208のノイズ性能はアナログ入力の質に左右されます が、 エンコード信号の品質も大きく影響します。 エンコード入 力は差動方式でドライブすることを前提としていますが、 これ は主にコモンモードにおけるノイズ源への耐性を向上させるこ とが目的です。各入力は、6kの抵抗器を介して1.6Vバイアスに バイアスされます。バイアス抵抗器はトランスが結合されたド ライブ回路のDC動作点を設定し、 シングルエンド・ドライブ回 路のロジックしきい値を設定します。 エンコード信号に何らかのノイズがあるとアパーチャジッタが増 大し、 本来のADCアパーチャジッタにRMSの形で加わります。 VDD LTC2208 2208 F07 TO INTERNAL ADC CLOCK DRIVERS 1.6V VDD 6k ENC+ VDD 1.6V 6k ENC– 2208 F08a 図8a. 等価エンコード入力回路 0.1µF ENC+ T1 50Ω 8.2pF 0.1µF LTC2208 100Ω 50Ω 0.1µF ENC– 2208 F08b T1 = MA/COM ETC1-1-13 RESISTORS AND CAPACITORS ARE 0402 PACKAGE SIZE 図8b. トランスドライブ・エンコード 2208fc 21 LTC2208 アプリケーション情報 LTC2208のサンプル・レートの下限は、サンプル＆ホールド 回路のドループによって決まります。 このADCのパイプライン アーキテクチャは、小容量コンデンサへのアナログ信号の保 存に依存しています。接合リークはコンデンサの放電を招きま す。LTC2208の最小動作周波数仕様は1Mspsです。 ENC+ VTHRESHOLD = 1.6V 1.6V ENC– LTC2208 0.1µF 2208 F09 図9. シングルエンドENCドライブ、 低ジッタの場合は推奨できない デジタル出力 3.3V MC100LVELT22 3.3V 130Ω Q0 130Ω ENC+ D0 ENC– LTC2208 Q0 83Ω 83Ω 2208 F10 図10. CMOS-PECL変換器を使用するENCドライブ 最大および最小エンコード・レート LTC2208の最大エンコード・レートは130Mspsです。ADCを正 しく差動させるには、 エンコード信号のデューティ・サイクルが 50%（ 5%） でなければなりません。ADC内部回路に十分なセ トリング時間を与えて正しく作動させるには、半サイクルごと に少なくとも3.65nsの時間が必要です。 トランスを使用したり PECLやLVDSなどの対称差動ロジックを使用したりする差動 正弦波ドライブにおいては、 デューティ・サイクルを正確に50% にするのは簡単です。 しかし、 シングルエンドのENCODE信号 を使用する場合は、立ち上がり時間と立ち下がり時間が非対 称だと50%のデューティ・サイクル実現は困難です。 入力クロックのデューティ・サイクルが50%でない場合は、 オプ ションのクロック・デューティ・サイクル・スタビライザを使用す ることができます。 この回路は、ENCピンの立ち上がりエッジ を使用してアナログ入力をサンプリングします。ENCの立ち下 がりエッジは無視され、 フェーズロック・ループによって内部 立ち下がりエッジが生成されます。入力クロックのデューティ・ サイクルは30%∼70%の範囲で変動することがありますが、 ク ロック・デューティ・サイクル・スタビライザは内部デューティ・ サイクルを常に50%に保ちます。長時間にわたってクロックが オフになった場合、 デューティ・サイクル・スタビライザ回路は、 PLLを入力クロックにロックさせるために100クロックサイクル を必要とします。 クロック・デューティ・スタビライザを使用す るには、外部抵抗器を使用してMODEピンを1/3V DDまたは 2/3VDDに接続しなければなりません。 デジタル出力モード LTC2208は4種類のデジタル出力モードで使用できます。 すな わち、標準LVDS、低電力LVDS、 フルレートCMOS、 デマルチ プレクスCMOSです。動作モードはLVDSピンで選択します。 このピンには、0、1/3VDD、2/3VDD、VDDを基準値とする4つの 論理入力レベルがあります。1/3VDDおよび2/3VDDのロジック・ レベルは、外部抵抗器分圧器を使用して設定できます。表1に LVDSピンのロジック・ステートを示します。 表1. LVDSピンの機能 LVDS 0V(GND) 1/3VDD デジタル出力モード フルレートCMOS デマルチプレクスCMOS 2/3VDD 低電力LVDS VDD LVDS デジタル出力バッファ （CMOSモード） 図11は、 フルレートまたはデマルチプレクスCMOSモードにお けるシングル出力バッファの等価回路です。各バッファには OVDDとOGNDによって電源が供給され、ADC電源とグランド からは分離されています。 出力ドライバ内に追加されたNチャ ンネルトランジスタにより、低電圧での使用も可能です。出力 と直列に接続された内部抵抗器により、外部回路に対する出 力は50Ωの抵抗器を介した形になるので、外部ダンピング抵 抗器は不要です。 あらゆる高速/高分解能コンバータ同様、 デジタル出力負荷は 性能に影響を与えます。LTC2208のデジタル出力でドライブ する容量性負荷は、 デジタル出力と敏感な入力回路との間に おける干渉を避けるために、 できるだけ小さくしなければなり ません。 出力は、ALVCH16373 CMOSラッチなどのデバイスに よってバッファする必要があります。 フルスピード動作において は、容量性負荷を10pF未満に抑えなければなりません。 出力 と直列に接続した抵抗器を使用できますが、ADCはチップ上 に43Ωの直列抵抗器を持っているので必ずしもその必要はあ りません。 2208fc 22 LTC2208 アプリケーション情報 デジタル出力からの干渉を少なくするには、OVDD電圧を低く 抑えるのも有効な方法です。 LTC2208 VDD OVDD 0.5V TO 3.6V VDD 0.1µF OVDD DATA FROM LATCH PREDRIVER LOGIC TYPICAL DATA OUTPUT 43Ω OGND 2208 F11 図11. デジタル出力バッファの等価回路 デジタル出力バッファ （LVDSモード） 図12は、LVDS出力ペアの等価回路を示したものです。OUT＋ からOUT へ、 あるいはその逆方向へ3.5mAの電流が流れ、 これによってLVDSレシーバの100Ω終端抵抗器両端に 350mVの差動電圧が発生します。 フィードバック・ループは、 コ モンモード出力電圧を1.20Vに調整します。正しい動作を維持 するには、信号が使われていない場合でも （OF＋/OFまたは CLKOUT＋/CLKOUTなど）外部100Ω終端抵抗器を使用し て各LVDS出力ペアを終端しなければなりません。 ノイズを最 小限に抑えるために、各LVDS出力ペアのPCボードのトレース は互いに近づけて配置する必要があります。 また、 クロックの 歪みを最小限に抑えるために、 すべてのLVDS PCボードのト レースを概ね同じ長さにする必要があります。 低電力LVDSモードでは差動出力間に1.75mAの電流が流 れるので、LVDSレシーバの100Ω終端抵抗器には 175mV の電圧がかかります。 出力コモンモード電圧は1.20Vで、標準 LVDSモードと同じです。 データフォーマット LTC2208パラレル・デジタル出力には、 オフセット・バイナリ・ フォーマットあるいは2の補数フォーマットを選択できます。 フォーマットの選択はMODEピンで行います。 このピンには、 0、 2/3VDD、 VDDを基準値とする4つの論理入力レベルが 1/3VDD、 あります。1/3VDDおよび2/3VDDのロジック・レベルは、外部抵 抗分圧器を使用して設定できます。 表2に、 MODEピンのロジッ ク・ステートを示します。 表2. MODEピンの機能 MODE 出力フォーマット 0(GND) オフセット・バイナリオフ 1/3VDD オフセット・バイナリオフ オン 2/3VDD 2の補数 オン VDD 2の補数 オフ LTC2208 クロック・デューティ・ サイクル・スタビライザ オフ OVDD 3.3V 3.5mA 0.1µF VDD VDD OVDD 43Ω DATA FROM LATCH PREDRIVER LOGIC 10k 10k OVDD 100Ω LVDS RECEIVER 43Ω 1.20V + – OGND 2208 F12 図12. LVDSモードの等価出力バッファ 2208fc 23 LTC2208 アプリケーション情報 オーバーフロー・ビット オーバーフロー出力ビット （OF） は、 コンバータがオーバーレン ジあるいはアンダーレンジになったことを知らせます。CMOS モードでOFAピンがロジック H を出力した場合はAデータ バスのオーバーフローまたはアンダーフローを、OFBピンがロ ジック H を出力した場合はBデータバスのオーバーフローを 示しています。LVDSモードでは、OF＋/OFピンが差動ロジッ ク H を出力した場合は、オーバーフローまたはアンダーフ ロー状態が発生したことを示しています。 の他すべてのビットの間に排他的論理和を適用します。LSB、 OF、 およびCLKOUT出力は影響を受けません。 出力ランドマ イザ機能はRANDピンが H になるとアクティブになります。 CLKOUT OF 出力クロック ADCはエンコード入力に遅延をかけることができ、 デジタル出 力CLKOUTとして使用可能です。CLKOUTピンは、 コンバー タ・データとデジタル・システムを同期させるために使用でき ます。正弦波エンコードを使用する場合はこの処理が必要で す。 どちらのCMOSモードでも、CLKOUTAの立ち下がり時と CLKOUTBの立ち上がり時にAバスデータが更新されます。 デ マルチプレクスCMOSモードでは、CLKOUTAの立ち下がり時 とCLKOUTBの立ち上がり時にBバスデータが更新されます。 フルレートCMOSモードではAデータバスだけがアクティブで、 CLKOUTAの立ち上がりエッジまたはCLKOUTBの立ち下が りエッジにデータをラッチできます。 デマルチプレクスCMOSモードでは、 エンコード信号の1/2の 周波数でCLKOUTAとCLKOUTBが切り替わります。Aバスも Bバスも、CLKOUTAの立ち上がりエッジまたはCLKOUTBの 立ち下がりエッジにラッチできます。 デジタル出力ランドマイザ 場合によっては、ADCデジタル出力からの干渉が避けられな いこともあります。 デジタル出力からの干渉の多くは、容量結 合や誘導結合、 あるいはグランド・プレーンを介した結合によ るものです。結合要素がわずかなものであったとしても、ADC の出力スペクトルには、 はっきりとした不要トーンが生じること があります。 チップ外へ送られる前にデジタル出力をランダム 化すればこのような不要トーンもランダム化することができ、 ノ イズフロアのわずかな増加と引き換えに不要トーンの振幅を 大幅に減少させることができます。 デジタル出力は、LSBと他のすべてのデータ出力ビットとの間 に排他的論理和を適用することによって 「ランダム化」 されま す。 デコードの場合は逆の操作を行います。 すなわち、LSBとそ CLKOUT OF D15 D15/D0 D14 D2 D14/D0 • • • D2/D0 D1 RAND = HIGH, SCRAMBLE ENABLED D1/D0 RAND D0 D0 2208 F13 図13. デジタル出力ランドマイザの等価回路 出力ドライバの電源 別個の出力電源とグランド・ピンを使用すれば、 出力ドライバ をアナログ回路から分離することができます。デジタル出力 バッファの電源OV DDは、 ドライブされるロジックと同じ電源 に接続する必要があります。 たとえばコンバータが1.8V電源 を使用するDSPをドライブする場合は、 これと同じ1.8V電源 にOVDDを接続します。CMOSモードでは、OVDDの電源に最 大3.6Vまでの任意のロジック電圧を使用できます。OGNDの 電源には、 グランドから1Vまでの任意の電圧を使用すること ができますが、OVDDよりも低い値でなければなりません。 ロ ジック出力は、OGNDからOVDDまでの範囲でスイングします。 LVDSモードでは、 OVDDを3.3V電源に、 OGNDをGNDに接続 する必要があります。 2208fc 24 LTC2208 アプリケーション情報 内部ディザー LTC2208は極めて線形性の高い伝達関数を備えた16ビット ADCですが、入力レベルが低い場合は、伝達関数にわずかで も不完全な点があれば不要なトーンが発生します。伝達関数 のわずかな誤差は、通常、ADC要素の不整合によって生じま す。 オプションの内部ディザーモードを有効にすればADC伝 達曲線の入力箇所をランダム化できるので、低信号レベル時 のSFDRを改善できます。 PC BOARD FPGA CLKOUT OF D15/D0 D15 LTC2208 図15に示すように、サンプル＆ホールドアンプの出力は、 ディ ザーDACの出力が加算されます。 ディザーDACはロングシー ケンス擬似乱数ジェネレータによってドライブされ、 ディザー DACに送られる乱数はADCの結果からも減じられます。 ディ ザーDACがADCに対して正確に較正されていれば、 ディザー 信号が出力上に現れることはほとんどありません。漏れ出た ディザー信号はホワイトノイズとして現れます。 ディザーDAC は、 ディザーオフ時のノイズフロアを基準としたADCのノイズフ ロア増加が0.5dB未満となるように較正されています。 D14/D0 D14 • • • D2/D0 D2 D1/D0 D1 D0 D0 2208 F14 図14. スクランブル化されたデジタル出力のスクランブル解除 LTC2208 AIN+ ANALOG INPUT AIN– 16-BIT PIPELINED ADC CORE S/H AMP CLOCK/DUTY CYCLE CONTROL DIGITAL SUMMATION PRECISION DAC CLKOUT OF D15 • • • D0 OUTPUT DRIVERS MULTIBIT DEEP PSEUDO-RANDOM NUMBER GENERATOR 2208 F15 ENC + ENC – DITH DITHER ENABLE HIGH = DITHER ON LOW = DITHER OFF 図15. 内部ディザー回路の等価ブロック図 2208fc 25 LTC2208 アプリケーション情報 グランドとバイパス LTC2208を使用するには、 きれいで切れ目のないグランド・プ レーンを持つプリント基板が必要です。 内部グランド・プレー ンを持つ多層ボードの使用を推奨します。LTC2208のピンア ウトはフロースルー・レイアウト用に最適化されているので、入 力とデジタル出力の間の相互作用が最小限に抑えられていま す。 プリント基板のレイアウトは、 デジタル信号線とアナログ信 号線をできるだけ離すようにしなければなりません。特に、 デ ジタルトラックをアナログ信号トラックの横やADCの下を通 さないように注意する必要があります。 VDD、VCM、 およびOVDDの各ピンには、高品質のセラミック・ バイパス・コンデンサを使用してください。バイパス・コンデン サは、 できるだけピンの近くに置かなければなりません。 ピン とバイパス・コンデンサを接続するトレースは、 できるだけ短 く、 かつ幅広くする必要があります。 LTC2208の差動入力は平行にして互いの間隔を小さくしま す。入力トレースは、容量とノイズピックアップを最小限に抑え るために、 できるだけ短くする必要があります。 熱伝達 LTC2208のほとんどの発生熱は、 ダイから底面側の露出パッド を通って放出されます。 良好な電気的性能と熱的性能を得る ためには、 プリント基板上のグランドされた大きなパッドに露 出パッドを半田付けする必要があります。露出パッドとすべて のグランド・ピンは、十分な面積とできる限り多くのビアを持つ グランド・プレーンに接続することが重要です。 2208fc 26 LTC2208 アプリケーション情報 第１層 部品面 第２層 GNDプレーン 2208fc 27 LTC2208 アプリケーション情報 第３層 GND 第４層 GND 2208fc 28 LTC2208 アプリケーション情報 第５層 GND 第６層 底面 2208fc 29 LTC2208IUP LTC2208IUP-14 LTC2208IUP-14 DC996B-B DC996B-C DC996B-D U2 LTC2208IUP DC996B-A TP2 PWR GND TP5 3.3V 14 14 16 16 BITS 5 3 1 C1 0.01µF ASSEMBLY * VERSION TABLE C10 8.2pF R36 R44 86.6Ω 86.6Ω L1 56nH R45 86.6Ω 1.8pF 4.7pF 1.8pF 4.7pF C8 3.9pF 8.2pF 3.9pF 18nH 56nH 18nH L1 56nH 8.2pF 6 4 2 VCC VCC 43.2 86.6 43.2 86.6 182 86.6 182 86.6 R45 C4 8.2pF R4 5.1Ω R5 5.1Ω OFF RUN T2 R8 1000Ω GND VDD J2 MODE R6 1000Ω ON DITHER SHDN WBC1-1LB MABAES0060 WBC1-1LB MABAES0060 5 3 1 5 3 J3 R13 100Ω C17 2.2µF 6 4 2 6 4 2 R27 10Ω C8 4.7pF R28 10Ω R14 1000Ω R12 33.2Ω R11 33.2Ω C13 2.2µF VCC R10 10Ω 1 R15 100Ω TP1 EXT REF R36, 44 R1 49.9Ω R2 49.9Ω C5 0.01µF C7 0.01µF C12 0.1µF T1 MABA-007159- T2 000000 • • C9-10 J9 AUX PWR CONNECTOR C3 0.01µF • • J7 ENCODE C2 T3 CLOCK 0.01µF ETC1-1-13 C8 8.2pF C6 0.01µF • • J5 AIN R7 1000Ω 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 64 VDD16 VDD15 GND14 ENCN ENCP GND11 GND10 AINN AINP GND7 VDD6 VDD5 GND VCM GND2 SENSE 4 3 2 1 17 R9 10Ω R37 100Ω 62 63 PGA VDD17 61 RAND 5 R3 DNP GND VDD 59 C15 0.1µF DOUT– GND VCC DOUT+ GND EN RIN+ U5 FIN1101K8X R41 100Ω RIN– 18 GND18 60 MODE 19 SHDN 20 LVDS DITH 58 OF+ D0– 21 J4 57 5 6 7 8 ON OFF 6 4 2 U2 LTC2208IUP 24 OF– 56 D1+ 25 3 26 D0+ 22 D15+ D1– 23 D15– 55 D14+ D2– 53 54 R16 100Ω D14– D2+ 52 D13+ 27 D3– 51 D13– 27 D3+ 50 D12+ D4– 49 C14 4.7µF D8– D8+ D9– D9+ D10 – D10+ D11– D11+ C22 0.1µF C20 0.1µF D5– D5+ D8– D8+ D7– D7+ CLKOUT– CLKCOUT+ R42 FERRITE BEAD 29 D12– D4+ 30 OGND50 OGND31 31 OVDD49 OVDD32 32 1 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 C24 4.7µF R43 FERRITE BEAD 65 C38 4.7µF 3.3V C34 0.1µF C35 0.1µF C36 0.1µF C28 0.1µF C29 0.1µF C30 0.1µF C31 0.1µF C32 0.1µF R40 100Ω R39 100Ω R38 100Ω R35 100Ω R34 100Ω R33 100Ω R32 100Ω R31 100Ω R30 100Ω R23 100Ω R22 100Ω R21 100Ω R20 100Ω R19 100Ω R18 100Ω R17 100Ω 20 21 18 19 16 17 14 15 10 11 8 9 6 7 4 5 3 22 27 46 13 20 21 18 19 16 17 14 15 10 11 8 9 6 7 4 5 3 22 27 46 13 3.3V 12 25 26 47 48 I8N I8P I7N I7P I6N I6P I5N I5P I4N I4P I3N I3P I2N I2P I1N I1P EN12 EN34 EN58 EN78 EN 41 40 39 38 35 34 33 32 31 30 29 28 O4N O4P O5N O5P O6N O6P O7N O7P O8N O8P 3.3V I8N I8P I7N I7P I6N I6P I5N I5P I4N I4P I3N I3P I2N I2P I1N I1P EN12 EN34 EN58 EN78 EN O8N O8P O7N O7P O6N O6P O5N O5P O4N O4P U4 O3N FIN1108 O3P O2N O2P O1N O1P 29 28 31 30 33 32 35 34 39 38 41 40 43 42 45 44 43 42 O2N O2P 5 44 O3N U3 FIN1108 O3P O1N O1P VC1 VC2 VC3 VC4 VC5 VE1 VE2 VE3 VE4 VE5 1 2 23 36 37 12 25 26 47 48 VC1 VC2 VC3 VC4 VC5 VE1 VE2 VE3 VE4 VE5 30 1 2 23 36 37 VCC C26 0.1µF C25 0.1µF C16 0.1µF C18 OPT C19 OPT 56 58 60 62 64 66 68 70 72 74 76 78 80 82 84 86 88 90 92 94 96 98 100 4 GND VCC 8 ARRAY EEPROM U1 24LC02ST R24 100k 55 57 59 61 63 65 67 69 71 73 75 77 79 81 83 85 87 89 91 93 95 97 99 R29 4990Ω 3.3V A0 A2 A1 6DA WP 1 2 3 7 5 6 C27 0.1µF 6CL MEC8-150-02-L-D-EDGE_CONNRE-DIM J1E J1O 2 1 4 3 6 5 8 7 10 9 12 11 14 13 16 15 18 17 20 19 22 21 24 23 26 25 28 27 30 29 32 31 34 33 36 35 38 37 40 39 42 41 44 43 46 45 48 47 50 49 52 51 54 53 2208 F16 R26 4990Ω R25 4990Ω LTC2208 アプリケーション情報 2208fc LTC2208 パッケージ UPパッケージ 64ピン・プラスチックQFN （9mm 9mm） (Reference LTC DWG # 05-08-1705 Rev C) 0.70 ±0.05 7.15 ±0.05 7.50 REF 8.10 ±0.05 9.50 ±0.05 (4 SIDES) 7.15 ±0.05 パッケージの外形 0.25 ±0.05 0.50 BSC 推奨半田パッド・ピッチおよび寸法 半田付けされない領域には半田マスクを使用する 9 .00 ± 0.10 (4 SIDES) 0.75 ± 0.05 R = 0.10 TYP R = 0.115 TYP 63 64 0.40 ± 0.10 ピン1トップマーク （Note 5参照） 1 2 ピン1 面取り C = 0.35 7.50 REF (4-SIDES) 7.15 ± 0.10 7.15 ± 0.10 (UP64) QFN 0406 REV C 0.200 REF NOTE： 1. 図はJEDECパッケージ・アウトラインMO-220バリエーションWNJR-5に適合。 2. すべての寸法はミリメートル。 3. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。 モールドのバリは （もしあれば） 各サイドで0.20mmを超えないこと。 4. 露出パッドは半田メッキとする。 5. 網掛けの部分はパッケージのトップとボトムのピン1の位置の参考に過ぎない。 6. 図は実寸とは異なる。 0.25 ± 0.05 0.00 – 0.05 0.50 BSC 底面図―露出パッド 2208fc リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負い ません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資 料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。 31 LTC2208 関連製品 製品番号 概要 備考 LTC1747 12ビット、80MSPS ADC SNR 72dB 、SFDR 87dB、48ピンTSSOPパッケージ LTC1748 14ビット、80Msps ADC SNR 76.3dB、SFDR 90dB、48ピンTSSOPパッケージ LTC1749 12ビット、80Msps広帯域ADC アンダーサンプリングの場合は最大500MHz、SFDR 87dB LTC1750 14ビット、80Msps広帯域ADC アンダーサンプリングの場合は最大500MHz、SFDR 90dB LT1993 高速差動オペアンプ 600MHz BW、70MHzで歪み75dBc LTC2202 16ビット、10MSPS ADC 150mW、SNR 81.6dB、SFDR 100dB LTC2203 16ビット、25MSPS ADC 230mW、SNR 81.6dB、SFDR 100dB LTC2204 16ビット、40Msps ADC 470mW、SNR 79dB、SFDR 100dB LTC2205 16ビット、65Msps ADC 530mW、SNR 79dB、SFDR 100dB LTC2206 16ビット、80Msps ADC 725mW、SNR 77.9dB、SFDR 100dB LTC2207 16ビット、105Msps ADC 900mW、SNR 77.9dB、SFDR 100dB LTC2208 16ビット、130Msps ADC 1250mW、SNR 77.7dB、SFDR 100dB LTC2220 12ビット、170Msps ADC 890mW、SNR 67.5dB、9mm x 9mm QFNパッケージ LTC2220-1 12ビット、185Msps ADC 910mW、SNR 67.5dB、9mm x 9mm QFNパッケージ LTC2249 14ビット、65Msps ADC 230mW、SNR 73dB、5mm x 5mm QFNパッケージ LTC2250 10ビット、105Msps ADC 320mW、SNR 61.6dB、5mm x 5mm QFNパッケージ LTC2251 10ビット、125Msps ADC 395mW、SNR 61.6dB、5mm x 5mm QFNパッケージ LTC2252 12ビット、105Msps ADC 320mW、SNR 70.2dB、5mm x 5mm QFNパッケージ LTC2253 12ビット、125Msps ADC 395mW、SNR 70.2dB、5mm x 5mm QFNパッケージ LTC2254 14ビット、105Msps ADC 320mW、SNR 72.5dB、5mm x 5mm QFNパッケージ LTC2255 14ビット、125Msps ADC 395mW、SNR 72.4dB、5mm x 5mm QFNパッケージ LTC2299 デュアル14ビット、80Msps ADC 445mW、SNR 73dB、9mm x 9mm QFNパッケージ LT5512 DC-3GHz高信号レベル・ダウンコンバータ・ミキサ 3GHzまでDC、21dBm IIP3、LOバッファ内蔵 LT5514 超低歪みデジタル制御利得のIFアンプ/ADCドライバ 450MHz BW 1dB、47dB OIP3、 デジタル利得制御1.5dB/ステップで10.5dB∼33dB LT5522 600MHz∼2.7GHz高直線性ダウンコンバータ・ミキサ 4.5V∼5.25V電源、900MHzで25dBm IIP3、NF = 12.5dB、 50ΩシングルエンドRFおよびLOポート 2208fc 32 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03-5226-7291 FAX 03-5226-0268 www.linear-tech.co.jp ● ● LT 0909 REV C • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2005