学 位 論 文 の 審 査 要 旨 学位論文申請者氏名：SHAIFUL

平成２７年２月２日
学
位
論
文
の
審
査
要
旨
学位論文申請者氏名：SHAIFUL NIZAM BIN MOHYAR
論 文 題 目 ： Digital Algorithms for Linearity Improvement of
Current-Steering Digital-to-Analog Converter
（和訳）（電流型デジタルアナログ変換回路の線形性向上デジタルアルゴリズムの研究）
論文の概要及び判定理由
高速成長している通信機器市場による高速高精度デジタルアナログ変換器(DAC)の需要
は大幅に上昇している。デジタルエレクトロニクス CMOS 技術の進歩の恩恵にも関わらず、
社会ではより高速で安価な、高信頼性の通信技術の要求に伴い、DAC ブロックの設計がま
すます複雑になっている。シリコン チップの小面積化、高速サンプリングかつ高分解能な
電流源 DAC アーキテクチャは、広範囲で使用されている。２進加重、単項加重およびセ
グメント化された電流源による電流 DAC は、理想的にはミスマッチのない電流源の組み
合わせによって構成される。しかし、DAC パフォーマンスは、ランダムおよびグラデーシ
ョンの電流源ミスマッチ、コードおよび電圧依存性による有限な出力インピーダンス、非
線形な整定時間、電荷注入およびスイッチのタイミングエラーなど多くの非線形メカニズ
ムの要因で制限されてしまう。本論文では、これら要因による DAC 非直線性の補正技術の
研究成果を示す。特に、電流源 DAC のミラー電流源間でのしきい値電圧の差による静的お
よび動的パフォーマンスの低下の改善法を示した。
電流源 DAC のデジタル的校正手法として、二つのアルゴリズムの「スイッチ切り替えポ
スト調整(SSPA)と一つの要素シフト(OES)の組合せ」と「電流源の三段階の並替え(3S-CS:
3-Stage Current Source Sorting)」を提案した。
(1)第一
第一の提案
の提案アルゴリズム
アルゴリズム:アナログコンパレータを付加することで電流源の電流値を測
第一
の提案
アルゴリズム
定し、レジスタに格納する。校正手法を使用して、最適なスイッチング順番情報を取得す
る。さらに各時計サイクルに対して、要素の始点からー個要素をシフトするアルゴリズム
と組み合わせる。10 ビット単項加重電流源の電流ステアリング DAC アーキテクチャを採
用して、提案した SSPA と OES の組み合わせアルゴリズムの有効性を検証した。提案手
法をシミュレーションによって、サンプリング周波 fs 、409.6 MHz、入力周波数 fin 、143.3
MHz と正規分布によって生成されたランダムな誤差の標準偏差、0.06 A で、82 dBc の
SFDR レベルを取得した。従来方式単項加重電流源の電流ステアリング DAC と比較し、
提案手法を用いた場合では、24 dB 改善が検証された。
(2)第二の提案
第二の提案アルゴリズム
3S-CS デ
第二の提案アルゴリズム:不一致の低減手法開発研究の延長として、開発した
アルゴリズム
ジタルアルゴリズムを半単項加重電流源の電流源 DAC アーキテクチャに適用した。デジ
タル電流測定回路を導入し、従来使用されたアナログコンパレータと交換し、測定された
電流値をレジスタに格納する。以前の測定方法では、正確な測定値が高精度アナログコン
パレータに大きく依存していた。一方、新しい方法では、測定した電流値がカウンターの
数に変換された。アナログコンパレータと比較すると、よりシンプルで簡単に操作できる。
さらに、「クロック ツリー」と呼ばれ、良いバランスのルーティングレイアウトができ、
電流源セルとスイッチ及び電流源―負荷抵抗間での伝搬遅延差の効果も低減することが
できる。ミラー構造における不一致しきい値電圧によるエラーと仮定し、ランダムの静的
な不一致の影響を減らすことで提案手法の有効性を確認するため、MATLAB でシミュレー
ションを行った。12 ビットの半単項電流ステアリング DAC でサンプリング周波数 fs、819.2
MHz、入力周波数 fin、12.8 MHz および正規分布の標準偏差、0.001 A から 0.25 A までの
ランダムエラーで分析した。シミュレーション結果より 95 dBc の SFDR が得られた。従
来の単項加重の温度計符号化スイッチング方式での電流ステアリング DAC アーキテクチ
ャを用いたものと比較し、17 dB 以上の改善であった。同じ半分単項加重電流源の電流ス
テアリング DAC アーキテクチャと比較すると、SFDR の値は校正前に得られた値より 10
dB 改善された。
結論として、電流源 DAC において、提案した二つの方法で電流源を再編成や並替えス
イッチの選択により、ランダムな不一致エラーを効果的に補償することができた。これら
の校正技術を実装するためには、提案手法 I ではアナログコンパレータが一つのみ必要に
なり、提案手法 II ではデジタル校正回路のみが必要のため、低電圧 CMOS プロセスでの
設計に最適と言える。シミュレーション結果では、これらの校正技術がランダムな不一致
のエラーを補償することというで優れた性能を示した。
以上のように、本論文では通信機器分野においてますますの性能向上が要求される高速
高精度デジタルアナログ変換器の、デジタル的校正手法による性能向上技術に貢献できる
工学的価値の高い研究成果であり、また学位論文申請者は最終試験においても十分な学識
を示したので、博士（工学）の学位に値するものと判定した。
審査年月日
平２７年２月２日
教授
教授
客員教授
准教授
教授
本島
安達
小堀
弓仲
小林
審査委員
主査
副査
副査
副査
副査
群馬大学大学院理工学府
群馬大学大学院理工学府
群馬大学大学院理工学府
群馬大学大学院理工学府
群馬大学大学院理工学府
邦行
定雄
康功
康史
春夫
印
印
印
印
印
関連論文
1. 著者名 S. N. Mohyar, M. Murakami, A. Motozawa, H. Kobayashi,
O. Kobayashi, T. Matsuura
論文題目 SFDR Improvement Algorithms for Current-Steering DACs
（和訳） (デジタル信号処理を用いた電流源による変換器の SFDR 向上)
雑誌名 Key Engineering Materials, 2015 年 3 月（掲載決定）
参考論文
1. 著者名 M. Li, Y. Kobori, F. Zhao, Q. Zhu, Z. Nosker, S. Wu, S. N. Mohyar,
H. Kobayashi, N. Takai
論文題目 Single-Inductor Dual-Output DC-DC Converter Design with
Exclusive Control
（和訳） (排他制御を用いた単一インダクタ２出力 DC-DC 変換回路の設計)
雑誌名 Key Engineering Materials, 2015 年 3 月（掲載決定)
2. 著者名 S. N. Mohyar, H. Kobayashi
論文題目 Digital Calibration Algorithm for Half-Unary Current-Steering DAC
for Linearity Improvement
（和訳） (半値電流源を用いた DA 変換器の線形性向上のためのデジタル校正
アルゴリズム)
雑誌名
Proceedings of 11th IEEE International SoC Design Conference,
Jeju, Korea, 2014年11月
3. 著者名 S. N. Mohyar, H. Hassan, M. Murakami, A. Motozawa, H. Kobayashi,
O. Kobayashi, T. Matsuura, N. Takai, I. Shimizu, K. Niitsu, M. Tsuji,
M. Watanabe, N. Dobashi, R. Shiota, S. Umeda, T. J. Yamaguchi
論文題目 SFDR Improvement Algorithms for Current-Steering DACs
（和訳） (電流源 DA 変換器の SFDR 特性向上亜リゴリズム)
雑誌名 Proceedings of the 4th IEICE Int. Conf. on Integrated Circuits
Design and Verification, Ho Chi Minh City, Vietnam, 2013 年 11 月