MSM80C154S/83C154S

J2E1023-27-Y3
¡ 電子デバイス
作成：1998年 1月
前回作成：1996年11月
MSM80C154S/83C154S l
MSM80C154S/83C154S
インテルコンパチブル8ビットマイクロコントローラ
n 概要
MSM80C154S／MSM83C154Sは、従来のMSM80C154／MSM83C154の高速版として作られた高性
能完全スタティック低消費電力の8ビットマイクロコントローラです。
最小命令実行時間は、500ns（@24MHz）となり、従来のMSM80C154／83C154／80C51F／80C31F
の機能、動作範囲をカバーしています。
MSM80C154Sは、MSM83C154Sの内部プログラム・メモリ（ROM）を取り除いたものです。
n 特長
l 動作範囲
動作周波数
： 0∼3MHz（VCC＝2.2∼6.0V）
0∼12MHz（VCC＝3.0∼6.0V）
0∼24MHz（VCC＝4.5∼6.0V）
動作電圧範囲
動作温度範囲
： 2.2∼6.0V
： −40∼＋85℃（＋125℃保証は別スペックで対応）
l 完全スタティック回路方式
l MSM80C51F／80C31Fからの置きかえが可能
l 内部プログラム・メモリ（ROM） ： 16384ワード×8ビット（MSM83C154S）
l 外部プログラム・メモリ（ROM） ： 最大64Kバイト接続可能
l 内部データ・メモリ（RAM）
l 外部データ・メモリ（RAM）
： 256ワード×8ビット
： 最大64Kバイト接続可能
l 4組のワーキング・レジスタ（R0∼R7×4）
l スタック
： 256ワード×8ビット内部データ・メモリ領域を任意使用可能
l 入出力ポート
： 4ポート×8ビット
l シリアル・ポート（UART動作）
l 割込み6種類
(1) 外部割込み2本
(2) タイマ割込み3本
(3) シリアル・ポート割込み1本
注 ･プライオリティ付与による優先割込み処理
･ソフト管理下での無制限割込み処理
1/36
MSM80C154S/83C154S l
l CPUパワーダウン機能
(1) IDLEモード
： XTAL1・2動作継続でCPU停止（ソフト設定）
(2) PDモード
： XTAL1・2 停止でCPU停止（ソフト設定）
（I/Oポート、フローティング設定可能）
(3) HPDモード
： XTAL1・2 停止でCPU停止（ハード設定）
（I/Oポート、フローティング設定可能）
l CPUパワーダウン解除
(1) CPUリセットによる0番地からの実行（IDLE、PD、HPDモード解除）
※ RESET端子を使用する。
(2) 割込み信号による割込み番地からの実行あるいは、停止番地の次番地からの継続実行（IDLE、
PDモード解除）
※ 外部割込み、タイマ割込み、シリアル・ポート割込み
l I/Oコントロール・レジスタ（0F8H）
b0： ポート0、1、2、3フローティング設定（PD、HPD）モード時
b1： ポート1ハイインピーダンス入力ポート設定
b2： ポート2ハイインピーダンス入力ポート設定
b3： ポート3ハイインピーダンス入力ポート設定
b4： ポート1、2、3プルアップ抵抗切り替え設定（プルアップ10KW OFFで100KWのみ）
b5： シリアル・ポート受信エラー検出ビット
b6： 32ビット・タイマモード設定（TL0＋TH0＋TL1＋TH1）
l タイマ・カウンタ（16ビットR/Wタイマカウンタ3本）
(1) 5ビットのプリスケーラ付8ビット・タイマ
(2) 16ビット・タイマ
(3) 8ビットのオートリロード付8ビット・タイマ
(4) 8ビット・セパレートタイマ
(5) 16ビットのオートリロード付16ビット・タイマ
(6) 16ビット・キャプチャタイマ
(7) 16ビット・ボーレートジェネレータタイマ
(8) 32ビット・タイマ
l 最小命令実行時間
： 500ns @24MHz
l ポート0、1、2、3はXTAL1・2が停止していてもRESET端子にリセット信号が入力されると直接初
期化される。（“1”データがセットされる）
l MSM80C31/MSM80C51ソフトコンパチブル
l パッケージ
40ピンプラスチックDIP（DIP40-P-600-2.54）（製品名：MSM80C154SRS/MSM83C154S-xxxRS）
44ピンプラスチックQFJ（QFJ44-P-S650-1.27）（製品名：MSM80C154SJS/MSM83C154S-xxxJS）
44ピンプラスチックQFP（QFP44-P-910-0.80-2K）（製品名：MSM80C154SGS-2K/MSM83C154S-xxxGS-2K）
40ピンプラスチックTQFP（TQFP44-P-1010-0.80-K）（製品名：MSM80C154STS-K/MSM83C154S-xxxTS-K）
注 xxxはコード番号を示す
2/36
PCHL
XTAL1
PCH
ALE
EA
T2CON
RESET
SP
IR
SPECIAL
FUNCTION
REGISTER
ADDRESS
DECODER
16KWORD
×8 bit
PCL
SENSE AMP
SIGNAL
AIR
TL2
TH2
R/W AMP
ACC
TIMER/
COUNTER 2
TH1
TL1
RCAP2L
TH0
RAMDP
RCAP2H
TL0
TIMER/COUNTER 0 & 1
BR
PSW
TMOD
TR1
TR2
TCON
IE
INTERRUPT
ALU
IP
SBUF(T)
SBUF(R)
SERIAL IO
SCON
3/36
MSM80C154S/83C154S l
P3.7
PORT 3
P3.0
PLA
256WORD
×8 bit
PORT 1
P1.7
DPL
R/W
C-ROM
IOCON
PSEN
CONTROL SIGNAL
ROM
PCON
OSC AND TIMING
XTAL2
P1.0
PCLL
ADDRESS DECORDER
P0.7
PORT 0
P0.0
DPH
n ブロック図
P2.7
PORT 2
P2.0
MSM80C154S/83C154S l
n 端子接続（上面図）
40ピン プラスチックDIP
P1.0/T2
1
40
VCC
P1.1/T2EX
2
39
P0.0
P1.2
3
38
P0.1
P1.3
4
37
P0.2
P1.4
5
36
P0.3
P1.5
6
35
P0.4
P1.6
7
34
P0.5
P1.7
8
33
P0.6
RESET
9
32
P0.7
P3.0/RXD 10
P3.1/TXD 11
31
30
EA
P3.2/INT0 12
29
PSEN
P3.3/INT1 13
28
P2.7
P3.4/T0 14
27
P2.6
P3.5/T1/HPDI 15
26
P2.5
P3.6/WR 16
25
P2.4
P3.7/RD 17
XTAL2 18
24
P2.3
23
P2.2
XTAL1 19
22
P2.1
VSS 20
21
P2.0
ALE
34 P0.3
35 P0.2
36 P0.1
37 P0.0
38 VCC
39 NC
40 P1.0/T2
41 P1.1/T2EX
42 P1.2
43 P1.3
44 P1.4
44ピン プラスチックQFP
28 NC
P3.1/TXD
7
27 ALE
P3.2/INT0
8
26 PSEN
P3.3/INT1
9
25 P2.7
P3.4/T0 10
24 P2.6
P3.5/T1/HPDI 11
23 P2.5
P2.4 22
6
P2.3 21
29 EA
NC
P2.2 20
5
P2.1 19
30 P0.7
P3.0/RXD
P2.0 18
4
VSS 17
31 P0.6
RESET
VSS 16
3
XTAL1 15
32 P0.5
P1.7
XTAL2 14
33 P0.4
2
P3.7/RD 13
1
P1.6
P3.6/WR 12
P1.5
NC：未使用ピン
4/36
MSM80C154S/83C154S l
34 P0.3
35 P0.2
36 P0.1
37 P0.0
38 VCC
39 NC
40 P1.0/T2
41 P1.1/T2EX
42 P1.2
43 P1.3
44 P1.4
44ピン プラスチックTQFP
28 NC
P3.1/TXD
7
27 ALE
P3.2/INT0
8
26 PSEN
P3.3/INT1
9
25 P2.7
P3.4/T0 10
24 P2.6
P3.5/T1/HPDI 11
23 P2.5
P2.4 22
6
P2.3 21
29 EA
NC
P2.2 20
5
P2.1 19
30 P0.7
P3.0/RXD
P2.0 18
4
VSS 17
31 P0.6
RESET
VSS 16
3
XTAL1 15
32 P0.5
P1.7
XTAL2 14
33 P0.4
2
P3.7/RD 13
1
P1.6
P3.6/WR 12
P1.5
29 P2.5
30 P2.6
31 P2.7
32 PSEN
33 ALE
34 NC
35 EA
36 P0.7
37 P0.6
38 P0.5
39 P0.4
44ピン プラスチックQFJ（PLCC）
P0.3 40
28 P2.4
P0.2 41
27 P2.3
P0.1 42
26 P2.2
P0.0 43
25 P2.1
VCC 44
24 P2.0
NC 1
23 NC
P1.0/T2 2
22 VSS
P3.5/T1/HPDI 17
P3.4/T0 16
P3.3/INT1 15
P3.2/INT0 14
P3.1/TXD 13
NC 12
P3.0/RXD 11
18 P3.6/WR
RESET 10
19 P3.7/RD
P1.4 6
P1.7 9
20 XTAL2
P1.3 5
P1.6 8
21 XTAL1
P1.2 4
P1.5 7
P1.1/T2EX 3
NC：未使用ピン
5/36
MSM80C154S/83C154S l
n 端子説明
端子名
説 明
P0.0∼P0.7
双方向性I/Oポートです。外部メモリ使用時には、データ／アドレス・バスとな
り、データの入出力、下位8ビットのアドレス出力が行われます。I/Oポートと
して使われるときには、オープン・ドレイン出力端子となり、データ／アドレ
ス・バスとして使われるときには、トライステート入出力端子となります。
P1.0∼P1.7
擬似双方向性I/Oポートです。入力ポートとして使われるときには、内部でプル
・アップされます。また、2本の端子には、下記の2次機能があります。
P1.0（T2） ： タイマ／カウンタ2の外部クロック入力端子として使われます。
P1.1（T2EX）： タイマ／カウンタ2のキャプチャーあるいはリロードトリガ信
号入力端子として使われます。
P2.0∼P2.7
擬似双方向性I/Oポートです。外部メモリ使用時には、上位8ビットのアドレス
が出力されます。入力ポートとして使われるときには、内部でプルアップされ
ます。
P3.0∼P3.7
擬似双方向性I/Oポートです。入力ポートとして使われるときには、内部でプル
・アップされます。また、それぞれの端子には、下記の2次機能があります。
P3.0（RXD）： シリアル・ポートを使用するとき、I/O拡張モードでは、デー
タの入出力が行われ、UARTモードでは、データの受信が行わ
れます。
P3.1（TXD） ： シリアル・ポートを使用するとき、I/O拡張モードでは、同期
クロックが出力され、UARTモードでは、データの送信が行わ
れます。
P3.2（INT0）： 外部割込み0の入力端子、およびタイマ／カウンタ0のカウン
ト・アップ制御端子として使われます。
P3.3（INT1）： 外部割込み1の入力端子、およびタイマ／カウンタ1のカウン
ト・アップ制御端子として使われます。
P3.4（T0） ： タイマ／カウンタ0の外部クロック入力端子として使われます。
P3.5（T1） ： タイマ／カウンタ1の外部クロック入力端子として使われます。
P3.6（WR） ： 外部データ・メモリにデータを書き込むときに、ライト・スト
ローブ信号が出力されます。
P3.7（RD） ： 外部データ・メモリにデータを読み出すときに、リード・スト
ローブ信号が出力されます。
ALE
外部メモリ使用時に、P0からマルチプレクスに出力される下位8ビットのアドレ
スのラッチ信号が出力されます。ALE信号は、通常各マシン・サイクル毎に2つ
ずつ出力されます。ただし、外部データ・メモリを使用する命令実行時には、1
つ分のALE信号が出力されません。
PSEN
外部プログラム・メモリ使用時に、各マシン・サイクル毎に2つずつリード・ス
トローブ信号が出力されます。ただし、外部データ・メモリを使用する命令実
行時には、2つ分のPSEN信号が出力されません。
EA
この端子が“H”にされている場合は、3FFFH番地以下は、内部プログラム・メ
モリ（ROM）のプログラムが実行され、4000H番地以上は、外部プログラム・
メモリのプログラムが実行されます。“L”にされている場合は、すべての番地
について、外部プログラム・メモリのプログラムが実行されます。なお、
MSM80C154Sの場合は、“L”に固定して使用してください。
6/36
MSM80C154S/83C154S l
端子名
説 明
RESET
リセット端子です。この端子を1マシンサイクル以上“H”にすることにより、
MSM80C154S／83C154Sはリセットされ、発振を開始します。内部でプル・ダ
ウンされているため、この端子とVCC間にコンデンサを接続するだけで、パワ
ー・オン・リセットが行えます。
XTAL1
発振用インバータの入力端子です。外部クロックを使用する場合は、XTAL1に
クロックを入力します。
XTAL2
発振用インバータの出力端子です。
VCC
通常動作時、スタンバイ動作時を通じて、常に電力が供給される電源端子です。
VSS
GND端子です。
7/36
MSM80C154S/83C154S l
n レジスタ構成
l 特別レジスタ配置
REGISTER
NAME
b7
b6
b5
IOCON
FF
FE
FD
BIT ADDRESS
b4
b3
FC
FB
b2
b1
b0
DIRECT
ADDRESS
FA
F9
F8
0F8H (248)
B
F7
F6
F5
F4
F3
F2
F1
F0
0F0H (240)
ACC
E7
E6
E5
E4
E3
E2
E1
E0
0E0H (224)
PSW
D7
D6
D5
D4
D3
D2
D1
D0
0D0H (208)
TH2
0CDH (205)
TL2
0CCH (204)
RCAP2H
0CBH (203)
0CAH (202)
RCAP2L
T2CON
CF
CE
CD
CC
CB
CA
C9
C8
0C8H (200)
IP
BF
BE
BD
BC
BB
BA
B9
B8
0B8H (184)
P3
B7
B6
B5
B4
B3
B2
B1
B0
0B0H (176)
IE
AF
AE
AD
AC
AB
AA
A9
A8
0A8H (168)
P2
A7
A6
A5
A4
A3
A2
A1
A0
0A0H (160)
SCON
9F
9E
9D
9C
9B
9A
99
98
P1
97
96
95
94
93
92
91
90
99H (153)
SBUF
98H (152)
90H (144)
TH1
8DH (141)
TH0
8CH (140)
TL1
8BH (139)
TL0
8AH (138)
89H (137)
TMOD
TCON
8F
8E
8D
8C
8B
8A
89
88
88H (136)
PCON
87H (135)
DPH
83H (131)
DPL
82H (130)
SP
81H (129)
P0
87
86
85
84
83
82
81
80
80H (128)
8/36
MSM80C154S/83C154S l
l 特別レジスタ内容
タイマモード・レジスタ（TMOD）
名称
アドレス
TMOD
ビット位置
89H
フラグ
MSB
7
6
5
GATE
C/T
M1
M1 M0
TMOD. 0
TMOD. 1
M0
M1
4
3
GATE
M0
機 能
2
1
LSB
0
C/T
M1
M0
タイマ・カウンタ0のモード設定
0
0
5bitプリスケーラ付き8bitタイマ・カウンタ
0
1
16bitタイマ・カウンタ
1
0
8bitオートリロード付き8bitタイマ・カウンタ
1
1
タイマ・カウンタ0がTL0（8bit）タイマ・カウンタとTH0
（8bit）タイマ・カウンタに分離。TL0の桁上げでTF0をセッ
ト、TH0の桁上げでTF1をセットします。
C/T
タイマ・カウンタ0のカウント・クロック指定制御ビット
C/T＝“0”の時、XTAL1・2÷12クロックがタイマ・カウンタ0に入力
されます。
C/T＝“1”の時、T0端子に印加される外部クロックがタイマ・カウン
タ0に入力されます。
TMOD. 3
GATE
このビットが“0”の時はTR0信号がタイマ・カウンタ0のカウント開
始と停止の制御を行います。
“1”の時はTR0とINT0端子が共に“1”の時タイマ・カウンタ0がカウ
ント開始となり、どちらかが“0”の時はタイマ・カウンタ0がカウン
トを停止します。
TMOD. 4
M0
TMOD. 2
M1 M0
TMOD. 5
TMOD. 6
TMOD. 7
M1
タイマ・カウンタ1のモード設定
0
0
5bitプリスケーラ付き8bitタイマ・カウンタ
0
1
16bitタイマ・カウンタ
1
0
8bitオートリロード付き8bitタイマ・カウンタ
1
1
タイマ・カウンタ1は動作を停止します。
C/T
タイマ・カウンタ1のカウント・クロック指定制御ビット
C/T＝“0”の時、XTAL1・2÷12クロックがタイマ・カウンタ1に入力
されます。
C/T＝“1”の時、T1端子に印加される外部クロックがタイマ・カウン
タ1に入力されます。
GATE
このビットが“0”の時はTR1信号がタイマ・カウンタ1のカウント開
始と停止の制御を行います。
“1”の時はTR1とINT1端子が共に“1”の時タイマ・カウンタ1がカウ
ント開始となり、どちらかが“0”の時はタイマ・カウンタ1がカウン
トを停止します。
9/36
MSM80C154S/83C154S l
パワーコントロール・レジスタ（PCON）
アドレス
MSB
7
6
5
4
PCON
87H
SMOD
HPD
RPD
―
ビット位置
フラグ
機 能
IDL
ビットが“1”にセットされるとIDLEモードになります。IDLEモードが
設定されるとCPUは動作を停止します。ただし、XTAL1・2, タイマ・
カウンタ0, 1, 2, 割込み回路とシリアル・ポートは動作します。IDLEモ
ードは、CPUのリセットあるいは割込みの発生などで解除されます。
PCON. 1
PD
ビットが“1”にセットされるとPDモードになります。PDモードが設
定されるとXTAL1・2の動作が停止し、CPUは動作を停止します。PD
モードは、CPUのリセットあるいは割込みの発生などで解除されます。
PCON. 2
GF0
PCON. 3
GF1
PCON. 4
―
名称
PCON. 0
PCON. 5
PCON. 6
PCON. 7
3
2
1
LSB
0
GF1
GF0
PD
IDL
ユーザーフラグとして使用できます。
ソフトで任意に“0”と“1”にセットできます。
ユーザーフラグとして使用できます。
ソフトで任意に“0”と“1”にセットできます。
予約ビット。読み出すと"1"データが出力。
RPD
割込み信号によるCPUパワーダウン・モード［IDLE, PD］解除指定
ビット
このビットが“0”の時は、割込みが可能［イネーブル］になっていな
ければ、割込み信号による解除はできません。
このビットが“1”の時は、割込みが禁止［ディセーブル］状態でも割
込み要求基信号により、割込みフラグが“1”にセットされると継続実
行解除になります。フラグはソフトで“0”にリセットします。
HPD
このビットを“1”にセットするとハードパワーダウン・モード回路接
続になります。
ビットが“1”の時、HPDI［P3.5］端子に印加されている停電検出信号
が“1”から“0”レベル状態になると、XTAL1・2が動作を停止してハ
ードパワーダウン・モードになります。
HPDモードは、CPUのリセットにより解除されます。
SMOD
このビットは、シリアル・ポートのモードが1、2、3のいずれかで、タ
イマ・カウンタ1の桁上げ信号をクロックとして使用する時、次の機能
をします。ビットが“0”の時シリアル・ポートの動作クロックが1/2に
落ち、処理が遅くなります。ビットが“1”の時シリアル・ポートの動
作クロックが正規のものとなり、処理が速くなります。
10/36
MSM80C154S/83C154S l
タイマコントロール・レジスタ（TCON）
名称
アドレス
MSB
7
6
5
4
TF1
TR1
TF0
TR0
3
2
1
LSB
0
IE1
IT1
IE0
IT0
TCON
88H
ビット位置
フラグ
TCON. 0
IT0
ビットが“0”の時、外部割込み0信号がレベル検出となります。
ビットが“1”の時、外部割込み0信号がトリガ検出となります。
TCON. 1
IE0
外部割込み0の割込みフラグ・ビット
割込みが受け付けられると自動的にリセットされます。
IT0＝“1”の時はソフトでビットのセット及びリセットができます。
TCON. 2
IT1
ビットが“0”の時、外部割込み1信号がレベル検出となります。
ビットが“1”の時、外部割込み1信号がトリガ検出となります。
TCON. 3
IE1
外部割込み1の割込みフラグ・ビット
割込みが受け付けられると自動的にリセットされます。
IT1＝“1”の時はソフトでビットのセット及びリセットができます。
TCON. 4
TR0
タイマ・カウンタ0のカウント開始と停止の制御ビット
ビットが“1”の時、タイマ・カウンタ0はカウント開始となり、ビッ
トが“0”の時タイマ・カウンタ0はカウントを停止します。
TCON. 5
TF0
タイマ割込み0の割込みフラグ・ビット
割込みが受け付けられると自動的にリセットされます。
タイマ・カウンタ0からの桁上げ信号が発生すると“1”にセットされ
ます。
TCON. 6
TR1
タイマ・カウンタ1のカウント開始と停止の制御ビット
ビットが“1”の時、タイマ・カウンタ1はカウント開始となり、ビッ
トが“0”の時タイマ・カウンタ1はカウントを停止します。
TF1
タイマ割込み1の割込みフラグ・ビット
割込みが受け付けられると自動的にリセットされます。
タイマ・カウンタ1からの桁上げ信号が発生すると“1”にセットされ
ます。
TCON. 7
機 能
11/36
MSM80C154S/83C154S l
シリアルポート・コントロール・レジスタ（SCON）
名称
アドレス
SCON
ビット位置
98H
フラグ
MSB
7
6
5
SM0
SM1
SM2
4
3
REN
TB8
機 能
2
1
LSB
0
RB8
TI
RI
RI
シリアルポート受信終了割込み要求フラグ
このフラグは割込み処理の中でソフトリセットをしなければなりませ
ん。モード0の時は8bit目のデータ受信後にセットされ、モード0以外の
時はSTOP bitの時にセットされます。ただし、モード2と3の時、
SM2＝“1”でRB8データが“0”であるとデータは受信されません。
モード1でSM2＝“1”の時STOP bitがある場合データは受信されます。
SCON. 1
TI
シリアルポート送信終了割込み要求フラグ
このフラグは割込み処理の中でソフトリセットをしなければなりませ
ん。モード0の時は8bit目のデータ送信後にセットされ、モード0以外の
時は、最後のデータ・ビット送信後にセットされます。
SCON. 2
RB8
モード2と3の時は9bit目の受信データがRB8に入ります。モード1の時
SM2＝“0”の場合はSTOP bitがRB8に入ります。モード0の時はRB8
は使用できません。
SCON. 3
TB8
モード2と3の時、TB8データがデータビットの9bit目に送信されます。
TB8はソフトで任意にデータをセットできます。
SCON. 4
REN
受信イネーブル制御ビット
REN＝“0”の時、受信は行われません。
REN＝“1”の時、受信可能となります。
SCON. 5
SM2
モード2と3の時、SM2＝“1”で9bit目のRB8データが“0”であると、
データは受信されません。
モード1の時、SM2＝“1”でSTOP bitが“1”でなければデータは受
信されません。
SCON. 6
SM1
SCON. 0
SM0 SM1 MODE
SCON. 7
SM0
0
0
0
8bitシフトレジスタI/O
0
1
1
8bit UART可変ボーレート
1
0
2
9bit UART1/32 fOSC、1/64 fOSCボーレート
1
1
3
9bit UART可変ボーレート
12/36
MSM80C154S/83C154S l
割込みイネーブル・レジスタ（IE）
名称
アドレス
MSB
7
6
5
4
EA
―
ET2
ES
3
2
1
LSB
0
ET1
EX1
ET0
EX0
IE
0A8H
ビット位置
フラグ
IE. 0
EX0
外部割込み0の割込み制御ビット
“0”の時、割込み禁止となります。
“1”の時、割込み可能となります。
IE. 1
ET0
タイマ割込み0の割込み制御ビット
“0”の時、割込み禁止となります。
“1”の時、割込み可能となります。
IE. 2
EX1
外部割込み1の割込み制御ビット
“0”の時、割込み禁止となります。
“1”の時、割込み可能となります。
IE. 3
ET1
タイマ割込み1の割込み制御ビット
“0”の時、割込み禁止となります。
“1”の時、割り込み可能となります。
IE. 4
ES
シリアル・ポートの割込み制御ビット
“0”の時、割込み禁止となります。
“1”の時、割込み可能となります。
IE. 5
ET2
タイマ割込み2の割込み制御ビット
“0”の時、割込み禁止となります。
“1”の時、割込み可能となります。
IE. 6
―
予約ビット。読み出すと“1”データが出力します。
IE. 7
EA
全体割込みの制御ビット
“0”の時、すべての割込みは禁止となります。
“1”の時、全体の割込みが可能となります。
機 能
13/36
MSM80C154S/83C154S l
割込みプライオリティ・レジスタ（IP）
MSB
7
6
5
4
PCT
―
PT2
PS
3
2
1
LSB
0
PT1
PX1
PT0
PX0
名称
アドレス
IP
ビット位置
0B8H
フラグ
IP. 0
PX0
外部割込み0の割込み優先ビット
“1”でプライオリティが与えられます。
IP. 1
PT0
タイマ割込み0の割込み優先ビット
“1”でプライオリティが与えられます。
IP. 2
PX1
外部割込み1の割込み優先ビット
“1”でプライオリティが与えられます。
IP. 3
PT1
タイマ割込み1の割込み優先ビット
“1”でプライオリティが与えられます。
IP. 4
PS
シリアル・ポートの割込み優先ビット
“1”でプライオリティが与えられます。
IP. 5
PT2
タイマ割込み2の割込み優先ビット
“1”でプライオリティが与えられます。
IP. 6
―
IP. 7
PCT
機 能
予約ビット。読み出すと“1”データが読み出されます。
プライオリティ割込み回路制御ビット。
“0”の時プライオリティ・レジスタの内容が有効となり、プライオリ
ティ付割込み処理ができます。“1”の時は、プライオリティ割込み回
路が停止し、割込みの制御は、割込みイネーブル・レジスタ［IE］の
みで行われます。
14/36
MSM80C154S/83C154S l
プログラム・ステータスワードレジスタ（PSW）
名称
アドレス
MSB
7
6
5
PSW
ビット位置
0D0H
CY
AC
F0
フラグ
4
3
RS0
RS1
機 能
2
1
LSB
0
OV
F1
P
PSW. 0
P
アキュムレータ（ACC）のパリティ表示
アキュムレータ内の“1”データが奇数個の時に“1”となり、偶数個
の時“0”となります。
PSW. 1
F1
ユーザ・フラグで、ソフトで任意に“0”と“1”にセットできます。
OV
オーバーフロー・フラグ。演算の結果オーバーフローが発生すると、
“1”にセットされます。乗算命令［MUL AB］を実行した結果、積が
00FFHよりも大きい時“1”にセットされ00FFH以下の時は“0”にリ
セットされます。
PSW. 2
RAMレジスタのバンクスイッチ
PSW. 3
PSW. 4
RS0
RS1
RS1
RS0
BANK
RAM ADDRESS
0
0
0
00H∼07H
0
1
1
08H∼0FH
1
0
2
10H∼17H
1
1
3
18H∼1FH
PSW. 5
F0
ユーザ・フラグで、ソフトで任意に“0”と“1”にセットできます。
PSW. 6
AC
補助キャリーフラグ。
演算命令の実行によりALUのビット3からのキャリーC3が出ると、“1”
にセットされます。それ以外は“0”にリセットされます。
PSW. 7
CY
主キャリーフラグ。
演算命令の実行によりALUのビット7からのキャリーC7が出ると、“1”
にセットされます。それ以外は“0”にリセットされます。
15/36
MSM80C154S/83C154S l
I/Oコントロール・レジスタ（IOCON）
アドレス
MSB
7
6
5
4
IOCON
0F8H
―
T32
SERR
IZC
ビット位置
フラグ
機 能
IOCON. 0
ALF
このビットを“1”にセットしておいてからCPUパワーダウン・モード
［PD, HPD］に入るとポート0、1、2、3の出力がフローティングに
なります。
“0”の時はポート0、1、2、3はポートデータ出力になります。
IOCON. 1
P1HZ
このビットを“1”にするとポート1がハイ・インピーダンス入力ポー
トになります。
IOCON. 2
P2HZ
このビットを“1”にするとポート2がハイ・インピーダンス入力ポー
トになります。
IOCON. 3
P3HZ
このビットを“1”にするとポート3がハイ・インピーダンス入力ポー
トになります。
IOCON. 4
IZC
このビットを“1”にするとポート1、2、3のプルアップ抵抗が高抵抗
となります。
名称
IOCON. 5
SERR
IOCON. 6
T32
IOCON. 7
―
3
2
1
LSB
0
P3HZ
P2HZ
P1HZ
ALF
シリアルポートの受信エラービット・フラグ
シリアルポートがデータ受信時に、オーバーランエラーあるいは
フレーミングエラーを発生すると“1”にセットされます。
ソフトでリセットします。
このビットを“1”にすると、タイマ・カウンタ0と1が直列接続となり
32ビットのタイマ・カウンタになります。
32ビットのタイマ・カウンタから桁上げが発生すると、タイマ・
フラグ1がセットされます。
このビットは、常に“0”にしておいてください。
16/36
MSM80C154S/83C154S l
タイマコントロール・レジスタ2（T2CON）
名称
アドレス
T2CON
ビット位置
0C8H
フラグ
MSB
7
6
5
TF2
EXF2
RCLK
4
3
TCLK EXEN2
機 能
2
1
LSB
0
TR2
C/T2
CP/RL2
CP/RL2
TCLK＋RCLK＝“0”でCP/RL2＝"1"の時キャプチャモードになりま
す。TCLK＋RCLK＝“0”でCP/RL2＝"0"の時16ビット・オートリロー
ド・モードになります。
TCLK＋RCLK＝“1”の時はCP/RL2は一切回路動作に関与しません。
T2CON. 1
C/T2
タイマ・カウンタ2のカウント・クロック指定制御ビット
ビットが“0”の時内部クロック［XTAL1・2÷12, XTAL1・2÷2］と
なり、ビットが“1”の時T2端子に印加される外部クロックがタイマ・
カウンタ2に入力されます。
T2CON. 2
TR2
タイマ・カウンタ2のカウント開始と停止の制御ビット
ビットが“1”の時タイマ・カウンタ2はカウント開始となり、ビットが
"0"の時タイマ・カウンタ2はカウントを停止します。
T2CON. 0
T2CON. 3
T2CON. 4
T2CON. 5
T2CON. 6
T2CON. 7
EXEN2
T2EXタイマ・カウンタ2外部制御信号制御ビット
ビットが“0”の時T2EX信号が入力禁止となり、ビットが“1”の時
T2EX信号入力が有効となります。
TCLK
シリアルポート送信回路の駆動クロック制御ビット
ビットが“1”の時タイマ・カウンタ2がボーレートジェネレータ・モ
ードになり、タイマ・カウンタ2の桁上げ信号がシリアルポートの送信
クロックとなります。
ただし、タイマ・カウンタ2の桁上げ信号をシリアルポートが使用でき
るのは、シリアルポートのモードが1と3に設定されている時だけです。
RCLK
シリアルポート受信回路の駆動クロック制御ビット
ビットが“1”の時タイマ・カウンタ2がボーレートジェネレータ・モ
ードとなり、タイマ・カウンタ2の桁上げ信号がシリアルポートの受信
クロックとなります。
ただし、タイマ・カウンタ2の桁上げ信号をシリアルポートが使用でき
るのは、シリアルポートのモードが1と3に設定されている時だけです。
EXF2
タイマ・カウンタ2外部フラグ・ビット
EXEN2＝“1”の時に、T2EXタイマ・カウンタ2外部制御信号が“1”
から“0”レベルに変化すると“1”にセットされます。
このフラグはタイマ割込み2信号になります。割込みを発生した場合は、
ソフトで“0”にリセットします。
TF2
タイマ・カウンタ2の桁上げフラグビット
タイマ・カウンタ2が16ビット・オートリロード・モードの時とキャプ
チャ・モードの時タイマ・カウンタ2から桁上げ信号が発生すると“1”
にセットされます。
このフラグはタイマ割込み2信号になります。割込みを発生した場合は、
ソフトで“0”にリセットします。
17/36
MSM80C154S/83C154S l
n メモリ・マップ
l プログラム領域
0FFFFH
MSM83C154S外部ROM領域
16384
16383
MSM83C154S内部ROM領域
MSM80C154S外部ROM領域
65535
44
43
0
タイマ割込み2スタート
43
002BH
S I/O割込みスタート
35
0023H
タイマ割込み1スタート
27
001BH
外部割込み1スタート
19
0013H
タイマ割込み0スタート
11
000BH
外部割込み0スタート
3
0003H
2
0002H
1
0001H
0
0000H
4000H
3FFFH
002CH
002BH
7 6 5 4 3 2 1 0
CPUリセットスタート
18/36
MSM80C154S/83C154S l
l 内部データ・メモリ（RAM）と特別レジスタ
SPECIAL FUNCTION REGISTERS
REGISTER INDIRECT ADDRESSING
HEX
0FF
USER DATA RAM
80
7F
IOCON
B
ACC
PSW
TH2
TL2
RCAP2H
RCAP2L
T2CON
IP
P3
IE
P2
SBUF
SCON
P1
TH1
TH0
TL1
TL0
TMOD
TCON
PCON
DPH
DPL
SP
P0
FFH∼F8H
F7H∼F0H
E7H∼E0H
D7H∼D0H
CFH∼C8H
BFH∼B8H
B7H∼B0H
AFH∼A8H
A7H∼A0H
9FH∼98H
97H∼90H
8FH∼88H
87H∼80H
248(0F8H)
240(0F0H)
224(0E0H)
208(0D0H)
205(0CDH)
204(0CCH)
203(OCBH)
202(0CAH)
200(0C8H)
184(0B8H)
176(0B0H)
168(0A8H)
160(0A0H)
153( 99H)
152( 98H)
144( 90H)
141( 8DH)
140( 8CH)
139( 8BH)
138( 8AH)
137( 89H)
136( 88H)
135( 87H)
131( 83H)
130( 82H)
129( 81H)
128( 80H)
USER DATA RAM
30
2F
7F
20
1F
7
R7
18
17
R0
R7
10
0F
R0
R7
08
07
R0
R7
78
BIT RAM
00
R0
0
BIT ADDRESSING
BANK3
BANK2
BANK1
DATA ADDRESSING
BANK0
19/36
MSM80C154S/83C154S l
l 内部データ・メモリ（RAM）と配置
0FFH
255
USER DATA RAM
80H
128
127
USER DATA RAM
7F
7E
7D
7C
7B
7A
79
78
47
2EH
77
76
75
74
73
72
71
70
46
2DH
6F
6E
6D
6C
6B
6A
69
68
45
2CH
67
66
65
64
63
62
61
60
44
2BH
5F
5E
5D
5C
5B
5A
59
58
43
2AH
57
56
55
54
53
52
51
50
42
29H
4F
4E
4D
4C
4B
4A
49
48
41
28H
47
46
45
44
43
42
41
40
40
27H
3F
3E
3D
3C
3B
3A
39
38
39
26H
37
36
35
34
33
32
31
30
38
25H
2F
2E
2D
2C
2B
2A
29
28
37
24H
27
26
25
24
23
22
21
20
36
23H
1F
1E
1D
1C
1B
1A
19
18
35
22H
17
16
15
14
13
12
11
10
34
21H
0F
0E
0D
0C
0B
0A
09
08
33
20H
07
06
05
04
03
02
01
00
32
1FH
31
Bank 3
18H
24
17H
23
Bank 2
10H
16
0FH
15
Bank 1
8
08H
07H
7
Bank 0
00H
0
REGISTER 0, 1, INDIRECT ADDRESSING
2FH
DATA ADDRESSING
48
BIT ADDRESSING
30H
REGISTER 0∼7 DIRECT ADDRESSING
7FH
20/36
MSM80C154S/83C154S l
n 絶対最大定格
項 目
記 号
定格値
単 位
−0.5∼＋7
V
−0.5∼VCC＋0.5
V
―
−55∼＋150
℃
記 号
条 件
範 囲
単 位
VCC
下図参照
2.2∼6.0
V
記憶保持電圧
VCC
fOSC＝0Hz（発振停止）
2.0∼6.0
V
発振動作周波数*1
fOSC
下図参照
1∼24
MHz
外部クロック動作
周波数
fEXTCLK
下図参照
0∼24
MHz
Ta
―
−40∼＋85
℃
電源電圧
VCC
入力電圧
VI
保存温度
TSTG
条 件
Ta=25℃
n 推奨動作条件
項 目
電源電圧
周囲温度
*1 水晶振動子または、セラミック共振子の規格によります。
12
1
5
4
3
3
tCY
（ms）
2
6
1
12
0.6
0.5
20
24
2 2.2
3
4
5
fOSC
fEXTCLK
（MHz）
6
電源電圧 VCC（V）
21/36
MSM80C154S/83C154S l
n 電気的特性
l 直流特性1
（VCC＝4.0∼6.0V, VSS＝0V, Ta＝−40∼＋85℃）
項 目
"L"入力電圧
"H"入力電圧
"H"入力電圧
"L"出力電圧
[PORT1, 2, 3]
"L"出力電圧
[PORT0, ALE, PSEN]
"H"出力電圧
[PORT1, 2, 3]
記号
VIL
VIH
VIH1
Min.
Max.
Typ.
―
―
−0.5
XTAL1, RESET, EAは除く 0.2VCC＋0.9 ―
―
XTAL1, RESET, EA
0.7VCC
測定
単位 回路
0.2VCC−0.1 V
VCC＋0.5 V
VCC＋0.5 V
VOL
IOL＝1.6mA
―
―
0.45
V
VOL1
IOL＝3.2mA
―
―
0.45
V
2.4
―
―
V
0.75VCC
0.9VCC
―
―
―
―
V
V
2.4
―
―
V
0.75VCC
0.9VCC
―
―
―
―
V
V
−5
−20
−80
mA
VOH
"H"出力電圧
[PORT0, ALE, PSEN]
条 件
VOH1
"L"入力時の出力電流
IIL
"H"出力電流
IOH
[PORT1, 2, 3]
"H"から"L"入力時の
ITL
出力電流 [PORT1, 2, 3]
入力漏洩電流
ILI
PORT0
フローティング, EA
RRST
RESET吊り下げ抵抗
端子入力容量
CIO
パワーダウン電流
IPD
IOH＝−60mA
VCC＝5V±10%
IOH＝−30mA
IOH＝−10mA
IOH＝−400mA
VCC＝5V±10%
IOH＝−150mA
IOH＝−40mA
VI＝0.45V
VO＝0.45V
1
2
VI＝2.0V
―
−190
−500
mA
VSS＜VI＜VCC
―
―
±10
mA
3
―
20
40
125
kW
2
―
―
10
pF
―
―
1
50
mA
4
Ta＝25℃, f＝1MHz
（XTAL1は除く）
―
最大動作電流 ICC [mA]
最大IDLE電流 ICC [mA]
VCC
4.0V
5.0V
6.0V
VCC
4.0V
5.0V
6.0V
周波数
1MHz
3MHz
12MHz
16MHz
20MHz
2.2
3.9
12.0
16.0
19.0
3.1
5.2
16.0
20.0
25.0
4.1
7.0
20.0
25.0
30.0
周波数
1MHz
3MHz
12MHz
16MHz
20MHz
0.8
1.2
3.1
3.8
4.5
1.2
1.7
4.4
5.5
6.4
1.6
2.3
5.9
7.3
8.6
VCC
4.5V
5.0V
6.0V
VCC
4.5V
5.0V
6.0V
35.0
周波数
24MHz
6.4
7.4
9.8
周波数
24MHz
25.0
29.0
22/36
MSM80C154S/83C154S l
l 直流特性2
（VCC＝2.2∼4.0V, VSS＝0V, Ta＝−40∼＋85℃）
項 目
"L"入力電圧
"H"入力電圧
"H"入力電圧
"L"出力電圧
[PORT1, 2, 3]
"L"出力電圧
[PORT0, ALE, PSEN]
測定
単位 回路
記号
条 件
Min.
Typ.
Max.
VIL
VIH
VIH1
―
XTAL1, RESET, EAは除く
XTAL1, RESET, EA
−0.5
0.6VCC＋0.6
―
―
―
0.25VCC−0.1
0.25VCC＋0.9
VCC＋0.5
VCC＋0.5
V
V
V
VOL
IOL＝10mA
―
―
0.1
V
VOL1
IOL＝20mA
―
―
0.1
V
1
"H"出力電圧
[PORT1, 2, 3]
VOH
IOH＝−5mA
0.75VCC
―
―
V
"H"出力電圧
[PORT0, ALE, PSEN]
VOH1
IOH＝−20mA
0.75VCC
―
―
V
−5
−10
−40
mA
"L"入力時の出力電流
IIL
"H"出力電流
IOH
[PORT1, 2, 3]
"H"から"L"入力時の
ITL
出力電流 [PORT1, 2, 3]
入力漏洩電流
PORT0
ILI
フローティング, EA
VI＝0.1V
VO＝0.1V
2
VI＝1.9V
―
−80
−300
mA
VSS＜VI＜VCC
―
―
±10
mA
3
―
20
40
125
kW
2
RESET吊り下げ抵抗
RRST
端子入力容量
CIO
Ta＝25℃, f＝1MHz
（XTAL1は除く）
―
―
10
pF
―
パワーダウン電流
IPD
―
―
1
10
mA
4
最大動作電流 ICC [mA]
最大IDLE電流 ICC [mA]
VCC
2.2V
3.0V
4.0V
VCC
2.2V
3.0V
4.0V
周波数
1MHz
3MHz
12MHz
16MHz
0.9
1.8
―
―
1.4
2.4
8.0
―
2.2
4.3
12.0
16.0
周波数
1MHz
3MHz
12MHz
16MHz
0.3
0.5
―
―
0.5
0.8
2.0
―
0.8
1.2
3.1
3.8
23/36
MSM80C154S/83C154S l
測定回路
1
2
VIL
VCC
(*1)
V
A IO
OUTPUT
OUTPUT
(*3)
INPUT
VIH
(*2)
INPUT
VCC
V A
VSS
VSS
3
4
A
VIH
V
VSS
A
VIL
(*3)
INPUT
INPUT
OUTPUT
VIL
(*3)
VCC
(*2)
OUTPUT
VCC
VIH
VSS
*1 指定の入力端子について繰り返す。
*2 指定の出力端子について繰り返す。
*3 指定の状態にする入力ロジック。
24/36
MSM80C154S/83C154S l
l 交流特性
(1) 外部プログラム・メモリ・アクセス交流特性
VCC＝2.2∼6.0V, VSS＝0V, Ta＝−40∼＋85℃
PORT0, ALEとPSENは100pF負荷接続でそれ以外は80pF接続
項 目
記 号
可変クロック1∼24MHz
*1
単位
Min.
Max.
XTAL1・2発振周期
tCLCL
41.7
1000
ns
ALE信号幅
tLHLL
2tCLCL−40
―
ns
アドレス・セット・アップ時間
（ALE立ち上がりまで）
tAVLL
1tCLCL−15
―
ns
アドレス・ホールド時間
（ALE立ち下がりから）
tLLAX
1tCLCL−35
―
ns
命令データ読込み時間
（ALE立ち下がりから）
tLLIV
―
4tCLCL−100
ns
ALE立ち下がりからPSEN立ち下がりまで
tLLPL
1tCLCL−30
―
ns
PSEN信号幅
tPLPH
3tCLCL−35
―
ns
命令データ読込み時間
（PSEN立ち下がりから）
tPLIV
―
3tCLCL−45
ns
命令データホールド時間
（PSEN立ち上がりから）
tPXIX
0
―
ns
命令データ読込み後バスフロート時間
（PSEN立ち上がりから）
tPXIZ
―
1tCLCL−20
ns
命令データ読込み時間
（アドレス出力から）
tAVIV
―
5tCLCL−105
ns
バスフロート時間
（アドレスフロートからPSEN立ち下がり）
tAZPL
0
―
ns
PSEN立ち上がりからアドレス出力時間
tPXAV
1tCLCL−20
―
ns
*1 外部クロック供給時は、0∼24MHzとなります。
25/36
MSM80C154S/83C154S l
(2) 外部プログラム・メモリ・読み出しサイクル
tLHLL
ALE
tAVLL
tLLPL
tPLPH
tLLIV
tPLIV
PSEN
tPXAV
tPXIZ
tLLAX
PORT0
tAZPL
tPXIX
INSTR
IN
A0∼A7
A0∼A7
tAVIV
PORT2
A8∼A15
A8∼A15
A8∼A15
26/36
MSM80C154S/83C154S l
(3) 外部データ・メモリ・アクセス交流特性
VCC＝2.2∼6.0V, VSS＝0V, Ta＝−40∼＋85℃
PORT0, ALEとPSENは100pF負荷接続でそれ以外は80pF接続
項 目
記 号
可変クロック1∼24MHz
*1
単位
Min.
Max.
XTAL1・2発振周期
tCLCL
41.7
1000
ns
ALE信号幅
tLHLL
2tCLCL−40
―
ns
アドレス・セット・アップ時間
（ALE立ち下がりまで）
tAVLL
1tCLCL−15
―
ns
アドレス・ホールド時間
（ALE立ち下がりから）
tLLAX
1tCLCL−35
―
ns
RD信号幅
tRLRH
6tCLCL−100
―
ns
WR信号幅
tWLWH
6tCLCL−100
―
ns
RAMデータ読込み時間
（RD信号立ち下がりから）
tRLDV
―
5tCLCL−105
ns
RAMデータ読込みホールド時間
（RD信号立ち上がりから）
tRHDX
0
―
ns
データ・バス・フロート時間
（RD信号立ち上がりから）
tRHDZ
―
2tCLCL−70
ns
RAMデータ読込み時間
（ALE信号立ち下がりから）
tLLDV
―
8tCLCL−100
ns
RAMデータ読込み時間
（アドレス出力から）
tAVDV
―
9tCLCL−105
ns
ALE立ち下がりからRD/WR出力時間
tLLWL
3tCLCL＋40
ns
アドレス出力からRD/WR出力時間
tAVWL
3tCLCL−40
*2 3tCLCL−100
4tCLCL−70
―
ns
データ出力からWR出力時間
tQVWX
tQVWH
1tCLCL−40
―
ns
7tCLCL−105
―
ns
データ・ホールド時間
（WR立ち上がりから）
tWHQX
2tCLCL−50
―
ns
アドレス・フロートからRD出力までの時間
tAZRL
0
RD/WR立ち上がりからALE立ち上がり時間
tWHLH
1tCLCL−30
データ出力からWR立ち上がりまでの時間
―
1tCLCL＋40
*2 1tCLCL＋100
ns
ns
*1 外部クロック供給時は、0∼24MHzとなります。
*2 2.2≦VCC＜4Vの場合
27/36
MSM80C154S/83C154S l
(4) 外部データ・メモリ・読み出しサイクル
tWHLH
tLHLL
ALE
PSEN
tLLDV
tLLWL
tRLRH
RD
tLLAX tAZRL
tAVLL
PORT 0
INSTR
IN
A0∼A7
PCL
PCH
tRHDX
A0∼A7
Rr or DPL
tAVWL
PORT 2
tRHDZ
tRLDV
A8∼A15 PCH
A0∼A7
PCL
DATA IN
tAVDV
P2.0∼P2.7 DATA or A8∼A15 DPH
A8∼A15 PCH
(5) 外部データ・メモリ・書き込みサイクル
tWHLH
tLHLL
ALE
PSEN
tLLWL
tWLWH
WR
tQVWH
tAVLL
tLLAX
PORT 0
INSTR
IN
A0∼A7
PCL
A0∼A7
Rr or DPL
tWHQX
tQVWX
DATA (ACC)
A0∼A7
PCL
tAVWL
PORT 2
A8∼A15
PCH
A8∼A15 PCH
P2.0∼P2.7 DATA or A8∼A15 DPH
A8∼A15 PCH
28/36
MSM80C154S/83C154S l
(6) シリアル・ポート（I/O拡張モード）交流特性
（VCC＝2.2∼6.0V, VSS＝0V, Ta＝−40∼＋85℃）
記 号
Min.
Max.
単 位
シフト・クロックの周期
項 目
tXLXL
12tCLCL
―
ns
出力データのセット・アップ時間
（シフト・クロックの立ち上がりまで）
tQVXH
10tCLCL−133
―
ns
出力データのホールド時間
tXHQX
2tCLCL−75
―
ns
入力データのホールド時間
（シフト・クロックの立ち上がりから）
tXHDX
0
―
ns
入力データの確定時間
（シフト・クロックの立ち上がりから）
tXHDV
―
10tCLCL−133
ns
29/36
MACHINE
CYCLE
ALE
tXLXL
SHIFT
CLOCK
tQVXH
tXHQX
OUTPUT
DATA
tXHDX
tXHDV
VALID
VALID
VALID
VALID
VALID
VALID
VALID
VALID
30/36
MSM80C154S/83C154S l
INPUT
DATA
MSM80C154S/83C154S l
(7) 交流特性測定条件
入出力信号
VOH
VIH
VOH
VIH
テストポイント
VIL
VOL
VIL
VOL
ACテスト時の入力信号はVOH（論理“1”）とVOL（論理“0”）を入力し、出力信号波形の測
定点はVIH以上を論理“1”、VIL以下を論理“0”としています。
フローティング
フローティング
VOH
VOL
VIH
VIH
VIL
VIL
VOH
VOL
ポート0のフローティング測定は“1”出力からフローティングに入った時は2.4mAでGNDにシ
ンクし、ポート0端子電圧がV IH 以下の時と、“0”出力からフローティングに入った時点は
400mAで電源からソースし、ポート0端子電圧がVIL以上になった時点からの時間です。
(8) XTAL1外部クロック入力波形条件
項 目
記 号
Min.
Max.
単 位
外部クロック周波数
1/tCLCL
0
24
MHz
クロックパルス幅1
tCHCX
15
―
ns
クロックパルス幅2
tCLCX
15
―
ns
立ち上がり時間
tCLCH
―
5
ns
立ち下がり時間
tCHCL
―
5
ns
外部クロック波形
VCC-0.5
0.45V
0.7VCC
tCHCX
0.2VCC-0.1
tCLCX
tCHCL
tCLCH
tCLCL
31/36
,,,
,,,
,,,
,,,
,,,
,,,
,,,
,,
,,,
,,,
,,,
,,,
,,,
,,
,,,
,,,
,,,
,,,
TM+1
,,,
,,,
,,,
TM+1
PORT NEW DATA
S5
PCL
S6
PCH
,,,
命令の実行
S4
S1
S2
PCL
S3
PCH
TM+1
命令の解読
PC+1
,,,
,,
PC+1
S3
ACC & RAM
S2
DPH & PORT DATA
S1
,,,
,,,
PC+1
S6
DPL&Rr
S5
,,,
,,,
命令の解読
PCH
S4
,,,
S4
PCH
PCL
S6
DATA STABLE
S5
PC+1
命令の実行
,
TM+1
PCL
S3
,,,
,,,
命令の実行
S2
,,,
,,,
PC+1
,,,
PORT OLD DATA
PCH
S1
M1
,,,
命令の解読
PCL
S6
,,,
0
,,,
DATA STABLE
S5
M2
,,,
,,,
,,
1
PCH
S4
,,,
,,,
,,,
,,,
PORT←CPU
PCL
S3
,,,
0
PCH
S2
M1
,,,
1
0
1
0
1
0
1
0
1
0
1
0
1
S1
M1
,,,
CPU←PORT
PORT-2
PORT-0
RD/WR
PSEN
ALE
XTAL 1
STEP
CYCLE
MSM80C154S/83C154S l
n タイミングチャート
,,,
,,,
,,,
,,
,,,
,,,
32/36
MSM80C154S/83C154S l
n パッケージ寸法図
（単位：mm）
DIP40-P-600-2.54
パッケージ材質
エポキシ樹脂
リードフレーム材質
42アロイ
端子処理方法・材質
半田メッキ
半田メッキ厚
5μm以上
パッケージ質量（g）
6.10 TYP.
表面実装型パッケージ実装上のご注意
SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ（PLCC）、SHP、BGA等は表面実装型パッケージであ
り、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。
したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケー
ジコード及び希望されている実装条件（リフロー方法、温度、回数）、保管条件などを弊社担当営業ま
で必ずお問い合わせください。
33/36
MSM80C154S/83C154S l
（単位：mm）
QFJ44-P-S650-1.27
パッケージ材質
エポキシ樹脂
リードフレーム材質
Cuアロイ
端子処理方法・材質
半田メッキ
半田メッキ厚
5μm以上
パッケージ質量（g）
2.00 TYP.
表面実装型パッケージ実装上のご注意
SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ（PLCC）、SHP、BGA等は表面実装型パッケージであ
り、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。
したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケー
ジコード及び希望されている実装条件（リフロー方法、温度、回数）、保管条件などを弊社担当営業ま
で必ずお問い合わせください。
34/36
MSM80C154S/83C154S l
（単位：mm）
QFP44-P-910-0.80-2K
パッケージ材質
エポキシ樹脂
リードフレーム材質
42アロイ
端子処理方法・材質
半田メッキ
半田メッキ厚
5μm以上
パッケージ質量（g）
0.41 TYP.
表面実装型パッケージ実装上のご注意
SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ（PLCC）、SHP、BGA等は表面実装型パッケージであ
り、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。
したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケー
ジコード及び希望されている実装条件（リフロー方法、温度、回数）、保管条件などを弊社担当営業ま
で必ずお問い合わせください。
35/36
MSM80C154S/83C154S l
（単位：mm）
TQFP44-P-1010-0.80-K
パッケージ材質
エポキシ樹脂
リードフレーム材質
42アロイ
端子処理方法・材質
半田メッキ
半田メッキ厚
5μm以上
パッケージ質量（g）
0.28 TYP.
表面実装型パッケージ実装上のご注意
SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ（PLCC）、SHP、BGA等は表面実装型パッケージであ
り、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。
したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケー
ジコード及び希望されている実装条件（リフロー方法、温度、回数）、保管条件などを弊社担当営業ま
で必ずお問い合わせください。
36/36