炭化珪素（SiC）革新パワー エレクトロニクスの研究開発

最先端研究開発支援プログラム
「炭化珪素（SiC）革新パワー
エレクトロニクスの研究開発」
木本 恒暢、奥村 元、松波 弘之
2014. 9. 3
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
2
パワーエレクトロニクスの応用分野
電力の流れ
インバータ家電
~10 V
DC→AC、AC→DC、DC→DC(電圧変換)、AC→AC(周波数変換)等の電力変換
電力の高効率利用とCO2排出量の削減
3
パワー半導体デバイス
パワーエレクトロニクスを支えるキーデバイス
市場：1.0兆円(2001) → 1.8兆円(2010) → 5兆円(2030) → 10兆円(2050)
高耐圧デバイス
104
Power
Transmission
Rated Current (A)
中耐圧デバイス
103
Traction
HEV/EV
低耐圧デバイス
102
101
DC-DC
converter
Server
PC
10
0
101
Automobile
Electronics
(ABS,
Injector)
Factory
Automation
Motor
Control
Home
Appliance
SW Power
Supply
SiCデバイス
のターゲット
AC
Telecom. Adaptor
HDD
102
電力変換時に
約10%が廃熱
（電力損失）
Lamp Ballast
103
Rated Voltage (V)
104
4
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
5
SiCパワー半導体の特徴
特性オン抵抗 vs. 耐圧
10
Si
1
SiC
0.1
10
100
1000
Conversion Capacity (VA)
On-Resistance (mcm2)
100
10000
Blocking Voltage (V)
高耐圧
低オン抵抗
10
9
10
8
10
7
10
6
10
5
DC Transmission
Large Factory
SiC
Bullet Train
10
4
10
3
UPS
THY. GTO
Si
Inverter
Electric
Vehicle
IGBT
BJT
Telephone
Line
Switching
Power Module
POWER-IC MOSFET
10
1
10
2
10
3
10
4
10
5
10
6
10
7
Operating Frequency (Hz)
高速SW
高温動作
電力変換損失の大幅な低減（高効率化）
冷却装置簡素化、超小型変換システム
6
様々なSiCパワーデバイスの位置づけ
SBD
PiN
Si
MOSFET
IGBT, GTO
Target of
this project
SBD
PiN
Near-Future
Target
100 V
300 V
MOSFET, JFET
IGBT, GTO
600 V
1.2 kV
4.5 kV
10 kV
SiC
20 kV
Voltage rating (V)
SiCユニポーラデバイス: 600 V ~ 8 kV 応用
SiCバイポーラデバイス: > 6 kV 応用
7
バイポーラ型SiCパワーデバイスの特徴
Current Density (A/cm2)
特性オン抵抗 vs. 耐圧
1 kV SBD
On-Resistance (mcm2)
100
500
10
400
1
Si
300
SiC
0.1
10
100
10 kV
PiN
1000
200
10000
Blocking Voltage (V)
100
デバイスを高耐圧化する
と、オン抵抗が急増
少数キャリア注入による伝導度変調効果
を活用するバイポーラデバイスが有望
10 kV SBD
0
1
2
3
4
Forward Voltage (V)
8
ターゲット：超高耐圧SiCバイポーラデバイス
電力系統制御
高圧直流送電
電力変換(DC→ACなど)時に
約10%を熱として損失
（国内で 約800億kWh/年）
高速車両
高圧電源
現行のSi半導体素子の限界
（Siサイリスタ、Si PiNダイオード）
社会のニーズ：
SiC半導体による革新
G1
(1) 電力損失の低減と変換設備の
小型化
(2) 将来のスマートグリッド等の
高機能・安定な電力インフラ実現
C
A
G
G2
G3
K
G4
複数のSiサイリスタ
E
13 kV SiC IGBT
9
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
10
FIRST-SiCプロジェクトの目標
研究目標
(1) 13 kV – 20 A 級 SiC PiNダイオード
(2) 13 kV – 20 A 級 SiC IGBT
(3) 5 kV – 20 A, 250oCのスイッチング動作
(4) 上記を可能とする厚膜・多層エピ成長
(5) 上記を支える学術的基盤研究
11
超高耐圧SiCデバイス実現への研究課題
＋
材料の課題
高温・高電圧に
耐える表面保護
理論耐圧達成に向
けた接合終端構造
（SiC半導体として最大の難易度）
デバイスの課題
高性能化のための
デバイス構造設計
Emitter
Anode
超高耐圧化のための
n-型, p-型厚膜エピ成長
p+
低オン抵抗化のための
キャリア寿命増大
n-blocking layer
n+-substrate
cathode
PiNダイオード
実装・回路の課題
JTE
信頼性・性能向上の
ための拡張欠陥低減
高性能化のための
多層エピ成長
Gate
pチャネルMOS
の移動度向上
SiO2
p+
p+
n-well
p-blocking layer
p-buffer layer
n-buffer layer
n+-substrate
Collector
pチャネルIGBT (単位セル)
・ 超高耐圧・高速スイッチング回路技術の確立
・ 高温・高耐圧絶縁封止技術の確立
12
研究開発体制
中心研究者：木本
共同提案者：松波、奥村
外部有識者委員
荒井和雄
菅原良孝
サブテーマ(2)
超厚膜・多層SiCエピウェハ技術
素子作製用
ウェハ供給
支援機関：産総研
研究支援統括 岡田
サブテーマ(3)
プロセス・超高耐圧SiCデバイス技術
サブテーマリーダー： 土田（電中研）
サブテーマリーダー： 福田（産総研）
電力中研、産総研、関西電力
産総研、富士電機、関西電力、東芝、新日本無線
・超厚膜、超高純度SiCエピ成長
・ドーピング制御と多層膜形成
・キャリア寿命向上、欠陥低減
物性評価用
ウェハ供給
素子特性の
ﾌｨｰﾄﾞﾊﾞｯｸ
欠陥低減、物性
制御の成果適用
・13kV級SiC PiNダイオードの作製
・13kV級SiC IGBTの作製
・デバイスの超高耐圧、高温動作実証
モデリング用
素子供給
MOS特性向上、回路設計
技術、シミュレータの提供
サブテーマ(1) SiCの欠陥・物性制御とデバイス基礎
サブテーマリーダー： 木本（京都大）
冬木（奈良先端大）、三浦（広島大）、赤木（東工大）、舟木（大阪大）、三菱電機、ローム
・SiC厚膜エピ成長層の欠陥評価と低減指針提示
・MOS界面の基礎研究と特性向上の指針提示
・SiC IGBTのデバイス、回路シミュレーション
・超高耐圧電力回路の設計指針提示
13
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
14
超高耐圧素子作製に必要なSiCエピ成長技術
定格電圧
600 V
1.2 kV
厚さ
(m)
ドーピング
(cm-3)
6
10
21016
11016
3.3 kV 25
4.5 kV 35
10 kV
80
20 kV 160
31015
21015
51014
21014
1014
1015
> 10 kV バイポーラデバイス実現に向けて
 厚膜 (> 100 m) の高速成長
 高純度 (ノンドープで < 1014 cm-3)
 多層エピ構造 (特にIGBT作製)
 長いキャリア寿命と低い欠陥密度 (特に基底面転位)
15
SiC厚膜の超高速エピ成長
13 kV級デバイス： 120 m 厚さ, ドーピング ~ 1014 cm-3
極めて平坦な表面
500m
RMS=0.20 nm
高純度: ND – NA < 1x1013 cm-3
M. Ito et al., Appl. Phys. Exp. 1 (2008), 015001.
(CRIEPI)
H. Tsuchida et al. Phys. Stat. Sol. (b) 246 (2009), p.1553.
16
エピ成長による超低抵抗p型SiCの形成
抵抗率のAl原子密度依存性
3
10
Resistivity (cm)
2
10
Cree bulk data
1
10
AIST data
0
10
This work
-1
10
-2
10
1E14
1E16
1E18
1E20
-3
Al concentration (cm )
1E22
Al密度: 1.5x1020 cm-3
抵抗率: 41 mcm
(従来のp型基板に
比べて1/10以下)
最新の成果：
 < 20 mcm
17
17
キャリアのライフタイムキラー欠陥の消滅
ライフタイムキラー欠陥： Z1/2センター (炭素空孔欠陥)
Z1/2センター消滅手法： (1) Cイオン注入＋アニール
(2) 熱酸化
→ 欠陥密度 < 1x1011 cm-3
, 0.5h
DLTS Signal (fF)
10
8
Z 1/2 as-grown
6
4
2
EH 6/7
after oxidation
(1300oC, 5h)
0
100 200 300 400 500 600 700
Temperature (K)
L. Storasta and H. Tsuchida,
Appl. Phys. Lett. 90 (2007), 062116.
T. Hiyoshi and T. Kimoto,
Appl. Phys. Express 2 (2009), 041101.
18
キャリアライフタイムの大幅な向上と制御
ライフタイムの増大
ライフタイム制御
 ライフタイムキラー欠陥の消滅
 220 mの厚膜エピ成長
（厚さ220 mを欠陥フリー化）
 酸窒化膜による表面パッシベーション
（表面再結合の抑制）
 ライフタイムキラー欠陥の起源解明
（炭素空孔）
 低エネルギー電子線照射による炭素
空孔の選択的形成と密度制御
-PCD signal (a.u.)
電中研と連携
as-grown
酸化による点欠陥低減
o
after oxidation (1400 C, 48 h)
106
after surface passivation
26.1 s
表面パッシベーション
33.2 s
as-grown
1.1 s
105
0
10
20
30
40
50
60
70
世界に先駆けてn型、p型SiCのライフ
タイム制御を実現
Time (s) S. Ichikawa et al., APEX 5 (2012), 101301.
19
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
20
高性能SiCバイポーラデバ
イスを作製するための根幹
となる技術を確立
7
2
Forward
Voltage(100
at 100
A/cm
2) [V] [V]
順方向電圧
A/cm
高耐圧(~10 kV)PiNダイオードのオン電圧改善
6
素子活性領域
2.3×2.3mm2
3μm
7×1013cm-3,120μm
5
4
3
Standard
従来プロセス
Process
炭素イオン注入
Carbon
Implantation
/熱処理プロセス
（電中研 APL 2007）
ライフタイム増大プロセス
熱酸化
Thermal
Oxidation
プロセス
(京大 APEX 2009)
オン電圧改善
オン電圧のばらつき低減
K. Nakayama et al., IEEE Trans. Electron Devices 59 (2012), 895.
21
大容量・超高耐圧PiNダイオードの作製
PiNダイオード (8 x 8 mm2)
順方向特性
逆方向特性
VF @ 40 A = 5.2 V (RT), 4.1 V (250oC)
VB = 13.7 kV
22
超高耐圧PiNダイオード (小素子でのデモ)
2
Current Density (A/cm )
140
120
100
80
60
40
20
p+型アノード
i-layer:
改良型空間変調JTE
w = 268 m
Nd = 1-2x1014 cm-3
n型エピ成長層
JTE length: 1050 μm
13 cm-3
Dose1:
(265
μm,1.80x10
1~2x1014
cm -2)
Dose2: 4.50x1012 cm-2
n+型カソード
VB > 26.9 kV
@ 1002 A/cm2
V
=
4.72
V
on
V (@ 100 A/cm )
VF = 4.72
2
2
9.7 mcm
RONR=on,diff
9.72 =mcm
0
- 1x10-3
-30
-25
-20
-15
-10
Reverse Voltage (kV)
耐電圧 26.9
kV
-5
0 2 4 6 8
Forward
Voltage (V)
23
超高耐圧SiC IGBT作製への技術課題
接触抵抗の低減
・ Simultaneous formation of ohmic
contacts for both p- and n-type
・ Low p-type ohmic contact
resistance
チャネル移動度(n, p-ch)の向上
High channel motilities and stability
of Vth are required for both p- and nch
JFET抵抗の低減
Trade-off between JFET resistance
and max. Eox depending on JFET
length and doping density of Current
Enhancement Layer
多層・厚膜・高純度エピ成長
・Control of doping concentration
・Low defect density
・Long carrier lifetime
低抵抗p+型コレクタ（キャリア注入層）
・Thinning the substrate
n-IGBT
p-IGBT
gate metal gate oxide
emitter
emitter
passivation film
contact
contact
n+ p+ n+
p+ n+ p+
JFET
region
channel stopper
n-well
p-well
n-layer
p-layer
JTE
n- drift region
field stop layer
(n+ buffer)
p+ substrate
(injector)
p- drift region
field stop layer (p+ buffer)
n+ substrate
(injector)
collector contact
24
大容量・超高耐圧 IGBTの作製
フリップタイプ nチャネル IE-IGBT
5.3mm角 n-IGBT 3”ウエハ
2.5e-05
LJFET=1.6m
ILEAK (A)
2.0e-05
5mm角チップで 30A 動作
Vg = 30V時（Vce = 7~10V間平均）
RonA,diff = 15
mΩcm2
1.5e-05
1.0e-05
耐圧 16 kV
5.0e-06
0.0e+00
-5.0e-06
10000
12000
Y. Yonezawa et al, IEDM 2013, #6.6.
14000
VCE (V)
16000
18000
25
本報告の概要
1. パワーエレクトロニクスの重要性
2. SiCパワー半導体による革新
3. FIRST-SiCプロジェクトの目標、体制
4. FIRST-SiCプロジェクトの成果
4-1 SiCエピ成長、欠陥低減
4-2 超高耐圧SiCデバイス
5. まとめ
26
まとめ
超高耐圧SiCバイポーラデバイス実現に向けて
1. 高速・厚膜エピタキシャル成長と欠陥低減
■ > 100 m, ドーピング制御 ~ 1014 cm-3 (n & p)
■ 基底面転位の低減 (BPD密度 < 0.1 cm-2)
■ 長いキャリア寿命の達成 (> 30 s)
2. 超高耐圧バイポーラデバイス
■ 13 kV – 40 A級 PiNダイオードの実現
■ 16 kV – 30 A級 IE-IGBTの実現
■ 250oCで 5 kV, > 20 A のスイッチング動作実証
27
謝辞
本研究は、総合科学技術会議により制度設計された
最先端研究開発支援プログラム（FIRSTプログラム）に
より、日本学術振興会を通して助成されたものです。
また、本研究の一部は、産業技術総合研究所のTIA
ナノ・パワーエレクトロニクス研究設備を活用して得ら
れたものです。
28