YDA148(D-510)

YDA148
D-510
STEREO 5W-15W DIGITAL AUDIO POWER AMPLIFIER
■
概要
YDA148(D-510)は、最大出力 15W×2ch の高効率デジタルオーディオパワーアンプ IC です。YDA148
は、パルス出力信号の歪みやノイズ混入を低減してスピーカーを直接駆動する「ピュアパルスダ
イレクトスピーカードライブ回路」を搭載し、同クラスのデジタルアンプ IC としては最高水準の
低歪率特性と低ノイズ特性を実現しています。また、フィルターレス対応のため、使用条件によ
って外付け部品点数を少なく抑えた回路設計が可能です。YDA148 は、ヤマハ独自のデジタルアン
プ技術により開発したパワーリミット機能、ノンクリップ機能、DRC（ダイナミック レンジ コン
トロール）機能を内蔵しています。YDA148 は、スピーカー出力端子の過電流保護機能、IC 内部の
高温保護機能、低電源電圧誤動作防止機能を備えています。
■
特徴
・動作電源電圧範囲 PVDD: 8.0V～16.5V
・瞬間最大出力
15 W×2ch (VDDP=15V, RL=8Ω, THD+N=10%)
・連続最大出力
15 W*1×2ch (VDDP=15V, RL=8Ω, THD+N=10%, Ta=70℃)
・歪率(THD+N)
0.01 % (VDDP=12V, RL=8Ω, Po=0.1W, 1kHz)
・残留ノイズ
48μVrms (VDDP=12V, GAIN[1:0]=L,L, NCDRC[1:0]=L,L)
・効率
91 % (VDDP=12V, RL=8Ω)
・S/N 比
105 dB (VDDP=12V, GAIN[1:0]=L,L, NCDRC[1:0]=L,L)
・チャンネル分離比 -80 dB (VDDP=12V, GAIN[1:0]=L,L, NCDRC[1:0]=L,L)
・PSRR
60dB (VDDP=12V,Vripple=100mV, 1kHz, GAIN[1:0]=L,L, NCDRC[1:0]=L,L)
・ノンクリップ機能/DRC 機能（切り替え可能）
・パワーリミット機能
・クロック外部同期機能
・クロック出力によるマスター/スレーブ同期機能
・過電流保護機能、高温保護機能、低電源電圧誤動作防止機能、DC 検知機能
・ＳＬＥＥＰＮ端子によるスリープ機能、MUTEN 端子による出力ミュート機能
・ステレオ/モノラル切り替え機能
・スプレッドクロック機能
・ポップノイズ低減機能
・パッケージ 鉛フリー 32 ピン プラスチック QFN （ステージ露出）
：YDA148-QZ
注) *1: 弊社基板実装条件に基づく値 (P.27 注) *2 参照)
YDA148 カタログ
CATALOG No. LSI-3DA148A70
2014.8
■ 端子配置図
GAIN1
GAIN0
NCDRC1
NCDRC0
CKIN
CKOUT
MUTEN
PROTN
SLEEPN
25
24
23
22
21
20
19
18
17
端子配置図
30
12
OUTPR
OUTPL
31
11
OUTPR
PVDDPL
32
10
PVDDPR
9
OUTPL
PLIMIT
PVSSR
8
13
AVSS
29
7
PVSSL
INRP
OUTMR
6
14
INRM
28
5
OUTML
VREF
OUTMR
4
15
INLM
27
3
OUTML
INLP
PVDDMR
2
16
AVDD
26
1
PVDDML
PVDDREG
■
YDA148
＜32 ピン QFN Top View＞
3DA148A70
2
■ 端子機能
■
YDA148
端子機能
No.
名称*4)
I/O*1),*2),*3)
機能
1
PVDDREG
PVDD 電源
レギュレータ用電源端子
2
AVDD
OA
3.3V レギュレータ出力端子
3
INLP
IA
アナログ入力端子（Lch+）
4
INLM
IA
アナログ入力端子（Lch-）
5
VREF
OA
レファレンス電圧出力端子
6
INRM
IA
アナログ入力端子（Rch-）
7
INRP
IA
アナログ入力端子（Rch+）
8
AVSS
GND
アナログ用グランド端子
9
PLIMIT
IA
パワーリミット設定端子
10
PVDDPR
PVDD 電源
デジタルアンプ出力用電源端子（Rch+）
11
OUTPR
O
デジタルアンプ出力端子（Rch+）
12
OUTPR
O
デジタルアンプ出力端子（Rch+）
13
PVSSR
GND
デジタルアンプ出力用グランド端子（Rch）
14
OUTMR
O
デジタルアンプ出力端子（Rch-）
15
OUTMR
O
デジタルアンプ出力端子（Rch-）
16
PVDDMR
PVDD 電源
デジタルアンプ出力用電源端子（Rch-）
17
SLEEPN
I
スリープ制御端子*5)
18
PROTN
O/D
エラーフラグ出力端子
19
MUTEN
I
ミュート制御端子
20
CKOUT
O
同期用クロック出力端子
21
CKIN
I
外部クロック入力端子
22
NCDRC0
I
ノンクリップ/DRC1/DRC2 モード選択端子 0
23
NCDRC1
I
ノンクリップ/DRC1/DRC2 モード選択端子 1
24
GAIN0
I
GAIN 設定端子 0
25
GAIN1
I
GAIN 設定端子 1
26
PVDDML
PVDD 電源
デジタルアンプ出力用電源端子（Lch-）
27
OUTML
O
デジタルアンプ出力端子（Lch-）
28
OUTML
O
デジタルアンプ出力端子（Lch-）
29
PVSSL
GND
デジタルアンプ出力用グランド端子（Lch）
30
OUTPL
O
デジタルアンプ出力端子（Lch+）
31
OUTPL
O
デジタルアンプ出力端子（Lch+）
32
PVDDPL
PVDD 電源
デジタルアンプ出力用電源端子（Lch+）
（注）*1：入力端子、O：出力端子、A：アナログ端子、O/D：オープンドレイン出力端子
（注）*2：PVDD 電源は基板上でショートしてください。
（注）*3：GND は基板上でショートしてください。
（注）*4：同一端子名の出力端子（OUTPR、OUTMR、OUTPL、OUTML）はそれぞれ基板上でショートして
ください。
（注）*5：SLEEPN 端子の H レベルを印加するのに AVDD 端子を使用しないでください。
SLEEPN 端子を H とすることで AVDD 端子が立ち上がるため、AVDD 端子を H レベルとして使
用すると起動しません。
3DA148A70
3
■ ブロック図
■
YDA148
ブロック図
3DA148A70
4
■ 動作機能説明
■
YDA148
動作機能説明
● デジタルアンプ機能
YDA148 は、アナログ入力、PWM パルス出力の最大出力 15W×2ch のデジタルアンプを内蔵しています。
「ピュアパルスダイレクトスピーカードライブ回路」の採用により、PWM パルス出力信号の歪みやノ
イズ混入を低減しています。
・デジタルアンプゲイン
デジタルアンプのトータルゲインは、動作モードによって下表のとおりとなります。
NCDRC1
L
L
H
H
3DA148A70
NCDRC0
GAIN1
GAIN0
トータルゲイン
L
L
L
H
H
L
H
L
H
+22dB
+28dB
+34dB
+16dB
ノーマルモード
ノンクリップ：OFF
DRC：OFF
H
L
L
H
H
L
H
L
H
+34dB
+40dB
+46dB
+28dB
ノンクリップモード
L
L
L
H
H
L
H
L
H
+34dB
+40dB
+46dB
+28dB
DRC1 モード
H
L
L
H
H
L
H
L
H
+34dB
+40dB
+46dB
+28dB
DRC2 モード
5
動作モード
■ 動作機能説明
YDA148
・オーディオ信号入力
差動入力の場合には、DC カットコンデンサ(CIN)を介して、Lch の場合は INLP, INLM 端子から、Rch
の場合は INRP, INRM 端子から入力してください。
シングル入力の場合には、DC カットコンデンサ(CIN)を介して、Lch の場合は INLP 端子から、Rch
の場合は INRP 端子から入力してください。この時 INLM, INRM 端子は、同じ値の DC カットコンデ
ンサ(CIN)を介して AVSS に接続してください。
ポップノイズ低減のため、差動入力信号源のインピーダンスを揃えてください。また、10kΩ以下
としてください。
（使用温度範囲で 1.5μF 以下になるよう
DC カットコンデンサ(CIN)の容量は 1μF としてください。
にしてください。
）
（ご注意）
、スリープ状態でオーディオ信号を入力するとアナログ（INLP
電源遮断状態（ PVDD 電源 < VHUVLL ）
/ INLM / INRP / INRM）端子の保護回路を通して、YDA148 のグランドから前段デバイス方向に電流
が流れる可能性があります。電源遮断状態（ PVDD 電源 < VHUVLL ）、スリープ状態ではオーディオ信
号の入力を止めてください。
・入力インピーダンス
入力インピーダンス（ZIN）はゲイン設定にかかわらず、18.8kΩです。
・レファレンス電圧出力機能
レファレンス電圧出力端子(VREF)には、AVDD 端子電圧の 1/2 の電圧が出力されます。
電圧安定化のために、0.1μF のコンデンサを接続してください。
3DA148A70
6
■ 動作機能説明
YDA148
・最大出力
YDA148 は負荷インピーダンス、電源電圧に応じて以下のような最大出力となります。
瞬間最大出力
15W×2ch
(VDDP=15V, RL=8Ω, THD+N=10%)
連続最大出力
15W×2ch
(VDDP=15V, RL=8Ω, THD+N=10%, Ta=70℃)
瞬間最大出力とは、損失による発熱を別途考慮することにより可能となる最大の出力を意味します。
連続最大出力とは、指定の温度において、サイン波連続出力にて Tjmax=150℃を超えない最大の出
力を意味します。なお、この値は、P.27 注) *2 の弊社基板実装条件に基づく値です。
これ以外の設定において可能となる連続最大出力は、
「代表的アナログ特性」の Power Dissipation
vs Output Power のグラフ(P.31)と、「電気的特性」の許容損失(P.27)より換算できます。
3DA148A70
7
■ 動作機能説明
YDA148
● 制御機能
・出力パワーリミット機能
出力がクリップする電圧を設定する機能です。この時、出力がクリップする電圧をパワーリミット
値（VPL）と定義します。この機能を使用することにより、最大出力電力を制限すると同時に、IC
内部の温度上昇を抑えることができます。出力パワーリミット値は、PLIMIT 端子に印加される電圧
（分圧抵抗 1,2）によって設定されます。なお、電源投入中の PLIMIT 端子電圧の変更は禁止です。
AVDD
分圧
抵抗R1
PLIMIT
分圧
抵抗R2
AVSS
＜PLIMIT 端子設定回路＞
分圧抵抗 1、分圧抵抗 2 の抵抗比(R2/(R1+R2))と 10%歪み時の出力パワーは次項の関係になってい
ます。AVDD の内部ばらつきによって、MIN、MAX の間で変動する場合がありますので、ばらつきを
考慮の上、抵抗部品を決定してください。次項における設定値はステレオ/モノラル共通です。
PLIMIT 抵抗 R1、R2 は以下のように設定してください。
R1+R2=500kΩ以下
R1//R2=50kΩ～70kΩ （R1//R2 は R1 と R2 の並列抵抗）
例 1：4Ω max30W（8Ω max15W）に設定する場合
R1=220k+4.7k、R2=75k
例 2：8Ω min10W に設定する場合
R1=200k、R2=75k+1.5k
※ 出力パワーリミットの最小値制限
出力パワーリミット値の最小値は、抵抗分圧比 0.45 で決まる値に制限されています。
抵抗分圧比を 0.45 以上に設定しても出力パワーリミット値はそれ以下には設定できません。
3DA148A70
8
■ 動作機能説明
YDA148
※ 出力パワーリミット機能の解除
PLIMIT 端子を 0V とする（分圧比 0）ことで、パワーリミットがかからないようにすることが
できます。ただし、下記機能をご使用される場合は、パワーリミット値を設定する必要があり
ます。
・ ノンクリップ機能 (ノンクリップ/DRC 機能 P.10)
・ DRC 機能
(ノンクリップ/DRC 機能 P.10)
・ 高温保護機能の“1)高温パワーリミッタ状態” (高温保護機能 P.19)
各機能とパワーリミット値の関係につきましては各機能の項目をご参照ください。
拡大図
PLIMIT分圧抵抗比 vs 10％歪時の出力パワー（4Ω）
PLIMIT分圧抵抗比 vs 10％歪時の出力パワー（4Ω）
35
10
Typ
MIN
MAX
Typ
MIN
MAX
9
8
25
10％歪時の出力パワー[W]
10％歪時の出力パワー[W]
30
20
15
10
7
6
5
4
3
2
5
1
0.500
PLIMIT分圧抵抗比 vs 10％歪時の出力パワー（8Ω）
PLIMIT分圧抵抗比 vs 10％歪時の出力パワー（8Ω）
10
18
16
Typ
MIN
MAX
9
Typ
MIN
MAX
8
10％歪時の出力パワー[W]
14
12
10
8
6
4
7
6
5
4
3
PLIMIT分圧抵抗比
0.450
0.400
0.250
0.450
0.400
0.350
0.300
0.250
0
0.200
1
0
0.350
2
2
0.300
PLIMIT分圧抵抗比
PLIMIT分圧抵抗比 vs 10％歪時の出力パワー（16Ω）
PLIMIT分圧抵抗比 vs 10％歪時の出力パワー（16Ω）
9
5
4
10％歪時の出力パワー[W]
7
Typ
MIN
MAX
4.5
Typ
MIN
MAX
8
6
5
4
3
2
3.5
3
2.5
2
1.5
PLIMIT分圧抵抗比
3DA148A70
PLIMIT分圧抵抗比
9
0.450
0.400
0.250
0.450
0.400
0.350
0.300
0
0.250
0
0.200
0.5
0.300
1
1
0.350
10％歪時の出力パワー[W]
0.450
PLIMIT分圧抵抗比
PLIMIT分圧抵抗比
10％歪時の出力パワー[W]
0.400
0.300
0.500
0.450
0.400
0.350
0.300
0.250
0.200
0.350
0
0
■ 動作機能説明
YDA148
・ノンクリップ/DRC 機能
PWM アンプへの入力レベルを検知してゲインを変更し、クリップを抑えながら平均出力レベルを上
げる機能です。NCDRC[1:0]端子を組み合わせて以下のようにモードを設定します。
NCDRC1
NCDRC0
モード
L
L
H
H
L
H
L
H
ノンクリップ＆DRC モード OFF
ノンクリップモード
DRC1 モード
DRC2 モード
ノンクリップモードでは、ゲインが 12dB 上がります。出力のピーク電圧がパワーリミット値とな
るようにゲインを自動調整します。
ゲインの最大減衰量は-12dB です。
アタックタイムは 0sec です。
減衰量-12dB から 0dB までのリリースタイムは 7.7sec（typ）です。
DRC1 モードでは、ゲインが 12dB 上がります。パワーリミット値から-12dB の出力範囲（入力範囲
では-24dB）で、dB で 1/2 となる圧縮動作が行われます（Dynamic Range Compression）。アタック
タイムは 0sec です。減衰量-12dB から 0dB までのリリースタイムは 3.9sec（typ）です。
DRC2 モードでは、ゲインが 12dB 上がります。DRC1 と同様な圧縮動作ですが、パワーリミット動作
が行われません。PLIMIT 端子は DRC 動作点の設定にお使いいただけます。そのため最大出力に関わ
らずゲインカーブの設定が可能で、小出力から DRC を効かせることができます。
NCDRC[1:0]端子の切り替えは、下記のいずれかの状態で行なってください。
・PVDD 電源投入前(PVDD 電源起動しきい値電圧(VHUVLH)以下)
・SLEEPN=L
上記以外の動作状態で切り替えるとポップノイズが発生する場合があります。
3DA148A70
10
■ 動作機能説明
YDA148
パワーリミットが掛
かっている状態
パワーリミット値（VPL）
出力電圧[dB]
OFF
NCDRC[1:0]=00
0
入力電圧[dB]
＜ノンクリップ/DRC ゲインカーブ（OFF）＞
パワーリミットが掛
かっている状態
パワーリミット値（VPL）
ノンクリップ
NCDRC[1:0]=01
出力電圧[dB]
OFF
NCDRC[1:0]=00
入力電圧[dB]
-12
0
＜ノンクリップ/DRC ゲインカーブ（ノンクリップ）＞
3DA148A70
11
■ 動作機能説明
YDA148
パワーリミットが掛
かっている状態
パワーリミット値（VPL）
DRC1
NCDRC[1:0]=10
OFF
NCDRC[1:0]=00
出力電圧[dB]
VPL - 12dB
-24
0
入力電圧[dB]
＜ノンクリップ/DRC ゲインカーブ（DRC1）＞
パワーリミット値を
超えてもパワーリミ
ットがかからない
パワーリミット値（VPL）
DRC2
NCDRC[1:0]=11
OFF
NCDRC[1:0]=00
出力電圧[dB]
VPL - 12dB
-24
入力電圧[dB]
＜ノンクリップ/DRC ゲインカーブ（DRC2）＞
3DA148A70
12
0
■ 動作機能説明
YDA148
・スリープ機能
SLEEPN 端子を L とした時、YDA148 はスリープモードとなります。スリープモードでは、全ての回
路機能を停止し、消費電流を最小（ＩSLEEP）にします。
スリープモードに移行する際に何らかの保護モードとなっている場合、これらの保護モードは解除
され、PROTN 端子出力は Hi-Z となります。
デジタルアンプ出力は Weak Low(高抵抗で接地された状態)となります。
AVDD 出力と VREF 出力はプルダウンされます。
PVDDREG 端子電圧が、低電圧誤動作防止解除しきい値電圧（VHUVLH）以上の状態で SLEEPN 端子を L
から H とした場合、スリープモードが解除されスリープ復帰時間（tWU）の後に通常動作状態となり
ます。
・ミュート機能
MUTEN 端子を L とした時、YDA148 はミュートモードとなります。ミュートモードでは、デジタルア
ンプ出力は Weak Low(高抵抗で接地された状態)となります。
PVDDREG 端子電圧が、低電圧誤動作防止解除しきい値電圧（VHUVLH）以上の状態且つ SLEEPN 端子=H
の状態で MUTEN 端子を L から H とした場合、ミュートモードが解除されミュート復帰時間（tMRCV）
の後に通常動作状態となります。
・クロックコントロール機能
CKIN 端子の設定によって、クロックモードは下記の通りとなります。
CKIN端子設定
L固定
H固定
クロック入力
モード
CKOUT
内部クロックモード
内部クロック出力（周波数：fCK)
内部クロック（スプレッド
内部クロック（スプレッドクロック）出力
クロック）モード
（周波数：fCK)
外部クロックモード
CKIN入力のバッファ出力（周波数：fCKIN)
CKIN 端子を L または H 固定とした場合、
内部クロックモードとなり、内部でクロックを生成します。
また、CKIN 端子を H 固定とした場合、スプレッドクロック機能が働き、EMI の低減をします。
CKIN 端子に外部からクロックを入力する場合、クロックの周波数は fCKIN としてください。
CKIN 端子は無接続状態で使用しないでください。
3DA148A70
13
■ 動作機能説明
YDA148
・ステレオ/モノラル切り替え機能
Rch 側の入力端子である INRP,INRM 端子を AVDD に接続した場合、YDA148 はモノラルモードになり
ます。
モノラルモードでは、Lch 側の入力端子である INPL,INML 端子に入力された信号が、Lch 側と Rch
側のデジタルアンプから出力されます。
モノラルモードでは、OUTPL と OUTPR、OUTML と OUTMR を接続することによって、並列動作が可能で
す。
接続については、項目“アプリケーション回路例”の「モノラル動作・単体使用例」(P.23)を参照
ください。
ステレオ/モノラルの切り替えは、下記の状態で行なってください。
・PVDD 電源投入前(PVDD 電源 遮断しきい値電圧以下)
（ご注意）
モノラルモードで使用する場合、静電ノイズ耐性が低いため、静電ノイズの印加によって動作が停
止することがあります。モノラルモードで使用する場合は、弊社営業担当までお問い合わせくださ
い。
・デジタルアンプポップノイズ低減機能
出力オフセット電圧を最小にすることによって、電源起動時、電源遮断時、パワーダウン時、パワー
ダウン解除時などのポップノイズを低減しています。
・マルチチップ同期機能
外部クロック同期機能とクロック出力機能があり、マスター/スレーブ接続することでキャリアク
ロックの同期をとることができます。
マルチチップで同期させて使用する場合は、１つの YDA148 をマスターとして使用し、もう１つの
YDA148 をスレーブとして使用します。この時、マスター側の YDA148 の CKOUT 端子とスレーブ側の
CKIN 端子を接続してください。
３チップ（マスター/スレーブ 1/スレーブ 2）で同期をとる場合は、スレーブ１側の YDA148 の CKOUT
端子とスレーブ２側の CKIN 端子を接続してください。
接続については、項目“アプリケーション回路例”の「MASTER-SLAVE 動作使用例」(P.25-26)を
参照ください。このとき、PVDD 電源はすべて基板上でショート（同一電源）してください。
3DA148A70
14
■ 動作機能説明
YDA148
・起動シーケンス、遮断シーケンス
VDDP
PVDD
AVDD
VHUVLH
VDDA
tWU
OUTPL/OUTPR
OUTML/OUTMR
デジタルアンプ出力
＜電源起動シーケンス＞
VDDP
PVDD
VHUVLH
VDDA
AVDD
OUTPL
/OUTPR
OUTML
/OUTMR
デジタルアンプ出力
デジタルアンプ出力停止
＜電源遮断シーケンス＞
3DA148A70
15
■ 動作機能説明
YDA148
SLEEPN
VIH_SLPN
AVDD
tWU
OUTPL
/OUTPR
OUTML
/OUTMR
デジタルアンプ出力
＜スリープ状態からの起動シーケンス＞
SLEEPN
VIL_SLPN
AVDD
OUTPL
/OUTPR
OUTML
/OUTMR
デジタルアンプ出力停止
デジタルアンプ出力
＜スリープ状態への以降シーケンス＞
● レギュレータ出力
SLEEPN 端子が H の時、YDA148 は AVDD 端子に VDDA を出力します。安定化のため、AVDD 端子に
は 1μF～4.7μF のコンデンサを接続してください。
（バラツキ、温度変化を含めて 0.8μF 以
上を確保してください。
）
AVDD 出力は、YDA148 以外では使用しないでください。YDA148 の周辺回路で AVDD を使用する
場合、AVDD から取り出せる最大電流は IDDA としてください。
3DA148A70
16
■ 動作機能説明
YDA148
● LC フィルター
YDA148 は、スピーカーが有するインダクタンスのみで無音時のスピーカー損失を十分低減させる変
調方式を採用しており、LC フィルターを介すことなくスピーカーに接続することができます。
LC フィルターを接続する場合は、以下に示した LC フィルター回路をご使用ください。この時、ス
ピーカーのインピーダンスにあわせて、以下のような定数としてください。この定数を使用するこ
とで、カットオフ周波数 50kHz 程度、Q=0.7 程度の低域透過フィルターとすることができます。
LC フィルター定数
RL
L1
C1
C2
4Ω
8Ω
10μH
22μH
0.33μF
0.22μF
0.22μF
0.1μF
L1
L1
L1
C2
L1
RL
C1
C2
RL
C1
C2
C2
＜LC フィルター回路（ステレオ）＞
＜LC フィルター回路（モノラル）＞
※LC フィルターをご使用の場合で、スピーカーを接続しない可能性がある場合、オーディオ入力信
号帯域を 20kHz 以下としてください。帯域制限ができない場合、スピーカーを取り外す時は SLEEPN
端子＝L または MUTEN 端子＝L とするか、あるいは電源（PVDD）を切ってください。
● スピーカーインダクタンス
LC フィルターを使わずにスピーカーをデジタルアンプ出力端子に直結する場合、またはフェライト
ビーズ等の EMI 対策部品の後にスピーカーをつなげる場合（フィルターレス）
、スピーカーのスイッ
チング周波数（fCKIN または fCK）付近でのインダクタンスが 20μH 以上のスピーカーをご使用くだ
さい。20μH 以下の場合、スピーカーと本デバイスの損失が大きくなることがあります。
3DA148A70
17
■ 動作機能説明
YDA148
● 保護機能
YDA148 は、デジタルアンプの保護機能として、過電流保護機能、高温保護機能、低電圧誤動作防止
機能、DC 検知機能を内蔵しています。
PROTN端子
出力
PROTN端子
ラッチ
デジタルアンプ
出力の状態
過電流保護機能
Low
有
WL*1)
高温保護機能
(高温パワーリミッタ状態)
－
無
パワーリミット
（-6dB）
高温保護機能
(高温遮断状態)
Low
無
WL*1)
(Hi-Z)
－
WL*1)
Low
有
WL*1)
保護機能
低電圧誤動作防止機能
DC検出機能
保護モードの解除
SLEEPN端子=L、または
PVDD電源の遮断
SLEEPN端子=L、または
PVDD電源の遮断、または
温度低下
SLEEPN端子=L、または
PVDD電源の遮断、または
温度低下
－
SLEEPN端子=L、または
PVDD電源の遮断
*1：WL=Weak Low(高抵抗で接地された状態)
PROTN 端子出力を外部回路でプルアップさせる場合は、以下のようにしてください。
1)PVDD 電源-GND 間を抵抗分圧した電位にプルアップさせます。
PROTN 端子が H 出力(Hi-Z)時、3.3V 以下となるように、下記の計算式を参考にして抵抗の定数を
設定します。
2.0V≦(R2 / (R1 + R2)) × VDDP ≦ 3.3V
ただし R1＞100kΩ、10kΩ＜R2＜100kΩ
2)3.3V 以下の外部供給電圧源に対してプルアップさせます。
プルアップ抵抗 R3 は、40kΩ＜R3＜200kΩ（推奨 47kΩ）としてください。
いずれの場合も、PROTN 端子が L を出力している時に、0.4mA 以上の電流が流れ込まないよう設
定します。
＜PROTN 端子プルアップ処理 1（PVDD 電源にプルアップする場合）＞
3DA148A70
18
■ 動作機能説明
YDA148
VCC(3.3V)
R3
PROTN
Error
Flag
＜PROTN 端子プルアップ処理 2（3.3V 電源にプルアップする場合）＞
※ PROTN 端子と SLEEPN 端子を接続して自動復帰設定にする場合には、VCC は AVDD とは別電源にして
ください。
※ VCC を AVDD とする場合には、電源起動シーケンス(P.15-16)をご参照ください。
・デジタルアンプの過電流保護機能
デジタルアンプ出力端子の短絡（地絡,天絡,端子間ショート）を検出して、過電流保護モードにす
る機能です。
過電流保護モードでは、PROTN 端子に L を出力し、出力端子が Weak Low(高抵抗で接地された状態)
となります。
過電流保護モードは、電源を遮断するか、SLEEPN 端子を一旦 L とすることで解除できます。
また、PROTN 端子と SLEEPN 端子を外部で接続した場合、自動復帰モードとなり、過電流を検知して
過電流保護モードになっても、
過電流保護モードは解除され、
PROTN 端子出力は L から Hi-Z となり、
（自動復帰機能）
一定の待機時間（tWU）の後に通常動作状態となります。
、10A（typ,VDDP=15V）です。
端子間ショートの検知電流値は、8A（typ,VDDP=12V）
・高温保護機能
YDA148 自身が異常に高温になったことを検出して、高温保護モードにする機能です。
高温保護モードでは、IC の温度状態によって下記の２段階で動作します。
1)高温パワーリミッタ状態
YDA148 の温度が上昇し 155℃（typ）に達すると高温パワーリミッタ状態となり、パワーリミッ
ト値を 6dB 下げデジタルアンプの出力を制限することで、IC の温度低下を試みるようになりま
す。これによって、YDA148 自身の温度が低下し 130℃（typ）を下回ると、自動的に高温パワー
リミッタ状態が解除され、パワーリミット値が元の設定値に戻ります。
高温パワーリミッタ状態では、PROTN 端子に影響を及ぼしません。
3DA148A70
19
■ 動作機能説明
YDA148
2)高温遮断状態
高温パワーリミッタ状態になっても IC の温度がさらに上昇し 165℃（typ）に達すると、高温
遮断状態となります。高温遮断状態では、PROTN 端子に L を出力し、デジタルアンプ出力端子
が Weak Low(高抵抗で接地された状態)となります。
これによって、YDA148 自身の温度が低下し 130℃（typ）を下回ると、自動的に高温遮断状態は
解除されます。
PROTN 端子と SLEEPN 端子を外部で接続した場合、異常高温を検出して高温遮断状態になっても、
高温遮断状態は解除され、PROTN 端子出力は L から Hi-Z となり、一定の待機時間（tWU）の後
に YDA148 の温度が十分に低下していれば、通常動作状態となります。
（自動復帰機能）
YDA148 の温度が十分に低下していない場合は、再び高温保護モードになります。
・低電圧誤動作防止機能
PVDDREG 端子の電源電圧が異常に低下した場合、低電圧保護モードにする機能です。
低電圧保護モードでは、
デジタルアンプ出力端子が Weak Low(高抵抗で接地された状態)となります。
PVDDREG 端子の電源電圧が、PVDD 電源 遮断しきい値電圧(VHUVLL)を下回った場合に、低電圧保護モー
ドになります。
PVDDREG 端子の電源電圧が、
PVDD 電源 起動しきい値電圧 (VHUVLH)を上回った場合に、
低電圧保護モードを解除し、一定の待機時間 （tWU）の後に通常動作状態となります。
・DC 検知機能
デジタルアンプからＤＣ信号が継続して出力された場合、デジタルアンプ出力に接続されたスピー
カーを保護するための機能です。
MUTEN 端子=L の場合、DC 検知機能はディセーブルされます。
デジタルアンプ出力に、継続して一定時間(tDCDET)、一定レベル(VDCDET)以上の電圧が出力された場合、
DC 検知モードとなり、PROTN 端子に L を出力しデジタルアンプ出力端子が Weak Low(高抵抗で接地
された状態)となります。
一度 DC 検知モードになると、DC 出力状態が解除されても PROTN 端子は L 出力を保持します。DC 検
知モードは、電源を遮断するか SLEEPN 端子を一旦 L とすることで解除できます。
PROTN 端子と SLEEPN 端子を外部で接続した場合、DC 状態を検知して DC 保護モードになっても、DC
保護モードは解除され、PROTN 端子出力は L から Hi-Z となり、一定の待機時間（tWU）の後に通常動
作状態となります。
（自動復帰機能）
3DA148A70
20
■ アプリケーション回路例
■
YDA148
アプリケーション回路例
（ご注意）
・PVDDPL-PVSSL, PVDDML-PVSSL, PVDDPR-PVSSR, PVDDMR-PVSSR のパスコンは 1μF のセラミックコ
ンデンサをご使用ください。できる限りそれぞれの端子の直近に実装してください。
・入力端子より前段のインピーダンスは 10kΩ以下としてください。
・PROTN 端子=H 時に電圧が 2.0V～3.3V、及び PROTN 端子=L 時に流れる電流が 0.4mA 以下となるよ
うに、抵抗の定数を設定してください。
・PLIMIT 端子の設定については、P.8-9 をご参照ください。
・PROTN 端子のプルアップ抵抗については、P.18-19 をご参照ください。
＜ステレオ動作・単体使用例（差動入力、外部クロック動作）＞
VDDP
VSSP
VDDP
220uF
PVDDML
OUTML
OUTML
PVDDREG
GAIN1
AVDD
GAIN0
INLP
NCDRC1
INLM
NCDRC0
1uF
0.1uF
Rch Input-
PVSSL
Lch Input-
1uF
1uF
OUTPL
PVDDPL
Lch Input+
1uF
OUTPL
VDDP
0.1uF
VDDP
1uF
1uF
Rch Input+
External Clock
VREF
CKIN
CKOUT
(open)
INRP
MUTEN
Mute Control
AVSS
PROTN
SLEEPN
OUTMR
PVSSR
OUTMR
OUTPR
OUTPR
PVDDPR
1uF
VDDP
PVDDMR
PLIMIT
3DA148A70
Non-Clip/DRC1/DRC2
mode select
INRM
1uF
VSSA
Gain
Select
1uF
VSSP
21
VDDP
VCC
Sleep Control
Error Flag
■ アプリケーション回路例
YDA148
＜ステレオ動作・単体使用例（シングル入力、外部クロック動作）＞
VDDP
VSSP
VDDP
220uF
PVDDML
OUTML
OUTML
Lch Input+
PVSSL
1uF
1uF
OUTPL
PVDDPL
1uF
OUTPL
VDDP
0.1uF
VDDP
1uF
PVDDREG
GAIN1
AVDD
GAIN0
INLP
NCDRC1
INLM
NCDRC0
Gain
Select
Non-Clip/DRC1/DRC2
mode select
1uF
0.1uF
1uF
Rch Input+
External Clock
VREF
CKIN
INRM
CKOUT
(open)
INRP
MUTEN
Mute Control
AVSS
PROTN
1uF
1uF
OUTMR
OUTMR
PVSSR
OUTPR
OUTPR
PVDDPR
VSSA
VCC
Sleep Control
SLEEPN
Error Flag
PVDDMR
PLIMIT
1uF
VDDP
VDDP
VSSP
＜ステレオ動作・単体使用例（差動入力、入力信号レベル外部設定、外部クロック動作）＞
VDDP
VSSP
VDDP
220uF
GAIN1
AVDD
GAIN0
INLP
NCDRC1
INLM
NCDRC0
1uF
Non-Clip/DRC1/DRC2
mode select
External Clock
VREF
CKIN
CKOUT
(open)
INRP
MUTEN
Mute Control
AVSS
PROTN
1uF
OUTMR
PVSSR
1uF
VSSP
22
OUTMR
OUTPR
OUTPR
1uF
VDDP
PVDDMR
SLEEPN
PVDDPR
VSSA
Gain
Select
INRM
PLIMIT
3DA148A70
PVDDML
OUTML
OUTML
Rch Input+
PVDDREG
1uF
0.1uF
Rch Input-
PVSSL
Lch Input-
1uF
1uF
OUTPL
PVDDPL
Lch Input+
1uF
OUTPL
VDDP
0.1uF
VDDP
1uF
VDDP
VCC
Sleep Control
Error Flag
■ アプリケーション回路例
YDA148
＜ステレオ動作・単体使用例（シングル入力、入力信号レベル外部設定、外部クロック動作）＞
VDDP
VSSP
VDDP
220uF
PVDDML
OUTML
OUTML
1uF
PVSSL
1uF
OUTPL
0.1uF
1uF
OUTPL
PVDDPL
VDDP
Lch Input+
VDDP
1uF
PVDDREG
GAIN1
AVDD
GAIN0
INLP
NCDRC1
INLM
NCDRC0
Gain
Select
Non-Clip/DRC1/DRC2
mode select
1uF
0.1uF
1uF
Rch Input+
External Clock
VREF
CKIN
INRM
CKOUT
(open)
INRP
MUTEN
Mute Control
AVSS
PROTN
1uF
VCC
1uF
OUTMR
PVSSR
OUTMR
OUTPR
OUTPR
PVDDPR
VSSA
Error Flag
Sleep Control
SLEEPN
PVDDMR
PLIMIT
1uF
VDDP
VDDP
VSSP
＜モノラル動作・単体使用例（差動入力、外部クロック動作）＞
VDDP
VSSP
VDDP
VDDP
1uF
220uF
PVDDREG
GAIN1
AVDD
GAIN0
INLP
NCDRC1
INLM
NCDRC0
Non-Clip/DRC1/DRC2
mode select
External Clock
VREF
CKIN
CKOUT
(open)
INRP
MUTEN
Mute Control
AVSS
PROTN
OUTMR
PVSSR
OUTMR
OUTPR
OUTPR
PVDDPR
1uF
PVDDMR
SLEEPN
VDDP
3DA148A70
Gain
Select
INRM
PLIMIT
VSSA
PVDDML
0.1uF
OUTML
1uF
PVSSL
Lch Input-
1uF
OUTML
Lch Input+
1uF
OUTPL
0.1uF
OUTPL
PVDDPL
VDDP
1uF
1uF
VSSP
23
VDDP
VCC
Sleep Control
Error Flag
■ アプリケーション回路例
YDA148
＜ステレオ動作・単体使用例（差動入力、内部クロック動作）＞
VDDP
VSSP
VDDP
220uF
PVDDML
OUTML
PVSSL
PVDDREG
GAIN1
AVDD
GAIN0
INLP
NCDRC1
INLM
NCDRC0
Gain
Select
Non-Clip/DRC1/DRC2
mode select
1uF
0.1uF
Rch Input-
OUTML
Lch Input-
1uF
OUTPL
Lch Input+
1uF
OUTPL
PVDDPL
VDDP
0.1uF
VDDP
1uF
1uF
1uF
Rch Input+
AVSS
VREF
CKIN
INRM
CKOUT
(open)
INRP
MUTEN
Mute Control
AVSS
PROTN
1uF
PLIMIT
1uF
OUTMR
PVSSR
OUTMR
OUTPR
OUTPR
PVDDPR
VSSA
VCC
Error Flag
Sleep Control
PVDDMR
SLEEPN
1uF
VDDP
VDDP
VSSP
＜ステレオ動作・単体使用例（差動入力、外部クロック動作、自動復帰設定）＞
VDDP
VSSP
VDDP
220uF
PVDDML
OUTML
OUTML
PVDDREG
GAIN1
AVDD
GAIN0
INLP
NCDRC1
INLM
NCDRC0
1uF
0.1uF
Rch Input-
PVSSL
Lch Input-
1uF
1uF
OUTPL
PVDDPL
Lch Input+
1uF
OUTPL
VDDP
0.1uF
VDDP
1uF
1uF
Rch Input+
Non-Clip/DRC1/DRC2
mode select
External Clock
VREF
CKIN
INRM
CKOUT
(open)
INRP
MUTEN
Mute Control
1uF
AVSS
VDDP
PROTN
OUTMR
PVSSR
OUTMR
OUTPR
OUTPR
PVDDPR
PVDDMR
SLEEPN
PLIMIT
VSSA
Gain
Select
VSSP
1uF
VDDP
3DA148A70
1uF
VSSP
24
VDDP
■ アプリケーション回路例
YDA148
＜MASTER-SLAVE 動作使用例（差動入力、外部クロック動作）＞
VDDP
VSSP
VDDP
220uF
0.1uF
Rch Input-
1uF
Rch Input+
1uF
PVDDML
1uF
OUTML
Lch Input-
1uF
OUTML
Lch Input+
1uF
PVSSL
0.1uF
1uF
OUTPL
PVDDPL
VDDP
OUTPL
Master
VDDP
1uF
PVDDREG
GAIN1
AVDD
GAIN0
INLP
NCDRC1
INLM
NCDRC0
VREF
CKIN
INRM
CKOUT
INRP
MUTEN
AVSS
PROTN
1uF
OUTMR
PVSSR
OUTMR
OUTPR
OUTPR
PVDDPR
VSSA
Non-Clip/DRC1/DRC2
mode select
External Clock
Mute Control
VCC
Sleep Control
Error Flag
PVDDMR
SLEEPN
PLIMIT
Gain
Select
1uF
VDDP
VDDP
VSSP
VDDP
VSSP
VDDP
220uF
1uF
Rch Input1uF
PVDDML
0.1uF
Rch Input+
OUTML
1uF
OUTML
Lch InputLch Input+
1uF
PVSSL
0.1uF
1uF
1uF
OUTPL
PVDDPL
VDDP
OUTPL
Slave1
VDDP
1uF
PVDDREG
GAIN1
AVDD
GAIN0
INLM
NCDRC1
INLP
NCDRC0
VREF
CKIN
INRP
CKOUT
INRM
MUTEN
AVSS
PROTN
PLIMIT
1uF
OUTMR
PVSSR
OUTMR
OUTPR
OUTPR
PVDDPR
VSSA
Non-Clip/DRC1/DRC2
mode select
Mute Control
VCC
Sleep Control
Error Flag
PVDDMR
SLEEPN
Gain
Select
1uF
VDDP
VDDP
VSSP
VDDP
VSSP
VDDP
220uF
0.1uF
Rch Input+
1uF
Rch Input1uF
PVDDREG
GAIN1
AVDD
GAIN0
INLM
NCDRC1
INLP
NCDRC0
Non-Clip/DRC1/DRC2
mode select
VREF
CKIN
CKOUT
(open)
INRM
MUTEN
Mute Control
AVSS
PROTN
OUTMR
PVSSR
25
OUTMR
OUTPR
OUTPR
PVDDPR
1uF
PVDDMR
SLEEPN
VDDP
3DA148A70
Gain
Select
INRP
PLIMIT
VSSA
PVDDML
1uF
OUTML
1uF
OUTML
Lch InputLch Input+
1uF
PVSSL
0.1uF
1uF
OUTPL
PVDDPL
VDDP
OUTPL
Slave2
VDDP
1uF
1uF
VSSP
VDDP
VCC
Sleep Control
Error Flag
■ アプリケーション回路例
YDA148
＜MASTER-SLAVE 動作使用例（差動入力、外部クロック動作、自動復帰設定）＞
VDDP
VSSP
VDDP
220uF
0.1uF
Rch Input-
1uF
Rch Input+
1uF
PVDDML
1uF
OUTML
Lch Input-
1uF
OUTML
Lch Input+
1uF
PVSSL
0.1uF
1uF
OUTPL
PVDDPL
VDDP
OUTPL
Master
VDDP
1uF
PVDDREG
GAIN1
AVDD
GAIN0
INLP
NCDRC1
INLM
NCDRC0
VREF
CKIN
INRM
CKOUT
INRP
MUTEN
AVSS
PROTN
Non-Clip/DRC1/DRC2
mode select
External Clock
Mute Control
OUTMR
PVSSR
OUTMR
OUTPR
OUTPR
PVDDPR
1uF
PVDDMR
SLEEPN
PLIMIT
VSSA
Gain
Select
1uF
VDDP
VDDP
VSSP
VDDP
VSSP
VDDP
220uF
Rch Input+
1uF
Rch Input1uF
PVDDML
0.1uF
OUTML
1uF
OUTML
Lch InputLch Input+
1uF
PVSSL
0.1uF
1uF
1uF
OUTPL
PVDDPL
VDDP
OUTPL
Slave1
VDDP
1uF
PVDDREG
GAIN1
AVDD
GAIN0
INLM
NCDRC1
INLP
NCDRC0
VREF
CKIN
INRP
CKOUT
INRM
MUTEN
AVSS
PROTN
Non-Clip/DRC1/DRC2
mode select
Mute Control
OUTMR
PVSSR
OUTMR
OUTPR
OUTPR
PVDDPR
1uF
PVDDMR
SLEEPN
PLIMIT
VSSA
Gain
Select
1uF
VDDP
VDDP
VSSP
VDDP
VSSP
VDDP
220uF
0.1uF
Rch Input+
1uF
Rch Input1uF
PVDDML
1uF
OUTML
Lch Input+
OUTML
Lch Input-
1uF
PVSSL
0.1uF
1uF
1uF
OUTPL
PVDDPL
VDDP
OUTPL
Slave2
VDDP
1uF
PVDDREG
GAIN1
AVDD
GAIN0
INLM
NCDRC1
INLP
NCDRC0
Non-Clip/DRC1/DRC2
mode select
VREF
CKIN
INRP
CKOUT
(open)
INRM
MUTEN
Mute Control
VDDP
PROTN
AVSS
SLEEPN
OUTMR
PVSSR
OUTMR
OUTPR
OUTPR
PVDDPR
PVDDMR
PLIMIT
VSSA
Gain
Select
VSSP
1uF
VDDP
3DA148A70
1uF
VSSP
26
VDDP
■ 電気的特性
■
YDA148
電気的特性
● 絶対最大定格 *1)
項目
記号
最小
最大
単位
電源端子（PVDD）電圧範囲
入力端子電圧範囲
PROTN 端子電圧範囲
許容損失
4 層基板 許容損失
許容損失
QFN32
許容損失
2 層基板 許容損失
許容損失
VDDP
-0.3
20
V
VIN
-0.3
4
V
VPROTN
-0.3
4
V
*2)
(Ta=25℃)
6.03
W
PD25
*2)
(Ta=70℃)
PD70
3.86
W
*2)
(Ta=85℃)
PD85
3.14
W
*3)
(Ta=25℃)
PD25
2.84
W
*3)
(Ta=70℃)
PD70
1.82
W
*3)
(Ta=85℃)
PD85
1.48
W
接合温度
Tjmax
150
ºC
保存温度
TSTG
-40
150
ºC
注） *1：絶対最大定格とは、信頼性や寿命を保証するため超えてはならない定格値で、瞬時たりとも
超えて使用すると、デバイスが直ちに破壊、もしくは信頼性を著しく劣化させる恐れがあり
ます。
注） *2：以下の基板実装条件に基づく値
基板層：4 層(FR-4)、基板サイズ：136 [mm] × 85 [mm]、基板銅箔厚：35 [μm]
配線密度: 377%、露出ステージ：基板に半田付け、
放熱用スルーホール：露出ステージ直下から、内層(VSS 面）
、B 面に対して 9 個(3x3)
注） *3：以下の基板実装条件に基づく値
基板層：2 層(FR-4)、基板サイズ：136 [mm] × 85 [mm]、基板銅箔厚：35 [μm]
配線密度: 185%、露出ステージ：基板に半田付け、
放熱用スルーホール：露出ステージ直下から、B 面に対して 9 個(3x3)
● 推奨動作条件
項目
記号
最小
標準
電源電圧 (PVDD)
VDDP
8
デジタル端子*4) H レベル入力電圧
VIN
2.52
3.3
SLEEPN 端子 H レベル入力電圧
VIN
2.0
3.3
動作周囲温度
TA
-40
25
スピーカーインピーダンス (ステレオ)
RL
7.2
8
*5)
スピーカーインピーダンス (モノラル)
RL
3.6
4
注） 推奨動作条件以外の条件では使用しないでください。
注） *4：MUTEN, CKIN, NCDRC0, NCDRC1, GAIN0, GAIN1(CMOS I/F)端子に適用。
注） *5：OUTPL と OUTPR、OUTML と OUTMR を接続して使用する場合
3DA148A70
27
最大
単位
16.5
3.6
3.6
85
-
V
V
V
ºC
Ω
Ω
■ 電気的特性
YDA148
● 直流特性
（特記無き場合 VSS = 0V, VDDP = 8V～16.5V, TA = -40℃～85℃, CKIN=1MHz）
項目
記号
条件
最小
標準
最大
単位
PVDD 端子 起動しきい値電圧
VHUVLH
-
-
6.5
-
V
PVDD 端子 遮断しきい値電圧
VHUVLL
-
-
6.0
-
V
DC 検知電圧
VDCDET
VDDP=15V
-
4
-
V
tDCDET
-
-
0.5
-
s
DC 検知時間
*6)
H レベル入力電圧
VIH
-
2.52
-
-
V
*6)
L レベル入力電圧
VIL
-
-
-
0.9
V
RIN_D
-
3.3
-
-
MΩ
SLEEPN 端子 H レベル入力電圧
VIH_SLPN
-
2.0
-
-
V
SLEEPN 端子 L レベル入力電圧
VIL_SLPN
-
-
-
0.8
V
SLEEPN 端子 入力インピーダンス
RIN_
-
3.3
-
-
MΩ
デジタル端子
デジタル端子
デジタル端子*6)入力インピーダンス
SLPN
CKOUT 端子 L レベル出力電圧
VOL
IOH=4mA
-
-
0.4
V
CKOUT 端子 H レベル出力電圧
VOH
IOL=-4mA
2.4
-
-
V
PROTN 端子 出力電圧
VOL
IOL=0.4mA
-
-
0.4
V
-
18.8
-
kΩ
INLP, INLM, INRP, INRM 端子
入力インピーダンス
RIN
AVDD 端子 出力電圧
VDDA
-
3.0
3.3
3.6
V
AVDD 端子 出力電流
IDDA
-
-
-
1
mA
VREF 端子 出力電圧
VREF
-
-
VDDA/2
-
V
PVDD 消費電流
IDDP
VDDP=12V, 無負荷
-
32
-
mA
ISLEEP VDDP =12V, TA = 25℃
-
20
-
μA
ミュート時(MUTEN=L) PVDD 消費電流
IMUTE VDDP =12V, TA = 25℃
-
16
-
mA
無信号入力時 PVDD 消費電流
INOSIG VDDP =12V, TA = 25℃
-
32
-
mA
パワーダウン時(SLEEPN=L)
PVDD 消費電流
注） *6：MUTEN, CKIN, NCDRC0, NCDRC1, GAIN0, GAIN1(CMOS I/F)端子に適用。
● 交流特性
（特記無き場合 VSS = 0V, VDDP = 8V～16.5V, TA = -40℃～85℃, CKIN=1MHz）
項目
CKIN 入力周波数
CKIN 入力デューティ
自励クロック周波数
スリープ復帰時間
ミュート復帰時間
3DA148A70
記号
最小
標準
最大
単位
fCKIN
DTCKEXT
fCK
tWU
tMRCV
0.9
40
-
1.0
1.0
1
-
1.1
60
1.5
1
MHz
%
MHz
s
ms
28
■ 電気的特性
YDA148
● アナログ特性
（特記無き場合 VSS = 0V, VDDP = 12V, TA = 25℃, GAIN[1:0]=L,L, NCDRC[1:0]=L,L, CKIN= L*7)）
項目
記号
最大
単位
THD+N RL=8Ω, Po=0.1W
0.01
%
THD+N RL=8Ω, Po=0.2W
0.16
%
瞬間最大出力 (モノラル)
Po
電圧利得
AV
THD+N=10%
THD+N=10%
THD+N=10%
THD+N=10%
標準
W
W
W
W
dB
dB
dB
dB
Po
RL=8Ω, VDDP=12V,
RL=8Ω, VDDP=15V,
RL=4Ω, VDDP=12V,
RL=4Ω, VDDP=15V,
GAIN[1:0]=L,L
GAIN[1:0]=L,H
GAIN[1:0]=H,L
GAIN[1:0]=H,H
最小
10
15
19
30
22
28
34
16
瞬間最大出力 (ステレオ)
全高調波歪率 (ステレオ)
(BW::20kHz)
全高調波歪率 (モノラル)
(BW::20kHz)
信号雑音比 (ステレオ)
(BW:20kHz A-Filter)
信号雑音比 (モノラル)
(BW:20kHz A-Filter)
残留ノイズ (ステレオ)
(BW:20kHz A-Filter)
残留ノイズ (モノラル)
(BW:20kHz A-Filter)
チャンネル分離比
電源除去比 (ステレオ)
(PVDD 印加)
電源除去比 (モノラル)
(PVDD 印加)
同相信号除去比 (ステレオ)
同相信号除去比 (モノラル)
最大効率 (ステレオ)
条件
SNR
RL=8Ω, GAIN[1:0]=H,H
105
dB
SNR
RL=4Ω, GAIN[1:0]=H,H
105
dB
Vn
RL=8Ω, GAIN[1:0]=H,H
48
μVrms
Vn
RL=4Ω, GAIN[1:0]=H,H
48
μVrms
CS
1kHz
80
dB
PSRR Vripple=100m, f=1kHz
60
dB
PSRR Vripple=100m, f=1kHz
60
dB
CMRR f=1kHz
41
dB
CMRR f=1kHz
41
dB
η RL=8Ω
91
%
RL=4Ω
93
%
最大効率 (モノラル)
η
RL=8Ω
93
%
*8)
出力オフセット電圧 (ステレオ)
|Vo|
5
15
mV
*8)
出力オフセット電圧 (モノラル)
|Vo|
5
15
mV
20Hz
-1
0
1
dB
周波数特性
fRES
20kHz
-1
0
1
dB
注） 全てのアナログ特性は、弊社評価環境を使用して得られた値です。パターンレイアウト等によって
は、特性が変わる可能性があります。
出力負荷として、8Ωまたは 4Ωの抵抗と 30μH のコイルを直列に接続して測定しています。
注） *7：外部クロックモード、および内部クロック（スプレッドクロックモード）でも同じスペック
となります。
注） *8：オフセット電圧は、標準値をσ、最大値を 3σとして標記しています。
3DA148A70
29
■ 電気的特性
YDA148
● 代表的な特性例
(特記無き場合 VSS=0V, VDDP=12V, TA=25℃, GAIN[1:0]=L,L, NCDRC[1:0]=L,L, CKIN=1MHz)
POWER vs THD+N (YDA148, RL=8Ω)
(Freq=1kHz, with 20kHz filter)
100.00%
Lch
Rch
1.00%
0.01%
0.0001 0.001
0.1
1
Power [W]
10
0.01%
0.0001 0.001
100
0.10%
1000
10000
FREQ [Hz］
Efficiency [%]
30
20
10
Lch
Rch
0
100
1000
FREQ [Hz]
10
100
10000
Lch
Rch
10
100000
Frequency Responce (YDA148)
10
0.1
1
Power [W]
0
-20
-40
-60
-80
-100
-120
-140
-160
Noise Level [dBV]
1.00%
0.01%
100
0.01
Noise FFT (YDA148)
Lch
Rch
10.00%
THD+N
0.01
FREQ vs THD+N (YDA148)
(Po=0.1W with 20kHz filter)
100.00%
Gain [dBV]
1.00%
0.10%
0.10%
100000
100
1000
Freq [Hz]
10000
100000
Power vs Efficiency (YDA148,PVDD=12V)
100
95
90
85
80
75
70
65
60
8Ω
55
50
0
2
4
6
8
10
Power [W]
PVDD VS Max-Power (YDA148 mono)
PVDD VS Max-Power (YDA148 stereo)
45
25
40
35
Max Power [W]
8Ω THD+N=1%
8Ω THD+N=10%
20
Max Power [W]
Mono
10.00%
THD+N
10.00%
THD+N
100.00%
POWER vs THD+N (YDA148, RL=4Ω)
(Freq=1kHz, with 20kHz filter)
15
10
4Ω THD+N=1%
4Ω THD+N=10%
30
25
20
15
10
5
5
0
0
5
3DA148A70
10
PVDD [V]
15
20
30
5
10
PVDD [V]
15
20
■ 電気的特性
YDA148
Power Dissipation vs Output Power
(YDA148 stereo)
6
12V_8Ω_25℃
12V_8Ω_70℃
Power Dissipation [W]
Power Dissipation [W]
6
Power Dissipation vs Output Power
(YDA148 stereo)
4
2
0
4
2
0
0
2
4
6
8
10
12
14
Output Power [W]
16
18
20
0
Power Dissipation vs Output Power
(YDA148 mono)
3
2
1
2
4
6
8
10
12
14
Output Power [W]
16
18
20
Power Dissipation vs Output Power
(YDA148 mono)
6
12V 8Ω 25℃
15V 8Ω 25℃
12V 8Ω 70℃
15V 8Ω 70℃
Power Dissipation [W]
Power Dissipation [W]
15V_8Ω_25℃
15V_8Ω_70℃
12V 4Ω 25℃
15V 4Ω 25℃
12V 4Ω 70℃
15V 4Ω 70℃
5
4
3
2
1
0
0
0
3DA148A70
5
10
15
Output Power [W]
20
31
0
5
10
15
Output Power [W]
20
25
■ パッケージ外形図
■
YDA148
パッケージ外形図
注）
1. 表面実装LSIは、 保管条件、 および、 半田付けについての特別な配慮が必要です。
2. 組立工場により、 寸法や形状などが異なる場合があります。
詳しくはヤマハ代理店までお問い合わせください。
Note:
1. Special attention needs to be paid to the storage conditions and soldering method of the
surface mount IC.
2. Dimension, form, etc. may differ depending on assembly plants.
For details, please contact your local Yamaha agent.
3DA148A70
32
YDA148
安全上のご注意とお願い
警告
禁止
禁止
禁止
!
指示
絶対最大定格を超えて使用しないでください。絶対最大定格を超えると破壊、損傷および劣化の原因となり、
破裂・燃焼を起こし、火災の原因となることや、傷害を負うことがあります。
デバイスの逆差し、差し違い、または電源のプラスとマイナスの逆接続はしないでください。電圧や消費電
力が絶対最大定格を超え、破壊、損傷および劣化の原因になるだけでなく、破裂・燃焼により傷害を負うこ
とがあります。なお、逆差しおよび差し違いのままで通電したことのあるデバイスは使用しないでください。
端子間の短絡をしないでください。特に、高電圧端子と低電圧端子等の異なる電源端子が短絡した場合、発
煙・発火・破裂の危険があります。
スピーカーから発音させるデバイスにおいては、デバイスの誤作動や故障によりスピーカーへの異常出力が
発生した場合の製品、システム設計における安全対策をお願いします。スピーカーは振動板の振動に伴う空
気流動でボイスコイル部の熱を放熱します。デバイスの故障等により、DC 信号（数 Hz 程度以下）が入力され
ると放熱性が急激に低下し、たとえ定格入力以下で使用していても、ボイスコイルの断線、スピーカーの発
煙、発火につながる場合があります。
注意
禁止
!
指示
!
指示
!
指示
!
指示
!
指示
!
指示
!
指示
!
指示
!
指示
当社製品が発煙・発火したことによる延焼を防ぐために、また、周辺の影響により当社製品が発煙・発火し
ないように、燃焼体、発火物、引火物の近くでは使用しないでください。
一般に半導体製品は誤作動したり、経年変化、劣化等により故障したりすることがあります。製品の誤作動
や故障により、生命・身体・財産が侵害されることのないように、製品やシステムの安全設計、用途に応じ
たフェイルセーフなどの対策をお願いします。
デバイスに内蔵された DSP が、外乱等によって誤動作し、突然最大振幅波形が出力され、後続するヘッドフ
ォンや外部アンプが損傷したり、耳が損傷を受けたりする可能性があります。デバイスの誤作動や故障に対
し、製品、システム設計における安全対策をお願いします。
半導体デバイスは、不燃性ではありませんので、過電流の発生や故障の場合に発煙・発火する場合がありま
す。 動作時または故障時にも過電流が流れ続けないよう、過電流防止等の安全設計をお願いします。
デバイスに内蔵された保護回路が正常に動作しなかった場合を想定しての安全対策をお願いします。デバイ
スに内蔵された、過電流保護回路、高温保護回路は使用方法や状況により、正常に動作しなかったり、動作
する前にデバイスが破壊したりすることがあります。
安定した電源を使用してください。電源が不安定な場合、保護機能が動作せず、デバイスが破壊することが
あります。また、デバイスの破壊により、傷害を負ったり発煙・発火に至ったりすることがあります。
実装したデバイスの端子上に、外部から導電性物質 (金属ピンなど) が落下して、ショート状態になること
のないように配慮した筐体設計をしてください。また、破裂・燃焼によって発生する飛散物による傷害を負
うことがないように飛散防止などを考慮した設計をしてください。
デバイスは動作時、発熱により高温になる場合があります。動作時のデバイスに直接触れると火傷をする場
合がありますので、注意してください。
一般に半導体製品は、静電気により特性劣化や破壊を起こす場合があります。デバイスの取り扱い時には静
電気に注意してください。
WLCSP パッケージの製品は、遮光状態で使用してください。
WLCSP パッケージの製品は、構造上、シリコンウエハが露出しているため、太陽光等の光が当たると光電効果
により内部で電荷が発生し、デバイスが正常動作しない場合（リーク電流増大等）があります。
v05
3DA148A70
33
YDA148
jC02