JPEG2000 を使用した Video over IP リファレンス デザイン v1.2

ア プ リ ケーシ ョ ン ノ ー ト : 7 シ リ ーズ FPGA
JPEG2000 を使用 し た Video over IP リ フ ァ レ
ン ス デザイ ン
XAPP1169 (v1.2) 2013 年 7 月 10 日
概要
著者 : Jean-François Marbehant および Virginie Brodeoux
こ のアプ リ ケーシ ョ ン ノ ー ト では、 ザ イ リ ン ク ス の SMPTE (Society of Motion Picture and Television
Engineers) 2022-5/6 LogiCORE™ IP コ ア [参照 9]、Barco-Silex JPEG2000 Encoder お よ び Decoder IP
コ ア [参照 1] [参照 6] を統合 し た Video over IP リ フ ァ レ ン ス デザ イ ン [参照 7] について説明 し ます。
こ のデザ イ ンは、最大で 4 つの標準解像度/高解像度シ リ アル デジ タ ル イ ン タ ーフ ェ イ ス (SD/HD-SDI)
ス ト リ ーム をサポー ト で き ます。
こ の リ フ ァ レ ン ス デザ イ ン全体は、 ト ラ ン ス ミ ッ タ ー プ ラ ッ ト フ ォーム と レ シーバー プ ラ ッ ト フ ォー
ム と い う 2 つのプ ラ ッ ト フ ォームで構成 さ れてい ます。 ト ラ ン ス ミ ッ タ ー プ ラ ッ ト フ ォームのデザ イ ン
は、 4 つの LogiCORE IP Triple-Rate SDI コ ア [参照 4] を使用 し て外部か ら の SDI ビデオ ス ト リ ーム
を受信 し ます。 受信 し た SDI ス ト リ ームの う ちの 3 つは、 SMPTE 2022-5/6 Video over IP Transmitter
コ ア を用いて多重化 さ れ、固定サ イ ズのデー タ グ ラ ムにカプセル化 さ れてか ら LogiCORE IP 10 Gigabit
Ethernet MAC (10GEMAC) [参照 5] 経由で送信 さ れ ます。 レ シーバー側に接続 さ れた SFP+ ケーブル
を使用す る LogiCORE IP 10 Gb/s PCS/PMA は、 10Gb/s リ ン ク をサポー ト し ます。 4 番目の SDI ス ト
リ ームは、 JPEG2000 Encoder に よ っ て圧縮 さ れ、 固定サ イ ズのデー タ グ ラ ムにカプセル化 さ れてか ら
LogiCORE IP Tri-Mode Ethernet MAC (TEMAC) を経由 し て標準 Cat.5e ケーブルに送信 さ れます。
レ シーバー プ ラ ッ ト フ ォ ーム側では、 圧縮 さ れてい ない ス ト リ ーム の イ ーサネ ッ ト デー タ グ ラ ム が、
10GEMAC で収集 さ れます。 SMPTE 2022-5/6 Video over IP Receiver コ アはデー タ グ ラ ム を フ ィ ル タ
リ ン グ し 、 カプセル化 と 多重化を解除 し て個々の ス ト リ ームに し てか ら 、 SDI ビデオを Triple-Rate SDI
コ ア経由で出力 し ます。 圧縮 さ れた ス ト リ ーム の イ ーサネ ッ ト ダ イ ア グ ラ ムは、 Tri-Mode MAC で収
集 さ れ、 カプセル化を解除 さ れて、 JPEG2000 Decoder に送 ら れます。 こ のデ コ ーダーの出力ビデオは、
SDI に変換 さ れ、 Triple-Rate SDI コ アに送信 さ れます。 ト ラ ン ス ミ ッ タ ー と レ シーバーの両方で、 すべ
ての イ ーサネ ッ ト デー タ グ ラ ムは DDR3 SDRAM にバ ッ フ ァ ー さ れます。
こ のデザ イ ンには、 コ アの初期化 と ス テー タ ス の読み出 し 用に MicroBlaze™ プ ロ セ ッ サが含まれてい
ます。
© Copyright 2013 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the
United States and other countries. All other trademarks are the property of their respective owners.
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
1
含まれる シス テム
図 1 に、 Video over IP シ ス テ ムのブ ロ ッ ク 図を示 し ます。 こ の図は、 関連す る モジ ュ ールの全体像を示
し てい ます。
X-Ref Target - Figure 1
6',VRXUFH
6',
6037(
6',VRXUFH
6',
5;
6',VRXUFH
6',VRXUFH
(QF
$;,VW
*(0$&
7;
;*0,,
*
3&6
30$
6)3
9LGHR(QF
6',
9LGHR,Q
-3(*
(QFRGHU
-3.
8'3,3(WKHUQHW
HQFDSVXODWLRQ
7(0$&
7;
&DWH
%$
9LGHR'HF
0RQLWRU
6
:
,
7
&
+
(
5
9LGHR
6',
8'3,3(WKHUQHW
'HHQFDSVXODWLRQ
-3(*
'HFRGHU
6',
7;
6',
6037(
$;,VW
'HF
7(0$&
5;
*(0$&
5;
;*0,,
*
3&6
30$
%$
;BB
図 1 : Video over IP シ ス テム
リ フ ァ レ ン ス デ ザ イ ン は、 Kintex®-7 FPGA XC7K325T-2FFG900C FPGA [ 参照 2] を 使用す る
Kintex-7 FPGA KC705 評価キ ッ ト を タ ーゲ ッ ト 作成 さ れてい ます。
含まれる シ ス テム
リ フ ァ レ ン ス デザ イ ンは、ISE® Design Suite : System Edition バージ ョ ン 14.2 を使用 し て作成お よ び
構築 さ れてい ます。 デザ イ ンの一部は、 Xilinx Platform Studio (XPS) を使用 し て作成 さ れてい ます。 デ
ザ イ ンには、 ザ イ リ ン ク ス の ソ フ ト ウ ェ ア開発キ ッ ト (SDK) を使用 し て構築 さ れた ソ フ ト ウ ェ ア も 含ま
れます。 こ の ソ フ ト ウ ェ アは、 MicroBlaze プ ロ セ ッ サ サブシ ス テ ムで実行 さ れ、 制御機能 と ス テー タ ス
機能を イ ンプ リ メ ン ト し ます。
は じ めに
リ フ ァ レ ン ス デザ イ ンは、 次の 2 つの別個のパ ス を イ ンプ リ メ ン ト し ます。
•
アプ リ ケーシ ョ ン ノ ー ト 『Kintex-7 FPGA で フ ォ ワー ド エ ラ ー訂正を利用 し て IP ネ ッ ト ワー ク で
高ビ ッ ト レー ト の SMPTE2022-5/6 メ デ ィ ア ト ラ ン ス ポー ト を実現』 (XAPP896) [参照 3] に記載
さ れてい る よ う に、 SMPTE2022-5/6 コ ア と Ten Gigabit Ethernet MAC コ ア で、 3 つの SDI ス ト
リ ームが処理 さ れます。圧縮 さ れないパス の詳細を こ のアプ リ ケーシ ョ ン ノ ー ト で確認 し て く だ さ
い。 こ こ では、 前記のアプ リ ケーシ ョ ン ノ ー ト と 異な る 点についてのみ扱い ます。
•
4 番目の SDI ス ト リ ームは圧縮 さ れ る パ ス に送 ら れます。 リ フ ァ レ ン ス デザ イ ンでは、 JPEG2000
IP を こ こ で、 ブ ロ ー ド キ ャ ス ト 接続標準 SMPTE SD/HD/3G-SDI と 1GbE ネ ッ ト ワ ー ク 間のブ
リ ッ ジ を必要 と す る ブ ロ ー ド キ ャ ス ト アプ リ ケーシ ョ ン用のモジ ュ ール と し て イ ン プ リ メ ン ト し
ま す。 転送 さ れ る 圧縮デー タ は、 メ デ ィ ア デー タ グ ラ ム ペ イ ロ ー ド にマ ッ プ さ れ ます。 イ ン タ ー
ネ ッ ト プ ロ ト コ ル (IP)、 ユーザー デー タ グ ラ ム プ ロ ト コ ル (UDP)、 お よ び リ アル タ イ ム転送プ ロ
ト コ ル (RTP) は、 IP ネ ッ ト ワー ク を経由 し た メ デ ィ ア転送におけ る 標準ヘ ッ ダーを提供 し ます。 シ
ス テ ム機能 を正 し く サポー ト す る には、 本シ ス テ ム で生成 さ れ る ス ト リ ーム が必要 と す る 以上の
ネ ッ ト ワ ー ク 帯域幅を確保す る 必要があ り ます。 イ ーサネ ッ ト 、 IP、 UDP、 お よ び RTP の各ヘ ッ
ダーに よ り 、 メ デ ィ ア デー タ グ ラ ムの生成に伴 う オーバーヘ ッ ド は約 4% にな り ます。
完全に圧縮 さ れ る パ ス の入出力は、SDI ビデオ ス ト リ ームです。シ ス テ ムは、2 つのプ ラ ッ ト フ ォー
ムで構成 さ れ、 一方にはエン コ ーダー コ アが存在 し 、 も う 一方にはデコ ーダー コ アが存在 し ます。
図 2 に示す よ う に、 標準 Cat.5e ケーブルが 2 つのプ ラ ッ ト フ ォーム を接続 し 、 模擬的な IP ネ ッ ト
ワー ク を構成 し てい ます。
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
2
MicroBlaze
X-Ref Target - Figure 2
&DW&DEOH
6',
9LGHR
,Q
.&)3*$
(YDOXDWLRQ.LW
.&)3*$
(YDOXDWLRQ.LW
7UDQVPLWWHU3ODWIRUP
6',
9LGHR
2XW
5HFHLYHU3ODWIRUP
;BB
図 2 : Video over IP の圧縮 さ れるパス (完全なシ ス テム)
Triple-Rate SDI コ ア は シ ス テ ム が SDI ス ト リ ー ム を 送受信す る の を サ ポー ト し 、 Tri-Mode Ethernet
MAC は イ ーサネ ッ ト メ デ ィ ア内で圧縮ビデオ デー タ を転送 し ます (図 3 お よ び図 4 参照)。
X-Ref Target - Figure 3
''5
0HPRU\
&RQWUROOHU
6',
9LGHR
7ULSOH5DWH
6',
-3.
(QFRGHU
7UL0RGH
(WKHUQHW
0$&
(WKHUQHW
;BB
図 3 : Video over IP の圧縮 さ れるパス ( ト ラ ン ス ミ ッ タ ー FPGA)
X-Ref Target - Figure 4
''5
0HPRU\
&RQWUROOHU
(WKHUQHW
7UL0RGH
(WKHUQHW
0$&
-3.
'HFRGHU
7ULSOH5DWH
6',
6',
9LGHR
;BB
図 4 : Video over IP の圧縮 さ れるパス ( レ シーバー FPGA)
MicroBlaze
XAPP896 [参照 3] で示 さ れた MicroBlaze プ ロ セ ッ サ サブシ ス テ ム を簡略化 し 、 適合す る よ う 変更 し
ま し た。 こ のサブ シ ス テ ム内で イ ン ス タ ン シ エー ト さ れていた AXI メ モ リ イ ン タ ーフ ェ イ ス ジ ェ ネ
レ ー タ ー (MIG) は、 (MicroBlaze プ ロ セ ッ サ サブ シ ス テ ム外部の) Barco-Silex DDR3 メ モ リ コ ン ト
ロ ー ラ ーに置 き 換え ら れてい ます。 こ の コ ン ト ロ ー ラ ーは、 AXI ポー ト (SMPTE2022-5/6 コ ア用) と 非
AXI ポー ト (JPEG2000 コ ア用) をサポー ト し ます。 ク ロ ッ ク ジ ェ ネ レー タ ー と プ ロ セ ッ サ シ ス テ ム リ
セ ッ ト ブ ロ ッ ク は削除 さ れ、 MicroBlaze プ ロ セ ッ サ サブシ ス テ ム外部の専用回路に置 き 換え ら れま し
た。 2 つ目の AXI4-Lite ブ リ ッ ジが ト ラ ン ス ミ ッ タ ーに追加 さ れて、 JPEG2000 Encoder を構成 し てい
ます。 図 5 に、 変更 さ れた MicroBlaze プ ロ セ ッ サ サブシ ス テ ムのブ ロ ッ ク 図を示 し ます。
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
3
MicroBlaze
X-Ref Target - Figure 5
/0%
0LFUR%OD]H
3URFHVVRU
/0%
/0%%5$0
&RQWUROOHU
%ORFN
5$0
/0%%5$0
&RQWUROOHU
0LFUR%OD]H
'HEXJ
0RGXOH
$;,,QWHUFRQQHFW
$;,/LWH
$;,8$57
/LWH
$;,,QWHUUXSW
&RQWUROOHU
&XVWRPL]HG
$;,/LWH
%ULGJH
&XVWRPL]HG
$;,/LWH
%ULGJH
-3.
(QFRGHU
6037(
7[RU5[
)3*$,2
;BB
図 5 : XPS を使用 し て構築 さ れた MicroBlaze プ ロ セ ッ サ サブ シ ス テム
表 1 に、 適合す る よ う 変更 し た MicroBlaze プ ロ セ ッ サ サブシ ス テ ムのア ド レ ス マ ッ プ を示 し ます。
表 1 : MicroBlaze プ ロ セ ッ サ サブ シ ス テムのア ド レ ス マ ッ プ
ペ リ フ ェ ラル
イ ンス タ ンス
ベース ア ド レ ス
上位ア ド レ ス
lmb_bram_if_cntlr
microblaze_0_i_bram_ctrl
0x00000000
0x0001FFFF
lmb_bram_if_cntlr
microblaze_0_d_bram_ctrl
0x00000000
0x0001FFFF
Mdm
debug_module_0
0x7E200000
0x7E20FFFF
axi_v6_ddrx
axi_v6_ddrx_0
0xE0000000
0xEFFFFFFF
axi_uartlite
RS232_Uart_1
0x40600000
0x4060FFFF
axilite_bridge
axilite_bridge_0
0x70E00000
0x70e0FFFF
axilite_bridge
axilite_bridge_1
0x79400000
0x7940FFFF
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
4
ハー ド ウ ェ ア要件
ハー ド ウ ェ ア要件
リ フ ァ レンス
デザイ ン仕様
ハー ド ウ ェ ア
シ ス テム仕様
リ フ ァ レ ン ス デザ イ ンのハー ド ウ ェ ア要件は次の と お り です。
•
Kintex-7 KC705 FPGA 評価キ ッ ト x 2
•
Inrevium 社製 SDI FPGA メ ザニ ン カー ド (FMC) (TB-FMCH-3GSDI2A) x 2
•
Cat.5e ケーブル
•
SFP+ ケーブル
リ フ ァ レ ン ス デザ イ ンには、 次の コ アが含まれてい ます。
•
AXI Interconnect
•
MicroBlaze Processor
•
MicroBlaze Debug Module
•
Local Memory Bus (LMB)
•
LMB Block RAM Controller
•
Block RAM
•
AXI External Master Connector
•
AXI UART (lite)
•
Customized AXI4-Lite Bridge (pcore)
•
Barco-Silex DDR3 Memory Controller (BA317)
•
SMPTE2022-5/6 Transmitter お よ び Receiver
•
Barco-Silex JPEG2000 Encoder (BA110) お よ び Decoder (BA109)
•
Triple-Rate SDI
•
10-Gigabit Ethernet MAC
•
Tri-Mode Ethernet MAC
こ のセ ク シ ョ ンでは、 リ フ ァ レ ン ス デザ イ ンの機能の概要 と メ イ ン IP ブ ロ ッ ク の構成について説明 し
ます。 本デザ イ ンに関 し ては、 XAPP896 [参照 3] に記載 さ れた 「10-Gigabit Ethernet MAC」、 「AXI イ
ン タ ー コ ネ ク ト (AXI4-Lite)」 、 お よ び 「 ソ フ ト ウ ェ ア アプ リ ケーシ ョ ン」 の各セ ク シ ョ ン も 役立ち ま
す。 詳細は、 こ れ ら のセ ク シ ョ ン を参照 し て く だ さ い。
SMPTE 2022-5/6 Video Over IP Transmitter および Receiver
SMPTE2022-5/6 Video over IP コ ア の製品ページ [ 参照 1] の情報は、 圧縮 さ れな いチ ャ ネルの BNC
マ ッ ピ ン グ を除いて有効です。
表 2 : BNC コ ネ ク タ マ ッ ピ ング
1
BNC コ ネ ク タ
RX2/TX2
2
RX3/TX3
3
RX4/TX4
チ ャ ネル
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
5
ハー ド ウ ェ ア シ ス テム仕様
Triple-Rate SDI
Triple-Rate SDI コ アは、 SD-SDI 規格 と HD-SDI 規格に対応 し た ト ラ ン ス ミ ッ タ ーお よ びレ シーバー
イ ン タ ーフ ェ イ ス を提供 し ます。 こ の コ アは、 SDI ス ト リ ームのシ リ ア ラ イ ズ /デシ リ ア ラ イ ズ を行 う た
め に Kintex-7 FPGA の GTX ト ラ ン シ ーバー に 接続 さ れ て い ま す。 Triple-Rate SDI レ シ ー バ ー は
148.5MHz の GTX ト ラ ン シーバー基準 ク ロ ッ ク 周波数を使用 し て、 サポー ト さ れてい る SDI ビ ッ ト
レー ト を受信 し ます。 レ シーバーは受信 し た SDI ビ ッ ト レー ト を自動的に判定 し 、 その SDI モー ド に
合わせて自分自身 と GTX ト ラ ン シーバーを正 し く 設定 し ます。 Triple-Rate SDI ト ラ ン ス ミ ッ タ ーは、
すべての SDI ビ ッ ト レー ト を サポー ト す る ために 2 種類の GTX ト ラ ン シーバー基準 ク ロ ッ ク 周波数
を必要 と し ま す。 一方、 ト ラ ン ス ミ ッ タ ーは、 DRP ポー ト を介 し て GTX ト ラ ン シーバーの ト ラ ン ス
ミ ッ タ ーを制御 し 、 各 SDI モー ド に適 し た構成に し ます。 詳細は、 『SMPTE SDI 製品ガ イ ド v2.0』 [参
照 4] を参照 し て く だ さ い。
リ フ ァ レ ン ス デザ イ ン では、 148.5MHz の基準 ク ロ ッ ク のみが供給 さ れ、 59.94MHz、 29.97MHz、 お
よ び 23.98MHz の各ビ ッ ト レー ト は生成で き ま せん。 こ れ ら は、 それぞれ 60MHz、 30MHz、 お よ び
25MHz に置 き 換え ら れます。
BA317 DDR3 メ モ リ コ ン ト ロー ラ ー
こ の メ モ リ コ ン ト ロ ー ラ ー [参照 8] は、 SMPTE2022-5/6 コ ア用の AXI ポー ト (200MHz で動作す る
256 ビ ッ ト 幅の イ ン タ ーフ ェ イ ス ) と 、 JPEG2000 コ ア用のユーザー ポー ト (異な る 周波数で動作す る
32、 64、 ま たは 128 ビ ッ ト 幅の イ ン タ ーフ ェ イ ス ) を備え てい ます。
JPEG2000 Encoder
JPEG2000 Encoder コ ア [参照 6] は、 BNC コ ネ ク タ TX1 か ら のビデオ ス ト リ ーム を JPEG2000 形式
に圧縮 し て、 1Gb イ ーサネ ッ ト ケーブルに転送 し ます。 こ の コ アの入力は、 ビデオ ス ト リ ーム であ る
必要があ り ます。 そのため、 Triple-Rate SDI コ アか ら 出力 さ れ る SDI ス ト リ ームは変換す る 必要があ
り ま す。 ソ フ ト ウ ェ ア を使用 し て動的に変更可能な ビ ッ ト レ ー ト を除 き 、 こ の コ ア のパ ラ メ ー タ ーは
VideoEnc ネ ッ ト リ ス ト 内で固定 さ れてい ます。 こ の コ アは、 メ モ リ コ ン ト ロ ー ラ ーに接続 さ れた 15 個
のユーザー ポー ト を備え てお り 、 メ モ リ の上位 1/4 (上位のア ド レ ス ) を使用 し ます。
JPEG2000 Decoder
JPEG2000 Decoder コ ア [参照 7] は、 1Gb イ ーサネ ッ ト ケーブルか ら 受信 し た JPEG2000 ス ト リ ーム
を復元 し ます。 こ の コ アの ビデオ出力は、 SDI に変換 し てか ら Triple-Rate SDI コ アに送信す る 必要が
あ り ます。 こ の コ アは、 メ モ リ コ ン ト ロ ー ラ ーに接続 さ れた 8 個のポー ト を備え てお り 、 メ モ リ の上位
1/4 (上位のア ド レ ス ) を使用 し ます。 こ のデコ ーダーか ら 出力 さ れた フ レームは、 DDR に格納 さ れ、 必
要に応 じ て SDI の ビ ッ ト レー ト 制約で読み出 さ れ ます。 読み出 さ れた フ レームは、 削除 さ れ る 場合 も
あ り ますが、 必要であれば繰 り 返 し 読み出 さ れます。 デ コ ーダー と ビデオ変換 ロ ジ ッ ク は、 単一のネ ッ
ト リ ス ト (VideoDec) と し て提供 さ れます。
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
6
ハー ド ウ ェ ア上での リ フ ァ レ ン ス デザイ ンの実行
ハー ド ウ ェ ア上で
のリ フ ァ レンス
デザイ ンの実行
こ のセ ク シ ョ ンでは、 ハー ド ウ ェ アで リ フ ァ レ ン ス デザ イ ン を実行す る 手順について説明 し ます。 こ の
リ フ ァ レ ン ス デザ イ ンは、 図 6 と 図 7 に示す KC705 お よ び TED SDI FMC ボー ド 上で実行 さ れます。
X-Ref Target - Figure 6
;BB
図 6 : Video over IP シ ス テムのセ ッ ト ア ッ プ
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
7
ハー ド ウ ェ ア上での リ フ ァ レ ン ス デザイ ンの実行
X-Ref Target - Figure 7
;BB
図 7 : KC705 および TB-FMCH-3GSDI2 ボー ド
こ れ ら 手順のか っ こ 内の番号は図 7 に示す番号に対応 し てい ます。
1. USB ケーブルを ホ ス ト PC か ら USB JTAG ポー ト (1) に接続 し ます。 適切なデバ イ ス ド ラ イ バー
が イ ン ス ト ール さ れてい る こ と を確認 し て く だ さ い。
2. 別の USB ケーブルを ホ ス ト PC か ら USB UART ポー ト (2) に接続 し ます。USB-UART ド ラ イ バー
が イ ン ス ト ール さ れてい る こ と を確認 し ます。
3. TB-FMCH-3GSDI2 ボー ド を KC705 ボー ド の FMC HPC コ ネ ク タ (3) に接続 し ます。
4. SFP+ ケーブルの一端 (4) を Video over IP ト ラ ン ス ミ ッ タ ー ボー ド に接続 し 、 も う 一方の端を
Video over IP レ シーバー ボー ド に接続 し ます。
5. Cat.5e ケーブルの一端 (5) を Video over IP ト ラ ン ス ミ ッ タ ー ボー ド の RJ45 コ ネ ク タ に接続 し 、も
う 一方の端を Video over IP レ シーバー ボー ド の RJ45 コ ネ ク タ に接続 し ます。
6. KC705 ボー ド が Video over IP レ シーバーの場合、 SDI TX ポー ト 1 ～ 4 (6) を SDI ビデオ モニ
タ ーに接続 し ます。 そ う でない場合は、 それ ら を未接続の ま ま に し ます。
7. KC705 ボー ド が Video over IP ト ラ ン ス ミ ッ タ ーの場合、 SDI RX ポー ト 1 ～ 4 (6) を SDI ビデオ
ジ ェ ネ レー タ ーに接続 し ます。 そ う でない場合は、 それ ら を未接続の ま ま に し ます。
8. J17 ス イ ッ チを JTAG モー ド (00101) に設定 し ます (7)。
9. KC705 ボー ド の電源を オンに し ます (8)。
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
8
ハー ド ウ ェ ア と ソ フ ト ウ ェ アの実行結果
10. KC705 ボー ド の電源を オンに し ます。
11. ホ ス ト PC 上で、 次の設定でハ イ パー タ ー ミ ナルな ど の タ ー ミ ナル プ ロ グ ラ ム を開始 し ます。
•
ボー レー ト : 115200
•
デー タ ビ ッ ト : 8
•
パリ テ ィ : なし
•
ス ト ップ ビ ッ ト : 1
•
フ ロ ー制御 : な し
12. iMPACT や ChipScope™ アナ ラ イ ザーな ど で、 BIT フ ァ イ ルを使用 し て両方の FPGA をプ ロ グ ラ
ム し ます。
13. GPIO LED は次の よ う にな り ます。
ハー ド ウ ェ ア と
ソ フ ト ウ ェ アの
実行結果
•
両方のボー ド 上の led (0) : DDRInitDone。 こ れが点灯 し た場合、 DDR コ ン ト ロ ー ラ ーがキ ャ
リ ブ レーシ ョ ン さ れて、 動作可能であ る こ と を示 し ます。
•
TX ボー ド 上のみの led (3) ～ (1) : JPEG2000 の圧縮レー ト 。 図 9 に示す よ う に、 圧縮レー ト
メ ニ ュ ーの 4 番目がデフ ォ ル ト の レー ト 値 (100kB) であ る ため、 起動時は 「011」 にな り ます。
ソ フ ト ウ ェ ア イ ン タ ーフ ェ イ ス は、 XAPP896 [参照 3] で説明 さ れてい る も の と 同 じ ですが、 JPEG2000
Encoder の レー ト を対話的に設定す る ために、 オプシ ョ ンが 1 つ追加 さ れてい ます。 レ シーバー ボー ド
用の ソ フ ト ウ ェ アは、 変更 さ れてい ません。 図 8 に、 ハ イ パー タ ー ミ ナル画面での Video over IP TX 出
力の表示を示 し ます。
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
9
ハー ド ウ ェ ア と ソ フ ト ウ ェ アの実行結果
X-Ref Target - Figure 8
図 8 : VoIP_TX のハイパー タ ー ミ ナル出力
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
10
ハー ド ウ ェ アの構築
ハ イ パー タ ー ミ ナル画面 (図 8) に表示 さ れ る 次の 5 つのオプシ ョ ンか ら 、 1 つを選択で き ます。
1. SMPTE コ アの リ セ ッ ト (Reset SMPTE Core)
2. SMPTE コ アの汎用空間レ ジ ス タ の初期化 (Initialize SMPTE Core general space registers)
3. SMPTE チ ャ ネルの設定 (Configure SMPTE Channel)
4. JPEG2000 レー ト の変更 (Change JPEG2000 rate)
q. ソ フ ト ウ ェ ア アプ リ ケーシ ョ ンの終了 (Exit software application)
?. 現在の メ ニ ュ ーを表示 (Display current menu)
4 番目のオプシ ョ ンは、 JP2K 圧縮ス ト リ ームのサ イ ズ (1 画像あ た り のバ イ ト 数) を変更 し ます。 こ の
サ イ ズは、 レ シーバーの SDI 出力に表示 さ れ る 画像の品質に直接影響 し ます。 圧縮サ イ ズ を最小にす る
と 、 出力の品質は最低にな り ます。
X-Ref Target - Figure 9
図 9 : [Change JPEG2000 rate] を選択 し た場合の VoIP_TX のハイパー タ ー ミ ナル出力
6 つの圧縮サ イ ズか ら 1 つを選択す る か、 メ イ ン メ ニ ュ ーに戻 る こ と がで き ます。 4 番目の値 (1 つの圧
縮フ ァ イ ルあ た り 101042 バ イ ト ) が、 デフ ォ ル ト 値です。
ハー ド ウ ェ アの
構築
プ ロ ジ ェ ク ト を 再構築す る 前に、 SMPTE 2022-5/6 Video over IP Transmitter お よ び Receiver コ ア、
10-Gigabit Ethernet PCS/PMA、 10-Gigabit Ethernet MAC、 Tri-Mode Ethernet MAC の ラ イ セ ン ス が イ
ン ス ト ール さ れてい る こ と を確認 し て く だ さ い。 implementation/ の下にあ る buildfpga.sh シ ェ ル ス ク
リ プ ト を実行 し て、 プ ロ グ ラ ミ ン グ フ ァ イ ルを生成 し ます。 ス ク リ プ ト は、 こ のデ ィ レ ク ト リ か ら 実行
す る 必要があ り ます。
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
11
リ フ ァ レ ン ス デザイ ン
リ フ ァ レンス
デザイ ン
表 3 に、 リ フ ァ レ ン ス デザ イ ンの詳細を示 し ます。
表 3 : リ フ ァ レ ン ス デザイ ンの詳細
説明
パラ メ ー タ ー
全般
開発者
Jean-François Marbehant、 Virginie Brodeoux
タ ーゲ ッ ト デバ イ ス ( ス テ ッ ピ ン グ レベル、 ES、
プ ロ ダ ク シ ョ ン、 ス ピー ド グ レー ド )
Kintex-7 FPGA
BA317 Memory Controller、 JPEG2000
Encoder お よ び Decoder、 ザ イ リ ン ク ス
LogiCORE IP コ アのネ ッ ト リ ス ト が提供 さ れ
使用可能な ソ ース コ ー ド
ます。
その他は、 ソ ース コ ー ド と し て提供 さ れます。
VHDL お よ び Verilog
ソ ース コ ー ド の形式
既存の リ フ ァ レ ン ス デザ イ ン、 アプ リ ケーシ ョ ン
ノ ー ト 、 サー ド パーテ ィ 、 CORE Generator™ ツー
ルか ら デザ イ ンへの コ ー ド /IP の使用
CORE Generator シ ス テ ム
EDK お よ び CORE Generator シ ス テ ムで生成
さ れた コ ア
CORE Generator シ ス テ ム
シ ミ ュ レーシ ョ ン
論理シ ミ ュ レーシ ョ ンの実施
N/A
タ イ ミ ン グ シ ミ ュ レーシ ョ ンの実施
N/A
論理シ ミ ュ レーシ ョ ンお よ び タ イ ミ ン グ シ ミ ュ
レーシ ョ ンでのテ ス ト ベンチの利用
N/A
テ ス ト ベンチの形式
N/A
使用 し たシ ミ ュ レー タ /バージ ョ ン
N/A
SPICE/IBIS シ ミ ュ レーシ ョ ンの実施
N/A
イ ン プ リ メ ン テーシ ョ ン
使用 し た合成ツール/バージ ョ ン
XST 14.2
使用し た イ ンプ リ メ ンテーシ ョ ン ツール/バージ ョ ン
ISE Design Suite : System Edition 14.2
ス タ テ ィ ッ ク タ イ ミ ン グ解析の実施
あり
ハー ド ウ ェ ア検証
ハー ド ウ ェ ア検証の実施
あり
使用 し たハー ド ウ ェ ア プ ラ ッ ト フ ォーム
Kintex-7 FPGA 評価キ ッ ト
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
12
デザイ ンの特性
デザイ ンの特性
リ フ ァ レ ン ス デザ イ ンは、 ISE Design Suite : System Edition 14.2 を使用 し て、 Kintex-7 FPGA
(XC7K325T-2FFG900CFPGA) に イ ン プ リ メ ン ト さ れ ま す。 Video over IP TX お よ び RX プ ラ ッ ト
フ ォームで使用 さ れ る リ ソ ース を、 サマ リ レ ポー ト に従っ て表 4 に ま と め ます。
表 4 : リ ソ ース使用状況
ま とめ
プラ ッ ト
フ ォ ーム
LUT
I/O
TX
203,800 の う ち
96,752 (47%)
500 の う ち 184 (36%) 445 の う ち 285 (64%) 890 の う ち 149 (16%)
RX
203,800 の う ち
75,315 (36%)
500 の う ち 181 (36%) 445 の う ち 230 (51%) 890 の う ち 184 (20%)
RAMB36E1
RAMB18E1
こ のアプ リ ケーシ ョ ン ノ ー ト では、 さ ま ざ ま なザ イ リ ン ク ス IP コ ア と JPEG2000 コ ア を組み合わせた
Video over IP ネ ッ ト ワ ー ク シ ス テ ムについて説明 し ま し た。
こ こ では、 複数の SDI ス ト リ ーム を カプセル化 し て 10Gb/s イ ーサネ ッ ト リ ン ク 経由で転送 し 、 カプセ
ル化を解除す る 、 SMPTE 2022-5/6 Video over IP コ アの機能を示 し ま し た。 3 つの 3G-SDI ビデオを使
用 し た場合、 イ ーサネ ッ ト 帯域幅の使用率は 90% を超え てい ます。 こ のデザ イ ン で フ ォ ワ ー ド エ ラ ー
訂正 (FEC) エ ン ジ ン を有効にす る と 、 ネ ッ ト ワ ー ク 上で何 ら かのエ ラ ーが発生 し て も イ ーサネ ッ ト パ
ケ ッ ト を あ る 程度ま で回復で き ます。 ま た、 JPEG2000 を使用 し て同 じ ス ト リ ーム を圧縮 し 、 1Gb/s を
超え る イ ーサネ ッ ト ケーブルで転送で き る こ と を示 し ま し た。
参考資料
こ のアプ リ ケーシ ョ ン ノ ー ト では、 次の参考資料が使用 さ れてい ます。
1.
2.
3.
4.
5.
6.
7.
8.
9.
改訂履歴
SMPTE2022-5/6 Video Over LogiCORE IP コ アの製品ページ
Kintex-7 FPGA KC705 評価キ ッ ト の製品ページ
『Kintex-7 FPGA で フ ォ ワ ー ド エ ラ ー訂正を利用 し て IP ネ ッ ト ワ ー ク で高ビ ッ ト レー ト の
SMPTE2022-5/6 メ デ ィ ア ト ラ ン ス ポー ト を実現』 (XAPP896, v1.0)
『SMPTE SDI 製品ガ イ ド v2.0』 (PG071)
10 Gigabit Ethernet Media Access Controller (10GEMAC) の製品ページ
Barco Silex BA110 JPEG 2000 multichannel HD/DCI encoder の製品ページ
Barco Silex BA109 JPEG 2000 multichannel HD/DCI decoder の製品ページ
Barco Silex BA317 Multi-port external memory controller の製品ページ
デザ イ ン フ ァ イ ルへの リ ン ク (zip file)
次の表に、 こ の文書の改訂履歴を示 し ます。
日付
バージ ョ ン
2013 年 4 月 30 日 1.0
2013 年 7 月 8 日 1.1
2013 年 7 月 10 日 1.2
内容
初版
•
•
•
•
い く つかの参考資料を削除お よ び更新。
図 8 お よ び図 9 を更新。
ラ ウ ン ジお よ びデザ イ ン フ ァ イ ルへの リ ン ク を追加。
「ハー ド ウ ェ ア上での リ フ ァ レ ン ス デザ イ ンの実行」 セ ク シ ョ
ンに手順 13 を追加。
• 図 9 を拡大。
• 「ハー ド ウ ェ アの構築」 セ ク シ ョ ンのテ キ ス ト を新 し いテ キ ス
ト に置き 換え。
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
13
Notice of Disclaimer
Notice of
Disclaimer
The information disclosed to you hereunder (the "Materials") is provided solely for the selection and use
of Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available
"AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS,
EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF
MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;
and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other
theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection
with, the Materials (including your use of the Materials), including for any direct, indirect, special,
incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss
or damage suffered as a result of any action brought by a third party) even if such damage or loss was
reasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes no
obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or
to product specifications. You may not reproduce, modify, distribute, or publicly display the Materials
without prior written consent. Certain products are subject to the terms and conditions of the Limited
Warranties which can be viewed at http://www.xilinx.com/warranty.htm; IP cores may be subject to
warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are not
designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you
assume sole risk and liability for use of Xilinx products in Critical Applications:
http://www.xilinx.com/warranty.htm#critapps.
Automotive
Applications
Disclaimer
XILINX PRODUCTS ARE NOT DESIGNED OR INTENDED TO BE FAIL-SAFE, OR FOR USE IN
ANY APPLICATION REQUIRING FAIL-SAFE PERFORMANCE, SUCH AS APPLICATIONS
RELATED TO:(I) THE DEPLOYMENT OF AIRBAGS, (II) CONTROL OF A VEHICLE, UNLESS
THERE IS A FAIL-SAFE OR REDUNDANCY FEATURE (WHICH DOES NOT INCLUDE USE OF
SOFTWARE IN THE XILINX DEVICE TO IMPLEMENT THE REDUNDANCY) AND A WARNING
SIGNAL UPON FAILURE TO THE OPERATOR, OR (III) USES THAT COULD LEAD TO DEATH
OR PERSONAL INJURY.CUSTOMER ASSUMES THE SOLE RISK AND LIABILITY OF ANY USE
OF XILINX PRODUCTS IN SUCH APPLICATIONS.
本資料は英語版 (v1.2) を翻訳 し た も ので、 内容に相違が生 じ る 場合には原文を優先 し ます。
資料に よ っ ては英語版の更新に対応 し ていない も のがあ り ます。
日本語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。
こ の資料に関す る フ ィ ー ド バ ッ ク お よ び リ ン ク な ど の問題につ き ま し ては、
[email protected] ま でお知 ら せ く だ さ い。 いただ き ま し た ご意見を参考に早急に対応 さ
せていただ き ます。 なお、 こ の メ ール ア ド レ スへのお問い合わせは受け付けてお り ません。 あ ら か じ め
ご了承 く だ さ い。
XAPP1169 (v1.2) 2013 年 7 月 10 日
japan.xilinx.com
14