マルチI/O シリアル フラッシュ メモリ セキュリティ 付録

Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
特徴
Micron シリアル NOR フラッシュ メモリ
Security Addendum
MT25Q Devices
特徴
• 消去能力
– 一括消去
– セクタ消去 64Kb ユニフォーム粒度
– サブセクタ消去 4Kb、32Kb 粒度
• セキュリティおよび書き込み禁止
– 64KB セクタ毎の揮発性および不揮発性ロックお
よびソフトウェア書き込み禁止
– 不揮発性構成ロック
– パスワード保護
– ハードウェア書き込み禁止: 保護領域サイズは不
揮発性ビットにより定義される (BP[3:0] および
TB)
– パワーアップ時のプログラミング/消去保護
– 巡回冗長検査 (CRC) 操作が生データへの誤った変
更を検出
• 電子署名
– JEDEC-標準 3 バイト署名 (BA20h)
– 拡張デバイス ID: 追加 2 バイトでデバイスのファ
クトリ オプションを識別
• JESD47H-準拠
– 1 セクタにつき最小 100,000 ERASE サイクル
– データ保持: 20 年 (TYP)
• パッケージ - JEDEC-標準、RoHS-準拠
本付録では、Micron® MT25Q SPI NOR フラッシュ デ
バイス シリーズの保護バージョンの機能について説明
します。
本付録はデバイス関する詳細情報を提供するものでは
ありません。 標準の密度別デバイス データ シートに
は、ここに記載されている項目とは別に、デバイスの機
能、動作モード、仕様についての完全な説明がされてい
ます。
本付録に提示されているのは、デバイス データ シート
に追加する情報、または優先される情報です。
• SPI 互換性シリアル バス インターフェイス
• シングルおよびダブル転送速度 (STR/DTR)
• クロック周波数
– 133 MHz (最大) STR のすべてのプロトコル
– 66 MHz (最大) DTR のすべてのプロトコル
• 最大 65 MB/s までの増大スループット向けデュア
ル/クアッド I/O コマンド
• STR および DTR における対応プロトコル
– 拡張 I/O プロトコル
– デュアル I/O プロトコル
– クアッド I/O プロトコル
• Execute-in-place (XIP)
• PROGRAM/ERASE SUSPEND 操作
• 構成可能デバイス
– 揮発性および不揮発性 構成設定
• ソフトウェア リセット
• 選定パーツ番号向け追加リセット ピン
• 3 バイトおよび 4 バイト アドレス モード - 共にメモ
リ アクセス 128Mb 以上を実現
• メイン メモリ配列外の専用 64 バイトのワンタイム
プログラマブル (OTP) 領域
– 読み取り可能およびユーザーロック可能
– PROGRAM OTP コマンドによる永続ロック
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
1
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Products and specifications discussed herein are subject to change by Micron without notice.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
特徴
パーツ番号注文
Micron シリアル NOR フラッシュ デバイスは、いろいろな構成と密度で提供されています。 有効なパーツ番号を認
証するは、次のサイト内の Micron パーツ カタログで検索してください www.micron.com。 デバイス タイプごとの
機能と仕様は、次のサイトページで比較してください www.micron.com/products。 掲載されていないデバイスにつ
いては、工場までご連絡ください。
図 1: パーツ番号注文情報
MT 25Q L
xxx
A
BA
1
E
SF - 0
S
IT
ES
Production Status
Blank = Production
ES = Engineering samples
QS = Qualification samples
Micron Technology
Part Family
25Q = SPI NOR
Voltage
L = 2.7–3.6V
U = 1.7–2.0V
Operating Temperature
IT = –40°C to +85°C
AT = –40°C to +105°C (Grade 2 AEC-Q100)
Density
064 = 64Mb (8MB)
128 = 128Mb (16MB)
256 = 256Mb (32MB)
512 = 512Mb (64MB)
01G = 1Gb (128MB)
02G = 2Gb (256MB)
Special Options
S = Standard
A = Automotive quality
Security Features
0 = Standard default security
Package Codes
12 = 24-ball T-PBGA, 05/6 x 8mm (5 x 5 array)
14 = 24-ball T-PBGA, 05/6 x 8mm (4 x 6 array)
SC = 8-pin SOP2, 150 mil
SE = 8-pin SOP2, 208 mil
SF = 16-pin SOP2, 300 mil
W7 = 8-pin W-PDFN, 6 x 5 mm
W9 = 8-pin W-PDFN, 8 x 6mm
Stack
A = 1 die/1 S#
B = 2 die/1 S#
C = 4 die/1 S#
Litho
B = 45nm
Die Revision
A = Rev. A
Sector size
E = 64KB
Pin Configuration Option
1 = HOLD# pin
3 = RESET# pin
8 = RESET# & HOLD# pin
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
2
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
概要
概要
Micron は、MT25Q フラッシュ メモリ デバイスの標準保護バージョンを提供していま
す。 保護バージョンは、パーツ番号の 「セキュリティ機能」 オプションを使用して識別
することができます。(参照 ).
MT25Q デバイスの保護で提供されている保護機能には、ロックの状態レジスタ ビット、
トップ/ボトム ブロック アドレス 保護ロック、パワーアップ時の揮発性構成ロック レジ
スタ、保護管理レジスタ ロック、不揮発性構成ロック レジスタが含まれます。
MT25Q 標準バージョンに搭載されている高度なブロック保護機能に加え、これらのセキ
ュリティ機能が包括的なレジスタおよびブロック保護を提供し、メモリ内容をプログラミ
ングや消去から保護します。
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
3
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
ステータス レジスタ
ステータス レジスタ
MT25Q デバイスのセキュアバージョンのステータス レジストリ機能は、標準バージョン
に非常に類似していますが、ビット 7 はワンタイムプログラマブル (OTP) ビットです。
ステータス レジスタ ビットは、READ STATUS REGISTER または WRITE STATUS REGISTER コマンドを使用して読み取りまたは書き込みすることができます。 ステータス レ
ジスタ の有効/無効ビット
(ビット 7) が 1 に設定されていると、ブロック保護コントロールビットは変更できませ
ん。
表 1: ステータス レジスタ
ビット 名前
設定
概要
注記
7
ロック ステータス レ 0 = ロック解除 (デフ
ジスタ
ォルト)
1 = ロック
OTP コントロール ビット: ステータス レジスタへの書き込み
を永続的に無効にします。
5
トップ/ボトム
0 = トップ
1 = ボトム (デフォル
ト)
不揮発性コントロール ビット: ブロック保護ビットで定義付
けられている保護されているメモリ領域が、メモリ配列のトッ
プまたはボトムから開始するのかを決定します。
1
BP[3:0]
保護されている領域
の表を参照
不揮発性コントロール ビット: メモリが、PROGRAM　または
ERASE 操作に対してソフトウェア保護されているかどうか決
定します。 1 ビット以上のブロック保護ビットが 1 に設定さ
れていると、指定のメモリ領域は PROGRAM　または ERASE
操作から保護されます。
1
1
ライトイネーブルラ
ッチ
0 = クリア (デフォル
ト)
1 = セット
揮発性コントロール ビット: デバイスは常にこのビットをクリ
アしてパワーアップし、誤った WRITE、PROGRAM、または
ERASE 操作を防ぎます。 これらの操作を有効にするには、
WRITE ENABLE 操作を先に実行してこのビットを設定しなけ
ればなりません。
0
書き込み進行中
0 = 準備完了
1 = ビジー
ステータス ビット: 次のコマンド サイクルの一つが進行中で
あることを表示します:
WRITE STATUS REGISTER
WRITE NONVOLATILE CONFIGURATION REGISTER
PROGRAM
ERASE
6, 4:2
メモ:
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
2
1. BULK ERASE コマンドは、すべてのビット=0 の場合にのみ実行可能です。
2. ステータス レジスタ ビット 0 は、フラグ ステータス レジスタ ビット 7 の逆になります。
4
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
デバイス ID データ
デバイス ID データ
デバイス ID データは、READ ID と MULTIPLE I/O READ ID 操作によって読み取りされ
ます。
表 2: デバイス ID データ
サイズ
(バイト)
名前
コンテンツ値
割り当て
製造元 ID (合計 1 バイト)
00h
製造元 ID (1 バイト)
20h
JEDEC
BAh = 3V
製造元
デバイス ID (合計 3 バイト)
01h
メモリタイプ (1 バイト)
BBh = 1.8V
02h
メモリ容量 (1 バイト)
22h = 2Gb
21h = 1Gb
20h = 512Mb
19h = 256Mb
18h = 128Mb
17h = 64Mb
03h
ID バイト残量数を表示 (1 バイト)
10h
固有 ID (合計 17 バイト)
04h
拡張デバイス ID (1 バイト)
表 3 を参照
05h
デバイス構成情報 (2 バイト)
00h = 標準
ファクトリ
73h = 保護
13h:06h
カスタマイズ ファクトリ データ (14 バイト)
オプション
表 3: 拡張デバイス ID データ、最初のバイト
ビット 7
ビット 6
ビット 5
ビット 4
ビット 3
ビット 21
ビット 1 ビット 0
予約済み
テクノロジ
1 = 45nm
1 = 代替ブロック
保護スキーム
0 = 標準ブロック
保護スキーム
予約済み
HOLD#/RESET#:
0 = HOLD
1 = RESET
追加 HW RESET#:
1 = 使用可能
0 = 使用不可
セクタ サイズ:
00 = ユニフォーム
64KB
注:
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
1. 特定のバーツ番号向けに提供。 詳細はパーツ番号注文情報を参照。
5
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
保護管理レジスタ
保護管理レジスタ
保護管理レジスタ (PMR) ビットは、READ PROTECTION MANAGEMENT REGISTER と
WRITE PROTECTION MANAGEMENT REGISTER コマンドを使用して読み取りまたは書
き込みすることができます。
PMR ロックダウン ビット (ビット 2) は 1 に設定されると、デバイスは WRITE PROTECTION MANAGEMENT REGISTER コマンドに応答しなくなります。 このコマンドが発行
されると、レジスタは変更されず、デバイスはフラグ ステータス レジスタ ビット 1 およ
び 4 でエラーコードを設定します。
表 4: 保護管理レジスタ
ビット 名前
設定
概要
注記
予約済み
予約済み
7
予約済み
6
ブロック保護スキー 0 = 代替
ム
1 = 標準 (デフォルト)
5
パワーアップ時のデ 0 = ロック
OTP コントロール ビット: このビットを有効にすると、すべ
ータ保護
1 = ロック解除 (デフォル てのセクタ ロック ビットが設定され、パワーアップ時に誤
ト)
った指示がメモリに送信されることによるデータの破損の
可能性を排除します。 セクタ ロック ビットは、外部電源が
使用可能になった時点から内部パワーアップシーケンスが
完了するまでの間設定され続けます。
4
予約済み
予約済み
予約済み
3
予約済み
予約済み
予約済み
2
PMR ロックダウン
0 = ロック
OTP コントロール ビット: 保護管理レジスタを永続ロック
1 = ロック解除 (デフォル します。
ト)
1
不揮発性セクタ ロッ 0 = ロック
OPT コントロール: 不揮発性セクタ ロック ビット レジスタ
ク ビット レジスタ 1 = ロック解除 (デフォル を永続ロックします。
ロックダウン
ト)
0
不揮発性セクタ ロッ 0 = ロック
OPT コントロール: このビットが 1 に設定されていると、不
ク ビット消去ロック 1 = ロック解除 (デフォル 揮発性セクタ ロック ビット レジスタ 配列が消去可能にな
ト)
り、そうでなければ消去不可能になります。
メモ:
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
OTP コントロール ビット: 保護スキームを設定します。 表
5 と表 6 を参照。
1
2
1. ビットを 0 に設定しようとすると、デバイスがステータス レジスタ ビット 7 を確認します。
ステータス レジスタ ビット 7 = 1 であれば、この PMR ビットを 0 に設定しようとする試み
が拒否されます。 デバイスはフラグ ステータス レジスタ ビット 1 および 4 でエラーコード
を設定します。
2. このビットが 0 に設定されると、不揮発性ロック ビットが PROGRAM と ERASE 操作からロ
ックされます。 不揮発性ロック ビットのロックは解除できませんが、ビット ステータスは
グローバル フリーズ ビットを使用して変更可能です。
6
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
保護管理レジスタ
標準ブロック保護スキーム
表 5: 保護領域 (64KB セクタ)
注: ここの表示されている値は、64KB セクタで保護されているブロックの数を示します。各ブロックのサイズは、0.5Mb
です。
ステータス レジスタ コンテンツ
保護されているセクタ
トップ/ボト
ム
BP3
BP2
BP1
BP0
64Mb
128Mb
256Mb
0
0
0
0
0
なし
なし
なし
なし
なし
なし
0
0
0
0
1
127
255
511
1023
2047
4095
0
0
0
1
0
127:126
255:254
511:510
1023:1022
2047:2046
4095:4094
0
0
0
1
1
127:124
255:252
511:509
1023:1021
2047:2045
4095:4092
0
0
1
0
0
127:120
255:248
511:504
1023:1016
2047:2040
4095:4088
0
0
1
0
1
127:112
255:240
511:496
1023:1008
2047:2032
4095:4080
0
0
1
1
0
127:96
255:224
511:480
1023:992
2047:2016
4095:4064
0
0
1
1
1
127:64
255:192
511:448
1023:960
2047:1984
4095:4032
0
1
0
0
0
すべて
255:128
511:384
1023:896
2047:1920
4095:3968
0
1
0
0
1
すべて
すべて
511:256
1023:768
2047:1792
4095:3840
0
1
0
1
0
すべて
すべて
すべて
1023:512
2047:1536
4095:3584
0
1
0
1
1
すべて
すべて
すべて
すべて
2047:1024
4095:3072
0
1
1
0
0
すべて
すべて
すべて
すべて
すべて
4095:2048
0
1
1
0
1
すべて
すべて
すべて
すべて
すべて
すべて
0
1
1
1
0
すべて
すべて
すべて
すべて
すべて
すべて
0
1
1
1
1
すべて
すべて
すべて
すべて
すべて
すべて
1
0
0
0
0
なし
なし
なし
なし
なし
なし
1
0
0
0
1
0
0
0
0:0
0
0
1
0
0
1
0
1:0
1:0
1:0
1:0
1:0
1:0
1
0
0
1
1
3:0
3:0
3:0
3:0
3:0
3:0
1
0
1
0
0
7:0
7:0
7:0
7:0
7:0
7:0
1
0
1
0
1
15:0
15:0
15:0
15:0
15:0
15:0
1
0
1
1
0
31:0
31:0
31:0
31:0
31:0
31:0
1
0
1
1
1
63:0
63:0
63:0
63:0
63:0
63:0
1
1
0
0
0
すべて
127:0
127:0
127:0
127:0
127:0
1
1
0
0
1
すべて
すべて
255:0
255:0
255:0
255:0
1
1
0
1
0
すべて
すべて
すべて
511:0
511:0
511:0
1
1
0
1
1
すべて
すべて
すべて
すべて
1023:0
1023:0
1
1
1
0
0
すべて
すべて
すべて
すべて
すべて
2047:0
1
1
1
0
1
すべて
すべて
すべて
すべて
すべて
すべて
1
1
1
1
0
すべて
すべて
すべて
すべて
すべて
すべて
1
1
1
1
1
すべて
すべて
すべて
すべて
すべて
すべて
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
7
512Mb
1Gb
2Gb
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
保護管理レジスタ
代替ブロック保護スキーム
表 6: 保護領域 (64KB セクタ)
注: ここの表示されている値は、64KB セクタで保護されているブロックの数を示します。各ブロックのサイズは、0.5Mb
です。
ステータス レジスタ コンテンツ
保護されているセクタ
トップ/ボト
ム
BP3
BP2
BP1
BP0
0
0
0
0
0
なし
なし
なし
なし
なし
なし
0
0
0
0
1
126:0
254:0
510:0
1022:0
2046:0
4094:0
0
0
0
1
0
125:0
253:0
509:0
1021:0
2045:0
4093:0
0
0
0
1
1
123:0
251:0
508:0
1019:0
2044:0
4091:0
0
0
1
0
0
119:0
247:0
503:0
1015:0
2039:0
4087:0
0
0
1
0
1
111:0
239:0
495:0
1007:0
2031:0
4079:0
0
0
1
1
0
95:0
223:0
479:0
991:0
2015:0
4065:0
0
0
1
1
1
63:0
191:0
447:0
959:0
1983:0
4031:0
0
1
0
0
0
すべて
127:0
383:0
895:0
1919:0
3967:0
0
1
0
0
1
すべて
すべて
255:0
767:0
1791:0
3839:0
0
1
0
1
0
すべて
すべて
すべて
511:0
1535:0
3583:0
0
1
0
1
1
すべて
すべて
すべて
すべて
1023:0
3071:0
0
1
1
0
0
すべて
すべて
すべて
すべて
すべて
2047:0
0
1
1
0
1
すべて
すべて
すべて
すべて
すべて
すべて
0
1
1
1
0
すべて
すべて
すべて
すべて
すべて
すべて
0
1
1
1
1
すべて
すべて
すべて
すべて
すべて
すべて
1
0
0
0
0
なし
なし
なし
なし
なし
なし
1
0
0
0
1
127:1
254:1
510:1
1023:1
2046:1
4094:1
1
0
0
1
0
127:2
254:2
510:2
1023:2
2046:2
4094:2
1
0
0
1
1
127:4
254:4
510:4
1023:4
2046:4
4094:4
1
0
1
0
0
127:8
254:8
510:8
1023:8
2046:8
4094:8
1
0
1
0
1
127:16
254:16
510:16
1023:16
2046:16
4094:16
1
0
1
1
0
127:32
254:32
510:32
1023:32
2046:32
4094:32
1
0
1
1
1
127:64
254:64
510:64
1023:64
2046:64
4094:64
1
1
0
0
0
すべて
254:128
510:128
1023:128
2046:128
4094:128
1
1
0
0
1
すべて
すべて
510:256
1023:256
2046:256
4094:256
1
1
0
1
0
すべて
すべて
すべて
1023:512
2046:512
4094:512
1
1
0
1
1
すべて
すべて
すべて
すべて
2046:1024
4094:1024
1
1
1
0
0
すべて
すべて
すべて
すべて
すべて
4094:2048
1
1
1
0
1
すべて
すべて
すべて
すべて
すべて
すべて
1
1
1
1
0
すべて
すべて
すべて
すべて
すべて
すべて
1
1
1
1
1
すべて
すべて
すべて
すべて
すべて
すべて
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
64Mb
128Mb
8
256Mb
512Mb
1Gb
2Gb
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
保護管理コマンド
保護管理コマンド
表 7: 保護管理レジスタ コマンド 設定
コマンド-アドレス-データ
ダミー クロック サイクル
コード
拡張
SPI
デュアル
SPI
クアッド
SPI
アドレス
バイト
拡張
SPI
デュアル
SPI
クアッド
SPI
データ
バイト
READ
PROTECTION
MANAGEMENT
REGISTER
2Bh
1-0-1
2-0-2
4-0-4
0
0
0
0
1 to ∞
WRITE
PROTECTION
MANAGEMENT
REGISTER
68h
1-0-1
2-0-2
4-0-4
0
0
0
0
1
コマンド
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
9
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
保護管理操作
保護管理操作
保護管理レジスタ ビットは、READ PROTECTION MANAGEMENT REGISTER (2Bh) コマ
ンドを使用して読み込むことができます。 これらは、個別にプログラミングするか、ま
たは、WRITE PROTECTION MANAGEMENT REGISTER コマンド (68h) でまとめてプロ
グラミングできます。 ビットは、ワンタイムプログラマブルのため消去できません。
READ PROTECTION MANAGEMENT REGISTER コマンドを開始するには、#S を LOW で
駆動します。 拡張 SPI プロトコルでは、入力が DQ0、出力が DQ1 です。 デュアル SPI
プロトコルでは、入力/出力共に DQ[1:0] です。 クアッド SPI プロトコルでは、入力/出力
共に DQ[3:0] です データ出力で S# を HIGH で駆動すると操作が終了します。
WRITE PROTECTION MANAGEMENT REGISTER コマンドが開始される前に、WRITE
ENABLE コマンドを実行してライトイネーブル ラッチ ビットを 1 に設定しなければなり
ません。 コマンドを開始するには、S# は LOW で駆動し、最新のデータバイトの第 8 ビ
ットがラッチされるまで LOW のままにし、その後に HIGH で駆動します。 拡張、デュア
ル、クアッド SPI プロトコルでは、入力はそれぞれ DQ0、DQ[1:0]、DQ[3:0] データバイ
トです。 S# を HIGH にしないと、コマンドは実行されず、エラービットは設定されず、
またライトイネーブルラッチも 1 に設定されたままになります。 操作はセルフタイム式
で期間は tPPMR です。
表 8: 保護管理レジスタ操作
操作名
概要/状態
READ PROTECTION MANAGEMENT REGISTER
(2Bh)
コマンドはダミーサイクルを必要としません。 レジスタが継続的に読み込
まれていると、同じバイトが繰り返し出力されます。
WRITE PROTECTION MANAGEMENT REGISTER
(68h)
操作が進行中は、書き込み操作進行中のビットが 1 に設定されます。 操作が
無事に完了するしないに関わらず、ライトイネーブル ラッチ ビットは 0 に
クリアされます。 ステータス レジスタとフラグ ステータス レジスタは、操
作ステータスにポーリングすることができます。 操作が完了すると、操作が
無事に完了するしないに関わらず、書き込み操作進行中のビットは 0 にクリ
アされます。
予備フィールドに 0 が書き込まれると、操作が開始しますが、uCode が何も
プログラミングしないでに操作を中止します。 次にライトイネーブル ラッ
チ ビットがクリアされ、プログラミングのエラービットと保護エラービット
が 1 に設定されます。
保護管理ビット 2 が 0 に設定されると (ロック済み)、コマンドは実行され
ず、ライトイネーブル ラッチは 1 に設定されたままになり、フラグ ステー
タス レジスタと保護エラービットが 1 に設定されます。
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
10
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
セキュリティ仕様
セキュリティ仕様
表 9: 仕様
パラメータ
動作電流
(WRITE 操作)
書き込み保護管理レジスタ タイミング
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
シンボル
テスト条件
タイプ
最大
単位
ICC5
S# = VCC
–
80
mA
tPPMR
–
0.1
0.5
ms
11
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.
Micron Confidential and Proprietary
マルチ I/O シリアル フラッシュ メモリ セキュリティ 付録
改訂履歴
改訂履歴
改訂 C – 10/14
• 保護管理レジスタ表のビット 6 に注記を追加
• 保護管理レジスタ表のビット 0 に説明を追加
改訂 B – 2/14
• ステータス レジスタ セクションの注記を更新
• 表 4 を更新: 保護管理レジスタ
• 標準ブロック保護スキームと代替ブロック保護スキーム セクションを追加
改訂 A – 12/13
• 予備的なステータス リリース
8000 S. Federal Way, P.O. Box 6, Boise, ID 83707-0006, Tel: 208-368-4000
www.micron.com/products/support Sales inquiries: 800-932-4992
Micron and the Micron logo are trademarks of Micron Technology, Inc.
All other trademarks are the property of their respective owners.
This data sheet contains minimum and maximum limits specified over the power supply and temperature range set forth herein.
Although considered final, these specifications are subject to change, as further product development and data characterization sometimes occur.
PDF: 09005aef8629b9b3
qlks_security_addendum_45nm_ja.pdf - Rev. C 10/14 EN
12
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2013 Micron Technology, Inc. All rights reserved.