NJU7387 データシート

NJU7387
150 度通電角制御三相 DC ブラシレスモータコントロール IC
■概 要
NJU7387 は、150°の通電角制御と進み角制御により、低静音、低
振動を実現した 3 相 DC ブラシレスモータ制御用 IC です。
外部ホール素子からの信号入力と任意の進角指令を元に三相
150°通電シーケンスを生成し、コントロール信号を出力します。
また、内蔵された CLOCK GENERATOR は、通電角と進み角の制御
のほか、PWM 基準周波数、電流検出部パルス by パルス、ブートスト
ラップ対応用 DUTY 制限、などに同期信号として処理を行います。
低電圧電源における制御機能に特化した製品の為、出力部に
NchMOS FET と HVIC やゲートドライバを組み合わせたハイパワー
アプリケーション、及び IPM を使用する制御回路に最適です。
■特 徴
●電源電圧範囲
●150°通電角制御
●進み角設定
●CLOCK GENERATOR 内蔵
●ホール素子入力
●電流検出
●速度指令入力
●ブートストラップ駆動回路に対応
●2 種類の FG 出力
●ロック保護機能(自動復帰)
●UVLO 保護回路内蔵
●CMOS 構造
●外形
■外 形
NJU7387VC3
VDD＝4.5V～5.5V
4bit A/D 入力(0～28.125° / 16 段階)
PWM 基準周波数：各バージョン±5%
VDETLIM＝0.5V±5%、PWM 周波数によるパルス by パルス
6bit A/D 入力(最大デューティ 98.43% / 63 段階)
Low サイド ON 時間：3.9µs typ. (fPWM=20kHz)
FG1 出力：3 ホール合成出力
FG2 出力：H1 の同期信号出力
SSOP20-C3
■CLOCK 周波数バージョン情報
製品名
PWM 周波数
NJU7387VC3-A
20kHz
＊バージョン化は 13kHz～30kHz の範囲で検討可能です。
Ver.2014-08-07
-1-
NJU7387
■ブロック図
FG1
FG2
VDD
VREF
UVLO
H1+
H1-
H2+
UH
H2-
H3+
VH
H3-
WH
VLA
Control
Logic
Lead Angle
4Bit
A/D Conv.
Output
Logic
UL
CT
Lock Det
VL
Clock
Generator
VERR
6Bit
A/D Conv
WL
+
-
PWM
Logic
ILIMIT
GND
-2-
Ver.2014-08-07
NJU7387
■端子配列
H1+
H1H2+
H2H3+
H3VLA
VERR
FG1
FG2
1
20 VDD
2
19 UH
3
18 VH
4
5
17 WH
16 UL
6
15 VL
7
14 WL
13 ILIMIT
8
12 GND
11 CT
9
10
SSOP20-C3
■端子機能表
端子番号
端子名
1
2
3
4
5
6
H1+
H1H2+
H2H3+
H3-
7
VLA
8
VERR
9
10
FG1
FG2
ホール素子入力端子 H1+
ホール素子入力端子 H1ホール素子入力端子 H2+
ホール素子入力端子 H2ホール素子入力端子 H3+
ホール素子入力端子 H3進み角制御用 A/D コンバータ
入力端子
速度指令用 A/D コンバータ
入力端子
FG 出力端子 1
FG 出力端子 2
11
CT
ロック保護設定端子
12
GND
13
ILIMIT
14
15
16
17
18
19
20
WL
VL
UL
WH
VH
UH
VDD
Ver.2014-08-07
機能
グラウンド端子
過電流検出端子
出力端子 WL
出力端子 VL
出力端子 UL
出力端子 WH
出力端子 VH
出力端子 UH
電源端子
備考
H1-端子と合わせて使用します
H1+端子と合わせて使用します
H2-端子と合わせて使用します
H2+端子と合わせて使用します
H3-端子と合わせて使用します
H3+端子と合わせて使用します
DC 電圧を印可し、進み角を設定します
未使用時はオープン、またはグラウンドに接続します
DC 電圧を印可し、出力状態及び PWM DUTY を設定します
3 ホール合成の回転信号を出力します
H1 同期の回転信号を出力します
グラウンド間にキャパシタを接続し、ロック保護動作時の
出力停止/出力期間を設定します
未使用時はグラウンドに接続します
グラウンドを接続します
モータ出力素子側に電流検出抵抗を接続し、
フィードバック側を接続します
未使用時はグラウンドに接続します
ローサイド側 W 相用に出力します
ローサイド側 V 相用に出力します
ローサイド側 U 相用に出力します
ハイサイド側 W 相用に出力します
ハイサイド側 V 相用に出力します
ハイサイド側 U 相用に出力します
電源を接続します
-3-
NJU7387
■絶対最大定格
項 目
電源端子電圧
出力端子電圧
出力端子電流
ホール入力端子電圧
A/D 入力端子電圧
ILIMIT 端子電圧
FG 出力端子電圧
FG 出力端子電流
(Ta=25°C)
記 号
VDD
Vo
Io
VIH
VIN
VILIM
VFG
IFG
定
格
単 位
V
V
mA
V
V
V
V
mA
W
W
°C
°C
°C
備考
7
VDD 端子
-0.3～7
UH/VH/WH/UL/VL/WL 端子
10
UH/VH/WH/UL/VL/WL 端子
-0.3～7
H1+/H1-/H2+/H2-/H3+/H3-端子
-0.3～7
VLA/VERR 端子
-0.3～7
ILIMIT 端子
-0.3～7
FG1/FG2 端子
5
FG1/FG2 端子
1.0
2 層基板実装時(注 1)
PD
消費電力
1.5
4 層基板実装時(注 1)
Tj
接合部温度範囲
-40～+150
Topr
動作温度範囲
-40～+105
Tstg
保存温度範囲
-50～+150
(注 1)：基板実装時 114.3 76.2 1.6mm（2 層/4 層）で EIA/JEDEC 規格準拠による
(Ta=25°C)
■推奨動作範囲
項目
電源端子電圧
出力端子電流
A/D 入力端子電圧
FG 出力端子電圧
記号
条件
VDD
Io
VIN
VFG
最小
標準
最大
単位
4.5
-3
0
0
-
5.5
3
5.5
5.5
V
mA
V
V
(VDD=5V, Ta=25°C)
■端子動作条件
項目
記号
条件
◆ホール入力端子(H1+, H1-, H2+, H2-, H3+, H3-端子)
peak to peak
ホール入力感度
VMIH
VICMIH
ホール入力電圧範囲
◆ILIMIT 端子
VICMILIM
ILIMIT 入力電圧範囲
■電気的特性
項目
◆全体
動作電源電圧
消費電流
内部基準電圧
◆低電圧保護動作部
UVLO 検出動作電圧
UVLO 検出解除電圧
UVLO 検出
ヒステリシス電圧幅
-4-
記号
VDD
IDD
Vref
VDUVLO
VRUVLO
VUVLO
条件
無負荷時
Output Disable, VDD Decreasing
Output Enable, VDD Increasing
最小
標準
最大
単位
0.04
0.6
-
4.0
V
V
0
-
3.0
V
(VDD=5V, Ta=25°C)
最大
単位
最小
標準
4.5
4.116
5
2.3
4.2
5.5
5.0
4.284
V
mA
V
3.7
3.9
4.0
4.2
4.3
4.45
V
V
-
0.2
-
V
Ver.2014-08-07
NJU7387
■電気的特性
項目
記号
◆ホール入力部
ヒステリシス電圧幅
VHYSIH
IBIH
入力バイアス電流
◆ハイサイド/ローサイド出力部
VOH
H 出力電圧
VOL
L 出力電圧
td
デッドタイム
tONL
LOW サイド ON 時間
◆FG 出力部
VFGL
L 出力電圧
IFGLEAK
出力リーク電流
◆電流検出部
VDETLIM
検出電圧
IBLIM
入力バイアス電流
tBLIM
ブランキングタイム
t
検出遅延時間
DLIM
◆進み角部
進み角 1
ФVLA1
進み角 2
ФVLA2
入力プルダウン抵抗
◆VERR 部
入力バイアス電流
PWM 発振周波数
最小デューティ比
RVLA
PWMMIN
最大デューティ比 1
PWMMAX1
最大デューティ比 2
PWMMAX2
プリチャージ閾値電圧
LSB 閾値電圧
入力プルダウン抵抗
◆ロック保護部
ON 時間
OFF 時間
H レベル検出電圧
L レベル検出電圧
ロック充電電流
ロック放電電流
VPRECHG
VPWMMIN
RVERR
Ver.2014-08-07
IBVERR
fPWM
tONCT
tOFFCT
VHCT
VLCT
ICHGCT
IDCHGCT
条件
(VDD=5V, Ta=25°C)
最大
単位
最小
標準
1 入力あたり
10
-
20
-
30
1
mV
µA
ISOURCE=3mA
ISINK=3mA
fIH=3Hz, fPWM=20kHz
fIH=3Hz, fPWM=20kHz
4.3
-
4.8
0.02
3.9
3.9
0.7
-
V
V
µs
µs
-
0.01
-
0.7
1
V
µA
0.475
0.2
-
0.5
0.4
500
0.525
1
0.6
-
V
µA
µs
ns
-
0
-
°
-
28.125
-
°
-
100
-
kΩ
-5%
-
1.56
1
+5%
-
µA
kHz
%
-
98.43
-
%
-
76.56
-
%
0.95
1.2
-
1.0
1.3
100
1.05
1.4
-
V
V
kΩ
3.0
0.4
5
30
3.5
1.0
5.0
1.0
7.8
1.6
s
s
V
V
µA
µA
IFG=2mA
VFG=5.5V
VLIM=0.5V
VINVLA=0V, fIH=100Hz,
ФIH(H1/H2/H3)=120°
VINVLA=4.5V, fIH=100Hz,
ФIH(H1/H2/H3)=120°
VINVERR=0V
VINVERR=1.317V, fPWM=20kHz
VINVERR=4.5V, fIH=100Hz,
fPWM=20kHz
VINVERR=4.5V, fIH=3Hz,
fPWM=20kHz
CCT=0.01µF
CCT=0.01µF
-5-
NJU7387
■端子・回路動作定義
ホール入力端子同相入力電圧範囲
VICMIH
ホール入力ヒステリシス電圧幅
<VDD=5V時>
VICMIH
<VDD=5V時>
論理反転
論理反転
4.0V
4.0V
VHYSIH
0.6V
0.6V
低電圧保護動作電圧
VDD
5.5V
推奨動作電圧 max.
4.5V
推奨動作電圧 min.
VRUVLO
VDUVLO
UVLO解除電圧（通常動作）
VUVLO : ヒステリシス電圧
UVLO動作電圧（出力停止）
0V
ロック保護
-6-
Ver.2014-08-07
NJU7387
VLA 入力端子（進み角設定端子）
進み角設定用に DC 電圧を印加します。
4 ビットの A/D-Converter により進み角 0～28.125°を 16 段階で設定します。
尚、進み角の設定は、ホール信号の周波数が所定値を超えると有効になります。(動作説明項を参照ください)
進み角[° ]
0.000
1.875
3.750
5.625
7.500
9.375
11.250
13.125
15.000
16.875
18.750
20.625
22.500
24.375
26.250
28.125
VLA電圧 対 進み角
(理論値)
30
進み角 [°]
VLA電圧[V]
0.000
0.263
0.525
0.788
1.050
1.313
1.575
1.838
2.100
2.363
2.625
2.888
3.150
3.413
3.675
3.938
15
*理論値
0
0
1
2
3
4
5
VLA電圧 [V]
Ver.2014-08-07
-7-
NJU7387
VERR 入力端子
速度指令用に DC 電圧を印加します。
6 ビットの A/D-Converter により 63 段階で PWM DUTY を設定します。
尚、120°通電時は、最大 PWM デューティが 76.56%に制限されます。
0V≦VERR<1V typ.は、ハイサイド、ローサイドともに L 出力となります。
1V≦VERR<1.294V typ.は、プリチャージ期間として、ハイサイドは L 出力、ローサイドのみパルス出力されます。
特に、ハイサイドにブートストラップ回路を構成される場合では、プリチャージ期間を設けることを推奨します。
また、外部より PWM 信号が直接入力される場合では、外付けに RC フィルタ 2 段程度を構成して平滑された DC
入力としてください。
PWM-Duty [%]
150度通電 120度通電
1.56
3.12
4.68
6.25
7.81
9.37
10.93
12.50
14.06
15.62
17.18
18.75
20.31
21.87
23.43
25.00
26.56
28.12
29.68
31.25
32.81
34.37
35.93
37.50
39.06
40.62
42.18
43.75
45.31
46.87
48.43
50.00
51.56
53.12
54.68
56.25
57.81
59.37
60.93
62.50
64.06
65.62
67.18
68.75
70.31
71.87
73.43
75.00
76.56
78.12
79.68
81.25
82.81
84.37
85.93
87.50
76.56
89.06
90.62
92.18
93.75
95.31
96.87
98.43
VERR電圧　対　PWM Duty
(理論値)
100
90
80
70
PWM Duty　[%]
VERR電圧
[V]
1.294
1.340
1.386
1.432
1.478
1.524
1.570
1.617
1.663
1.709
1.755
1.801
1.847
1.893
1.939
1.986
2.032
2.078
2.124
2.170
2.216
2.262
2.309
2.355
2.401
2.447
2.493
2.539
2.585
2.631
2.678
2.724
2.770
2.816
2.862
2.908
2.954
3.001
3.047
3.093
3.139
3.185
3.231
3.277
3.323
3.370
3.416
3.462
3.508
3.554
3.600
3.646
3.693
3.739
3.785
3.831
3.877
3.923
3.969
4.015
4.062
4.108
4.154
60
50
40
30
20
10
0
0
1
2
3
4
5
VERR電圧　[V]
150度通電期間
プリチャージ期間
出力OFF期間
120度期間
*理論値
-8-
Ver.2014-08-07
NJU7387
ILIMIT 入力端子
モータ電流の過電流を検出します。
過電流を検出した場合、内部回路の遅延時間(tDELAY)後にハイサイドは L 出力となります。
パルスバイパルスで動作し、fPWM と同周波数で過電流機能をリセットします。
検出電圧は 0.5V typ.ですので、電流値に応じて検出抵抗値を設定ください。
出力素子の容量成分などにより、スパイク電流が発生する場合には、誤検出防止用に外部でローパスフィルタを
構成してください。
抵抗値は 5～10kΩ、キャパシタは 1000pF 程度が目安となります。
PWM DUTY
ハイサイド出力
PWM DUTY
L出力
カレントリミット動作信号
(検出時:H)
カレントリミット検出
PWM DUTY
PWM DUTY
L出力
カレントリミット検出
t D E LA Y
tD E L A Y
CT 端子
モータのロック状態の判定は、各ホール信号入力のエッジ間の周期を検出することで行われます。
各ホール信号入力のエッジ間の周期が tH_LOCK 以下の場合、ロック保護回路動作状態に移行します。
但し、VERR≦1.294V typ. (最低 PWM DUTY 含む)の状態では、ロック状態の判定は行いません。
CT 端子はロック保護回路動作状態時に、CCT に充電を開始し、CT 端子電圧が VHCT に達すると放電、
VLCT に達すると充電するサイクルを繰り返します。
このサイクルを内部でカウントし、出力停止期間(tOFF)と出力期間(tON)を生成します。
出力停止期間では、ハイサイドは L 出力となります。
モータがロックし続けている場合には、出力停止期間(tOFF)と出力期間(tON)を繰り返します。
尚、出力期間(tON)ではロック状態の判定は行われますので、この間に tH_LOCK 以下のホール入力信号周期を
検出した場合は、通常動作状態に移行します。
モータ起動時にロック状態を検出する可能性がある場合は、出力期間(tON)を十分に確保してください。
<計算式>
tON [s] = 500 CCT [µF]
tOFF [s] = 6 tON [s]
tH_LOCK [s] = 2.048 / fPWM [kHz]
: CCT=0.01µF の場合、tON = 500 0.01= 5 [s]
: CCT=0.01µF の場合、tOFF = 6 5 = 30 [s]
: fPWM=20kHz の場合、tH_LOCK = 2.048 / 20 = 102.4 [ms]
(1 相あたりのホール信号入力周波数換算 1.628 [Hz])
*tH_LOCK: ロック状態と判定される各ホール信号入力のエッジ間周期
モータのロック状態を検出
モータの回転状態を検出
通常動作状態
動作状態
出力、ロック判定状態
ロック保護回路動作状態
出力期間、ロック判定期間
通常動作状態
出力停止期間、ロック非判定期間
VHCT
CT端子電圧
VLCT
tON
Ver.2014-08-07
tOFF
-9-
NJU7387
■入力対出力真理値表
(H1+>H1-,H2+>H2-,H3+>H3-="H", Don't Care="X")
No.
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
UH
VH
WH
UL
VL
WL
FG1
FG2
L
L
H/L
H
*L
*L
L
Hi-Z
L
L
L
H/L
*L
H
*L
Hi-Z
Hi-Z
L
H/L
L
L
*L
H
*L
L
L
H/L
L
L
*L
*L
H
Hi-Z
L
L
H/L
L
*L
*L
H
L
L
L
H/L
L
H
*L
*L
Hi-Z
Hi-Z
L
L
Hi-Z
L
Hi-Z
Hi-Z
H
L
L
L
L
H
H
Hi-Z
L
L
L
H
L
L
H
L
H
Hi-Z
Hi-Z
H
L
L
L
Hi-Z
H
H
L
Hi-Z
Hi-Z
L
H
L
L
L
L
H
H
Hi-Z
L
L
L
H
L
L
H
L
H
Hi-Z
Hi-Z
H
L
L
H
L
L
L
Hi-Z
H
H
L
L
H
L
Hi-Z
Hi-Z
L
H
L
L
H
L
L
L
L
H
H
L
L
H
Hi-Z
L
L
L
H
L
L
H
L
L
H
L
H
H
L
L
Hi-Z
Hi-Z
H
L
L
H
L
L
L
Hi-Z
H
H
L
L
H
L
Hi-Z
Hi-Z
L
H
L
L
H
L
L
L
L
H
H
L
L
H
Hi-Z
L
L
L
H
L
L
H
L
L
H
L
H
H
L
L
Hi-Z
Hi-Z
H
L
L
L
Hi-Z
H
H
L
Hi-Z
Hi-Z
L
H
L
L
L
L
H
H
Hi-Z
L
L
L
H
L
L
H
L
H
Hi-Z
Hi-Z
H1
H2
H3
H
L
L
H
H
L
H
L
H
H
L
L
H
H
L
H
H
L
H
H
L
UVLO VERR ILIMIT
OFF
H
OFF
L
L
OFF
X
L
OFF
X
X
OFF
X
X
ON
H
X
X
CT
L
X
X
H
X
X
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
*L
L
L
L
*L
*L
L
L
STATUS
通常動作時
1.294V typ.≦VERR端子電圧
ハイサイドPWM出力
*120 °通電時はローサイドパルス出力
出 力停止動作 時
VERR端子電圧<1V typ.
プ リチャー ジ 動 作時
1V
typ.≦VERR端子電圧<1.294V typ.
*ローサイドパルス出力
ロ ック 保護動作 状態 (出力 OFF期間 )
過電流検出 動作時 (出 力 OFF期間 )
低電圧保 護動作時
＊ホール信号入力順序について
内部 LOGIC CONTROL 部は、以下の入力パターンに対応しています。
1
2
3
4
5
6
*起動点は任意
その他のパターン入力時は、誤動作を引き起こす可能性がありますので、ご注意ください。
■FG1 真理値表（3 ホール合成）
■FG2 真理値表（H1 同期信号）
H1
H2
H3
FG1
H1
H2
H3
FG2
H
H
L
L
L
H
L
H
H
H
L
L
L
L
L
H
H
H
L
Hi-Z
L
Hi-Z
L
Hi-Z
H
H
L
L
L
H
L
H
H
H
L
L
L
L
L
H
H
H
Hi-Z
Hi-Z
L
L
L
Hi-Z
- 10 -
Ver.2014-08-07
NJU7387
■タイミングチャート
（１）ブートストラップ予備充電（プリチャージ期間）
VERR 電圧が、1V≦VERR＜1.294V typ.の範囲の時に適用されます。
ハイサイドにブートストラップ回路を構成される場合では、プリチャージ期間を設けることを推奨します。
ハイサイドは L 出力、ローサイドのみパルス出力となり、ハイサイドのブートストラップキャパシタを充電します。
No.
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
60°
H1
H2
H3
UH
VH
WH
UL
VL
WL
拡大
UH
UL
tON
tOFF
Low サイド OFF 時間: tOFF=46.1µs typ.
Low サイド ON 時間: tON=3.9µs typ.
(fPWM=20kHz 時)
Ver.2014-08-07
- 11 -
NJU7387
（2）120°通電時
ハイサイド、ローサイドともに出力が H レベル時の通電期間が 120°となります。
PWM 出力は、ハイサイドで行われます。
PWM DUTY の分割数は 49 段階です。
No.
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
60°
H1
H2
H3
UH
VH
WH
UL
VL
WL
拡大
UH
UL
td
tPWMMAX2
td
tPWMMIN
tON
デッドタイム: td=3.9µs typ.
Low サイド ON 時間: tON=3.9µs typ.
High サイド最大 PWM 幅: tPWMMAX2=38.28µs typ.
High サイド最小 PWM 幅: tPWMMIN=0.78µs typ.
(fPWM=20kHz 時)
- 12 -
Ver.2014-08-07
NJU7387
（3）150°通電時
ハイサイド、ローサイドともに出力が H レベル時の通電期間が、120°通電時に対して前後 15°オーバーラップし
150°となります。
PWM 出力は、ハイサイドで行われ、ローサイドは 100%出力となります。
PWM DUTY の分割数は 63 段階です。
No.
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
60°
H1
H2
H3
UH
VH
WH
UL
VL
WL
拡大
UH
UL
tPWMMAX1
tPWMMIN
High サイド最大 PWM 幅: tPWMMAX1=49.22µs typ.
High サイド最小 PWM 幅: tPWMMIN=0.78µs typ.
(fPWM=20kHz 時)
Ver.2014-08-07
- 13 -
NJU7387
■動作説明
(1)制御範囲
起動時は 120°通電で動作し、ホール信号の周波数が所定値を超えると 150°の通電角及び進み角の設定が有効
となります。
また、この通電モードの切り替えには、切り替わり時の誤動作を回避するためヒステリシスが設定されています。
120°から 150°に切り替わるホール周波数 fHALL(120-150)、
150°から 120°に切り替わるホール周波数 fHALL(150-120)は以下のようになります。
fHALL(120-150) [Hz] = fPWM [kHz] 0.222
fHALL(150-120) [Hz] = fPWM [kHz] 0.163
: fPWM=20kHz の場合、fHALL(120-150) = 20
: fPWM=20kHz の場合、fHALL(150-120) = 20
0.222 = 4.44 [Hz]
0.163 = 3.26 [Hz]
尚、通電角、進角のタイミング生成、及びロック保護状態の判定は、各ホール信号のエッジ間毎(60°毎)に行われま
す。
60°
H1
H2
H3
(2)ローサイド側出力（WL、VL、UL）
3 相モータの下アーム用出力で、トーテムポール構成です。
プリチャージ時、120°通電時は、パルス幅 3.9µs typ.で 20kHz typ.のパルスが出力されます。
直接出力 FET を駆動できますが、出力電流定格は 10mA です。
定格を超える出力電流が必要な場合は、外付けにバッファ回路を構成してください。
出力直列抵抗はスイッチング時の過渡電流やリンギングを抑制します。
直接 FET を接続する場合は 500 Ω 程度を挿入してください。
(3)ハイサイド側出力（WH、VH、UH）
3 相モータの上アーム用出力で、トーテムポール構成です。
PWM 機能、および ILIMIT 機能はハイサイド出力側で制御されます。
<動作波形例: VDD=5V, VM=12V, RM=4Ω, RLIM=2.5Ω>
120°通電期間
150°通電期間
H1+入力端子波形
(ホール IC 入力)
UL 出力端子波形
ILIMIT 設定値
U 相モータ電流波形
U 相モータ電圧波形
起動
- 14 -
Ver.2014-08-07
NJU7387
(4)ホール入力（H1+、H1-、H2+、H2-、H3+、H3-）
ホール素子信号用入力端子で、IC 内部で入力差動アンプ（ホールアンプ）に接続されます。
内部回路は電圧レベルが H+>H-で”H”、 H+<H-で”L”と検出します。
ホールアンプには最大 30mV の入力ヒステリシス電圧が設定されています。
そのため、ホールバイアス抵抗は 100mVp-p 以上の振幅が得られるように設定してください。
また、ホール信号のピーク値がホール入力端子同相入力電圧範囲 VICMIH を超えないようにしてください。
VICMIH
4.0V
0.6V
t
ホール信号には相電流切替による GND 変動や、出力信号経路のアンバランスなどが原因でノイズが重畳される
場合があります。 出力チャタリングなどの誤動作が発生する場合は、正負端子間に 1nF～100nF のフィルタコンデ
ンサを接続してください。
<ホール IC を使用する場合の回路例>
5V
Hall IC
R3
10k
H1
R1
VDD
1k
R5
NJU7387
H1+
2 .8 k
R4
20k
H1R2
※H2とH3も同様
1k
信号振幅
H1
3.3V
約0V
0V
ｔ
信号振幅
3.3V
H1+
H1-
2.5V
1V
0.6V以上必要です
ｔ
Ver.2014-08-07
- 15 -
NJU7387
(5)FG 出力（FG1、FG2）
FG はモータ回転に比例した周期のパルスを出力します。
FG は、2 種類（電気角 360°につき 1 回と 3 回）の FG1/FG2 出力パターンがあります。
FG は絶対最大定格 7V のオープンドレイン出力ですので、5V までの電源に抵抗でプルアップしてください。
モータ電源（VM）には接続しないようご注意ください。
(6)VLA 入力(進み角機能)
モータは回転数が高くなると、電気的遅延の比率が大きくなる為、実効通電期間が短くなります。
これにより、効率の低下や高速回転化に影響を与えます。
進み角機能は、所定値より遅れる通電期間分を任意に補正させます。
<固定値設定>
VDD
VLA
<自動進角の応用例>
自動進角の応用として、簡単な方法としては、
回転数に準ずる VERR 電圧に連動するように VLA 電圧を設定します。
①VERR=VLA 設定時
VERR 対 進み角(理論値)
VERR
速度指令
進み角 [°]
VLA
②R1/R2 任意設定時
VERR
速度指令
R1
30
28.125
26.25
24.375
22.5
20.625
18.75
16.875
15
13.125
11.25
9.375
7.5
5.625
3.75
1.875
0
①VERR=VLA設定時
②R1/R2=0.9設定時
0
VLA
1
2
3
4
5
VERR [V]
R2
1
VERR
R1
1
R2
例)最大回転数 VERR=4.5V の時、進み角を 15°に設定する場合
進み角 15°の設定は、VLA 端子に 2.36V を印加する必要があります。
VLA
そのため、R1,R2 の比は、
R1
R2
VERR
1
VLA
4 .5
1 0.906
2.36
R2=10kΩ とすると、R1=9.1kΩ となります。
- 16 -
Ver.2014-08-07
NJU7387
(7)ハイサイド側の Nch MOSFET 駆動回路（ブートストラップ回路）
ブートストラップ回路を構成する際、外付け部品定数の目安は以下のようになります。
RBoot
DBoot
VM
VF
VB
I QBS
I LK
V GS
VC C
V BS
VS
CBoot
OUT
V FP
V DS
①CBooT について
・ブートストラップ電圧の変化量 VBS
VBS
VCC
VF
VGS min
VDS
・ハイサイド側のゲート電圧の最小値は、ドライバ回路の UVLO 電圧よりも高く設定
VGS min＞VC _ UVLO
・Nch MOS FET の定数
QG：MOS-FET Gate charge ,
ILK_GS：MOS-FET gate-source leakage current ,
IQBS：Floating section quiescent current,
ILK：Floating section leakage current,
ILK_DIODE：Bootstrap diode leakage current,
IDS：Diode bias When on,
ILK_CAP：Bootstrap capacitor leakage current,
tHON：High side on time
QT
QG
CBOOT min
ILK _ GS
IQBS ILK
ILK _ DIODE ILK _ CAP IDS tHON
QT
VBS
例）QG =38nC, ILK_GS =10µA, IQBS =1mA, ILK =100nA, ILK_DIODE =100µA, IDS=100µA, ILK_CAP=0, THON=100µs の場合
QT
38nC
VBS
CBOOT min
10μA 1mA 100nA 100μA 0 100μA 100μs 156nC
15 V 1V 11V 2V
156nC
1.0 V
1V
0.156μF
②DBOOT について
逆方向回復時間(trr)は、100ns 以下を推奨します。
③RBOOT について
CBOOT の電流制限用の抵抗です。
CBOOT の時定数によりブートストラップ電圧の立ち上がり時間に影響します。
Ver.2014-08-07
- 17 -
NJU7387
■アプリケーション回路例 1
出力部に Nch MOSFET を使用した基本回路構成
+5V
R3
R4
FG1
FG2
C2
+15V
C1
C4
VDD
VM
R1
VREF
UVLO
CBO O T
C6
C5
GND
H1+
H1-
H2+
H2-
H3+
UH
H3-
R2
VH
VLA
Lead Angle
4Bit
A/D Conv.
Control
Logic
WH
Output
Logic
Motor
N
S
CT
Lock Det
S
N
C3
UL
Clock
Generator
VL
WL
VERR
6Bit
A/D
Conv.
+
-
PWM
Logic
ILIMIT
GND
- 18 -
Ver.2014-08-07
NJU7387
■アプリケーション回路例 2
出力部に Nch MOSFET を使用し、ハイサイド側とローサイド側に HVIC やゲートドライバを構成した場合
主に電動工具、車載など低耐圧・大電流アプリケーション用途向け。
ローサイドゲートドライバは、使用するパワートランジスタによっては省略可能です。
+15V
+5V
R3
R4
FG1
FG2
C2
C1
C4
VDD
VM
R1
VREF
UVLO
C6
C5
GND
H1+
H1-
H2+
H2-
H3+
UH
H3-
Motor
N
S
S
N
R2
VH
VLA
Lead Angle
4Bit
A/D Conv.
Control
Logic
WH
Output
Logic
CT
Lock Det
C3
UL
Clock
Generator
VL
WL
VERR
6Bit
A/D
Conv.
+
-
PWM
Logic
ILIMIT
GND
Ver.2014-08-07
- 19 -
NJU7387
■アプリケーション回路例 3
出力部に Nch MOSFET を使用し、ハイサイド側とローサイド側に個別にフォトカプラタイプのゲートドライバを使用
した場合
主に低耐圧アプリケーション用途向けの廉価版。
ローサイドゲートドライバは、使用するパワートランジスタによっては省略可能です。
+5V
R3
R4
FG1
FG2
+15V
C1
C2
C4
VDD
+24V
R1
VREF
UVLO
C6
C5
GND
フォト
カプラ
H1+
フォト
カプラ
フォト
カプラ
H1-
H2+
H2-
H3+
UH
H3-
R2
VH
VLA
Lead Angle
4Bit
A/D Conv.
Control
Logic
WH
Output
Logic
Motor
N
S
CT
Lock Det
S
N
C3
UL
フォトカプラ
Clock
Generator
VL
フォトカプラ
WL
フォトカプラ
VERR
6Bit
A/D
Conv.
+
-
PWM
Logic
ILIMIT
GND
- 20 -
Ver.2014-08-07
NJU7387
■アプリケーション回路例 4
出力部に IPM を使用した場合
主に家電用途など高耐圧アプリケーション向け。
+15V
+5V
R3
R4
FG1
FG2
C2
C1
C4
VDD
VM
R1
VREF
UVLO
C6
C5
GND
CB O O T
H1+
H1-
H2+
H2-
H3+
UH
H3-
R2
VH
VLA
Lead Angle
4Bit
A/D Conv.
Control
Logic
WH
Output
Logic
Motor
N
S
CT
Lock Det
S
N
C3
UL
Clock
Generator
VL
IPM
WL
VERR
6Bit
A/D
Conv.
+
-
PWM
Logic
ILIMIT
GND
Ver.2014-08-07
- 21 -
NJU7387
■特性例
電源電圧(VDD) 対 消費電流(IDD)
電源電圧(VDD) 対 PWM発振周波数(fPWM)
Ta=25ºC, Io=0mA
3.0
Ta=25ºC
22
2.5
21
fPWM [kHz]
IDD [mA]
2.0
1.5
20
1.0
19
0.5
0.0
18
0
1
2
3
4
VDD [V]
5
6
7
4
出力電流(IO_SOURCE) 対 H出力電圧(VOH)
5.5
VDD [V]
6
6.5
7
VDD=5V, Ta=25ºC
0.2
VOL [V]
VOH [V]
5
出力電流(IO_SINK) 対 L出力電圧(VOL)
VDD=5V, Ta=25ºC
5
4.5
4.5
4
0.1
0
0
5
10
IO_SOURCE [mA]
15
0
5
10
15
IO_SINK [mA]
ホール入力電圧範囲(VICMIH) 対
ホール入力ヒステリシス電圧幅(VHYSIH)
FG出力電流(IFG) 対 FG L出力電圧(VFGL)
VDD=5V, Ta=25ºC
0.1
VDD=5V, Ta=25ºC
28
26
24
VHYSIH [V]
VFGL [V]
22
0.05
20
18
16
14
12
10
0
8
0
- 22 -
1
2
3
4
IFG [mA]
5
6
7
0
0.5
1
1.5
2 2.5 3 3.5
VICMIH [mV]
4
4.5
5
Ver.2014-08-07
NJU7387
■特性例
接合部温度(Tj) 対 消費電流(IDD)
接合部温度(Tj) 対 PWM発振周波数(fPWM)
VDD=5V, Io=0mA
2.8
VDD=5V
24
2.6
22
fPWM [kHz]
IDD [mA]
2.4
2.2
20
2.0
18
1.8
1.6
16
-50 -25
0
25
50 75 100 125 150 175
Tj [ºC]
-50 -25
接合部温度(Tj) 対 H出力電圧(VOH)
0.08
4.8
0.06
VOL [V]
VOH [V]
4.9
4.6
50 75 100 125 150 175
Tj [ºC]
VDD=5V, IO_SINK=3mA
0.1
4.7
25
接合部温度(Tj) 対 L出力電圧(VOL)
VDD=5V, IO_SOURCE=3mA
5
0
0.04
0.02
4.5
0
-50 -25
0
25
50 75 100 125 150 175
Tj [ºC]
-50 -25
0
25
50 75 100 125 150 175
Tj [ºC]
接合部温度(Tj) 対
ホール入力ヒステリシス電圧幅(VHYSIH)
接合部温度(Tj) 対 UVLO検出電圧(VDUVLO,VRUVLO)
4.4
VDD=5V, VIH=2V
40
35
4.3
4.2
4.1
VDUVLO
4.0
VHYSIH [mV]
VDUVLO, VRUVLO [V]
30
VRUVLO
25
20
15
10
3.9
5
3.8
0
-50 -25
Ver.2014-08-07
0
25
50 75 100 125 150 175
Tj [ºC]
-50 -25
0
25
50 75 100 125 150 175
Tj [ºC]
- 23 -
NJU7387
■特性例
接合部温度(Tj) 対 ロック充放電電流(ICHGCT,IDCHGCT)
接合部温度(Tj) 対 ロック検出電圧(VDETCT)
VDD=5V
8.0
7.0
3.5
Hレベル検出電圧
ICHGCT
6.0
5.0
3.0
VDETCT [V]
ICHGCT, IDCHGCT [ A]
VDD=5V
4.0
4.0
3.0
2.5
2.0
1.5
Lレベル検出電圧
2.0
1.0
IDCHGCT
1.0
0.5
0.0
0.0
-50 -25
0
25
50 75 100 125 150 175
Tj [ºC]
-50 -25
接合部温度(Tj) 対 LOWサイドON時間(tONL)
4.3
4.1
4.1
td [ s]
tONL [ s]
50 75 100 125 150 175
Tj [ºC]
VDD=5V
4.5
4.3
3.9
25
接合部温度(Tj) 対 デッドタイム(td)
VDD=5V
4.5
0
3.7
3.9
3.7
3.5
3.5
-50 -25
0
25
50 75 100 125 150 175
Tj [ºC]
-50 -25
25
50 75 100 125 150 175
Tj [ºC]
接合部温度(Tj) 対 入力プルダウン抵抗(RVLA, RVERR)
接合部温度(Tj) 対 電流検出電圧(VDETLIM)
VDD=5V
0.6
0
130
0.58
0.56
120
RVLA, RVERR [kΩ]
VDETLIM [V]
0.54
0.52
0.5
0.48
0.46
0.44
110
100
90
0.42
0.4
80
-50 -25
- 24 -
0
25
50 75 100 125 150 175
Tj [ºC]
-50 -25
0
25
50 75 100 125 150 175
Tj [ºC]
Ver.2014-08-07
NJU7387
＜注意事項＞
このデータブックの掲載内容の正確さには
万全を期しておりますが、掲載内容について
何らかの法的な保証を行うものではありませ
ん。とくに応用回路については、製品の代表
的な応用例を説明するためのものです。また、
工業所有権その他の権利の実施権の許諾を伴
うものではなく、第三者の権利を侵害しない
ことを保証するものでもありません。
Ver.2014-08-07
- 25 -