LMZ10501 1A 1A 最大入力電圧5.5V SIMPLE SWITCHER® ナノ

LMZ10501
LMZ10501 1A SIMPLE SWITCHER® Nano Module with 5.5V Maximum Input Voltage
Literature Number: JAJSB28
ご注意 ： こ の日本語デー タ シー ト は参考資料 と し て提供 し てお り 、 内容が最新でない
場合があ り ます。製品のご検討およびご採用に際 し ては、必ず最新の英文デー
タ シー ト を ご確認 く だ さ い。
LMZ10501
1A 最大入力電圧 5.5V SIMPLE SWITCHER® ナノ ・ モジュール
システム性能
8 Pin LLP-Footprint Package
( 概要へのクイック ・ リンク : VOUT ＝ 1.2V、 1.8V、 2.5V、 3.3V)
Typical Efficiency at VIN = 3.6V
SE08A 8 Pin Package
3.0 x 2.5 x 1.2 mm (0.118 x 0.098 x 0.047 in)
RoHS Compliant
電気的特性
■ 最大出力電流 : 1A
■ 入力電圧範囲 : 2.7V ～ 5.5V
■ 出力電圧範囲 : 0.6V ～ 3.6V
■ 最高 95％の高効率
Output Voltage Ripple
VIN = 5.0V, VOUT = 1.8V, IOUT = 1A
主な特長
■ インダクタ内蔵
■ 小型フォーム ・ ファクタ (3.0mm × 2.5mm × 1.2mm)
■ 8 ピン LLP に類似したフットプリントのパッケージ
■ 接合部温度範囲 : － 40 ℃～＋ 125 ℃
■ 可変出力電圧
■ 2.0MHz の固定 PWM スイッチング周波数
■ 補償回路内蔵
■ ソフトスタート機能
■ 電流制限保護
■ サーマル ・ シャットダウン保護
Radiated EMI (CISPR22)
VIN = 5.0V, VOUT = 1.8V, IOUT = 1A
■ パワーアップ状態、 パワーダウン状態、 ブラウンアウト状態
に対応した入力電圧 UVLO
■ わずか5つの外付け部品(抵抗分圧回路と3つのセラミック・
コンデンサ )
アプリケーション
■ 3.3V、 5V 電源レールからの POL ( ポイント ・ オブ ・ ロード )
変換
■ スペースに制約のあるアプリケーション
■ 低出力ノイズ ・ アプリケーション
性能上の利点
■ 小型ソリューション
■ 低出力リップル電圧
■ 容易な部品選定とシンプルなプリント基板レイアウト
■ 高効率でシステムからの発熱を低減
© National Semiconductor Corporation
DS301247-05-JP
1
LMZ10501 1A 最大入力電圧 5.5V SIMPLE SWITCHER® ナノ ・ モジュール
2011 年 10 月
LMZ10501
ピン配置図
NS Package Number SE08A
製品情報
Note: パッケージ ・ マーキングの実際の配置は製品ごとに異なります。 パッケージ ・ マーキング 「X」 は、 日付コードを示します。 「V」 は、 ダイのトレーサビリ
ティをたどるための NSC 社内コードです。 いずれのマーキングも製品によって異なります。 「S」 はデバイス ・ タイプ (Switcher) を示し、 「SP」 はデバイスの部品
番号を示します。
ピン説明
ピン番号
名前
説明
1
EN
イネーブル入力です。 通常動作をさせるには、 このデジタル入力を 1.2V よりも高く設定します。 シャットダウン
するには、 Low に設定します。 このピンは内部で VIN にプルアップされており、 フロート状態にしておくと常
時オンの動作を維持できます。
2
3
4
VCON 出力電圧制御ピンです。 抵抗分圧回路または DAC/ コントローラからのアナログ電圧に接続して、 VOUT 電
圧を設定します。 VOUT ＝ 2.5 × VCON です。 このピンと SGND の間に小容量 (470pF) のコンデンサを接続す
ると、 ノイズ ・ フィルタの役割を果たします。
FB
エラー ・ アンプの帰還です。 出力コンデンサに直接接続して、 VOUT の検出に使用します。
SGND アナログ、 制御回路のグラウンドです。 PGND に 1 点接続します。
5
VOUT 出力電圧です。 内蔵インダクタの端子の 1 つに接続されています。 VOUT と PGND の間に出力フィルタ ・ コン
デンサを接続します。
6
PGND パワー MOSFET とゲート駆動回路の電源グラウンドです。
7
8
VIN
電圧供給入力です。 セラミック ・ コンデンサを VIN と PGND のできる限り近くに配置して、 この 2 つのピンの
間に接続します。 代表的なコンデンサ容量の範囲は 4.7μF ～ 22μF です。
VREF 2.35V の基準電圧出力です。 通常は抵抗分圧回路を介して VCON ピンに接続し、 出力電圧を設定します。
PAD
モジュールの下側にある 3 つのパッドは、 いかなるノードにも内部接続されていません。 これらのパッドは、 熱
特性を高めるためにグラウンド ・ プレーンに接続してください。
2
www.national.com/jpn/
動作定格 (Note 1)
本データシートには軍用・航空宇宙用の規格は記載されていません。
関連する電気的信頼性試験方法の規格を参照ください。
入力電圧範囲
推奨負荷電流
VIN、 VREF と SGND の電圧差
－ 0.2V ～＋ 6.0V
PGND と SGND の電圧差
－ 0.2V ～＋ 0.2V
接合部温度 (TJ) 範囲
EN、 FB、 VCON
(SGND － 0.2V) ～ (VIN ＋ 0.2V)
ただし最大 6.0V
放熱特性
VOUT
(PGND － 0.2V) ～ (VIN ＋ 0.2V)
ただし最大 6.0V
接合部－周囲間熱抵抗 (θJA)、
SE08A パッケージ (Note 3)
接合部温度 (TJ-MAX)
保存温度範囲
最大リード温度
ESD 耐圧 (Note 2)
2.7V ～ 5.5V
0 mA ～ 1000mA
－ 40 ℃～＋ 125 ℃
120 ℃ /W
＋ 150 ℃
－ 65 ℃～＋ 150 ℃
＋ 260 ℃
± 2kV
電気的特性 (Note 4)
標準字体で記載されている仕様はTJ ＝25℃のみに適用され、太字体で記載されているリミット値は動作時接合部温度TJ ＝－40℃～
＋ 125 ℃の全範囲に適用されます。 最小リミット値および最大リミット値は、 試験、 設計、 または統計上の相関関係により保証され
ています。 代表値 (typ) は TJ ＝ 25 ℃での最も標準的なパラメータ値を表しますが、 参考として示す以外の目的はありません。 特
記のない限り、 VIN ＝ 3.6V、 VEN ＝ 1.2V の条件が適用されます。
www.national.com/jpn/
3
LMZ10501
絶対最大定格 (Note 1)
LMZ10501
システム特性
以下の仕様は、「Typical Application Circuit」内の部品の値を使用した場合に設計によって保証されているものです (CIN ＝ COUT ＝
10μF、 6.3V、 0603、 TDK C1608X5R0J106K)。 これらのパラメータについては、 製造時の試験による保証を行っていません。 特
記のない限り、 TA ＝ 25 ℃の条件が適用されます。
Note 1:
絶対最大定格とは、 その値を超えて動作させると、 デバイスが破損する可能性があるリミット値のことです。 動作定格とは、 特定の性能における動
作が保証されている各種条件のことです。 保証されている仕様および試験条件については、 電気的特性を参照してください。
Note 2:
人体モデルは、 100pF のコンデンサから直列抵抗 1.5kΩ を介して各ピンに放電させます。 テスト方法は JESD-22-114 に従っています。
Note 3:
接合部－周囲間熱抵抗 (θJA) は、 JEDEC スタンダード JESD51-1 ～ JESD51-11 規定の条件とガイドラインに従った 4 層基板の熱測定に基づくもの
です。 θJA は、 プリント基板の銅エリア、 消費電力、 エアフローによって異なります。
Note 4:
25 ℃時の Min/Max 各リミット値は 100％テストされます。 全温度範囲でのリミット値は、 統計的品質管理 (SQC) 手法によって決められた補正データ
を加味して保証されます。 これらのリミット値は、 ナショナル セミコンダクターの平均出荷品質レベル (AOQL) の計算に使用されます。
Note 5:
代表値 (typ) は 25 ℃で得られる最も標準的な数値を表します。
Note 6:
シャットダウン電流には、 ハイサイド PFET のリーク電流が含まれています。
Note 7:
電流上限値および下限値はデバイス内部で固定されていて調整はできません。
Note 8:
リップル電圧は、 推奨コンデンサを使い、 適切に設計された PC ボード上の COUT で測定する必要があります。
4
www.national.com/jpn/
特記のない限り次の条件が適用されます。 VIN ＝ 3.6V、 TA ＝ 25 ℃。
Dropout Voltage vs Load Current and Input Voltage
Thermal Derating VOUT = 1.2V, θJA = 120°C/W
Thermal Derating VOUT = 1.8V, θJA = 120°C/W
Thermal Derating VOUT = 2.5V, θJA = 120°C/W
www.national.com/jpn/
5
LMZ10501
代表的な性能特性
LMZ10501
代表的な性能特性 ( つづき )
特記のない限り次の条件が適用されます。 VIN ＝ 3.6V、 TA ＝ 25 ℃。
Thermal Derating VOUT = 3.3V, θJA = 120°C/W
Radiated EMI (CISPR22)
VIN = 5.0V, VOUT = 1.8V, IOUT = 1A
Default evaluation board BOM
Conducted EMI
VIN = 5.0V, VOUT = 1.8V, IOUT = 1A
Default evaluation board BOM with additional 1μH 1μF
LC input filter
Startup
6
www.national.com/jpn/
Schematic VOUT = 1.2V
Efficiency VOUT = 1.2V
Output Ripple VOUT = 1.2V
Load Transient VOUT = 1.2V
Line and Load Regulation VOUT = 1.2V
DC Current Limit VOUT = 1.2V
www.national.com/jpn/
7
LMZ10501
1.2V
LMZ10501
1.8V
Schematic VOUT = 1.8V
Efficiency VOUT = 1.8V
Output Ripple VOUT = 1.8V
Load Transient VOUT = 1.8V
Line and Load Regulation VOUT = 1.8V
DC Current Limit VOUT = 1.8V
8
www.national.com/jpn/
Schematic VOUT = 2.5V
Efficiency VOUT = 2.5V
Output Ripple VOUT = 2.5V
Load Transient VOUT = 2.5V
Line and Load Regulation VOUT = 2.5V
DC Current Limit VOUT = 2.5V
www.national.com/jpn/
9
LMZ10501
2.5V
LMZ10501
3.3V
Schematic VOUT = 3.3V
Efficiency VOUT = 3.3V
Output Ripple VOUT = 3.3V
Load Transient VOUT = 3.3V
Line and Load Regulation VOUT = 3.3V
DC Current Limit VOUT = 3.3V
10
www.national.com/jpn/
LMZ10501
ブロック図
FIGURE 1. Functional Block Diagram
一定です。 PFET のオン時間を変調してピーク ・ インダクタ電流
を制御することにより、 負荷に対するサイクルごとのエネルギー
を制御します。 電流モード制御アーキテクチャの場合、 インダ
クタ電流をエラー ・ アンプのスロープ補償済み出力と比較しま
す。 クロックの立ち上がりエッジで PFET がオンになると、
(VIN － VOUT)/L のスロープのもとでインダクタ電流が増加しま
す。 PFET のオン状態は、 電流信号が誤差信号と等しくなるま
で維持されます。 PFET がオフになり、 NFET がオンになると、
VOUT /L のスロープのもとでインダクタ電流が減少します。 次の
クロックの立ち上がりエッジでも、 このサイクルが繰り返されま
す。 負荷が大きくなると出力電圧が下がり、 誤差信号が増加し
ます。 誤差信号が増えると、ピーク・インダクタ電流も増え、平均
インダクタ電流の増加につながるので、 負荷の拡大に対応でき
ます。 安定性の確保を目的に、 誤差信号からスロープ補償ラン
プが差し引かれ、 そしてまた内蔵ループ補償は提供されます。
概要
LMZ10501 SIMPLE SWITCHER® ナノ・モジュールは、 スペー
スに制約のあるアプリケーションで最大 1A の負荷を駆動可能な
使いやすい降圧型 DC/DC ソリューションです。 基本的な動作
に必要なのは、 入力コンデンサ、 出力コンデンサ、 小容量の
VCON フィルタ・コンデンサが 1 つずつと、抵抗が 2 つのみです。
このナノ ・ モジュールは、 インダクタ内蔵で、 8 ピン LLP に類似
したフットプリントのパッケージで提供されます。 LMZ10501 は、
最大限の効率で電力を供給するように設計されており、 固定の
2.0MHz PWM ( パルス幅変調 ) モードで動作します。 出力電圧
は通常、 内蔵基準電圧ピン VREF と制御ピン VCON の間に接
続された抵抗分圧回路を使用して設定します。 VCON ピンは、
エラー ・ アンプへの正入力です。 LMZ10501 の出力電圧は、
VCON ピンの外部駆動により 0.6V ～ 3.6V の範囲で動的に調整
もできます。 また、 内部電流制限ベースのソフトスタート、 過電
流保護、 サーマル ・ シャットダウンの各機能を備えています。
入力アンダーボルテージ検出
LMZ10501 は、 スタートアップ状態、 シャットダウン状態、 入力
電源のブラウンアウト状態で適切な動作を確保するためのアン
ダーボルテージ ・ ロックアウト (UVLO) 回路を実装しています。
この回路は VIN ピンの電圧を監視して、 レギュレータのバイア
スに十分な電圧が存在するか確認します。 アンダーボルテー
ジ ・ スレッショルドに達しない場合は、 コントローラのすべての
機能はディスエーブルになり、 コントローラは低電力スタンバイ
状態のままになります。
回路動作
LMZ10501 は、ハイサイド・スイッチに PFET を、同期整流スイッ
チに NFET を使用する同期整流型降圧電源モジュールです。
PFET スイッチのオン時間を変調して、 出力電圧をレギュレート
します。 この回路は、 デューティ ・ サイクル比に変調された矩
形信号を生成します。 矩形信号は、 内蔵インダクタと出力コン
デンサで構成するローパス ・ フィルタによって平均化されます。
出力電圧は、 デューティ ・ サイクル比に変調された矩形信号の
平均に等しくなります。 PWM 制御では、 スイッチング周波数は
www.national.com/jpn/
11
LMZ10501
概要 ( つづき )
シャットダウン ・ モード
LMZ10501 をシャットダウンするには、EN ピンを Low ( ＜ 0.5V)
にします。 シャットダウン ・ モードでは、 すべての内部回路がオ
フになります。
EN ピンの動作
EN ピンは、790kΩ (typ) の抵抗を介して VIN に内部でプルアッ
プされています。 このため、 EN ピンをフロート状態にしておく
と、 ナノ ・ モジュールをデフォルトでイネーブルにできます。 こ
の場合、 VIN が 1.2V に達した時点で、 VIN により EN が High
に設定されます。 入力電圧が上昇を続け、VIN がアンダーボル
テージ ・ ロックアウト (UVLO) スレッショルドを超えると、 動作が
開始されます。 EN を外部で High に設定するには、 1.2V 以上
にプルアップします。 ただし、 EN の電圧は、 デバイスの絶対
最大定格に従って VIN ＋ 0.2V より低く保つ必要があります。
FIGURE 2. Startup behavior of current limit based
softstart.
ソフトスタート ・ レートは、 VCON の増加レートによっても制限さ
れます。 プルダウン ・ デバイスによって VCON ピンが内部で放
電されてから、 スタートアップが開始されます。 これは、 VCON
フィルタ ・ コンデンサ上の残留電荷を枯渇させ、 スタート時に
VCON 電圧が 0V から上昇を開始できるようにするためです。
VCON の放電を発生させるイベントには、 サーマル ・ シャットダ
ウン、 UVLO、 Low 状態への EN の移行、 出力短絡回路検
出があります。 VCON の最小推奨容量は 220pF、 最大推奨容
量は 1nF です。 スタートアップ電流制限シーケンスの期間はお
よそ 75μs です。 シーケンスの完了後は、 出力短絡回路の発
生状況について帰還電圧が監視されます。
内部の同期整流器
LMZ10501 は同期整流器としてチップ内の NFET を使って、 ス
イッチ電圧の低下を最小限に抑え、 高効率化を図っています。
NFET は、 PFET のオン時間と NFET のオン時間の間に組み込
まれたデッドタイム期間中、 NFET のボディ ・ ダイオードを導通
させるように設計されています。 このため、 外部ダイオードが不
要です。 PFET 接続と NFET 接続の間に組み込まれたデッドタ
イムは、スイッチング遷移時に VIN から PGND の間で貫通電流
が発生することを防止します。
電流制限
LMZ10501 の電流制限機能は、 過負荷状態におけるモジュー
ルを保護します。 この回路は、 PFET では正のピーク電流制限
を、 NFET スイッチでは負のピーク電流制限を採用しています。
PFET を流れる正のピーク電流は、 1.7A (typ) に制限されます。
電流がこの制限スレッショルドに達すると、PFET スイッチが即座
にオフになり、 次のスイッチング ・ サイクルまでオフ状態が維持
されます。 この動作は、 出力の過負荷状態が解消されるまでサ
イクルごとに繰り返されます。 NFET スイッチを流れる負のピーク
電流は、 － 0.6A (typ) に制限されます。
出力短絡回路保護
LMZ10501 は、 サイクルごとの電流制限に加えて、 第 2 レベ
ルの短絡回路保護機能を備えています。 負荷によって出力電
圧が低下し、 帰還電圧が 0.375V まで下がると、 出力短絡回
路保護機能が開始されます。 このモードでは、 電流制限コンパ
レータが動作点を超えた後に内部 PFET スイッチをオフにして、
次に始まるサイクルを約 230μs にわたって禁止します。 このよう
にすることでインダクタ電流を強制的に削減し、 レギュレータの
出力が短絡した際に入力電源からの過剰な電流を制限しま
す。 同期整流器は、 このモードでは常時オフです。 スイッチン
グが行われない 230μs が過ぎると、 新しいスタートアップ・シー
ケンスが開始されます。 「スタートアップ動作とソフトスタート」 で
説明したように、 この新しいスタートアップ ・ シーケンスでは、
電流制限が公称値まで徐々に上昇します。 スタートアップ ・
シーケンスの完了後は、 出力短絡回路の発生状況について帰
還電圧が監視されます。 新しいスタートアップ ・ シーケンスの完
了後も短絡回路状態が続く場合は、 スイッチングが再度停止さ
れ、 新たな 230μs のオフ期間が開始されます。 出力短絡状態
が続くと、 ヒカップ動作が発生します。 この場合 LMZ10501 は、
通常のスタートアップ ・ シーケンスを行い、 スタートアップの最
後に出力短絡を検出すると、 230μs にわたってスイッチングを
停止します。 出力短絡が解消するまで、 このサイクルが繰り返
されます。 この動作を次の図に示します。
インダクタ電流のリップルは、 入力電圧と出力電圧に依存して
います。 つまり、 ピーク電流制限が発生した際の出力電流の
DC レベルは、 入力電圧と出力電圧のレベルに応じて変化しま
す。 詳細については、 「代表的な性能特性」 の DC 出力電流
制限のグラフを参照してください。
スタートアップ動作とソフトスタート
LMZ10501 は VOUT が増加する際の大規模な突入電流や出力
オーバーシュートを防ぐ目的で、 電流制限ベースのソフトスター
ト回路を備えています。 この機能は、 スタートアップ時に出力電
圧が増加するにつれて、 PFET の電流制限スレッショルドを最
終的な動作値まで徐々に上昇させて実現しています。 インダク
タの最大許容電流は、 ステップごとに固定されたスイッチング周
期で階段状に増加します。 最初のステップのスイッチング周波
数は 450kHz に設定されていますが、 以降の各ステップで増加
して、 電流制限の最終ステップでは 2MHz に達します。 次の図
に示すように、 この電流制限では VOUT のスムーズな増加が可
能です。
12
www.national.com/jpn/
フ時間を拡大して、 低い入力電圧条件で出力電圧のレギュ
レーションを維持します。 VIN がさらに低下した場合は、 PFET
のオフ時間が再度 35ns に達します。 すると LMZ10501 は再び
周波数を低減し、 デューティ ・ サイクル動作を 100％未満にし
て、レギュレーションを維持します。 VIN がなおも低下した場合、
LMZ10501 はオフ時間が 35ns 以上になるように周波数の低減
を続けます。 入力電圧が低下し続けると、 最終的にはデュー
ティ ・ サイクルが 100％に達します。 次のグラフに、 VIN のレ
ギュレーション範囲を拡大する動作を示します。
FIGURE 3. Hiccup behavior with persistent output
short circuit.
通常のスタートアップではソフトスタート機能によって出力電流
が制限されるので、 出力コンデンサを充電する電流も制限され
ます。 このため、 VOUT は公称電圧までスムーズに増加できま
す。 ただし、 通常条件下で過大な出力コンデンサ容量または
VCON コンデンサ容量を使用すると、 出力電圧がスタートアッ
プ ・ シーケンスの最後に 0.375V に到達しないことがあります。
このような場合、 モジュールが前述のヒカップ・モードを維持し、
出力電圧は最終値まで上昇しません。 こうした状態を発生させ
ないためには、 負荷が 1A のアプリケーションに対して不必要
に大容量の出力コンデンサを使用しない必要があります。 各種
出力電圧設定における最大コンデンサ容量については、 「入出
力コンデンサの選択」 を参照してください。
FIGURE 4. High duty cycle operation and switching
frequency reduction.
過熱保護
LMZ10501 の接合部温度は、 最大動作定格の 125 ℃を超えて
はなりません。 熱保護は、 150 ℃ (typ) で動作する内部サーマ
ル ・ シャットダウン回路によって実行されます。 この温度に達す
ると、 デバイスは低電力スタンバイ状態に移行します。 低電力
スタンバイ状態では、 スイッチングがオフになり、 出力電圧が低
下します。 また、VCON コンデンサから SGND に放電されます。
接合部温度が 130 ℃ (typ) を下回ると、 通常のスタートアップが
発生し、 VOUT が 0V からスムーズに上昇を開始します。 最大
出力電流を要するアプリケーションでは、 上昇した周囲温度で
のディレーティングが必要な場合があります。 各種出力電圧に
おける温度ディレーティングのグラフについては、 「代表的な性
能特性」 を参照してください。
ハイ ・ デューティ ・ サイクル動作
LMZ10501 は、 出力レギュレーション範囲を可能な限り最小の
入力電圧まで拡大するための遷移モードを備えています。 入
力電圧が低下して VOUT に近付くほど、 PFET のオフ時間が短
縮され、 最終的には、 出力電圧をサポートする上でデューティ・
サイクルが 100％に達する必要性が生じます。 デューティ ・ サイ
クルが 100％に達する入力電圧は、 レギュレーションのエッジで
す。 LMZ10501 の入力電圧が低下して、 PFET のオフ時間が
35ns を下回ると、 LMZ10501 はスイッチング周期を倍増し、 オ
www.national.com/jpn/
13
LMZ10501
概要 ( つづき )
LMZ10501
アプリケーション情報
FIGURE 5. Typical Application Circuit
ます。 VREF × GAIN の積の許容誤差については、 「電気的特
性」 を参照してください。
出力電圧の設定
LMZ10501 は、固定の 2.35V VREF 電圧出力を供給します。 上
の Figure 5 に示すように、RT と RB で構成された抵抗分圧回路
によって VCON ピンの電圧レベルを設定します。 VOUT 電圧は
VCON に追従し、 次の関係式により求められます。
VOUT = GAIN x VCON
動的な出力電圧スケーリング
LMZ10501 の VCON ピンを DAC によって外部から駆動すると、
出力電圧の動的なスケーリングが可能です。 出力電圧 VOUT
は、 2.5V/V × VCON です。 VREF 以外のソースで VCON を駆
動する場合は、 1.5kΩ 抵抗を VCON ピンと直列に配置してくだ
さい。 外部の VCON から電流を制限して、 このピンを保護する
ほか、障害発生後に VCON コンデンサを 0V まで完全に放電で
きます。
(1)
この場合、 GAIN は VCON と VFB の間の 2.5V/V です。
この式は、 出力電圧が 0.6V ～ 3.6V の場合に有効です。 これ
は 0.24V ～ 1.44V の VCON 電圧に相当します。
VOUT が固定の場合の RT と RB の選択
内蔵インダクタ
出力電圧設定に影響を与えるパラメータは、 RT および RB と、
VREF 電圧× GAIN の積です。 VREF 電圧は通常 2.35V です。
VCON は RT と RB を介した VREF から得られるので、 次のように
なります。
VCON = VREF x RB/ (RB + RT)
LMZ10501 は、1.2A を超える DC 電流定格と、最大で 2A に対
応のソフト飽和プロファイルを備えた低温同時焼成セラミック
(LTCC) タイプの 2.6μH インダクタを採用しています。 このイン
ダクタの採用により、 パッケージの全高を 1.2mm に抑えた、 使
いやすくコンパクトな低 EMI ソリューションが実現しました。
(2)
代入すると、 次のようになります。
VOUT = VREF x GAIN x RB/ (RB + RT)
(3)
入出力コンデンサの選択
RT = ( GAIN x VREF / VOUT – 1 ) x RB
(4)
LMZ10501 は、 入出力フィルタに低 ESR の多層セラミック ・ コ
ンデンサ(MLCC)を使用するように設計されています。 通常は、
6.3V または 10V 定格で 10μF の 0603 または 0805 セラミック入
力コンデンサを使用すると、十分な VIN バイパスを得られます。
4.7μF または 2.2μF のコンデンサを複数使用することも、 検討
対象になります。 入力フィルタにも出力フィルタにも、 温度特性
が X5R と X7R のセラミック ・ コンデンサを推奨します。 これらの
コンデンサは、 スペースに制約のあるアプリケーションで小型、
費用、 信頼性、 性能のバランスをうまく取れます。
GAIN × VREF の理想的な積は 5.875V です。
80kΩ ～ 300kΩ の範囲に収まるように RT を選択してください。
RB は式 (5) によって計算できます。
RB = ( VOUT / (5.875V – VOUT) ) x RT
(5)
RT の抵抗値は 80kΩ 以上にする必要があります。 このようにす
ると、 VREF の出力電流負荷を上回らず、 基準電圧が維持され
ます。 VREF の電流負荷は、 30μA を超えてはなりません。
これらの部品の DC 電圧定格やケース・サイズを選択する際は、
コンデンサの DC 電圧バイアス特性に注意が必要です。 MLCC
の有効容量は通常、 端子間に印加される DC 電圧バイアスに
よって減少します。 例えば、 ケース ・ サイズ 0805 の一般的な
X5R 6.3V 10μF セラミック ・ コンデンサでは、 5.0V の DC バイ
アスを印加すると、 4.8μF しか残らない場合があります。 同様
に、ケース・サイズ 0603 の一般的な X5R 6.3V 10μF セラミック・
コンデンサでは、 同じ 5.0V DC で 2.4μF しか残らない場合が
あります。 コンデンサのケース ・ サイズを小さくするほど、 DC バ
イアスの印加によって容量が減少する割合が増加します。
出力電圧精度の最適化
各ナノ ・ モジュールは、 高い VOUT 精度を達成できるように最
適化されています。 式 (1) に示すように、 出力電圧は設計上、
VCON と VFB の間のゲインと、 VCON 電圧との関係によって決ま
ります。 VCON の電圧は、VREF から得られたものです。 したがっ
て式 (3) に示すように、 出力電圧の精度は、 VREF × GAIN の
積と、RT 抵抗や RB 抵抗の許容誤差によって決まります。 VREF
× GAIN の代表的な積は設計上、 5.875V です。 この積が
5.875V の理想的な値にできる限り近付くように各ナノ・モジュー
ルの VREF 電圧をトリミングして、 高い VOUT 精度を達成してい
14
www.national.com/jpn/
最適な出力コンデンサ容量は、 アプリケーションに依存します。
出力コンデンサ容量が少なすぎると、 ループの位相マージンの
減少が原因で不安定が生じます。 一方、 出力コンデンサ容量
が多すぎると、 出力電圧がスタートアップ ・ シーケンスの最後に
0.375V の必須電圧レベルに到達しないことがあります。 このよう
な場合は、 「出力短絡回路保護」 で説明したように、 出力短絡
回路保護機能が開始され、 ナノ ・ モジュールがヒカップ ・ モー
ドに移行します。 以下の表に、 各種出力電圧設定において安
定性の確保に必要な最小出力コンデンサ容量と、適切なスター
トアップに必要な最大出力コンデンサ容量を示します。 Table 1
に示された COUT の最大値は、 VCON のフィルタ ・ コンデンサ
容量が最大推奨値の 1nF で、 RT の抵抗値が 300kΩ 未満で
あることを前提としています。 VCON のコンデンサ容量を減らす
と、 最大 COUT の範囲を拡大できます。 ただし、 過剰な COUT
の値を使用しても性能上の大きな利点はありません。
パッケージの考慮事項
ナノ ・ モジュール ・ パッケージでは、 下部に LTCC インダクタ、
上部に micro SMD ダイが実装されています。 このダイは、 端
面が露出状態となっているため、 周囲光に対して敏感です。 強
い赤色周囲光、 赤外光、 LED 光、 自然光に直接さらされるア
プリケーションの場合は、異常な動作を避けるためにデバイスを
光源から遮ることを推奨します。
Table 1. Output Capacitance Range
www.national.com/jpn/
15
LMZ10501
実効 ESR と出力電圧リップルの抑制を目的に、 4.7μF または
2.2μF の出力コンデンサを複数使用することも検討対象になり
ます。 メイン出力コンデンサに加えて、 0.1μF ～ 0.01μF の小
容量並列コンデンサを使用すると、 高周波ノイズを低減できま
す。
アプリケーション情報 ( つづき )
LMZ10501
基板レイアウトの考慮事項
FIGURE 6. Example Top Layer Board Layout
設計で最適な性能を得るには、 DC/DC スイッチング ・ コンバー
タの基板レイアウトが重要です。 プリント基板レイアウトの設計が
不適切であると、 その他の基本設計が良くても、 動作に支障が
生じる場合があります。 レギュレータが電圧を適切に変換して
いても、 基板レイアウトによって、 EMI 規制に準拠できるか否
かが決まります。 降圧型コンバータで最も重要な基板レイアウ
ト ・ パスは、 入力コンデンサのグラウンド端子と同期整流器のグ
ラウンドの間です。 入力コンデンサとパワー FET で構成される
ループは、各スイッチング周期に電流のスイッチングを行う High
di/dt のパスです。 降圧型コンバータの基板をレイアウトする際
は必ず、 このループをできる限り短くする必要があります。
2. VCON フィルタ・コンデンサ CVC と RB RT 抵抗分圧回路は、
できる限り VCON 端子と SGND 端子の近くに配置してください。
Figure 6 に示すように、 CVC コンデンサ (RB ではない ) は、
VCON ピンにより近い部品である必要があります。 このようにする
と、 VCON で設定される制御電圧のバイパスが向上します。
3. VOUT から FB までの帰還トレースは、 ノイズ源から離して配
置してください。
4. SGNDは、ノ イ ズの少ないGNDプレーンに接続し てく ださ い。
5. 放熱に十分なプリント基板面積を確保してください。 各種基
板面積における θJA の値の例については、 「電気的特性」 の
表を参照してください。 また、 熱設計のその他のヒントについて
は、 AN-2020 を参照してください。
LMZ10501 はインダクタを内蔵しているので、 DC/DC コンバー
タの基板レイアウトが容易です。 Figure 6のレイアウト例を参照し
てください。 LMZ10501 の適切なレイアウトを実現する上での基
本要件をいくつか紹介します。
基板レイアウト例の詳細については、 評価ボードのアプリケー
ション ・ ノート (AN-2166) を参照してください。
1. 入力コンデンサ CIN は、 できる限り VIN 端子と PGND 端子
の近くに配置してください。 LMZ10501 の VIN ( ピン 7) と PGND
( ピン 6) は互いに隣接しているので、 入力コンデンサの配置が
容易です。
16
www.national.com/jpn/
NS Package Number SE08A
こ の ド キ ュ メ ン ト の内容はナシ ョ ナル セ ミ コ ン ダ ク タ ー社製品の関連情報 と し て提供 さ れ ま す。 ナシ ョ ナル セ ミ コ ン ダ ク タ ー社
は、 こ の発行物の内容の正確性ま たは完全性について、 いかな る 表明ま たは保証 も いた し ません。 ま た、 仕様 と 製品説明を予告な
く 変更す る 権利を有 し ます。 こ の ド キ ュ メ ン ト はいかな る 知的財産権に対す る ラ イ セ ン ス も 、 明示的、 黙示的、 禁反言に よ る 惹起、
ま たはその他を問わず、 付与す る も のではあ り ません。
試験や品質管理は、 ナシ ョ ナル セ ミ コ ン ダ ク タ ー社が自社の製品保証を維持す る ために必要 と 考え る 範囲に用い ら れます。 政府が
課す要件に よ っ て指定 さ れ る 場合を除 き 、 各製品のすべてのパ ラ メ ー タ の試験を必ず し も 実施す る わけではあ り ません。 ナシ ョ ナ
ル セ ミ コ ン ダ ク タ ー社は製品適用の援助や購入者の製品設計に対す る 義務は負いかねます。ナシ ョ ナル セ ミ コ ン ダ ク タ ー社の部品
を使用 し た製品お よ び製品適用の責任は購入者にあ り ます。 ナシ ョ ナル セ ミ コ ン ダ ク タ ー社の製品を用いたいかな る 製品の使用ま
たは供給に先立ち、 購入者は、 適切な設計、 試験、 お よ び動作上の安全手段を講 じ なければな り ません。
それ ら 製品の販売に関す る ナシ ョ ナル セ ミ コ ン ダ ク タ ー社 と の取引条件で規定 さ れ る 場合を除 き 、ナシ ョ ナル セ ミ コ ン ダ ク タ ー社
は一切の義務を負わない も の と し 、 ま た、 ナシ ョ ナル セ ミ コ ン ダ ク タ ー社の製品の販売か使用、 ま たはその両方に関連す る 特定目
的への適合性、 商品の機能性、 ない し は特許、 著作権、 ま たは他の知的財産権の侵害に関連 し た義務ま たは保証を含むいかな る 表
明ま たは黙示的保証 も 行い ません。
生命維持装置への使用について
ナシ ョ ナル セ ミ コ ン ダ ク タ ー社の製品は、 ナシ ョ ナル セ ミ コ ン ダ ク タ ー社の最高経営責任者 (CEO) お よび法務部門 (GENERAL
COUNSEL) の事前の書面に よ る承諾がない限 り 、生命維持装置または生命維持シ ス テム内のきわめて重要な部品に使用する こ と は
認め られていません。
こ こ で、 生命維持装置ま たはシ ス テ ム と は （a） 体内に外科的に使用 さ れ る こ と を意図 さ れた も の、 ま たは (b) 生命を維持あ る いは
支持す る も の をいい、 ラ ベルに よ り 表示 さ れ る 使用法に従っ て適切に使用 さ れた場合に、 こ れの不具合が使用者に身体的障害を与
え る と 予想 さ れ る も の をいい ます。 重要な部品 と は、 生命維持にかかわ る 装置ま たはシ ス テ ム内のすべての部品をいい、 こ れの不
具合が生命維持用の装置ま たはシ ス テ ムの不具合の原因 と な り それ ら の安全性や機能に影響を及ぼす こ と が予想 さ れ る も の をいい
ます。
National Semiconductor と ナシ ョ ナル セ ミ コ ン ダ ク タ ーのロ ゴはナシ ョ ナル セ ミ コ ン ダ ク タ ー コ ーポレ ーシ ョ ンの登録商標です。 その他のブ ラ ン ド
や製品名は各権利所有者の商標ま たは登録商標です。
Copyright © 2011 National Semiconductor Corporation
製品の最新情報については www.national.com を ご覧 く だ さ い。
ナシ ョ ナル セ ミ コ ン ダ ク タ ー ジ ャパン株式会社
本社／〒 135-0042 東京都江東区木場 2-17-16
技術資料 （日本語 / 英語） はホームページ よ り 入手可能です。
TEL.(03)5639-7300
www.national.com/jpn/
本資料に掲載 さ れてい るすべての回路の使用に起因する第三者の特許権その他の権利侵害に関 し て、 弊社ではその責を負いません。
また掲載内容は予告無 く 変更 さ れる こ と があ り ますので ご了承 く だ さ い。
LMZ10501 1A 最大入力電圧 5.5V SIMPLE SWITCHER® ナノ ・ モジュール
外形寸法図 特記のない限り inches (millimeters)
IMPORTANT NOTICE