Comments
Description
Transcript
RXC101 300～1000MHz Receiver
RXC101 300～1000MHz Receiver Complies with Directive 2002/95/EC (RoHs) 製品概要 RXC101 は、高集積ワンチップで構成されたゼロ IF、マルチチャンネル、低消費電力、 微弱無線など免許が不要な 315/433/868/915MHz バンド用に設計された高データレート の RF レシーバです。レシーバに必要な無線部とベースバンド機能をすべてワンチップに 組み込んでいるので、外付部品の低減を図り、シンプルな設計にすることができます。小 型で低消費電力のため、さまざまな近距離通信アプリケーションにご活用いただけます。 RXC101 には CPU モードとスタンドアローンモードの２つのモードがあります。CPU モー ドでは一般的な 10MHz の水晶振動子と低価格の CPU があれば完全なレシーバとして動 作させることができます。RXC101 を使って簡単な短距離通信のアプリケーションをサポ ートできるスタンドアローンモードでは、CPU なしで完全なレシーバとして動作させること ができます。 特長 ● プログラム可能なローバッテリー電圧検知器内蔵 ● 変調：FSK（FHSS:周波数ホッピング方式） ● 水晶発振器内蔵 ● OOK 対応（機能限定） ● クロックリカバリ内蔵 ● 周波数:315/433/868/915MHz ● 標準的な SPI インターフェース ● 高感度:(-112dBm) ● 外部からのスリープ復帰機能 ● 低消費電流（受信電流 ～8mA） ● 外部割込信号ピン ● 広動作電圧:2.2～5.4V ● 受信 FIFO または外部ピンによるデータ出力 ● 低スタンバイ電流(0.1μA) ● TTL/CMOS 適合 I/O ピン ● 最大 256kbps の FSK データレート ● 製造時のマニュアル調整が不要 ● 複数のバンドをサポート ● 極めて少ない外付部品 ● 315/433MHz 95 チャンネル(100kHz ステップ) ● コンパクトサイズ 16 ピン構成 TSSOP ● 868MHz 190 チャンネル(100kHz ステップ) ● 標準的な 13 インチリール（2000 個／リール） ● 915MHz 285 チャンネル(100kHz ステップ) ● 一般的な 10MHz 水晶振動子に対応 主な用途 ● ２つの動作モード（CPU モード、スタンドアローン動作モード） ● リモートコントロール ● 自動周波数調整（AFA） ● アクティブ RFID タグ ● アナログ／デジタルのベースバンドフィルタのプログラムが ● ワイヤレス PC 周辺機器 可能 ● 自動検針 ● データレートのプログラムが可能 ● 家庭内、工業用の自動化システム ● LNA のゲインのプログラムが可能 ● セキュリティシステム ● クロック出力周波数のプログラムが可能 ● リモートキーレスエントリー ● プログラム可能な Duty Cycle 付きの Wake-up タイマ ● 自動車のイモビライザ ● 水晶負荷容量のプログラムが可能 ● スポーツや運動のモニタ ● FSK 変調で正極性か負極性のプログラムが可能 ● 玩具 ● プッシュボタン制御のプログラムが可能 ● 医療機器 ● 内部でデータ認識が可能 ● ローパワーでの遠隔測定システム ● PLL、IF、ベースバンド回路を内蔵 ● ワイヤレスでメッシュセンサ ● アナログ／デジタル選択可能な RSSI 内蔵 ● ワイヤレスモジュール www.rfm.com （株）サーキットデザイン 1/37 RXC101 4/8/08 目次 目次 ............................................................................................................................................................................................................................................. 1. ピン説明 ...................................................................................................................................................................................................................... 1.1 CPU モード時のピン構成 ............................................................................................................................................................................................... 1.2 シンプルモード時のピン構成 2. 機能的な説明 3 3 ........................................................................................................................................................................ 4 ...................................................................................................................................................................................................................... 5 2.1 RXC101 の一般的なアプリケーション回路 CPU モード 2 ................................................................................................................................................. 5 ...................................................................................................................................................................................................................... 5 アンテナ設計のポイント ............................................................................................................................................................................................... プリント基板レイアウトについて 6 ........................................................................................................................................................................ 6 2.2 シンプルモード ...................................................................................................................................................................................................................... 8 シンプルモードの機能的なブロック図 ........................................................................................................................................................................ 8 Duty Cycle モード ...................................................................................................................................................................................................................... 10 3. RXC101 の機能的な特長 入力アンプ ............................................................................................................................................................................................... 11 ...................................................................................................................................................................................................................... 11 ........................................................................................................................................................................ 11 データ品質検知器（DQD） ベースバンドデータとフィルタ ............................................................................................................................................................................................... 12 有効データ検知器（VDI） ............................................................................................................................................................................................... 12 受信 FIFO ...................................................................................................................................................................................................................... 12 受信電界強度表示（RSSI） ............................................................................................................................................................................................... 13 自動周波数調整（AFA） ............................................................................................................................................................................................... 13 ...................................................................................................................................................................................................................... 13 水晶発振器 周波数制御（PLL）と周波数シンセサイザ ................................................................................................................................................. 14 ウェイクアップモード ............................................................................................................................................................................................... 14 Duty Cycle モード ............................................................................................................................................................................................... 14 ............................................................................................................................................................................................... 15 ...................................................................................................................................................................................................................... 15 ローバッテリ検知器 OOK 運用 SPI インターフェース 4. コントロールと設定レジスタ ............................................................................................................................................................................................... 15 ............................................................................................................................................................................................... 16 “Status Register” ステータスレジスタ ........................................................................................................................................................................ “Configuration Register” 設定レジスタ [POR=893Ah] 17 .......................................................................................................................... 18 “Receiver Control Register” 受信機コントロールレジスタ [POR=C0C1h] ................................................................................................... 20 “FIFO Configuration Register” FIFO 設定レジスタ [POR=CE89h] ................................................................................................... “Automatic Frequency Adjust Register” 自動周波数調整レジスタ [POR=C6F7h] 22 ............................................................................ 23 “Baseband Filter Register” ベースバンドフィルタレジスタ [POR=C22Ch] ................................................................................................... 25 “Frequency Setting Register” 周波数設定レジスタ [POR=A680h] ................................................................................................... 26 “Data Rate Setup Register” データレート設定レジスタ [POR=C823h] ................................................................................................... 27 “Wake-up Timer Period Register” ウェイクアップタイマ期間レジスタ [POR=E196h] “Duty Cycle Set Register” Duty Cycle 設定レジスタ [POR=C80Eh] ............................................................................ 28 ................................................................................................... 29 “Battery Detect Threshold and Clock Output Register” バッテリー検知スレッショルドとクロック出力レジスタ [POR=C200h] 30 5. 6. 7. 8. 定格値 ...................................................................................................................................................................................................................... ...................................................................................................................................................................................................................... DC 電気特性 AC 電気特性 ...................................................................................................................................................................................................................... 受信機測定結果 ....................................................................................................................................................................................................................... IPC/JEDEC J-STD-020C リフロープロファイル .................................................................................................................................................. 31 31 32 34 35 9. パッケージ寸法 ....................................................................................................................................................................................................................... 36 www.rfm.com （株）サーキットデザイン 2/37 RXC101 4/8/08 １．ピン構成 CPU モード ピン 名称 説明 1 SDI SPI データ入力。 2 SCK SPI データクロック。 3 nCS チップセレクト入力－SPI データ処理の選択をします。ピンは 16 ビットの読み込みや書き出しをする時は LOW レベルにしてく ださい。タイミングについては図 6 を参照してください。 FIFO 割込出力（アクティブ Low） -内部 FIFO が有効（”Configuration Register”Bit[6]）の時、このピンは FIFO があらかじめ 4 nFINT/SDO プログラムされた制限値（”FIFO Configuration Register”,Bit[7～4]）まで一杯になると、FIFO Fill 割込表示として機能します。 SPI シリアルデータ出力 – Status Register のデータ読み出しに使用します。 割込要求出力－下記の条件の時に外部へ割込信号を出力します： ・ウェイクアップタイマがタイムアウトした時。 5 nIRQ ・ローバッテリーを検知した時。 ・FIFO にあらかじめプログラムされたデータバイトがシフトされた時。 ・FIFO がオーバーフロー時。 割込の原因を特定するにはプロセッサから Status Register の最初の 4 ビットの情報を読み込みます。 6 Data/nFSEL データ出力－内部の FIFO を使用しない場合、受信データはこのピンから取り出します。 FIFO 選択入力－FIFO を使用する時、このピンを FIFO に設定するとデータは SDO ピンを経由して読み込めます。 データリカバリクロック出力－受信データクロック出力（FIFO 未使用時） 7 DCLK/FCAP/ FINT フィルタコンデンサ－アナログフィルタを使用する時、このピンは RC ローパスフィルタを接続します。カットオフ周波数は良い 感度を保持するために、できる限りデータレートに近づけて設定しなければなりません。 FIFO 割り込み出力（アクティブ High）－読み込まれる Bit が FIFO 内に残っている時に表示します。FIFO Configuration Register で FIFO Fill レベルを 1 にセットしてください。 8 ClkOut オプションのホスト CPU のクロック出力です。クロック周波数は”Battery Detect Threshold and Clock Output Register”を通 してプログラム可能です。 水晶振動子－10MHz シリーズの水晶振動子または外部基準発振器と接続します。外付部品を少なくするために、回路には 負荷コンデンサ（”Configuration Register”を参照）を内蔵しています。水晶振動子は PLL 回路の基準と共に、局部発振周波 数を発振します。製品の誤差（バラツキ）、温度ドリフト、経年劣化に対して要求される精度は局部発振周波数の最大許容エ 9 Xtal/Ref ラーによって決まります。しかしながら、周波数エラーが少ない場合は、負荷コンデンサの容量を変更することで、正しい周 波数に水晶振動子を補正することができます。 外部基準－発振器のような外部基準回路を基準源として接続してください。0.01μF のコンデンサを通して接続してくださ い。 10 nRST リセット出力（アクティブ Low） 11 GND SYSTEM GND。 12 RF_P RF diff I/O（アンテナ接続）。 13 RF_N RF diff I/O（アンテナ接続）。 14 VDD 電源電圧。 15 RSSIA 16 DDET アナログ RSSI 出力－このピンは信号強度の A/D 入力、または、OOK 変調信号のベースバンドデータ出力として使用できま す。フィルタコンデンサの適した値の計算については”Baseband Register”の項を参照してください。 Valid Data Detector 出力－（出力内容については”Receiver Control Register ”を参照してください） 1.1 CPU モードのピン構成 TOP VIEW www.rfm.com （株）サーキットデザイン 3/37 RXC101 4/8/08 シンプルモード ピン 名称 説明 1 FS0 周波数選択の Bit0。 2 BS0 バンド選択の Bit0。 3 BS1 バンド選択の Bit1。 4 DO1 デジタル出力 1－LED または他のデバイスが接続できます。 5 DO2 デジタル出力 2－LED または他のデバイスが接続できます。 6 DO3 デジタル出力 3－LED または他のデバイスが接続できます。 7 DO4 デジタル出力 4－LED または他のデバイスが接続できます。 モード選択－デバイスを CPU またはシンプルモードに設定します。チップを電源 ON にした時、このピンをチェックして、どの モードにするか決定します。このピンを VDD または GND に接続した時、チップはシンプルモードになります。このピンを未接 8 Mode/DCM 続の状態で電源 ON の時にした場合、チップは CPU モードになります。 （ローパワー）Duty Cycle モード－電源 ON 後にこのピンを High にした場合、チップはあらかじめ設定した Duty Cycle モード （説明については 10 ページを参照）になります。 水晶振動子－10MHz シリーズの水晶振動子または外部基準発振器と接続します。 9 Xtal/Ref 外部基準－発振器のような外部基準回路を基準源として接続してください。0.01μF のコンデンサを通して接続してくださ 10 FS1 周波数選択の Bit1。 11 GND SYSTEM GND。 12 RF_P RF diff I/O（アンテナ接続）。 13 RF_N RF diff I/O（アンテナ接続）。 14 VDD 供給電源。 15 FS2 周波数選択の Bit2。 16 FS3 周波数選択の Bit3。 い。 1.2 シンプルモードのピン構成 TOP VIEW www.rfm.com （株）サーキットデザイン 4/37 RXC101 4/8/08 ２．機能的な説明 RXC101 は、低消費電力、チャンネル変更の容易さ、ゼロ IF、315、433、868、916MHz バンドで運用可能なマルチチャンネル FSＫレシー バです。すべての RF 機能とベースバンド機能が完全に内蔵していますので、基準発振源として 1 つの 10MHz の水晶振動子と、外部の 低価格 CPU のみが必要になります。 以下の機能を含みます： ・ PLL シンセサイザ ・ ＬＮＡ、ゲインのプログラムが可能 ・ I/Q 混合器 ・ I/Q 復調器 ・ ベースバンドフィルタ ・ ベースバンドアンプ ・ RSSI ・ ローバッテリー検知器 ・ ウェイクアップタイマ／Duty cycle モード ・ 有効データ検知／データ品質 RXC101 は FCC の必要条件を満足する周波数ホッピングスペクトラム拡散(FHSS)のアプリケーションには理想的です。RXC101 は低価 格の CPU または、１つのチップを使用した簡単なアプリケーションの解決策としてご使用頂けます。また、RXC101 は、全体の消費電流を 減らしてバッテリー寿命を延ばすために、いくつかのスリープモードを内蔵しています。そのため、一般的なリチウムコイン電池で動作さ せるアプリケーションには最適です。 2.1 RXC101 の一般的なアプリケーション回路 図１．CPU モードの一般的なアプリケーション回路 CPU モード（アプリケーション回路） RF ピンはハイインピーダンスの差動入力です。RF ポートの最適な差動負荷は 250Ωです。理想的なアンテナはダイポールアンテナ、折 り返しダイポールアンテナ、ループアンテナです。また、図１のマッチング回路を使って 50Ωのシングル終端を接続することもできます。各 バンドでのマッチング部品については表 1 の通りです。 www.rfm.com （株）サーキットデザイン 5/37 RXC101 4/8/08 表１． バンド L1 C1=C2 315 MHz 56ｎH 9pF 433 MHz 36nH 7pF 868 MHz 15nH 3pF 916 MHz 15nH 3pF アンテナ設計のポイント RXC101 はダイポールアンテナやループアンテナのような差動出力を駆動するように設計されています。最も小型化を要求されるアプリ ケーションでは、小さく作ることができるループアンテナを使います。ダイポールアンテナはコンパクトデザインに対しては一般的に魅力的 なオプションではありません。それは、効率的なアンテナにするためにはグランドプレーンからの距離が必要であり、マッチングのために はサイズが必要だからです。モノポールアンテナはバランを追加するか、または、図１のマッチング回路を使用することもできます。 プリント基板レイアウトについて プリント基板のレイアウトは最も重要です。送信、受信の性能を最適化するために、できる限り RF ピンの配線を短くしなければなりませ ん。0402 や 0603 のような小型表面実装部品を使えば、RF ポートをコンパクトに抑えるだけでなく、最高の性能を得ることができます。す べての RF 部の配線は直接かつ短くしてください。原則として 0.1 インチの配線長ごとに 1nH の直列インダクタンスが加わります。 水晶の負荷容量に寄生容量が加わるように、水晶発振器もまた配線長の影響を受けます。この影響を最小にするには、水晶振動子 をできるだけ IC に近づけ、すべての配線を短くかつ直接接続してください。これは、浮遊容量による「周波数の引き込み」の効果を最小限 にし、水晶発振回路の適正な負荷調整としてＩＣ内部の負荷コンデンサがより効果的になります。 外部 CPU を使う場合、RXC101 は外部 CPU へクロック信号を供給します。この機能は内蔵機能ではありますが、クロック信号の配線を 長くすると、不要輻射や干渉の原因となります。このような現象は、送信機に高周波や不要な変調を加えた場合と同じように、受信性能 を低下させます。クロックとの接続をできる限り短くし、クロック線は必要に応じて GND パターンで囲んでください。これはクロック信号の配 線が長いことによる不要輻射やクロストークを減らすのに役立ちます。 良質な電源のバイパスもまた重要です。プリント基板に電源が印加されるポイントに、大容量のデカップリングコンデンサを入れる必要 があります。RF ポートのバイアス点のようなチップの各電源部には小容量のデカップリングコンデンサを入れる必要があります。バイパ スが良くないと、RF 部にカップリングしたノイズやスプリアス信号が原因となった干渉を引き起こし、性能をかなり低下させます。 部品搭載図 www.rfm.com （株）サーキットデザイン 6/37 RXC101 4/8/08 上面 底面 シルク図 www.rfm.com （株）サーキットデザイン 7/37 RXC101 4/8/08 2.2 シンプルモード RXC101 は CPU が不要なシンプルモードで構成することができます。内部レジスタの全ての値は POR 中にデフォルト値に設定されます。 たとえデバイスがこのモードであっても、SPI バス、ピン 1,2,3 番はシンプルモード動作時では内部設定が変更されるまで保持され有効に なります。 図 2．シンプルモードの一般的なアプリケーション回路 図３．シンプルモードの機能ブロック図 www.rfm.com （株）サーキットデザイン 8/37 RXC101 4/8/08 電源起動時、チップはピン 8 の状態をサンプリングします。もし、起動時にこのピンが論理’1’の場合、シンプルモードになります。もし、 ピン 8 が未接続の状態の場合、CPU モードになります。シンプルモードでは、6 つのピンを使ってバンドとそのバンド範囲内で周波数を選 択します。7 番目のピンは Duty Cycle モードで動作させるために使用します。表 2 は、6 つのピンの設定になります。 表 2． 315MHz 433MHz 868MHz 916MHz BS[1,0]=00 BS[1,0]=01 BS[1,0]=10 BS[1,0]=11 310.320 433.360 *867.680 310.960 433.440 *867.840 311.600 433.520 *868.000 アドレス FS3 FS2 FS1 FS0 *900.960 D4h 0 0 0 0 902.880 D2h 0 0 0 1 904.800 B4h 0 0 1 0 312.240 433.600 868.160 906.720 B2h 0 0 1 1 312.880 433.680 868.320 908.640 D4h 0 1 0 0 313.520 433.760 868.480 910.560 D2h 0 1 0 1 314.160 433.840 868.640 912.480 B4h 0 1 1 0 314.800 433.920 868.800 914.400 B2h 0 1 1 1 315.440 434.000 868.960 916.320 D4h 1 0 0 0 316.080 434.080 869.120 918.240 D2h 1 0 0 1 316.720 434.160 869.280 920.160 B4h 1 0 1 0 317.360 434.240 869.440 922.080 B2h 1 0 1 1 318.000 434.320 869.600 924.000 D4h 1 1 0 0 318.640 434.400 869.760 925.920 D2h 1 1 0 1 319.280 434.480 869.920 927.840 B4h 1 1 1 0 319.920 434.560 *870.080 *929.760 B2h 1 1 1 1 *：バンド周波数範囲外 注記：FS0=’1’にセットすると-103 から-97dBm へ DRSSI スレッショルド値が変化します。 シンプルモードではあらかじめ定義されたデータシーケンスとして、使用できる 4 つの出力切替が用意されています。シーケンスには 16 ビットのプリアンブル、同期ワード、アドレス、制御バイトが含まれます。下記はシーケンスフローです： プリアンブル (AAh) 同期ワード (2Dh) アドレス (D4h 他) 出力制御バイト 出力制御バイト 1のコンプリメント 出力制御バイト （ 送信命令） DO4 CB(1) DO4 CB(0) DO3 CB(1) DO3 CB(0) DO2 CB(1) DO2 CB(0) DO1 CB(1) DO1 CB(0) （ 送信命令） www.rfm.com （株）サーキットデザイン 9/37 RXC101 4/8/08 制御バイト機能は、下表のように定義されています： 表 3． 出力機能 CB(1) CB(0) NOP 0 0 論理’0’にセット 0 1 トグル 1 0 論理’1’を 100msec セット 1 1 パケットのデータセクションは前述のように送らなければなりません。データの 1 のコンプリメントは内部的なベリファイで、実際に到来し たデータが受信した正しいデータやノイズや近傍干渉による擬似データでないことを確実にします。前のデータとデータの 1 のコンプリメ ントの 2 回データ送信によって、受信機が有効なデータを受信したことを裏付けします。 「混在モード」で受信機を使用することもできます。SPI バス構造はシンプルモード（ピン 1,2,3）で SPI にアクセスすることができ、そのこ とにより制御レジスタのシンプルモードのデフォルト POR 値を上書きすることができます。この方法で、正しいなデータシーケンスを受信し た時に、スタンドアローンモードの機能を保持しながら受信機のパラメータを変えることができます。 Duty Cycle モード 電源起動後、ピン 8 を VDD と接続すると Duty Cycle モードを有効にします。このモードでは、到来した信号の強さをサンプリングするた めに 300msec ごとに復帰します。もし、サンプリング時に検知しなかった場合、次の 300msec の時間が経過するまでスリープモードに戻り ます。Duty Cycle モードで動作している時、チップは平均 500μA 未満の電流を消費します。 ウェイクアップタイマのタイマ時間が経過するか、チップがスリープモードから復帰した時に発振器を ON してから発振器が安定するまで 2msec 経過後、シンセサイザを ON します。その後受信機は 6msec 間、到来した信号の強さをモニタします。もし、6msec 以内に信号を検 知した場合、シンセサイザは 30msecON し続け、プリアンブルと残りのパケットを待ちます。もし、6msec 以内に十分強い信号を検出しな かった場合、次のウェイクアップ時間までスリープモードに戻ります。もし、強い信号を検知したが、違うデータだった場合、30msec 終了後 に、次のウェイクアップ時間まで再びスリープモードに戻ります。注意しなければならないことは、受信機が信号強度をチェックする時に、 FS0 ピンの状態がスレッショルド値を決めることです。表 2 の注記を参照してください。図 4 は Duty Cycle モードのタイミングを表していま す。 水晶発信器 有効 シンセサイザ 有効 2.25msec 30.5msec 8.25msec 300msec 300msec 表 4．Duty Cycle モードのウェイクアップタイミング www.rfm.com （株）サーキットデザイン 10/37 RXC101 4/8/08 ３．RXC101 の機能的な特長 図５．機能ブロック図 入力アンプ 入力 LNA はゲイン選択（0dB、-6dB、-14dB、-20dB）ができ、強い干渉波のある環境で役立ちます。LNA は差動入力インピーダンスが 250Ωですので（0dB,-14dB）、50Ωの機器と接続する場合にはマッチング回路が必要になります。 LNA に関係する”Register”： ・”Receiver Control Register” ベースバンドデータとフィルタ ベースバンド受信機は広範囲にわたるアプリケーションに対してデータリンクを最適化するために、いくつかのプログラム可能なオプシ ョンがあります。 プログラム可能な機能： ・受信帯域幅 ・受信データレート ・ベースバンドアナログフィルタ ・ベースバンドデジタルフィルタ ・クロックリカバリ（ＣＲ） ・受信 FIFO ・データ品質検知器 受信帯域幅は、高データデータレートに対応しているのと同様に、様々な FSK 変調周波数偏位に対応できるように 67kHz～400kHz ま でプログラム可能です。周波数偏位は送信機に関することとして知られていますが、最良の結果を得るにはデータレートの少なくとも 2 倍 の帯域幅が必要になります。 受信データレートは 337bps～256kbps までプログラム可能です。受信データレートを設定した時、内部プリスケーラは分解能を向上す るために必要です。プリスケーラはオプションで、”Data Rate Setup Register”によって無効となります。 ベースバンドフィルタは、アナログフィルタとデジタルフィルタの選択が可能です。アナログフィルタは簡単な RC ローパスフィルタです。 外部コンデンサは実際のデータレートに応じて選定してください。 RXC101 は RC ローパスネットワークを構成する直列の 10kΩ抵抗を内蔵しています。アナログフィルタを選択すると最大 256kbps のデ ータレートが可能です。デジタルフィルタはデータレートの 29 倍のクロック周波数を使います。このモードでは、クロックリカバリ（CR）回路 は、外部プロセッサが使っているデータをリカバリするのに必要な同期クロック源として使われます。CR 回路には高速モード、低速モード、 自動モードの３つの動作モードがあり、”Baseband Filter Register“で設定します。CR 回路は到来するデータのプリアンブルをサンプリン グすることで動作します。プリアンブルはきちんとデータタイミングがわかるように CR 回路で一連の’1’と‘0’で構成されたものでなけれ ばなりません。低速モードでは CR 回路はより多くのサンプリング(12～16 ビット)が必要です。このため、ロックするまでに長いセット時間 が必要になります。高速モードでは CR 回路はロックするまでの時間が短いので、わずかなサンプリング（6～ www.rfm.com （株）サーキットデザイン 11/37 RXC101 4/8/08 8 ビット）でよく、タイミングの正確さは重要にはなりません。自動モードでは CR 回路はより少ないサンプリングで大まかなタイミングを得る ために、はじめは高速モードでスタートし、ロック後に低速モードに移行します。CR の更なる詳細及びデータレートクロックは ”Baseband Filter Register“で設定されます。CR はデジタルフィルタとデータレートクロックだけに使われます。アナログフィルタを構成する場合 CR は 使用しません。 データ品質検知回路はあらかじめフィルタリングされていない到来したデータを見て、一定期間のノイズによる「スパイク」数を数えます。 「スパイク」数が高いほどデータ品質は低くなります。データ品質スレッショルドをセットすると、チップが「良い信号品質」を表示する時間を 制限します。 データ品質検知器（DQD） DQD は RXC101 の特徴的な機能です。DQD 回路はあらかじめフィルタリングされた到来したデータを見て、一定期間のノイズによるス パイク数を数え、リンクの品質を知ることができます。このパラメータは”Data Filter Command Register” によってプログラム可能です。 DQD のカウントスレッショルドは 0～7 までプログラム可能です。カウント数が多くなるとデータリンクの品質がより低くなります。データスト リーム内のノイズスパイクが多くなると、データと同様にクロック情報をリカバリするのが難しくなります。 有効データ検知器（DDet） VDIはデータDQDの拡張機能です。到来したデータを検知した時、DQD信号、クロックリカバリロック信号、デジタルRSSIを使い、到来し たデータが有効かどうか決定します。内部の受信FIFOまたはベースバンドデータを得るための外部ピンのどちらも使用していない時に VDI信号は有効になります。VDIには低速、中速、高速の3つの動作モードがあります。各々のモードはどんな信号なのかに依存しますが、 パケットデータの始めに到来するプリアンブルのビット数のように有効データを決定します。 受信 FIFO 受信 FIFO は 1 つの 16 ビットレジスタとして構成されています。FIFO はあらかじめ定義した数のビットを受信した後に割込を発生するよ うに設定ができます。スレッショルドは 1～16 ビット（0～15）でプログラム可能です。外部ホスト CPU が FIFO 読込みを実行するセットアッ プ時間を考慮して、少なくともレジスタの長さの半分（8 ビット）以上にセットすることをお奨めします。FIFO 読込みのクロック（SCK）は水晶 振動子の周波数の 1/4 または 2.5MHz（10MHz の基準水晶振動子使用時）以下にしなければなりません。 有効なデータを認識した時のみ、受信 FIFO がシフトを始めるように設定できます。RXC101 は到来するデータの中に特定のパターンを 監視する同期パターン検知機能を持っています。特定のパターンを検知すると、その後に続くあらゆるデータを格納し始めます。同時に、 もし 16 番ピンが有効データ検知を出力（”Receiver Control Register”を参照）するように設定した場合、このピンは High レベルになり有効 データを知らせます。ホスト CPU を起動させたり、データを受け取る準備をさせたりするのに使用することができます。内部の同期パター ンは”2DD4h”に固定されています。 同期パターンを使用する時の受信パケット構成： プリアンブル 0xAA プリアンブル 0xAA 同期バイト 0x2D 同期バイト 0xD4 データ[N] データ[N+1] データ[N+2] 同期パターンを使用するしないにかかわらずパケットを送信する場合、常に 1-0-1-0-1 のような’1’と’0’が交互に連続したプリアンブ ルを始めに付加しなければなりません。これは 0xAA または 0x55 の送信に相当します。プリアンブルは 1byte（高速 CR ロック時）または 2byte（低速 CR ロック時）になります。プリアンブルに続く 2byte は同期パターンにしなければなりません。この場合、2 番目の同期バイト （0xD4）後、ただちにデータストレージを始めます。その後の byte はすべてデータとしてみなされます。 FIFO は nFSEL ピン(6 番)を’Low’にするだけで SDO ピンから読出すことができます。nFSEL ピンで、次の SPI クロックから FIFO の読 込みとデータの読出しを選択します。FINT ピン（7 番）は最後のビットが読み出されるまでアクティブ（論理’1’）になり、その後 Low レベル になります。また、このピンは有効データを監視するのにも使えます。FIFO で受信したいくつかのビットが、あらかじめプログラムした制限 と一致した場合、上記のようにこのピンがアクティブ（論理’1’）になり、最後のビットが読み出されるまで保持します。FIFO 読み込みの代 替手段として SPI バスの”Status Register”を読み込む方法があります。ただし、FIFO ビットがバス上に現れる前に、全ての割り込みとス テータスビットを読み込まなければならないという条件があります。おそらく、このことは大量のデータを受信する時に問題になると思われ ます。最良の方法は SDO ピンと関連する FIFO 機能のピンを使用することです。 www.rfm.com （株）サーキットデザイン 12/37 RXC101 4/8/08 受信電界強度表示（RSSI） RXC101 にはアナログ RSSI、デジタル RSSI が用意されています。デジタル RSSI のスレッショルドは”Receiver Control Register”を通 じてプログラムでき、”Status Register”だけで確認ができます。到来する信号がプログラムされたスレッショルドより強かった時、”Status Register”内のデジタル RSSI Bit がセットされます。 アナログ RSSI は外部ピン（15 番）を通して利用できます。このピンはセトリング時間をセットするのに外部コンデンサが必要です。アナ ログ RSSI は 1～2Kbps の低速の OOK 変調データをリカバリするのにも使用できます。外部コンデンサの容量によって、受信された OOK データレートをコントロールします。コンデンサの容量を小さくすると、振幅は犠牲になりますが、より高速なデータをリカバリすることがで きます。ピン（15）に外付けの高感度コンパレータを使うと良い結果が得られます。 自動周波数調整（AFA） PLL には自動的に搬送周波数を微調整する機能があります。この機能により、受信機は送信と受信の周波数のオフセットを最小にす ることができます。この機能は、”Automatic Frequency Adjustment Register”によって有効・無効の選択ができます。オフセットの範囲は 計算されたオフセット値としてプログラムできます。そして PLL の中の周波数コントロールワードに加えて徐々に搬送周波数を変えます。 IC は自動で調整を実行するか、ストローブ信号によってマニュアル調整するかをプログラムできます。 この機能には下記のような長所があります。 ・安価で精度の低い水晶が使用可能 ・受信帯域幅を狭くして受信感度の向上 ・高データレートを達成 水晶発振器 RXC101 は 10MHz の基準と内部負荷コンデンサを備えた水晶発振器回路を内蔵しています。このことにより周辺部品を極端に減らす ことができます。内部の負荷容量は 0.5pF ステップで 8.5pF～16pF のプログラムが可能です。このことは多くの異なるメーカの、異なる負 荷容量の水晶振動子に幅広く対応できるという長所があります。水晶振動子は PLL の基準であり、負荷容量を変更することで、搬送周 波数を微調整することができます。シャント容量（Co）が最悪の 7pF 場合は ESR は最大 300Ωになり、発振器は AC 特性で定義された起 動時間になるようになっています。7pF 未満のシャント容量で ESR がより小さい時には起動時間を高速になることを保証します。 また、外部CPUを動作する外部クロック信号も備えています。このことはCPU用の外部水晶振動子が不要になり、周辺部品を減らすこ とができます。クロック周波数は、8種類のあらかじめ定義された周波数（各々が10MHzの基準発振水晶であらかじめ定められた値）でプ ログラムが可能です。これらの値は”Battery Detect Threshold and Clock Output Register”を通してプログラム可能です。内部クロ ック発振器が無効になると、ホストCPUへの出力クロック信号も無効になります。発振器が無効になると、クロック出力を停止する前にＩＣ から196クロックサイクルを出力します。それは、スリープモードになる前にホストプロセッサが各機能の設定を終えるためです。チップを スリープモードにする時にはクロック出力を無効にしなければなりません。もしクロック出力を無効にしない場合には、水晶発振器に多く の電流を流し続けることになります。 www.rfm.com （株）サーキットデザイン 13/37 RXC101 4/8/08 周波数制御（PLL）と周波数シンセサイザ PLL シンセサイザは動作周波数の核になります。各バンドの搬送周波数や微調整に必要なすべての機能は、プログラム可能で、完全 に集積化されています。PLL が必要なのはたった一つの 10MHz の基準水晶振動子だけです。RF の安定性は、アプリケーションを満足す る特別な仕様の水晶振動子を選択することで得られます。この方法で性能に応じて柔軟に対応できます。 PLL は温度や動作電圧の変化をマニュアルまたは自動で補正ができます。周波数を変更した時には再調整を行う必要があります。一 旦シンセサイザを無効にした後、”Power Management Register”を通して再び有効にすることで再調整ができます。 PLL に関係する Register： ・Configuration Register ・Frequency Setting Register ・Automatic Frequency Adjust Register ウェイクアップモード RXC101 は非常に低消費電流(1.5μA:typical)のウェイクアップタイマ機能を内蔵しており、1msec から数日までプログラムできます。スリ ープモード時でも、スタートアップ時と 30 秒ごとに水晶の補正が行われます。もし、発振器回路が無効の場合、補正回路を一時的に ON して、正確なタイミングを維持するために補正を行い、再びスリープモードに戻ります。また、RXC101 にはウェイクアップタイマとは別に、 他のパワーセービングモードも内蔵しています。 アクティブモードへ復帰するイベント： ・ nINT ピン（16 番）が論理’0’の時 ・ 電源電圧低下を検知した時 ・ FIFO にあらかじめプログラムされたデータバイトがシフトされた時 ・ SPI から要求があった時 これらのいずれかのウェイクアップイベントが起きた時（ウェイクアップタイマも含む）、RXC101 はホスト CPU へのウェイクアップ信号と して外部割込みを使うことができます。割込みソースは SPI バス上の”Status Register”から読み出すことができます。 Duty Cycle モード ”Duty Cycle Register”は受信機の平均消費電流を減らすためにウェイクアップタイマと共に使うことができます。ウェイクアップタイマ が IC をスリープモードから復帰させた時、受信機は信号があるかどうかのサンプリングを短い時間 ON し、その後スリープに戻る一連の 動作を繰り返すように”Duty Cycle Register”を設定することができます。詳細は Duty Cycle レジスタを参照してください。このモードを動 作させるには、受信機を無効（”Receiver Control Register”の RXEN bit0 をクリア）にし、ウェイクアップタイマを有効（”Configuration Register”の WKUPEN bit9 をセット） にしなければなりません。図 6 は Duty Cycle モードのタイミングです。 Duty Cycle（ Twake周期の％） 水晶発信器セットアップ＆ シンセサイザロック 水晶発信器セットアップ＆ シンセサイザロック 水晶発信器 シンセサイザ Twake周期 受信 受信 アクティブ 受信 アクティブ 図 6．Duty Cycle モードタイミング www.rfm.com （株）サーキットデザイン 14/37 RXC101 4/8/08 ローバッテリー検知 内蔵されているローバッテリー検知器は、プログラムされた値に対して電源電圧を監視します。電源電圧がプログラムされた値以下に なった時、割込みを発生します。検出回路は 50mV のヒステリシスを持っています。 OOK 運用 RXC101 は機能限定で OOK 運用ができます。RSSI はコンパレータと内部的に接続されており、出力データはピン 6 に適用されます。こ のモードの限界は、RSSI 信号は内部的なコンパレータの容量結合ではなく、受信信号のダイナミックレンジや DRSSI スレッショルドは内 部コンパレータの基準点の設定に依存します。 最適な受信信号のダイナミックレンジに近づける一番良い方法は、外部コンパレータ回路を取り付けることと、ピン 15 から外部コンパレ ータまで RSSI 信号と容量結合することです。この方法は、DRSSI スレッショルドを調整する必要がなく、より小さな信号振幅をリカバリさせ ることができます。LNA ゲインはダイナミックレンジを最適にするために信号強度に応じて絶えず調整する必要があります。起動時または 信号を受ける時、RSSI は A/D によってサンプリングを行って DC レベルを決め、RSSI が飽和状態であるかどうか決定し、最適な信号リカ バリの為に LNA ゲインの増減をするかどうか決めます。 SPI インターフェース RXC101 は、ほとんどすべての SPI デバイスと互換性のある標準的な SPI バスを装備しています。ＩＣのすべての機能と状態は SPI バ スを通じてアクセスすることができます。標準的な SPI デバイスはバイト（8 ビット）単位の書き込みに設定されています。RXC101 はワード （16 ビット）単位の書き込みを行っていますので、nCS ピンは 16 ビット中 Low レベルにしなければなりません。SPI バスの最大クロックは 20MHz です。 記号 特性 最小値[ns] tCH クロック high 時間 25 tCL クロック low 時間 25 tSS セットアップ選択時間（nSEL 立ち下がりから SCK 立ち上がりまで） 10 tSH ホールド選択時間（SCK 立ち下がりから nSEL 立ち上がりまで） 10 tSHI High 選択時間 25 tDS データセットアップ時間（SDI 変化から SCK 立ち上がりまで） 5 tDH データホールド時間（SCK 立ち上がりから SDI 変化まで） 5 tDD データ遅延時間 10 タイミング図 図 7．SPI インターフェースタイミング www.rfm.com （株）サーキットデザイン 15/37 RXC101 4/8/08 ４、”Control and Configuration Register” コントロールと設定レジスタ STATUS Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 POR Value WKINT LB FIFEMP RSSI GDQD ATA OFFSGN OFF4 OFF3 OFF2 OFF1 OFF0 - CAP3 CAP2 CAP1 CAP0 BB2 BB1 BB0 CLKEN 893Ah FIFOIT FIFOV CRLCK AFATGL CONFIG 1 0 0 BAND1 BAND0 LBDEN ATA 1 1 0 0 0 1 1 0 AUTO1 AUTO0 RNG1 RNG0 STRB ACCF OFFEN AFEN C6F7h FREQ SET 1 0 1 0 Freq11 Freq10 Freq9 Freq8 Freq7 Freq6 Freq5 Freq4 Freq3 Freq2 Freq1 Freq0 A680h RECV CTRL 1 1 0 0 0 0 0 0 VDI1 VDI0 GAIN1 GAIN0 RSSI2 RSSI1 RSSI0 RXEN C0C1h BASEBAND 1 1 0 0 0 1 0 0 CRLK CRLC 1 FILT 1 FIFO CONFIG 1 1 0 0 1 1 1 0 FINT3 FINT2 FINT1 FINT0 FIFST1 FIFST0 FILLEN FIFEN CE89h 1 1 0 0 1 0 0 0 PRE BITR6 BITR5 BITR4 BITR3 BITR2 BITR1 BITR0 C823h 1 1 1 R4 R3 R2 R1 R0 MUL7 MUL6 MUL5 MUL4 MUL3 MUL2 MUL1 MUL0 E196h 1 1 0 0 1 1 0 0 DC6 DC5 DC4 DC3 DC2 DC1 DC0 DCEN CC0Eh 1 1 0 0 0 0 1 0 CLK2 CLK1 CLK0 LBD4 LBD3 LBD2 LBD1 LBD0 C200h DATA RATE SET WAKE-UP PERIOD DUTY CYCLE SET BATT DETECT www.rfm.com （株）サーキットデザイン WKUPEN OSCEN DQLVL2 DQLVL1 DQLVL0 C42Ch 16/37 RXC101 4/8/08 “Status Register” ステータスレジスタ （Read Only） Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 FIFOIT FIFOV WKINT LB FIFEMP RSSI GDQD CRLCK AFATGL AFA OFFSGN OFF4 OFF3 OFF2 OFF1 OFF0 “Status Register”は下記をフィードバックします： ・ FIFO オーバーライト ・ FIFO fill 割込 ・ ローバッテリ ・ データ品質 ・ デジタル RSSI 信号レベル ・ クロックリカバリ ・ 周波数オフセット値と符号（＋／－） ・ AFA 注記：“Status Register”読み込みコマンドは論理’0’から始まります。一方、他のすべての Register は論理’1’から始まります。 Bit[15]：FIFOIT － この Bit がセットされた時、受信 FIFO があらかじめプログラムした制限値になった状態であることを示します。”FIFO Configuration Register”の FIFO Fill Bit Count Bit[7～4]を参照してください。 Bit [14]：FIFOV － この Bit がセットされた時、受信 FIFO がオーバーフロー状態であることを示します。（”Status Reg”を読込むとクリアされます） Bit [13]：WKINT － この Bit がセットされた時、ウェイクアップタイマがオーバーフロー状態であること示します。（”Status Reg”を読込むとクリアされます） Bit [12]：LB － この Bit がセットされた時、電源電圧があらかじめプログラムした制限値より低くなったことを示します。”Battery Detect Threshold and Clock Output Register”を参照してください。 Bit [11]：FIFEMP － この Bit がセットされた時、受信 FIFO が空の状態であることを示します。 Bit [10]：RSSI － この Bit がセットされた時、この Bit は到来した RF 信号があらかじめプログラムしたデジタル RSSI 制限値より高いことを示します。 Bit[9]：GDQD － この Bit がセットされた時、良いデータ品質状態であることを示します。 Bit[8]：CRLCK － この Bit がセットされた時、クロックリカバリがロック状態であることを示します。 Bit[7]：AFATGL － それぞれの AFC サイクルで、このビットが論理’1’と論理’0’の間で切り換わります。 Bit[6]：AFA － この Bit がセットされた時、周波数調整が 2 つの連続した測定値が同じオフセット値で、その上、周波数が安定していることを検知したこと を示します。 Bit[5]：OFFSGN － 受信した周波数が IC の周波数より高いのか（論理’1’）低いのか（論理’0’）を示します。 Bit[4～0]：OFF[4～0] － 周波数コントロールワード（内部 PLL）にオフセット値が加えられます。読込み中は AFA レジスタ（Bit 0）の”ATEN”Bit をクリアし AFA を無効にしなければなりません。 ステータス読込み nCS SCK 15 14 13 12 11 10 9 8 7 4 3 2 1 0 OFFSGN OFF4 OFF3 OFF2 OFF1 OFF0 6 5 15 14 13 SDI 割込ビット SDO FIFOIT FIFOV WKINT FIFOビット ステータスビット LB www.rfm.com （株）サーキットデザイン FIFEMP RSSI GDQD CRLCK AFATGL AFA DAT[N] DAT[N+1] DAT[N+2] DAT[N+3] 17/37 RXC101 4/8/08 “Configuration Register” 設定レジスタ [POR=893Ah] Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 0 0 BAND1 BAND0 LBDEN WKUPEN OSCEN CAP3 CAP2 CAP1 CAP0 BB2 BB1 BB0 CLKEN “Configuration Register”は下記を設定します： ・ 内部データレジスタ ・ 内部 FIFO ・ 使用周波数バンド ・ 水晶の負荷容量 Bit[15～13] － コマンドコード：これらの Bit は内部プロセッサにシリアルで送られるコマンドコードです。内部プロセッサはコマンドコードにより “Configuration Register”であることを認識します。 Bit[12～11] － バンド選択：これらの Bit は周波数バンドをセットするのに使います。4 つバンドをサポートしています。バンド構成は下表 4 を参照してくだ さい。 表 4． 周波数バンド BAND1 BAND0 315MHz 0 0 433MHz 0 1 868MHz 1 0 916MHz 1 1 Bit[10] － ローバッテリー検知：この Bit をセットした時、バッテリー電圧検知回路を有効にします。バッテリー検知器は異なる 32 のスレッショルドレベルを プログラムできます。プログラミングについては“Battery Detect Threshold and Clock Output Register” の項を参照してください。 Bit[9] － ウェイクアップタイマ有効：この Bit をセットした時、ウェイクアップタイマを有効にします。ウェイクアップタイマ間隔値のプログラミングについては “Wake-up Timer Period Register”の項を参照してください。 Bit[8] － 水晶発振器：この Bit をセットした時、発振器回路を有効にします。発振器は送信または受信周波数を設定する時に、シンセサイザに基準信号 を提供します。 Bit[7～4] － 負荷容量選択：これらの Bit は基準水晶振動子の負荷容量を設定します。内部の負荷容量は 8.5pF～16pF で 0.5pF ステップの設定ができ、 販売されている様々な仕様の水晶振動子に対応できるだけでなく、基準周波数を調整し、プリント基板の配置によって生じる浮遊容量を補 正することができます。負荷容量の設定については下表 5 を参照ください。 表 5． www.rfm.com （株）サーキットデザイン CAP3 CAP2 CAP1 CAP0 水晶の静電容量 0 0 0 0 8.5 0 0 0 1 9 0 0 1 0 9.5 0 0 1 1 10 0 1 0 0 10.5 0 1 0 1 11 0 1 1 0 11.5 0 1 1 1 12 1 0 0 0 12.5 1 0 0 1 13 1 0 1 0 13.5 1 0 1 1 14. 1 1 0 0 14.5 1 1 0 1 15 1 1 1 0 15.5 1 1 1 1 16 18/37 RXC101 4/8/08 “Configuration Register”（つづき） Bit[3～1] － 受信機ベースバンド帯域幅：これらの Bit は復調されたデータのベースバンド帯域幅をセットします。帯域幅は、異なる FSK 周波数偏位やデ ータレートに合わせることができます。帯域幅の設定については表 6 を参照ください。 表 6． ベースバンド帯域幅 (kHz) BB2 BB1 BB0 Resvd 0 0 0 400 0 0 1 340 0 1 0 270 0 1 1 200 1 0 0 134 1 0 1 67 1 1 0 Reserved 1 1 1 Bit[0] － クロック出力無効：この Bit をセットした時、発振器のクロック出力を無効にします。チップのリセット時や電源起動時はクロック出力が有効にな るので、プログラムに応じた初期設定のシーケンスを実行します。プログラミングの詳細については “Battery Detect Threshold and Clock Output Register”を参照してください。 www.rfm.com （株）サーキットデザイン 19/37 RXC101 4/8/08 “Receiver Control Register” 受信制御レジスタ [POR=C0C1h] Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 0 0 0 0 0 0 VDI1 VDI2 GAIN1 GAIN0 RSSI2 RSSI1 RSSI0 RXEN “Receiver Control Register”の構成は下記の通りです： ・ 受信機 LNA ゲイン ・ デジタル RSSI スレッショルド ・ 受信ベースバンド帯域幅 ・ 有効データ検知器応答時間 ・ 16 番ピンの機能選択 Bit[15～8] － コマンドコード：これらの Bit は内部プロセッサにシリアルで送られるコマンドコードです。内部プロセッサはコマンドコードにより“Receiver Control Register”であることを認識します。 Bit[7～6] － 16 番ピンの機能：16 番ピンの機能を選択します。下表 7 を参照ください。 表 7． 16 番ピンの機能 VDI1 VDI0 デジタル RSSI 出力 0 0 ＤＱＤ出力 0 1 クロックリカバリロック 1 0 有効データ出力 1 1 Bit[5～4] － 受信機 LNA ゲイン：これらの Bit は受信機 LNA ゲインをセットし、高い干渉が存在する環境に対応させることができます。また、LNA ゲイン は RSSI 値にも影響を与えます。Bit[2～0]の RSSI を参照してください。ゲイン設定は下表 8 を参照してください。 表 8． LNA ゲイン(dB) GAIN1 GAIN0 0 0 0 -6 0 1 -14 1 0 -20 1 1 Bit[3～1] － デジタル RSSI スレッショルド：デジタル受信信号強度表示スレッショルドは、到来した信号強度がプリセットした制限値を超えたことを表示し ます。その結果は”Status Register”の Bit7 に保存されます。あらかじめ決められた 8 つのスレッショルドをセットすることができます。設定に ついては下表 9 を参照してください。 表 9． www.rfm.com （株）サーキットデザイン RSSI スレッショルド RSSI2 RSSI1 RSSI0 -103 0 0 0 -97 0 0 1 -91 0 1 0 -85 0 1 1 -79 1 0 0 -73 1 0 1 Resvd 1 1 0 Resvd 1 1 1 20/37 RXC101 4/8/08 “Receiver Control Register”（つづき） RSSI スレッショルドは LNA ゲインの設定値の影響を受けます。LNA ゲインが 0dB 以外の値にセットされる場合は、真の RSSI スレッショルドを計算してく ださい： RSSI = RSSIthres + |GainLNA| Bit[0] － 受信系統（chain）有効：この Bit をセットした時、この Bit ビットは全ての受信系統（chain）を有効にします。受信系統（chain）にはベースバンド回 路、シンセサイザ、水晶発振器が含まれます。この Bit を受信系統の制御に使用する時、水晶発振器をシャットダウンした時に発生するクロック パルスは無効になります。この Bit がクリアされた時、クロック出力は直ちに停止します。 www.rfm.com （株）サーキットデザイン 21/37 RXC101 4/8/08 “FIFO Configuration Register” FIFO 設定レジスタ [POR=CE89h] Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 0 0 1 1 1 0 FINT3 FINT2 FINT1 FINT0 FIFST1 FIFST0 FILLEN FIFEN “Data FIFO Configuration Register”の構成： ・ FIFO シフト割り込み条件 ・ FIFO シフトスタート条件 ・ FIFO シフト同期パターン ・ FIFO 有効 Bit[15～8] － コマンドコード：これらの Bit は内部プロセッサにシリアルで送られるコマンドコードです。内部プロセッサはコマンドコードにより”Data FIFO Configuration Register”であることを認識します。 Bit[7～4] － FIFO シフトビットカウント：FIFO シフトビットカウントは、ホスト CPU による外部割込みが発生する前に受信され、受信 FIFO データから読出 す準備ができている Bit の数になります。最大シフトレベルは 15（16Bit）までセットできますが、設計者はレジスターオーバーランが発生し、 データが失われる前に読出しが終わるように考慮しなければなりません。確実に読出すために余裕のある十分な時間としてシフトする数を 要求する半分のビット数にセットすることをお奨めします。 SPI バスからのポーリングと割込ドライブの読込みと割込動作 FIFO 読込レジスタ FIFO ステータスビットについての説明は“Status Register”を参照してください。 Bit[3～2] － FIFO シフトスタート条件：これら Bit では FIFO がデータをシフトし始める条件をセットします。表 10 はスタート条件になります。Receiver Control Register の有効データ設定を参照してください。 表 10． シフトスタート条件 FIFST1 FIFST0 有効データ 0 0 同期ワード 0 1 有効データと同期ワード 1 0 連続シフト 1 1 Bit[1] － 同期パターン FIFO シフト有効：この Bit をセットした時、FIFO は上記の Bit[3～2]で設定した FIFO シフトスタート条件を検知した時に、FIFO は データをシフトし始めます。この Bit がクリアされると FIFO シフトが止まり、FIFO がリセットします。一旦クリアし、再度セットするだけで再開しま す。 Bit[0] － FIFO 有効：この Bit をセットした時、内部データ FIFO を有効にします。もしデータ FIFO が有効の場合、DATA/nFSEL ピン（6 番）を”Low”にしな ければなりません。FIFO は受信時にデータを格納するのに使用します。もし、FIFO がこのビットによって有効セットした時、6 番ピンは nFSEL に なり、7 番ピンは FINT になります。 ※推奨する FIFO 読込方法 受信 FIFO はアクセス待機中のデータに対しては nFSEL 選択ピン（6 番）と FINT 割込ピン（7 番）をモニタすることにより直接アクセスができます。各デ ータビットは SCK の立上り時にデータを取り込みます。参考のタイミングについては図 8 を参照してください。 nCS SCK SDO D7 D6 D5 D4 D3 D2 D1 D0 nFSEL nFINT 図 8．推奨する FIFO 読込方法のタイミング ※注：内部 FIFO は FIFO またはデータのエラーが起こる fXTAL/4 より高速にアクセスすることはできません。10MHz の水晶振動子の場合、 最大 SCK は 2.5MHz より遅くなります。 www.rfm.com （株）サーキットデザイン 22/37 RXC101 4/8/08 “Automatic Frequency Adjust Register” 自動周波数調整レジスタ [POR=C6F7h] Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 0 0 0 1 1 0 AUTO1 AUTO0 RNG1 RNG0 STRB ACCF OFFEN AFEN AFA（Automatic Frequency Adjust） Register 構成： ・ マニュアルまたは自動での周波数オフセット調整 ・ オフセット値の計算と”Status Register”への書き込み ・ 周波数オフセットの微調整 最適な接続を行うために、AFA（自動周波数調整）Register は周波数の調整範囲のコントロールと設定、受信機の周波数ロックを維持するためのモード の制御と設定をします。AFA はサンプルを開始するためのストローブ信号を自ら出すことによって外部 CPU からマニュアルでコントロールするか、自動動 作として設定します。また、AFA も送信周波数と受信周波数のオフセットを計算します。このオフセット値は”Status Register”に含まれ、正確で良いオフセ ット精度のレポートを確保するためには、AFA はステータスの読み込みをしている間は無効にしなければなりません。 Bit[15～8] － コマンドコード：これらの Bit は内部プロセッサにシリアルで送られるコマンドコードです。内部プロセッサはコマンドコードにより”Automatic Frequency Adjust Register”であることを認識します。 Bit[7～6] － モード選択：これらの Bit は自動で動作させるのかマニュアルで動作させるのかを選択します。マニュアル動作に設定すると、ストローブ信 号（Bit[3]を参照）が Register に書き込まれた時に RXC101 はサンプリングします。4 つの動作モードがあります。設定は下表 11 を参照く ださい。 表 11． 自動オフセットモード AUTO1 AUTO2 モード OFF 0 0 電源起動時に１度だけ実行 0 1 受信中のみオフセットを保持 1 0 VDI 状態にかかわらずオフセットを保持 1 1 モード動作 モード(0,1) － 回路はパワーアップ後一度だけ測定します。このことは、シングル接続で距離を最大にできます。 モード(1,0) － 有効データ検出（VDI）ピンが Low の時、受信状態が良好でないことを示し、”Offset Register”が自動的にクリアされます。いくつかの 異なる送信機から非常に近い周波数で受信する時にこの設定を使用してください。 モード(1,1) － この設定は一つの送信機から受信する場合にもっともよく使われます。調整されたオフセット値は VDI 信号の状態とは独立して保持 されます。 Bit[5～4] － 許容周波数オフセット：これらの Bit は送信周波数と受信周波数間の許容されるオフセット量を選択します。許容範囲は下表 12 のように指 定することができます。 表 12． 周波数オフセット範囲 RNG1 RNG0 制限無し 0 0 +15×fres/-16×fres 0 1 +7×fres/-8×fres 1 0 +3×fres/-4×fres 1 1 下記が各周波数バンドの調整分解能です： fres: 315MHz バンド ＝ 2.5kHz 433MHz バンド ＝ 2.5kHz 868MHz バンド ＝ 5kHz 916MHz バンド ＝ 7.5kHz www.rfm.com （株）サーキットデザイン 23/37 RXC101 4/8/08 “Automatic Frequency Adjust Register”（つづき） Bit[3] － マニュアル周波数調整ストローブ：この Bit はマニュアル周波数調整のサンプリングを開始するストローブ信号です。この Bit をセットした時、受 信された信号のサンプルは受信機の LO 信号と比較され、オフセットが計算されます。もし有効にされた場合、この値は”Offset Register” （Bit[1]を参照）に書き込まれ、PLL の周波数コントロールワードに加えられます。この Bit は他のサンプルを開始する前にリセットされなければ なりません。 Bit[2] － 高精度（ファイン）モード：この Bit をセットした時、周波数調整モードを高精度に切り換えます。このモードでは、処理時間が通常モードの２倍か かりますが、測定値の不安定さはかなり少なくなります。 Bit[1] － “Frequency Offset Register”有効：この Bit をセットした時、要求された搬送周波数に調整を行うために PLL の周波数コントロールワードに加え らたオフセットサンプルによって計算されたオフセット値を有効にします。 Bit[0] － オフセット周波数有効：この Bit をセットした時、このビットは RXC101 が自動周波数調整回路から取り込まれたサンプルによって計算されたオ フセット周波数を有効にします。 www.rfm.com （株）サーキットデザイン 24/37 RXC101 4/8/08 “Baseband Filter Register” ベースバンドフィルタレジスタ [POR=C42Ch] Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 1 1 0 0 0 1 0 0 Bit Bit Bit Bit Bit Bit Bit Bit 7 6 5 4 3 2 1 0 CRLK CRLC 1 FILT1 FILT0 DQLVL2 DQLVL1 DQLVL0 “Baseband Filter Register”の構成： ・ クロックリカバリロック制御 ・ ベースバンドフィルタタイプ、デジタルまたはアナログ RC ・ データ品質検知スレッショルドパラメータ Bit[15～8] － コマンドコード：これらの Bit は内部プロセッサにシリアルで送られるコマンドコードです。内部プロセッサはコマンドコードにより“Baseband Filter Register”であることを認識します。 Bit[7] － 自動クロックリカバリロック：この Bit をセットした時、自動で CR（クロックリカバリ）ロック制御を行うように設定します。この設定では、クロックリカ バリは「高速」モードで始まり、ロック後自動的に「低速」モードに切り替わります。「高速」、「低速」モードの詳細については Bit[6]の説明を参照 してください。 Bit[6] － マニュアルクロックリカバリロック制御：この Bit をセットした時、この Bit は CR ロックを「高速」モードで設定します。「高速」モードはクロック速度 の決定、さらにロックを行うのに少なくとも 6～8 ビットのプリアンブルが必要になります。この Bit をセットしない場合には、CR ロックを「低速」モ ードで設定します。「低速」モードはクロック速度の決定、さらにロックを行うのに少なくとも 12～16 ビットの少し長めのプリアンブルが必要になり ます。「低速」モードを使用する時にはより正確なビットタイミングが要求されます。データレートと CR の関係については”Data Rate Setup Register”を参照してください。 Bit[5] － 未使用：’1’を書いてください。 Bit[4～3] － フィルタータイプ： 表 13． フィルタ FILT1 FILT0 RSSI を OOK 変調に使用 0 0 デジタル 0 1 未使用 1 0 アナログ RC 1 1 RSSI を OOK 変調に使用：アナログ RSSI 出力信号は到来するデータの受信に使用します。デジタル RSSI はデータスライス使用しま す。”Receiver Control Register”の DRSSI パラメータを設定します。 デジタルフィルタ：デジタルフィルタはデジタルで構成された簡単な RC ローパスフィルタで、ヒステリシス付きのコンパレータに接続します。デジタ ルフィルタの時定数は、”Data Rate Setup Register”でセットされたビットレートに基づいて内部で自動的に計算されます。 アナログ RC ローパスフィルタ：ベースバンド信号は内部の 10kΩ抵抗を通して 7 番ピンに供給されます。ローパスのカットオフ周波数は 7 番ピン と GND の間に接続される外部コンデンサによってセットされます。ベースバンドコンデンサの容量はデータレートに応じて以下の式で計算します： CFILT = 1 / (30,000×データレート) Bit[2～0] － データ品質検知スレッショルド：スレッショルドパラメータは、ビットレートが周波数偏位に近い場合に良い信号品質の報告を得るには、デー タ品質検知を 4 より小さい値でセットしなければなりません。「データレート＜＜周波数偏位」の時、より大きなスレッショルドパラメータを使う ことができ、良好な信号品質を報告することができます。 www.rfm.com （株）サーキットデザイン 25/37 RXC101 4/8/08 “Frequency Setting Register” 周波数設定レジスタ [POR=A680h] Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 0 1 0 Freq11 Freq10 Freq9 Freq8 Freq7 Freq6 Freq5 Freq4 Freq3 Freq2 Freq1 Freq0 “Frequency Setting Register”は送信または受信のために選択されたバンド内で正確な周波数をセットします。それぞれのバンドには固定周波数または 周波数ホッピングで利用できる周波数範囲があります。それぞれのバンドで選択可能な周波数： 周波数バンド 最小値(MHz) 最大値(MHz) 周波数分解能 300MHz 310.24 319.75 2.5kHz 400MHz 430.24 439.75 2.5kHz 800MHz 860.48 879.51 5.0kHz 900MHz 900.72 929.27 7.5kHz Bit[15～12] － コマンドコード：これらの Bit は内部プロセッサにシリアルで送られるコマンドコードです。内部プロセッサはコマンドコードにより“Frequency Setting Register”であることを認識します。 Bit[11～0] － 周波数設定：これらのビットは受信の中心周波数をセットします。Bit[11～0]の値は 96～3903 の範囲の 10 進値にしなければなりません。 範囲外の値の場合は変更前の値が保持され、周波数の変更はされません。中心周波数 fc は下表 14 と下記方程式から計算します： ｆC=10×B1×(B0+fVAL/4000) MHz ここでの fVAL は Freq[11～0]の整数値で 96 < fVAL < 3903 表 14 を使って周波数バンドの選択をし、お望みのバンドの搬送周波数計算は上記の方程式で計算してください。 表 14． www.rfm.com （株）サーキットデザイン 周波数バンド B1 B0 315MHz 1 31 433MHz 1 43 868MHz 2 43 916MHz 3 30 26/37 RXC101 4/8/08 “Data Rate Setup Register” データレート設定レジスタ [POR=C823h] Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 0 0 1 0 0 0 PRE BITR6 BITR5 BITR4 BITR3 BITR2 BITR1 BITR0 “Data Rate Setup Register”の構成： ・ 受信機の Expected データレート ・ プリスケーラ ・ クロックリカバリのデータレートへの影響 Bit[15～8] － コマンドコード：これらの Bit は内部プロセッサにシリアルで送られるコマンドコードです。内部プロセッサはコマンドコードにより“Data Rate Setup Register”であることを認識します。 Bit[7] － プリスケーラ有効：この Bit をセットした時、プリスケーラを有効にします。プリスケーラを有効にすると Expected データレートよりも小さい値を得 ることができます。プリスケーラ値はおよそ 1/8 です。 Bit[6～0] － データレートパラメータ値：これらの Bit は Expected データレートを計算するための 7 ビットパラメータの 10 進値になります。Expected デー タレートを計算するには以下の公式をお使いください： DRexp(kbps)=10000／[29×(BITR[6～0]+1)×(1+PRE×7)] ここで BITR[6～0]は 10 進値の 0～127 になり、プリスケーラ（PRE）は’1’（on）または’0’(off)です。 与えられたビットレートから BITR[6～0]の 10 進値を計算するには以下の公式をお使いください： BITR[6～0]=10000／[29×（1+PRE×7）×DRexp]-1 ここで DRexp は Expected データレートで、PRE は上記で定めた値です。 プリスケーラ無しで定義可能なデータレート幅は 2.694kbps～344.828kbps です。プリスケーラ有りで定義可能なデータレート幅は 337bps～43.103kbps になります。 データレートをセットする時、低速のクロックリカバリモードではより正確なビットタイミングが要求されます。高速モードと低速モードの正確なデータレー トを計算するには以下をお使いください： Slow mode Acc = ΔBR/BR ＜ 1／（29×N） Fast mode = ΔBR/BR ＜ 3／（29×N） ここで N はデータストリームの中で 1 または 0 の最も長いと Expected 値になり、ΔBR は実際のデータレートとセットされたデータレートの差になります。 BR は BITR[6～0]でセットされた Expected データレートになります。 www.rfm.com （株）サーキットデザイン 27/37 RXC101 4/8/08 “Wake-up Timer Period Register” ウェイクアップタイマ期間レジスタ [POR=E196h] Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 R4 R3 R2 R1 R0 M7 M6 M5 M4 M3 M2 M1 M0 “Wake-up Timer Period Register”はウェイクアップ時間を RXC101 に設定します。ウェイクアップタイマ時間の設定後は、WKUPEN（”Configuration Register”の Bit 9）をクリアし、すべてのウェイクアップ周期の最後に設定しなければなりません。ウェイクアップタイマ時間を決める計算を行うには下式を お使いください： TWAKE = M[7～0]×2R[4～0] ここで M[7～0]は 10 進値で 0～255 になり、R[4～0]は 10 進値で 0～31 になります。 Bit[15～13] － コマンドコード：これらの Bit は内部プロセッサにシリアルで送られるコマンドコードです。内部プロセッサはコマンドコードにより“Wake-up Timer Period Register”であることを認識します。 Bit[12～8] － 指数関数：これらの Bit は上記方程式で使われる指数関数値を定めます。10 進値で 0～31 の間の値にしなければなりません。 Bit[7～0] － 乗数：これらの Bit は上記方程式で使われる乗数値を定めます。10 進値で 0～255 の間の値にしなければなりません。 www.rfm.com （株）サーキットデザイン 28/37 RXC101 4/8/08 ”Duty Cycle Set Register” Duty Cycle 設定レジスタ [POR=C80Eh] Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 0 0 1 0 0 0 DC6 DC5 DC4 DC3 DC2 DC1 DC0 DCEN ”Duty Cycle Register”は受信機の平均消費電流を減らすためにウェイクアップタイマと共に使うことができます。ウェイクアップタイマが IC をスリープモ ードから復帰させた時、受信機は信号があるかどうかのサンプリングを短い時間 ON し、その後スリープに戻る一連の動作を繰り返すように”Duty Cycle Register”を設定することができます。 Duty Cycle はウェイクアップタイマ乗数値の一部として計算のために使われます。Duty Cycle の計算式： Duty Cycle = ((D[6～0]×2)+1)/M×100 ここで M は“Wake-up Timer Period Register”の M[7～0]になります。 Bit[15～8] － コマンドコード：これらの Bit は内部プロセッサにシリアルで送られるコマンドコードです。内部プロセッサはコマンドコードにより”Duty Cycle Set Register”であることを認識します。 Bit[7～1] － Duty Cycle 乗数：これらの Bit は 10 進値で Duty Cycle またはウェイクアップタイマ後に RXC101 がスリープモードから復帰する受信機の ON 時間の計算に使われます。 Bit[0] － Duty Cycle モード有効：この Bit をセットした時、Duty Cycle を有効にします。 注記：このモードを動作させるには、受信機の”Power Management Register”の RXEN を無効（”Receiver Control Register”の RXEN Bit0 をクリア）にし、ウ ェイクアップタイマを有効（”Configuration Register”の WKUPEN Bit9 をセット） にしなければなりません。 www.rfm.com （株）サーキットデザイン 29/37 RXC101 4/8/08 ”Battery Detect Threshold and Clock Output Register” バッテリー検知スレッショルドとクロック出力レジスタ [POR=C200h] Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 1 0 0 0 0 1 0 CLK2 CLK1 CLK0 LBD4 LBD3 LBD2 LBD1 LBD0 ”Battery Detect Threshold and Clock Output Register”の構成： ・ ローバッテリーの検知スレッショルド ・ 出力クロック周波数 ローバッテリースレッショルドは以下の式を用いて 2.2V～5.3V までプログラム可能です。 VT = (LBD[4～0]／10)＋2.2(V) ここで LBD[4～0]は 0～31 の 10 進値になります。 Bit[15～8] － コマンドコード：これらの Bit は内部プロセッサにシリアルで送られるコマンドコードです。内部プロセッサはコマンドコードにより”Battery Detect Threshold and Clock Output Register”であることを認識します。 Bit[7～5] － クロック出力周波数：これらの Bit は外部ホスト CPU を動作するためのオンボードクロックの出力周波数を設定します。下表 15 を参照してく ださい。 表 15． 出力クロック周波数(MHz) CLK2 CLK1 CLK0 1 0 0 0 1.25 0 0 1 1.66 0 1 0 2 0 1 1 2.5 1 0 0 3.33 1 0 1 5 1 1 0 10 1 1 1 クロック出力は”Power Management Register”の CLKEN の Bit[0]をセットすると有効になり、このビットを解除すると無効になります。 Bit[4～0] － ローバッテリー検知値：これらの Bit は 10 進値で、バッテリー検知スレッショルド電圧として上式の計算に使われます。バッテリーレベルがこ のスレッショルドより 50mV 低下した時、”Status Register”内の LBD Bit[5]がセットされ、バッテリーレベルがプログラムされたスレッショルド 以下になったことを示します。リチウム電池のような敏感な放電をするバッテリーの監視に役立ちます。 ローバッテリー検知は”Configuration Register”の LBDEN Bit[10]をセットすると有効になり、この Bit を解除すると無効になります。 www.rfm.com （株）サーキットデザイン 30/37 RXC101 4/8/08 ５．定格値 絶対最大定格値 記号 項目 注記 最小 最大 単位 VDD 電源電圧（＋） -0.5 6 V Vin ピン電圧 -0.5 Vdd+0.5 V Iin VDD と VSS 以外の入力電流 -25 25 mA ESD 人体模型での静電放電電圧 Tstg 保存温度 Tlead 鉛温度（はんだ付け、10 秒以内） 1000 V 125 ℃ 260 ℃ 最小 最大 単位 -55 推奨動作規格 記号 項 目 注記 VDD 電源電圧 2.2 5.4 V Top 動作温度（周辺環境） -40 85 ℃ 注１：最小値 VDD-1.5V は 1.2V 以下にならないこと。 注２：最大値 VDD+1.5V は 5.5V 以上を超えないこと。 ６．DC 電気特性 （最大／最小値は推奨動作範囲の Vdd=2.2～5.4V で有効です。標準条件：Top=27℃,Vdd=3.0V） デジタル I/O 項 記号 目 消費電流 スリープ電流 待機電流 ローバッテリー電圧検知器消費電流 ウェイクアップタイマ消費電流 ローバッテリー検知スレッショルド 注記 制限値 最小 Idd 単位 標準 最大 8 13 8 14 9 15 10 17 Is 0.15 315MHz バンド mA 全てのブロックを無効 mA 発振器とバースバンド有効 3 0.5 μA IWUT 1.5 μA 2.2 5.3 ±75 デジタル入力 LOW レベル Vil デジタル入力 HIGH レベル 868MHz バンド μA IVD Vlb 433MHz バンド 916MHz バンド IIDLE ローバッテリー検知精度 3.5 テスト状態 V 0.1V 間隔でプログラム可能 mV 0.3×Vdd V Vih 0.7×Vdd デジタル入力最小電流 Iil -1 1 μA Vil = 0V デジタル入力最大電流 Iih -1 1 μA Vih = Vdd,Vdd = 5.4V デジタル出力 LOW レベル Vol 0.4 V Iol = 2mA デジタル出力 HIGH レベル Voh V Ioh = -2mA デジタル入力静電容量 2 pF デジタル出力立上り／立下り時間 10 ns www.rfm.com （株）サーキットデザイン V Vdd-0.4 Load =15pF 31/37 RXC101 4/8/08 ７．AC 電気特性 （最大／最小値は推奨動作範囲の Vdd=2.2～5.4V で有効です。標準条件：Top=27℃,Vdd=3.0V） 受信機 項 記号 制限値 注記 目 最小 最大入力電力 0 標準 単位 最大 dBm -112 受信機感度 dBm -105 -104 RF 入力インピーダンス（正、差動） RF 入力バイアス Ω 1 4 受信機帯域幅 FSK ビットレート Vcc-0.9 V 67 400 kHz 0.6 115 256 1 kbps kbpa -46 IIP3 帯域内干渉 （キャリア:-85dBm,1MHz オフセット,CW） dBm -51 デジタルフィルタ アナログフィルタ RSSIcap=1000pF, 外部コンパレータ使用 433MHz バンド 868MHz バンド -55 916MHz バンド -15 315MHz バンド IIP 帯域外干渉 -15 （キャリア:-85dBm,10MHz オフセット,CW） -25 dBm -20 RSSI 出力 LNA 利得(0dB,-14dB) 315MHz バンド -46 3 868MHz バンド pF Vcc-0.6 OOK ビットレート 433MHz バンド 916MHz バンド 250 RF 入力容量 LNA 最大利得 315MHz バンド -110 2 テスト状態 350 62K RSSI 精度 ±5 RSSI ダイナミックレンジ 46 RSSI プログラム可能なスレッショルド間隔 6 868MHz バンド 916MHz バンド 1000 RSSI 出力インピーダンス 433MHz バンド mV Ω dB dB RSSI 信号は入力信号がプログ デジタル RSSI 応答時間 500 μs ラムされた制限値を上回った場 合に high になります。 RSSIcap=5nF 315MHz バンド スプリアス輻射(@Pmax) < 95 dBc 433MHz バンド 868MHz バンド 916MHz バンド AFA ロック範囲 0.8×Δdev kHz Δdev = FSK 変調度 注記： １－ 他の水晶周波数を使うこともできます。ただし、IC 内の全ての機能（ウェイクアップタイマ、出力クロック、データレート、クロックリカ バリ・・・）は基準周波数や基準に従います。 ２－ BW=67kHz、データレート=1.2kbps、デジタルフィルタ、BER=10-3 ３－ FCC Class 2 Blocking ４－ Vcc = 2.2～5.4V www.rfm.com （株）サーキットデザイン 32/37 RXC101 4/8/08 AC 電気特性 － 続き （最大／最小値は推奨範囲の Vdd=2.2～5.4V で有効です。標準条件：Top=27℃,Vdd=3.0V） タイミング 項 記号 注記 目 制限値 最小 標準 内部 POR タイムアウト 項 記号 注記 FREF 1 目 PLL 基準周波数 ms Vdd が終端で 90%時 1 ms 30 秒毎に調整時 制限値 単位 最小 標準 最大 8 10 12 PLL ロック時間 20 PLL スタート時間 テスト状態 最大 100 ウェイクアップタイマクロック周期 PLL 特性 単位 250 テスト状態 MHz μs 1kHz 以内、10MHz 間隔 μs 水晶振動子動作時でスリープか らの時間 水晶負荷静電容量 CL 8.5 水晶発振器起動時間 周波数範囲(W/ 10MHz 基準水晶) www.rfm.com （株）サーキットデザイン 16 pF 5 ms 310.24 319.75 430.24 439.75 860.48 879.51 900.72 929.27 0.5pF 間隔でプログラム可能、 許容値±10% 水晶 ESR < 100Ω 315MHz バンド (2.5kHz 間隔) MHz 433MHz バンド (2.5kHz 間隔) 868MHz バンド (5.0kHz 間隔) 916MHz バンド (7.5kHz 間隔) 33/37 RXC101 4/8/08 ８．受信機測定結果 すべてのデータレートは10-3BERを基準にしています。感度測定値はP5の図１の一般的なアプリケーション回路から得た結果で、7～8ページで提案 したレイアウトになります。 www.rfm.com （株）サーキットデザイン 34/37 RXC101 4/8/08 www.rfm.com （株）サーキットデザイン 35/37 RXC101 4/8/08 IPC/JEDEC J-STD-020C リフロープロファイル 機能一覧 スズ-鉛 共晶 ASSY 鉛フリーASSY 平均立上げ角度（Tsmax から Tp まで） 最大 3℃/秒 最大 3℃/秒 100℃ 150℃ 150℃ 200℃ 60～120 秒 60～180 秒 - 温度（TL） 183℃ 217℃ - 時間（tL） 60～150 秒 60～150 秒 表 4.1 を参照 表 4.2 を参照 10～30 秒 20～40 秒 最大 6℃/秒 最大 6℃/秒 最大 6 分 最大 8 分 プリヒート - 最低温度（Tsmin） - 最高温度（Tsmax ） - 時間（Tsmin から Tsmax まで） リフローゾーン ピーク温度（Tp） ±5℃以内のピーク温度時間（tp） 立下り角度 25℃からピーク温度までの時間 注：すべての温度は IC の上部、パッケージ体表面で測定しています。 tP TP 臨界域 TLからTP 立上り 温度 TL tL TSmax TSmin 立下り ts プリヒート 25 t 25℃ からピークまで 時間 IPC-020c-5-1 www.rfm.com （株）サーキットデザイン 36/37 RXC101 4/8/08 9.0 パッケージ寸法 － 6.4×5mm 16 ピン TSSOP パッケージ （全ての値は mm 単位） A C B 0.20 F D G E R1 R Gauge Plane L 0.25 L1 記号 ミリ寸法 最小 通常 最大 最小 通常 最大 A 4.30 4.40 4.50 0.169 0.173 0.177 B 4.90 5.00 5.10 0.193 0.197 0.201 C D 6.40 BSC. 0.19 E F 注：仕様は通知なしに変更されることがあります。 このデータシートは RFM 社の RXC101 4/8/08 のマニュ アルを参考に（株）サーキットデザインが翻訳したものです。 誤訳・脱字等がある場合があります。 必ず RFM 社のデータシートをご確認ください。 RFM 社及び当社に許可を得ずに複製、改変、アップロー ド、掲載、送信、頒布、販売、出版等を行うことを禁止しま す。 www.rfm.com （株）サーキットデザイン インチ寸法 0.30 0.007 1.05 0.031 0.65BSC. 0.80 0.90 G L 0.252 BSC. 0.012 0.026 BSC. 0.035 1.20 0.50 L1 0.60 0.75 0.041 0.47 0.020 1.00 REF. 0.024 0.030 0.39 REF. R 0.09 0.004 R1 0.09 0.004 θ1 0 8 0 8 θ2 12 REF. 12 REF. θ3 12 REF. 12 REF. 37/37 RXC101 4/8/08