20V、300mA、低ノイズのCMOS LDO

by user

on 28 марта 2017

Category: Documents

>> Downloads: 3

views

Report

Comments

Description

Download 20V、300mA、低ノイズのCMOS LDO

Transcript

20V、300mA、低ノイズのCMOS LDO

日本語参考資料
最新版英語データシートはこちら
20 V、300 mA、低ノイズの
CMOS LDO
ADP7102
データシート
代表的なアプリケーション回路
特長
アプリケーション
ノイズに敏感なアプリケーションに対するレギュレーション:
ADC 回路、DAC 回路、高精度アンプ、高周波発振器、クロ
ック、PLL
通信およびインフラストラクチャ
医用および健康管理
工業用および計装機器
VIN = 8V
CIN +
1µF
VIN
VOUT
VOUT = 5V
+ COUT
1µF
SENSE
ON
OFF
R1
100kΩ
R2
100kΩ
RPG
100kΩ
EN/
UVLO
PG
PG
09506-001
GND
図 1. 5 V 固定出力電圧の ADP7102
VIN = 8V
CIN +
1µF
VIN
VOUT
ADJ
ON
R3
100kΩ
OFF
R4
100kΩ
R1
40.2kΩ
R2
13kΩ
EN/
UVLO
PG
VOUT = 5V
+ COUT
1µF
RPG
100kΩ
PG
GND
09506-002
入力電圧範囲: 3.3 V～20 V
最大出力電流: 300 mA
低ノイズ:固定出力バージョンで 15 μV rms
PSRR 性能: 10 kHz、VOUT = 3.3 V で 60 dB
逆電流保護機能
低ドロップアウト電圧: 300 mA 負荷で 200 mV
初期精度: ±0.8%
ライン、負荷、温度に対して高精度: −2%、+1%
低静止電流: VIN = 5 V、300 mA 負荷で IGND = 750 μA
低シャットダウン電流: VIN = 12 V で 40 µA
小型の 1 µF セラミック出力コンデンサで安定
7 種類の固定出力電圧オプション: 1.5 V、1.8 V、2.5 V、3 V、
3.3 V、5 V、9 V
1.22 V～VIN – VDO の範囲で出力調整可能
フォールドバック電流制限機能と熱過負荷保護機能
ユーザ設定可能な高精度 UVLO/イネーブル
パワーグッド・インジケータ
8 ピン LFCSP または 8 ピン SOIC パッケージを採用
図 2.5 V 調整可能出力電圧の ADP7102
概要
ADP7102 は 3.3 V～20 V で動作し、最大 300 mA の出力電流を
持つ低ドロップアウト CMOS リニア・レギュレータです。この
高入力電圧の LDO は、19 V～1.22 V の電源電圧で動作する高性
能アナログ回路とミックスド・シグナル回路に最適です。この
デバイスは当社独自の最新アーキテクチャを採用し、高い電源除
去比と低ノイズを提供し、小型の 1 µF セラミック出力コンデン
サを使うだけで、優れたライン過渡応答と負荷過渡応答を実現
します。
ADP7102 には 7 種類の固定出力電圧オプションと調整可能なバ
ージョンがあり、調整可能なバージョンでは、外付け分割抵抗
を使って 1.22 V～VIN − VDO の出力電圧範囲が可能です。
Rev. A
ADP7102 の出力ノイズ電圧は 15 μV rms で、出力電圧に依存し
ません。デジタルのパワーグッド表示出力を使うと、電源シス
テム・モニタに出力電圧の状態をチェックさせることができま
す。ユーザ設定可能な高精度低電圧ロックアウト機能を使うと、
複数の電源のシーケンシングが可能になります。
ADP7102 は、8 ピンの 3 mm × 3 mm LFCSP パッケージまたは 8
ピンの SOIC パッケージを採用しています。LFCSP は非常に小
型なソリューションを提供し、小型なロー・プロファイル・フ
ットプリントで最大 300 mA の出力電流を必要とするアプリケ
ーションに対して優れた熱性能も提供します。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2011 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADP7102
データシート
目次
特長 ................................................................................................... 1
動作原理 .......................................................................................... 17
アプリケーション ............................................................................ 1
アプリケーション情報................................................................... 18
代表的なアプリケーション回路 ..................................................... 1
コンデンサの選択....................................................................... 18
概要 ................................................................................................... 1
設定可能な低電圧ロックアウト(UVLO) .................................. 19
改訂履歴 ........................................................................................... 2
パワーグッド表示機能 ............................................................... 20
仕様 ................................................................................................... 3
調整可能な ADP7102 のノイズ削減.......................................... 20
入力コンデンサと出力コンデンサの推奨仕様.......................... 4
電流制限および熱過負荷保護 ................................................... 21
絶対最大定格.................................................................................... 5
熱に対する考慮事項................................................................... 21
熱データ........................................................................................ 5
プリント回路ボード・レイアウトでの考慮事項 ........................ 24
ESD の注意 ................................................................................... 5
外形寸法 .......................................................................................... 25
ピン配置およびピン機能説明......................................................... 6
オーダー・ガイド....................................................................... 26
代表的な性能特性 ............................................................................ 7
改訂履歴
11/11—Rev. 0 to Rev. A
Changes to Figure 50 .........................................................................14
10/11—Revision 0: Initial Version
Rev. A
－ 2/26 －
ADP7102
データシート
仕様
特に指定がない限り、VIN = (VOUT + 1 V)または 3.3 V (いずれか大きい方)、EN = VIN、IOUT = 10 mA、CIN = COUT = 1 µF、TA = 25°C。
表 1.
Parameter
INPUT VOLTAGE RANGE
Symbol
VIN
Conditions
OPERATING SUPPLY CURRENT
IGND
IOUT = 100 µA, VIN = 10 V
IOUT = 100 µA, VIN = 10 V, TJ = −40°C to +125°C
IOUT = 10 mA, VIN = 10 V
IOUT = 10 mA, VIN = 10 V, TJ = −40°C to +125°C
IOUT = 150 mA, VIN = 10 V
IOUT = 150 mA, VIN = 10 V, TJ = −40°C to +125°C
IOUT = 300 mA, VIN = 10 V
IOUT = 300 mA, VIN = 10 V, TJ = −40°C to +125°C
400
EN = GND, VIN = 12 V
EN = GND, VIN = 12 V, TJ = −40°C to +125°C
40
EN = GND, VIN = 0 V, VOUT = 20 V
EN = GND, VIN = 0 V, VOUT = 20 V, TJ = −40°C to +125°C
0.3
SHUTDOWN CURRENT
INPUT REVERSE CURRENT
OUTPUT VOLTAGE ACCURACY
Fixed Output Voltage Accuracy
Adjustable Output Voltage
Accuracy
IGND-SD
IREV-INPUT
VOUT
VADJ
Min
3.3
1.196
−0.015
ADJ INPUT BIAS CURRENT
ADJI-BIAS
SENSE INPUT BIAS CURRENT
SENSEI-BIAS
1 mA < IOUT < 300 mA, VIN = (VOUT + 1 V) to 20 V,
ADJ connected to VOUT
1 mA < IOUT < 300 mA, VIN = (VOUT + 1 V) to 20 V,
SENSE connected to VOUT, VOUT = 1.5 V
DROPOUT VOLTAGE2
VDROPOUT
START-UP TIME3
tSTART-UP
CURRENT-LIMIT THRESHOLD4
ILIMIT
PG OUTPUT LOGIC LEVEL
PG Output Logic High
PG Output Logic Low
PGHIGH
PGLOW
PG OUTPUT THRESHOLD
Output Voltage Falling
Output Voltage Rising
PGFALL
PGRISE
THERMAL SHUTDOWN
Thermal Shutdown Threshold
TSSD
Thermal Shutdown Hysteresis
PROGRAMMABLE EN/UVLO
UVLO Threshold rising
UVLO Threshold falling
UVLO Hysteresis Current
Enable Pulldown Current
Rev. A
UVLOHYS
I EN-IN
µA
µA
5
µA
µA
+0.8
+1
%
%
1.23
V
1.232
V
+0.015
%/V
%/A
%/A
0.2
1.0
10
nA
1
μA
20
VOUT = 5 V
800
40
100
175
200
325
450
575
TJ rising
3.3 V ≤ V IN ≤ 20 V, TJ = −40°C to +125°C
3.3 V ≤ V IN ≤ 20 V, TJ = −40°C to +125°C, 10 kΩ in
series with enable pin
VEN > 1.25 V, TJ = −40°C to +125°C
EN = VIN
－ 3/26 －
mV
mV
mV
mV
mV
mV
µs
750
mA
0.4
V
V
1.0
TSSD-HYS
UVLORISE
UVLOFALL
1.22
IOUT = 10 mA
IOUT = 10 mA, TJ = −40°C to +125°C
IOUT = 150 mA
IOUT = 150 mA, TJ = −40°C to +125°C
IOUT = 300 mA
IOUT = 300 mA, TJ = −40°C to +125°C
IOH < 1 µA
IOL < 2 mA
75
1250
750
1 mA < IOUT < 300 mA, VIN = (VOUT + 1 V) to 20 V,
TJ = −40°C to +125°C
VIN = (VOUT + 1 V) to 20 V, TJ = −40°C to +125°C
IOUT = 1 mA to 300 mA
IOUT = 1 mA to 300 mA, TJ = −40°C to +125°C
1400
1050
650
1.21
Unit
V
µA
µA
µA
µA
µA
µA
µA
µA
450
–0.8
–2
∆VOUT/∆VIN
∆VOUT/∆IOUT
Max
20
900
IOUT = 10 mA
1 mA < IOUT < 300 mA, VIN = (VOUT + 1 V) to 20 V,
TJ = −40°C to +125°C
IOUT = 10 mA
LINE REGULATION
LOAD REGULATION1
Typ
−9.2
−6.5
%
%
150
°C
15
°C
1.18
1.23
1.13
1.28
V
V
7.5
9.8
500
12
µA
nA
ADP7102
データシート
Parameter
INPUT VOLTAGE
Start Threshold
Shutdown Threshold
Hysteresis
Symbol
Conditions
Min
VSTART
VSHUTDOWN
TJ = −40°C to +125°C
TJ = −40°C to +125°C
2.45
OUTPUT NOISE
OUTNOISE
10 Hz to 100 kHz, VIN = 5.5 V, VOUT = 1.8 V
10 Hz to 100 kHz, VIN = 6.3 V, VOUT = 3.3 V
10 Hz to 100 kHz, VIN = 8 V, VOUT = 5 V
10 Hz to 100 kHz, VIN = 12 V, VOUT = 9 V
10 Hz to 100 kHz, VIN = 5.5 V, VOUT = 1.5 V,
adjustable mode
10 Hz to 100 kHz, VIN = 12 V, VOUT = 5 V,
adjustable mode
10 Hz to 100 kHz, VIN = 18 V, VOUT = 15 V,
adjustable mode
30
µV rms
65
µV rms
100 kHz, VIN = 4.3 V, VOUT = 3.3 V
50
dB
100 kHz, VIN = 6 V, VOUT = 5 V
10 kHz, VIN = 4.3 V, VOUT = 3.3 V
10 kHz, VIN = 6 V, VOUT = 5 V
100 kHz, VIN = 3.3 V, VOUT = 1.8 V, adjustable mode
100 kHz, VIN = 6 V, VOUT = 5 V, adjustable mode
100 kHz, VIN = 16 V, VOUT = 15 V, adjustable mode
10 kHz, VIN = 3.3 V, VOUT = 1.8 V, adjustable mode
10 kHz, VIN = 6 V, VOUT = 5 V, adjustable mode
10 kHz, VIN = 16 V, VOUT = 15 V, adjustable mode
50
60
60
50
60
60
60
80
80
dB
dB
dB
dB
dB
dB
dB
dB
dB
POWER SUPPLY REJECTION
RATIO
PSRR
Typ
Max
Unit
3.2
250
V
V
mV
15
15
15
15
18
µV rms
µV rms
µV rms
µV rms
µV rms
1
1 mA と 300 mA 負荷を使用した端点計算を使用。 1 mA 以下の負荷に対する負荷レギュレーション性能(typ)については図 6 を参照してください。
ドロップアウト電圧は、入力電圧を公称出力電圧に設定したときの入力電圧―出力電圧間の電位差として定義されます。これは、3.0 V を超える出力電圧に対しての
み適用されます。
3
スタートアップ時間は、EN の立ち上がりエッジから VOUT が公称値の 90%になるまでの時間として定義されます。
4
電流制限スレッショールドは、出力電圧が規定 typ 値の 90%に低下する電流値として定義されます。例えば、5.0 V 出力電圧の電流制限値は、出力電圧が 5.0 V の
90%すなわち 4.5 V に低下する電流値として定義されます。
2
入力コンデンサと出力コンデンサの推奨仕様
表 2.
Parameter
Minimum Input and Output Capacitance1
Capacitor ESR
1
Symbol
CMIN
RESR
Conditions
TA = −40°C to +125°C
TA = −40°C to +125°C
Min
0.7
0.001
Typ
Max
0.2
Unit
µF
Ω
最小入力容量と最小出力容量は、全動作範囲で 0.7 µF より大きい必要があります。最小容量規定値を確実に満たすようにするため、デバイス選択時にアプリケーシ
ョンの全動作範囲を考慮する必要があります。 X7R タイプと X5R タイプのコンデンサの使用が推奨されます。Y5V コンデンサと Z5U コンデンサはすべての LDO に
推奨できません。
Rev. A
－ 4/26 －
ADP7102
データシート
絶対最大定格
の他の情報については、http://www.analog.com/jp で提供するア
プリケーション・ノート AN-617「MicroCSP™ウェーハレベ
ル・チップスケール・パッケージ」（和文 Rev.B / 最新版は英文
をご覧ください）を参照してください。
表 3.
Parameter
VIN to GND
VOUT to GND
EN/UVLO to GND
PG to GND
SENSE/ADJ to GND
Storage Temperature Range
Operating Junction Temperature Range
Operating Ambient Temperature Range
Soldering Conditions
Rating
–0.3 V to +22 V
–0.3 V to +20 V
–0.3 V to VIN
–0.3 V to VIN
–0.3 V to VOUT
–65°C to +150°C
–40°C to +125°C
–40°C to +85°C
JEDEC J-STD-020
ΨJB はジャンクション―ボード間サーマル・キャラクタライゼー
ション・パラメータであり、単位は°C/W です。パッケージの
ΨJB は、4 層ボードを使ったモデルと計算に基づいています。
JESD51-12「Guidelines for Reporting and Using Electronic Package
Thermal Information」には、サーマル・キャラクタライゼーショ
ン・パラメータは熱抵抗と同じではないと記載されています。
ΨJB は、熱抵抗 θJB の場合のように 1 つのパスではなく、複数の
サーマル・パスを経由して流れる成分を表します。したがって、
ΨJB サーマル・パスには、パッケージ上面からの対流、パッケー
ジからの放射、実際のアプリケーションで ΨJB を有効にしてい
るファクタが含まれます。最大ジャンクション温度(TJ)は、次式
を使ってボード温度(TB)と消費電力(PD)から計算されます。
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
TJ = TB + (PD × ΨJB)
ΨJB の詳細については、JESD51-8 と JESD51-12 を参照してくださ
い。
熱データ
熱抵抗
絶対最大定格は、組み合わせではなく個別に適用されます。ジ
ャンクション温度制限値を超えると ADP7102 は損傷を受けるこ
とがあります。周囲温度をモニタしても、TJ が規定温度範囲内
にあることを保証できません。消費電力が大きくかつ熱抵抗が
大きいアプリケーションでは、最大周囲温度を下げる必要があ
ります。
θJA と ΨJB はワーストケース条件で規定。すなわち表面実装パッ
ケージの場合、デバイスを回路ボードにハンダ付けした状態で
規定。θJC は上部にヒートシンクが付いた表面実装パッケージの
パラメータです。θJC はここでは参考のために示してあります。
中程度の消費電力で、PCB の熱抵抗が低いアプリケーションで
は、ジャンクション温度が規定値内にある限り、最大周囲温度
はこの最大値を超えても問題はありません。デバイスのジャン
クション温度(TJ)は、周囲温度(TA)、デバイス消費電力(PD)、パ
ッケージのジャンクション―周囲間熱抵抗(θJA)に依存します。
Package Type
表 4.熱抵抗
Unit
17.2
°C/W
8-Lead SOIC
48.5
58.4
31.3
°C/W
ESD の注意
最大ジャンクション温度(TJ)は、次式を使って周囲温度(TA)と消
費電力(PD)から計算されます。
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
TJ = TA + (PD × θJA)
パッケージのジャンクション/周囲間の熱抵抗(θJA)は、4 層ボー
ドを使用したモデルと計算に基づいています。ジャンクション/
周囲間の熱抵抗は、アプリケーションとボード・レイアウトに強
く依存します。最大消費電力が大きいアプリケーションでは、
ボードの熱デザインに注意が必要です。θJA 値は、PCB の材料、
レイアウト、環境条件に依存して変化します。θJA の規定値は、
4 インチ×3 インチの 4 層回路ボードに基づいています。ボード
構造については JESD51-7 と JESD51-9 を参照してください。そ
Rev. A
θJC
27.1
ΨJB
8-Lead LFCSP
θJA
40.1
－ 5/26 －
ADP7102
データシート
ピン配置およびピン機能説明
8 VIN
GND 3
TOP VIEW
(Not to Scale)
NC 4
VOUT 1
7 PG
SENSE/ADJ 2
5 EN/UVLO
NOTES
1. NC = NO CONNECT. DO NOT CONNECT TO
THIS PIN.
2. IT IS HIGHLY RECOMMENDED THAT THE
EXPOSED PAD ON THE BOTTOM OF THE
PACKAGE BE CONNECTED TO THE GROUND
PLANE ON THE BOARD.
8
ADP7102
VIN
PG
TOP VIEW
GND 3 (Not to Scale) 6 GND
5 EN/UVLO
NC 4
6 GND
7
NOTES
1. NC = NO CONNECT. DO NOT CONNECT TO
THIS PIN.
2. IT IS HIGHLY RECOMMENDED THAT THE
EXPOSED PAD ON THE BOTTOM OF THE
PACKAGE BE CONNECTED TO THE GROUND
PLANE ON THE BOARD.
09506-003
ADP7102
図 3.LFCSP パッケージ
09506-104
VOUT 1
SENSE/ADJ 2
図 4.ナロー・ボディ SOIC パッケージ
表 5.ピン機能の説明
ピン番号
記号
説明
1
VOUT
レギュレーションされた出力電圧。1 µF 以上のコンデンサで VOUT を GND へバイパスしてくださ
い。
2
SENSE/ADJ
検出(SENSE)。このピンは負荷側で実際の出力電圧を測定してそれを誤差アンプへ帰還します。
SENSE を実負荷のできるだけ近くに接続して、レギュレータ出力と負荷の間の IR 電圧降下の影響を
小さくしてください。この機能は固定電圧の場合です。
調整入力(ADJ)。外付けの抵抗分圧器により出力電圧を設定します。この機能は可変出力の場合で
す。
3
GND
グラウンド。
4
NC
このピンは接続しないでください。
5
EN/UVLO
イネーブル入力(EN)。EN をハイ・レベルにするとレギュレータがターンオンし、ロー・レベルにす
るとレギュレータがターンオフします。自動スタートアップの場合は、EN と VIN を接続します。
設定可能な低電圧ロックアウト(UVLO)。この設定可能な UVLO 機能を使う場合、上限と下限のスレ
ッショールドは設定抵抗により決定されます。
6
GND
グラウンド。
7
PG
パワーグッド表示。このオープン・ドレイン出力には、VIN または VOUT へ接続した外付けプルア
ップ抵抗が必要です。デバイスが、シャットダウン、電流制限、サーマル・シャットダウンの場
合、またはデバイスが公称出力電圧の 90%を下回った場合、PG は直ちにロー・レベルになります。
パワーグッド機能を使用しない場合は、このピンをオープンにするかグラウンドに接続することが
できます。
8
VIN
レギュレータ入力電源。VIN と GND との間に 1 µF 以上のコンデンサを接続してバイパスしてくだ
さい。
EPAD
エクスポーズド・パッド。パッケージ底面に露出されているパッドです。EPAD は熱性能を強化
し、パッケージ内部で GND に電気的に接続されています。EPAD はボードのグラウンド・プレーン
に接続することが推奨されます。
Rev. A
－ 6/26 －
ADP7102
データシート
代表的な性能特性
特に指定がない限り、VIN = 5 V、VOUT = 3.3 V、IOUT = 1 mA、CIN = COUT = 1 µF、TA = 25°C。
3.35
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
800
700
GROUND CURRENT (µA)
3.33
VOUT (V)
900
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
3.31
3.29
600
500
400
300
200
3.27
100
–5°C
25°C
85°C
125°C
0
TJ (°C)
–40°C
–5°C
25°C
85°C
09506-007
–40°C
09506-004
3.25
125°C
TJ (°C)
図 5.ジャンクション温度対出力電圧
図 8.ジャンクション温度対グラウンド電流
700
3.35
600
GROUND CURRENT (µA)
VOUT (V)
3.33
3.31
3.29
500
400
300
200
3.27
10
100
1000
ILOAD (mA)
0
0.1
10
100
1000
20
ILOAD (mA)
図 9.負荷電流対グラウンド電流
図 6.負荷電流対出力電圧
900
3.35
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
800
700
GROUND CURRENT (µA)
3.33
VOUT (V)
1
09506-008
1
09506-005
3.25
0.1
09506-009
100
3.31
3.29
600
500
400
300
200
3.27
100
4
6
8
10
12
14
16
VIN (V)
18
20
0
09506-006
3.25
6
8
10
12
14
16
VIN (V)
図 7.入力電圧対出力電圧
Rev. A
4
図 10.入力電圧対グラウンド電流
－ 7/26 －
18
ADP7102
データシート
1200
100
80
60
40
1000
–25
0
25
50
75
100
125
TEMPERATURE (°C)
5.04
5.02
120
5.01
VOUT (V)
5.03
140
100
4.99
60
4.98
40
4.97
20
4.96
10
100
1000
ILOAD (mA)
3.30
3.40
3.50
3.60
3.70
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
5.00
80
4.95
09506-011
–40°C
–5°C
25°C
85°C
125°C
TJ (°C)
図 12.負荷電流対ドロップアウト電圧
図 15.ジャンクション温度対出力電圧、VOUT = 5 V
3.35
5.05
3.30
5.04
3.25
5.03
5.02
VOUT (V)
3.20
3.15
3.10
5.01
5.00
4.99
3.05
4.98
3.00
3.20
3.30
3.40
3.50
3.60
3.70
VIN (V)
4.96
4.95
0.1
09506-012
2.90
3.10
4.97
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
2.95
10
100
ILOAD (mA)
図 16.負荷電流対出力電圧、VOUT = 5 V
図 13.入力電圧対出力電圧(ドロップアウト時)
Rev. A
1
－ 8/26 －
1000
09506-015
DROPOUT (mV)
5.05
VOUT = 3.3V
TA = 25°C
1
3.20
図 14.入力電圧対グラウンド電流(ドロップアウト時)
160
0
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
VIN (V)
図 11.様々な入力電圧でのシャットダウン電流の温度特性
VOUT (V)
400
0
3.10
09506-010
0
–50
180
600
200
20
200
800
09506-013
120
GROUND CURRENT (µA)
140
SHUTDOWN CURRENT (µA)
1400
3.3V
4.0V
6.0V
8.0V
12.0V
20.0V
09506-014
160
ADP7102
データシート
900
5.05
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
5.04
700
GROUND CURRENT (µA)
5.03
5.02
5.00
4.98
600
500
400
300
200
4.97
100
4.96
6
8
10
12
14
16
18
20
VIN (V)
0
09506-016
4.95
900
800
8
10
12
14
16
18
20
VIN (V)
図 17.入力電圧対出力電圧、VOUT = 5 V
1000
6
09506-120
VOUT (V)
5.01
4.99
図 20.入力電圧対グラウンド電流、VOUT = 5 V
180
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
VOUT = 5V
TA = 25°C
160
GROUND CURRENT (µA)
140
600
500
400
120
100
80
300
60
200
40
100
20
–5°C
25°C
85°C
125°C
TJ (°C)
0
09506-118
–40°C
1
10
100
1000
ILOAD (mA)
図 18.ジャンクション温度対グラウンド電流、VOUT = 5 V
09506-017
DROPOUT (mV)
700
0
図 21.負荷電流対ドロップアウト電圧、VOUT = 5 V
700
5.05
600
5.00
500
4.95
4.90
400
VOUT (V)
GROUND CURRENT (µA)
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
800
300
4.85
4.80
200
4.75
4.70
1
10
100
1000
ILOAD (mA)
4.65
4.8
09506-119
0
0.1
5.0
5.1
VIN (V)
図 19.負荷電流対グラウンド電流、VOUT = 5 V
Rev. A
4.9
5.2
5.3
5.4
09506-018
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
100
図 22.入力電圧対出力電圧(ドロップアウト時)、VOUT = 5 V
－ 9/26 －
ADP7102
データシート
1.85
2500
1.83
VOUT (V)
1500
1000
1.81
1.79
500
–500
4.80
1.77
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
4.90
5.00
1.75
5.10
5.20
5.30
5.40
VIN (V)
2
8
10
12
14
16
18
20
図 26.入力電圧対出力電圧、VOUT = 1.8 V
900
1.85
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
800
700
GROUND CURRENT (µA)
VOUT (V)
6
VIN (V)
図 23.入力電圧対グラウンド電流(ドロップアウト時)
VOUT = 5 V
1.83
4
09506-022
0
09506-019
GROUND CURRENT (µA)
2000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
1.81
1.79
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
600
500
400
300
200
1.77
0
–40°C
–5°C
25°C
85°C
–40°C
09506-020
1.75
125°C
TJ (°C)
–5°C
25°C
85°C
125°C
TJ (°C)
09506-023
100
図 24.ジャンクション温度対出力電圧、VOUT = 1.8 V
図 27.ジャンクション温度対グラウンド電流、VOUT = 1.8 V
1.85
700
600
GROUND CURRENT (µA)
VOUT (V)
1.83
1.81
1.79
1.77
500
400
300
200
10
100
ILOAD (mA)
1000
0
0.1
1
10
100
1000
ILOAD (mA)
図 25.負荷電流対出力電圧、VOUT = 1.8 V
図 28.負荷電流対グラウンド電流、VOUT = 1.8 V
Rev. A
－ 10/26 －
09506-128
1
09506-021
100
1.75
0.1
ADP7102
データシート
1200
1000
GROUND CURRENT (µA)
5.08
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
5.07
5.06
5.05
VOUT (V)
800
600
5.04
5.03
5.02
400
5.01
5.00
200
4
6
8
10
12
14
16
18
20
VIN (V)
4.98
09506-129
2
5.06
2.0
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
5.05
VOUT (V)
10
12
14
16
18
20
図 32.入力電圧対出力電圧、VOUT = 5 V、調整可能
IOUT SHUTDOWN CURRENT (µA)
5.07
8
VIN (V)
図 29.入力電圧対グラウンド電流、VOUT = 1.8 V
5.08
6
09506-026
4.99
0
5.04
5.03
5.02
5.01
5.00
3.3V
4V
5V
6V
8V
10V
12V
15V
18V
20V
1.5
1.0
0.5
–40°C
–5°C
25°C
85°C
125°C
TJ (°C)
0
–40
09506-024
0
–10
5.07
–20
5.06
40
60
80
100
120
140
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–30
PSRR (dB)
5.05
VOUT (V)
20
図 33.逆入力電流の温度特性、VIN = 0 V、VOUT 差動電圧
5.08
5.04
5.03
5.02
–40
–50
–60
5.01
–70
5.00
–80
4.99
–90
10
100
1000
–100
09506-025
1
ILOAD (mA)
10
100
1k
10k
100k
FREQUENCY (Hz)
1M
10M
図 34.電源除去比の周波数特性、VOUT = 1.8 V、VIN = 3.3 V
図 31.負荷電流対出力電圧、VOUT = 5 V、調整可能
Rev. A
0
TEMPERATURE (°C)
図 30.ジャンクション温度対出力電圧、VOUT = 5 V、調整可能
4.98
0.1
–20
09506-027
4.98
09506-053
4.99
－ 11/26 －
ADP7102
データシート
–30
–40
–40
–50
–60
–70
–80
–80
–90
–90
10
100
1k
10k
100k
1M
10M
–100
10
0
–10
–20
0
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–40
PSRR (dB)
–30
–50
–60
–70
–80
–90
–90
1k
10k
100k
1M
10M
–100
10
09506-029
100
FREQUENCY (Hz)
0
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–40
PSRR (dB)
–30
–50
–60
1k
10k
100k
1M
10M
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–50
–60
–70
–70
–80
–80
–90
–90
1k
10k
100k
1M
10M
–100
10
09506-030
100
FREQUENCY (Hz)
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
図 40.電源除去比の周波数特性、VOUT = 5 V、VIN = 5.5 V
図 37.電源除去比の周波数特性、VOUT = 3.3 V、VIN = 3.8 V
Rev. A
100
–20
–40
10
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
図 39.電源除去比の周波数特性、VOUT = 5 V、VIN = 6 V
–30
–100
10M
FREQUENCY (Hz)
図 36.電源除去比の周波数特性、VOUT = 3.3 V、VIN = 4.3 V
–20
1M
–60
–80
0
100k
–50
–70
–10
10k
–20
–40
10
1k
図 38.電源除去比の周波数特性、VOUT = 5 V、VIN = 6.5 V
–30
–100
100
FREQUENCY (Hz)
図 35.電源除去比の周波数特性、VOUT = 3.3 V、VIN = 4.8 V
PSRR (dB)
–60
–70
FREQUENCY (Hz)
PSRR (dB)
–50
09506-031
PSRR (dB)
–30
–100
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–20
09506-028
PSRR (dB)
–20
–10
09506-032
–10
0
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
－ 12/26 －
09506-033
0
ADP7102
データシート
0
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–10
–20
–30
–30
–40
–40
PSRR (dB)
–20
–50
–60
–50
–60
–70
–70
–80
–80
–90
–90
–100
10
–100
10
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
09506-034
PSRR (dB)
–10
–10
1k
10k
100k
1M
10M
FREQUENCY (Hz)
図 41.電源除去比の周波数特性、VOUT = 5 V、VIN = 5.3 V
0
100
09506-037
0
図 44.電源除去比の周波数特性、VOUT = 5 V、VIN = 6 V
調整可能、ノイズ削減回路使用
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
0
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–10
–20
–20
–30
PSRR (dB)
PSRR (dB)
–30
–40
–50
–60
–40
–50
–60
–70
–70
–80
–80
–90
1k
10k
100k
1M
10M
FREQUENCY (Hz)
–100
0
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
図 42.電源除去比の周波数特性、VOUT = 5 V、VIN = 5.2 V
–10
図 45.ヘッドルーム電圧対電源除去比、100 Hz、VOUT = 5 V
0
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–20
–20
–30
–40
PSRR (dB)
PSRR (dB)
–30
–50
–60
–70
–50
–60
–80
–90
100
1k
10k
100k
1M
10M
09506-036
–90
FREQUENCY (Hz)
–100
0
0.25
0.50
0.75
1.00
HEADROOM VOLTAGE
図 43.電源除去比の周波数特性、VOUT = 5 V、VIN = 6 V 調整可能
Rev. A
–40
–70
–80
–100
10
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–10
－ 13/26 －
1.25
1.50
09506-039
0
09506-038
100
09506-035
–90
–100
10
図 46.ヘッドルーム電圧対電源除去比、1 kHz、VOUT = 5 V
ADP7102
データシート
0
10
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–10
3.3V
5V
5V ADJ
5V ADJ NR
–20
1
–40
µV/√Hz
PSRR (dB)
–30
–50
–60
0.1
–70
–80
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
0.01
10
09506-040
0
10k
100k
図 50.出力ノイズ・スペクトル密度
ILOAD = 10 mA、COUT = 1 μF
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–10
1k
FREQUENCY (Hz)
図 47.ヘッドルーム電圧対電源除去比、10 kHz、VOUT = 5 V
0
100
LOAD CURRENT
–20
PSRR (dB)
–30
–40
1
–50
–60
2
OUTPUT VOLTAGE
–70
–80
0
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
CH1 200mA Ω BW CH2 50mV
図 48.ヘッドルーム電圧対電源除去比、100 kHz、VOUT = 5 V
B
W
M 20µs
T 10.4%
A CH1
76mA
09506-044
–100
09506-041
–90
図 51.負荷過渡応答、CIN、COUT = 1 μF
ILOAD = 1 mA～300 mA、VOUT = 1.8 V、VIN = 5 V
30
LOAD CURRENT
25
1
NOISE (µV rms)
20
15
10
2
0.001
0.01
0.1
1
LOAD CURRENT (A)
CH1 200mA Ω BW CH2 50mV
図 49.負荷電流/出力電圧対出力ノイズ、COUT = 1 μF
Rev. A
B
W
M 20µs
T 10.2%
A CH1
168mA
図 52.負荷過渡応答、CIN、COUT = 1 μF
ILOAD = 1 mA～300 mA、VOUT = 3.3 V、VIN = 5 V
－ 14/26 －
09506-045
0.0001
09506-042
3.3V
1.8V
5V
5VADJ
5VADJ NR
5
0
0.00001
OUTPUT VOLTAGE
09506-043
–90
–100
ADP7102
データシート
LOAD CURRENT
INPUT VOLTAGE
1
OUTPUT VOLTAGE
2
OUTPUT VOLTAGE
2
B
W
M 20µs
T 10.2%
A CH1
216mA
CH1 1V
B
W
B
W
M 4µs
T 9.8%
A CH4
1.56V
図 55.ライン過渡応答、CIN、COUT = 1 μF
ILOAD = 300 mA、VOUT = 3.3 V
図 53.負荷過渡応答、CIN、COUT = 1 μF
ILOAD = 1 mA～300 mA、VOUT = 5 V、VIN = 7 V
INPUT VOLTAGE
INPUT VOLTAGE
OUTPUT VOLTAGE
2
CH2 10mV
09506-048
CH1 200mA Ω BW CH2 50mV
09506-046
1
OUTPUT VOLTAGE
2
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
1
09506-047
CH1 1V
CH1 1V
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
図 56.ライン過渡応答、CIN、COUT = 1 μF
ILOAD = 300 mA、VOUT = 5 V
図 54.ライン過渡応答、CIN、COUT = 1 μF
ILOAD = 300 mA、VOUT = 1.8 V
Rev. A
B
－ 15/26 －
09506-049
1
ADP7102
データシート
INPUT VOLTAGE
INPUT VOLTAGE
OUTPUT VOLTAGE
2
OUTPUT VOLTAGE
2
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
1
09506-050
CH1 1V
CH1 1V
INPUT VOLTAGE
OUTPUT VOLTAGE
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
09506-051
1
CH1 1V
図 58.ライン過渡応答、CIN、COUT = 1 μF
ILOAD = 1 mA、VOUT = 3.3 V
Rev. A
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
図 59.ライン過渡応答、CIN、COUT = 1 μF
ILOAD = 1 mA、VOUT = 5 V
図 57.ライン過渡応答、CIN、COUT = 1 μF
ILOAD = 1 mA、VOUT = 1.8 V
2
B
－ 16/26 －
09506-052
1
ADP7102
データシート
動作原理
ADP7102 は 3.3 V～20 V で動作し、最大 300 mA の出力電流を持
つ低静止電流低ドロップアウトのリニア・レギュレータです。
ADP7102 は、フル負荷での静止電流が 750 μA (typ)と小さいた
め、バッテリで動作するポータブル機器向けに最適です。シャ
ットダウン消費電流は室温で 40 μA (typ)です。
ADP7102 は 1 µF の小型セラミック・コンデンサを使用するよう
に最適化されているため、優れた過渡性能を提供します。
上昇します。帰還電圧がリファレンス電圧より高い場合は、
PMOS デバイスのゲート電位が高くなるので、通過する電流が
小さくなり、出力電圧が低下します。
ADP7102 には 1.8 V～9 V の 7 種類の固定出力電圧オプションと
調整可能なバージョンがあり、調整可能なバージョンでは、外
付け分圧器を使って 1.22 V～19 V の出力電圧範囲が可能です。
出力電圧は次式を使って設定することができます。
VOUT = 1.22 V(1 + R1/R2)
VIN
VOUT
VIN = 8V
SHORT-CIRCUIT,
THERMAL
PROTECT
PGOOD
PG
10µA
SHUTDOWN
VIN
R2
OFF
R3
ON 100kΩ
R4
100kΩ
EN/
UVLO
1.22V
REFERENCE
10µA
SHORT-CIRCUIT,
THERMAL
PROTECT
PGOOD
PG
09506-056
SENSE
1.22V
REFERENCE
図 61.調整可能出力電圧の内部ブロック図
内部的には、ADP7102 は、リファレンス電圧、誤差アンプ、帰
還抵抗分割、PMOS パス・トランジスタから構成されています。
出力電流は、誤差アンプから制御される PMOS パス・デバイス
を経由して供給されます。誤差アンプは、リファレンス電圧と
出力からの帰還電圧を比較して、その差を増幅します。帰還電
圧がリファレンス電圧より低い場合、PMOS デバイスのゲート
電位が低くなるので、通過する電流が大きくなり、出力電圧が
Rev. A
PG
ADP7102 では EN/UVLO ピンを使って、通常の動作状態で
VOUT ピンをイネーブル/ディスエーブルします。EN/UVLO が
ハイ・レベルのとき VOUT がターンオンし、EN がロー・レベ
ルのとき、VOUT がターンオフします。自動スタートアップの
場合は、EN/UVLO と VIN を接続することができます。
SHUTDOWN
EN/
UVLO
PG
RPG
100kΩ
R2 の値は 200 kΩ より小さくして、ADJ ピンの入力電流から発
生する出力電圧誤差を小さくする必要があります。例えば、R1
と R2 を各々200 kΩ とすると、出力電圧は 2.44 V になります。
25°C での ADJ ピン入力電流を 10 nA (typ)とすると、ADJ ピンの
入力電流から発生する出力電圧誤差は 2 mV すなわち 0.08%とな
ります。
VOUT
GND
R2
13kΩ
VOUT = 5V
+ COUT
1µF
図 62.調整可能出力電圧の代表的なアプリケーション図
図 60.固定出力電圧の内部ブロック図
VREG
R1
40.2kΩ
09506-055
GND
VIN
VOUT
ADJ
R1
SENSE
EN/
UVLO
CIN +
1µF
09506-057
VREG
GND
ADP7102 は、出力電圧が入力電圧より大きい場合にパス・エレ
メントを経由して逆向きに流れる電流を防止する逆電流保護回
路を内蔵しています。コンパレータにより入力電圧と出力電圧
の差を検出しています。入力電圧と出力電圧の差が 55 mV を上
回ると、PFET のボディが VOUT へ切り替えられて、ターンオフ
またはオープンになります。言い換えると、ゲートが VOUT に
接続されます。
－ 17/26 －
ADP7102
データシート
アプリケーション情報
出力コンデンサ
ADP7102 は、小型で省スペースのセラミック・コンデンサで動
作するようにデザインされていますが、実効直列抵抗(ESR)値に
注意すれば一般的に使用されているコンデンサで動作すること
もできます。出力コンデンサの ESR は、LDO 制御ループの安定
性に影響を与えます。ADP7102 の安定性のためには、0.2 Ω 以下
の ESR を持つ最小 1 µF のコンデンサの使用が推奨されます。負
荷電流の変化に対する過渡応答も出力容量の影響を受けます。
大きな値の出力容量を使用すると、負荷電流の大きな変化に対
する ADP7102 の過渡応答を向上させることができます。図 63
に、1 µF の出力容量値に対する過渡応答を示します。
図 64 に、0402 1 µF、10 V の X5R コンデンサについて容量対電
圧バイアス特性を示します。コンデンサの電圧安定性は、コン
デンサのサイズと電圧定格の影響を大きく受けます。一般に、
コンデンサのパッケージが大きいほど、または電圧定格が大き
いほど、優れた安定性を示します。X5R 誘電体の温度変動は、
−40°C～+85°C の温度範囲で約±15%であり、パッケージ・サイ
ズまたは電圧定格の関数になっていません。
1.2
1.0
CAPACITANCE (µF)
コンデンサの選択
LOAD CURRENT
0.8
0.6
0.4
0.2
0
2
OUTPUT VOLTAGE
0
2
4
6
8
VOLTAGE (V)
10
09506-059
1
図 64.電圧対容量特性
CH1 200mA Ω BW CH2 50mV
B
W
M 20µs
T 10.4%
A CH1
76mA
09506-058
式 1 を使うと、温度、部品許容誤差、電圧に対するコンデンサの
変動を考慮した、ワーストケース容量を求めることができます。
CEFF = CBIAS × (1 − TEMPCO) × (1 − TOL)
図 63.出力過渡応答、VOUT = 1.8 V、COUT = 1 µF
入力バイパス・コンデンサ
VIN ピンと GND の間に 1 µF のコンデンサを接続すると、特に
入力パターンが長いかソース・インピーダンスが高い場合に、
プリント回路ボード(PCB)のレイアウトに対する回路の感受性を
小さくすることができます。1 µF より大きい出力容量が必要な
場合は、出力容量に合わせて入力コンデンサを大きくすることが
推奨されます。
入力コンデンサと出力コンデンサの特性
最小容量と最大 ESR 条件を満たすかぎり、ADP7102 に任意の高
品質セラミック・コンデンサを使うことができます。セラミッ
ク・コンデンサは様々な誘電体を使って製造されて、各々は温
度と加えられる電圧に対して異なる動作をします。求められる
温度範囲と DC バイアス条件で最小容量を確保できる十分な誘
電体が必要になります。電圧定格 6.3 V～50 V の X5R または
X7R 誘電体の使用が推奨されます。Y5V 誘電体と Z5U 誘電体は
温度特性と DC バイアス特性が十分でないため推奨されません。
Rev. A
(1)
ここで、
CBIAS は動作電圧での実効容量。
TEMPCO は最悪時のコンデンサ温度係数です。
TOL は最悪時の部品許容誤差です。
この例では、 −40°C ～ +85°C でのワーストケース温度係数
(TEMPCO)を、X5R 誘電体では 15%と想定しています。図 64 に
示すように、コンデンサの許容誤差(TOL)は 10%、かつ 1.8 V で
CBIAS = 0.94 μF としています。
これらの値を式 1 に代入すると、
CEFF = 0.94 μF × (1 − 0.15) × (1 − 0.1) = 0.719 μF
したがって、この例で選択したコンデンサは、選択した出力電
圧で、温度と許容誤差に対する LDO の最小容量条件を満たしま
す。
ADP7102 の性能を保証するためには、コンデンサ動作に対する
DC バイアス、温度、許容誤差の影響を各アプリケーションごと
に評価することが不可欠です。
－ 18/26 －
ADP7102
データシート
設定可能な低電圧ロックアウト(UVLO)
VIN = 8V
ADP7102 では EN/UVLO ピンを使って、通常の動作状態で
VOUT ピンをイネーブル/ディスエーブルします。図 65 に示す
ように、EN の電圧上昇が上限スレッショールドを超えると、
VOUT がターンオンします。EN/ UVLO の電圧が下限スレッショ
ールドを下回ると、VOUT がターンオフします。EN/UVLO スレ
ッショールドのヒステリシスは、EN/UVLO ピンと直列のテブナ
ン等価抵抗により決定されます。
CIN +
1µF
VIN
VOUT
SENSE
OFF
R1
ON 100kΩ
R2
100kΩ
VOUT = 5V
+ COUT
1µF
RPG
100kΩ
EN/
UVLO
PG
PG
09506-061
GND
図 66.EN ピンの代表的な分圧器
2.0
1.8
図 65 に、EN/UVLO ピンの代表的なヒステリシスを示します。
このヒステリシスは、EN ピンがスレッショールド・ポイントを
通過するときにノイズにより発生するオン/オフ発振を防止しま
す。
1.6
1.4
1.2
VOUT, EN RISE
VOUT, EN FALL
ADP7102 では内部ソフトスタート機能を使って、出力をイネー
ブルしたときの突入電流を制限しています。3.3 V オプションで
のスタートアップ時間は、EN アクティブ・スレッショールドを
通過してから出力が最終値の 90%に到達するまでとして約 580
µs です。図 67 に示すように、スタートアップ時間は出力電圧の
設定に依存します。
0.8
0.6
0.4
0
1.00
1.25
1.50
1.75
2.00
2.25
2.50
2.75
3.00
09506-060
0.2
6
5
上限と下限のスレッショールドは、2 本の抵抗を使ってユーザ
が設定することができます。EN/UVLO ピン電圧が 1.22 V を下
回ると、LDO はディスエーブルされます。EN/UVLO ピン電圧
が 1.22 V を上回ると、LDO がイネーブルされて、10 µA のヒス
テリシス電流がピンから流出して電圧が上昇するので、スレッ
ショールド・ヒステリシスが得られます。2 本の外付け抵抗に
より LDO の最小動作電圧が設定されます。抵抗値 R1 と R2 は
次式で決定することができます。
4
R1 = VHYS/10 μA
5V
3.3V
3
ENABLE
2
1
0
R2 = 1.22 V × R1/(VIN − 1.22 V)
0
500
1000
1500
TIME (µs)
ここで、
VIN は所望のターンオン電圧。
VHYS は所望の EN/UVLO ヒステリシス・レベル。
図 67.代表的なスタートアップ動作
また、ヒステリシスは EN/UVLO ピンに直列に抵抗を接続して
実現することもできます。図 66 に示す例では、イネーブル・ス
レッショールドは 2.44 V で、ヒステリシスは 1 V です。
Rev. A
VOUT (V)
図 65.EN ピン動作に対する代表的な VOUT 応答
－ 19/26 －
2000
09506-062
1.0
ADP7102
データシート
パワーグッド表示機能
調整可能な ADP7102 のノイズ削減
ADP7102 には、出力のステータスを表示するパワーグッド表示
ピン(PG)があります。このオープン・ドレイン出力には、VIN
へ接続した外付けプルアップ抵抗が必要です。デバイスが、シ
ャットダウン・モード、電流制限モード、サーマル・シャット
ダウンの場合、またはデバイスが公称出力電圧の 90%を下回っ
た場合、PG は直ちにロー・レベルになります。ソフトスタート
時のパワーグッド表示信号の立ち上がりスレッショールドは、
公称出力電圧の 93.5%になっています。
固定出力 ADP7102 の超低出力ノイズは、LDO 誤差アンプをユ
ニティ・ゲインに維持し、リファレンス電圧と出力電圧を一致
させることにより実現されています。このアーキテクチャは、
調整可能な出力電圧 LDO では動作しません。調整可能出力の
ADP7102 では、リファレンス電圧を固定し、誤差アンプ・ゲイ
ンを出力電圧の関数にする従来型のアーキテクチャを採用して
います。従来型 LDO アーキテクチャの欠点は、出力電圧ノイズ
が出力電圧に比例することです。
ADP7102 に内部 PG トランジスタをターンオンさせる十分な入
力電圧がある場合、オープン・ドレイン出力はロー・レベルにな
ります。PG トランジスタは、VOUT または VIN に接続したプル
アップ抵抗を使って終端されます。
調整可能 LDO 回路は、固定出力 ADP7102 の出力電圧ノイズに
近いレベルまで出力電圧ノイズを下げるため少し変更すること
ができます。図 70 に示す回路では、出力電圧設定抵抗分圧器に
部品を 2 個追加しています。CNR と RNR が RFB1 に並列に追加さ
れて、誤差アンプの AC ゲインを小さくしています。RNR は RFB2
と等しくなるように選択されます。これにより、誤差アンプの
AC ゲインは約 6 dB になります。実際のゲインは、RNR と RFB1
の並列接続を RFB2 で除算した値になります。これにより、誤差
アンプは常にユニティ・ゲインより高いゲインで動作できるよ
うになります。
パワーグッド表示の精度は、この電圧の立ち上がり時は公称レ
ギュレータ出力電圧の 93.5%で、この電圧の立ち下がり時は
90%トリップ・ポイントです。レギュレータ入力電圧の低下ま
たはグリッチにより、VOUT が 90%を下回ったとき電源異常が表
示されます。
通常のパワーダウンでは、VOUT が 90%を下回ったときパワーグ
ット信号がロー・レベルになります。
図 68 と図 69 に、代表的なパワーグッドの立ち上がりスレッシ
ョールドと立ち下がりスレッショールドの温度を示します。
50 Hz～100 Hz の周波数で CNR のリアクタンスが RFB1 − RNR に等
しくなるように設定することにより、CNR の値を選択します。
これにより、誤差アンプの AC ゲインが DC ゲインより 3 dB 低
くなる周波数が設定されます。
6
5
PG
PG
PG
PG
PG
–40°C
–5°C
+25°C
+85°C
+125°C
VIN = 8V
VIN
VOUT
RFB1
40.2kΩ
+ CNR
100nF
ADJ
ON
4
OFF
100kΩ
RFB2
13kΩ
EN/
UVLO
RNR
13kΩ
VOUT = 5V
+ COUT
1µF
100kΩ
100kΩ
3
GND
PG
PG
2
09506-065
PG (V)
CIN +
1µF
図 70.調整可能 LDO に対するノイズ削減のための変更
0
4.2
4.3
4.4
4.5
4.6
4.7
4.8
4.9
5.0
VOUT (V)
09506-063
1
図 68.代表的なパワーグッド・スレッショールドの温度特性、
VOUT 立ち上がり
6
5
PG
PG
PG
PG
PG
–40°C
–5°C
+25°C
+85°C
+125°C
LDO のノイズは、固定出力 LDO のノイズ(15 µV rms(typ))と RNR
と RFB1 の並列接続を RFB2 で除算した値の平方根との積にほぼ等
しくなります。図 70 に示す部品値を使用した場合、ADP7102
の特性は次のようになります。
•
•
•
•
•
•
PG (V)
4
3
2
0
4.2
4.3
4.4
4.5
4.6
VOUT (V)
4.7
4.8
4.9
5.0
09506-064
1
図 69.代表的なパワーグッド・スレッショールドの温度特性、
VOUT 立ち下がり
Rev. A
－ 20/26 －
DC ゲイン＝4.09 (12.2 dB)
3 dB ロールオフ周波数＝59 Hz
高周波 AC ゲイン＝1.82 (5.19 dB)
ノイズ削減係数＝1.35 (2.59 dB)
ノイズ削減なしの調整可能 LDO の RMS ノイズ＝27.8 µV
rms
ノイズ削減ありの調整可能 LDO の RMS ノイズ＝20.25 µV
rms (固定電圧オプション＝15 µV rms とした場合)
ADP7102
データシート
電流制限および熱過負荷保護
ADP7102 は、過電流保護回路と熱過負荷保護回路により大きな
消費電力による損傷から保護されています。ADP7102 は、出力
負荷が 400 mA (typ)に到達したとき、電流を制限するようにデ
ザインされています。出力負荷が 400 mA を超えると、出力電
圧を下げて一定の電流限界値を維持します。
ジャンクション温度を最大 150°C (typ)に制限する熱過負荷保護
機能も内蔵しています。極限状態(周囲温度が高く、消費電力が
大きい)で、ジャンクション温度が 150°C を超え始めると、出力
がターンオフされて、出力電流がゼロになります。ジャンクシ
ョン温度が 135°C を下回ると、出力が再びターンオンして、出
力電流が動作値に戻ります。
VOUT がグラウンドへ短絡するケースを考えます。先ず、
ADP7102 は短絡電流が 400 mA を超えないように電流制限しま
す。ジャンクションの自己発熱が大きくなると温度が 150°C を
超えるので、サーマル・シャットダウンが起動されて、出力が
ターンオフされ、出力電流がゼロになります。ジャンクション
温度が 135°C を下回ると、出力がターンオンして短絡に 400 mA
が流れて、再びジャンクション温度が 150°C を超えます。135°C
と 150°C の間のこの熱的発振により、400 mA と 0 mA の間の電
流発振が発生して、出力に短絡が残っている間この発振が続き
ます。
電流制限機能と熱過負荷保護機能は、偶発的な過負荷状態に対
してデバイスを保護することを目的としています。信頼度の高
い動作を得るためには、外部からデバイス消費電力を制限して、
ジャンクション温度が 125°C を超えないようにする必要があり
ます。
熱に対する考慮事項
信頼度の高い動作を保証するためには、ADP7102 のジャンクシ
ョン温度が 125°C を超えないようにする必要があります。ジャ
ンクション温度をこの最大値より低く維持するためには、ジャ
ンクション温度の変化に寄与するパラメータを知っておく必要
があります。これらのパラメータとしては、周囲温度、パワ
ー・デバイスの消費電力、ジャンクション―周囲間の熱抵抗
(θJA)などがあります。θJA の値は、パッケージ組み立て材料とパ
ッケージの GND ピンと PCB をハンダ接続する銅の量に依存しま
す。
表 6 に、PCB の銅サイズに対する 8 ピン SOIC パッケージと 8
ピン LFCSP パッケージの θJA 値(typ)を示します。表 7 に、8 ピン
SOIC パッケージと 8 ピン LFCSP パッケージの ΨJB 値(typ)を示し
ます。
表 6.θJA 値(typ)
θJA (°C/W)
Copper Size (mm2)
251
100
500
1000
6400
1
LFCSP
165.1
125.8
68.1
56.4
42.1
SOIC
167.8
111
65.9
56.1
45.8
デバイスは最小サイズのピン・パターンにハンダ付け。
表 7.ΨJB 値(typ)
Model
LFCSP
SOIC
ΨJB (°C/W)
15.1
31.3
ADP7102 のジャンクション温度は次式で計算できます。
入力―出力間電位差が低いアプリケーションでは、ADP7102 の
発熱は大きくなりませんが、周囲温度が高く、かつ入力電圧が
高いアプリケーションでは、パッケージの発熱が大きくなって、
チップのジャンクション温度が最大ジャンクション温度 125°C
を超えるようになります。
ジャンクション温度が 150°C を超えると、コンバータはサーマ
ル・シャットダウンします。永久的な損傷を防止するため、ジ
ャンクション温度が 135°C を下回るまで回復しません。したがっ
て、すべての条件で信頼度の高い性能を保証するためには、アプ
リケーションの熱解析が非常に重要です。式 2 に示すように、チ
ップのジャンクション温度は、周囲温度と電力消費によるパッ
ケージの温度上昇の和です。
TJ = TA + (PD × θJA)
(2)
ここで、
TA は周囲温度。
PD はチップの消費電力で、次式で与えられます。
PD = [(VIN − VOUT) × ILOAD] + (VIN × IGND)
(3)
ここで、
ILOAD は負荷電流。
IGND はグラウンド電流。
VIN と VOUT は、それぞれ入力電圧と出力電圧。
グラウンド電流による消費電力は小さいため無視できます。こ
のため、ジャンクション温度の式は次のように簡単になります。
TJ = TA + {[(VIN − VOUT) × ILOAD] × θJA}
(4)
式 4 に示すように、与えられた周囲温度に対して、ジャンクショ
ン温度が 125°C を超えないようにするため、入力と出力間の電位
差、連続負荷電流、最小銅サイズ条件が PCB に対して存在しま
す。図 71 ～図 78 に、様々な周囲温度、消費電力、PCB 銅面積
に対するジャンクション温度計算を示します。
Rev. A
－ 21/26 －
ADP7102
145
135
135
125
125
115
105
95
85
75
65
55
35
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
2.0
2.2
2.4
TOTAL POWER DISSIPATION (W)
75
65
55
6400mm 2
500mm 2
25mm 2
TJ MAX
35
25
0
0.2
0.4
0.6
130
130
JUNCTION TEMPERATURE (°C)
140
120
110
100
90
80
70
6400mm 2
500mm 2
25mm 2
TJ MAX
60
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
TOTAL POWER DISSIPATION (W)
6400mm 2
500mm 2
25mm 2
TJ MAX
0
0.2
0.4
JUNCTION TEMPERATURE (°C)
85
6400mm 2
500mm 2
25mm 2
TJ MAX
75
TOTAL POWER DISSIPATION (W)
0.8
0.9
1.0
1.2
1.4
1.6
1.8
125
115
105
95
85
6400mm 2
500mm 2
25mm 2
TJ MAX
65
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
TOTAL POWER DISSIPATION (W)
図 76.SOIC、TA = 85°C
図 73.LFCSP、TA = 85°C
Rev. A
1.0
75
09506-068
JUNCTION TEMPERATURE (°C)
95
0.7
0.8
図 75.SOIC、TA = 50°C
105
0.6
0.6
TOTAL POWER DISSIPATION (W)
115
0.5
2.4
70
50
125
0.4
2.2
80
135
0.3
2.0
90
135
0.2
1.8
110
145
0.1
1.6
100
145
0
1.4
120
図 72.LFCSP、TA = 50°C
65
1.2
60
09506-067
JUNCTION TEMPERATURE (°C)
140
0
1.0
図 74.SOIC、TA = 25°C
図 71.LFCSP、TA = 25°C
50
0.8
TOTAL POWER DISSIPATION (W)
09506-070
0
85
－ 22/26 －
0.8
0.9
1.0
09506-071
25
95
45
6400mm 2
500mm 2
25mm 2
TJ MAX
45
115
105
09506-069
JUNCTION TEMPERATURE (°C)
145
09506-066
JUNCTION TEMPERATURE (°C)
データシート
ADP7102
データシート
(5)
ΨJB の typ 値は、8 ピン LFCSP パッケージの場合 15.1°C/W に、8
ピン SOIC パッケージの場合 31.3°C/W に、それぞれなります。
80
60
40
20
100
0
0
0.5
1.0
1.5
2.0
図 78.SOIC
60
40
0
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
2.5
TOTAL POWER DISSIPATION (W)
80
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
0
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0
TOTAL POWER DISSIPATION (W)
図 77.LFCSP
Rev. A
100
120
09506-072
JUNCTION TEMPERATURE (TJ)
140
120
－ 23/26 －
3.0
3.5
09506-073
TJ = TB + (PD × ΨJB)
140
JUNCTION TEMPERATURE (TJ)
ボード温度が既知の場合、サーマル・キャラクタライゼーショ
ン・パラメータ ΨJB を使ってジャンクション温度上昇を計算す
ることができます(図 77 と図 78 参照)。最大ジャンクション温度
(TJ)は、次式を使ってボード温度(TB)と消費電力(PD)から計算さ
れます。
ADP7102
データシート
プリント回路ボード・レイアウトでの考慮事項
ADP7102 のピンに接触する銅の量を増やすとパッケージからの
放熱を改善することができますが、表 6 に示すように、限界点
に到達して、それ以上銅サイズを増やしても熱放散を大きく改
善できません。
09506-075
入力コンデンサは VIN ピンと GND ピンのできるだけ近くに配
置します。出力コンデンサは VOUT ピンと GND ピンのできる
だけ近くに配置します。0805 または 0603 サイズのコンデンサ
と抵抗を使うと、面積が制限されているボード上で最小のフッ
トプリント・ソリューションが実現できます。
09506-074
図 80. SOIC PCB のレイアウト例
図 79. LFCSP PCB のレイアウト例
Rev. A
－ 24/26 －
ADP7102
データシート
外形寸法
2.48
2.38
2.23
3.00
BSC SQ
8
5
EXPOSED
PAD
INDEX
AREA
4
1
0.80 MAX
0.55 NOM
SEATING
PLANE
0.30
0.25
0.18
PIN 1
INDICATOR
(R 0.2)
BOTTOM VIEW
TOP VIEW
0.80
0.75
0.70
1.74
1.64
1.49
0.50 BSC
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
112008-A
0.50
0.40
0.30
COMPLIANT TO JEDEC STANDARDS MO-229-WEED-4
図 81.8 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_WD]
3 mm × 3 mm ボディ、極薄、デュアル・リード
(CP-8-5)
寸法: mm
5.00
4.90
4.80
3.098
0.356
6.20
6.00
5.80
5
4.00
3.90
3.80
4
1
2.41
0.457
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
BOTTOM VIEW
1.27 BSC
3.81 REF
TOP VIEW
1.65
1.25
1.75
1.35
SEATING
PLANE
0.51
0.31
0.10 MAX
0.05 NOM
COPLANARITY
0.10
0.50
0.25
45°
8°
0°
0.25
0.17
1.04 REF
COMPLIANT TO JEDEC STANDARDS MS-012-A A
1.27
0.40
06-03-2011-B
8
図 82.8 ピン標準スモール・アウトライン・パッケージ、エクスポーズド・パッド付き[SOIC_N_EP]
ナロー・ボディ
(RD-8-2)
寸法: mm
Rev. A
－ 25/26 －
ADP7102
データシート
オーダー・ガイド
Model1
ADP7102ACPZ-R7
ADP7102ACPZ-1.5-R7
ADP7102ACPZ-1.8-R7
ADP7102ACPZ-2.5-R7
ADP7102ACPZ-3.0-R7
ADP7102ACPZ-3.3-R7
ADP7102ACPZ-5.0-R7
ADP7102ACPZ-9.0-R7
ADP7102ARDZ-R7
ADP7102ARDZ-1.5-R7
ADP7102ARDZ-1.8-R7
ADP7102ARDZ-2.5-R7
ADP7102ARDZ-3.0-R7
ADP7102ARDZ-3.3-R7
ADP7102ARDZ-5.0-R7
ADP7102ARDZ-9.0-R7
ADP7102CP-EVALZ
ADP7102RD-EVALZ
ADP7102CPZ-REDYKIT
ADP7102RDZ-REDYKIT
Temperature
Range
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
Output
Voltage (V)2, 3
Adjustable
1.5
1.8
2.5
3.0
3.3
5
9
Adjustable
1.5
1.8
2.5
3.0
3.3
5
9
3.3
3.3
1
Package
Description
LFCSP_WD
LFCSP_WD
LFCSP_WD
LFCSP_WD
LFCSP_WD
LFCSP_WD
LFCSP_WD
LFCSP_WD
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
LFCSP Evaluation Board
SOIC Evaluation Board
LFCSP REDYKIT
SOIC REDYKIT
Z = RoHS 準拠製品。
その他の電圧オプションについては、最寄りのアナログ・デバイセズにお尋ねください。
3
評価用ボード ADP7102CP-EVALZ と ADP7102RD-EVALZ には 3.3 V の ADP7102 が実装されています。
2
Rev. A
－ 26/26 －
Package
Option
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
Branding
LHO
LJV
LJW
LJZ
LKO
LK1
LK2
LLC