Ge を蒸着した Si(110)-16×2 表面での特異な表面再構成構造

成蹊大学理工学研究報告
J. Fac. Sci.Tech., Seikei Univ.
Vol.51 No.2 (2014)pp.13-18
成 蹊 大 学 理 工 学 研 究 報 告
Vol.51 No.2(2014.12)
Ge を蒸着した Si(110)-16×2 表面での特異な表面再構成構造
横山
有太＊
Unique surface structure formations on a Ge-covered Si(110)-16 × 2 surface
Yuta YOKOYAMA＊1
ABSTRACT：Si–Ge structures forming new shapes on a Si(110)-16 × 2 reconstructed surface were
investigated via scanning tunneling microscopy. Pyramidal-shaped Si–Ge nanoislands lying along the <1 1
1> directions were formed on the striped structure at high Ge coverage surface. However, when a single
monolayer of Ge was deposited on the Si(110)-16 × 2 surface, single-domain of 16 × 2 striped structure
disappeared, and a new double-domain striped structure was formed over the surface along directions that
differed from original directions. This structure represents a new Si–Ge striped structure that forms by the
mixing of Ge and Si due to high temperature annealing. These results indicate that the surface structure
changes specifically with a trace of Ge.
Keywords：Surface nano structure, Surface reconstruction, Scanning tunneling microscopy, Germanium
silicon alloys
(Received September 19, 2014)
１．はじめに
トップダウンによる方法では，これ以上の微細加工は困
難である。一方，原子・分子を組み立てて部品を作製す
Si-Ge半導体デバイスは，純粋なSiやGeを用いたデバイ
るボトムアップによる手法を用いれば，より微細な，究
スに比べて高速動作，低消費電力といった優れた特性を
極的には単原子・分子デバイスを作製することも可能で
持つ。そのためSi-Geは半導体において最も重要な系のひ
ある。
とつであり，これまでに多くの研究やデバイス開発が行
しかし，現在一般的に使用されているSi-Ge薄膜の厚さ
1-3)。特に，Si-Ge薄膜は，歪Si薄膜を作製する
は数 10～数 100 nmであり，構造を原子レベルで制御し
ための下地として用いられる。Si-GeはSiに比べて僅かに
ようとする試みはほとんど行われていない。今後より高
大きな格子定数を持つため，この格子定数の不整合によ
性能なSi-Geデバイスを作製するためには，より薄く，結
り，Si-Ge上のSi薄膜には引っ張り応力が印加される。歪
晶性の良いSi-Ge薄膜をボトムアップ的に作製すること
Si薄膜は歪のないSi薄膜に比べて大きなキャリア移動度
が重要である。
われてきた
を示すことから，この薄膜を用いたデバイス開発も盛ん
に行われている
本研究では，原子レベルで構造を制御した薄膜を作製す
4-9)。
べく，Si(110)基板へのGe真空蒸着による薄膜作製を試み
半導体デバイスの高性能化は，素子の微細化に比例し
た。Si(110)表面は，他のSi低指数表面に比べて大きなホー
て発展してきた。近年のSi半導体では，数～数 10 nmサイ
ル移動度を示すことから，現在の主流であるSi(100)表面に
ズの加工が可能となってきており，微細化によるデバイ
変わる次世代半導体表面として期待されている 10-12)。
スの低消費電力化，高性能化が一層進展している。しか
さらに，Si(110)表面は“16×2”構造と呼ばれる特徴的な
し，現在のようにバルクの結晶を削って部品を作製する
再構成構造を有することが知られている 13-15)。この構造
は，幅 2 nmほどの単原子高さ（約 0.2 nm）のストライプ
＊
状の構造が，約 5 nmの間隔で凹凸を繰り返す。このユニ
： 物質生命理工学科
ークな 1 次元構造は，ナノワイヤーのような低次元ナノ
助教 ([email protected])
─13─
成 蹊 大 学 理 工 学 研 究 報 告
Vol.51 No.2(2014.12)
構造を作製するためのテンプレートとして利用できると
0.02 Ω cmのものを 1×7×0.3 mm3 のサイズにカットし
考えられる。
たものを使用した。このとき，<1 1 2>方向が基板の長辺
しかし，16×2 構造は互いに等価な 2 つの方向に沿っ
を向くようにカットした。超高真空へ導入する前に，ア
て形成される（ダブルドメイン）ほか，ストライプ構造
セトン・エタノール・超純水による超音波洗浄を行い，
になりきれなかった不規則構造が混在するため，本研究
表面不純物の除去を行った。超高真空中でSi(110)基板の
ではまずストライプ構造を 1 方向へそろえる単一ドメイ
<1 1 2>方向に沿って通電加熱することで，単一ドメイン
ン化を行った
16,17)。単一ドメイン化は，16×2
の 16×2 構造を作製した。
構造が形
成される方向（例えば�1�12��方向）に沿ってdcを通電する
Ge蒸着は，蒸着源として純度 99.999 %のGe片をグラフ
ことで行う。電流を流すことで，電流および電界の影響
ァイトるつぼへ詰め，るつぼを電子衝突加熱することで
により表面のSi原子が通電方向に沿って動きやすくなる。
行った。Ge蒸着時のSi表面温度は室温とした。Geの蒸着
これを適切な温度・時間で行うことで，通電方向のみに
レートは膜厚計を用いて計測し，およそ 1.2 �/minになる
沿った 16×2 構造を作製することができる。
ようにるつぼ温度を調整した。
本研究では，このようにして作製したSi(110)-16×2 単
最後に，基板を様々な温度・時間で加熱することで，
一ドメイン表面へGeを蒸着・加熱することで，新たなSi-
表面のGe原子とSi原子のミキシングを起こし，新しいSi-
Geナノ構造の作製を目指した。その結果，Ge蒸着量や表
Ge再構成構造の作製を目指した。
面温度により表面構造がさまざまに変化し，ピラミッド
状のアイランド構造や，Si-Geによる新規ナノストライプ
３．結果・考察
構造が形成されることを見出した。
図 2 に，dc通電加熱により作製したSi(110)- 16×2 単一
２．実験方法
ドメイン構造のSTM像，LEED像および模式図を示す。
STM像より，�1�12��方位に沿ったストライプ構造が測定範
本研究は，図 1 に示すような超高真空装置を用いて行
囲全体にわたって形成されていることが確認できる。こ
った。この装置は試料導入チャンバー，トリートメント
れらのストライプの間隔はおよそ 5 nm，高さは 0.2 nmで
チャンバー，測定チャンバーの 3 つのチャンバーで構成
あり，過去の報告とも一致する 17)。図 2 に挿入したLEED
されており，それぞれ独立に真空排気されている。トリ
像には，16×2 単一ドメインに由来するスポットのみが
ートメントチャンバーにはGe蒸着のための蒸着源およ
現れている。サンプルの異なる部分のLEED像も同様の
び膜厚計，表面形状・元素測定のための低速電子線回折
スポットパターンであったことから，16×2 単一ドメイ
／オージェ電子分光(LEED/AES)装置が取り付けられて
ンは基板全体にわたって形成されていることが示唆され
いる。測定チャンバーには，表面形状・電子状態を測定
る。また，AESにおいても，Si以外の元素によるピークは
するための走査トンネル顕微鏡(STM)が取り付けられて
バックグランドレベルであり，きわめて清浄なSi(110)-
Pa以下であ
16×2 単一ドメイン表面が形成できていることを確認し
いる。測定チャンバーの到達真空度は 2×10
-8
る。本研究では，すべてのSTM計測は表面温度室温，ト
た。
ンネル電流一定のモードで行った。
次に，この表面へGeを蒸着した。Si表面へGeを蒸着す
る場合，3 原子層(3 ML)以上蒸着すると，SK成長により
さまざまな形状のGeナノドットが形成されていること
が知られている 18-26)。SK成長モードは，基板元素と薄膜
元素の格子定数が僅かに異なる場合に生じる薄膜成長モ
ードであり，薄膜成長初期は層状成長していくが，膜厚
が一定の厚さ（臨界膜厚）を超えると，3 次元的な島状
成長へ変化する。これは，格子定数の違いにより生じる
歪を緩和し，エネルギー的に安定化するためである。
Figure 1.
Composition of experimental system.
実験はまず，基板となるSi(110)-16×2 単一ドメイン表
面の作製から行った。Si(110)基板はp型で比抵抗が 0.01-
─14─
成 蹊 大 学 理 工 学 研 究 報 告
Vol.51 No.2(2014.12)
表面は加熱によりSiとGeが混ざり合った，Si-Geによる再
構成構造であると考えられる。このSi-Geによるナノアイ
ランド構造は，サイズが比較的揃っていることから，今
後アイランドの密度を高めることができれば，半導体レ
ーザーや電子放出源としての応用が期待できる。
一方，Geを臨界膜厚以下である約 1 ML蒸着し，高温
で通電加熱した場合，アイランド構造とは異なる再構成
構造が形成されることが明らかとなった。
まず，図 4 (a)のように，室温の表面へGeを 1 ML蒸着
Figure 2. (a) STM image of a clean Si(110)-16 × 2
single-domain surface (Vs = 1.7 V, It = 0.1 nA,
300×300 nm2) and a LEED image in the inset.
A striped structure is formed only along the
�1�12�� direction. (b) Magnified STM image
(15 × 15 nm2). The unit cell of the 16 × 2
structure is indicated by the parallelogram
superimposed on the STM image. (c)
Schematic image of 16×2 structure.
すると，表面全体がGeのグレイン（粒状の構造）で覆わ
れる。ただし，下地のSi(110)表面の<1 1 2>方向に沿った
16×2 構造は維持されている。表面温度室温の場合，Ge
を 3 ML以上蒸着した場合でも同様の構造が得られた。こ
れは，表面温度が室温程度では，吸着したGe原子の表面
拡散が十分でなく，Ge原子は吸着位置に留まることを示
本研究においても，Geを 3 ML以上蒸着した場合，3 次
唆している。
元ナノアイランド構造が得られた。図 3 に，Geを室温で
6 ML蒸着した後，表面を 973 Kで 4 時間通電加熱した後
のSTM像を示す。このアイランドはピラミッド状の形状
であり，典型的なサイズは一辺の長さが約 20 nm，高さ
が 3 nmである。また，これらの底辺はほぼすべてが<1 1
1>方向に沿っており，基板のSi(110)-16×2 構造の方向で
ある<1 1 2>方向には沿っていない。これまでに，<1 1 2>
方向に沿ったピラミッド構造は報告されているが 25)，<1
1 1>に沿ったものはいまだ知られておらず，これは新し
いナノアイランド構造であると考えられる。
Figure 4. STM images reflecting changes in surface
morphology by Ge deposition and prolonged
annealing. (a) After 1 ML of Ge deposition on
Si(110)-16×2 single-domain surface at RT (Vs
= −1.5 V, It = 0.1 nA). (b) After 30 min annealing
at 873 K (Vs = −0.8 V, It = 0.3 nA). (c) After 30
min annealing at 927 K (Vs = 2.0 V, It = 0.3 nA).
(d) After 240 min annealing at 973 K (Vs = −0.8
V, It = 0.3 nA).
Figure 3. (a) STM image of the surface structure of a
high Ge-covered ( ~ 6 ML) Si(110)-16 × 2
surface after 240 min annealing at 973 K (Vs =
1.7 V, It = 0.2 nA). (b) Magnified image (Vs =
1.7 V, It = 0.3 nA). (c) 3D image of a pyramidalshaped structure.
そこで，Geの表面拡散を起こすため，この表面を 873
Kで 30 分加熱した。その時の表面形状を図 4 (b)に示す。
ここで，基板表面の構造を詳しく観察すると，非常に
Geで覆われた 16×2 構造はほとんどが壊れ，不規則な構
間隔の狭いストライプ構造が<1 1 1>方向に沿って形成さ
造となっている。清浄なSi(110)-16×2 構造は 873 Kでも
れていることが確認できる。清浄なSi(110)表面やGe(110)
安定であることから，この不規則構造はGe原子の表面拡
表面ではこのような構造は形成されないことから，この
散により 16×2 構造が破壊された結果であると考えられ
─15─
成 蹊 大 学 理 工 学 研 究 報 告
Vol.51 No.2(2014.12)
造で見られるSi原子の 5 員環ペア構造とは異なって見え
る。
次に，より高温(923 K)で加熱した場合，図 4 (c)のよう
る。図 5 の挿入図は，それぞれのストライプ構造の拡大
に，不規則構造が消失し，ダブルドメインのストライプ
図である。本研究のSTM計測からだけでは詳細な構造の
構造がもう一度現れた。このストライプ構造を詳しく観
決定には至らなかったが，Si-Geによるストライプ構造は，
察すると，異なる方向に沿った 2 組のストライプが混在
清浄なSi(110)表面のストライプ構造とは原子の配列やサ
していることが確認できる。1 組は，清浄なSi(110)-16×
イズが異なることは明らかである。
2 構造と同じく<1 1 2>方向に沿ったものである。もう 1
このように，Si(110)表面とSi-Ge/Si(110)表面では，非常
組は，<1 1 2>方向から約 7°ずれたもので，<5 5 13>方向
によく似たストライプ状の再構成構造が形成されるが，
に沿ったストライプである。
ストライプの方向やサイズは僅かに異なる。これは，Si
これらのストライプ構造は，高温で長時間加熱するこ
とGeの大きさや物理的性質の違いによるものであると
とで，より規則的になることが明らかとなった。図 4 (d)
考えられる。たとえば，SiとGeは格子定数が約 4 %異な
に 973 Kで 4 時間加熱した場合のSTM像を示す。驚くべ
る。そのため，Si(110)-16×2 構造を形成するSiのうち，
きことに<1 1 2>方向に沿ったストライプが全て消失し，
いくつかがGeと置き換わった場合，その構造にはストレ
<5 5 13>方向に沿ったダブルドメイン構造のみが形成さ
スが生じる。そのような状態で安定な構造をとるために，
れた。この構造は非常に安定であり，973 Kで 12 時間以
ストライプの方向や構造が僅かに変化したと考えられる。
上加熱しても構造が変化することはなかった。この温度
これまでに，<1 1 3>方向に沿ったSi-Geによるストライ
27)
。彼らの
範囲でのSi(110)表面とGe(110)表面の安定構造はともに
プ構造がButzとLüthによって報告されている
<1 1 2>方向に沿った 16×2 構造である。そのため，この
実験方法はSi表面へSiとGeを同時に蒸着するという手法
構造は純粋なSi(110)やGe(110)表面の構造ではなく，Siと
であり，本研究とはGe蒸着量や蒸着条件が異なる。しか
Geがミキシングを起こしたSi-Geによる再構成構造であ
し，Geのミキシングが 10 %以下の場合，ストライプ構造
ると考えられる。
の間隔がおよそ 4 nmになると報告している。この報告に
よれば，本研究で作製したSi-Ge構造のGe量は 10 %以下
ここで，このSi-Geによるストライプ構造と，清浄な
Si(110)-16×2 ストライプ構造を比較する。図 5 に，それ
であると考えられる。
ぞれのSTM像およびA-A’部分の断面形状を示す。まず，
実際に，本研究で行ったAES計測においても，Geのピ
それぞれのストライプ間隔を計測すると，清浄 16×2 構
ーク強度はほぼバックグランドレベルであり，Siのピー
造ではおよそ 5 nmであるのに対し，Si-Geストライプ構
ク強度の 2 %以下であった。この結果は，非常に僅かな
造ではおよそ 4 nmとわずかに狭くなっている。
Geが混合しただけで，表面構造が大きく変化することを
示唆している。これはまた，Geのミキシング量を詳細に
コントロールすることができれば，ストライプの方向が
制御できる可能性を示唆する。任意の方向に沿ったスト
ライプ構造が形成できれば，ナノワイヤーなどの低次元
構造のテンプレートとしての利用価値がより高まるとい
える。今後SiとGeのミキシング過程を解明することで，
この表面を用いた新しいSi-Ge半導体デバイスの開発が
期待される。
４．おわりに
Figure 5. STM images showing a comparison of (a) a
clean Si(110)-16×2 surface and (b) Si–Ge
striped structure.
本研究では，蒸着量や表面温度などの条件を変えなが
らSi(110)-16×2 表面へGeを真空蒸着することで，特異な
再構成構造を持つSi-Ge表面の作製に成功した。
また，清浄 16×2 構造ではストライプ構造の凸の部分
Geを 3～6 原子層程度蒸着した場合，SK成長により，
(upper terrace)と凹の部分(lower terrace)では同じ幅・構造
<1 1 1>方向に沿ったピラミッド状のSi-Geナノアイラン
であるのに対し，Si-Geストライプではupper terraceの幅が
ド構造が形成された。一方，およそ 1 原子層程度のGeを
広くなっている。また，upper terraceの構造も，16×2 構
蒸着し，973 Kで長時間加熱することで，基板である
─16─
Vol.51 No.2(2014.12)
成 蹊 大 学 理 工 学 研 究 報 告
Si(110)-16×2 構造の方向とは異なる方向に沿ったスト
12) M. Saitoh, N. Yasutake, Y. Nakabayashi, K. Uchida, T.
ライプ状の 1 次元構造を作製することに成功した。この
Numata, IEEE Trans. Electron Devices 57 (2010) 2493-
構造は表面のSi原子とGe原子が混ざり合い，新たに再構
2498.
13) Y. Yamamoto, S. Ino, T. Ichikawa, Jpn. J. Appl. Phys. 25
成した構造であると考えられる。また，SiとGeの混合の
(1986) L331-L334.
割合により，ストライプの方向や間隔が変化することが
14) W. E. Packard, j. D. Dow, J. Appl. Phys. 81 (1997) 994-
示唆された。
996.
ストライプ構造のような 1 次元構造は，ナノワイヤー
15) T. An, M. Yoshimura, I. Ono, K. Ueda, Phys. Rev. B 61
などを作製するためのテンプレート表面としての応用が
(2000) 3006-3011.
可能であり，今後この表面を用いた新しいSi-Ge半導体デ
16) Y. Yamada, A. Girard, H. Asaoka, H. Yamamoto, S.-ichi
バイスの開発が期待される。
Shamoto, Phys. Rev. B 76 (2007) 153309.
17) Y. Yokoyama, H. Asaoka, A. Sinsarp, M. Sasaki, e-J. Surf.
謝辞
Sci. Nanotech. 10 (2012) 509-512.
18) E. Bauer, Appl. Surf. Sci. 11-12 (1982) 479-494.
本研究は，独立行政法人日本原子力研究開発機構，量
19) H. Sunamura, N. Usami, Y. Shiraki, S. Fukatsu, Appl.
子ビーム応用研究部門，ナノ構造制御研究グループの朝
岡秀人博士および魚住雄輝氏の協力の下に行われました。
Phys. Lett. 66 (1995) 3024-3026.
20) G. Medeiros-Ribeiro, Science 279 (1998) 353-355.
この場を借りて厚く御礼申し上げます。
21) F. M. Ross, Science 286 (1999) 1931-1934.
22) M. Kästner, B. Voigtländer, Phys. Rev. Lett. 82 (1999)
参考文献
2745-2748.
1)
F. Schäffler, Semicond. Sci. technol. 12 (1997) 1515-1549.
23) J. T. Robinson, J. A. Liddle, A. Minor, V. Radmilovic, D.
2)
T. E. Whall, E. H. C. Parker, J. Phys. D: Appl. Phys. 31
O. Yi, P. A. Greaney, K. N. Long, D. C. Chrzan, O. D.
(1998) 1397-1416.
Dubon, Nano Lett. 5 (2005) 2070-2073.
3)
4)
K. K. Bhuwalka, J. Schulze, I. Eisele, Jpn. J. Appl. Phys.
24) J. T. Robinson, D. A. Walko, D. A. Arms, D. S. Tinberg, P.
43 (2004) 4073-4078.
G. Evans, Y. Cao, J. A. Liddle, A. Rastelli, O. G. Schmidt,
J. Welser, J. L. Hoyt, J. F. Gibbons, IEEE Electron Device
O. D. Dubon, Phys. Rev. Lett. 98 (2007) 106102.
Lett. 15 (1994) 100-102.
5)
25) S.
M. V. Fischetti, S. E. Laux, J. Appl. Phys. 80 (1996) 2234H. Klauk, T. N. Jackson, S. F. Nelson, J. O. Chu, Appl.
27) R. Butz, H. Lüth, Surf. Sci. 365 (1996) 807-816.
T. Mizuno, S. Takagi, N. Sugiyama, H. Satake, A. Kurobe,
232.
M. T. Currie, C. W. Leitz, T. A. Langdo, G. Taraschi, E. A.
Fitzgerald, D. A. Antoniadis, J. Vac. Sci. Technol. B 19
(2001) 2268-2279.
9)
K.
Phys. 107 (2010) 56103.
A. Toriumi, IEEE Electron Device Lett. 21 (2000) 2308)
Yoshimura,
Ueda,
26) C.-H. Lee, C. W. Liu, H.-T. Chang, S. W. Lee, J. Appl.
Phys. Lett. 68 (1996) 1975-1977.
7)
M.
Nanotechnology 20 (2009) 475401.
2252.
6)
Gangopadhyay,
T. Mizuno, N. Sugiyama, T. Tezuka, S.-ichi Takagi, Appl.
Phys. Lett. 80 (2002) 601-603.
10) T. Satô, Y. Takeishi, H. Hara, Y. Okamoto, Phys. Rev. B 4
(1971) 1950-1960.
11) W. Cheng, A. Teramoto, M. Hirayama, S. Sugawa, T.
Ohmi, Jpn. J. Appl. Phys. 45 (2006) 3110-3116.
─17─