Comments
Description
Transcript
FPGA向け電源回路設計における考慮事項
LM20125,LM26480,LM3743,LM3880,LMZ10504, LMZ14203,LP3878-ADJ Literature Number: JAJA414 POWER designer Expert tips, tricks, and techniques for powerful designs No. 121 FPGA向け電源回路設計における考慮事項 — Dennis Hudgins, Low Voltage Applications Manager, Tucson Design Center 特集記事 ..............................1-7 フル機能 同期整流降圧型 レギュレータ ........................ 2 複数電源レールの パワー ･ シーケンシング ......4 はじめに 今日のFPGAは、従来品と比べて動作電圧が低下する一方、動作電流は増加する傾向にあ ります。このため、FPGA向けの電源要件は一段と厳しくなる可能性があり、既存世代では あまり重視されなかった機能や性能に格別の注意を払う必要が生じています。出力電圧、 シーケンシング、パワーオンおよびソフトスタートの要件を考慮していないと、電源立ち上 げ時の信頼性が得られなかったり、FPGAが損傷したりする恐れがあります。 出力電圧の要件 FPGA向け電源設計の際、最初に考慮しなければならないのは、各種電源レールの電圧要 件です。大半のFPGAでは、コアおよびI/O電圧レールの仕様が決められています。さら に、FPGAの多くは、内部クロック、PLL（フェーズ･ロック･ループ）またはトランシーバ に給電するための追加の補助電源レールを必要とします。Table 1 は、使用頻度の高い数種 類のFPGAについて電圧レベルと許容変動を示したものです。 Table 1. 一般的な FPGA の電圧要件 I/O コア 補助 FPGA 電圧 許容変動 電圧 許容変動 電圧 許容変動 Cyclone II 1.5V - 3.3V 5% 1.2V 50mV ̶ ̶ Cyclone III 1.5V - 3.3V 5% 1.2V 50mV 2.5V 5% Stratix III 1.5V - 3.3V 5% 1.1V or 0.9V 50mV 2.5V 5% Virtex V 1.2V - 3.3V 5% 1.0V 5% 2.5V 5% Spartan III 1.2V - 3.3V Varies 1.2V 5% 2.5V 5% FPGAは一般的に、I/Oについて複数の許容電圧レベルを仕様で規定していますが、電圧の 選択は外部デジタル回路に依存します。回路設計の自由度を確保するため、FPGAは通常、 さまざまなロジック･ファミリとインタフェースできるよう、別々に給電される複数のI/Oバ ンクを持っています。説明を簡単にするため、本稿で紹介するソリューションでは、すべて のI/Oバンクは1つの電源レールから給電されると仮定しています。 コア電圧はFPGAの内部ロジック･ブロックへの給電に使われ、ここでは内部デジタルパス･ プロセスの多くが処理されます。コア電圧と同様、コアの所要電流はFPGAの使用度に応じ て大きく変わります。多くのFPGAベンダーは、内部ブロックの使用度を基にコアの電流要 件を推定する設計ツールを提供しています。 次号予告 電源コントローラ設計の最適化 高効率で、機能も多彩 PowerWise®ブランドの同期整流 降圧型レギュレータ national.com/JPN/switcher ナショナルのLM20xxxファミリは、 最適な電源回路設計を可能にする広範な機能を集積しています。 LM20xxxファミリの特長 最高の電力密度を実現した5Aレギュレータ • 外付けソフトスタート • トラッキング • 高精度イネーブル • パワーグッド • プリバイアス負荷スタートアップ • システムの信頼性を向上 - 高精度電流制限 - オーバーボルテージ/アンダーボルテージ保護 および過電流保護 • eTSSOP-16 パッケージ 効率 vs 出力電流（VIN = 5.0V, VOUT = 3.3V, fSW = 500 kHz） 機能オプション • 固定および可変スイッチング周波数 • 外部信号による同期を可能にするクロックSync-in機能 • 電流シェアまたはマルチフェーズ動作を可能にする クロック Sync-out 機能 アプリケーション サーバ、ネットワーキング機器、産業/OA機器における システム電源および、FPGA、DSP、マイクロプロセッサ などへの電源供給に最適です。 製品名 入力電圧（V） LM20123 2.95 ∼ 5.5 出力電流（A） SYNC IN 3 LM20133 2.95 ∼ 5.5 3 LM20143 2.95 ∼ 5.5 3 LM20124 2.95 ∼ 5.5 4 可変周波数 SYNC OUT 周波数 1.5 MHz Sync ✔ 500 kHz - 1.5 MHz ✔ 1 MHz LM20134 2.95 ∼ 5.5 4 LM20144 2.95 ∼ 5.5 4 LM20154 2.95 ∼ 5.5 4 LM20125 2.95 ∼ 5.5 5 LM20145 2.95 ∼ 5.5 5 ✔ 250 kHz - 750 kHz LM20242 4.5 ∼ 36 2 ✔ 250 kHz - 750 kHz 製品サンプル、データシート、およびその他の情報は： national.com/JPN/switcher 2 Sync ✔ 500 kHz - 1.5 MHz ✔ ✔ 1 MHz 500 kHz POWER designer FPGA向け電源回路設計における考慮事項 時間が経つと、コアへの給電に使われる電圧は次第に低下 AUX電圧の考慮 します。Stratix IIIのような先進的なコアは、0.9Vの低電 FPGAの多くは、補助（AUX）レールと呼ばれる第3の電 圧でも動作可能です。低いコア電圧は、微細なシリコン･ 圧を必要とします。AUXレールは内部クロック、PLLま プロセスによって実現できます。低いコア電圧は、FPGA たはトランシーバへの給電に使われるので、このレールの の電力損失を適度なレベルに抑えるために重要です。低電 出力電圧リップルの大きさは最小限に抑えるべきです。 圧動作を実現するプロセス技術を使ってコア電圧を許容変 また、アプリケーションまたはFPGAのノイズ要件に合わ 動以内に抑えることが、電源回路設計で大きな課題になっ せるため、付加的なフェライト･ビーズやコンデンサによ ています。 るフィルタリングが必要な場合もあります。ノイズが極め て重視されるアプリケーションでは、スイッチング･コン 出力容量と過渡応答の考慮 バータに代えてLP3878のような低ノイズ、高PSRRのLDO 電源回路を適切に設計することで、コア電圧をいつでも許 の使用を考えるべきです。 容変動以内に収められます。電源の過渡応答問題の大半 は、電源回路に使われるバイパス容量およびバルク容量 シーケンシングの要件 を適切に選ぶことによって対処できます。一般的に、あら シーケンシングの要件は使用する専用のFPGAごとに異な ゆるコアの電源端子は、高品質のX5RまたはX7Rセラミッ る可能性があり、新しいFPGAの多くは、シーケンシング ク･コンデンサを用いてFPGA直下でバイパスさせる必要 は不要と仕様に書かれています。FPGAにとっては技術的 があります。これらの1μFから10μFの各コンデンサの推 に正しいとしても、電源ソリューションを設計する際の最 奨値は通常、FPGAメーカーの仕様に示されています。こ 適な方法とは言えません。 れらのコンデンサは、FPGAが高速動作時に大きな電流ス ナショナルは、シーケンシングの要件に対応したデバイス パイクをすぐに引き出せるようにするための電荷を担いま を提供しています。LM3880は、複数の電源レールのシー す。同様に、パワーオン時やアプリケーション起動時また ケンシャル･シーケンシングに対応できます。LM3880は小 はアプリケーション状態の変更時によくある電流の大きな 型のSOT-23パッケージで提供され、最大3つの電源レール ステップ時に充電を行うためのバルク容量を選定する必 のシーケンシングが可能です。 要があります。また、過渡ドループ問題を解決するために 出力コンデンサの容量を増やす前に、電源の変更によって LM3880 PCB領域の拡大や部品点数の増加を招くことがないように しなければなりません。負荷過渡応答は、適切な動作レベ ルへのインダクタ電流のランプを構成する大信号過渡応答 時間と制御ループの小信号応答から決まります。 VIN VIN EN FLAG1 FLAG2 FLAG3 GND 電源 1 EN 電源 2 EN 電源 3 EN 過渡応答の最適化 最適な過渡応答を得るには、電源のスイッチング周波数 をできるだけ高くする必要があります。これにより、小 Figure 1. 降圧型コンバータの簡略アプリケーション回路図 型のインダクタの使用と大信号の過渡応答時間短縮が可 能になります。代表的な高性能電源ソリューションは、 スイッチング周波数の1/10から1/5までの高いクロスオー アップ/ダウンの3つのフラッグ出力シーケンシングのタ バー周波数の設定が可能です。クロスオーバー周波数を イミングを制御する方法は多数あります。ナショナル 高くし過ぎると、位相マージンが小さい負荷応答時に出 は、フラッグの順序やタイミングのカスタム化をサポー 力のリンギングが発生しますが、これは一切避けるべき トするデバイスも提供しています。Figure 1 は、LM3880 です。このリンギングは、外付け部品の変更時や極端な の代表的なアプリケーション回路です。 温度下での動作時に不安定を来す原因になります。 national.com/JPN/power 3 小さくて、簡単 複数電源を制御するパワー・シーケンサ national.com/JPN/power LM3880パワー・シーケンサは、超小型SOT23-6パッケージを採用し 最大3電源までのシーケンス制御を行います。 アプリケーション回路例 メモリ フラグ出力のタイミング・シーケンス 入力電源電圧 コア = 30 ms = 1-2-3 電源立ち下げ = 3-2-1 遅延時間 電源立ち上げ LM3880の特長 アプリケーション • 複数電源を簡単にシーケンス制御可能 • ラッチアップ防止のためのデジタル・ロジック・デバイス （ASIC、FPGA、DSP、 マイクロコントローラ）の複数電源の シーケンス制御 • 入力電圧範囲：2.7V∼5.5V • 標準タイミング・オプション：10、30、60、120ms • 標準立ち上げ/立ち下げシーケンス： FLAG1→FLAG2→FLAG3/FLAG3→FLAG2→ FLAG1 • タイミング/シーケンス・プログラムは製造時の カスタム対応可能 • 超小型SOT23-6パッケージ • LM3880のカスケード接続により3電源以上の シーケンスにも対応 製品サンプル、データシート、およびその他の情報は： national.com/JPN/power 4 • 複数電源を使用するその他のシステム POWER designer FPGA向け電源回路設計における考慮事項 電圧トラッキングは、FPGAや多くのプロセッサに適用でき 同様、複数の電源のうち1つの電源出力がさまざまな寄生 る、もうひとつの電源シーケンシング方法です。FPGAや他 伝導経路を通じてプリバイアスされることが起こり得ま のプロセッサの電源立ち上げのためによく推奨されている す。この場合、電源がこのプリバイアス状態をどのように 最も一般的な方法は、スタートアップ時にコア電圧にI/O電 処理するかが、システムの長期的な信頼性に影響を及ぼ 圧をトラッキングさせる方式です（Figure 2 を参照）。 し、電源またはFPGAが問題なく起動できるかどうかに影 響する可能性さえあります。プリバイアス･スタートアップ 関連の問題を回避するには、プリバイアス状態にある時に VCORE 電源が出力ローを引き出さないようにすべきです。Figure 電圧 VIO 4 は、3つの異なる電圧レベルに出力がプリバイアスされた 時のプリバイアス状態の処理の仕方を示したものです。 VENABLE 1 時間 Figure 2. スタートアップ時の電圧トラッキング VOUT3 この電源立ち上げ方式は同時スタートアップと呼ばれ、コ VOUT2 VOUT2 500 mV/DIV アおよびI/O両電源レール間に生じうるいかなる寄生伝導 経路のターンオンも回避できるのが大きな長所です。寄生 伝導経路がターンオンすると、スタートアップの信頼性が 2 ms/DIV 得られず、FPGAやDSPが損傷することさえあります。 Figure 4. LM3743 のプリバイアス ･ スタートアップ マスター電源 V CORE 本稿で紹介したすべての電源ソリューションは、プリバイア トラッキング電源 EN V IO R1 SS/TRK R2 ス･スタートアップを適切に処理する機能を持っています。 FPGAのスタートアップ問題を避けるには、コアおよびI/O両 方の給電用の電源をパワーオン時はモノトニック状態にする 必要があります。モノトニック･スタートアップでは、出力が 最終値に達するまで電圧は持続的に上昇します。今日の大半 のコア電圧レールにとってモノトニック状態が重要な領域は Figure 3. 代表的な電圧トラッキング構成 0.5Vから0.9Vの間で、これに該当するのは、FPGAが内部ロ ジック･ブロックを有効な動作状態に初期化する時です。 ナショナルのデバイスの中には、高性能同期整流DC/DC コンバータのLM20xxxファミリやLM3743コントローラの ソフトスタートの要件 ように、電圧トラッキング機能を搭載したものがありま FPGAメーカーの仕様に特定されていなくても、コアおよび す。Figure 3 は、これらのデバイスの代表的な電圧トラッ I/O両電圧レールにソフトスタートを用いることを強く推奨 キング構成です。 します。入力電圧のランプが緩やかな場合、一部のFPGAで 見られるような突入電流は低減します。ソフトスタートの採 スタートアップ/パワーオンの要件 用により、電源の出力容量の充電に必要な電流も減少し、ス 複数の電圧レールを持つシステムにシーケンシャル･シー タートアップ時の入力バスでの電圧ドループが低減します。 ケンシングを用いる場合、多くのFPGAソリューションと national.com/JPN/power 5 POWER designer FPGA向け電源回路設計における考慮事項 Table 2 は、代表的なFPGAについてスタートアップまた トアップを提供します。シーケンシングはLM3880が行い はソフトスタートの要件をまとめたものです。 ます。スタートアップ･シーケンシングは、コアが先で、そ れからI/O、AUXの順になります。LM3880は、2個の外付 Table 2. 必要なスタートアップ / ソフトスタート時間 け抵抗を使ってターンオン電圧を設定できる高精度イネー FPGA VCC I/O Min Max Min Max Min Max の動作電圧範囲へ降下させるために、追加のN-FETデバ Cyclone II N/A 100 ms N/A 100 ms N/A N/A Cyclone III 50 µs 50 ms 50 µs 50 ms 50 µs 50 ms イスを用いています。LP3878は、2.5V AUXレールへの給 Stratix III 100 µs 100 ms 100 µs 100 ms 100 µs 100 ms Virtex V 0.2 ms 50 ms 0.2 ms 50 ms 0.2 ms 50 ms Spartan III 0.6 2.0 ms N/A 0.6 2.0 ms N/A 0.6 2.0 ms N/A コア 補助 ブル回路を内蔵しています。また、12VレールをLM3880 電に使用します。LP3878を選んだのは、優れたノイズ性能 （18mV RMS）と高いPSRRを持っているためです。 LM20242 SS/ TRACK 一般的に、スタートアップ時間が10msの時、大半のFPGA 12V BOOT VIN SW EN FB COMP やDSPの要件を満たしながら、容量性突入電流は許容レベ VCC PGOOD ルに抑えられます。 V IO 3.3V/2A GND LM20242 アプリケーション例 SS/ TRACK 次に示すアプリケーション例は、先に述べたFPGA向け BOOT VIN SW EN 電源の要件を満たしています。これらのソリューション FB COMP VCC PGOOD は、FPGA向けの電源要件を満たすために適切なデバイ V AUX 2.5V/2A GND スおよび回路トポロジーを選ぶ際の指針になります。 LM20242 SS/ TRACK 12V IO 3.3V/2A VIN BST1 BST2 SW1 FB1 SS1 EN1 SW2 FB2 SS2 EN2 GND BOOT VIN LM26400 SW EN CORE 1.2V/2A V CORE 1.2V/2A FB COMP PGOOD VCC GND LM3880 VIN EN FLAG2 Figure 6. 12V バスから 2A を供給する、電圧トラッキング付きの コアおよび I/O ソリューション FLAG3 FLAG1 GND LP3878 INPUT OUTPUT AUX 2.5V/300mA SHUTDOWN ADJ BYPASS GND Figure 6 では、2Aの出力電流を供給できる同期整流レギュ レータLM20242を使用しています。このソリューションは、 FPGAにより低い出力電流を供給する場合にも最適で、電 Figure 5. 12V バスから 2A を供給するコアおよび I/O ソリューション 圧トラッキング付きモノトニック･スタートアップ機能を備 えています。LM20242は、部品点数を低減し、補償を容易 Figure 5 は、コアおよびI/O電圧用に、12V入力バスから に行える電流モード制御を採用しています。LM20242は、 最大2Aの出力電流を供給できるデュアル出力レギュレー オーバーボルテージ保護（OVP）、アンダーボルテージ保 タL M26400を用いた回路図です。このソリューション 護（UVP）、サーマル･シャットダウン、高精度電流制限 はCyclone/Spartan FPGAファミリへの使用に最適で、 など多くのフォルト保護機能を内蔵したフル機能デバイス FPGAの使用度が低い場合はStratix/Virtex回路にも使用 です。LM20242の同期整流動作は、非同期整流デバイスを できます。このソリューションは、スタートアップ時の突入 上回る高い効率を提供し、低発熱動作と信頼性向上を実現 電流を制限するソフトスタートによるモノトニック･スター します。 6 POWER designer FPGA向け電源回路設計における考慮事項 Figure 7 では、コアおよびI/O両方への給電用に、最大 5V LM3743 BOOT 5Aの負荷電流を供給できるLM20125レギュレータを用い VCC + HGATE + SW ています。LM201xxファミリは、ピン配置が共通で、相 互互換により出力電流の大小を選択できます。これらの V IO 3.3V/20A ILIM SS/ TRACK LGATE + GND COMP/EN FB フル機能デバイスは、電圧トラッキング、プログラマブ ル･ソフトスタートおよび帰還ピンでの1.5パーセント電 LM20125 V AUX 2.5V/5A L 圧精度を備えています。LM20125は、業界をリードする VCC 電力密度と効率を持った5A FET内蔵デバイスで、35mΩ SS/ TRACK SW PVIN EN FB AVIN COMP の内蔵FETにより、97パーセントの高効率を実現できま す。小型のTSSOP-16パッケージで提供され、高精度の電 PGOOD VCC SS/TRK GND LM3743 BOOT 流制限、OVPおよびサーマル･シャットダウンにより完全 VCC + + SW 保護されています。 V CORE 1.0V/20A ILIM SS/ TRACK COMP/EN Figure 7. 5V バスから 5A を供給する電圧トラッキング付きの コアおよび I/O ソリューション LM20125 SS/TRK 5V HGATE SW PVIN EN AVIN V IO 3.3V/5A LGATE + GND FB Figure 8. 大出力電流の LM3743 をベースとする電源ソリューション FB LM20125は、補助電圧レールへの給電に使われ、互換性の PGOOD あるSS/TRKピンを備えています。 VCC COMP PGND AGND ナショナルは、最新世代のFPGA向けの電源要件をサポー トする広範な製品を提供しています。これらの電源ソリュー LM20123 SW SS/TRK PVIN EN AVIN V AUX 2.5V/3A FB ス出力や厳しい過渡応答要求などの課題に対応できます。 PGOOD COMP ションは、最新のFPGAファミリのシーケンシング、ソフトス タートおよび電圧許容変動の要件をサポートし、プリバイア FPGA向け電源のさまざまな要求に応えるナショナルの総合 VCC PGND AGND 的な製品ラインナップについては、national.com/JPN/power をご覧ください。■ LM20125 SW SS/TRK PVIN FB EN AVIN PGOOD COMP PGND V CORE 1.1V/5A VCC AGND 参考資料 1. LM3880の製品データシート （日本語） http://www.national.com/JPN/ds/LM/LM3880.pdf 2. LM26400の製品データシート （日本語） http://www.national.com/JPN/ds/LM/LM26400Y.pdf 3. LM20242の製品データシート （日本語） http://www.national.com/JPN/ds/LM/LM20242.pdf Figure 8 の回路では、コアおよびI/O両方への給電用に 4. LM20125の製品データシート （日本語） http://www.national.com/JPN/ds/LM/LM20125.pdf L M3743を使用しています。このコントローラは、最大 5. LM3743の製品データシート http://www.national.com/ds/LM/LM3743.pdf 20Aの出力電流をサポートでき、モノトニックな同時ス 6. Cyclone II デバイス･ハンドブック http://www.altera.com/literature/lit-cyc2.jsp タートアップを提供するS S/T R A C Kピンを備えていま す。LM3743は、ハイサイドとローサイド両方の電流制限 7. Cyclone III デバイス･ハンドブック http://www.altera.com/literature/lit-cyc3.jsp および出力UVP機能により、システムの信頼性向上を実現 8. Stratix III デバイス･ハンドブック http://www.altera.com/literature/lit-stx3.jsp します。また、障害時の熱暴走をなくすヒカップ･モード 保護機能も内蔵しています。 9. Virtex Vの製品データシート http://direct.xilinx.com/bvdocs/publications/ds003.pdf 10. Spartan IIIの製品データシート http://direct.xilinx.com/bvdocs/publications/ds099.pdf national.com/JPN/power 7 電源回路設計ツール ライティング・ソリューション・ガイド ナショナルのLEDライティング・ソリューションの詳細 情報とLEDライティング・マネジメント・ソリューション・ セレクションガイドをご覧になれます。 national.com/JPN/led Analog Edge/ アプリケーション・ノート オンライン版Analog Edgeに掲載されるアプリケー ション・ノートをご覧ください。 edge.national.com/jpn リファレンス･ デザイン ナショナルの電源設計専用のリファレンス･デザイン･ ライブラリは、システム設計を迅速化し、製品の市 場投入までの期間を短縮する実用的なリファレン ス･デザインを提供します。 www.national.com/JPN/Reference_Designs ナショナルの日本語サイト： www.national.com/jpn お問い合わせ： [email protected] どの号もお見逃しなく！ ner POWER desig Expert tips, tricks, and techniques for powerful designs ンバータの イッチング･コ 高電力密度ス 合部温度を計算する 損失および接 Applications Engineer No. 120 ......1-7 ............ 特集記事 ............ 降圧型 高電力密度の ･ レギュレータ スイッチング LM2830/31/32 2 ....................... 昇圧型 タ ・レギュレー スイッチング .4 高電力密度の ........... ........... LM2735 ........... — Matthew Reynolds, Principal 5年前の技術と比 ンICの電力密度を の改良によって、 ワーコンバージョ はじめに パワー･プロセス お プロセス技術はパ 向上は低R DS-ON 化およびその他の 今日のシリコン･ す。こうした効率 させました。微細 て実現されまし スを開発していま べて桁違いに向上 設計資産）によっ なる高効率デバイ た結果、電源関連 ナルの新しいIP（ ナショナルはさら が一段と小型化し イスなど、ナショ 小でロジック回路 よび低容量性デバ コン･サイズの縮 。 に、シリ ています た。さら スペースが拡大し の面で業 界を の主要素子の実装 用して、 電力密度 r Inducto 技術を活 プロセス Primar y Single-E nded い ショナル は新しい た。現在提供して 型およびSEPIC（ この5年 間に、ナ 次いで開発しまし 、昇圧型、昇降圧 昇圧型 ッケージ製品を相 リードする降圧型 バータ、LM2735 z ンバータの小型パ /31/32降圧型コン 範囲および3MH よび LM2830 Conver ter）コ ∼20Vの入力電圧 は、LM2734Zお M2735コン LM2734Zは、3V る代表的な製品に 型コンバータはL などがあります。 。本稿で 2830/31/32降圧 ています す。LM SEPICコンバータ ての地位を確保し 波数を持っていま 度モノリシック 業界リーダーとし のスイッチング周 要を解説し、高密 電力密度に関して ーション回路の概 バータと同様に、 す。 スおよびアプリケ ヒントを紹介しま はこれらのデバイ する際の実用的な タを使用 明する ついて説 DC/DCコンバー ほど向上したかに があります。損失 ータの効率がどれ 失を理解する必要 歩によってコンバ 方が理解しやすい ンバータの電力損 プロセス技術の進 ます。導通損失の シックD C/DCコ 2種類に分類され 前に、まずモノリ イッチング損失の 。 は、導通損失とス ついて説明します ので、まずこれに 電流が抵抗を通っ を持っています。 有の抵抗 れぞれ特 。 導通損失 ･デバイスは、そ 損失が発生します IRMS2 x Rの電力 すべてのシリコン ージに流れると、 のが便利です。降 てICおよびパッケ バータを検証する は入力電圧より低 には、降圧型コン タです。この方式 タ内の損失を知る DC/DCコンバー DC/DCコンバー 現在最も一般的な 圧型コンバータは します。 い出力電圧を生成 SIGNAL PATH Power Designerのバックナンバーは ナショナルのサイトでご覧いただけます｡ power.national.com/jpndesigner Signal Path Designerもオンラインで Tips, tricks , and techn iques from No. 111 特集記事 ............... ...........................19 GHz帯域幅アンプ ........................10 ギガビット級 A/Dコンバー タ....11 designer the analog signal-path ons Engineer 最新の高性能プロ セッサや DSPによ 今日の通信、 り新たなシグナル 計測システム設計 ･プロセッシング技 はますます複雑な 術が普及するにつ ものになっていま れ、 す。 速度、分解能に 対するシステム要 求が増大するにつ タ（ADC）が登場し れ、さらに高性 、それに伴いアナロ 能なアナログA/D になっています。 グ･フロントエン コンバー 多くのシステムで ド（AFE）の性能向 は、AFEはシ ひとつとみられて 上が求められるよ ステムの 全体的な います。医療用超 う 性能を大きく制約す 処理などのアプリ 音波診断装置、 る要因の レーダー、無線IDタ ケーションでは、 高性能AFEが必 課題のひとつとな グ（RFID）、 ビデオ画像 要になります。 っているのは、 今日AFE設計の ADC駆動に最適な のが、シグナル 際に技術的 パスのダイナミ アンプの 選択です ック･レンジをいかに 。特に重要な課題に いかに選択するか 最大化し、アプリケ ということです なる 。本稿では、 ーションに最適 マに、ADCを駆 高速データ･アクイ なフィルタを 動するAFE回路 ジション･システ やクロック回路か 因のいくつかにつ ムの設計をテー ら生じる、システム いて解説します。 性能全般に対する 制約要 Figure 1 は、 ソース電圧（Vs） 、低ノイズ･アンプ ンプリング･ク ロックおよび （LNA）、ADC ADC段などで構成 ドライバ、チャネル される一般的なA ･フィルタ、サ FEシグナルパスを 示しています。 RS チャネル･ フィルタ VS LNA ADC ADC CLK ドライバ 提供しています。ぜひお読みください。 signalpath.national.com/jpndesigner experts 高性能シグナ ルパ スに 最適 およ びクロック なアンプ、 ADC、 — Mike Ewer, の選択 Principal Applicati CLK クロック･ ドライバ Figure 1. AFE シグナル･パス データ･アクイ ジション･システ ムの性能を測る上 効ビット数（ENOB で最も重要な尺度 ）です。処理され となるのは、 小に抑えるこ る信号に対してA 分解能を示す有 とで、ENOBを FEの各段で加わ 最大化できます。 数Fで、これはそ るノイズおよび 特定の段で加わる 歪みを最 の段の総入力換算 ノイズの指標 しば取り上げられ ノイズを、前段に起 となるのはノ るノイズ指数 イズ係 因する入力ノイ （NF）は10 されたシグナルパ ズで割った値です log Fです。 ス全体のノイ 。しば フィルタを無 ズは、Friiの式 視した場合、 カスケード接続 を使って次のよ うに求められます。 次号予告 向け電源設計 今日のFPGA ©2007, National Semiconductor Corporation. National Semiconductor, , and Power Designer are registered trademarks and Analog Edge is a service mark of National Semiconductor. All other brand or product names are trademarks or registered trademarks of their respective holders. All rights reserved. 550263-019-JP IMPORTANT NOTICE