Comments
Description
Transcript
詳細な資料のダウンロードはこちら
３DCGゲームの画期的改善について ２０１６年９月１１日 株式会社 仲池上工房 代表取締役 村上 隆治 以下、ゲーム機のハードウェアメーカー様向けに、以下の３点を述べさせて頂きました。 Ｉ．３DCGゲームの画期的改善が出来るハードウェア開発についてのご説明。 Ⅱ．現在の携帯電話やゲーム機、スパコンのハードウェア構造とその限界。 Ⅲ．３DCGゲームの画期的改善が出来るハードウェア開発のご提案。 ご興味が有れば、お気軽に弊社にお問い合わせ下さい。 東京都大田区仲池上２—１９—１８ 株式会社 仲池上工房 代表取締役 村上 隆治 電話：０３−６３１７—１６１１ 携帯：０９０−２５３４−３５９６ Ｉ．３DCGゲームの画期的改善が出来るハードウェア開発についてのご説明。 （ ADENARTについて ） 以下に、1990年頃に実際に開発された、並列化出来ない処理の計算能力に優れた ADENARTについて関連した事項を述べる。 １．ADENARTの外観・性能 資料（P.7）に有ります様に、ADENARTは１６のＰＥ（Processor Element）及びそれに 対応するネットワークプロセッサーを備えたドーターボードを、最大１６枚挿す事が出 来るＵＮＩＸのＢａｃｋＥｎｄ機です。 従来の並列処理コンピュータと決定的に違うのは、ＰＥどうしの通信を制御するネッ トワークプロセッサーを備えている事です。 この構造により、並列化出来ない処理を含むプログラム（例：ラジオシティーを使っ たレイトレーシング処理）でも、大幅な性能劣化せずに実行できるのです。 また、P.８の表３－４を見て頂ければ分かる様に、当時はスーパーコンピュータ並 みの性能が有りましたが。 しかし、現在では、一般的なパソコンの基本スペック程度であり、開発は容易だと 思いますが・・・。 1 ２．Ｈｘnetの説明 P.10の「図5.8：ＨＸネットワーク（プロセッサーが１６個の場合）」を見ると現状の並列 処理タイプの計算ユニットには無い、ネットワークコントローラがＣＰＵ毎に付いてい るのが分かります。 一方、ＰＳ－４のＧＰＵユニットは１８個の計算ユニットで構成されていますが、夫々 の計算ユニットには単なるメモリは付いていても、ネットワークコントローラはついて いないのが分かります。（ P.12 PS-4 vs.AMD GPU 参照 ） この事から、ＰＳ－４では、「並列化出来ない処理を含むプログラム（例：ラジオシテ ィーを使ったレイトレーシング処理）」を実行すると大幅に計算性能が劣化し、リアル タイムではレンダリング処理が出来ない事が分かります。 実際、ＰＳ－３でも、ＰＳ－４でも、ゲーム（例：ファイナルファンタジー）の中には、 「ラジオシティーを使ったレイトレーシング処理」の場面は出てきません。 しかし、ゲーム機を「ＨXnet」を実装した構造にしておけば、ゲーム（例：ファイナル ファンタジー）の中に「ラジオシティーを使ったレイトレーシング処理」の場面を幾らで も挿入する事が可能になります。 更に言えば、スパコンを使って作成した映画の「アバター」にさえ出てこない、極め て自然なＣＧである「ラジオシティーを使ったレイトレーシング処理＊１」が動的に出来 る様になるのです。 ＊ １：「ラジオシティーを使ったレイトレーシング処理」は、光線が複雑に反射する 計算を扱うので、並列化処理が苦手な現在の並列コンピュータでは、本来の計 算スピードから大幅に計算が遅くなる。 従って、ゲーム中では、「単なるレイトレーシング処理」はリアルタイムで計算 が可能でも、「ラジオシティーを使ったレイトレーシング処理」はリアルタイムで 計算は不可能なのである。 2 ３．ＡＤＥＴＲＡＮの説明 ＡＤＥＮＡＲＴ用の並列処理言語であるＡＤＥＴＲＡＮは、ＰＥ間のデータ転送の為の 構文としてＰＡＳＳ文を持っている等、並列化出来ない部分の計算処理能力が落ちな い様に工夫されています。（P.13,14：下記の著書より抜粋） 詳細は、下記の著書＊４をご覧下さい。 ＊４：題 名：超並列ＶＬＳＩコンピュータ －ＡＤＥＮＡＲＴの構成とソフトウェア－ 発行所：工業調査会 著 者：堀内 司郎 監修、廉田 浩 編著 なお、小職は「HXnet」を実装する回路を開発するには、上記の著書を読み込む事 が必須である、と思っています。 弊社では既に２冊を入手済みです。 もし、「お読みになりたいが入手出来ない」と言う場合は、ご相談下さい。 （ アマゾンで売っていた事が有りました。 ） ４．ＨXnetの欠点と弊社の特許 ADENARTに於いて、非並列処理の計算処理時に実行スピードを大幅に低下させ ない為の工夫が「HXnet」であるが、「HXnet」を実現するには４のn乗の数のCPUユニ ット（ PE or CPUコア ）が必要で有る。（ PE数が４、１６、６４、１２８、・・・・ ） その為、現在、最大のCPUコア数が８である携帯電話には「HXnet」を実装する事が 出来ない。 そこで、「HXnet」に追加のメモリ（ADM）を付加し、４の整数倍（例えば８）のCPUコア でも「HXnet」を実装出来る様にしたのが、弊社の特許である。 （ 特許出願番号：２０１３−２３５９２５ ） すなわち、携帯電話でも極めて自然な３DCGゲーム＊２を開発出来る基盤を提供出 来るのが、弊社の特許である。 更に言えば、当然の事ながら、携帯電話だけでなく、パソコン、ゲーム専用機、スー パーコンピュータ（以下スパコン）でも互いに共通の「HXnet」の基盤を実装する事が 可能となる。 この事に依り、以下の①、②の様な事が実現出来る。 ①．携帯電話、パソコン、ゲーム専用機では、「HXnet」により、「他に例を見ない極 めて自然な３DCGのゲーム＊２」が開発可能となる。 3 ②．スパコンでは、並列処理化出来ない部分を含んでいる気象解析や統計処理 の分野に於いて、「HXnet」により、従来のスパコンを遥かに凌駕する計算能力を 発揮出来る。 更に、それだけではなく、上記①のハードと実装技術を共有出来る事に依り台当 りの開発費が画期的に低下する。 すなわち、従来は、１台当りの開発費１２００億円と言われていたスパコンが１台 当り２４億円で済む事になり、１台当りの開発費が劇的に低下する＊３。 加えて、上記②が可能であるという事は、種々の開発に伴い様々な解析を行なっ ている現状では、スパコンが画期的に安価になれば、その国の技術開発力が金融 分野も含めて格段に上がる、と言う事を意味する。 ＊ ２：ラジオシティーを使ったレイトレーシングが動的に実行可能。 ＊ ３：詳細な積算根拠については、P.１６〜３７の「４．超並列プロセッサー開発 のビジネスモデル」を参照。 Ⅱ．現在の携帯電話やゲーム機、スパコンのハードウェア構造とその限界 以下、２０１６年現在の携帯電話やゲーム機のハードウェア構造を示した。 また、現在販売されているコンパイラについても列挙した。 １．現在の携帯電話のハードウェア構造 P.３８に携帯電話（Tegra 4）のGPU Core ＊５を示した。 ＊５：PC Watch より引用 GPU Coreの計算ユニットにはPixel Cashe 或は Texture Cashe は付いているが、 「HXnet」の様にネットワークコントローラは付いていないのが分かる。 この事から、Tegra 4では、「並列化出来ない処理を含むプログラム（例：ラジオシテ ィーを使ったレイトレーシング処理）」を実行すると大幅に計算性能が劣化し、リアル タイムではレンダリング処理が出来ない事が分かります。 ２．ゲーム機のハードウェア構造 P.１２（ PS-4 vs.AMD GPU ）にＰＳ－４のＧＰＵユニットの構造＊５を示しました。 上記の「Ｉ．の２．Ｈｘnetの説明」で示した様に、ＰＳ－４のＧＰＵユニットは１８個の計算 ユニットで構成されていますが、夫々の計算ユニットには単なるメモリは付いていても、 ネットワークコントローラはついていないのが分かります。 4 この事から、上述した様に、ＰＳ－４では、「並列化出来ない処理を含むプログラム （例：ラジオシティーを使ったレイトレーシング処理）」を実行すると大幅に計算性能が 劣化し、リアルタイムではレンダリング処理が出来ない事が分かります。 ３．スパコンのハードウェア構造とCray Tune 国内のスパコンメーカーであるF社の開発担当者から聞いた話に依ると、ハードウ ェは並列処理用に開発・実装されており、１２８万ものCPUが実装されているが、実 装基盤には「HXnet」の様な「ネットワークコントローラ」は実装されていない。 また、国内のスパコンメーカーであるN社もハードウェは並列処理用に開発・実装さ れており、実装基盤には「HXnet」の様な「ネットワークコントローラ」は実装されてい ない。 この様な構造のスパコンでは、並列化処理が出来ないプログラム部分を含む気象 解析のプログラムや、同様に、並列化処理が出来ないプログラム部分を含む金融分 野で使われる多変量解析のプログラムをスパコンで実行すると、本来の最大実行速 度である「ピーク性能」から、大幅に性能劣化する。 すなわち、国内メーカーのスパコンでは、並列化処理が出来ないプログラム部分を 含むプログラムを実行すると、「ピーク性能」の１％程度しか発揮出来ない、と言われ ている。 この性能劣化を防ぐには「Cray Tune」と呼ばれているソースプログラムの大幅な改 変が必要で有る。 しかし、パソコン用のプログラムとは違い、膨大なソースプログラムの中身を見て並 列化出来ない部分のプログラムを改変するのは、並の技術者では出来ない。 ちなみに、この様な膨大なソースプログラムの中身を見て並列化出来ない部分の プログラムを改変出来るのは、世界的にみても Cray 社の技術者だけである、と言 われている。 ちなみに、国内メーカーN社のスパコンを使用している「独立行政法人 海洋研究開 発機構」では、解析プログラムの実行時の性能アップの為に、SGI社の莫大なメモリ ユニットを購入して使用している、とのマスコミ報道が有った。 これも、本来は、並列処理化が出来ない部分を含む種々の解析プログラムを実行 しても大幅に性能が劣化しない「HXnet」の様な実装基盤で構成されるスパコンを開 発するのがスジではないでしょうか？ 5 Ⅲ．３DCGゲームの画期的改善が出来るハードウェア開発のご提案 以上、述べてきました様に「HXnet」を実装した携帯電話やゲーム機、或は、パソコン のスロットに挿すCGのアクセラレータを開発すれば、「３DCGゲームの画期的改善」が出 来ます。 但し、上記４にも記述してあります様に、「HXnet」を実現するには４のn乗の数のCPUユ ニット（ PE or CPUコア ）が必要で有る。（ ４、１６、６４、１２８、・・・・ ） その為、現在、最大のCPUコア数が８である携帯電話には「HXnet」を実装する事が出 来ないのです。 そこで、「HXnet」に追加のメモリ（ADM）を付加し、４の整数倍（例えば８）のCPUコア数 でも「HXnet」を実装出来る様にしたのが、弊社の特許であります。 （ 特許出願番号：２０１３−２３５９２５ ） すなわち、携帯電話でも極めて自然な３DCGゲーム＊２を開発出来る基盤を提供出来る のが、弊社の特許である。 是非、弊社の特許を使用したゲーム機（携帯電話を含む）の開発をお願い致し ます。 開発に関しては、出来る限りのサポートを致します。 お気軽にお声を掛けて下さい。 東京都大田区仲池上２−１９−１８ 株式会社 仲池上工房 代表取締役 村上 隆治 電話：０３−６３１７−１６１１ 携帯：０９０−２５３４−３５９６ 6 PS4 vs. AMD GPU (Estimate) PlayStation 4(PS4) CPU CPU CPU CPU CPU CPU CPU CPU 18 Compute Units Core L2 Cache CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU ROP ROP ROP x64 GDDR5 ROP ROP x64 GDDR5 I/O Hub Chip ROP Memory x64 GDDR5 ROP Tex/ROP ROP 800MHz? 1.84 TFLOPS VIDEO Compute Unit(CU) x 18 1152 MADs x64 GDDR5 72 Tex Units 57.6GTexel/sec 32 ROPs? x256 GDDR5 I/F 5.5GT/sec Memory Rate 176GB/sec 8GB Memory GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 256-bit GDDR5 Interface 8GB (16 4Gb DRAM) Radeon HD 7870 (Pitcairn) 20 Compute Units VIDEO Compute Unit(CU) x 20 ROP x64 GDDR5 ROP ROP x64 GDDR5 ROP ROP x64 GDDR5 ROP ROP x64 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 Memory I/O Hub Chip GDDR5 GDDR5 1280 MADs 1000MHz 2.56 TFLOPS Tex/ROP ROP CPU Core CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU 80 Tex Units 80GTexel/sec 32 ROPs x256 GDDR5 I/F 4.8GT/sec Memory Rate 153.6GB/sec 2GB Memory 256-bit GDDR5 Interface 2GB (8 2Gb DRAM) Radeon HD 7850 (Pitcairn) 16 Compute Units VIDEO Compute Unit(CU) x 16 ROP x64 GDDR5 ROP ROP x64 GDDR5 ROP ROP x64 GDDR5 ROP ROP x64 GDDR5 GDDR5 GDDR5 GDDR5 GDDR5 256-bit GDDR5 Interface 2GB (8 2Gb DRAM) GDDR5 GDDR5 Memory I/O Hub Chip GDDR5 GDDR5 1024 MADs 860MHz 1.76 TFLOPS Tex/ROP ROP CPU Core CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU CU 64 Tex Units 55GTexel/sec 32 ROPs x256 GDDR5 I/F 4.8GT/sec Memory Rate 153.6GB/sec 2GB Memory 超並列プロセッサー開発のビジネスモデル （ 使い易くて極めて安価なスーパーコンピュータを開発する方法 ） （ 国内の特許出願番号 ２０１３−２３５９２５ ） （ 米国の特許出願番号 １４／７０８，３０６ ） （ VLSI回路、並列コンピューティングシステム及びコンピュータシステム ） 業務システム説明書 ・説明概要 ・ビジネスモデルの概略フロー図 ・市場での利用価値 P.1～ P.16～ P.18～ <2013/7/15 作成> <2016/2/18 修正> コンパイラ及びコストに関する記述を追加・修正 NK A社 B社 C社 D社 Ｅ社 NK：株式会社 仲池上 工房 Ｂ社：TV（家電）開発会社 D社：ゲーム機開発会社 Ａ社：携帯電話機開発会社 Ｃ社：パソコン開発会社 Ｅ社：スパコン開発会社 作成：株式会社 仲池上工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 Ⅰ．概要 １．従来技術の特徴と問題点 ①．従来技術の特徴 ・通常のコンピュータよりも遥かに多くの計算処理プロセッサーを持つ「スーパーコンピュータ」は、天気予報（気象予測）や 自動車の強度解析（FEM、NASATRAN、パームクラッシュ、モーダルフロー）等々、現代には欠かせない重要な技術である。 ・大学を含む研究者が利用して、その国の科学技術を支える役目を果たしている、と言っても過言では無い位の重要技術である。 ・我が国で開発されたスーパーコンピュータは、NEC社の「地球シュミレータ」、東京工業大学の「ツバメ」、理化学研究所（富士通）の 「京」が有り、各々、気象や解析等に利用されている事になっている。 ②．従来技術の問題点 ・ＮＥＣの「地球シュミレータ」も理化学研究所（富士通）の「京」も専用のＣＰＵ開発を行い、開発したＣＰＵを専用の実装基盤に搭載して スーパーコンピュータとしている。 この為、ＣＰＵの開発費用と実装費用が上乗せされて、汎用のＣＰＵ（インテルのＣＰＵ）を利用して開発した中国の「天河－２」に比べると 大幅に開発費用が高額になっている。（P.17 図－１ の 5-e-1,2 参照） ・更に、専用ＣＰＵを開発すれば他者に有利になる訳ではないのは、汎用ＣＰＵ（インテル）を使った「天河ー２」が「ダントツ・トップの 計算スピードを発揮して、当分、世界の他のスーパーコンピュータが追いつけない！」、と言われている事（２０１４年初期現在の見解） からも、自明である。 ・一方、我が国で開発されたスーパーコンピュータは、NEC社の「地球シュミレータ」、東京工業大学の「ツバメ」、理化学研究所（富士通） の「京」等、全てが「並列処理コンピュータ」という分類に入る。 このタイプのスーパーコンピュータは、並列処理可能な多数の計算処理を1回で処理する事により、計算処理速度を上げている。 逆に言うと、「並列処理が出来ない計算処理を実行させると充分な計算速度が得られない。」、という決定的な欠点を持っている。 ちなみに、自動車会社で使うような大規模で複雑な解析ソフトやシュミレーション・ソフトの殆どは、「並列化処理が出来ない部分を 持っている。」のである。 従って、これらのソフトウェアを並列処理コンピュータで実行させる場合は、「並列処理コンピュータで実行させても大幅に計算速度が 低下しない様に、ソフトウェアの並列処理が出来ない部分を大改造している（クレイチューン：クレイ社のみ可能）」のである。 業務システム説明書-超並列コンピュータ.xls 1/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 従って、大学の研究者が並列処理タイプのスーパーコンピュータを利用しようとすると、汎用的に使われている解析ソフトのソースプログラム を、研究者が自ら大改造しなければならず、まず不可能である。 ・更に、ソースプログラムの改変を行なう為には、プログラムの使用権ではなくて、改変権を購入しなければならず、これは、通常は 使用権の１０倍位と高価である。 ( 因みに、日本のスパコンの実行性能がピーク性能の数％、酷いと１％以下と言われるのに対して、クレイ社でクレイチューンを ） ( 行なっているのは優秀な職人気質の技術者達であり、クレイチューン後の実行性能はピーク性能の５０～６０％にも及ぶ！と言われている。 ） ・更に、「アバター」の様に全編豊富なＣＧを使った映画の製作には、スーパーコンピュータを使用している事は容易に推察出来る。 「アバター」は臨場感溢れる綺麗なＣＧの映画として大変に評判が良いが、実は、ＣＧとして実現が出来ていない処理が有る。 それは、「ラジオシティーを使ったレイトレーシング」と呼ばれるＣＧの計算処理方法なのである。 「ラジオシティーを使ったレイトレーシング」とは、鏡の様な面に周りの景色が映り込む処理の事であり、現実世界ではごく普通の 現象である。 例えば、現実世界では塗装がツルツルの新車の屋根には空の雲や周りの景色が映り込むし、鏡の様な床の上を歩けば自分の姿や 周りの景色が床に映り込みます。 この「ラジオシティーを使ったレイトレーシング」と呼ばれるＣＧの計算処理方法は、光の複雑な反射を扱うので、処理プログラムの中に 複雑に分岐するプログラム部分を多数持っており、並列処理コンピュータには極めて苦手な処理なのである。 （詳細はネットでウィキペディアを参照。） その結果、「並列処理コンピュータを使って製作したＣＧには、いくら綺麗に見える事が分かっていても、「車の屋根での景色の 映り込みは出て来ない。」し、「鏡の様な床を歩くシーンは出て来ない。」のである。 同様に、並列処理コンピュータであるＰＳ－３（８個の並列処理ＣＰＵを内臓）は、「FF-13」でも、「スターオーシャン４」でも、 「リッジレーサー」でも鏡面反射の映り込み処理のシーンは登場しない！のである。 以上をまとめると、「専用CPUを開発してスーパーコンピュータを開発する方法」には、以下の様な問題点が在る。 a．専用CPUの開発費は高額であり、結果、スーパーコンピュータの台当たりの開発コストは高騰する。 また、上記の記述をまとめると、「並列処理コンピュータでの計算処理」には、以下の様な問題点も在る。 b．大型機で実行する様な複雑な解析ソフト等は、そのままでスパコンで実行しても充分な計算速度が得られない。 c．大型機で実行する様な複雑な解析ソフト等は、充分な計算速度を得る為には、ソースプログラムの大改造（クレイチューン）が 必要であるが、コスト的（改変権は高価）にも、技術的（超高度な技術が必要）にも極めて困難。 業務システム説明書-超並列コンピュータ.xls 2/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 d．以上の様な理由で、CGの動画の製作では、鏡面反射処理という綺麗な動画のCG作成は、現状ではまず不可能なのである。 ２．本システムの特徴 ①．従来技術の問題点の克服 a．「スパコンのCPU開発及びCPU実装方法」を「携帯電話やゲーム機と共通化」する事により、スパコンの原価を極めて安価にする。 ・従来の専用CPU開発と専用実装を行なう方法では、開発費が高額になり、結果、スーパーコンピュータの台当たりの開発コストが高騰する。 ・富士通が開発したスパコンの「京」は、CPU等の開発に約１２００億円を投資している。更に、CPUを実装する為の実装基盤の 開発に数億円～１０億円程度を投資していると推定される。 従って、スパコンの1台当たりの開発費用は、約１２００億円という高額である。（P.17 図ー1 5-e-2 ： スパコンは複数台売れないと仮定 ） （ CPU開発費用：１,２００億円/台、実装費用：４億円/台と推定すると、開発費用：約１,２００億円/台 ） ・更に、要望の多いスパコンの前処理検討用ミニスパコンについては、開発して３０台売れたと仮定すると、1台当たりの開発費用は、 約４０億円という額になる。（ P.17 図ー1 6-e-2 ） （ CPU開発費用を１２００億円とすると、１２００億円/３０台＝４０億円/台、実装費用：１,０００万円/台とすると、開発費用：４０億円/台 ） ・しかし、中国のスパコン「天河ー２」は、インテル等の汎用CPUを使用しているので、CPUの開発費用は不要で、CPUの購入費用と CPUの実装費用のみが必要なので、日本の「京」とは比較にならない程に安価に開発が出来ていると推定される。 （ CPU購入費用：２万円/CPU x ８０,０００ x (8+8)CPU/台＝２５６億円/台、実装費用：４億円/台、故に、開発費用：２６０億円/台 ） （ P.17 図ー１ の 5-e-1、 5-e-2 参照 ： 5-e-1は、「天河－２」と同等の汎用CPUを使って開発する方法 ） ・また、スパコンの前処理検討用ミニスパコンについては、汎用ＣＰＵを購入する方法では、２.１億円/台 と安価になる。 （ P.17 図－１－f の6-e-1 参照 ） （ CPU購入費用：２万円/CPU x 1万 CPU/台＝２億円/台、実装費用：１,０００万円/台と仮定すると、開発費用：２.１億円/台 ） ・一方、SONYのゲーム機のPS-3は、５,０００億円もの費用を投じて開発したCPUを搭載（並列処理の８CPU）しているが、 この様な高価なCPUを搭載したゲーム機が、何故、５万円という安価な値段で販売できるかと言うと、１,０００万台以上も売れるから なのである。 すなわち、５,０００億円/１,０００万台＝５万円/台となり、1台当たりの開発費が5万円という安価な値段になるからである。 業務システム説明書-超並列コンピュータ.xls 3/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 以上を総括して述べると、スパコンのCPUの開発原価を画期的に安価にするには、「携帯電話」や「ゲーム機」や「パソコン」や 「TV」で使われるCPUと共用化して、1CPU当たりの開発費用を安価に抑えれば良いのである。 ・例えば、スパコン用に開発したCPUを、「携帯電話」と「ゲーム機」と「パソコン」と「TV」で使われるCPUと共用化すると、僅か ４１２円/CPUとなり、スパコンのCPU開発費用は１台当たりでは、４１２円/CPU x ８０,０００ x (8+8) CPU/台 ＝ ５．３億円/台 となる。 これに、CPUの実装費用の４億円/台を加えると、スパコンの開発費用は約９億円/台となる。（ P.17 図ー１ の 5-e-3 参照 ） ・更に、スパコンの前処理検討用ミニスパコンについては、「携帯電話」と「ゲーム機」と「パソコン」と「TV」で使われるCPUと共用化すれば、 CPU開発費用は１ＣＰＵ当たり４１２円となり、４１２円/CPU x １万 CPU/台 ＝ ４１２万円/台となる。これにＣＰＵの実装費用１０００万円/台を 加えると、ミニスパコンの開発費用は約１４００万円/台 となる。 b．並列処理では高速化出来ないソフトウェアは、ハード（CPUの実装技術）で高速化すれば良い ・大型機で実行する様な複雑な解析ソフト等は、並列化出来ない部分が多数存在し、従来のスパコンでは、充分な計算速度が得られない。 ・スパコンが「並列処理タイプのコンピュータ」である限り、複雑な解析ソフトはそのまま実行すれば、期待される様な充分な計算処理の 実行速度は得られない。 逆に言うと、「並列処理タイプを超えた（機能的に上位に有る）コンピュータ」を使えば良いのである。 ・すなわち、「超並列処理タイプ」のスパコンを開発し、複雑な解析ソフトを実行すれば良いのである。 この「超並列処理タイプ」のスパコンとしては、汎用のCPUを使用した「旧松下電器産業」製のスパコン「ADENART」が有る。 c．「クレイチューン」は、膨大な工数（開発費）と高度な人材が要るので、ハード（CPUの実装技術）で高速化する ・大型機で実行する様な複雑な解析ソフト等は、充分な計算速度を得る為には、ソースプログラムの大改造（クレイチューン）が必要である。 ・スパコンが「並列処理タイプのコンピュータ」である限り、充分な計算速度を得る為には、ソースプログラムの大改造（クレイチューン）が どうしても必要である。 この件も、逆に言うと、「並列処理タイプを超えた（機能的に上位に有る）コンピュータ」を使えば良いのである。 ・すなわち、「超並列処理タイプ」のスパコンを開発し、複雑な解析ソフトの実行を行なえば良いのである。 この「超並列処理タイプ」のスパコンとしては、汎用のCPUを使用した「旧松下電器産業」製のスパコン「ADENART」が有る。 この「超並列処理タイプ」のスパコンを使用すれば、ソースプログラムの大改造（クレイチューン）が大幅に簡素化する事が出来るので、 業務システム説明書-超並列コンピュータ.xls 4/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 大型機で実行する様な複雑な解析ソフト等を実際にスパコンで実行する際の手間が大幅に削減され、大変に使い易いスパコンに なるのである。 d．鏡面反射処理（ラジオシティを使ったレイトレーシング）は、ハード改良（CPUの実装技術）でリアルタイムでの実行を可能に出来る ・ハードウェアが並列処理型である限り、鏡面反射処理という綺麗なCGのリアルタイムでの実行は非常に難しい。 ・すなわち、ゲーム機が「並列処理タイプのコンピュータ」である限り、鏡面反射処理という綺麗なCGのリアルタイムでの実行は非常に難しい。 この件も、逆に言うと、「並列処理タイプを超えた（機能的に上位に有る）コンピュータ」を使えば良いのである。 ・すなわち、「超並列処理タイプ」のスパコン（ゲーム機）を開発し、複雑な処理ソフトの実行を行なえば良いのである。 この「超並列処理タイプ」のスパコンとしては、汎用のCPUを使用した「旧松下電器産業」製のスパコン「ADENART」が有る。 この「超並列処理タイプ」のスパコンを使用すれば、鏡面反射処理という綺麗なCG作成もリアルタイムで実行が出来る様になるのである。 e．ADENARTタイプ（超並列型）のボード開発 ・旧松下電器産業製のスパコン「ADENART」が設計・開発されたのは３０年近く前であり、当時のスーパーコンピュータのマシンサイクルが ２～４nsで、メインメモリーが２ＧＢであった事から、現在では普通のパソコンに相当する値である。 ・従って、「ADENART」がUNIXのバックエンドプロセッサーであった事を考えると、現在では、パソコンに搭載されているグラフィック アクセラレータ・ボードに相当する。 ・ADENARTは１６ＣＰＵのドータボードを最大１６枚搭載する事が可能であったで、現在なら１６ＣＰＵのグラフィックアクセラレータ ボードを開発すれば良いのであり、PCI又はPCI Expressのボードにすれば、パソコンに搭載が出来るのである。 ・しかし残念ながら、現在、その様なボードは世の中に存在しない。 ・その理由は、現在存在するあらゆるコンピュータは、グラフィックボードも含めて、並列処理しか出来ないハードウェアとなっている為である。 ・具体的に言うと、現在存在するグラフィックボードでは、ADENARTの様なPE間の通信を行なえる様なハード（ネットワークブロック）が 搭載されて無いのである。（ P.11の＊５ のa を参照 ） ・従って、「ADENARTタイプ（超並列型）のボード開発」には、まず、ADENARTの様なPE間の通信を行なえる様なハード（ネットワークブロック）が 搭載されたグラフィックアクセラレータ・ボードを開発する必要がある。（P.11～の＊５のa、b を参照） ・また、このボードが機能する為には、ADENART同様に、同一ボード内のＰＥ間の通信を制御する為のコンパイラーの開発も必要となる。 ・更に、このグラフィックアクセラレータを、2016年現在、ＭＡＸでＣＰＵ数８の携帯電話に搭載するには、弊社の特許である「追加メモリー」を 付加したADENART改のハードとし、それに対応するコンパイラーの開発も必要なのである。 業務システム説明書-超並列コンピュータ.xls 5/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 f．ADENARTタイプ（超並列型）のボード用のコンパイラの開発 ・いきなり携帯電話対応のＡＤＥＮＡＲＴ改の回路を設計・開発する事は、現状では、非常に困難であると推測される。 ・つまり、まず第一に、２０１６年現在、「携帯電話対応のＡＤＥＮＡＲＴ改の回路」どころかＡＤＥＮＡＲＴの回路さえ発売されていない のが現状である。 ・当然、ＡＤＥＮＡＲＴ改のコンパイラどころか、ＡＤＥＮＡＲＴタイプのコンパイラすら実在しないのが現状である。 （ 世界トップクラスのコンパイラ・メーカの正規代理店のH/Pを参照。 HTTP://softek.co.jp ） （ 国内の一流大学での研究でも、単なる並列コンピュータのコンパイラの研究は行なっていても、ＡＤＥＮＡＲＴの様なＰＥ間の ） （ 通信があるコンピュータのコンパイラに関しての研究は行なっていない。 東工大・国枝、一色研究室 他。 ） ・そこで、まず第一に「ADENARTタイプ（超並列型）のボード用のコンパイラの開発」について述べる。 ・ADENARTタイプ（超並列型）のボードについては、下記のP.11～の＊５のa、b を参照。 ・ADENARTタイプ（超並列型）のボード用のコンパイラに必要な特有の機能には、以下の様な機能が有る。 （ 詳細は、下記のP.13＊５のＣの参考文献を参照 ） 担当ＰＥを明記した並列処理機能。 ＰＥの物理的個数を超えた並列動作の記述機能。 上記の配列データを操作する機能。 並列に動作するＰＥ間で、その演算結果に従って制御フローの変更を行なえる機能。 ・現状では、まず、ADENARTタイプ（超並列型）のボードの開発とそれに対応したコンパイラの開発から始めるのが現実的であろう。 g．携帯電話対応のＡＤＥＮＡＲＴ改の回路のボードの開発 ・携帯電話に４ＣＰＵのＡDＥＮＡＲＴの回路を２セット又は３セット搭載すれば、「ラジオシティーを使ったリアルタイムレンダリングは可能」と 考えており、その為には、P.14の＊６のa の図ー１の様にＡＢＭ（追加のバッファメモリー）を搭載すれば良いのである。 ・特許に添付されている図については、下記のP.14～の＊６のa の図－１～４ を参照。 ・詳細は弊社特許（特開２０１５－０９５２３３）を参照。 業務システム説明書-超並列コンピュータ.xls 6/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 h．携帯電話対応のＡＤＥＮＡＲＴ改の回路のボード用のコンパイラの開発 ・携帯電話対応のＡＤＥＮＡＲＴ改の回路のボード用のコンパイラの開発に必要な機能は、以下の様な機能となる。 「ADENARTタイプ（超並列型）のボード用のコンパイラに必要な特有の機能」＋「＊６のa の図ー１のＡＢＭ（追加のバッファメモリー）の 制御に必要なコンパイラの機能」 ・ADENARTタイプ（超並列型）のボード用のコンパイラに必要な特有の機能は、前述の如く以下の機能である。 （ 詳細は、下記のP.13の＊５のＣの参考文献を参照 ） 担当ＰＥを明記した並列処理機能。 ＰＥの物理的個数を超えた並列動作の記述機能。 上記の配列データを操作する機能。 並列に動作するＰＥ間で、その演算結果に従って制御フローの変更を行なえる機能。 ・P.14の６のa の図ー１のＡＢＭ（追加のバッファメモリー）の制御に必要なコンパイラの機能は、以下の通り。 （ 詳細は弊社特許（特開２０１５－０９５２３３）の請求項１～６を参照 ） 追加ＢＭ（ＡＢＭ）は、ＨＸＮｅｔ中のi番目のＰＥから書込可能な（nー１）個の追加ＢＭをｍ２個備え、（n-1）個の追加ＢＭ（１組の追加ＢＭ）は 順序付けされ、j番目の順序のＶＬＳＩ回路のｉ番目のＰＥについてｋ番目の順序の追加ＢＭがｋ番目の順序（ｋ＜ｊの場合）又は （ｋ＋１）番目の順序（ｋ＞＝ｊの場合）のＶＬＳＩ回路のｉ番目のＰＥによって読取可能である。 ｋ番目の順序のＶＬＳＩ回路のｉ番目のＰＥをＰＥ（ｋ，ｉ）と表すとき、ＰＥ（ｋ1，ｉ１）からＰＥ（ｋ2，ｉ2）へのデータ転送が、 （１） ｋ1＝ｋ2であればｋ1番目のＶＬＳＩ回路内のＨＸＮetによって実行され、 （２） ｋ1＝/ｋ2かつｊ1＝ｊ2であればＰＥ（ｋ1，ｉ１）が所定の追加ＢＭにデータを書き込み、該データをＰＥ（ｋ2，ｉ１）が 読み取る事によって実行され （３） ｋ1＝/ｋ2かつｊ1＝/ｊ2であればＰＥ（ｋ1，ｉ１）が所定の追加ＢＭにデータを書き込み、該データをＰＥ（ｋ2，ｉ１）が読み取り、 ｋ2番目のＶＬＳＩ回路内のＨＸＮetによりＰＥ（ｋ2，ｉ2）により転送される事によって実行される という機能。 本体ＣＰＵと上記記載のＡＤＥＮＡＲＴ改の回路を持つボードとの情報のやりとりが出来る機能。 業務システム説明書-超並列コンピュータ.xls 7/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 付 記 ＊１ ： 旧松下電器産業では、既に４半世紀も前に、汎用のCPUを使用した「超並列型処理プロセッサー・システム（Back End 機）」の 開発（ADENART）に成功し、東大の計算機センター他に３０台以上を販売したと聞いている。 筆者も開発に立ち会ったが、並列タイプのスーパーコンピュータでは極めて苦手な「鏡面反射の有るレイトレーシング＊２」や 「大型のコンピュータ用の各種解析システムの計算」が得意である、という特徴がある。 更に、上記２-①-a を見れば分かる様に、汎用CPUを使用している為に開発費用が極めて安価であり、販売価格も１台あたり 「数百万円～数千万円」という安価な計算機であった、という記憶がある。 加えて、「鏡面反射の有るレイトレーシング」や「大型のコンピュータ用の各種解析システムの計算」は、に多用されている 並列処理では高速化出来ないロジックも、ADENARTでは高速で実行が可能であった。 他方、「単なる並列処理型のスーパーコンピュータ」では、少し複雑な解析には充分な能力が発揮できず、N電気社製の スーパーコンピュータも開発当時の熱気が冷めて、限定された用途にしか使われていない様に感じている。 ＊２ ： 「ラジオシティーを使用するレイトレーシング法」、という鏡面反射を計算するレイトレーシング法は、複雑な処理を行なう為に、 並列処理型のコンピュータで処理をする為には、ソフトウェアの大幅な改良＊３が必要である。 従って、２０１６年２月現在、筆者の知るところでは、「ラジオシティーを使用するレイトレーシング法」をリアルタイムで使用している ゲーム・プログラムは存在しない。 その理由は上記の様に、「並列処理タイプのコンピュータを使用しているゲーム機」では、「ラジオシティーを使用するレイトレーシング法」 をリアルタイムで実行するには、ハードウェアの実計算能力が不足しているからなのである。 ＊３ ： クレイチューンと呼ばれている。 超並列型処理コンピュータでないと処理が早くならないタイプのプログラム処理を 並列処理コンピュータでも、あまり速度が低下しない様に処理プログラムの大幅な改良を行なう。 この為には、処理ソフトのソースの大幅改良が必要であり、膨大な改良工数（開発費）が掛かり、ソースリストを保有している、 ３DCGのゲーム・ソフトウェア会社でさえクレイチューンは行なっていない。 ましてや、通常、大型機、或いは、スーパーコンピュータで行なう様な複雑な解析ソフトウェアは、使用権だけで年間数億円と 推定されるし、処理ソフトのソース・プログラムを改良をする為の権利である改変権は数十億円とも言われている。 加えて、スーパーコンピュータで使われる様な複雑な処理ソフトは数十万行（数十万ステップ）とも推定され、ソース・プログラムの 中身を理解して改良する必要もあり、これは世界的に見ても極めて限られた人材にしか出来ない仕事なのである。 業務システム説明書-超並列コンピュータ.xls 8/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 しかし、超並列型の処理プロセッサーを開発して使用すれば、ソースの大幅な改良もほとんど必要なく、単に処理ソフトを小変更して、 ソースリストをリコンパイルすれば、大きく処理速度が低下せずに実行する事が可能なのである。 ＊４ ：携帯電話機とTVとパソコンとゲーム機とスパコンの各々台当り開発コストの算出について a．携帯電話機とTVとパソコンとゲーム機とスパコンの出荷台数（販売台数）の推定（同じCPU+実装技術を使用する台数） ・携帯電話機の国内出荷台数：２,０００万台／半年（同じ携帯電話機が使われる期間は半年と仮定する） ・TVの国内出荷台数：２,０００万台／年 x ３年 ＝６,０００万台（同じTVが使われる期間を３年と仮定する） ・パソコンの国内出荷台数：６５万台／月 x ３年 ＝２,３００万台（同じパソコンが使われる期間を３年と仮定する） ・ゲーム機の国内外の出荷台数：１,５００万台／３年（同じゲーム機が使われる期間は３年と仮定する：PS−３） ・スパコンの国内出荷台数：1台／５年（同じスパコンが使われる期間は５年と仮定する） ・スパコンの前処理検討用ミニスパコンの国内出荷台数：３０台／５年（約１,７００万円／台で、利用期間は５年と仮定する） b．開発した新型CPUを使った機器の出荷台数と出荷CPU数の推定 ・携帯電話機の国内出荷台数の半分に新型CPUが使われる（８CPU／台）と仮定ー＞１,０００万台ー＞８,０００万CPU ・ＴＶの国内出荷台数の２割に新型CPUが使われる（２CPU／台）と仮定ー＞１,２００万台ー＞２,４００万CPU ・パソコンの国内出荷台数の半分に新型CPUが使われる（６CPU／台）と仮定ー＞１,１００万台ー＞６,６００万CPU ・ゲーム機の国内外の出荷台数の全てに新型CPUが使われる（８CPU／台）と仮定ー＞１,５００万台ー＞１２,０００万CPU ・スパコンの国内外の出荷台数の全てに新型CPUが使われると仮定ー＞1台ー＞１２８万CPU ・スパコンの前処理検討用ミニスパコンの国内外の出荷台数の全てに新型CPUが使われると仮定ー＞３０台ー＞３０万CPU 上記の合計の出荷台数ー＞４,８００万台 上記の合計の出荷CPU数ー＞２９,１５８万台 c．CPUの開発費（推定）と出荷機器の台当りCPU開発コスト ・CPUの開発費（推定）：１,２００億円 ・出荷機器の１CPU当りの開発コスト：１,２００億円／２９,１５８万台 ＝ ４１２円／CPU 業務システム説明書-超並列コンピュータ.xls 9/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 d．携帯電話機とTVとパソコンとゲーム機とスパコンの各々台当りＣＰＵ開発コストの推定 ・携帯電話機の台当りＣＰＵ開発コスト（ＣＰＵを８個使用と仮定）：３,２９６円／台 ・ＴＶの台当りＣＰＵ開発コスト（ＣＰＵを２個使用と仮定）：約８２４円／台 ・パソコンの台当りＣＰＵ開発コスト（ＣＰＵを６個使用と仮定）：約２,４７２円／台 ・ゲーム機の台当りＣＰＵ開発コスト（ＣＰＵを８個使用と仮定）：３,２９６円／台 ・スパコンの台当りＣＰＵ開発コスト（ＣＰＵを１２８万個使用と仮定）：５,３億万円／台 ・スパコンの前処理検討用ミニスパコンの台当りＣＰＵ開発コスト（ＣＰＵを１万個使用と仮定）：４１２万円／台 e．携帯電話機とTVとパソコンとゲーム機とスパコンの各々台当り実装基盤開発コストの推定 ・携帯電話機の台当り実装基盤開発コスト（ＣＰＵを８個使用と仮定）：０.５万円／台 ・ＴＶの台当り実装基盤開発コスト（ＣＰＵを２個使用と仮定）：０.５万円／台 ・パソコンの台当り実装基盤開発コスト（ＣＰＵを６個使用と仮定）：０.５万円／台 ・ゲーム機の台当り実装基盤開発コスト（ＣＰＵを８個使用と仮定）：１万円／台 ・スパコンの台当り実装基盤開発コスト（ＣＰＵを１２８個万使用と仮定）：４億円／台 ・スパコンの前処理検討用ミニスパコンの台当り実装基盤開発コスト（ＣＰＵを１万使用と仮定）：1,０００万円／台 実は、実装基盤を作る際の作り方こそ、「超並列型コンピュータ」開発の肝なのである！ 過去に「ADENART（松下電器製）」という超並列型のスパコンが存在した。 ADENARTは汎用のCPUを使ってはいるが、実装時に交換機やメモリをCPU周りに配置し、CPUユニットとして 超並列型コンピュータを実現している。 f．携帯電話機とTVとパソコンとゲーム機とスパコンの各々台当り開発コスト(d＋e) ・携帯電話機の開発コスト（ＣＰＵを８個使用と仮定）：約８,２９６円／台 ・ＴＶの台当り開発コスト（ＣＰＵを２個使用と仮定）：約５,８２４円／台 ・パソコンの台当り開発コスト（ＣＰＵを６個使用と仮定）：約７,４７２円／台 ・ゲーム機の台当り開発コスト（ＣＰＵを８個使用と仮定）：約１.３万円／台 ・スパコンの台当り開発コスト（ＣＰＵを１２８万個使用と仮定）：９．３億円／台 ・スパコンの前処理検討用ミニスパコンの台当り開発コスト（ＣＰＵを１万個使用と仮定）：約１,４００万円／台 業務システム説明書-超並列コンピュータ.xls 10/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 ＊５ ：ADENARTのドーターボードとプロセッサー結合ネットワーク a．ADENARTのドータボード＊Ａ 業務システム説明書-超並列コンピュータ.xls 11/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 b．ADENARTのプロセッサー結合ネットワーク（ＨＸネットワーク－１６ＣＰＵの場合）＊Ａ 業務システム説明書-超並列コンピュータ.xls 12/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 c．注Ａ：引用文献 書 名：超並列ＶＬＳＩコンピュータ （ ＡＤＥＮＡＲＴの構成とソフトウェア ） 著 者：廉田 浩 編著 発行所：株式会社 日本工業調査会 業務システム説明書-超並列コンピュータ.xls 13/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 ＊６ ：携帯電話対応のＡＤＥＮＡＲＴ改の回路 a．携帯電話でのＡＤＥＮＡＲＴ回路の利用 ・２０１6年現在、携帯電話のＣＰＵ数はＭＡＸ８ＣＰＵであり、ＡＤＥＮＡＲＴの回路の特性上、４ＣＰＵの次に対応可能なＣＰＵ数は １６ＣＰＵであり、２０１６年現在ＭＡＸのＣＰＵ数が８の携帯電話にＡＤＥＮＡＲＴの回路を搭載して「ラジオシティーを使ったリアルタイム レンダンリグ」を行う事は出来ない。 ・なお、４ＣＰＵでは、能力不足でラジオシティーを使ったリアルタイムレンダリングは不可能、と考えている。 ・携帯電話で、ＡＤＥＮＡＲＴの回路の機能が利用出来る様にする為には、下記の弊社の特許を利用れば、８ＣＰＵや１２ＣＰＵに 対応可能で、「ラジオシティーを使ったリアルタイムレンダリングは可能」と考えている。 （ 特許出願番号：２０１３－２３５９２５ ） 業務システム説明書-超並列コンピュータ.xls 14/21 Copyright By 株式会社 仲池上 工房 説明概要 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2013/7/15 村上 隆治 2016/2/18 業務システム説明書-超並列コンピュータ.xls 15/21 Copyright By 株式会社 仲池上 工房 サブシステム名 作成者 作成日 更新者 更新日 全体 村上 隆治 2012/5/7 村上 隆治 2016/2/18 ビジネスモデルの概略フロー図（ケース１） １-b ．他社製（例：インテル製） の高性能CPUの採用 １-a．高性能CPU の開発 開発費：１２００億円＊５ 開発費用：０円！ 購入費用：５万円／CPU （ １〜９万円 ） ２．高性能CPUを使用した 超並列型処理プロセッサーの開発 （下記共通の実装基盤の開発） ３-a．携帯電話機用の 超並列型処理プロセッサー 実装基盤の開発 （処理プロセッサー数は８個） 開発費推定：数億円～数１０億円 ３-b．TV用の 超並列型処理プロセッサー 実装基盤の開発 （処理プロセッサー数は２個） 開発費推定 数億円～数１０億円 開発費推定 数億円～数１０億円 ４-a．携帯電話機に 実装し開発終了 ４-b．TVに 実装し開発終了 ３-c．パソコン用の 超並列型処理プロセッサー 実装基盤の開発 （処理プロセッサー数は６個） 開発費推定 数億円～数１０億円 ４-c．パソコンに 実装し開発終了 超並列型処理の携帯電話機の開発コスト ５-a-1．他社製CPU購入 ２.５万円 超並列型処理のTVの開発コスト ５-b-1．他社製CPU購入 ４.５万円 超並列型処理のパソコンの開発コスト ５-c-1．他社製CPU購入 ４.５万円 ５-a-2．自社製CPU開発＊１ ３.５万円／台 ５-b-2．自社製CPU開発＊１ １.５万円／台 ５-c-2．自社製CPU開発＊１ １.６万円／台 ＊２ ５-a-3．自社製CPU開発 ０.８３万円／台 図ー１-a ＊２ ５-b-3．自社製CPU開発 ０.５８万円／台 図ー１-b ５-c-3．自社製CPU開発＊２ ０.７５万円／台 図ー１－ｃ （注）：5-a-1～6-e-3迄の開発コストは推定値 ＊１：新型CPUの開発を、携帯電話機単独、TV単独、パソコン単独、ゲーム機単独、スパコン単独で使用すると仮定した場合の推定開発コスト ＊２：新型CPUの開発を、携帯電話機とTVとパソコンとゲーム機とスパコンに共通で使用すると仮定した場合の推定開発コスト ＊３：現在、圧倒的な世界最高性能の中国のスパコン（天河-２）はこのタイプ。CPUはインテル社のCPUを採用。恐らく、並列処理タイプのスパコン。 ＊４：日本のスパコン（富士通の京）はこのタイプ。CPUも自社開発。並列処理タイプのスパコン。高度な解析ソフトを流すにはソースプログラムの大改造が必要。 ＊５：現在は２００億円〜３００億円で開発が可能との話が有る。残念ながら、諸般の事情により、富士通の京は１２００億円もの税金を掛けて開発したとの事。 図－1 業務システム説明書-超並列コンピュータ.xls 16/21 Copyright By 株式会社 仲池上 工房 ビジネスモデルの概略フロー図（ケース１） ３-d．ゲーム機用の 超並列型処理プロセッサー 実装基盤の開発 （処理プロセッサー数は８個） 開発費推定 数億円～数１０億円 ４-d．ゲーム機に 実装し開発終了 サブシステム名 作成者 作成日 更新者 更新日 全体 村上 隆治 2012/5/7 村上 隆治 2016/1/18 ３-e．スーパーコンピュータ用の 超並列型処理プロセッサー 実装基盤の開発 （処理プロセッサー数は約１２８万個） ３-f．スーパーコンピュータ使用前の 検討用超並列型処理プロセッサー 実装基盤の開発 （処理プロセッサー数は約１万個） 開発費推定 数億円～数１０億円 ４-d．スーパーコンピュータに 実装し開発終了 ４-f．スーパーコンピュータに 実装し開発終了 超並列型処理のゲーム機の開発コスト 超並列型処理のスーパーコンピュータの スーパーコンピュータの前処理検討用ミニスパコン ５-d-1．他社製CPU購入 １７万円 開発コスト の超並列型処理の開発コスト ５-d-2．自社製CPU開発＊１ １.８万円／台 ５-e-1．他社製CPU購入＊３ ２６０億円／台 ６-e-1．他社製CPU購入＊３ ２.１億円／台 ５-d-3．自社製CPU開発＊２ １.３万円／台 ５-e-2．自社製CPU開発＊１,＊４ １,２００億円／台 ５-e-3．自社製CPU開発＊２ ９億円／台 ６-e-2．自社製CPU開発＊１,＊４ ４０億円／台 ６-e-3．自社製CPU開発＊２ １,４００万円／台 図ー１-d 図ー１-e 図ー１－ｆ （注）：5-a-1～6-e-3迄の開発コストは推定値 ＊１：新型CPUの開発を、携帯電話機単独、TV単独、パソコン単独、ゲーム機単独、スパコン単独で使用すると仮定した場合の推定開発コスト ＊２：新型CPUの開発を、携帯電話機とTVとパソコンとゲーム機とスパコンに共通で使用すると仮定した場合の推定開発コスト ＊３：現在、圧倒的な世界最高性能の中国のスパコン（天河-２）はこのタイプ。CPUはインテル社のCPUを採用。恐らく、並列処理タイプのスパコン。 ＊４：日本のスパコン（富士通の京）はこのタイプ。CPUも自社開発。並列処理タイプのスパコン。高度な解析ソフトを流すにはソースプログラムの大改造が必要。 ＊５：現在は２００億円〜３００億円で開発が可能との話が有る。残念ながら、諸般の事情により、富士通の京は１２００億円もの税金を掛けて開発したとの事。 図－1 業務システム説明書-超並列コンピュータ.xls 17/21 Copyright By 株式会社 仲池上 工房 市場での利用価値 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2012/5/15 村上 隆治 2016/2/18 Ⅰ．概要 まず、現在、PCを始めコンピュータのCPUで主流となっている「並列処理コンピュータ」の現状を３つに分け、Ⅱの詳細で簡単に述べさせて頂きます。 １．各種解析用のスーパーコンピュータとしての現状分析 ２．３D CGのゲーム用の処理システムとしての現状分析 ３．３Dテレビ用の処理システムとしての現状分析 次に、超並列コンピュータの市場での利用価値について、大きく分けて３種類有るので、Ⅱの詳細で簡単に述べさせて頂きます。 ４．各種解析用のスーパーコンピュータとしての利用価値 ５．次世代の３D CGのゲーム用の処理システムとしての利用価値 ６．次世代の３Dテレビ用の処理システムとしての利用価値 Ⅱ．詳細 以下、上記の項目に従って、詳細に記述いたします。 １．各種解析用のスーパーコンピュータとしての現状分析 多数の処理プロセッサー（例：１２８ＣＰＵの処理プロセッサー）を持ち、同時並列的にプログラムの処理が可能なので、各種の複雑な解析用の スーパーコンピュータとしての利用が考えられます。 但し、実際には、スーパーコンピュータで実行したいほとんどの解析ソフトでは、複雑な処理を行なっており、同時並列処理が 出来ないプログラム部分が存在するので、スーパーコンピュータ本来の性能に比べて、「ガックリと処理スピードが遅くなる」と言う欠点が存在し、 適用できる解析ソフトには限りが有ります。（ ピーク性能の１％しか発揮出来ていない、と言われている。 ） ２．３D CGのゲーム用の処理システムとしての現状分析 PS-3のCGゲームには、「ファイナルファンタジー１３」や「スターオーシャン４」等のゲームが有り、小生も年甲斐もなく自宅で 大いに楽しんでおります。 「PS-3のCG用のシステム」は「セルコンピュータと言われる方式の並列コンピュータ」方式で、同時に複数のCGのレンダリング処理が可能で、 PS-２と比べても圧倒的なCGのレンダリング処理のスピードが有り、高精細なゲームが楽しめています。 しかし、この高精細なゲームも良く見ると「ファイナルファンタジー１３」でも「スターオーシャン４」でも「リッジレーサー」でも、 鏡面反射（鏡の様に風景が映り込むCG）は使っていません。 業務システム説明書-超並列コンピュータ.xls 18/21 Copyright By 株式会社 仲池上工房 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2012/5/15 村上 隆治 2016/2/18 市場での利用価値 鏡面反射を使うCGの処理は「ラジオシティーを使うレイトレーシング方式」と呼ばれ、「並列方式のコンピュータでは充分な計算スピードが 出せず、リアルタイムレンダリングが出来ない」からなのです。 すなわち、ゲームでの鏡面反射を使ったCGが使えれば画期的に奇麗で現実的なCGが出来る事が分かっていても、「並列方式のコンピュータでは 充分な計算スピードが出せない」と言う理由で、出来ていないのです。 これが、「並列方式のコンピュータ」の大きな欠点です。 ３．３Dテレビ用の処理システムとしての現状分析 ご存知の様に、現代は、PS-3等の「CGゲーム」やアバター等の「３Dの映画」が全盛で、テレビでも盛んに予告編が放映されています。 このTVの処理用のシステムとして、東芝のＲＥＧＺＡではSONYと共同開発した「並列方式のコンピュータ」を採用しています。 今や家電製品は殆どの製品に小型のコンピュータ（OSは大抵がトロン）が入っている時代ですから、詳細は分かりませんが、 各種の処理に大いに役立っている事と思います。 しかし、大流行した映画である「アバター」も高精細かつ奥行きの深いCGを使っていて、他の映画に比べて圧倒的な臨場感が有りますが、 よく見ると、鏡面反射のあるCGは使われていません。 上述の様に、これが、「並列方式のコンピュータ」の欠点であり、もし、映画で鏡面反射の有るCG方式が採用されて、TV側でも複雑な処理が 必要となった場合には、「並列方式のコンピュータ」では対処出来ない恐れも有ります。 ４．各種解析用のスーパーコンピュータとしての利用価値 各種の複雑な解析用のスーパーコンピュータとしての利用が考えられます。 つまり、富士通の《京》の様な単なる並列方式のスーパーコンピュータ（2011年3月現在）では、実際の解析ソフトを実行させると、 ほとんどの解析ソフトでは並列処理が出来ないプログラム部分が多数存在するので、スーパーコンピュータ本来の性能に比べて、 「ガックリと処理スピードが遅くなる（理論値の数％の計算スピードしか出ない）」と言う現象が起きます。 一方、超並列方式のコンピュータでは、「各々の演算プロセッサー毎の待ち行列を出来るだけ平均化する事が出来る」ので、 「実際の解析ソフトを実行させた場合でも、スーパーコンピュータ本来の高速な処理スピードにより近いスピードが得られる」のです。 富士通の《京》の開発においても、開発メンバーの人から、２０１１年３月時点で、「今迄開発してきた並列方式のスパコンでは、 実際の解析ソフトを流すと「理論値に比べてガックリとスピードが落ちる」と言うことが分かって、小職が指摘した「超並列方式のコンピュータの 設計・開発を始めた」という事を聞きました。（ 結局は上司に中止させられた様です・・・。 ） つまり、「超並列方式のコンピュータ」を開発すれば、「流れ解析」、「熱解析」等の「各種有限要素法解析」や「重回帰分析」、「主成分分析」、 「クラスター分析」等を複雑に用いている「各種統計解析」の「実行スピードが飛躍的に速くなる」のです。 業務システム説明書-超並列コンピュータ.xls 19/21 Copyright By 株式会社 仲池上工房 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2012/5/15 村上 隆治 2016/2/18 市場での利用価値 更に、「流れ解析」、「熱解析」等の「各種有限要素法解析」を多用している「自動車産業」や「重回帰分析」、「主成分分析」、「クラスター分析」 等の「各種統計解析」を複雑に用いている「金融産業」の国際競争力が付き、「これらの産業にとって極めて朗報」になるのです。 ５．次世代の３D CGのゲーム用の素子としての利用価値 次に、PS-3のCGゲームには、「ファイナルファンタジー１３」や「スターオーシャン４」等のゲームが有り、小生も年甲斐もなく自宅で 大いに楽しんでおります。 一方、CGには幾つかのレンダリング方式が有りますが、大きく分けて、写り込み（鏡面反射）を使わない「ラジオシティーを 使わないレイトレーシング方式」と、写り込み（鏡面反射）も計算する「ラジオシティーを使うレイトレーシング方式」の２つの方式が有ります。 ご覧になれば直ぐに分かる様に、「ラジオシティーを使うレイトレーシング方式」のCGのクウォリティーの高さはまさに賞賛すべき物です。 しかし、残念ながら現在のPS-3のゲームでは、「ラジオシティーを使うレイトレーシング方式」のゲームは皆無です。 これは、ひとえに「PS-3のCG用の素子」が「セルコンピュータと言われる方式の並列コンピュータ」だからです。 つまり、「ラジオシティーを使うレイトレーシング方式」は、「並列方式のコンピュータでは充分な計算スピードが出せず、 リアルタイムレンダリングが出来ない」からなのです。 すなわち、「超並列方式のCG処理用の素子」を開発すれば、現在のCGゲームのクウォリティーを圧倒的に上げる事が出来るのです。 ６．次世代の３Dテレビ用の素子としての利用価値 先にも述べましたが、現代は、PS-3等の「CGゲーム」やアバター等の「３Dの映画」が全盛で、テレビでも盛んに予告編が放映されています。 その３Dテレビですが、現在、国内各社が横並びで出している「高速シャッタ方式の３Dテレビ」は「飛び出す絵本程度の奥行きしかない」ので、 全然売れていません。 一方、アバターに代表される映画の世界では、「シネマ方式と呼ばれる３D方式」を採用しているので、まさに臨場感溢れる世界となっています。 この「シネマ方式と呼ばれる３D方式」を３Dテレビに採用したのが「韓国のLG社」であり、「国内各社の３Dテレビの３D映像」と 「LGの３D映像（LGオリジナルの映像）」を比較してみると、余りの差に愕然とします。 パナソニック様は、３００～４００億円も投資した液晶のパネル工場を廃却し、４０インチ以下の液晶パネルは、 「韓国LGのパネルのOEM提供を受ける」との報道もありました。 しかし、この圧倒的な臨場感溢れる３DのCGでも、よく見ると、写り込み（鏡面反射）がなく、「ラジオシティーを使わないレイトレーシング方式」を 使っている事が分かります。 後述の様に、「ラジオシティーを使うレイトレーシング方式」は、「超並列方式のコンピュータ」でないと処理が困難なので、CGのクウォリティーが 圧倒的に上がるのが分かっていても、「超並列方式のコンピュータ」が無いので、「ラジオシティーを使うレイトレーシング方式を採用できない 」 と思われます。 業務システム説明書-超並列コンピュータ.xls 20/21 Copyright By 株式会社 仲池上工房 市場での利用価値 サブシステム名 作成者 作成日 更新者 更新日 概要 村上 隆治 2012/5/15 村上 隆治 2016/2/18 逆に言うと、「超並列方式の処理素子（次世代のPS-3素子）」を開発すれば、「次世代の３Dテレビ」や「次世代の３D映画」にも必ず採用され、 「飛躍的に普及する」と考えています。 以上、述べてきた様に「超並列方式のスーパーコンピュータ」を圧倒的な安価で開発が出来れば、国内だけでなく海外にも 製品（「超並列方式のスーパーコンピュータ」や「次世代３Dテレビ」や「次世代ゲーム機」）を輸出する事が出来て、「国内家電産業の 復活」と「ゲーム産業の一層の興隆」も出来ると思われのです。 しかも、これら３つの技術を保有し、別々の処理プロセッサーで、且つ、別々の会社では有りますが、開発・販売しているのは、 今の所、日本だけなのです。 業務システム説明書-超並列コンピュータ.xls 21/21 Copyright By 株式会社 仲池上工房 Tegra4 GPU Core GPU Core 6 Vertex Processing Engines (VPEs) / 24 MADs Vec4 MAD Vec4 MAD Vec4 MAD Vec4 MAD Vec4 MAD Vec4 MAD IDX/Clip/Setup Raster/Early Z (8 pixels/clock) Pixel Fragment Shader ALU ALU 4 MAD + MFU ROP(Rasterizing OPeration) L1 Texture Cache 4KB L1 Pixel Cache 4 MAD + MFU 4 MAD + MFU 4 MAD + MFU ROP(Rasterizing OPeration) L1 Texture Cache 4KB L1 Pixel Cache 4 MAD + MFU 4 MAD + MFU L1 Texture Cache 4KB L1 Pixel Cache 4 Color Pixels/Clock Memory Interface Copyright (c) 2013 Hiroshige Goto All rights reserved. 4 MAD + MFU ROP(Rasterizing OPeration) 16KB L2 Texture Cache x32 DRAM I/F Pixel Fragment Shader ALU ALU ALU Texture Filtering Unit 4 MAD + MFU Pixel Fragment Shader ALU ALU ALU Texture Filtering Unit 4 MAD + MFU Texture Filtering Unit Texture Filtering Unit 4 MAD + MFU Pixel Fragment Shader ALU ALU ALU x32 DRAM I/F 4 MAD + MFU ALU 4 MAD + MFU ROP(Rasterizing OPeration) L1 Texture Cache 4KB L1 Pixel Cache