...

有機薄膜トランジスターの 素子構造と 作製プロセス改善

by user

on
Category: Documents
63

views

Report

Comments

Transcript

有機薄膜トランジスターの 素子構造と 作製プロセス改善
博士学位論文
素子構造
構造と
有機薄膜トランジスターの素子
素子
構造
と
有機薄膜トランジスターの
作製プロセス改善による
作製プロセス改善による高性能化
改善による高性能化に関する研究
高性能化に関する研究
2015 年
九州大学
金
丞謙(Seung Kyum Kim)
有機薄膜トランジスターの素子構造と作製
プロセス改善による高性能化に関する研究
2015 年 3 月
金
丞謙
(Seung Kyum Kim)
ii
目
次
有機薄膜トランジスターの素子構造と作製プロセス改善による高性能化に
関する研究 ...................................................................................................................... ii
第1章 序 論 ................................................................................................................ 1
1.1 はじめに ............................................................................................................................1
1.2 目的と研究内容.................................................................................................................5
1.3 本研究の課題及び構成.....................................................................................................6
参考文献 ..........................................................................................................................................7
第2章 有機薄膜トランジスターとは ........................................................................ 9
2.1 薄膜トランジスター(TFT : Thin Film Transistor)の歴史 ..........................................9
2.2 有機薄膜トランジスター(OTFT) .............................................................................10
2.2.1 有機半導体の成膜...............................................................................................12
2.2.2 有機半導体薄膜の形成方法 ...............................................................................14
2.3 OTFT の動作原理と特性................................................................................................17
2.3.1 OTFT の構造........................................................................................................17
2.3.2 OTFT の動作原理................................................................................................18
2.3.3 性能評価パラメータ...........................................................................................22
2.4 有機薄膜トランジスターの応用 ...................................................................................25
参考文献 ........................................................................................................................................29
第3章 化学的手法による OTFT の特性改善 .......................................................... 30
3.1 緒 言 ..............................................................................................................................30
3.2 実験方法 ..........................................................................................................................32
3.2.1 有機半導体の成膜...............................................................................................32
3.2.2 表面処理の工程...................................................................................................40
i
3.3 結果及び考察...................................................................................................................46
3.3.1 DNTT 薄膜の特性 ...............................................................................................46
3.3.2 表面処理に伴う基板表面の変化 .......................................................................47
3.3.3 表面処理に伴う OTFT 特性 ...............................................................................50
3.3.4 蒸着速度に応じた OTFT の特性 .......................................................................62
3.4 結 言 ..............................................................................................................................66
参考文献 ........................................................................................................................................67
第4章 素子構造による OTFT の特性向上 .............................................................. 68
4.1 緒 言 ..............................................................................................................................68
4.2 実験方法 ..........................................................................................................................70
4.2.1 平面構造...............................................................................................................70
4.2.2 立面構造...............................................................................................................72
4.2.3 接触抵抗の測定方法...........................................................................................75
4.3 結果及び考察...................................................................................................................83
4.3.1 TFT の形態による OTFT の特性.......................................................................83
4.3.2 立面構造の OTFT 特性 .......................................................................................86
4.4 結 言 ............................................................................................................................ 112
参考文献 ...................................................................................................................................... 114
第5章 結 論 ...............................................................................................................115
謝
辞 ...........................................................................................................................119
ii
第1章 序 論
1.1 はじめに
シリコン結晶技術が牽引する半導体技術に引き続き、薄膜トランジスター技術が
牽引するディスプレイ技術が現代の電子産業を先導している。1970 年代に基本的な
薄膜トランジスター(TFT : Thin-Film Transistor)の研究が進められ、この TFT は
電気的な特性が悪いためあまり関心をもたれてりなかった。しかし、1980 年代後半に
電界効果移動度が 3×10-4 cm2/(V·s)以上のアモルファスシリコン(a-Si ; amorphous silicon)
TFT が発見されて以来、これを使用したディスプレイのスイッチング素子として利用・
開発され始め、その頃から主要産業の核心技術となった[1] 。
現在、急速な発展を見せているディスプレイ技術であるが、さらに既存の
ディスプレイより、高輝度、低駆動電圧、高速応答、大画面への開発が進められて
おり、低消費電力化、軽量化、小型化が可能な材料の研究が活発に進められている。
このようなディスプレイ開発のために提案されている次世代材料の一つとして、有機
薄膜トランジスター(OTFT : Organic TFT)の研究がある[2-3]。
フラットパネルディスプレイ(FPD : Flat Panel Display)の開発競争はますます
激しくなっており、これは市場の成長とともに、今後も続くものと思われる。この
ような FPD の競争において、特に重要なポイントとなるのが製造コストの低減である。
現在、アクティブマトリクス(AM : Active-Matrix)駆動の FPD において、パネル部の
画素毎にスイッチング素子として TFT が用いられている。その半導体材料としては a-Si
や低温ポリシリコン(LTPS : Low-Temperature Poly-Silicon)や 酸化物半導体などの
無機半導体を用いたものが主流となっている。
通常、有機半導体のキャリア移動度は、無機半導体よりも低く、高速の
1
スイッチング素子としての応用には限界がある。しかし、有機半導体に置き換えた
場合、有機材料には溶液プロセスを使用することができるという利点がある。これに
より大面積化が容易になり、透明で柔軟性を持たせることが可能となる。さらに、
製造プロセスが低温で行われ、製造コストが削減できるなどの多くの利点を持って
いる。このように様々な分野で応用の可能性が大きく、産業的にも大きな関心が
もたれている。
OTFT の技術開発項目は次のようにまとめられる。
1. 優れた性能をもつ有機半導体材料開発
2. フレキシブル基板のための作製プロセス低温化
3. 印刷プロセスによる製造コストを削減
4. OTFT の特徴を生かした新製品応用開発
図 1.1 OTFT、酸化物 TFT、a-Si と LTPS バックプレーンのプロセス温度要件
2
現在、上に列挙した研究開発が網羅的に進められており、既存の OTFT が低い
移動度にもかかわらず、低価格およびフレキシブルディスプレイの要求に対して
積極的に研究が進められている[4-5]。
図 1.1 に示すように OTFT は、高温の無機半導体工程と異なり、低温工程が可能で
あり、プラスチックフィルムを使用して R2R(Roll to Roll)作製工程が可能で、
大量生産が容易になる。
素子製作方法は、スピンコーティング、スプレー式、真空蒸着方法、
インクジェット方法、フォトリソグラフィ(Photolithography)法で研究される。
スイッチング素子としての移動度は、a-Si TFT とほぼ同等のものが開発されており、
最終的に酸化物 TFT のレベルに向上するものと期待されている。
また、応用の範囲は今の電子ペーパー(e-Paper)や液晶ディスプレイ(LCD : Liquid
Crystal Display)をはじめ、
有機 EL ディスプレイ
(OLED : Organic Light-Emitting Display)、
RFID(Radio-Frequency Identification)タグなどに拡大されており、徐々に安価で柔軟性
のある様々な分野の電子素子に応用なると考えされている。これらの応用分野を
図 1.2 に示した。
国内外では、単体素子の性能向上や材料研究が活発に行われており、OTFT の電子
移動度は a-Si TFT のレベルに達している[6]。また、結晶化により電子移動度が
増加することが報告されている[7]。したがって、有機層の成膜時に結晶化させる研究
も盛んである[8-9]。最近、有機材料研究の成果として、より安定して、優れた結果を
示している有機材料が発表されている。したがって、OTFT の性能を改善するために、
高伝導性有機材料と薄膜積層技術の開発、そして、金属と有機薄膜との間の界面の
研究などが必要であり[10-13]、有機物での伝導メカニズムも解明されるべきである
[14-17]。
国外では、ヨーロッパのフィリップス(Philips)社が 1998 年に、基板と集積回路の
3
素材が高分子からなる有機電子素子を開発し[18]、2001 年、2004 年に、それぞれ、OTFT
を用いた 64×64 の液晶ディスプレイ[19]と電子ペーパー[20]を発表した。
図 1.2
OTFT の応用範囲
イギリスのケンブリッジ大学のキャヴェンディッシュ研究所では、溶液プロセスを
用いた OTFT の開発に集中しており[21-22]、Plastic logic というベンチャー企業に
スピンオフしてインクジェット技術を組み合わせた、低価格、大面積の製造プロセス
技術を開発した。
米国のベル研究所では、ゴムスタンプ方式の有機電子素子の製造プロセス技術を
ベースにして、2001 年に E-ink 社の電子ペーパー技術と融合させ、半径 1 cm まで
曲げることができる世界初の OTFT 駆動回路を利用した電子ペーパーを開発した
[23-25]。米国の DuPont 社では、レーザー熱転写方式をパターンニング工程で使用して
有機電子素子に使用される各層を薄膜化する工程を開発した[26]。米国の PARC 社では、
有機電子素子に適用する各薄膜の印刷工程を利用して、薄膜化することができる素材
4
とプロセス技術を開発しており、開発された素材は、空気中で工程が可能なように、
大気中の安全性が、既存の素材よりも高い特性を示した[27]。
OLED ディスプレイ技術で、世界的に進んでいる国内のパイオニア(Pioneer)社の
真空工程を含むプロセス技術を利用して、OLED を駆動することができる OTTF を開発
した。初期の実装レベルでのパネルを 8×8 アレイであり、ピクセルの大きさは、1×1 mm
であり、16 諧調表示可能であった。
OTFT を低コスト化するためには、回路の研究は、まだ初歩段階として、有機半導体
材料の合成と素子、有機薄膜技術、プラスチック基板、駆動回路パネル信頼性の確保、
素材/パネルの寿命の向上、駆動回路の集積化、プラスチックパネル製作技術について
の研究が必要であると考えられる。
1.2 目的と研究内容
本論文の目的を以下に示す。魅力的な特徴を持つ OTFT であるが、Si 系の無機
半導体と比較するとデバイスの特性、耐久性や安定性などが十分ではなく、多くの
課題もある。そのため有機材料自体の開発に加え、TFT の特性向上のためのデバイス
構造・プロセスの確立が必要であり、その研究が活発に行われている。有機材料自体
の開発に加えて OTFT ディスプレイ応用のために、より良い OTFT を作製および特性
を向上させるための装置の構造、プロセスの確立が必要である。それに対する化学的、
構造的、プロセス的な方法を利用して、より安定し、優れた特性を示す OTFT を
製作することが本研究の目的である。具体的には、TFT の構造とプロセスの検討、
開発、および現象の理論的解明を行った。
5
1.3 本研究の課題及び構成
本論文は、ジナフトチエノチオフェン(DNTT; dinaphtho[2,3-b:2',3'-f] thieno[3,2-b]
thiophene)[28]を利用した用いた有機薄膜トランジスターの作製と特性評価および特性
の改善のための研究を含む全 5 章で構成されている。下記に、以上の課題を柱に
行った研究の内容を、本論文の構成と各章の要約を示す。
本章は序論として、まず、有機薄膜トランジスターの研究の背景について述べた。
そして、有機薄膜トランジスターの課題と研究の現状について概観し、そこから
本研究の目標を導出する。
第2章「有機薄膜トランジスター」では、序章で取り上げた有機薄膜
トランジスターについてその基本原理や応用等を述べている。
第3章「化学的な方法による有機薄膜トランジスターの特性改善」では、化学的な
手法を応用し、作製した OTFT の特性向上とそれに伴う現象の実験結果、考察、
検討を述べている。
第4章「素子構造による有機薄膜トランジスターの特性向上」では、OTFT の
構造的な改善を行って作製した有機薄膜トランジスター駆動、及び有機薄膜
トランジスターの特性向上とそれに伴う現象の実験の結果、考察、検討について
述べている。
最後に第5章では「結論」として本論文の主たる結果と関連する研究分野における
位置付けを報告する。また、本研究の拡張として考えられる今後の展望について
触れる。
6
参考文献
[1] C. J. Drury, C. M J. Mustaers, C. M. Hart, M. Matters and D. M. de Leeuw, "Low-Cost
All-Polymer Integrated Circuits", Appl. Phys. Lett. Vol. 73, pp. 108-110 (1998)
[2] Y. Y. Lin, D. J. Gundlach, S. F. Nelson and T. N. Jackson, "Stacked Pentacene Layer Organic
Thin Film Transistor with Improved Characteristics", IEEE Trans. Elec. Dev. Vol. 44, p. 8
(1997)
[3] D. J. Gundlachm Y. Y. Lin, T. N. Jackson, S. F. Nelson and D. G. Schlom, "Pentacene Organic
Thin Film Transistor Molecular Ording and Mobility", IEEE Elec. Dev. Lett. Vol. 18, No. 3
(1997)
[4] D. J. Gundlach, C-C. S. Kuo, S. F. Nelson and T. N. Jackson, "High mobility, Low voltage
organic thin film transistor", 57th Device Research Conference Digest. pp. 164-165 (1999)
[5] C. D. Dimitrackopoulos, A. R. Brown, A. Pomp, "Molecular beam deposited thin film of
pentacene for organic filed effect transistor Applications", J. Appl. Phys. Vol. 80, No. 4,
pp. 2501-2508 (1996)
[6] T. Sameshima, A. Kohno, M. Sekiya, M. Hara and N. Sano, Jpn. J. Appl. Phys. Vol 33,
pp. L834-L836 (1994)
[7] J. H. Schoen, Ch. Kloc and B. Batlogg, Organic Electronocs. Vol. 1, pp. 57-64 (2000)
[8] Ch. Kloc, P. G. Simpkins, T. Siegrist and R. A. Laudise, Journal of Crystal Growth. Vol. 182,
pp. 416-427 (1997)
[9] R. A. Laudise, Ch. Kloc, P. G. Simpkins and T. Siegrist, Journal of Crystal Growth. Vol. 187,
pp. 449-454 (1998)
[10] I. H. Campbell, P. S. Davids, J. P. Ferraris, T. W. Hagler, C. M. Heller, A. Saxena and
D. L. Smith, Synthetic Metals. Vol. 80, pp. 105-110 (1996)
[11] N. R. Tu and C. Kao, J. Appl. Phys. Vol. 85, No. 10, pp. 7267-7275 (1999)
[12] DeQuan Li, A. Bishop, W. Gim, X. B. Shi, M. R. Fitzsimmons and Q. X. Jia, Appl. Phys. Lett.
Vol. 73, No. 18, pp. 2645-2647 (1998)
[13] C. M. Hwllerm, I. H. Campbellm D. L. Smith, N. N. Barashkov and J. P. Ferraris, J. Appl. Phys.
Vol. 81, No. 7, pp. 3227-3231 (1997)
[14] J. H. Schoen, Ch. Kloc, B. Batlogg, Synthetic Metals. Vol. 115, pp. 75-78 (2000)
[15] T. Yamaguchi, Journal of the Physical Socity of Japan. Vol. 68, No. 4, pp. 1321-1330 (1999)
[16] W. A. Schoonveld, J. Vrijmoeth and T. M. Klapwijk, Appl. Phys. Lett. Vol. 73, No. 26,
pp. 3884-3886 (1998)
[17] J. H. Schoen, Ch. Kloc, T. Siegrist, J. Laquindanum and H. E. Katz, Organic Electronics. Vol. 2,
pp. 165-169 (2001)
[18] H. Sirringhaus, N. Tessler, R. H. Friend, Synthetic Metals. Vol. 102, pp. 857-860 (1999)
7
[19] E. A. Huitema et al, Nature. Vol. 414, 599 (2001)
[20] G. H. Gelinck et al., Natrure Materials. Vol. 3, 106 (2004)
[21] R. H. Friend, Physia Scripta. pp. 9-15 (1996)
[22] H. Sirrinhaus, N. Tessler and R. H. Friend, SCIENCE. Vol. 280, pp. 1741-1744 (1998)
[23] J. G. Laquindanum, H. E. Katz, A. J. Lovinger and A. Dodabalapur, Chem. Mater. Vol. 8,
pp. 2542-2544 (1996)
[24] J. H. Schon, Synthetic Metals. Vol. 122, pp. 157-160 (2001)
[25] Z. Bao, Advanced Materials. Vol. 12, No. 3, pp. 227-230 (2000)
[26] G. B. Blanchet, Y. L. Loo, J. A. Rogers, F. Gao and C. R. Fincher, Appl. Phys. Lett. Vol. 82, 463
(2003)
[27] K. E. Paul, W. S. Wong, S. E. Ready and R. A. Street, Appl. Phys. Lett. Vol. 83, 2070 (2003)
[28] U. Zschieschang, F. Ante, T. Yamamoto, K. Takimiya, H. Kuwabara, M. Ikeda, T. Sekitani,
T. Someya, K. Kern and H. Klauk, "Flexible Low-Voltage Organic Transistors and Circuits
Based on a High-Mobility Organic Semconductor with Good Air Stability", Adv. Mater.
Vol. 22, pp. 982-985 (2010)
8
第2章 有機薄膜トランジスターとは
2.1 薄膜トランジスター(TFT : Thin Film Transistor)の歴史
TFT の研究は、1935 年にイギリスの O. Heil が TFT の構造特許を取得したことから
始まり[1]、1961 年、TFT の基本的な概念が発表され[2]、1970 年代に基本的な TFT の
研究が進められた。その後 1972 年に Spear と Le Comper によってグロー放電方法で
水素化アモルファスシリコン(a-Si:H ; hydrogenated amorphous silicon)を製作した後[3]、
1979 年に Le Comper によって a-Si TFT が開発された[4]。
1980 年代の初めには、多結晶シリコン(poly-Si : Poly-Silicon)と a-Si を使用した
TFT-LCD(Liquid Crystal Display)が開発され[5]、1980 年代後半には、poly-Si TFT の
活発な研究が行われたが、poly-Si TFT のリーク電流を減らすために、様々な研究が
試みられた。
有機薄膜トランジスター(OTFT)の研究では、1964 年に銅(II)フタロシアニン(CuPc ;
Copper Phthalocyanine)を使用して最初に製作したが、性能が条約して研究が縮小した。
しかし、1983 年にポリアセチレン(polyacetylene)の移動度 7×10-5 cm2/(V·s)が注目を
浴び、関心を集めるようになった。1992 年にペンタセンに移動度を 2×10-3 cm2/(V·s)に
大幅に改善し、本格的な研究が開始された。 2003 年には 3M からペンタセンに移動度
5 cm2/(V·s)が確認され、a-Si TFT の性能を凌駕する結果となった。最近では、共液
高分子や低分子化合物を用いた OTFT が開発されている。
高純度で合成された有機物質を真空中で成膜して作製した OTFT の電界効果移動度
は a-Si TFT と比較しても劣らない程度に改善され、半導体層としての特性が優れた
DNTT を使用した OTFT は a-Si TFT より優れた特性を示すことが研究発表された。
9
2.2 有機薄膜トランジスター(OTFT)
一般的に、OTFT の性能指標としてゲート電圧に対するドレイン電流の大きさを
決定する電界効果移動度を使用するため、電界効果移動度は有機半導体の重要な物性
パラメータである。電界効果移動度を決定する最も重要な要素は、有機半導体の分子
構造と隣接する分子間のπ-π結合度を高める材料の特性である。これに加え、
広い面積にπ-π結合を行われるようにして電流の流れを円滑にすることができる
薄膜プロセス技術が高い電界効果移動度を得ることもできる。
ま た 、 OTFT で 最 も 重 要 な 部 分 で あ る 有 機 薄 膜 の 結 晶 化 度 ( Crystallinity ) が
トランジスターの性能に大きく影響を及ぼしている。
ペンタセンやナフタセンといった高度に拡張したπ骨格をもつポリアセン類は、
高性能有機電界効果トランジスターの実現に欠くことのできない有機半導体材料で
あ る 。 実 際 、 過 去 10 年 間 に わ た っ て 、 ペ ン タ セ ン を 用 い た OTFT が 有 機
エレクトロニクス分野を牽引してきた[6]。通常、ポリアセン類のキャリア移動度は、
縮合芳香環の数が増えるにつれて増加する。しかし、ヘキサセン[7]やヘプタセンなど
の大きなポリアセンは、かさ高い保護置換基がなければ化学的に不安定である。その
ため、これら材料を用いて作製したデバイスは大気環境下での安定性に劣ることから、
デバイス用途での実用化が進んでいない。単純な炭化水素系アセンにおけるこの
ような不安定性を回避する手段の 1 つとして、チオフェンのようなヘテロ芳香族を
構造に組み込む方法がある。チエノアセンは、多くの場合、優れた安定性と高い
キャリア移動度を示す [8]。
現在の研究されている有機薄膜として、様々な種類の有機材料が試みられているが、
最も良好な特性を示す OTFT は、DNTT を活性層に用いた OTFT である。
チ エ ノ ア セ ン を ベ ー ス と し た 有 機 半 導 体 の 中 で 、 例 え ば
benzothieno[3,2-b]benzothiophene ( BTBT ) [9] や dinaphtho[2,3-b:2',3'-f]thieno [3,2-b]
10
thiophene(DNTT)[10]といったチエノ[3,2-b]チオフェン構造(図 2.1)を内部に有する
化合物は、高い移動度や大気安定性、良好な再現性といった点から、OTFT 用 p 型有機
半導体として極めて優れていることが明らかになっている。
図 2.1 DNTT の化学的構造
OTFT の活性層として研究されている有機物の材料は、図 2.2 に示されているように
ペンタセン(Pentacene)、オリゴチオフェン(Oligothiophene)、ペリレン(Perylene)、
フタロシアニン(Phthalocyanine)などが低分子有機半導体材料とポリチオフェン
(Polythiophene)、ポリチエニレンビニレン(PTV ; Polythienylenevinylene)などの
高分子有機半導体材料が使用されている。それぞれの材料は、いくつかの利点が
あるが、高い移動度を示す材料の設計と合成、高誘電率、低リーク電流、
パターニングが可能な誘電体材料、高伝導性を示す有機導電性材料の開発などが必要
であり、素子の側面では、有機薄膜の成膜条件、低リーク電流、高移動度素子構造、
接触抵抗の低減、界面制御、素子の安全性と耐久性の確保などが必要である。
信頼性の面では、p 型半導体が n 型半導体よりも優れている。 p 型半導体は、
数ヶ月間動作するが、n 型半導体は、わずか数時間で劣化している場合が多い。これは、
一般的に n 型半導体の負電荷を帯びたラジカル陰イオンが酸素と水分があれば不安定
になるからである[11]。これらの大氣安定性を確保するには、電子親和力が 4.3 eV
11
以上必要であると報告されている[12-13]。製品に適用するために性能と大気安定度の
面で n 型半導体よりも p 型半導体を選択することが望ましいと言われているが、
近年、
分子の特性を制御できる有機化学合成技術が急速に発展したため、近いうち性能と
大気安定度ともに優れた n 型半導体が開発されることが期待される。
図 2.2 有機半導体の材料
2.2.1 有機半導体の成膜
有機半導体で高い結晶性を得て、結果的に高い移動度を得るためには、蒸着開始時
の第一層に大きく左右される。なぜならば、第一層が規則正しく整列すれば、その
後に形成される有機分子も規則正しく並び結晶を作るからである。そのためには有機
12
半導体材料の蒸着率と基板の上の有機半導体材料の拡散定数を調整する必要がある。
基板に有機半導体を蒸着する際、有機分子が基板上で十分に拡散するためには、
十分な時間とエネルギーが必要である。一般的に、有機半導体は、蒸着率が低く、
基板温度が高いほど伝導性が増加する。蒸着される基板の温度が 100℃以下では、薄膜
のモルフォロジー(Morphology)に変化がほとんどなく、電気的特性の向上が見られ
ないのに対し、基板温度が 100℃ 以上では、蒸着された有機半導体薄膜が基板から
逆蒸発する現象が発生することが報告されている[14]。
有機半導体薄膜のモルフォロジーは、薄膜の結晶性を評価するときに重要な観察
対象である。図 2.3 は DNTT の成膜時の基板温度の変化によるモルフォロジーを
原子間力顕微鏡(AFM : Atomic Force Microscopy)で観察した結果を示す。結晶の
大きさの変化として、図 2.3(a)は常温で SiO2 絶縁膜の上に DNTT を成膜したもので
あり、図 2.3(b)は基板温度を 60℃ に維持して SiO2 絶縁膜の上に DNTT を成膜した
ものであり、図 2.3(c)は基板温度を 80℃ に維持して SiO2 絶縁膜の上に DNTT を
成膜したものである。図 2.3 を基板に温度を供給することにより、有機半導体薄膜の
結晶性の変化が増加するかどうかを知ることができる。
図 2.3 基板温度の変化による DNTT 決定の変化
13
2.2.2 有機半導体薄膜の形成方法
有機半導体薄膜を形成する方法としては、電解蒸着法、物理的蒸着法(PVD ; Physical
vapor deposition )、 化 学 的 蒸 着 法 ( CVD ; Chemical vapor deposition )、
スピンコーティング(Spin coating)法などがある。この章では、代表的な方法を
簡単に述べる。
a.
熱蒸着法(Thermal evaporation)
熱蒸着法は、物理的な蒸着法の一つとして、最も簡単な工程によって薄膜を得る
ことができるという利点を持っている。この方法は、10-6 torr 程度の真空中でボート状
の電熱ヒーターなどをソース(Source)として、その上で固体の有機試料を加熱して
気化させ、基板上に、気化した原子または分子を堆積させて薄膜を形成させる方法で
ある。成膜しようとする材料に応じて、ソースに熱を伝達する加熱方法が違ってくる。
金属類の物質を蒸着しようとするときは、高融点金属であるタングステン(W)、
モリブデン(Mo)などのボートに蒸着物質を入れて電流を流して加熱する抵抗加熱に
より薄膜を蒸着する。
図 2.4 熱蒸着法の模式図
14
b. スピンコーティング法(Spin coating)
スピンコーティング法は、有機薄膜作製で最も広く使用されている方法である。
この成膜法は、簡単に薄膜を得ることができ、また、様々な有機材料が混合された
薄膜や、鉱物と有機物で構成された薄膜の作製が可能であり、薄膜の組成を変える
こともできる。一方、有機物の場合には、耐熱性の低い材料は使用することはでき
ない点と、Å 級の超薄膜を製作するのは難しいという短所がある。
図 2. 5 スピンコーティングの工程
スピンコーティング工程は、噴射(Deposition)、回転(Spin-up)、停止(Spin-off)、
蒸発(Evaporation)など図 2.5 に示すように、4 つの工程に分けられる。噴射工程では、
薄膜形成に必要な溶液を塗布することにより基板上に混合された溶液を落として薄膜
を形成することができるようにし、回転工程では、遠心力を利用して基板全体に一様
に溶液を広げる工程であるが、3 段階に分けて膜を塗布する。第一段階では、成膜
しようとする物質が基板に均一に広がるように、低毎分回転数(rpm ; round per minute)
15
で回転させるステップであり、第二段階では高速の回転速度で回転させて溶液の
高さを調整する段階であり、第三段階では第二段階での回転速度の 1/3 の回転速度で
速度を減らす段階で工程を進行する。第二段階では、薄膜の厚さを決定するステップ
として、成膜しようとする溶液の粘度と回転速度、回転時間に大きく依存する。回転
速度が大きすぎると揮発性の高い溶媒は、薄膜を形成する前に蒸発することができ、
溶液の粘度が高いときに回転速度が遅い場合、薄膜の表面が均一でない部分が発生
する。回転過程では、適切な回転速度で均一な薄膜の表面を形成することが重要で
ある。
蒸発工程は、硬化工程(Baking)とも呼ばれ、溶媒を除去することにより目的の成分
を基板に形成させ、均一な表面を形成するだけでなく、薄膜の硬度性を増加させる
プロセスである。蒸発工程は、通常、真空オーブンやホットプレートで行われ、
適切な温度と時間に薄膜を乾燥させる。蒸発過程で熱を加えた時の注意する必要が
ある部分は、基板が有機物に伝道する転移温度(Tg)を考慮する必要があり、この部分
を考慮しなければ薄膜表面でのピンホールの発生と有機薄膜の特性が変質したり、
破壊したりすることある。
16
2.3 OTFT の動作原理と特性
2.3.1 OTFT の構造
一般的に、OTFT の構造は大きく 2 つに分類することができる。
有機半導体膜を基準にして、ソース(Source)-ドレイン(Drain)が活性層上に存在
してゲート(Gate)が活性層の下に位置する Top contact 構造と、ソース-ドレインが
活性層の下に位置する Bottom contact 区に分けて考えることができる。図 2.6 に
それぞれの構造を示した。
(a)
(b)
図 2.6 OTFT の構造
(a) Top contact, (b) Bottom contact
17
無機系の材料を使った TFT では工程の簡便性と安定性、界面特性の優秀性のために、
主に Bottom contact のようなソース/ドレイン電極が活性層を挟んでゲート電極の
反対側に対峙するスタガータイプを好むが、有機物の場合には、それぞれのタイプに
長所と短所を有するため、無機物 TFT で優先するいくつかの構造の中でどれが一番適
しているかを決定することができない。本論文では、図 2.6 に示すように Top contact、
Bottom contact の 2 つの構造素子を作製し、その特性を評価している。
2.3.2 OTFT の動作原理
本研究で使用した有機物材料である DNTT は、ホール移動度が電子のものより高い
値を示すため、p チャネルトランジスタとして動作する。以下にその原理を紹介する。
まず、図 2.7(a)は OTFT において、ゲートに電圧( )をかけないとき、ソース・
ドレイン間に電圧( )をかけても有機薄膜半導体内に電流はほとんど流れない。OTFT
は金属電極と大抵ショットキー接合となっていると考えられる。このため電荷が注入
されず、流れる電流は非常に小さい。
図 2.7(b)に示すように、ゲート電極にソース電極を基準として負の電圧( < 0)
が加わると、電界効果により半導体のゲート絶縁膜との界面近傍に正の電荷
= が誘起され(蓄積層のような状態として考える)、チャネルが形成される。
蓄積されたキャリア(ホール:正孔)はソースとドレインに電圧が印加されると電流
が流れるようになる。また、ゲート電圧が 増加すると、チャネルの正孔伝える
増加するようになり、全チャンネルについては 増加することになる。
もし、増加した電荷が の移動度を持っている少量のドレインバイアス が印加
される場合、電流増加量 は式 2.1 のように与えられる。
=
: Capacitance of the insulating layer
18
(2.1)
(a) = = = 0
(b) = = 0, < 0
(c) = 0, < < 0
(d) = 0, < < 0
図 2.7 OTFT の構造と動作特性
19
もし、ドレイン電流が低いドレイン電圧でゲート電圧の関数として測定されると、
相互コンダクタンス は式 2.2 のように計算される。
=
= (2.2)
このとき、蓄積層からの電界効果移動度は式 2.3 のような の関数として計算され、
この移動度は線形領域(Linear region)の伝達特性より算出される。
= = (2.3)
図 2.7(c)に示すように、ゲート電極に負の電圧( < 0)をかけてとき、ソース
に対してドレインに電圧( < 0)が加わっていれば、チャネル内のキャリア(ホール:
正孔)は半導体内を流れることができるので、ソースからキャリアが注入されドレイン
まで移動して、ソース・ドレイン間に電流( )が流れる。電流が流れる状態になった
後、加えるドレイン電圧を(この場合は負に)大きくすると、流れるドレイン電流も
それに比例して増加する。この領域を線形領域という。
さらに、図 2.7(d)に示すように、ドレイン電圧を大きくしていくと、ドレイン
電圧 がゲート電圧 よりも大きくなったところで、ドレイン電極付近には電荷
が誘起されなくなる。これをピンチオフ(Pinch off)といい、ピンチオフになると、
電荷は電界によってドレインに移動するので、ドレイン電圧をさらに大きくしても
ドレイン電流はほぼ一定の量に飽和し、増えない。チャネル内のこの領域を飽和領域
(Saturation region)という。
次に、流れるドレイン電流 を 、 を用いて表す式を導く。ゲート電圧に
よって誘起されるチャネルの正孔の電荷密度は 地点において
= − − − (2.4)
となる。 はソース電極からの距離、 はゲート絶縁膜容量であり、 はチャネルが
20
形成されるために必要な最低の電圧すなわちしきい値電圧である。また、 は
地点でのチャネル電位となる。
地点でのドレイン電流 は、式 2.4 を用いて、
= = − − となる。 はチャネル幅、 は移動度、
!
!
(2.5)
はソースと 地点間にかかる電界である。
式 2.5 の両辺をソース・ドレイン間の領域で積分すれば、ドレイン電流が導ける。
#
%
" ! = " − − !
$
(2.6)
$
ここで はチャネル長である。式 2.6 より、
=
と表せる。
1
& − − ) *
2
これは線形領域においては
=
− − > (2.7)
(2.8)
となる。線形領域におけるキャリア移動度は、 ,- 特性のグラフの傾き . から
/0 =
.
(2.9)
と求められる。また、しきい値は、同じグラフの 切片から求まる。
また、飽和領域では、ピンチオフ点 − = 以降はドレイン電圧を大きくして
もドレイン電流はほぼ一定になる。式で表すと、
=
1
) =
− )
2
2
− < 21
(2.10)
となる。飽和領域における移動度は、1| |,- 特性のグラフの傾き 3 から、
456
23 ) =
(2.11)
と求められる。しきい値は同じグラフの 切片から求まる。
2.3.3 性能評価パラメータ
図 2.8 は、OTFT の − 伝達特性曲線を示したもので、この曲線から OTFT の
性能評価パラメータを次のように抽出することができる。
図 2.8 OTFT の − 伝達特性曲線
式 2.10 を 1| |,- の関係グラフに変えれば、その傾きから式 2.12 のように
Sub-threshold slope を求める。
22
-789: = ;
$ 2
(2.12)
Sub-threshold 領域はターン・オン電圧からしきい値電圧に到達するゲート電圧領域を
いい、Sub-threshold slope(SS)は、ID-VG 特性を片対数プロットし、しきい値電圧 に
至る前の Sub-threshold 領域における直線部分の傾きから算出され、単位は [V/dec] で
ある。この値が小さいほど、ゲート電圧によるチャネル伝導度制御能力が優れたもの
と判断する。
しきい値電圧は、図 2.8 に示すように 1 vs. グラフで直線部分の傾きとオフの
状態での値の交点に求めることができる。しきい値電圧が 0V に近くなければ
スイッチとして TFT を用いるときは小さいゲート電圧でオン・オフできるので消費
電力を抑えられるが、ゲート電圧0Vで電流が流れてしまうとリーク電流となり、
スイッチング特性を損ない、消費電力が増大する原因になる。
D0 /DEE 電流比は、式 2.13 のように与えられる。
D0
$ )
=F H
)
)
DEE
G IJK L
(2.13)
式 2.13 で誘導することができるよう電流比は、誘電膜の誘電率が大きく、厚さが
小さいほどその値が大きくなるので、誘電膜の種類と厚さが電流比を決定する重要な
要因となり遮断漏れ電流(Off-state leakage current)も小さくなる。D0 /DEE 電流比の
計算方法は、ゲート制御によってチャネルの電流を増減させる場合の最大電流値
(オン電流)の最小電流値(オフ電流)に対する比で求められる。
OTFT が OLED の駆動素子として使用し、その他の集積回路に使用される場合
D0 /DEE 電流比は、画素の駆動素子と集積回路に使用するためには、少なくとも
105~106 以上でなければならない[15-16]。サブスレッショルド・リーク電流は、
23
オフ状態のときにソースとドレインの間を流れる電流として、D0 /DEE 比のオフ状態で
の最小電流値である。a-Si TFT のリーク電流は ~10-12 [M] 以下と非常に低い。リーク
電流は、消費電力、スイッチング特性に直結しているため、このリーク電流を最小限
に減らすことが必要である。
24
2.4 有機薄膜トランジスターの応用
OTFT の技術は、性能とプロセスの面からプラスチック基板を用いて製作する
電子ペーパーのバックプレーン技術に最も適している。
人々は日常生活でよく接することができる電子機器を利用して、音楽や映画などの
ビデオ、オーディオ情報をデジタル信号に変換して使用されるが、文字は目の疲労感
ためにいまだ紙に印刷された媒体を好む。これはどのような照明下でも読むことが
でき、軽量で折り曲げて持ち運びしやすいためである。電子ペーパーは、これらの
要件を備えるためには、反射型、双安定性、高コントラスト比、そして折り
曲げできるようにプラスチック基板に製造することができなければならない。OTFT は
溶液工程と低温蒸着工程が可能なので、上記の要件を満たしている電子ペーパーに
最適な駆動素子である。
電子ペーパーで要求される駆動素子の性能は、LCD と OLED に比べて相対的に高く
ない。OTFT には、ピクセルの選択期間に電子ペーパー素子が持つ容量を希望の電圧に
充電することができるような十分な電流を供給することができる電界効果移動度と、
フレームのスキャンが完了するまで、その電圧を維持できるような十分に小さい
リーク電流が要求される。電界効果移動度は、駆動方式、ピクセル構造などの複雑な
関係があるが、一般的にユーザーインターフェイスの用途に応じて決定される。
OTFT で 駆動 する アクテ ィ ブマ トリ クス 電気泳 動 ディ スプ レイ (AMEPD )の
プロトタイプは、何度も紹介された。
最初の事例は、
2001 年に Lucent 社と E-ink 社 34×34
解像度のプロトタイプの発表であった(図 2.10)[17]。2007 年、Polymer vision 社は、
5 インチサイズの QVGA(Quarter Video Graphics Array)解像度、半径 7.5 mm と曲がる
ことがありできる白黒の 16 グレイレベルの AMEPD パネルを装着した電子ペーパーを
披露した[18]。また、2008 年、Plastic logic 社は、E-ink 社と共に、大面積 A5 サイズの
120 万個の OTFT に 150 ppi(Pixels per inch)の解像度を実現した電子ペーパーを発表
25
した。加えて、Plastic logic 社は 2010 年に軽量で耐久性が良く、紙の本の感じを表す
電車本発売計画を発表した。このように、OTFT 基盤の AMEPD パネルを装着した
電子ペーパーは安定した発展を遂げて商用化段階に至った。
(a)
(b)
(c)
図 2.9 OTFT 基盤の AMEPD 応用
(a) Lucent 社のパネル、(b) Polymer vision 社の電子本、
(c) Plastic logic 社の電子本
26
また、OTFT は AMOLED の駆動素子としても注目を浴びている。AMOLED(Active
Matrix Organic Light-Emitting Diode)に必要な電流の大きは AMLCD(Active matrix liquid
crystal display)に比べて大きく、電界効果移動度は 1~3 cm2/(V·s)である。そして、
1ピクセルに 2 つ以上のトランジスターが必要となり、さらに、しきい値電圧や
移動度の一様性も極めて厳しく要求される。また、ストレスに対して劣化しては
ならするなど素子の要求条件が厳しい。現在、これらの要件を満足する素子はないの
が実情である。a-Si TFT は電界効果移動度が不足しておりしきい値電圧シフトによる
信頼性が問題となる。一方、LTPS TFT は移動度、信頼性は大丈夫であるが、一様性が
問題となる。補償回路技術で一様性の問題は回避できるが、レーザーアニール技術が
大型パネルに未だ対応していないため、大面積ディスプレイに適用するには、製造
コストの問題が残る。
(a)
(b)
図 2.10 OTFT 基盤の AMOLED 応用
(a)
ソニー社の OTFT 基盤の AMOLED パネル、(b) 単位ピクセルの画像
27
OTFT は、上記したようにより良い性能の有機半導体材料が開発されており、さらに
OLED と同様の製造工程を使用するので、工程の集積化と互換性の観点から既存の TFT
技術が持つ問題を解決する可能性があると考えられる。国内のソニー社は、2007 年に
プラスチック基板に OTFT で駆動する QQVGA (Quarter-QVGA)級フルカラーAMOLED
パネルを製作しての可能性を示した(図 2.10)[19]。
28
参考文献
[1] O. Heil, イギリスの特許 No. 439457 (1935)
[2] P. K. Weimer, IRE-Aiee Solid Stat Device Res. Conf. (1961)
[3] W. E. Spear and P. G. LeComber, J. Non-Cryst. Solids. 8-10, p. 727 (1972)
[4] P. G. LeComber, W. E. Spear and A. Ghaith, Electron Lett. Vol. 15, p. 179 (1979)
[5] T. Nishimura, Y. Akasaka, H. Nakata, A. Ishizu, and T. Matsumoto, SID Dig. Vol. 36 (1982)
[6] H. Klauk, et. al, Organic Electronics, Materials, Manufacturing and Applications. (2006)
[7] M. Watanabe, Y. J. Chang, S.-W. Liu, T.-H. Chao, K. Goto, M. M. Islam, C.-H. Yuan, Y.-T. Tao,
T. Shinmyozu and T.J. Chow, Nat. Chem. Vol. 4, pp. 574-578 (2012)
[8] K. Takimiya, S. Shinamura, I. Osaka and E. Miyazaki, Adv. Mater. Vol. 23, pp. 4347-4370
(2011)
[9] K. Takimiya, H. Ebata, K. Sakamoto, T. Izawa, T. Otsubo and Y. Kunugi, Am. Chem. Soc. Vol.
128, pp. 12604-12605 (2006)
[10] T. Yamamoto and K. Takimiya, J. Am. Chem. Soc. Vol. 129, pp. 2224-2225 (2007)
[11] D. M. deLeeuw, et. al, Synth. Metals. Vol. 87, No. 1, pp. 53-59 (1997)
[12] T. D. Anthopoulos, et. al, Appl. Phys. Lett. Vol. 90, No. 12 (2007)
[13] B. A. Jones, et. al, Chem. Soc. Vol 129, No. 49, pp. 15259-15278 (2007)
[14] J. Youn, M.-C. Chen, Y.-J. Liang, H. Huang, R. P. Ortiz, C. G. Kim, C. Stern, T.-S. Hu,
L.-H. Chen, J.-Y. Yan, A. Facchetti and T. J. Marks, Chem. Mater. Vol. 22, 5031-5041 (2010)
[15] H. Sirringhaus, N. Tessler and R. H. Friend, Synthetic Metals. Vol. 102, pp. 857-860 (1999)
[16] M. J. Lee, C. P. Judge and S. W. Wright, Solid-State Electronices. Vol. 44, pp. 1431-1434
(2000)
[17] J. A. Rogers, et. al, Proc. Nat. Acad. Sci. Vol. 98, No. 9, pp. 4835-4840 (2001)
[18] E. Huitema, in Proc. 3rd Global Plastic Electron. Conf. (2007)
[19] I. Yagi. et. al, in Proc. Soc. Inf. Display(SID)07. p. 1753 (2007)
29
第3章 化学的手法による OTFT の特性改善
3.1 緒 言
有機薄膜の成膜工程において高分子材料の場合にはスピンコーティングや印刷技術
を使用し、低分子材料の場合には、真空蒸着法を使用する。本論文では、Åオーダー
の膜厚を制御でき、現在、最も一般的である真空蒸着法について、その成膜過程を
説明する。成長メカニズムは、図 3.1 の通りである。まず、基板に蒸着された分子は、
熱力学的に安定した場所を見つけて核形成部位(Nucleation site)を形成する。この
核形成部位を中心に分子が集まって粒界を形成し、この粒界が集まって多結晶有機
薄膜が作られる。
図 3.1 有機薄膜の粒界成長概念図
電荷移動度は粒界境界密度に反比例し、すなわち粒界大きさに比例する。粒界の
大きさは、核子密度 JN が小さいほど大きくなり、JN は蒸着率 F に比例して、分子
の基板表面での拡散係数 D に反比例する。つまり、式(3.1)のような式になる。
30
JN ∝
P
Q
(3.1)
式(3.1)を見れば、大きな粒界を作って高い移動度を得るためには、低い蒸着率と
大きな拡散係数が必要であることがわかる。つまり、第一層に形成される有機半導体
薄膜は、蒸着率と基板の有機半導体材料の拡散度によって決定されるということに
なる。
この第一層の上に形成される第二層の有機半導体薄層は、第一層で形成された
結晶上に形成されるので、第一層の蒸着率と拡散度が全体の結晶性を左右する。
したがって、基板に有機半導体を蒸着する際、その粒子が十分な時間とエネルギー
を持てば良い薄膜を形成することができる。
基板表面での有機分子の拡散係数は、基板の表面エネルギーが増加するに
し た がっ て指 数関 数的に 減 少す るの で、 拡散係 数 を増 加さ せる には基 板 温度を
増加させ有機分子のエネルギーが表面エネルギーよりも大きくすればよい。基板温度
が増加するほど、粒界サイズと導電率は増加することは、熱エネルギーによって有機
分 子の 拡散 係数 が増加し たこ とに よっ て証明さ れて いる [1]。 ま た 、 基 板の 表面
エネルギーを減少させる方法で化学的溶媒を使用して基板表面に表面エネルギーが
小さい単分子膜に塗布させる方法がある。代表的な例として、SiO2 基板上に OTS
(Octadecyltrichlorosilane)単分子膜の自己組織化(Self-assembly)工程を挙げることが
できる。OTS 単分子膜塗布後のゲート絶縁膜は、その絶縁性が約 300 倍に増加し、
移動度は 10 倍改善された。このように単分子膜で表面の状態を変形する技術は、有機
素子作製に有用に使用することができる。
31
3.2 実験方法
3.2.1 有機半導体の成膜
基板の洗浄工程
本研究では、p 型有機半導体である DNTT を使用するため、ホールを主なキャリアと
する p 型シリコン基板の上に SiO2 が蒸着されているシリコン基板を使用した。洗浄
工程でウエハーに付いた汚れを洗浄する。米 RCA 社(Radio of Corporation of America
Corp. ) で 開 発 さ れ た 「 RCA 洗 浄 法 」 と い う 化 学 的 洗 浄 法 を 基 本 に し て い る 。
RCA 洗浄法では次の 2 段階の洗浄を行なう。SC1(Standard Clean 1)は水"5"に対して、
過酸化水素(H2O2)"1"と水酸化アンモニウム(NH4OH)"1"の高 pH のアルカリ性混合
液で有機物汚染を除き、SC2(Standard Clean 2)は水"5"に対して、塩酸(HCI)"1"と
過酸化水素(H2O2)"1"の低 pH の酸性混合液でアルカリイオンや Al3+や Fe3+といった
陽イオンの除去を行なう工程である [2]。しかし、基板の洗浄時に Si 基板の標準洗浄
工程である RCA を使用している場合、使用している酸溶液によって電極がエッチング
やダメージを与えるので、本研究は有機溶媒のみを使用して洗浄した。
基板は、エキストラン(Extran)液に浸して超音波洗浄(Ultrasonic cleaner)を
使用して 10 分間洗浄する。その後、エタノール(Ethanol)とアセトン(Acetone)で
10 分間ずつ交互に洗浄する。それぞれの過程ごとに DI-Water(Deionized water)に
5 分ずつ洗浄する。最後に、イソプロピルアルコール(IPA ; Isopropyl alcohol)、DI-water
の順でもう一度洗浄する。全過程が終了した後、DI-water にサンプルを浸しておいて
一つずつ取り出し洗浄する。洗浄後、窒素ガス(N2 gas)を基板表面に噴射して水気を
除去し、オーブン(Oven)で乾燥させる。
OTFT の製作は、本研究室で設計して製作された Chrome Mask を利用して、ゲート
(Gate)パターン、絶縁膜パターン、ソース(Source)-ドレイン(Drain)パターンを
32
進行し Shadow Mask を使用して、ソース-ドレインパターン、有機半導体を蒸着する
方法で作製した。洗浄した基板は、洗浄工程で露出された水分が原因で感光剤の
粘着力を減少させる作用をするため、基板表面に感光剤(PR ; Photo-resist)を塗布する
前に、昇温乾燥(Bake)過程が必要である。本工程で脱水はオーブンを利用して、130℃
で 10 分間維持した。
図 3.2 基板の洗浄工程
33
(a)
(b)
図 3.3 洗浄された基板
(a) p-type Si wafer、(b) ITO glass
感光剤(PR ; Photo-resist)塗布工程
図 3.4 感光剤(PR ; Photo-resist)塗布工程
34
昇温乾燥後、スピンコーター(Spin-coater)を使用して、1st(500 rpm、10 sec)、
2nd(2000 rpm、30 sec)、3rd(500 rpm、10 sec)の三段階の条件で感光剤(TSMR-V90 7cp、
TOK)を塗布した。
Soft-bake は溶剤を蒸発させて、
感光剤を乾燥させ、接着力(Adhesion)
を向上させ、熱処理効果で凝固力を緩和する作用をする。Soft-bake はホットプレート
(Hot-plate)を利用して、90℃で 2 分間熱処理を行った。 Soft-bake はパターンの
現像工程に影響を与えることができるため、基板の大きさに合わせて、全領域が
均等かつ精巧になされるべきで、さらに再現性がなければならない。
ゲート(Gate)電極の形成
感光剤を塗布し soft-bake 後のゲート(Gate)電極を形成する。ゲート電極の形成の
ための露光は、Mask aligner(SMZ1000 M999-57-002)を使用して、ゲート電極形成用
のフォトマスクを利用して行った。
現象は、現像液(NMD-32.38%、TOK)と DI water を 2:1 の割合で混合した溶液に
基板を約 40 秒間浸すことによって行った。その後、DI water の流水によって現像液を
除去し、N2 gas によって水分を除去した。現象後は感光剤が現像液によって膨潤し、
感光剤の下の ITO 膜との接着力が弱まるので、接着力を補強するためにエッチングの
前に必ず Hard-bake しなければならない。 Hard-bake はホットプレートを用いて 130℃
で 10 分間維持した。このような過程を経て、感光剤の接着力が補強され、現像液の
残りの溶剤が除去される。また、感光剤の流動が生じピンホールや薄くなった感光膜
の部分が再感光剤で満ちている効果が現れることもある。
エッチング液は、ITO etchant(混酸 ITO-02、関東化学)を使用して 10 分間浸して
おいて ITO をエッチングした後、DI water で 5 分間洗浄する。以来、感光剤の
ストリッパー(AZ 400T、Clariant)に 30 分間浸しておいて残りの感光剤を除去した後
35
DI water で 5 分間洗浄した。
図 3.5 フォトリソグラフィの工程
図 3.6 種類による感光剤の形態
図 3.7 ゲート(Gate)電極の形成
36
ゲート絶縁層の形成
従来の使用している無機絶縁膜である SiO2 や SiNx や有機絶縁膜など、より簡単な
工程ための材料として感光性 PI(polyimide)や感光性有機絶縁膜を使用してプロセス
を簡素化し、工程コストを減らすことができる。感性有機材料を使用すれば、既存の
絶縁膜とは異なり、ドライエッチング工程と感光剤の除去工程等が必要無くなるので
絶縁膜の形成後、絶縁膜への影響を最小限に抑えることができる。
ゲート絶縁層は、まず昇温乾燥後、スピンコーターを使用して、1st (500 rpm 10 sec)、
2nd (1000 rpm、30 sec)、3rd (500 rpm、10 sec)の条件で感光性有機材料(CP1010、ZEON
chem. ) を 塗 布 し て 形 成 し た 。 Soft-bake は 110 ℃ で 2 分 間 乾 燥 を 行 っ た 後 、
フォトマスクで用いて Contact hole 部分を露光し、現像液(NMD-3、TOK chem.)を
使用しパターンを現像した。現象は約 1 分間現像液に浸し行った。現象後に DI water
の流水で現像液を除去し、N2 gas で水分を除去した。現象後は、有機絶縁膜の Curing
のために、230℃で 1 時間を乾燥してゲート絶縁膜を Hard-bake した。
図 3.8 ゲート絶縁層の形成
ソース(Source)-ドレイン(Drain)電極の形成
前述した方 法と同様に、スピンコ ーターを使用して、 1st( 500 rpm, 10 sec)、
2nd(4000 rpm, 30 sec)、3rd(500 rpm, 10 sec)の三段階で感光剤(Negative PR, ZPN2464,
37
ZEON chem.)を塗布した。
Soft-bake は 110℃で 90 秒間乾燥を行った。その後、Metal 電極形成用のフォトマスク
で露光を行った。
Lift-off 工程は、図 3.9(a)のようにフォトリソグラフィ工程でパターニングされた
感光剤の上に金属を全面蒸着させた後、感光剤の溶媒を用いて除去すると、図 3.9(b)
のようにパターニングされた部分を除いた残り部分が残りの感光剤と一緒に
削除されて金属電極だけが残る方法である。Lift-off 工程を経て、ソース-ドレインが
形成された基板は洗浄と乾燥を介して乾燥される。
(a)
(b)
図 3.9 基板温度の変化による DNTT 決定の変化
(a) PR 工程後の metal 前面蒸着、(b) Lift-off 工程後
38
図 3.10 Lift-off 工程の SEM イメージ
有機半導体層の形成
ソース-ドレインが形成された素子は、最終的に Shadow mask を使用して、熱蒸着法
で図 3.11 のように有機半導体薄膜を蒸着する。
図 3.11 制作された OTFT
また、Shadow mask を基板上に置いて成膜する場合、マスクに刻まれた形状のために
蒸着中チャンバ内でガスの流れが変形して良質の薄膜を作りにくいという問題が発生
する。この問題に対して、図 3.12 に示すように Bank 構造を利用した有機半導体層の
パターンの方法も利用される。
39
図 3.12 提案された Bank 構造で製作された OTFT
図 3.13 は、前述されたプロセスを使用して基本的な OTFT 製作の全工程を示して
いる。
図 3.13 OTFT 製作の全工程
3.2.2 表面処理の工程
表面処理工程とは、基板の表面エネルギーを減少させる方法で表面エネルギーが
小さい物質を塗布することである。一般的な例として、基板の表面に単分子膜の自己
40
組立化(Self-assembly)工程を挙げることができる[3-10]。このように単分子膜で表面
の状態を変化させる技術は、有機素子に有用である。この節では表面処理工程の種類
とその内容を説明する。
UV/O3 cleaning の表面処理
UV/O3 cleaning の工程は、一般的に LCD、PDP、OLED などの表面洗浄に多く
使用されている。そして、製品の技術開発、信頼性向上に不可欠で、要求される表面
改質、精密洗浄、接着性テストなどの製品開発と物性の向上に容易に利用できる利点
を持っている。
図 3.14 UV/O3 cleaning 工程の概念図
図 3.14 は、UV/ O3 工程のメカニズムを示している。基板の表面に短波長の紫外線を
照射すると、紫外線の光エネルギーによって有機物の分子結合が切断される。また、
41
酸素分子(O2)が分解されて酸素原子(O)が発生し、この酸素原子同士が結合し、
Ozone(O3)を生成する。生成された Ozone は、紫外線によって再び酸素分子と酸素
原子に分解され、この酸素原子は切断された有機物の C、H、O 原子と結合して揮発性
物質に変化して排気除去される。
また、洗浄ㆍ表面改質は、高価なアークプラズマ、真空プラズマ機が不要であり、
プラズマの問題点である Streamer や Arc の発生を根本的に排除することにより、
基板に損傷なく精密な洗浄を行うことができる。そして、この洗浄方法は他の乾式
洗浄に比べて次のような利点を持っている。
1) 洗浄効果が高い。
2) プラズマに比べてラインの信頼性が高い。
3) 高電圧を使用しないので trouble Free である。
4) 雰囲気ガスが直接イオン化しないため、circuit に damage がない。
5) ラインの拡張性が容易である。
6) Line speed up が容易である。
7) 連続生産工程が可能である。
8) 施設投資額が少ない。
化学的な方法
この説では、化学的溶媒を使用して基板の表面エネルギーを減少させる方法につい
て示す。現在に研究されている化学的溶媒としては、OTS(Octadecyltrichlorosilane)、
HMDS(Hexamethyldisilazane)など、酸化膜と有機薄膜との間の界面処理をして OTFT
の性能を改善する物質である。化学溶媒を用いるメカニズムは、まず、酸化膜の表面
42
を 親 水性 から 疎水 性に変 え るこ とに よっ て酸化 膜 の表 面が メチ ル基に 変 わり、
蒸着された有機半導体は自己蒸発されて再蒸発する。
(a)
(b)
(c)
図 3.15
表面処理の工程
43
図 3.15(a)は Top-contact 構造の OTFT、図 3.15(b)は Bottom-contact 構造の OTFT
の表面を処理する素子の構造を示す。図 3.15(c)は化学的溶媒を処理した酸化膜表面
の模式図を示す。
OTS は絶縁体ではあるが電極として使用される金とは反応をしないので、ソースと
ドレイン電極を形成した後、この表面処理を行う。OTS の表面処理の工程は、純度 90%
以上の OTS を使用して IPA と 1 mM で混合した溶液に 30 分間浸して、再び IPA 液を
噴射して、表面に残っている溶劑を洗浄した後、N2 gas で表面にある OTS 混合液を
吹き飛ばして乾燥させる。この次に、RTA(Rapid thermal annealing)を行う。 RTA は、
真空オーブンで 130℃で 1 時間乾燥して OTS の単分子膜を形成した。
HMDS の表面処理工程は、スピンコーターを使用して、1st(500 rpm,10sec)、
2nd(4000 rpm, 30 sec)
、3rd(500 rpm, 10 sec)の三段階の条件で塗布した。Soft-bake は
100℃で 1 分間、昇温乾燥を行い、基板の表面に HMDS 膜を形成した。
また、金属電極と有機薄膜との間の界面を向上させるために研究されている化学的
溶媒としては MNB(2-Mercapto5-Nitrobenzimidazole)、PFBT(Pentafluorothiophenol)
などがあり、これらは金属電極と有機薄膜との間の表面処理をして OTFT の性能を
改善する物質である。
金属電極と有機薄膜との間の界面を向上させるために使用される溶媒は、ソースドレイン電極として使用される Au の表面に対して側鎖チオール基を有する分子を
使って接続を改善する方法である。
MNB の表面処理工程として、ソース-ドレイン電極を形成した後、純度 97%以上の
MNB とエタノールを 1 mM に混合した溶液をスピン工程で塗布し、その後、100℃で
2 分間乾燥して MNB 膜を形成する。この次にアセトンに 1 分間入れ、DI water で
洗浄し、Au と反応した部分を除いたチャンネル 域での MNB 膜を全て除去する方法
で形成した。
44
PFBT の表面処理工程は、ソース-ドレイン電極を形成した後、PFBT とエタノールを
10 mM で混合した溶液に 2 分間浸しておき、その後 IPA 液を噴射して、表面に残って
いる溶媒を洗浄した後、N2 gas で表面にある PFBT 混合液が飛ぶように乾燥させる。
Soft-bake として 100℃で 1 分間昇温乾燥し、基板の表面に PFBT 膜を形成した。
図 3.16 電極と有機半導体膜との表面処理工程
45
3.3 結果及び考察
3.3.1 DNTT 薄膜の特性
DNTT 膜は、可能な限り DNTT 薄膜の特性を生かして、一般的な p-type Si wafer の
上に成膜した。図 3.17 は Si wafer の上に DNTT を蒸着した膜を走査電子顯微鏡(SEM ;
Scanning electron microscope)で測定した結果である。既に発表されている有機半導体
材料に関する論文では、有機半導体膜厚が増加するほど、結晶グレインが徐々に
小さくなる現象が報告されている[11]。
図 3.17 DNTT 成膜の SEM イメージ
本研究では、DNTT の成膜の厚さを 500 Å で蒸着したが、Bulk phase は観察され
なかった(図 3.18)。これは、蒸着時 DNTT の Heating [12-13]を十分な時間にする
ことによって汚染源が除去され、chamber 内で DNTT の低い堆積速度(0.2 Å/ sec)で
表面成膜が改善され、高真空(10-7 torr)での蒸着などが DNTT 成膜に影響を与えた
ためと考えられる。
図 3.19 は成膜されたペンタセンの平坦度を 2D と 3D の AFM
(Atomic force microscope)
イメージで示したものである。DNTT の蒸着速度は 0.2 Å/ sec、基板温度は常温、
真空度は 10-7 torr に維持し製膜を行った。
図 3.19 に示すように、
平均 Img. Ra は 4.4 nm で
46
平坦度も良好な状態である。
図 3.18 蒸着された DNTT 成膜の XRD peak
図 3.19 蒸着された DNTT 成膜の AFM イメージ
3.3.2 表面処理に伴う基板表面の変化
図 3.20 は、様々な表面処理に伴う基板表面の変化を示す水接触角の実験結果である。
表面処理をしていない場合と UV/ O3 cleaning をした場合の水接触角は、それぞれ 44.9°
47
で 16°となり、UV/O3 cleaning により水接触角が減少することがわかる。UV/O3 cleaning
の工程は、基板表面を親水性に変えて、化学的溶媒を利用する表面処理工程を行う
前に、表面処理溶液が基板表面により容易に接触できるようになる。
(a)
(b)
図 3.20 基板表面の変化
(a) 表面処理をしていない場合、(b)UV/O3 cleaning した場合
水接触角の実験は、固体の表面エネルギーの測定方法の中で最も簡単で広く使われ
ている方法である。この時、この平衡接触角が 90°以下であれば、水を好きで接触
面積を増やしたいということで、親水性表面(hydrophilic surface)と呼ばれ、90°以上
のときは、水を嫌って、接触面積を減らしたいという意味で疎水性表面(hydrophobic
surface)という。また、接触角と表面エネルギーの関係は反比例する。接触角が小さい
状態の時は表面エネルギーが大きく、接触角が大きい状態の時は表面エネルギーが
小さい。つまり、接触角が小さいという意味では、表面の水の分子が最大に結合する
ことができる結合の数より少なく結合をすることになりますので、より結合をする
ことができる容量を残してできるようになる。これらの理由から、接触角が小さい
状態である場合には、表面エネルギーが高く反応性が大きいと話す。
図 3.21 に様々な表面処理に伴う酸化膜の表面の水接触角の変化を示す。酸化膜の
表面の状態が変えられた部分を示している。
48
図 3.21 酸化膜の表面の状態変化
図 3.22 Au の表面の状態変化
また、Bottom-contact 構造の OTFT は有機半導体膜の下にソース-ドレイン電極が配置
されているので、図 3.22 は様々な表面処理に伴う電極として使用された Au の表面の
49
変化を水接触角の実験で示した。Au の表面の状態が変えられた部分を示している。
このような実験を通じて、基板の表面が親水性から疎水性に変わり、酸化膜と電極と
して使用された Au の表面の状態が変化して、蒸着された有機半導体が基板表面により
容易に接触できるようにして、OTFT の性能を向上させることができる化学的方法を
調べてみた。
3.3.3 表面処理に伴う OTFT 特性
Top-contact 構造の OTFT
Top-contact 構造の OTFT は、有機半導体膜の上にソース-ドレイン電極が配置されて
いるので、酸化膜と有機薄膜との間の界面処理を行って作製した。Top-contact OTFT は
UV/ O3 cleaning 表面処理をした sample 1、HMDS 表面処理をした sample 2、OTS 表面
処理をした sample 3 の基板で作製した。また、蒸着時の基板温度を室温(RT)、60℃、
80℃と変化させた。
図 3.23 はそれぞれの表面処理をした基板上にそれぞれの蒸着温度による DNTT 成膜
の AFM イメージを示している。結晶の粒界は木の枝の形を表し、これは DNTT 分子の
拡散係数が SiO2 の上では非等方性を示すからである。もし拡散係数が等方性である
場合粒界の形状は、円形または正方形の形を示す。
これをみると、DNTT 膜が多結晶の様子がわかるが、その表面はグレイン(結晶粒)
とグレインの間の結晶粒界において谷になっており、起伏など表面は粗くなっている
ことがわかる。つまり、図 3.24 に示すような構造の断面が予想される。DNTT 膜が
絶縁膜との界面になるため、この粗さの影響が OTFT の特性にも現れる。この表面
粗さに起因する界面準位の大きさによるキャリアのトラップなどによって、
サブスレッショルドスイングの値が大きくなってしまったと考えられる。
50
図 3.23 DNTT 膜の AFM イメージ
(a)-(c) UV/O3 cleaning、(d)-(f) HMDS treatment、(g)-(i) OTS treatment
図中に温度は蒸着中の基板温度を示す。
(a)
(b)
図 3.24 予想される構造断面図
(a) 表面粗さが均一な場合、(b) 表面粗さが不均一な場合
51
(a)
(b)
(c)
図 3.25 DNTT OTFT の伝達特性曲線
(a) Log-scale、(b) Liner-scale、(c) Output 特性
52
図 3.25 は W/ L=2000/50 のような大きさで製作された OTFT に、UV/ O3 cleaning の
表面処理、HMDS の表面処理、OTS の表面処理した OTFT の伝達特性曲線を比較した
ものである。図 3.25 に示すように、明らかに異なって見ることができる。その中でも
HMDS の表面処理した OTFT 素子が最も安定した特性を示している。
この結果のように、表面処理した OTFT 素子の特性を得ることができた。図 3.25 の
伝達特性のグラフの測定値と式(2.8)を用いて以下の特性結果を求めた。UV/ O3 cleaning
の表面処理では、キャリア移動度 0.07 cm2/(V·s)、オン/オフ比 105、しきい値 13.9 V。
HMDS の表面処理では、キャリア移動度 0.35 cm2/(V·s)、オン/オフ比 107、しきい値
-19.5 V。OTS の表面処理では、キャリア移動度 0.12 cm2/(V·s)、オン/オフ比 105、
しきい値 -1.0 V の結果が得られた。
ここで、興味深いのは、決定の大きさに応じた OTFT の電流特性である。図 3.23 に
示すように、常温では結晶性に大きな差は見られないが、高温では結晶性の変化が
明らかに区別がされている。結晶性の変化による原因は、温度を上昇させることに
より、基板表面エネルギーを減少させ、半導体材料の拡散係数を増加させ、より
大きな結晶に形成された部分と考えられる。また、大きな結晶に形成された OTS 表面
処理の OTFT 素子は、小さな結晶で形成された HMDS 表面処理の OTFT 素子よりも
高い電流特性を示している。この理由は、表面の粗さの原因で、有機半導体層の高さ
の差で金属電極が有機半導体の蓄積層まで触れながら電流が流れた要因と考えられる。
しかし、図 3.25 に示すように、OTS 表面処理のような大きな結晶に形成された
不均一な素子 [図 3.24(b)]より HMDS 表面処理のように決定は小さいが均一に形成
された素子 [図 3.24(a)]が安定した OTFT の特性を示している。
53
(a)
(b)
(c)
図 3.26 蒸着温度による DNTT OTFT の特性
(a) 移動度、(b) しきい値電圧、(c) オン/オフ比
54
(a)
(b)
(c)
図 3.27 DNTT OTFT の抵抗特性
(a) チャネルの長さに応じた抵抗の変化、(b) 蒸着温度による抵抗の変化、
(c) 蒸着温度による contact 抵抗の変化
55
図 3.26 は W/ L=2000/50 のような大きさで製作された OTFT に、蒸着温度による
移動度、しきい値電圧、オン/オフ比の変化を示した。表 1 で示すように、HMDS の
表面処理した OTFT 素子が最も良く安定した特性を示している。
この結果のように、ひとまず OTFT 特性を得ることができた。上の伝達特性の
グラフの測定値から式(2.8)を用いて求めた飽和領域のキャリア移動度、オン/オフ比、
しきい値を 表 1 に示している。気になる点としては、出力特性を見ると、非飽和特性
を示している。これはソース・ドレイン電極での接合におけるショットキー障壁での
トンネル電流の影響の可能性があるが、はっきりとはわからない。
このように蒸着温度、表面処理による OTFT 素子は、絶縁膜と半導体の界面が影響
していると思われるが、この結果のみで OTFT の特性変化について詳しく考察する
ことは難しい。そこで、蒸着温度、表面処理による OTFT 素子の抵抗変化の検討を
行った。
図 3.27 は製作された OTFT に抵抗特性に図 3.27(a)は、OTFT のチャンネルの
長さに沿った全抵抗の変化を示した。図 3.27(b)はそれぞれの表面処理と蒸着温度に
よる全抵抗の変化を示し、図 3.27(c)は TLM(Transmission Line Method)法を用いて
計算された全抵抗でソース-ドレイン電極の contact 抵抗を計算して示している。
図 3.27
(c)に示すように蒸着温度による contact 抵抗の変化が大きい部分が確認され、
HMDS の表面処理に蒸着温度が 60℃の蒸着条件で、キャリア移動度 0.50 cm2/(V·s)、
オン/オフ比 106、しきい値 0.2 V の最も安定して、良好な特性を示している。
また、接触抵抗の影響をグラフから見ると、蒸着温度、表面処理による OTFT 素子
の伝達特性が半導体材料の結晶性の変化による影響を受けている様子である。OTS
表面処理のような大きな結晶に形成された不均一な素子より HMDS 表面処理のように
決定は小さいが均一に形成された素子が構造的に接触抵抗を小さく抑えられたと
考えられる。
56
この結果のように、決定の大きさを考えると大きな結晶で形成されることがいいの
ですが、表面の粗さが緩やかで決定の大きさが小さくても均一に形成された素子が
安定な特性の OTFT 素子を示している。この理由としては、測定結果はソース・
ドレインでの電圧降下も含めた特性であるので、接触抵抗の影響を低減できたことも
移動度が得られ、しっかりと電流が流れた要因であり、これにより、OTFT 素子の特性
が向上されたと考えられる。
表 1 は蒸着温度、表面処理による製作された Top-contact 構造 OTFT 素子の特性を
示している。
表 1. Top-contact 構造 OTFT の特性
これらの実験の結果を介して、Top-contact 構造 OTFT の最も安定した蒸着条件を
57
保存することができ、それぞれの表面処理を行い、表面処理のための特性の変化の
原因を把握し、検証することができる。
Bottom-contact 構造の OTFT
Bottom-contact 構造の OTFT は有機半導体膜の下にソース-ドレイン電極が配置されて
いるので、酸化膜と有機薄膜との間の界面処理と金属電極と有機薄膜との間の界面
処理を行って作製した。
Bottom-contact 構造の OTFT は UV/ O3 cleaning の表面処理をした sample 1、HMDS の
表面処理をした sample 2、OTS の表面処理をした sample 3、MNB+OTS の表面処理を
した sample 4、PFBT+ HMDS の表面処理をした sample5 に分類して作製した。
図 3.28 は W/ L=2000/50 のような大きさで製作された OTFT に、UV/ O3 cleaning の
表面処理、HMDS の表面処理、OTS の表面処理、MNB + OTS の表面処理、PFBT + HMDS
の表面処理した OTFT の伝達特性曲線を比較したものである。その中でも
PFBT + HMDS の表面処理した OTFT 素子が最も安定した特性を示している。
この結果のように、表面処理した OTFT 素子の特性を得ることができた。図 3.28 の
伝達特性のグラフの測定値と式(2.8)を用いて以下の特性結果を求めた。UV/ O3 cleaning
の表面処理では、キャリア移動度 0.06 cm2/(V·s)、オン/オフ比 103、しきい値 13.0 V。
HMDS の表面処理では、キャリア移動度 0.01 cm2/(V·s)、オン/オフ比 104、しきい値
20.5 V。OTS の表面処理では、キャリア移動度 0.04 cm2/(V·s)、オン/オフ比 104、
し き い値 3.0 V。 MNB+OTS の表 面 処理 では 、キ ャ リア 移 動度 0.07 cm2/(V·s)、
オン/オフ比 104、しきい値 0.7 V。PFBT + HMDS の表面処理では、キャリア移動度
0.25 cm2/(V·s)、オン/オフ比 108、しきい値 -17.4 V の結果が得られた。
58
(a)
(b)
(c)
図 3.28 DNTT OTFT の伝達特性曲線
(a) Log-scale、(b) Liner-scale、(c) Output 特性
59
図 3.29 蒸着された DNTT 成膜の AFM イメージ
(a) UV/O3 cleaning、(b) HMDS treatment、(c) OTS treatment、
(d) MNB+OTS treatment、(e) PFBT+HMDS treatment
(a)
(b)
図 3.30 予想される構造断面図
(a) 表面粗さが均一な場合、(b) 表面粗さが不均一な場合
図 3.29 はそれぞれの表面処理をした基板、金属電極上に DNTT 成膜の AFM
イメージを示している。これをみると、DNTT 膜が多結晶の様子がわかるが、その表面
はグレイン(結晶粒)とグレインの間の結晶粒界において谷になっており、起伏など
60
表面は粗くなっていることがわかる。つまり、図 3.30 に示すような構造の断面が予想
される。DNTT 膜が絶縁膜との界面になるため、この粗さの影響が OTFT の特性にも
現れる。
表 2. Bottom-contact 構造 OTFT の特性
Bottom-contact 構造の OTFT は有機半導体膜の下にソース-ドレイン電極が配置されて
いるので、チャンネル上の部分と金属電極上の部分に DNTT 膜決定が異なる形で形成
さ れ る。 この 理由 は、そ れ ぞれ の固 体の 表面エ ネ ルギ ーが 他の 部分が 原 因で、
61
形成される半導体膜の結晶の大きさに影響を与える。図 3.21 と図 3.22 に絶縁膜上と
金属電極上の表面の水接触角実験でベース表面の状態を示すように、Bottom-contact
構造の OTFT 素子では、半導体膜の表面の粗さよりも、チャネル上に存在する半導体膜
と金属電極上に存在する半導体膜の接触状態が OTFT 素子の性能に影響を与える
重要な要因と考えられる。
この結果のように、ひとまず OTFT 特性を得ることができた。上の伝達特性の
グラフの測定値から式(2.8)を用いて求めた飽和領域のキャリア移動度、オン/オフ比、
しきい値を 表 2 に示している。また、チャネル上に存在する半導体膜と金属電極上に
存在する半導体膜の接触状態が均一に形成された素子が安定な特性の OTFT 素子を
示している。
表 2 は蒸着温度、表面処理による製作された Bottom-contact 構造 OTFT 素子の特性を
示している。その中でも常温で PFBT + HMDS の表面処理した OTFT 素子で、キャリア
移動度 0.25 cm2/(V·s)、オン/オフ比 108、しきい値 -17.4 V の最も安定した特性を
示している。
3.3.4 蒸着速度に応じた OTFT の特性
前段で述べたように、蒸着温度、表面処理による OTFT 素子は、絶縁膜と半導体の
界面が影響していると思われるが、決定の変化についてより詳細に説明するために、
蒸着速度による OTFT 素子の特性変化の検討を行った。
図 3.31 は W/ L=2000/50 のような大きさで製作された bottom-contact 構造、常温で
PFBT + HMDS の表面処理をした OTFT に、DNTT 成膜時の堆積速度に応じた OTFT の
伝達特性曲線を比較したものである。
62
(a)
(b)
(c)
図 3.31 DNTT OTFT の伝達特性曲線
(a) Log-scale、(b) Liner-scale、(c) Output 特性
63
この結果のように、蒸着速度に応じた OTFT 素子の特性を得ることができた。図 3.31
の伝達特性のグラフの測定値と式(2.8)を用いて以下の特性結果を求めた。蒸着速度
0.2 Å/sec では、キャリア移動度 0.11 cm2/(V·s)、オン/オフ比 107、しきい値 -18.7 V。
蒸着速度 0.5 Å/sec では、キャリア移動度 0.26 cm2/(V·s)、オン/オフ比 107、しきい値
-14.8 V。蒸着速度 1 Å/sec では、キャリア移動度 0.18 cm2/(V·s)、オン/オフ比 106、
しきい値 -14.6 V の結果が得られた。
図 3.32 蒸着された DNTT 成膜の AFM イメージ
(a) 蒸着速度 0.2 Å/sec、(b) 蒸着速度 0.5 Å/sec、
(c) 蒸着速度 1 Å/sec
表 3. Bottom-contact 構造 OTFT の蒸着速度に応じた特性
64
図 3.32 と表 3 は、蒸着速度に応じた DNTT 成膜の AFM イメージで、蒸着速度に
応じた DNTT 決定の大きさと OTFT の特性変化に対して明らかに異なって見ることが
できる。
これらの実験の結果を介して、Bottom-contact 構造 OTFT の最も安定した蒸着条件を
保存することができ、それぞれの表面処理を行い、表面処理のための特性の変化の
原因を把握し、検証することができる。
65
3.4 結 言
OTFT の特性を向上させるために、化学的溶媒を使用して基板表面エネルギーを
減少させる様々な表面処理工程、半導体膜の蒸着温度、蒸着速度に応じた実験をし、
次のような結果が得られた。
1) DNTT 成膜の蒸着時蒸着温度による実験を通じて、
DNTT 膜はグレイン(結晶粒)
とグレインの間の結晶粒界において谷になっており、起伏など表面は粗くなって
いることがわかる。さらに、DNTT 膜が絶縁膜との界面になるため、この粗さの
影響が OTFT の特性にも現れる。
2) Top-contact 構造の OTFT において、安定な特性は、半導体膜の緩やかな表面粗さ
と半導体結晶の一様性が要求される。
3) HMDS 処 理 試 料 は 基 板 温 度 60 ℃ で 、 キ ャ リ ア 移 動 度 0.50 cm2/(V·s) 、
オン/オフ比 106、しきい値 0.2 V の特性結果のように、最も高い移動度と低い
オフ電流を持つ。
さらに、OTS 処理試料は基板温度 80℃で、最も高い結晶性を持つが、キャリア
移動度 0.13 cm2/(V·s)、オン/オフ比 103、しきい値 -5.1 V の特性結果のように、
移動度が小さく、接触抵抗も高い。
4) Bottom-contact 構造の OTFT において、安定な特性は、絶縁膜/金属電極上に
均一で平坦な半導体の結晶が要求される。
5) PFBT+HMDS 処理試料は全ての基板温度において他の処理に比べ高い移動度と
低いオフ電流を有する。さらに、PFBT+HMDS 処理試料は基板温度 RT で、
キャリア移動度 0.25 cm2/(V·s)、オン/オフ比 108、しきい値 -17.4 V の特性結果
のように、最も高い移動度を示し、基板温度が高くなるにつれその値は小さく
なる。
66
参考文献
[1] C. K. Song, M. K. Jung, D. W. Koo, J. Korean Phy. Soc. 39, S271 (2001)
[2] W. Kern and D. A. Puotinen, RCA Review. Vol. 31, 187 (1970)
[3] A. A. Baski, L. F. Chi, W. Schrepp and H. Fuchs, Langmuir. Vol. 11, pp. 2143-2150 (1995)
[4] Mildred Calistri-Y, Edward J. Kramer, Ravi Charma, W. Zhao, M. H. Rafailovich, J. Sokolov
and D. Brock, Langmuir. Vol. 12, pp. 2747-2755 (1996)
[5] T. Komeda, K. Namba and Y. Nishioka, J. Vac. Sci. Technol. A. Vol. 16, No. 3, pp. 1680-1685
(1998)
[6] J. Wang, D. J. Gundlach, C. C. Kuo and T. N. Jackson, 41st Electonic Materials conference
Digest. p. 16 (1999)
[7] T. Yamamoto and K. Takimiya, J. Am. Chem. Soc. Vol. 129, p. 2224 (2007)
[8] J. D. Youn, M. C. Chen, Y. J. Liang, H. Huang, R. P. Ortiz, C. I. Kim, C. Stern, T. S. Hu,
L. H. Chen, J. Y. Yan, A. Facchetti and T. J. Marks, Chem. Mater. Vol. 22, No. 17,
pp. 5031-5041 (2010)
[9] K. Fukuda, T. Yokota, K. Kuribara, T. Sekitani, U. Zschieschang, H. Klauk and T. Someya,
Appl. Phys. Lett. Vol. 96, 053302 (2010)
[10] Y. Fujisaki, Y. Nakajima, T. Takei, H. Fukagawa, T. Yamamoto and H. Fujikake, IEEE Trans.
On Elec. Dev. Vol. 59, p. 3442 (2012)
[11] J. H. Lee, S. H. Kim, G. H. Kim, S. C. Lim, H. Y. Lee and J. Jang, Taehyoung Zyung, Synthetic
Metals. p. 139 (2003)
[12] M. J. Kang, I. Doi, H. Mori, E. Miyazaki, K. Takimiya, M. Ikeda and H. Kuwabara, Adv. Mater.
Vol. 23, p. 1222 (2011)
[13] M. J. Kang, E. Miyazaki, I. Osaka, K. Takimiya and A. Nakao, ACS Appl. Mater. Interfaces.
Vol. 5, pp. 2331-2336 (2013)
67
第4章 素子構造による OTFT の特性向上
4.1 緒 言
この章では、OTFT 素子構造の改善によってその電気的特性を向上させた実験結果に
ついて述べる。一般的に OTFT の電気特性は、有機半導体材料の特性に大きく
左右され、最近では多くの有機材料メーカーや研究所などで、より安定で良好な特性
を示す有機半導体材料が多く発表されて来た。さらに、前章で述べたように化学的な
方法を応用して、OTFT の特性を改善する研究も活発に行わされている。しかし、有機
半導体材料の開発とプロセスの改良だけではディスプレイに適用するまでのレベルに
は達せず、急速な発展を見せているディスプレイ技術の領域では TFT 素子構造の研究
も必要とされている。
現在のディスプレイ分野では、高精細画面の要求が増しており、それに伴って画素
のサイズをより小さくしなければならない。また、この理由により、ピクセル内の TFT
も高移動度の材料をもって小型化しなければならない。
また、有機半導体は無機半導体材料に比べて熱に弱いので、作製プロセスと素子の
構造に制限が多い。前章で述べたように、一般的にボトムゲート構造でソースと
ドレインが半導体より上にあるトップコンタクト(Top-contact)構造 OTFT の特性は、
ソースとドレインが半導体層より下にあるボトムコンタクト(Bottom-contact)構造
OTFT より電流値が高く安定した特性を示している。しかし、トップコンタクト構造の
場合は、金属電極を形成する時に有機半導体層にダメージを与える恐れがある。また、
フォトリソ工程を用いることが出来ず、Shadow mask を使ったパターニングしかでき
ないので、パターン微細化の制約、製造コスト、金属電極の Alignment など多くの問題
を持っている。
68
一方、ボトムコンタクト構造の素子はフォトリソ工程を用いることができるために
トップコンタクトに比べ微細化が容易で、製造コストも安価である。また、様々な
表面処理を行い、それぞれの構造の特性が改善さることがわかったが、先に述べた
ように電気的特性に問題があり、この表面処理だけの改善では足りない部分があるの
が現状である。
本章では OTFT において様々な平面構造と立面構造をもつものを設計・作製し、
その電気的特性を評価した。これにより、工程・応用を考慮した最適な OTFT 素子
構造の提案をおこなった。
69
4.2 実験方法
4.2.1 平面構造
現在のディスプレイ分野では、市場からさらなる高精細画面が要求されている。
このような高精細画面を構成するためには、画素のサイズを小さくし、より多くの
画素を実装する必要がある。画素のサイズを減少に伴って TFT も高性能化、集積化、
最適化しなければならない課題を持っている。
図 4.1 2Tr 1Cap の画素イメージ
図 4.1 は、我々が設計した AMOLED の一般的な 2T 1C(2 Transistors and 1 Capacitor)
型と呼ばれる画素構造を示している。上記したように、限られた面積に駆動素子で
ある 2 つの TFT と 1 つの容量、
そして発光する部分の OLED area に区分される。また、
70
データ線、選択線、電源線等の配線の面積も必要である。一般に OLED area は、OLED
素子の設計初期から素子の開口率に応じてサイズが決定され、その他の部分に駆動
素子等を配置する。図 4.1 は、300 ㎛ × 300 ㎛のサイズの画素画像を示し、R (Red)、
G (Green)、B (Blue)画素で使用される 3 つの Cell に区分される。
図 4.1 は Bottom Emission 型 AM-OLED における二つの TFT と一つの容量を用いた
2T1C 型ピクセルレイアウトを示したものであるが、このような構造で OLED の発光
材料の特性を勘案して開口率を決定する際に、開口率の面積が大きいほど、発光効果
は良くなる。しかし、限られた面積に駆動素子などを配置しなければならず、TFT の
高性能化、集積化、最適化しなければならないという必要性がある。
図 4.2 提案された TFT の形態
a) I-type、b) Finger-type(Horizontality)、c) Finger-round type(Horizontality)、
d) Finger-type(Verticality)、e) Finger-round type(Verticality)、f) Hexa-type
71
図 4.2 は、様々な形の提案された OTFT に、代表的な TFT の形(I-type)、集積化
された TFT の形態(Finger-type)、また、プロセスの制約に起因する角の部分を rounding
した TFT の形態(Finger-round type)と限られた面積をより効率的に利用できるヘキサ
構造(Hexa-type)で製作されたトランジスターの形態を示している。図 4.2 は TFT の
W / L が 650 ㎛ / 10 ㎛ に同じ大きさの TFT でそれぞれの形態は、長所と短所を持って
いる。たとえば、代表的な形態である I-type は実験と性能評価に多く使用され、図 4.1
のように駆動素子として限られた面積に配置する時には TFT のサイズの制約があって、
それに対する代替として水平(Horizontality)-垂直(Verticality)型の Figer-type がある。
また、金属電極に鋭角のエッジがある場合、電界集中が起こりリーク電流の増加や
絶縁破壊が懸念されるので、金属電極の角を丸くして設計する Round-type が考えられ
る。Haxa-type の形態は、Alignement によらず寄生容量を一様にできるという特性を
有する。
4.2.2 立面構造
(a)
(b)
図 4.3 提案された新しい OTFT 構造
(a) 溝構造(Ditch Structure)
、(b) 電極上昇構造(Elevated-Electrode Structure)
72
ソース/ドレイン電極形成時において、図 4.3 に示すような立面構造の違いによる
新しい溝構造(Ditch Structure)と電極上昇構造(Elevated-Electrode Structure)を提案する。
これら構造は共にソース/ドレイン電極のエッジが有機半導体層内に形成される
チャネルより少し上段に位置する。
これら構造は
1) ボトムコンタクト構造のように簡単な工程
2) 低コスト
3) トップコンタクトと同等な優れた電気的特性
などが期待される。
a. Ditch 構造
図 4.4 は、提案された Ditch 構造の製作工程を示している。
本実験では、構造による特性変化を調べるために、ホールを主なキャリアとする
p-type Si wafer の基板をゲートとして利用し、その上にゲート絶縁膜として SiO2 成膜
(300 nm)を行った。製作された OTFT は、基本的には Bottom-contact 構造と同じで、
製造工程は、洗浄された p-type Si wafer 上に金属電極である Au(30 nm)を Shadow mask
を 利 用 し て 蒸 着 し た 後 、 パ タ ー ニ ン グ さ れ た 金 属 電 極 で あ る Au を マ ス ク に
ドライエッチング(RIE-10NR-K1, SAMCO)で図のように溝(Ditch)を形成した。
最後に、常温で PFBT+ HMDS の表面処理や半導体膜である DNTT(50 nm)を蒸着する
ことにより、OTFT 素子を作製した。
73
図 4.4 Ditch 構造 OTFT 製作の全工程
b. Elevated-Electrode 構造
図 4.5 は、提案された Elevated-Electrode 構造の製作工程を示している。
本実験でも構造による特性変化を調べるために、溝構造実験の時と同じ p-type Si
wafer の基板をゲートとして利用し、その上にゲート絶縁膜として SiO2 成膜(300 nm)
を行った。洗浄された p-type Si wafer 上に 2 次絶縁膜(LOLTM1000, DOW Chem.)を
スピンコーターを用いて成膜した後、金属電極である Au(30 nm)を Shadow mask を
利用して Evaporation 蒸着した後、パターニングされた金属電極である Au をマスクと
してドライエッチングである O2 plasma ashing を行って、図 4.5 のように、金属電極が
上昇された構造の Elevated-Electrode を形成した。最後に、常温で PFBT+ HMDS の表面
処理や半導体膜である DNTT(50 nm)を蒸着することにより、OTFT 素子を作製した。
74
図 4.5 Elevated-Electrode 構造 OTFT 製作の全工程
4.2.3 接触抵抗の測定方法
理想的な TFT は Ohmic contact であるが、OTFT は HOMO level と金属の仕事関数の
差で Schottky barrier が発生している。したがって、OTFT では基本的にソース、
ドレイン電極とチャンネルの間に接触抵抗があるが、素子の構造によって抵抗値は
変わると考えられる。
図 4.6 トップコンタクト OTFT 素子の等価回路
75
この節では、既存構造の OTFT と提案された構造の OTFT の接触抵抗を定量定量的
に比較する技術を述べる。
ソースからドレインにチャネルを介して Charge carrier(電子または正孔)の移動経路
は、
1) ソースの接合から半導体材料に注入
2) TFT のチャネルの中を移動
3) ドレインの接合に TFT のチャネルから抽出
の 3 段階に分類される。
これらの移動経路について、大きく三つのような直列抵抗(図 4.6)とみなすことが
できる。これら三つの抵抗は半導体のチャネル中での抵抗であるチャンネル抵抗
(RST500U/ )とキャリア注入および収集の段階に関連付けられた抵抗は接触抵抗
(RSD065V6 )に分類することができる。チャンネル抵抗に比べて十分に小さい接触抵抗
(オーミック接触、RSD065V6 ≪ RST500U/ )を維持することは有機薄膜トランジスターに
とって非常に重要である。この接触抵抗を測定する方法としては Gate Four-Probe 方法
と Transmission Line 方法がある。
76
a. GFP (Gated-Four-Probe) 法
図 4.7 GFP 法による測定の概略図
Gated-Four-Probe(GFP)法はチャンネルの中にプローブ電極を挿入してその電位を
測定する方法で、簡易に接触抵抗が測定できる方法であり[1] 、本研究において実際に
接触抵抗の測定方法として用いた。GFP 法では,TFT のソース・ドレイン電極間に
微小なプローブ電極を形成し、この点における電位を測定することによって、ソース・
ドレイン電極表面における電圧降下を求める。今回、GFP 法を行うために、図 4.7 に
示すような、トップゲート構造の TFT のソース・ドレイン電極間に、ソース電極に
近い方からプローブ電極 A、B を形成した構造の素子を用いた。図 4.7 において、XK 、
XY はソース電極からプローブ電極 A、B までの距離をそれぞれ示しており、K 、Y は
プローブ電極 A、B における電位をそれぞれ示している。
77
ソース・ドレイン電極間を流れる電流にとっての電気抵抗は、図 4.7 に示している
ように、ソース電極と半導体層の接触抵抗 R 、座標 X = 0~XK までのチャネル抵抗
RK 、X = XK ~XY までのチャネル抵抗 R[\ 、X = XY ~ までのチャネル抵抗 RY 、
半導体層とドレイン電極の接触抵抗 R の直列抵抗と考えることができる。チャネル
領域にピンチオフ領域が発生していない状態、すなわち TFT の出力特性の線形領域に
おいてはチャネルにおける抵抗率が一定であると言うことができる。そのため、
チャネルにおける電位分布を考えると、式(4.1)を導くことができる。チャネルに
おける抵抗率を ][\ とすると、
][\ =
と書ける。そのため、 RK は
R$
^ − _ 1
=
X^ − X_
X^ − X_ `
R_ = ][\ X_ = と表される。同様に、RY は
^ − _ X_
X^ − X_ `
R^ = ][\ − X^ = となる。従って、
Ra =
^ − _ − X^
X^ − X_
`
_ − a
^ X_ − _ X^ 1
− R_ = ∵ a = 0
`
X_ − X^
`
R` =
` − ^
− R^
`
_ − ^ + ^ X_ − _ X^ 1
= c` −
e
X_ − X^
`
と書ける。
78
(4.1)
(4.2)
(4.3)
(4.4)
(4.5)
このように GFP 法を使うことによって各電極の電位とドレイン電流の値から接触
抵抗を容易に求めることができる。ただし、前述したようにこの等式はチャネルに
ピンチオフ領域が発生しておらず、図 4.7 のようにチャネル電位が座標 X に対して線形
に変化する場合にのみ適用できる。すなわちゲート電圧 とドレイン電圧 が、
≫ を満たす場合にのみ成立することに留意する必要がある。
b. TLM (Transmission line method) 法
図 4.8 TLM 法による測定時の理想的なチャネル電位の分布
TLM(Transmission line method)法は、水平電極を利用して接触抵抗を計算して
出す方法である[2-5]。
さまざまな方法で作られた接触抵抗を比較するために、標準化された定量法が
必要である。接触抵抗は接触する面積に依存することになり、これは比較するには
接触比抵抗を考えなければならない。
図 4.9 に示すように接触している小さな領域のみを考慮する。ここで MS は接触する
面積である。
79
図 4.9 異なる材料の接触非抗の構成
RS = ]g
∆
MS
]S = lim ]g ∆ = RS MS
∆l→$
(4.6)
(4.7)
したがって、接触比抵抗の単位はΩ·m2 となる。しかし、一般的な TFT はこの
ような構造だけでは接触抵抗を測定するには無理がある。
TFT の接触抵抗を測定するためには、 上部接触 方法を使用して、平面的な構成を
成し遂げなければならない。図 4.10 に金属電極の水平接触(Lateral contact geometry)
と半導体内の電流集中(Current crowding)現象について示した。
80
図 4.10 水平接触と電流集中現象
全体的に半導体に流れる電流の流れは均一である。しかし、接触における電流の
流れはそうではない。したがって、接触においては、電流を均一に流れないように
なる。この場合、接触面積を決定してために電極の物理的な長さと幅を直接使用する
ことができない。また、接触の端では電流の曇りはかなり高い。接触は、遠くなる
ほど電流は弱くなり一定の距離以後の電流は流れない。これが電流集中現象である。
= ;
]S
R
(4.8)
は、移動距離(Transfer length)を意味する。
移動距離とは接触で charge carrier(電子または正孔)が半導体接触下部から移動する
平均距離を意味する。
したがって、接触の有効面積(Effective area of contact)は ∙ と考えることが
でき、接触抵抗は次の通りである。
RS =
]S
R =
全抵抗は、次のように考えることができる。
81
(4.9)
R
R = + 2RS
R
R = + 2
R
=
+ 2 (4.10)
全抵抗 R と抵抗の長さについてのグラフで表現すると、 −切片が −2 が
されることを分かるおり、これを図 4.10 に示す。
図 4.11 TLM 法を用いた測定されたグラフ
82
4.3 結果及び考察
4.3.1 TFT の形態による OTFT の特性
図 4.12 は、W/ L=650/10 のような大きさで製作された様々な形態の OTFT を示した。
図 4.12 様々な形態の OTFT
(a) I-type、(b) Finger-type(horizontality)、
(c) Finger-round type(horizontality)、(d) Finger-type(Verticality)、
(e) Finger-round type(Verticality)、(f) Hexa-type
図 4.13 は同じサイズで製作されたそれぞれの OTFT の伝達特性曲線を示した。図 4.14
と TFT の形態による OTFT の伝達特性曲線を比較し、形態の変化による大きな差を
認められなかった。この実験で提案した様々な形態の OTFT は、表 1 のように
キャリア移動度 0.01 cm2/(V·s)、オン/オフ比 107、しきい値 -0.9~-1.3 V のオーダー
の間であり、似たような傾向と特性を示した。
83
この結果のように、駆動素子として限られた面積に配置するために TFT のサイズの
制約、金属電極のパターニング工程のプロセス的な制約があって、それに対する代替
として、提案されたそれぞれの OTFT 素子は、使用用途や素子の設計に応じて
それぞれの長所を利用して、効率的な TFT の配置を進めることができるようになった。
図 4.13 様々な形の OTFT 伝達特性曲線
84
(a)
(b)
図 4.14 様々な形の OTFT 伝達特性曲線
(a) Log-scale、(b) Liner-scale、(c) Output 特性
85
表 1. 様々な形態の OTFT 特性
4.3.2 立面構造の OTFT 特性
a. OTFT 構造の素子シミュレーション特性
本研究では、2 次元デバイスシミュレーターATLAS(Silvaco, Inc. )を用いて、OTFT
の特性の解析を行った。ATLAS は主にシリコン半導体などの無機半導体の解析に
用いられるものだが、電荷注入機構に拡散理論を導入し、電界依存性を示す移動度
モデルを適用することで有機半導体においても用いることができる。本節では ATLAS
で解析を行う際に用いた移動度モデルと、素子シミュレーションで構成した TFT の
モデルとそのパラメータについて述べる。
Poole-Frenkel Model(PFM)は、電荷トラップのクーロンポテンシャルにより電荷の
動きを描写するモデルである。このモデルは移動度の電界依存性を考慮したモデルで
あり、有機半導体の移動度モデルとして広く知られているモデルである[6] 。
86
図 4.15
Poole-Frenkel Model
有機半導体では個々の分子中に準位が局在化して存在しており 分子間に存在する
有機半導体では個々の分子中に準位が局在化して存在しており、分子間に存在する
エネルギー障壁を電子がホッピングして移動することで電流が流れる
エネルギー障壁を電子がホッピングして移動することで電流が流れる。図
4.15 に
示すように、電子が深さ
電子が深さ o5 のトラップから抜け出して、移動可能になる場合を
移動可能になる場合を
考える。この場合、電子は
電子は o5 の大きさのエネルギーを受け取り、この障壁を超える
この障壁を超える
必要がある。しかし、電子は
電子は、自身が飛び出すことによって生じる正電荷のつくる
自身が飛び出すことによって生じる正電荷のつくる
ポテンシャル場 o$ によって引き戻されることになる。一方、有機半導体に電界
によって引き戻されることになる
有機半導体に電界 E が
印可されていると、その効果によって伝導帯の底は
その効果によって伝導帯の底は –qEx だけ傾くことになる。この
だけ傾くことになる
分だけ電子がトラップから抜け出すのに必要なエネルギー障壁が低下するため
分だけ電子がトラップから抜け出すのに必要なエネルギー障壁が低下するため、
実効的なエネルギー障壁はこれらの和である o の最大値となる。従って
従って、PFM を
適用した移動度pq は、障壁低下を
障壁低下を Δost とすると、
87
(a)
(b)
(c)
図 4.14 ATLAS で構成した OTFT のモデル
(a) Top-contact、(b) Bottom-contact、(c) Ditch、Elevated-Electrode
88
表 2. 素子シミュレーションで用いたパラメータ
pq = $ exp −
o5 − Δost
wx
(4.11)
と表される。o5 は 0 電界時におけるトラップキャリアの活性化エネルギーであり、
障壁高さと考えることができる。また、Δost ∝ √ であるため,フィッティング
パラメータ z を用いて、
pq = $ exp −
と扱われることも多い。
o5
I
:9 F z√ H
wx
wx
(4.12)
図 4.16 に実際に ATLAS を用いて生成した OTFT のモデルを示す。以上をふまえて、
解析に用いた物理パラメータを表 2 にまとめて示す。パラメータの値は文献を参考に
した[7] 。サンプルの形状に関する値は、測定に用いたサンプルの値を参考にした。
89
(a)
(b)
(c)
図 4.17 ATLAS で構成した OTFT の電流密度
(a) Top-contact、(b) Bottom-contact、(c) Ditch、Elevated-Electrode
90
また、図 4.17 は本研究の中核として提案された構造が、従来の構造よりも良好な
特性を示すことの原因を説明することができる。図 4.17 は OTFT 素子の電流密度分布
と電流の流れをベクトルで示した。ほとんどの charge carrier(電子または正孔)は
ソース電極の角に注入され、提案された構造は Top-contact 構造と同じように、金属
電極の下に段差を与え charge carrier(電子または正孔)が bottom-contact 構造のように
水平ではなく、垂直方向に注入される現象を確認した。このような現象は、段差の
角度に応じて charge carrier(電子または正孔)の注入角度が変化します、OTFT 素子の
特性が増加するという事実に起因する。
(a)
(b)
図 4.18 提案された OTFT の特性曲線
(a) 線形スケール伝達特性、(b) 出力特性
91
図 4.18 は同じサイズでシミュレートされた OTFT に、Top-contact、Bottom-contact、
Elevated-Electrode 構造の OTFT の伝達特性曲線を比較したものである[8-9]。図 4.18 に
示すように、OTFT 構造の変更のための明らかに異なって見ることができる。その中で
も提案されている Elevated-Electrode 構造は Top-contact 構造の特性と思いがけない良い
シミュレーションの特性結果を示している。
図 4.19 段差に伴う OTFT の特性変化
また、提案された構造の特徴と金属電極の下にある段差の高さを調節することに
より、OTFT の特性変化のシミュレーション結果を図 4.19 に示した。この結果として、
段差が増加するにつれて特性が減少する部分を確認し、段差を少し形成しても確実に
良好な特性を示すシミュレーション結果を確認した。
b. 素子作製実験結果(Ditch 構造)
図 4.20 は W/ L=1000/50 のような大きさで製作された OTFT に、Top-contact、
Bottom-contact、Ditch 構造の OTFT の伝達特性曲線を比較したものである。
92
(a)
(b)
(c)
図 4.20 製作された OTFT の特性曲線
(a) 対数スケール伝達特性、(b)線形スケール伝達特性、(c) 出力特性
93
(a)
(b)
図 4.21 段差の変化に伴う Ditch 構造 OTFT の伝達特性曲線
(a) Log-scale、(b) Liner-scale、(c) Output 特性
94
この構造の利点は OTFT のチャネル領域に Ditch(溝)を形成することにより、次の
ような OTFT 素子の特性を改善させる利点がある。
1) チャネル領域の絶縁膜を下げて、より低い電圧でトランジスターを駆動して電流
の流れを容易にする。
2) 金属電極とチャネル部分の段差を利用して、半導体膜に charging carrier(電子
または正孔)の注入を容易にする。
図 4.20 に示すように、OTFT の構造によって明らかに異なって見ることができる。
この結果のように、構造に応じた OTFT 素子の特性を得ることができた。図 4.20 の
伝達特性のグラフの測定値と式(2.8)を用いて以下の特性結果を求めた。Top-contact 構造
では、
キャリア移動度 0.46 cm2/(V·s)、オン/オフ比 107、しきい値 -13.6 V。
Bottom-contact
構造では、キャリア移動度 0.20 cm2/(V·s)、オン/オフ比 105、しきい値 -15.1 V。Ditch
構造(段差 5 nm)では、キャリア移動度 0.08 cm2/(V·s)、オン/オフ比 103、しきい値
13.4 V の結果が得られた。
しかし、製作された Ditch 構造の output 属性はシミュレーションのように Top-contact
のような良好な特性を示しますが、log-scale と liner-scale の伝達特性曲線は、駆動 TFT
として利用するには安定していない現象が見られる。まず、しきい値電圧が基本的な
OTFT 構造よりも不安定で、TFT の off 電流が高いためオン/オフ比が十分でない結果
を示している。
図 4.21 は段差の変化に伴う製作された Ditch 構造 OTFT の伝達特性曲線を比較したも
のである。 Ditch 構造 OTFT 素子は絶縁膜を乾式エッチングして形成することで、
ドライエッチングの時間を調整することにより、Ditch の段差を定めることができる。
図 4.21 の特性の結果として基本的な Ditch 構造の特性が十分でない状況だが、段差が
増 加 す る OTFT 素 子 の 特 性 が 減 少 す る 現 象 を 確 認 し た 。 こ れ は 段 差 の
95
シミュレーションの結果と同じ傾向を示す部分を確認することができたし、表 3 に
製作された Ditch 構造 OTFT の特性を一覧表示した。
表 3. 段差の変化に伴う Ditch 構造 OTFT の特性
(a)
(b)
図 4.22 製作された Ditch 構造 OTFT
(a) SEM イメージ、(b) 断面イメージ
96
図 4.22(a)の SEM イメージと図 4.22(b)の断面イメージは、ドライエッチングで
形成された Ditch 構造で、図に示すように Ditch 構造の角部分が傾けられている。この
ような形態は、ドライエッチングの特徴として Ditch 構造の corner 部分をしっかりと
形成することができない問題点がある。また、表面の状態も均等にと確信することが
できません。
c. 素子作製実験結果(Elevated-Electrode structure)
前 述 の よ う に 、 プ ロ セ ス の 問 題 に よ り Ditch 構 造 の 形 成 が 困 難 な 部 分 と 、
シミュレーションで述べたように半導体膜での電流移動が絶縁膜と半導体の界面で
行われるので、絶縁膜の表面をより均一に維持するために提案された構造が
Elevated-Electrode 構造である。Elevated-Electrode 構造は、第 2 の絶縁膜を金属電極の
下に配置することにより、段差を形成する。ここで重要な部分は、第 2 の絶縁膜と
して有機絶縁膜を利用して段差を形成する過程で、既存の絶縁膜の表面に損傷や
ダメージを与えない工程で O2 plasma ashing 処理をして簡単に進行した。
こ の 構 造 の 利 点 は 、 OTFT の チ ャ ネ ル 領 域 に 上 昇 し た 電 極 構 造 で あ る
Elevated-Electrode を形成することにより、製作された OTFT 素子の特性を改善させる
次のような利点がある。
1) 2 次絶縁膜の上に形成された金属電極とチャネル部分に形成された段差を利用
して、半導体膜に半導体膜に charge carrier(電子または正孔)の注入を容易に
する。
2) 2 次絶縁膜の上に形成された金属電極とチャネル領域の絶縁体の高さを調整する
ことにより、チャネル領域での電流の流れを容易にする。
97
(a)
(b)
(c)
図 4.23 製作された OTFT の伝達特性曲線
(a) Log-scale、(b) Liner-scale、(c) Output 特性
98
(a)
(b)
(c)
図 4.24 段差の変化に伴う Elevated-Electrode 構造 OTFT の伝達特性曲線
(a) Log-scale、(b) Liner-scale、(c) Output 特性
99
図 4.23 は W/ L=1000/50 のような大きさで製作された OTFT に、Top-contact、
Bottom-contact、Elevated-Electrode 構造の OTFT の伝達特性曲線を比較したものである
[10]。図 4.23 に示すように、OTFT の構造の変更のための明らかに異なって見ることが
できる。この結果のように、構造に応じた OTFT 素子の特性を得ることができた。
図 4.23 の伝達特性のグラフの測定値と式(2.8)を用いて以下の特性結果を求めた。
Top-contact 構造では、キャリア移動度 0.46 cm2/(V·s)、オン/オフ比 107、しきい値
-13.6 V。Bottom-contact 構造では、キャリア移動度 0.20 cm2/(V·s)、オン/オフ比 105、
し き い 値 -15.1 V 。 Elevated-Electrode 構 造 ( 段 差 6 nm) で は 、 キ ャ リ ア 移 動 度
0.35 cm2/(V·s)、オン/オフ比 107、しきい値 -15.1 V の結果が得られた。
Elevated-Electrode
構造の特性がシミュレーション結果に示すように Top-contact 構造の特性よりは良く
ないが、Bottom-contact 構造の特性より確実に良いのが確認された。
図 4.24 は段差の変化に伴う製作された Elevated-Electrode 構造 OTFT の特性曲線を
比較したものである。 Elevated-Electrode の段差は、2 次有機絶縁膜を形成する過程で
スピンコーターの速度を調節して薄膜の高さを決定した。図 4.24 の特性の結果として
段差が増加する OTFT 素子の特性が減少する現象を確認した。これは段差が大きく
なるほどゲート電極とソース電極間の距離が離れるので電界がよわくなるからであり、
シミュレーションの結果でも同じ傾向が確認できた。表 4 には製作された
Elevated-Electrode 構造 OTFT 特性の一覧を示している。
図 4.25 製作された Elevated-Electrode 構造 OTFT の SEM イメージ
100
(a)
(b)
(c)
図 4.26 段差の変化に伴う Elevated-Electrode 構造 OTFT の特性
(a) 移動度、(b) ドレイン電流、(c) しきい値電圧
101
図 4.25 は Elevated-Electrode 構造 OTFT の断面 SEM 像を示した。 Elevated-Electrode
の形が形成された部分は、Ditch 構造よりも段差が安定して形成された部分を確認する
ことができた。
図 4.26 は段差の変化に伴う製作された Elevated-Electrode 構造 OTFT 特性のバラツキ
を示しており、再現性の実験も行った。制作されたそれぞれの段差が付いている OTFT
素子はそれぞれ 10 個以上の素子を測定して、それに対する特性である移動度、
ドレイン電流、しきい値電圧のばらつきを示し、Elevated-electrode 構造の安定した特性
を示している。
表 4. 段差の変化に伴う Elevated-Electrode 構造 OTFT の特性
測定された結果は非常に安定して、再現性を示している。しかし、段差の高さが 30 nm
以上になるとボトムコンタクト構造より特性が悪くなる結果が出て、これは
シミュレーション結果とは大きく違いがある。その原因は、製作された OTFT 素子の
特性は特性を向上させるによる表面処理、プロセスなどに影響を与えることができる
102
条件が多く、測定環境によっても多くの違いがある。図 4.27 はさまざまな注入障壁の
ドレイン電流のシミュレーション結果を示している。これは Schottky barrier が増加する
に つ れ て 、 Bottom-contact 構 造 の 電 流 が 急 激 に 減 少 す る こ と を 示 す 。 素 子 の
シミュレーションでは、Schottky barrier を 0.3 eV に設定して進行し、この結果を
介して製作された OTFT 素子の Schottky barrier は 0.5 eV 以上と考えられる。
このように特性の向上を提案した構造について実験を行っており、提案された
Ditch 構造よりも Elevated-Electrode 構造がプロセスの部分と OTFT 素子特性も安定で
あれば再現性があることが確認された。
図 4.27 Barrier height に伴う OTFT のドレイン電流変化
d. 熱処理に伴う OTFT 特性
一般的に有機半導体は熱に弱い。しかし、人体応用などの特殊な分野では殺菌など
が必要なので熱処理が必要だ。そのため、温度に対して特性の変化を研究した結果が
発表されている。しかし、ほとんどの場合が熱処理すると特性が悪くなった[11-12]。
し か し、 本研 究で はある 温 度ま では 特性 が向上 さ れた ので 、そ のメカ ニ ズムを
追及した。
103
(a)
(b)
(c)
図 4.28 熱処理による OTFT の特性変化
(a) Log-scale、(b) Liner-scale、(c) Output 特性
104
図 4.28 は W/ L=1000/50 のような大きさで製作された Top-contact 構造 OTFT に、
基板に複数の温度の熱処理を行い、OTFT の伝達特性曲線の変化を比較したものである。
図 4.28 に示すように、温度に応じて明らかに異なって見ることができる。注目すべき
部分は、100℃の熱処理の結果が最良の特性を示している。熱処理の温度を徐々に
増加することにより、特性が良くなる部分が表示され、130℃以上の温度で熱処理を
すると特性が低下する現象を示した。
図 4.29 熱処理に伴う DNTT 成膜の変化
(a) RT、(b) 50℃、(c) 80℃、(d) 100℃、(e) 130℃、(f) 150℃
この結果のように、熱処理に応じた OTFT 素子の特性を得ることができた。図 4.28
の伝達特性のグラフの測定値と式(2.8)を用いて以下の特性結果を求めた。RT の熱処理
では、キャリア移動度 0.26 cm2/(V·s)、オン/オフ比 106、しきい値 -20.7 V。100℃の
熱処理では、キャリア移動度 0.34 cm2/(V·s)、オン/オフ比 107、しきい値 -6.3 V。130℃
の熱処理では、キャリア移動度 0.31 cm2/(V·s)、オン/オフ比 107、しきい値 -6.8 V の
結果が得られた。
105
(a)
(b)
(c)
図 4.30 熱処理に伴う OTFT の特性
(a) 移動度と DNTT 成膜の高さ、(b) 全抵抗、(c) Contact 抵抗と Channel 抵抗
106
図 4.29 はそれぞれの熱処理に伴う DNTT 成膜変化の AFM イメージを示している。
図 4.29 に示すように、熱処理の結果に基づいて成膜された DNTT の結晶性の変化を
確認することができた。このような現象は、図 4.29(a)に示すように DNTT 成膜は
結晶の大きさが小さいものと大きいものと様々な形で存在している。
熱処理の温度を徐々に増加すると、有機半導体膜に伝導される温度によって DNTT
成膜の小さな結晶は、周囲の大きな決定と組み合わせて、より大きな結晶を形成する
ことになる。この結果として、熱処理をすると成膜された結晶の大きさがより信頼性
の高い大規模な結晶に変化する現象を確認した。図 4.28 で示された 130℃以上の
熱処理を進行すれば OTFT 素子の特性低下の原因は、図 4.29(e)と図 4.29(f)に
示されているように、熱処理の温度を増加するにつれて次第に結晶が大きくなり、
大きくなった決定により半導体膜の領域が減る現象に発生し、結果的には OTFT 素子
の特性を低下させる。
図 4.30(a)は製作された OTFT 素子に様々な温度で熱処理を行い、OTFT 移動度の
変化と成膜された DNTT の高さの変化を示した。熱処理に伴う DNTT 成膜の高さに
対して変化が大きくない部分を確認し、OTFT の特性変化に半導体膜の高さには影響が
不備な部分を確認した。
図 4.30(b)と図 4.30(c)には、前述した TLM 法を応用して製作された OTFT 素子
の全抵抗と contact 抵抗、channel 抵抗の変化を示した。
図 4.30(b)には、OTFT 素子の様々なチャネル長に沿った結果として、熱処理を
進行することで OTFT 素子の全抵抗の変化を確認した。ここで、興味深いのは、
熱処理温度が 100℃まではチャネル長に伴う OTFT 素子の全抵抗が急激な減少する現状
を確認することができたし、熱処理温度が 130℃以上ではチャネル長に伴う OTFT 素子
の全抵抗が増加することが確認された。このような現状は熱処理を進行することで
成膜された有機半導体の結晶性が変化し、図 4.29(f)に示すように成膜された有機
107
半 導 体領 域が 高温 の熱処 理 温度 に小 さな 結晶が 決 定周 囲に 存在 する他 の 決定と
合わせてなり、成膜された有機半導体の面積が減少する原因で OTFT 素子の特性が
低下することが考えられる。
図 4.30(c)には、熱処理を進行することで OTFT 素子の contact 抵抗、channel 抵抗
が減少する現状を確認した。このような現状は成膜された有機半導体の結晶性が
変化し、金属電極との接触がより良くなったという部分とチャネル領域の半導体膜の
結集が向上したことが分かりました。また、熱処理温度が 100℃までは急激な抵抗変化
を確認することができたし、熱処理温度が 100℃以上では抵抗の変化がほとんどない
ことが確認された。この結果として、熱処理温度が 130℃以上での OTFT 素子の特性
低下は contact 抵抗と channel 抵抗の影響ではなく、図 4.29(f)に示すように高温の
熱処理温度に成膜された有機半導体の結晶性が変化し、成膜された有機半導体の面積
が減少する原因で OTFT 素子の特性が 低下するという事実に起因するということを
確認した。
図 4.31 はそれぞれの他の蒸着温度で製作された OTFT 素子の熱処理温度による OTFT
の特性変化を比較したものである。熱処理を様々な温度で進行し、それに伴う OTFT
の移動度としきい値電圧の変化を示している。この結果として、それぞれの他の蒸着
温度で製作された DNTT 成膜は従来の熱処理と同じ傾向を示す現象を確認した。
この結果のように、それぞれの他の蒸着温度で製作された OTFT 素子の熱処理温度
に応じた OTFT 素子の特性を得ることができた。熱処理温度 RT の特性では、キャリア
移動度 0.20~0.26 cm2/(V·s)、オン/オフ比 106 ~107 、しきい値 -16.1~-20.7 V の
オーダーの間であり、熱処理温度 100℃の特性では、
キャリア移動度 0.31~0.34 cm2/(V·s)、
オン/オフ比 107~108、しきい値 -6.3~-11.6 V のオーダーの間であり、熱処理温度
130℃の特性では、キャリア移動度 0.26~0.31 cm2/(V·s)、オン/オフ比 107、しきい値
-6.8~-13.3 V のオーダーの間で特性を示した。
108
(a)
(b)
図 4.31 熱処理による OTFT の特性
(a) 移動度、(b) しきい値電圧
図 4.32 はそれぞれの他の蒸着温度で製作された OTFT 素子の熱処理温度による OTFT
素子の contact 抵抗、channel 抵抗の変化を比較したものである。既存の熱処理実験の
結果と同様に、熱処理を行っすれば OTFT 素子の contact 抵抗、channel 抵抗が減少する
現象を確認することができ、表 5 にそれぞれの他の蒸着温度で製作された OTFT 素子
の熱処理温度による特性変化を一覧表示した。
109
(a)
(b)
図 4.32 熱処理に伴う抵抗変
(a) Contact 抵抗、(b) Channel 抵抗
図 4.33 蒸着温度による DNTT 成膜の変化
(a) RT、(b) 60℃、(c) 80℃
110
表 5. 熱処理に伴う Top-contact 構造 OTFT の特性
上記のような熱処理実験で、DNTT 成膜が熱処理による変化について OTFT 特性変化
がある部分を確認した。また、DNTT 成膜を形成する蒸着工程での蒸着温度による
DNTT 成膜について実験を行った。図 4.33 は蒸着温度による DNTT 成膜の変化を
示している。蒸着温度の変化による DNTT 成膜の決定性熱処理を行った DNTT 成膜の
結晶性の変化の現象ではなく、大きな違いの変化は観察されなかった。
111
4.4 結 言
本実験では、OTFT の特性を向上させるために、TFT 形態の構造的改善と新たに
提案された構造の実験と素子シミュレーションを進めており、半導体材料である有機
材料の重要な要因の一つである熱安定性実験、蒸着温度による熱処理温度変化に
対する実験を試みており、次のような結果が得られた。
1) OTFT の特性を向上させるために、新しい溝構造(Ditch Structure)と電極上昇構造
(Elevated-Electrode Structure)を提案した。
2) 提案した構造の特徴は、金属電極の下に段差を形成することにより、Top-contact
構造と同じように,金属電極と半導体膜との接触部分から Charge carrier が
Bottom-contact 構造のように水平ではなく,垂直方向に注入を容易にする。さらに、
絶縁体の高さを調整することにより、チャネル領域での
電流の流れを容易に
するものであった。
3) 10 個以上の素子を測定し、その平均値において、Top-contact 構造では、キャリア
移動度 0.46 cm2/(V·s)、オン/オフ比 107 、しきい値 -13.6 V の特性結果、
Bottom-contact 構造では、キャリア移動度 0.20 cm2/(V·s)、オン/オフ比 105、
しきい値 -15.1 V の特性結果を示した。
4) 10 個以上の素子を測定し、その平均値において、Ditch 構造の OTFT では、
段差 5 nm の試料で、キャリア移動度 0.08 cm2/(V·s)、オン/オフ比 103 、
しきい値 13.4 V の特性が得られ、しきい値電圧が基本的な OTFT 構造よりも
不安定で、TFT の off 電流が高いためオン/オフ比が十分でない結果を示して
いる。これらの結果は、プロセスの問題により Ditch 構造の corner 部分を
しっかりと形成が困難な部分が原因である。
112
5) Elevated-Electrode 構 造 の OTFT に は 、 Ditch 構 造 よ り も 段 差 が 安 定 し て
形成された部分を示している。
6) Elevated-Electrode 構造において 10 個以上の素子を測定し、その平均値において、
段差 6 nm で、キャリア移動度 0.35 cm2/(V·s)、オン/オフ比 107、しきい値
-15.1 V の特性結果のように、シミュレーション結果に示すように Top-contact
構造の特性よりは良くないが、Bottom-contact 構造の
特性より確実に良い。
7) さらなる段差増加による電流の減少は、段差が大きくなるほどゲート電極と
ソース電極間の距離が離れ、電界が弱まるからである。
113
参考文献
[1] R. Hattori and J. Kanicki, Jpna. J. Appl. Phys. Vol. 42, p. 907 (2003)
[2] R. H. Cox and H. Strack, Solid state Electronics. Vol 10, p. 1213 (1967)
[3] S. S. Cohen, Thin Solid Films. Vol 104, p. 361 (1983)
[4] Y. Xu, R. Gwoziecki, I. Chartier, R. Coppard, F. Balestra and G. Ghibaudo, Appl. Phys. Lett.
Vol 97, 063302 (2010)
[5] T. Matsumoto, W. O. Yang, K. Miyake, T. Uemura and J. Takeya, Organic Electronics. Vol 14,
pp. 2590-2595 (2013)
[6] 時任静士,安達千波矢,村田英幸,有機 EL ディスプレイ,オーム社,pp. 58-59 (2004)
[7] 李 相 根 , 電 気 伝 導 物 理 機 構 に 基 づ く 有 機 EL 素 子 ア ナ ロ グ 動 作 モ デ リ ン グ ,
電気電子専攻 博士論文 (2010)
[8] C. -H. Shim, F. Maruoka and R. Hattori, IEEE Trans. Electron. Devices. Vol 57, 195 (2010)
[9] C. -H. Shim, T. Sekiya and R. Hattori, Jpn. J. Appl. Phys. Vol 51, 024303 (2012)
[10] S. K. Kim, C. -H. Shim, T. Edura, C. Adachi and R. Hattori, Jpn. J. Appl. Phys. Vol 53, 111601
(2014)
[11] K. Kuribara, H. Wang, N. Uchiyama, K. Fukuda, T. Yokota, U. Zschieschang, C. Jaye,
D. Fischer, H. Klauk, T. Yamamoto, K. Takimiya, M. Ikeda, H. Kuwabara, T. Sekitani,
Y. L. Loo, and T. Someya, Nat. Commun. Vol 3, 723-1-7 (2012)
[12] M. J. Kang, E. Miyazaki, I. Osaka, K. Takimiya, and A. Nakao, ACS Appl. Mater. Interfaces.
Vol 5, 2331-2336 (2013)
114
第5章 結 論
本研究では、化学的手法のアプローチを用いて OTFT の特性改善と、構造の改善に
よる OTFT の特性向上に関する原因分析と検証を目的とした。そのために、
1) 化学的方法を応用した様々な表面処理を施して、それによる OTFT 素子特性の
変化を分析
2) TFT 形態の改善を進め、
高精細ディスプレイを実装するための TFT の高性能化、
集積化、最適化する方法
3) OTFT の構造的な改善を進めて、それによる OTFT 素子特性の変化を分析
4) 製作された OTFT 素子に熱処理を行い、それによる OTFT 素子特性の変化と
熱安定性の検証と分析
5) OTFT 素子の製作工程と素子特性の安定化および最適化する方法
に関する研究を行った。
以下では、第3章から第4章に至るまでの、OTFT の特性向上に関する研究の結果を
総括する。
1) 良質の有機半導体膜を得るため有機半導体の結晶性およびサイズが最適化
されるように、蒸着時の基板温度(室温、60℃、80℃)、表面の状態(親水性
または疎水性)
、蒸着率(0.2 Å/sec、0.5 Å/sec、1 Å/sec)、および拡散係数など
の作製条件を索した。
2) 表面エネルギーを減少させる目的により、化学的溶媒を用いた表面処理の長所は、
基板の表面が親水性から疎水性に変わり、酸化膜と電極として使用された Au の
表面の状態が変化して、蒸着された有機半導体が基板表面により容易に
接触できるようにして、OTFT 素子の性能向上に起因する。
115
3) DNTT 成膜の蒸着時蒸着温度による実験を通じて、
DNTT 膜はグレイン(結晶粒)
とグレインの間の結晶粒界において谷になっており、起伏など表面は粗くなって
い る こ と が わ か っ た 。 さ ら に 、 DNTT 膜 が 絶 縁 膜 と の 界 面 に な る た め 、
この粗さの影響が OTFT の特性にも現れる。
4) Top-contact 構造の OTFT において、安定な特性は、半導体膜の緩やかな表面粗さ
と半導体結晶の一様性が要求される。
5) HMDS 処 理 試 料 は 基 板 温 度 60 ℃ で 、 キ ャ リ ア 移 動 度 0.50 cm2/(V·s) 、
オン/オフ比 106 、しきい値 0.2 V の特性結果のように、最も高い移動度と
低いオフ電流を持つ。
6) OTS 処理試料は基板温度 80℃で、最も高い結晶性を持つが、キャリア移動度
0.13 cm2/(V·s)、オン/オフ比 103 、しきい値 -5.1 V の特性結果のように、
移動度が小さく、接触抵抗も高い。
7) Bottom-contact 構造の OTFT において、安定な特性は、絶縁膜/金属電極上に
均一で平坦な半導体の結晶が要求される。
8) PFBT + HMDS 処理試料は全ての基板温度において他の処理に比べ高い移動度と
低いオフ電流を有する。さらに、PFBT + HMDS 処理試料は基板温度 RT で、
キャリア移動度 0.25 cm2/(V·s)、オン/オフ比 108、しきい値 -17.4 V の特性結果
のように、最も高い移動度を示し、基板温度が高くなるにつれその値は小さく
なる。
9) OTFT の特性を向上させるために、新しい溝構造(Ditch Structure)と電極上昇
構造(Elevated-Electrode Structure)の提案をおこなった。
116
10) 提案した構造の特徴は、金属電極の下に段差を形成することにより、Top-contact
構造と同じように,金属電極と半導体膜との接触部分から Charge carrier が
Bottom-contact 構造のように水平ではなく,垂直方向に注入を容易にする。さらに、
絶縁体の高さを調整することにより、チャネル領域での電流の流れを容易にした。
11) シミュレーション結果を利用し、ほとんどの Charge carrier はソース電極の角に
注入される現象を確認して、提案した構造が OTFT 素子の特性が Bottom-contact
構造に比べ改善する。
12) 構造に応じた OTFT 素子の特性を得ることができた。Top-contact 構造では、
キ ャ リ ア 移 動 度 0.46 cm2/(V·s) 、 オ ン / オ フ 比 107 、 し き い 値 -13.6 V 、
Bottom-contact 構造では、キャリア移動度 0.20 cm2/(V·s)、オン/オフ比 105、
しきい値 -15.1 V の特性結果を示した。
13) Ditch 構造の OTFT には、段差 5nm で、キャリア移動度 0.08 cm2/(V·s)、
オン/オフ比 103、しきい値 13.4 V の特性結果を示した。
14) Ditch 構造の OTFT には、しきい値電圧が基本的な OTFT 構造よりも不安定で、
TFT の off 電流が高いためオン/オフ比が十分でない結果を示している。
これらの結果は、プロセスの問題により Ditch 構造の corner 部分をしっかりと
形成が困難な部分が原因である。
15) Elevated-Electrode 構 造 の OTFT に は 、 Ditch 構 造 よ り も 段 差 が 安 定 し て
形成された部分を示している。
16) Elevated-Electrode 構造には、段差 6nm で、キャリア移動度 0.35 cm2/(V·s)、
オン/オフ比 107、しきい値 -15.1 V の特性結果のように、シミュレーション
結果に示すように Top-contact 構造の特性よりは良くないが、Bottom-contact 構造
の特性より確実に良い。
117
17) さらなる段差増加による電流の減少は、段差が大きくなるほどゲート電極と
ソース電極間の距離が離れ、電界が弱まるからである。
18) Elevated electrode 構造において、デバイスシミュレーションで予測されたとおり、
6nm 程度の段差を持つ試料において Top-contact と同等な高い移動度と少ない
特性バラつきを実現することができた。この構造は Bottom-contact と同等に
作製が容易であり、また、チャネル長の微細化も可能である。
118
謝 辞
本博士論文は、多くの方々に支えられて書き終えることができました。
まず、本研究を直接御指導賜り、研究の遂行、論文の作成に御懇切な御教示と御指導、
ならびに博士課程の間、公私に亘り、常に心あたたまる励ましと数多くの御配慮を
賜りました九州大学の服部励治教授に衷心から感謝の意を表します。
指導教官でもある服部先生には、九州大学の博士後期課程の入学から現在に至るまで、
長きにわたりご指導をいただきました。省みると私自身の研究人生というのは、
服部先生の下で始まり、そして先生のご指導により培われ、これからも先生からの教育を
糧に営まれていくことでしょう。研究者として、教育者として活躍される服部先生の姿は、
私にとって目標でもあります。
また、論文の作成に当たり、数多くの御教示を賜った九州大学の内野喜一郎教授、
安田琢麿教授に深く感謝の意と御礼の言葉を申し上げます。
特任 助教であ る沈昌勲先生 とは、数 年に亘り文献 レビュー 会と研究実験 に関し て
たくさんの御協力を頂きました。たくさんの文献を読み抜く力を養うことがでたのは、
沈先生との学びの共有によるもだと存じます。
秘書の井上佳世さんには、研究活動の中で申し訳ないほどたくさんの面倒を
見ていただきました。いつも温かく見守ってくださり、この紙面をお借りして感謝を
申し上げます。
慶奎元さん〔韓国 LG Display 社〕には、同じ時期に、同じ韓国から来日した留学生で、
九州大学の学位課程をしながら、お互い支えあった友人でもあります。彼に出会うことが
できて幸せでした。
119
宮本康平さん、米田亮太さん、今津貴雅さん、森本祐平さんには、論文検討会や研究室
ゼミを介して、様々な意見を頂きました。本論文の細部に亘る文体の仕込みは、
彼らが目を通してくれた成果です。
九州大学 OPERA(最先端有機光エレクトロニクス)研究センターの安達千波矢教授、
江面知彦さん〔現在、東京エレクトロン(株)〕、池田征明さん〔現在、日本化薬(株)〕、
OTFT をテーマにして、一緒に研究を行うことができました。本論文で得られた様々な
考察に、彼らとのディスカッションは欠かせないものでした。また、継田浩平さん〔現在、
東京エレクトロン(株)〕、柚木脇智さんとは、本研究実験に関してたくさんの御協力を
頂きました。本研究の中における一部のひらめきは、そこから生まれたに
違いないでしょう。
また、Dr. Hwang Seunghyen, Dr. Lim Gihwan, Lee Geunjong, Kim Chunghwan さんには、
同じ韓国から来日した留学生で、九州大学の学位課程をしながら、お互い支えあった
先後輩でもあります。彼等に出会うことができて幸せでした。
最後 に、博士 課程への進学 に対し理 解と励ましを くれた両 家の両親、な らびに 、
妻の玲河と娘の旻芝へ感謝を伝えたいです。
2015 年 1 月
九州大学筑紫キャンパンス服部研究室にて
金 丞謙
120
Fly UP