Comments
Description
Transcript
ARM DSTREAM システムおよびインタフェースデザインリファレンス
ARM DSTREAM ® ™ バージ ョ ン 4.2 シス テムおよび イ ン タ フ ェ ースデザイ ン リ フ ァ レ ン ス Copyright © 2010-2011 ARM. All rights reserved. ARM DUI 0499DJ (ID ０ ８ １ ６ １ １ ) ARM DSTREAM シス テムおよび イ ン タ フ ェ ースデザイ ン リ フ ァ レ ン ス Copyright © 2010-2011 ARM. All rights reserved. リ リ ース情報 本書には以下の変更が加え ら れてい ます。 変更履歴 日付 発行 機密保持ス テー タ ス 変更点 2010 年 5 月 A 非機密扱い 初版 2010 年 11 月 B 非機密扱い 第2版 2011 年 4 月 30 日 C 非機密扱い DSTREAM と RVI バージ ョ ン 4.2.1 リ リ ース 2011 7 月 29 日 D 非機密扱い DSTREAM と RVI バージ ョ ン 4.2.1 のア ッ プ デー ト 1 著作権 ま たは ™ のマー ク が付いた言葉お よ び ロ ゴは、 こ の著作権情報で別段に規定 さ れてい る 場合を除 き 、 ARM® の EU ま たはその他の国におけ る 登録商標お よ び商標です。 本書に記載 さ れてい る 他の製品名は、 各社の所有す る 商標です。 ® 本書に記載 さ れてい る 情報の全部ま たは一部、 な ら びに本書で紹介す る 製品は、 著作権所有者の文書に よ る 事前の許可を得ない限 り 、 転用 ・ 複製 る こ と を禁 じ ます。 本書に記載 さ れてい る 製品は、 今後 も 継続的に開発 ・ 改良の対象 と な り ます。 本書に含ま れ る 製品お よ び その利用方法についての情報は、 ARM が利用者の利益のために提供す る も のです。 し たが っ て当社では、 製品の市販性ま たは利用の適切性を含め、 暗示的 ・ 明示的に関係な く 一切の責任を負い ません。 本書は、 本製品の利用者をサポー ト す る こ と だけ を目的 と し てい ます。 本書に記載 さ れてい る 情報の使 用、 情報の誤 り ま たは省略、 あ る いは本製の誤使用に よ っ て発生 し たいかな る 損失 ・ 損傷について も 、 ARM は一切責任を負い ません。 ARM と い う 用語が使用 さ れてい る 場合、 "ARM ま たは必要に応 じ てその子会社 " を指 し ます。 こ の製品には、 Apache Software Foundation （http://www.apache.org） が開発 し た ソ フ ト ウ ェ アが含ま れてい ます。 機密保持ス テー タ ス 本書は非機密扱いであ り 、 本書を使用、 複製、 お よ び開示す る 権利は、 ARM お よ び ARM が本書を提供 し た当事者 と の間で締結 し た契約の条項に基づいた ラ イ セ ン ス の制限に よ り 異な り ます。 製品ス テー タ ス 本書の情報は最終版であ り 、 開発済み製品に対応 し てい ます。 Web ア ド レ ス http://www.arm.com ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential ii 適合性情報 こ の章では、 適合性表示について説明 し ます。 米国連邦通信委員会の通告 こ のデバ イ ス はテ ス ト 装置であ る ため、 15.103 (c) 条の FCC 規則 15 項か ら 除外 さ れます。 クラス A 重要 ： こ れは ク ラ ス A デバ イ ス です。 こ のデバ イ ス は、 居住地域で無線電波を妨害す る 可能性があ り ます。 必要に応 じ て、 安全措置を講 じ て く だ さ い。 CE 適合宣言 シ ス テ ムの不使用時は電源を切っ て く だ さ い。 DSTREAM、 RVI、 お よ び RVT 装置の取 り 扱い時には ESD に対す る 安全措置を講 じ て く だ さ い。 DSTREAM、 RVI、 お よ び RVT モジ ュ ールは高周波エネルギーを放出す る こ と があ り 、 無線通信を妨害す る 可能性があ り ます。 特定の イ ン ス ト ール状況で害が発生 し ない と い う 保証はあ り ません。 本機が ラ ジオ やテ レ ビ の受信妨害を引 き 起 こ し てい る か ど う かは、 装置のオン / オ フ を切 り 替え て調べます。 本機が原 因であれば、 以下のいずれかの方法で修正を試みて く だ さ い。 • 接続 し てい る ケーブルが タ ーゲ ッ ト ボー ド を横切っ ていない • • 受信ア ン テナの向 き を変え る 装置 と 受信機の距離を離す • 装置 と 受信機を別の回路の コ ン セ ン ト に接続す る • ラ ジオ / テ レ ビ の販売代理店や経験豊富な技術者に相談す る 注 可能な限 り シール ド イ ン タ フ ェース ケーブルの使用をお勧め し ます。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential iii 目次 ARM DSTREAM シス テムおよび イ ン タ フ ェ ースデザ イ ン リ フ ァ レンス 第1章 第2章 表記規則 と フ ィ ー ド バ ッ ク ARM DSTREAM シ ス テム設計ガ イ ド ラ イ ン 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 2.10 2.11 第3章 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.1 3.2 3.3 3.4 3.5 3.6 3.7 3.8 3.9 3.10 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ JTAG ポー ト 同期のためのアダプ テ ィ ブ ク ロ ッ キングの使用 ................................ 2-2 リ セ ッ ト 信号 ........................................................................................................... 2-5 ARM の リ セ ッ ト 信号 ............................................................................................... 2-6 DSTREAM リ セ ッ ト 信号 ......................................................................................... 2-7 リ セ ッ ト 回路の例 .................................................................................................... 2-8 ASIC のガ イ ド ラ イ ン .............................................................................................. 2-9 複数のデバイ ス を含む IC ...................................................................................... 2-10 バウン ダ リ スキ ャ ンのテ ス ト ベ ク タ ..................................................................... 2-12 PCB のガ イ ド ラ イ ン ............................................................................................. 2-13 PCB の接続 ............................................................................................................ 2-14 タ ーゲ ッ ト イ ン タ フ ェ ースのロ ジ ッ ク レ ベル ....................................................... 2-16 信号の説明 ............................................................................................................... 3-2 JTAG ポー ト の タ イ ミ ング特性 ............................................................................... 3-3 シ リ アルワ イ ヤデバ ッ グ ......................................................................................... 3-5 SWD 接続 ................................................................................................................ 3-6 SWD の タ イ ミ ング要件 .......................................................................................... 3-7 ト レース信号 ........................................................................................................... 3-9 DSTREAM がサポー ト し ている タ ーゲ ッ ト コ ネ ク タ ........................................... 3-11 Mictor 38 ................................................................................................................ 3-12 ARM JTAG 20 ........................................................................................................ 3-17 TI JTAG 14 ............................................................................................................ 3-20 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential iv 目次 3.11 3.12 3.13 3.14 3.15 3.16 3.17 第4章 ユーザ I/O コ ネ ク タ ................................................................................................. 4-2 ARM DSTREAM を使用 し た ト レース用 タ ーゲ ッ ト ボー ド の設計 5.1 5.2 5.3 5.4 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 3-23 3-26 3-29 3-33 3-38 3-41 3-42 ARM DSTREAM ユーザ I/O 接続 4.1 第5章 ARM JTAG 14 ........................................................................................................ CoreSight 10 .......................................................................................................... CoreSight 20 .......................................................................................................... MIPI 34 .................................................................................................................. I/O 図 ..................................................................................................................... 電圧 ド メ イ ン ......................................................................................................... 直列終端 ................................................................................................................ ハイ ス ピー ド 設計の概要 ......................................................................................... PCB ト ラ ッ ク イ ン ピーダ ン ス ................................................................................. 信号要件 .................................................................................................................. プ ローブ モデ リ ン グ ................................................................................................ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential v 5-2 5-3 5-4 5-6 第1章 表記規則 と フ ィ ー ド バ ッ ク 以下では、 表記規則 と フ ィ ー ド バ ッ ク の方法について説明 し ます。 表記規則 以下の表記規則を使用 し てい ます。 monospace コ マ ン ド 、 フ ァ イ ル名、 プ ロ グ ラ ム名、 ソ ース コ ー ド な ど、 キー ボー ド か ら 入力可能なテ キ ス ト を示 し てい ます。 monospace コ マ ン ド ま たはオプシ ョ ン に使用可能な略語を示 し ます。 コ マ ン ド 名ま たはオプシ ョ ン名をすべて入力す る 代わ り に、 下線部分の 文字だけ を入力す る こ と がで き ます。 monospace italic コ マ ン ド ま たは関数の引数で、 特定の値に置 き 換え る こ と が可能 な も の を示 し てい ます。 monospace bold サ ンプル コ ー ド 以外に使用 さ れ る 言語キー ワー ド を示 し てい ま す。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ italic 重要事項、 重要用語、 相互参照、 引用箇所を斜体で記載 し てい ま す。 bold メ ニ ュ ー名な ど のユーザ イ ン タ フ ェース要素を太字で記載 し てい ます。 ま た、 適宜記述 リ ス ト 内の重要箇所 と ARM® プ ロ セ ッ サの 信号名に も 太字を用いてい ます。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 1-1 表記規則 と フ ィ ー ド バ ッ ク 本製品に関す る フ ィ ー ド バ ッ ク 本製品についてのご意見やご提案がご ざい ま し た ら 、 以下の情報を添え て購入元ま でお寄せ下 さ い。 • お名前 と 会社名 • 製品のシ リ アル番号 • 製品の リ リ ース情報 • ご使用のプ ラ ッ ト フ ォ ーム の詳細 （ハー ド ウ ェ アプ ラ ッ ト フ ォー ム、 オペレーテ ィ ン グ シ ス テ ムの種類 と バージ ョ ン な ど） • 問題を再現す る サ イ ズの小 さ な独立 し たサン プル コ ー ド • 操作の目的 と 実際の動作に関す る 詳 し い説明 • 使用 し た コ マ ン ド （ コ マ ン ド ラ イ ン オプシ ョ ン を含む） • 問題を例示す る サン プル出力 • ツールのバージ ョ ン情報 （バージ ョ ン番号、 ビル ド 番号を含む） 内容に関す る フ ィ ー ド バ ッ ク 内容に関す る ご意見につ き ま し ては、 電子 メ ールを [email protected] ま で 送信 し て下 さ い。 その際には、 以下の内容を記載 し て下 さ い。 • タイ トル • 文書番号 （ARM DUI 0499DJ） • オ ン ラ イ ン で ご覧の場合は、 該当す る ト ピ ッ ク 名 • PDF 版の文書を ご覧の場合は、 問題のあ る ページ番号 • 問題点の簡潔な説明 ま た、 補足すべ き 点や改善すべ き 点についての全般的な ご提案 も お待ち し てお り ます。 ARM では、 技術情報記事や FAQ の拡充 と 共に、 ド キ ュ メ ン ト に対す る 更新 と 訂正を ARM Information Center にて定期的に行っ てお り ます。 その他の情報 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • ARM Information Center、 http://infocenter.arm.com/help/index.jsp • ARM Technical Support Knowledge Articles、 http://infocenter.arm.com/help/topic/com.arm.doc.faqs/index.html • ARM サポー ト お よ び メ ン テナン ス、 http://www.arm.com/support/services/support-maintenance.php • ARM 用語集、 http://infocenter.arm.com/help/topic/com.arm.doc.aeg0014-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 1-2 第2章 ARM DSTREAM シス テム設計ガ イ ド ラ イ ン 以下の各 ト ピ ッ ク では、 ARM DSTREAM™ を使用 し てデバ ッ グ可能な ARM® アーキ テ ク チ ャ ベース のデバ イ ス と プ リ ン ト 基板 （PCB） の開発について説明 し ます。 • JTAG ポー ト 同期のためのアダプテ ィ ブ ク ロ ッ キ ン グの使用 （2-2 ページ） • リ セ ッ ト 信号 （2-5 ページ） ARM の リ セ ッ ト 信号 （2-6 ページ） DSTREAM リ セ ッ ト 信号 （2-7 ページ） リ セ ッ ト 回路の例 （2-8 ページ） ASIC のガ イ ド ラ イ ン （2-9 ページ） 複数のデバ イ ス を含む IC （2-10 ページ） バ ウ ン ダ リ ス キ ャ ンのテ ス ト ベ ク タ （2-12 ページ） PCB のガ イ ド ラ イ ン （2-13 ページ） PCB の接続 （2-14 ページ） タ ーゲ ッ ト イ ン タ フ ェース の ロ ジ ッ ク レベル （2-16 ページ） . • • • • • • • • • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-1 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.1 JTAG ポー ト 同期のためのアダプ テ ィ ブ ク ロ ッ キングの使用 ARM7TDMI® や ARM920T の よ う にハー ド マ ク ロ セルのみを使用 し てい る ARM アー キ テ ク チ ャ ベース のデバ イ ス は、 標準の 5 線 JTAG イ ン タ フ ェース （TCK、 TMS、 TDI、 TDO、 nTRST） を使用 し ます。 ただ し 、 タ ーゲ ッ ト シ ス テ ムに よ っ ては、 JTAG イ ベン ト がシ ス テ ム内の ク ロ ッ ク と 同期す る 必要があ り ます。 有効な JTAG CLK セ ッ テ ィ ン グ を保証す る ために、 こ れ ら のシ ス テ ムは JTAG ポー ト に も う 一つ の信号 （RTCK） を追加でサポー ト し てい ます。 • ARM7TDMI-S™ プ ロ セ ッ サの よ う に、 単一立ち上が り エ ッ ジ D 型設計ルールを 用い る Application-Specific Integrated Circuit （ASIC）。 • ARM マ ク ロ セルの外側の ス キ ャ ンチ ェ イ ンが単一立ち上が り エ ッ ジ D 型設計 ルールを満た さ なければな ら ないシ ス テ ム。 DSTREAM のア ダプテ ィ ブ ク ロ ッ キ ン グ機能が こ の要件に対処 し ます。 ア ダプテ ィ ブ ク ロ ッ キ ン グ を有効にす る と 、 DSTREAM は TCK 信号を発 し 、 RTCK 信号が戻っ て く る のを待ち ます。 DSTREAM は RTCK を受信す る ま では、 次の TCK に進みませ ん。 注 • ARM DS-5™ では、 ア ダプテ ィ ブ ク ロ ッ キ ン グは タ ーゲ ッ ト での必要性に応 じ て 自動的に設定 さ れます。 • ア ダプテ ィ ブ ク ロ ッ キ ン グ機能を使用す る と 、 伝送遅延、 ゲー ト 遅延、 お よ び 同期の要件に よ っ て、 非ア ダプテ ィ ブ ク ロ ッ キ ン グ よ り も 最大 ク ロ ク 周波数が 低下 し ます。 ハー ド ウ ェ ア設計に必要な場合を除いて、 ア ダプテ ィ ブ ク ロ ッ キ ン グは使用 し ないで く だ さ い。 • タ ーゲ ッ ト の自動設定時に、 DSTREAM ユニ ッ ト が TCK に応答 し て RTCK で パル ス を受信 し た場合は、 ア ダプテ ィ ブ ク ロ ッ キ ン グが必要 と 想定 さ れ、 タ ー ゲ ッ ト コ ン フ ィ ギ ュ レーシ ョ ン でア ダプテ ィ ブ ク ロ ッ キ ン グ を有効に し ます。 ハー ド ウ ェ アがア ダプテ ィ ブ ク ロ ッ キ ン グ を必要 と し ない場合は、 タ ーゲ ッ ト が可能な速度 よ り 遅 く 駆動 さ れ ます。 JTAG 設定ダ イ ア グボ ッ ク ス の コ ン ト ロ ールを使用す る と 、 ア ダプテ ィ ブ ク ロ ッ キ ン グ を無効にで き ます。 • ア ダプテ ィ ブ ク ロ ッ キ ン グが使用 さ れ る と 、 DSTREAM は ク ロ ッ ク 速度を検出 で き ないため、 内部の タ イ ム ア ウ ト を調整で き ません。 タ ーゲ ッ ト の ク ロ ッ ク 周波数が非常に低い場合は、 JTAG タ イ ム ア ウ ト が発生す る 可能性があ り ます。 こ れに よ っ て JTAG が不定状態にな り 、 DSTREAM はプ ロ セ ッ サに再接続 し な ければ正 し く 動作で き ません。 デフ ォ ル ト では、 JTAG タ イ ム ア ウ ト は有効に な っ てい ます。 DSTREAM ユニ ッ ト に付属 イ ン ス ト ール済み RVConfig ユーテ ィ リ テ ィ で JTAG タ イ ム ア ウ ト 有効オプシ ョ ンの選択を解除す る と 、 JTAG タ イ ム ア ウ ト を無効にで き ます。 ア ダプテ ィ ブ ク ロ ッ キ ン グは、 ク ロ ッ ク 速度が処理要求に よ っ て変わ る バ ッ テ リ 式 の機器な ど、 ク ロ ッ ク 周波数が遅い タ ーゲ ッ ト や変動が大 き い タ ーゲ ッ ト に対す る イ ン タ フ ェ ース と し て使用で き ます。 こ のシ ス テ ム では、 TCK がシ ス テ ム ク ロ ッ ク よ り も 数百倍速い場合があ り 、 デバ ッ ガが タ ーゲ ッ ト シ ス テ ム と の同期を失い ます。 ア ダプテ ィ ブ ク ロ ッ キ ン グ を使用す る と 、 JTAG ポー ト の速度が遅いシ ス テ ム速度に 自動的に適応 し ます。 次の図は、 基本的な JTAG ポー ト シ ン ク ロ ナ イ ザの回路を示 し てい ます。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-2 ARM DSTREAM システム設計ガ イ ド ラ イ ン TMS TMO TDI TDI TDO TDO RTCK TCK Q D nCLR D Q TCK ASIC nCLR nTRST nTRST CLK CLK 図 2-1 基本的な JTAG ポー ト シ ン ク ロナ イザ 次の図は、 基本的な JTAG シ ン ク ロ ナ イ ザの部分的な タ イ ミ ン グ図を示 し てい ます。 第 2 フ リ ッ プ フ ロ ッ プは準安定性の問題に対す る 耐性を高め る ため、 シ ス テ ム ク ロ ッ ク の反対側のエ ッ ジか ら フ リ ッ プ フ ロ ッ プの ク ロ ッ キ ン グに よ っ て遅延を減 ら す こ と がで き ます。 RTCK は、 TCK を制御す る フ ィ ー ド バ ッ ク ループの一部であ る ため、 単一の フ リ ッ プ フ ロ ッ プシ ン ク ロ ナ イ ザで も TCK イ ベン ト を完全に見逃す こ と はあ り ません。 TCK CLK RTCK 図 2-2 基本的な JTAG シ ン ク ロナ イザの タ イ ミ ング図 ASIC 設計フ ロ ー と その設計ルールでは、 設計中のすべての フ リ ッ プ フ ロ ッ プが 1 つ の ク ロ ッ ク の 1 つのエ ッ ジか ら ク ロ ッ キ ン グ さ れ る と い う 制約設け る のが一般的で す。 シ ス テ ム と 完全に非同期の JTAG ポー ト に こ れを イ ン タ フ ェース さ せ る には、 こ の 1 つの ク ロ ッ ク で JTAG TCK イ ベン ト を ク ロ ッ ク イ ネーブルに変換 し 、 JTAG ポー ト が こ の同期遅延を オーバー ラ ン で き ない よ う にす る 必要があ り ます。 次の図は、 こ の回路の実装方法の一例を示 し てい ます。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-3 ARM DSTREAM システム設計ガ イ ド ラ イ ン TCKFalli ngEn TDI CKEN D Q IN TCKRisingEn Shift En TDO OUT ࠬࠠࡖࡦ CKEN ࠴ࠚࡦ RTCK TCK D Q nCLR D Q nCLR D Q nCLR nTRST TAP Ctrl CKEN ⁁ᘒ TMS ࡑࠪࡦ nRESET CLK TMS 図 2-3 単一立ち上が り エ ッ ジ D 型 ASIC 設計ルールの JTAG ポー ト シ ン ク ロナ イザ 次の図は、 対応す る 部分的な タ イ ミ ン グ図 と 、 TCKFallingEn と TCKRisingEn のそ れぞれが CLK の 1 周期だけ ア ク テ ィ ブであ る 仕組みを示 し てい ます。 ま た、 こ れ ら の イ ネーブル信号が RTCK 信号 と TDO 信号を ゲーテ ィ ン グ し て TCK のエ ッ ジでの み状態が変わ る よ う にす る 方法 も 示 し てい ます。 TCK CLK TCKRisingEn TCKFallingEn RTCK TAPC ⁁ᘒ TDO 図 2-4 D 型 JTAG シ ン ク ロナ イザの タ イ ミ ング図 2.1.1 関連項目 概念 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ リ セ ッ ト 信号 （2-5 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-4 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.2 リ セ ッ ト 信号 ARM デバ イ ス には 2 種類の リ セ ッ ト 信号があ り ます。 以下の各 ト ピ ッ ク では、 DSTREAM で こ れ ら の信号を配線す る 方法について説明 し ます。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • ARM の リ セ ッ ト 信号 （2-6 ページ） • DSTREAM リ セ ッ ト 信号 （2-7 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-5 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.3 ARM の リ セ ッ ト 信号 ARM のすべてのプ ロ セ ッ サは メ イ ン プ ロ セ ッ サ リ セ ッ ト があ り 、 こ れを nRESET、 BnRES、 ま たは HRESET と 呼んでい ます。 こ れは以下の 1 つま たは複数の状況でア サー ト さ れ ます。 • 電源オ ン • 手動プ ッ シ ュ ボ タ ン • デバ ッ ガか ら の リ モー ト リ セ ッ ト （ 使用） • ウ ォ ッ チ ド ッ グ回路 （アプ リ ケーシ ョ ン に適切な場合） JTAG イ ン タ フ ェース を備え た ARM プ ロ セ ッ サには、 nTRST （TAP リ セ ッ ト ） と 呼 ばれ る 第 2 の リ セ ッ ト 入力があ り ます。 こ れは EmbeddedICE ロ ジ ッ ク 、 テ ス ト ア ク セ ス ポー ト （TAP） コ ン ト ロ ー ラ 、 お よ びバ ウ ン ダ リ ス キ ャ ン セルを リ セ ッ ト し ま す。 こ れは リ モー ト JTAG リ セ ッ ト で （ か ら ） ア ク テ ィ ブに し ます。 両方の信号を JTAG コ ネ ク タ で別々に使用で き る よ う に し て く だ さ い。 nRESET 信号 と nTRST 信号を連結す る と 、 シ ス テ ム を リ セ ッ ト し た と き に TAP コ ン ト ロ ー ラ も リ セ ッ ト さ れ ます。 つま り 、 以下の こ と を意味 し ます。 2.3.1 • 前に設定 し たブ レー ク ポ イ ン ト が失われ る ため、 リ セ ッ ト か ら シ ス テ ム をデ バ ッ グで き ない • TAP コ ン ト ロ ー ラ の状態が変わ る と DSTREAM が回復 し ない可能性があ る た め、 デバ ッ グセ ッ シ ョ ン を最初か ら や り 直す必要が生 じ る か も し れません 関連項目 概念 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • DSTREAM リ セ ッ ト 信号 （2-7 ページ） • リ セ ッ ト 回路の例 （2-8 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-6 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.4 DSTREAM リ セ ッ ト 信号 DSTREAM ユニ ッ ト は、 デバ ッ グ タ ーゲ ッ ト ハー ド ウ ェ アに接続 さ れた 2 つの リ セ ッ ト 信号を持っ てい ます。 • nTRST は ARM プ ロ セ ッ サの JTAG nTRST 信号を ド ラ イ ブ し ます。 こ れは、 デ バ ッ グ ソ フ ト ウ ェ アが タ ーゲ ッ ト シ ス テ ム のデバ ッ グ イ ン タ フ ェース を再初期 化 し なければな ら ない と き にア ク テ ィ ブにな る 出力です。 • nSRST は双方向信号で、 タ ーゲ ッ ト のシ ス テ ム リ セ ッ ト 信号の ド ラ イ ブ と 検出 の両方を行い ます。 デフ ォ ル ト では、 タ ーゲ ッ ト シ ス テ ム を再初期化す る ため に、 出力はデバ ッ ガに よ っ て LOW に ド ラ イ ブ さ れ ます。 JTAG イ ン タ フ ェース が切断 さ れてい る と き も 正常に動作す る よ う に、 タ ーゲ ッ ト ハー ド ウ ェ アは リ セ ッ ト ラ イ ン を無効な状態へ と 制御す る 必要が り ます。 DSTREAM ユニ ッ ト では、 強いプルア ッ プ / プルダ ウ ン抵抗は約 33Ω で、 弱いプルア ッ プ / プ ルダ ウ ン抵抗は約 4.7kΩ です。 nTRST と nSRST の駆動の強度を選択で き る ため、 さ ま ざ ま な リ セ ッ ト コ ン フ ィ ギ ュ レーシ ョ ンの タ ーゲ ッ ト アセ ン ブ リ を サポー ト で き ます。 2.4.1 関連項目 概念 • ARM の リ セ ッ ト 信号 （2-6 ページ） • リ セ ッ ト 回路の例 （2-8 ページ） . 参照 ARM® の DSTREAM™ と RVI™ ： デバ ッ グハー ド ウ ェ ア設定ユーテ ィ リ テ ィ の使用 ： • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 詳細設定、 ../com.arm.doc.dui0498d/CIHGABDH.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-7 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.5 リ セ ッ ト 回路の例 次の図の回路は、 ARM の リ セ ッ ト 信号 と DSTREAM の リ セ ッ ト 信号の一般的な リ セ ッ ト 回路 ロ ジ ッ ク を示 し てい ます。 VDD JTAG ࠦࡀࠢ࠲߆ࠄߩାภ VDD RST nTRST 10K TAP ࠶࠻ ࠝࡊࡦ࠼ࠗࡦ ࠺ࡃࠗࠬߩ࠶࠻ STM1001 ߥߤ VDD TRST ARM ࡊࡠ࠶ࠨ VDD RST 10K ࠪࠬ࠹ࡓ ࠶࠻ nSRST RESET 100R 100nF ᚻേߩ ࠶࠻ Gnd Gnd ઁߩ ࡠࠫ࠶ࠢ߳ 図 2-5 リ セ ッ ト 回路ロ ジ ッ ク の例 2.5.1 関連項目 概念 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • ARM の リ セ ッ ト 信号 （2-6 ページ） • DSTREAM リ セ ッ ト 信号 （2-7 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-8 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.6 ASIC のガ イ ド ラ イ ン 以下の各 ト ピ ッ ク では、 ASIC のガ イ ド ラ イ ンについて説明 し ます。 • • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 複数のデバ イ ス を含む IC （2-10 ページ） バ ウ ン ダ リ ス キ ャ ンのテ ス ト ベ ク タ （2-12 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-9 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.7 複数のデバイ ス を含む IC JTAG テ ス ト ア ク セ ス ポー ト （TAP） コ ン ト ロ ー ラ のあ る 複数のデバ イ ス が ASIC に 含まれてい る 場合は、 それがそれ ら すべて と 同時に通信で き る よ う に、 直列にチ ェ イ ン接続す る 必要があ り ます。 こ のチ ェ イ ン接続は ASIC 内で も 外部で も か ま い ませ ん。 注 複数の異な る プ ロ セ ッ サ間の TCK、 TMS、 TDI、 TDO、 お よ び RTCK の多重送信は DSTREAM でサポー ト さ れてい ません。 2.7.1 ASIC 内で直列にチ ェ イ ン接続 し た TAP コ ン ト ロー ラ PCB 上の複数のデバ イ ス の直列チ ェ イ ン接続については、 JTAG 規格が最初に記述 し ま し た。 次の図で示す よ う に、 こ の概念を ASIC 内の複数の TAP コ ト ロ ー ラ の直列 チ ェ イ ン接続に拡張で き ます。 TDO TDI TDI TCK nTRST TMS TDO TAP ࠦࡦ࠻ࡠ ᦨೋߩ Tap ࠺ࡃࠗࠬ TDO TAP TCK nTRST ࠦࡦ࠻ࡠ TMS TDI 2 ⇟⋡ߩ Tap ࠺ࡃࠗࠬ TCK nTRST TMS 図 2-6 ASIC 内で直列にチ ェ イ ン接続 し た TAP コ ン ト ロー ラ こ の コ ン フ ィ ギ ュ レーシ ョ ン に よ っ てパ ッ ケージの ピ ン数が増え る こ と はあ り ませ ん。 JTAG 伝播の遅延は増大 し ますが、 ア ド レ ス指定な し の TAP コ ン ト ロ ー ラ をバ イ パ ス モー ド にす る と 、 こ の影響は小 さ く て済みます。 2.7.2 外部で直列にチ ェ イ ン接続 し た TAP コ ン ト ロー ラ JTAG ポー ト ご と に ASIC で別の ピ ン を使用 し て、 それ ら を外部 （例えば PCB） で チ ェ イ ン接続す る こ と も で き ます。 こ の コ ン フ ィ ギ ュ レーシ ョ ンはデ イ ス のテ ス ト を簡単に し 、 PCB に高い柔軟性を提供 し ますが、 デバ イ ス パ ッ ケージの ピ ン が増え る と い う 短所があ り ます。 2.7.3 関連項目 概念 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ バ ウ ン ダ リ ス キ ャ ンのテ ス ト ベ ク タ （2-12 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-10 ARM DSTREAM システム設計ガ イ ド ラ イ ン その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ CoreSight Technology シ ス テ ムデザ イ ン ガ イ ド 、 http://infocenter.arm.com/help/topic/com.arm.doc.dgi0012-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-11 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.8 バウン ダ リ スキ ャ ンのテ ス ト ベ ク タ JTAG バ ウ ン ダ リ ス キ ャ ン テ ス ト 法を使用 し て生産テ ス ト ベ ク タ を提供す る 場合は、 各 テ ス ト ア ク セ ス ポー ト （TAP） コ ン ト ロ ー ラ に外部か ら 個別にア ク セ スす る のが賢 明です。 こ の よ う にす る と 、 デバ イ ス の複数のブ ロ ッ ク テ ス ト ベ ク タ を マージす る 必要あ り ません。 1 つの解決策は、 デバ イ ス の要素を テ ス ト モー ド に切 り 替え る パ ッ ケージ ピ ン を使用 し て、 ハ イ ブ リ ッ ド を採用す る 方法です。 こ れに よ っ て TDO 信号 と TDI 信号の内部デ イ ジーチ ェ イ ン を切 り 離 し 、 通常は別の目的に使用 さ れ る ピ ン で独立 JTAG ポー ト を多重化で き ます。 2.8.1 関連項目 概念 • 複数のデバ イ ス を含む IC （2-10 ページ） . その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ CoreSight Technology シ ス テ ムデザ イ ン ガ イ ド 、 http://infocenter.arm.com/help/topic/com.arm.doc.dgi0012-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-12 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.9 PCB のガ イ ド ラ イ ン 以下の各 ト ピ ッ ク では、 タ ーゲ ッ ト ボー ド にあ る 物理的お よ び電気的接続について PCB のガ イ ド ラ イ ン を説明 し ます。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • PCB の接続 （2-14 ページ） • タ ーゲ ッ ト イ ン タ フ ェース の ロ ジ ッ ク レベル （2-16 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-13 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.10 PCB の接続 次の図は、 一般的な JTAG 接続ス キーム を示 し てい ます。 ARM ࡊࡠ࠶ࠨ/ ASIC 10K 10K 10K 10K 10K VTREF TDI TMS TCK RTCK TDO TDI TMS TCK 22R RTCK 22R TDO TRST RESET ࿁〝ߩ ࠶࠻ nTRST nSRST DBGRQ DBGACK GND Gnd 10K DBGRQ DBGACK 10K JTAG ࠦࡀࠢ࠲߆ࠄߩାภ 0R VDD Gnd Gnd 図 2-7 一般的な PCB 接続 注 2.10.1 • 通常、 TDI、 TMS、 TCK、 RTCK、 お よ び TDO 信号は、 デバ ッ グ装置が接続 し ていない と き の安定性を維持す る ために、 タ ーゲ ッ ト ボー ド でプルア ッ プ さ れてい ます。 • 通常、 DBGRQ と DBGACK は タ ーゲ ッ ト でプルダ ウ ン さ れてい ます。 • プ ロ セ ッ サで RTCK 信号が提供 さ れない場合は、 固定 ロ ジ ッ ク レベルにプル さ れ る か、 （固定 ロ ジ ッ ク レベルにプルア ッ プ／ダ ウ ン さ れ る か、） TCK 信号に接 続 し て直接ループバ ッ ク を提供 し ます。 • プルア ッ プ抵抗 と プルダ ウ ン抵抗はすべて 1K ～ 100KΩ の範囲内で指定す る 必 要があ り ます。 • 通常、 VTREF 信号は直接 VDD レールに接続 し てい ます。 シ ョ ー ト し ない よ う にシ リ ーズ抵抗を使用 し てい る 場合は、 100Ω 以下の値にす る 必要があ り ます。 • 信号整合性を向上 さ せ る には、 プ ロ セ ッ サの TDO お よ び RTCK 出力で イ ン ピーダ ン ス整合の抵抗を提供す る こ と をお勧め し ます。 ド ラ イ バの イ ン ピーダ ン ス に加え ら れた こ れ ら の抵抗の値は、 約 50Ω と 等 し く なければな り ません。 関連項目 概念 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • ASIC のガ イ ド ラ イ ン （2-9 ページ） • タ ーゲ ッ ト イ ン タ フ ェース の ロ ジ ッ ク レベル （2-16 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-14 ARM DSTREAM システム設計ガ イ ド ラ イ ン 参照 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • 第 3 章 ARM の DSTREAM タ ーゲ ッ ト の イ ン タ フ ェース接続 • 第 5 章 ARM DSTREAM を使用 し た ト レース用 タ ーゲ ッ ト ボー ド の設計 . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-15 ARM DSTREAM システム設計ガ イ ド ラ イ ン 2.11 タ ーゲ ッ ト イ ン タ フ ェ ースのロ ジ ッ ク レ ベル DSTREAM は タ ーゲ ッ ト シ ス テ ム の さ ま ざ ま な ロ ジ ッ ク レベル と イ ン タ フ ェースす る よ う に設計 さ れてい ます。 こ れは、 その出力駆動 と 入力ス レ ッ シ ョ ル ド レベルを タ ーゲ ッ ト シ ス テ ム の基準電圧に適合 さ せて行い ます。 VTref は DSTREAM ユニ ッ ト に基準電圧を送 り ます。 こ の電圧は約 3.4V で内部で切 り 取 ら れ、 TCK、 TDI、 TMS の ロ ジ ッ ク 1 の出力ハ イ 電圧 （Voh） と し て使用 さ れ ます。 0V は ロ ジ ッ ク 0 の出力 ロ ー電圧 と し て使用 さ れ ます。 TDO、 RTCK、 nSRST 入力の入力 ロ ジ ッ ク ス レ ッ シ ョ ル ド 電圧 （Vi(th)） は Voh レベルの 50% であ る ため、 約 1.7V で切 り 取 ら れます。 次の図は、 VTref に対す る Voh と Vi(th) の関係を示 し て い ます。 3.50 3.00 Voh ߅ࠃ߮ Vi(th) (V) 2.50 2.00 1.50 1.00 0.50 Voutput 㜞ࡌ࡞ - Voh Vinput ߒ߈୯ - Vi (th) 0.00 0 1 2 3 4 5 6 ࠲ࠥ࠶࠻Vtref (V) 図 2-8 タ ーゲ ッ ト イ ン タ フ ェ ースのロ ジ ッ ク レ ベル DSTREAM は 1.2V の VTref ま で イ ン タ フ ェース レベルを適応 さ せ る こ と がで き ます。 デフ ォ ル ト では、 nTRST 信号 と nSRST 信号は DSTREAM 内で 4.7K の抵抗に よ っ て プルア ッ プ さ れ、 リ セ ッ ト 中 （strong） low に ド ラ イ ブ さ れ ます。 こ れに よ り 、 リ セ ッ ト 信号が他のオープン レ イ ンデバ イ スや タ ーゲ ッ ト ボー ド 上の ス イ ッ チで ド ラ イ ブで き る よ う にな り ます。 極性 と high/low の ド ラ イ ブ強度は ソ フ ト ウ ェ ア内で設 定で き す。 DSTREAM ユニ ッ ト の入出力特性は、 タ ーゲ ッ ト シ ス テ ム の TTL 互換ま たは CMOS ロ ジ ッ ク の ロ ジ ッ ク レベル と 互換性があ り ます。 他の ロ ジ ッ ク シ ス テ ム と の互換性 を評価す る と き 、 すべての信号の出力 イ ン ピーダ ン ス は約 50Ω です。 2.11.1 関連項目 概念 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ASIC のガ イ ド ラ イ ン （2-9 ページ） Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-16 ARM DSTREAM システム設計ガ イ ド ラ イ ン • PCB の接続 （2-14 ページ） . 参照 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • 第 3 章 ARM の DSTREAM タ ーゲ ッ ト の イ ン タ フ ェース接続 • 第 5 章 ARM DSTREAM を使用 し た ト レース用 タ ーゲ ッ ト ボー ド の設計 . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 2-17 第3章 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 以下の各 ト ピ ッ ク では、 DSTREAM ユニ ッ ト の イ ン タ フ ェ ース接続について説明 し ま す。 • 信号の説明 （3-2 ページ） • JTAG ポー ト の タ イ ミ ン グ特性 （3-3 ページ） • • シ リ アル ワ イ ヤデバ ッ グ （3-5 ページ） SWD 接続 （3-6 ページ） SWD の タ イ ミ ン グ要件 （3-7 ページ） ト レース信号 （3-9 ページ） DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • Mictor 38 （3-12 ページ） • ARM JTAG 20 （3-17 ページ） • TI JTAG 14 （3-20 ページ） • ARM JTAG 14 （3-23 ページ） • CoreSight 10 （3-26 ページ） • CoreSight 20 （3-29 ページ） • MIPI 34 （3-33 ページ） • I/O 図 （3-38 ページ） • 電圧 ド メ イ ン （3-41 ページ） 直列終端 （3-42 ページ） . • • • • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-1 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.1 信号の説明 以下の各 ト ピ ッ ク では、 JTAG、 シ リ アル ワ イ ヤデバ ッ グ、 お よ び ト レース の信号に ついて説明 し ます。 • JTAG ポー ト の タ イ ミ ン グ特性 （3-3 ページ） • • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ シ リ アル ワ イ ヤデバ ッ グ （3-5 ページ） ト レース信号 （3-9 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-2 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.2 JTAG ポー ト の タ イ ミ ング特性 タ ーゲ ッ ト デバ イ ス ま たはボー ド を設計す る 場合、 特定の TCK 周波数で DSTREAM を接続で き る よ う にす る には、 DSTREAM ユニ ッ ト の タ イ ミ ン グ特性を考慮す る 必 要があ り ます。 DSTERAM ハー ド ウ ェ アに関連す る 特性 タ ーゲ ッ ト の特性 と を並行 し て考慮 し な く てはな り ません。 次の図は、 JTAG ポー ト の タ イ ミ ン グ と パ ラ メ ー タ を示 し てい ます。 Tbscl Tbsch TCK Tbsod TMS ߅ࠃ߮ TDI Tbsis Tbsih TDO 図 3-1 JTAG ポー ト の タ イ ミ ング図 IEEE1149.1-2001 に完全準拠 し てい る JTAG デバ イ ス の場合、 TDI と TMS は TCK の 立ち上が り エ ッ ジでサン プ リ ン グ さ れ、 TDO は TCK の立ち下が り エ ッ ジで変化 し ます。 こ の特性を利用 し て、 DSTREAM は TCK の立ち上が り エ ッ ジで TDO をサン プ リ ン グ し 、 TCK の立ち下が り エ ッ ジでその TDI 信号 と TMS 信号を変え ます。 つ ま り 完全準拠の タ ーゲ ッ ト では、 最小セ ッ ト ア ッ プ時間 と ホール ド 時間の問題は、 TCK の周波数を下げ る こ と で常に解決で き ます。 こ れは、 信号の変化 と サン プ リ ン グ と の間隔を増加 さ せ る か ら です。 注 ア ダプテ ィ ブ ク ロ ッ キ ン グモー ド の Tbsch と Tbscl の最小時間は同一で、 非ア ダプテ ィ ブ ク ロ ッ キ ン グ と 同 じ であ る ため、 ア ダプテ ィ ブ ク ロ ッ キ ン グモー ド に別の タ イ ミ ン グ要件はあ り ません。 ア ダプテ ィ ブ ク ロ ッ キ ン グモー ド では RTCK が TDO のサン プ リ ン グに使用 さ れ る ため、 Tbsis と Tbsih は、 TCK の立ち上が り ではな く 、 RTCK の 立ち上が り に相対的です。 唯一の実際の タ イ ミ ン グの違いは、 ア ダプテ ィ ブモー ド では、 DSTREAM が TCK で はな く RTCK の立ち上が り エ ッ ジで TDO を サン プ リ ン グす る ので、 TDO の タ イ ミ ン グは RTCK に相対的な こ と です。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-3 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 次の表に、 DSTREAM プ ロ ーブの JTAG 信号の タ イ ミ ン グ要件を示 し ます。 表 3-1 JTAG タ イ ミ ング要件 パラ メ ー タ 最小 最大 説明 Tbscl 50 ns 500μ s TCK LOW 期間 Tbsch 50 ns 500μ s TCK HIGH 期間 Tbsod - 6.0 ns TDI と TMS が TCK （立ち下が り ） か ら 有効 Tbsis 15.0 ns - TDO の TCK （立ち上が り ） に対す るセッ ト ア ップ Tbsih 6.0 ns - TDO の TCK （立ち上が り ） か ら の ホール ド 注 3.2.1 • デバ ッ グ ソ フ ト ウ ェ ア を使用す る と 、 TCK の周波数を変更で き ます。 TCKLOW:HIGH のデ ュ ーテ ィ 比は常に 50:50 です。 その他のパ ラ メ ー タ は、 選 択 し た Tbscl と Tbsch の特定の値 と 一緒に検討す る 必要があ り ます。 自動設定 さ れたシ ン グル TAP シ ス テ ムのデフ ォ ル ト 値は、 公称 Tbscl=50ns と Tbsch=50ns で す。 • Tbsod は、TCK の立ち下が り エ ッ ジか ら DSTREAM 出力信号の TDI お よ び TMS の有効レベルま での最大遅延です。 タ ーゲ ッ ト は TCK の次の立ち上が り エ ッ ジか ら こ れ ら の信号をサン プ リ ン グす る ため、 TCK の立ち上が り エ ッ ジに相対 す る タ ーゲ ッ ト の最小セ ッ ト ア ッ プ タ イ ムは、 Tbscl–Tbsod です。 • DSTREAM が TDO を サン プ リ ン グす る と き 、 TCK の立ち上が り エ ッ ジに相対 す る TDO 入力信号の最小セ ッ ト ア ッ プ タ イ ムは Tbsis です。 タ ーゲ ッ ト は TCK の前の立ち上が り エ ッ ジで TDO を変化 さ せ る ので、 TCK の立ち下が り エ ッ ジ に相対す る タ ーゲ ッ ト TDO レベルが有効にな る 最大時間は、 Tbscl–Tbsis です。 関連項目 概念 • • • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 信号の説明 （3-2 ページ） シ リ アル ワ イ ヤデバ ッ グ （3-5 ページ） ト レース信号 （3-9 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-4 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.3 シ リ アルワ イヤデバ ッ グ 以下の各 ト ピ ッ ク では、 デバ ッ グ ア ク セ ス ポー ト （DAP） への シ リ アル ワ イ ヤデ バ ッ グ （SWD） 接続について説明 し ます。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • SWD 接続 （3-6 ページ） • SWD の タ イ ミ ン グ要件 （3-7 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-5 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.4 SWD 接続 次の図は、 一般的な シ リ アル ワ イ ヤデバ ッ グ （SWD） 接続ス キーム を示 し てい ます。 10K 10K 10K 0R VDD SWD ࠦࡀࠢ࠲߆ࠄߩାภ VTREF ARM ࡊࡠ࠶ࠨ/ ASIC 22R SWDIO SWCLK 22R SWO SWDIO SWCLK SWO ࿁〝ߩ ࠶࠻ nSRST RESET GND Gnd 図 3-2 一般的な SWD 接続 注 3.4.1 • SWDIO、 SWCLK、 お よ び SWO 信号は、 デバ ッ グ装置が接続 し ていない と き の安定性を維持す る ために、 通常は タ ーゲ ッ ト でプルア ッ プ さ れてい ます。 • すべてのプルア ッ プ抵抗は、 1K ～ 100KΩ の範囲内で指定す る 必要があ り ま す。 • 通常、 VTREF 信号は直接 VDD レールに接続 し てい ます。 シ ョ ー ト し ない よ う にシ リ ーズ抵抗を使用 し てい る 場合は、 100Ω 以下の値にす る 必要があ り ます。 • 信号整合性を向上 さ せ る には、 プ ロ セ ッ サの SWDIO お よ び SWO 出力で イ ン ピーダ ン ス整合の抵抗を用意す る こ と をお勧め し ます。 ド ラ イ バの イ ン ピーダ ン ス に加え ら れた こ れ ら の抵抗の値は、 約 50Ω と 等 し く なければな り ません。 関連項目 概念 • JTAG ポー ト の タ イ ミ ン グ特性 （3-3 ページ） • シ リ アル ワ イ ヤデバ ッ グ （3-5 ページ） SWD の タ イ ミ ン グ要件 （3-7 ページ） ト レース信号 （3-9 ページ） . • • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-6 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.5 SWD の タ イ ミ ング要件 イ ン タ フ ェ ース は 2 ラ イ ン し か使用 し ませんが、 次の図では、 わか り やすい よ う に SWDIO ラ イ ン を分けて、 DSTREAM プ ロ ーブに よ っ て駆動 さ れ る と き 、 タ ーゲ ッ ト に よ っ て駆動 さ れ る と き を示 し てい ます。 ⺒ߺߒࠨࠗࠢ࡞ SWDIO ߳ߩ DSTREAM ࡊࡠࡉߩജ ᱛ ⇐ Tos ࠺࠲ 3 ߟߩ ⁁ᘒ Thigh Tlow ࠺࠲ ࡄ࠹ࠖ 㐿 ᆎ SWDCLK ߳ߩ DSTREAM ࡊࡠࡉߩജ SWDIO ߳ߩ࠲ࠥ࠶࠻ജ ⢐ ቯ ᔕ╵ 3 ߟ ߩ⁁ᘒ 3 ߟ ߩ ⁁ᘒ ᦠ߈ㄟߺࠨࠗࠢ࡞ SWDIO ߳ߩ DSTREAM ࡊࡠࡉߩജ ᱛ ⇐ 㐿 ᆎ 3 ߟ ߩ ⁁ᘒ Tis Tih SWDCLK ߳ߩ DSTREAM ࡊࡠࡉߩജ SWDIO ߳ߩ ࠲ࠥ࠶࠻ജ ⢐ ቯ ᔕ╵ 3 ߟ ߩ ⁁ᘒ ࠺࠲ ࠺࠲ ࡄ ࠹ࠖ 3 ߟߩ ⁁ᘒ 図 3-3 SWD タ イ ミ ング図 プ ロ ーブは SWDCLK の立ち下が り エ ッ ジで SWDIO にデー タ を書 き 込み、 SWDCLK の立ち上が り エ ッ ジで SWDIO か ら デー タ を読み取 り ます。 タ ーゲ ッ ト は SWDCLK の立ち上が り エ ッ ジで SWDIO にデー タ を書 き 込み、 SWDCLK の立ち上が り エ ッ ジ で SWDIO か ら デー タ を読み取 り ます。 次の表に、 シ リ アル ワ イ ヤデバ ッ グ （SWD） の タ イ ミ ン グ要件を示 し ます。 表 3-2 SWD の タ イ ミ ング要件 パラ メ ー タ ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 最小 最大 説明 Thigh 10 ns 500μ s SWDCLK HIGH 期間 Tlow 10 ns 500μ s SWDCLK LOW 期間 Tos -5 ns 5 ns Tis 4 ns - SWDIO と 立ち上が り エ ッ ジ SWDCLK の間に必要な入力セセ ッ ト ア ップタ イ ム Tih 1 ns - SWDIO と 立ち上が り エ ッ ジ SWDCLK の間に必要な入力ホール ド タイム Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 立ち下が り エ ッ ジ SWDCLK への SWDIO 出力ス キ ュ ー 3-7 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.5.1 関連項目 概念 • JTAG ポー ト の タ イ ミ ン グ特性 （3-3 ページ） • シ リ アル ワ イ ヤデバ ッ グ （3-5 ページ） SWD 接続 （3-6 ページ） ト レース信号 （3-9 ページ） . • • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-8 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.6 ト レース信号 デー タ 転送は TRACECLK 信号に よ っ て同期 し ます。 以下を参照 し て く だ さ い。 • • • 3.6.1 ク ロ ッ ク 周波数 ス イ ッ チン グ ス レ ッ シ ョ ル ド レベル ホッ ト プラグ . ク ロ ッ ク 周波数 TRACECLK と 同期 し てい る ト レース ポー ト 信号を キ ャ プチ ャ す る ために、 DSTREAM ト レース機能は各 ト レース信号につ き 、 DDR ク ロ ッ キ ン グモー ド で最大 600 Mbps、 SDR ク ロ ッ キ ン グモー ド で最大 480 Mbps ま でサポー ト し てい ます。 次の 図 と 表は、 TRACECLK の タ イ ミ ン グ を示 し てい ます。 Tperiod Twh Twl 図 3-4 ク ロ ッ ク 波形 表 3-3 TRACECLK 周波数 3.6.2 パラ メ ー タ DSTREAM 説明 Tperiod （分） 2.08 ns ク ロ ッ ク 周期 Twh （分） 1.0 ns 高パルス幅 Twl （分） 1.0 ns 低パルス幅 ス イ ッ チ ン グス レ ッ シ ョ ル ド レ ベル ト レース プ ロ ーブは タ ーゲ ッ ト の信号基準電圧 （VTref） を検出 し 、 その ス イ ッ チン グ ス レ ッ シ ョ ル ド レベルを VTref/2 に自動調整 し ます。 例えば、 3.3 ボル ト の タ ー ゲ ッ ト シ ス テ ム では、 ス イ ッ チン グ ス レ ッ シ ョ ル ド レベルは 1.65 ボル ト に設定 さ れ ます。 3.6.3 ホ ッ ト プラグ 電源が入っ ていない タ ーゲ ッ ト に接続 し てい る DSTREAM ユニ ッ ト に電源を入れて も 、 電源が入っ ていない DSTREAM ユニ ッ ト を電源が入っ てい る タ ーゲ ッ ト に差 し 込んで も 、 ト レース機能に損傷は起 こ り ません。 電源が入っ ていない DSTREAM ユニ ッ ト を電源が入っ てい る タ ーゲ ッ ト に接続 し た 場合、 デバ ッ グ ま たは ト レース信号で DSTREAM に最大 ± 10μA の リ ー ク 流が発生 し ます。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-9 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.6.4 関連項目 概念 • • • • タ ーゲ ッ ト イ ン タ フ ェース の ロ ジ ッ ク レベル （2-16 ページ） 信号の説明 （3-2 ページ） JTAG ポー ト の タ イ ミ ン グ特性 （3-3 ページ） シ リ アル ワ イ ヤデバ ッ グ （3-5 ページ） . その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ETMv1 お よ び ETMv3 アーキ テ ク チ ャ の ピ ン配列、 http://infocenter.arm.com/help/topic/com.arm.doc.ihi0014-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-10 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.7 DSTREAM がサポー ト し ている タ ーゲ ッ ト コ ネ ク タ 以下の各 ト ピ ッ ク では、 DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ につい て説明 し ます。 • Mictor 38 （3-12 ページ） ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • ARM JTAG 20 （3-17 ページ） • TI JTAG 14 （3-20 ページ） • ARM JTAG 14 （3-23 ページ） • CoreSight 10 （3-26 ページ） • CoreSight 20 （3-29 ページ） • MIPI 34 （3-33 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-11 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.8 Mictor 38 Mictor 38 コ ネ ク タ は、 最大 16 ビ ッ ト の ト レースデー タ と ス テー タ ス / 同期信号の高 速 ト レース キ ャ プチ ャ を目的 と し てい ます。 ま た、 タ ーゲ ッ ト のバ ッ グ信号に接続 す る ために も 使用で き ます。 注 こ の コ ネ ク タ は 1 つの電圧 ド メ イ ンのみをサポー ト し てい ます。 タ ーゲ ッ ト シ ス テ ムの ト レース信号 と デバ ッ グ信号が異な る ロ ジ ッ ク レベルを使用す る 場合、 タ ー ゲ ッ ト が別々のデバ ッ グ コ ネ ク タ を使用す る よ う に設計す る 必要があ り ます。 デ バ ッ グ信号に別の コ ネ ク タ が使用 さ れてい る 場合は、 Mictor 38 コ ネ ク タ の未使用の デバ ッ グ ピ ン を オープ ン回路の ま ま にで き ます。 コ ネ ク タ 中央の接地ス ト リ ッ プは信号のグ ラ ン ド を提供 し ます。 こ の ス ト リ ッ プは、 5 本の ス ルーホールピ ン を持っ てい ます。 高信頼の ト レース理を実現す る には、 こ れ ら の ピ ン を タ ーゲ ッ ト ボー ド のグ ラ ン ド に直接はんだ付けす る 必要があ り ます。 次の図は、 Mictor 38 コ ネ ク タ の ピ ン配列を示 し てい ます。 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 図 3-5 Mictor 38 コ ネ ク タ のピ ン配列 Mictor ケーブルの構造上、 プ ロ ーブ自体の信号はカ ラ ム リ バース （1-37、 37-1、 2-38、 38-2 な ど） です。 プ ロ ーブで信号を テ ス ト し てい る 場合にのみ、 れを考慮 し て く だ さ い。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-12 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 次の表は、 タ ーゲ ッ ト ボー ド で使用 さ れてい る Mictor 38 の ピ ン配列を示 し てい ます。 表 3-4 Mictor 38 イ ン タ フ ェ ースのピ ン配列表 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ピン ETMv3/TPIU ETMv2 ETMv1 I/O 図 電圧 ド メ イ ン 1 NC NC NC NA NA 2 NC NC NC NA NA 3 NC NC NC NA NA 4 NC NC NC NA NA 5 GND GND GND H NA 6 TRACECLK TRACECLK TRACECLK A B 7 DBGRQ DBGRQ DBGRQ B B 8 DBGACK DBGACK DBGACK A B 9 nSRST nSRST nSRST E B 10 EXTTRIG EXTTRIG EXTTRIG B B 11 TDO TDO TDO A B 12 VTREF VTREF VTREF F B 13 RTCK RTCK RTCK B B 14 VSUPPLY VSUPPLY VSUPPLY 予約 NA 15 TCK TCK TCK B B 16 TRACEDATA[7] TRACEPKT[7] TRACEPKT[7] A B 17 TMS TMS TMS B B 18 TRACEDATA[6] TRACEPKT[6] TRACEPKT[6] A B 19 TDI TDI TDI B B 20 TRACEDATA[5] TRACEPKT[5] TRACEPKT[5] A B 21 nTRST nTRST nTRST D B 22 TRACEDATA[4] TRACEPKT[4] TRACEPKT[4] A B 23 TRACEDATA[15] TRACEPKT[15] TRACEPKT[15] A B 24 TRACEDATA[3] TRACEPKT[3] TRACEPKT[3] A B 25 TRACEDATA[14] TRACEPKT[14] TRACEPKT[14] A B 26 TRACEDATA[2] TRACEPKT[2] TRACEPKT[2] A B 27 TRACEDATA[13] TRACEPKT[13] TRACEPKT[13] A B 28 TRACEDATA[1] TRACEPKT[1] TRACEPKT[1] A B 29 TRACEDATA[12] TRACEPKT[12] TRACEPKT[12] A B 30 Logic 0 TRACEPKT[0] TRACEPKT[0] A B 31 TRACEDATA[11] TRACEPKT[11] TRACEPKT[11] A B Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-13 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-4 Mictor 38 イ ン タ フ ェ ースのピ ン配列表 （続き） ピン ETMv3/TPIU ETMv2 ETMv1 I/O 図 電圧 ド メ イ ン 32 Logic 0 PIPESTAT[3] TRACESYNC A B 33 TRACEDATA[10] TRACEPKT[10] A B 34 Logic 1 PIPESTAT[2] PIPESTAT[2] A B 35 TRACEDATA[9] TRACEPKT[9] TRACEPKT[9] A B 36 TRACECTL PIPESTAT[1] PIPESTAT[1] A B 37 TRACEDATA[8] TRACEPKT[8] TRACEPKT[8] A B 38 TRACEDATA[0] PIPESTAT[0] PIPESTAT[0] A B 次の表で、 Mictor 38 イ ン タ フ ェ ース の信号について説明 し ます。 表 3-5 Mictor 38 信号 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 信号 I/O 説明 TRACEPKT、 TRACEDATA 、 PIPESTAT、 TRACESYNC 、 TRACECTL 入力 こ れ ら の ピ ンは、 上記の よ う に さ ま ざ ま な形式で DSTREAM に ETM/TPIU ト レースデー タ を提供 し ます。 こ れ ら の信号は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終 端す る こ と をお勧め し ます。 TRACECLK 入力 ト レース ク ロ ッ ク ピ ンは、 上記の ト レースデー タ 信号 すべて をサンプ リ ン グす る のに必要な ク ロ ッ ク 信号を DSTREAM に提供 し ます。 TRACECLK は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ま す。 TDI 出力 テ ス ト デー タ 入力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト にシ リ アルデー タ を提供 し ます。 TDI は タ ーゲ ッ ト で HIGH にプルア ッ プで き ます。 TDO 入力 テ ス ト デー タ 出力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト か ら シ リ アルデー タ を受信 し ます。 TDO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 通 常、 TDO は タ ーゲ ッ ト で HIGH にプルア ッ プ し ます。 TMS 出力 テ ス ト モー ド 選択ピ ンは、 タ ーゲ ッ ト で テ ス ト ア ク セ ス ポー ト （TAP） コ ン ト ロ ー ラ の状態を設定す る ため に使用 さ れます。 TMS は タ ーゲ ッ ト で HIGH にプル ア ッ プ し て、 未使用時に TAP コ ン ト ロ ー ラ を無効に し てお く こ と がで き ます。 TCK 出力 テ ス ト ク ロ ッ ク ピ ンは、 タ ーゲ ッ ト の TDI お よ び TMS 入力にデー タ を ク ロ ッ キ ン グす る ために使用 さ れ ます。 通常、 TCK は タ ーゲ ッ ト で HIGH にプル し ま す。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-14 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-5 Mictor 38 信号 （続き） 3.8.1 信号 I/O 説明 RTCK 入力 リ タ ーン テ ス ト ク ロ ッ ク ピ ンは、 テ ス ト ク ロ ッ ク 信号 をエ コー し て DSTREAM に戻 し 、 アダプテ ィ ブ ク ロ ッ キ ン グで使用で き る よ う に し ます。 RTCK が タ ーゲ ッ ト プ ロ セ ッ サで生成 さ れ る 場合は、 それを直列終端す る こ と をお勧め し ます。 RTCK は、 未使用時に タ ー ゲ ッ ト で HIGH ま たは LOW にプルア ッ プ／ダ ウ ンで き ます。 nTRST 出力 テ ス ト リ セ ッ ト ピ ンは、 プ ロ セ ッ サの TAP コ ン ト ロ ー ラ を リ セ ッ ト し て、 デバ ッ ガ を実行で き る 状態にす る ために使用で き ます。 通常、 nTRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 DSTREAM が strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nTRST の極性 と 強度は設定可能です。 nSRST 入力 / 出力 シ ス テ ム リ セ ッ ト ピ ンは タ ーゲ ッ ト を完全に リ セ ッ ト す る ために使用 し ます。 こ の信号は DSTREAM ま たは タ ーゲ ッ ト ボー ド がアサー ト で き て DSTREAM 検出 し ます。 通常、 nSRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nSRST の極性 と 強度は設定可能で す。 DBGRQ 出力 デバ ッ グ要求ピ ンは、 タ ーゲ ッ ト プ ロ セ ッ サを停止 し てデバ ッ グ状態に切 り 替え る ために使用で き ます。 DBGRQ は現在のシ ス テ ムではほ と ん ど使用 さ れず、 通常は タ ーゲ ッ ト で LOW にプルダ ウ ン さ れてい ます。 DBGACK 入力 デバ ッ グ応答ピ ンは、 デバ ッ グ要求を受け取っ て タ ー ゲ ッ ト プ ロ セ ッ サがデバ ッ グ状態にな っ た こ と を DSTREAM に通知す る ために使用で き ます。 DBGACK は現在のシ ス テ ムではほ と ん ど使用 さ れず、 通常は タ ーゲ ッ ト で LOW にプルダ ウ ン さ れてい ます。 VTREF 入力 電圧 タ ーゲ ッ ト リ フ ァ レ ン ス ピ ンは DSTREAM に タ ー ゲ ッ ト のデバ ッ グ レール電圧を提供 し て、 その I/O ロ ジ ッ ク レベル と 照合 し ます。 VTREF は タ ーゲ ッ ト で HIGH に結合で き ます。 VTREF が抵抗器に よ っ て HIGH にプルア ッ プ さ れてい る 場合、 その値は 100Ω 以 下でなければな り ません。 VSUPPLY - 電圧供給ピ ンは DSTREAM では使用 さ れないため、 接 続 し ないでお き ます。 GND - グランド 関連項目 概念 • DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • I/O 図 （3-38 ページ） • 電圧 ド メ イ ン （3-41 ページ） 直列終端 （3-42 ページ） . • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-15 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ETMv1 お よ び ETMv3 アーキ テ ク チ ャ の ピ ン配列、 http://infocenter.arm.com/help/topic/com.arm.doc.ihi0014-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-16 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.9 ARM JTAG 20 ARM JTAG 20 コ ネ ク タ は 20 ピ ン 2.54 mm の ピ ッ チ コ ネ ク タ です。 標準の JTAG （IEEE 1149.1） モー ド ま たは シ リ アル ワ イ ヤデバ ッ グ （SWD） モー ド で使用で き ま す。 次の図は、 ARM JTAG 20 コ ネ ク タ の ピ ン配列を示 し てい ます。 1 3 5 7 9 11 13 15 17 19 2 4 6 8 10 12 14 16 18 20 図 3-6 ARM JTAG 20 コ ネ ク タ のピ ン配列 次の表は、 タ ーゲ ッ ト ボー ド で使用 さ れてい る ARM JTAG 20 の ピ ン配列を示 し てい ます。 表 3-6 ARM JTAG 20 イ ン タ フ ェ ースのピ ン配列表 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ピン 信号名 I/O 図 電圧 ド メ イ ン 1 VTREF F A 2 NC NA NA 3 nTRST D A 4 GND H NA 5 TDI B A 6 GND H NA 7 TMS/SWDIO B/C A 8 GND H NA 9 TCK/SWCLK B A 10 GND H NA 11 RTCK A A 12 GND H NA 13 TDO/SWO A A 14 GND H NA 15 nSRST E A Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-17 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-6 ARM JTAG 20 イ ン タ フ ェ ースのピ ン配列表 （続き） ピン 信号名 I/O 図 電圧 ド メ イ ン 16 GND H NA 17 DBGRQ B A 18 GND H NA 19 DBGACK A A 20 GND H NA 次の表で、 ARM JTAG 20 イ ン タ フ ェース の信号について説明 し ます。 表 3-7 ARM の JTAG 20 信号 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 信号 I/O 説明 TDI 出力 テ ス ト デー タ 入力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト にシ リ アルデー タ を提供 し ます。 TDI は タ ーゲ ッ ト で HIGH にプルア ッ プで き ます。 TDO 入力 テ ス ト デー タ 出力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト か ら シ リ アルデー タ を受信 し ます。 TDO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 通 常、 TDO は タ ーゲ ッ ト で HIGH にプルア ッ プ し ます。 TMS 出力 テ ス ト モー ド 選択ピ ンは、 タ ーゲ ッ ト で テ ス ト ア ク セ ス ポー ト （TAP） コ ン ト ロ ー ラ の状態を設定す る ため に使用 さ れます。 TMS は タ ーゲ ッ ト で HIGH にプル ア ッ プ し て、 未使用時に TAP コ ン ト ロ ー ラ を無効に し てお く こ と がで き ます。 TCK 出力 テ ス ト ク ロ ッ ク ピ ンは、 タ ーゲ ッ ト の TDI お よ び TMS 入力にデー タ を ク ロ ッ キ ン グす る ために使用 さ れ ます。 通常、 TCK は タ ーゲ ッ ト で HIGH にプル し ま す。 RTCK 入力 リ タ ーン テ ス ト ク ロ ッ ク ピ ンは、 テ ス ト ク ロ ッ ク 信号 をエ コー し て DSTREAM に戻 し 、 アダプテ ィ ブ ク ロ ッ キ ン グで使用で き る よ う に し ます。 RTCK が タ ーゲ ッ ト プ ロ セ ッ サで生成 さ れ る 場合は、 それを直列終端す る こ と をお勧め し ます。 RTCK は、 未使用時に タ ー ゲ ッ ト で HIGH ま たは LOW にプルア ッ プ／ダ ウ ンで き ます。 nTRST 出力 テ ス ト リ セ ッ ト ピ ンは、 プ ロ セ ッ サの TAP コ ン ト ロ ー ラ を リ セ ッ ト し て、 デバ ッ ガ を実行で き る 状態にす る ために使用で き ます。 通常、 nTRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 DSTREAM が strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nTRST の極性 と 強度は設定可能です。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-18 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-7 ARM の JTAG 20 信号 （続き） 3.9.1 信号 I/O 説明 nSRST 入力 / 出力 シ ス テ ム リ セ ッ ト ピ ンは タ ーゲ ッ ト を完全に リ セ ッ ト す る ために使用 し ます。 こ の信号は DSTREAM ま たは タ ーゲ ッ ト ボー ド がアサー ト で き て DSTREAM 検出 し ます。 通常、 nSRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nSRST の極性 と 強度は設定可能で す。 DBGRQ 出力 デバ ッ グ要求ピ ンは、 タ ーゲ ッ ト プ ロ セ ッ サを停止 し てデバ ッ グ状態に切 り 替え る ために使用で き ます。 DBGRQ は現在のシ ス テ ムではほ と ん ど使用 さ れず、 通常は タ ーゲ ッ ト で LOW にプルダ ウ ン さ れてい ます。 DBGACK 入力 デバ ッ グ応答ピ ンは、 デバ ッ グ要求を受け取っ て タ ー ゲ ッ ト プ ロ セ ッ サがデバ ッ グ状態にな っ た こ と を DSTREAM に通知す る ために使用で き ます。 DBGACK は現在のシ ス テ ムではほ と ん ど使用 さ れず、 通常は タ ーゲ ッ ト で LOW にプルダ ウ ン さ れてい ます。 SWDIO （SWD モー ド） 入力 / 出力 シ リ アル ワ イ ヤデー タ I/O ピ ンはデバ ッ グ中、 タ ー ゲ ッ ト と の間でシ リ アルデー タ を送受信 し ます。 SWDIO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 SWCLK （SWD モー ド） 出力 シ リ アル ワ イ ヤ ク ロ ッ ク ピ ンはデバ ッ グ中、 タ ーゲ ッ ト と の間でデー タ を ク ロ ッ キ ン グ し ます。 SWO （SWD モー ド ） 入力 シ リ アル ワ イ ヤ出力ピ ンは、 ト レースデー タ を DSTREAM に提供す る ために使用で き ます。 SWO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお 勧め し ます。 VTREF 入力 電圧 タ ーゲ ッ ト リ フ ァ レ ン ス ピ ンは DSTREAM に タ ー ゲ ッ ト のデバ ッ グ レール電圧を提供 し て、 その I/O ロ ジ ッ ク レベル と 照合 し ます。 VTREF は タ ーゲ ッ ト で HIGH に結合で き ます。 VTREF が抵抗器に よ っ て HIGH にプルア ッ プ さ れてい る 場合、 その値は 100Ω 以 下でなければな り ません。 GND - 接地 関連項目 概念 • DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • I/O 図 （3-38 ページ） • 電圧 ド メ イ ン （3-41 ページ） 直列終端 （3-42 ページ） . • その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ETMv1 お よ び ETMv3 アーキ テ ク チ ャ の ピ ン配列、 http://infocenter.arm.com/help/topic/com.arm.doc.ihi0014-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-19 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.10 TI JTAG 14 TI JTAG 14 コ ネ ク タ は、 標準の JTAG （IEEE 1149.1） モー ド ま たは シ リ アル ワ イ ヤデ バ ッ グ （SWD） モー ド で使用で き ます。 次の図は、 TI JTAG 14 コ ネ ク タ の ピ ン配列を示 し てい ます。 1 3 5 7 9 11 13 2 4 6 8 10 12 14 図 3-7 TI JTAG 14 コ ネ ク タ のピ ン配列 次の表は、 タ ーゲ ッ ト ボー ド で使用 さ れてい る TI JTAG 14 の ピ ン配列を示 し てい ま す。 表 3-8 TI JTAG 14 イ ン タ フ ェ ースのピ ン配列表 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ピン 信号名 I/O 図 電圧 ド メ イ ン 1 TMS/SWDIO B A 2 nTRST D A 3 TDI B A 4 GND H NA 5 VTREF F A 6 NC I NA 7 TDO/SWO A A 8 GND H NA 9 RTCK A A 10 GND H NA 11 TCK/SWCLK B A 12 GND H NA 13 EMU0 B A 14 EMU1 A A Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-20 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 次の表で、 TI JTAG 14 イ ン タ フ ェ ース の信号について説明 し ます。 表 3-9 TI JTAG 14 信号 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 信号 I/O 説明 TDI 出力 テ ス ト デー タ 入力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト にシ リ アルデー タ を提供 し ます。 TDI は タ ーゲ ッ ト で HIGH にプルア ッ プで き ます。 TDO 入力 テ ス ト デー タ 出力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト か ら シ リ アルデー タ を受信 し ます。 TDO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 通 常、 TDO は タ ーゲ ッ ト で HIGH にプルア ッ プ し ます。 TMS 出力 テ ス ト モー ド 選択ピ ンは、 タ ーゲ ッ ト で テ ス ト ア ク セ ス ポー ト （TAP） コ ン ト ロ ー ラ の状態を設定す る ため に使用 さ れます。 TMS は タ ーゲ ッ ト で HIGH にプル ア ッ プ し て、 未使用時に TAP コ ン ト ロ ー ラ を無効に し てお く こ と がで き ます。 TCK 出力 テ ス ト ク ロ ッ ク ピ ンは、 タ ーゲ ッ ト の TDI お よ び TMS 入力にデー タ を ク ロ ッ キ ン グす る ために使用 さ れ ます。 通常、 TCK は タ ーゲ ッ ト で HIGH にプル し ま す。 RTCK 入力 リ タ ーン テ ス ト ク ロ ッ ク ピ ンは、 テ ス ト ク ロ ッ ク 信号 をエ コー し て DSTREAM に戻 し 、 アダプテ ィ ブ ク ロ ッ キ ン グで使用で き る よ う に し ます。 RTCK が タ ーゲ ッ ト プ ロ セ ッ サで生成 さ れ る 場合は、 それを直列終端す る こ と をお勧め し ます。 RTCK は、 未使用時に タ ー ゲ ッ ト で HIGH ま たは LOW にプルア ッ プ／ダ ウ ンで き ます。 nTRST 出力 テ ス ト リ セ ッ ト ピ ンは、 プ ロ セ ッ サの TAP コ ン ト ロ ー ラ を リ セ ッ ト し て、 デバ ッ グ を実行で き る よ う に し ま す。 通常、 nTRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 DSTREAM が strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nTRST の極性 と 強度は設 定可能です。 EMU0 - EMU0 ピ ンは汎用的な I/O ピ ンですが、 現在 DSTREAM ではサポー ト さ れてい ません。 EMU0 は、 タ ーゲ ッ ト で HIGH、 LOW にプルア ッ プ／ダ ウ ンす る か、 オープン回路の ま ま にで き ます。 EMU1 - EMU1 ピ ンは汎用的な I/O ピ ンですが、 現在 DSTREAM ではサポー ト さ れてい ません。 EMU0 は、 タ ーゲ ッ ト で HIGH、 LOW にプルア ッ プ／ダ ウ ンす る か、 オープン回路の ま ま にで き ます。 SWDIO （SWD モー ド） 入力 / 出力 シ リ アル ワ イ ヤデー タ I/O ピ ンはデバ ッ グ中、 タ ー ゲ ッ ト と の間でシ リ アルデー タ を送受信 し ます。 SWDIO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 SWCLK （SWD モー ド） 出力 シ リ アル ワ イ ヤ ク ロ ッ ク ピ ンはデバ ッ グ中、 タ ーゲ ッ ト と の間でデー タ を ク ロ ッ キ ン グ し ます。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-21 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-9 TI JTAG 14 信号 （続き） 3.10.1 信号 I/O 説明 SWO （SWD モー ド ） 入力 シ リ アル ワ イ ヤ出力ピ ンは、 ト レースデー タ を DSTREAM に提供す る ために使用で き ます。 SWO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお 勧め し ます。 VTREF 入力 電圧 タ ーゲ ッ ト リ フ ァ レ ン ス ピ ンは DSTREAM に タ ー ゲ ッ ト のデバ ッ グ レール電圧を提供 し て、 その I/O ロ ジ ッ ク レベル と 照合 し ます。 VTREF は タ ーゲ ッ ト で HIGH に結合で き ます。 VTREF が抵抗器に よ っ て HIGH にプルア ッ プ さ れてい る 場合、 その値は 100Ω 以 下でなければな り ません。 GND - 接地 関連項目 概念 • DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • I/O 図 （3-38 ページ） • 電圧 ド メ イ ン （3-41 ページ） 直列終端 （3-42 ページ） . • その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ETMv1 お よ び ETMv3 アーキ テ ク チ ャ の ピ ン配列、 http://infocenter.arm.com/help/topic/com.arm.doc.ihi0014-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-22 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.11 ARM JTAG 14 ARM JTAG 14 コ ネ ク タ は、 標準の JTAG （IEEE 1149.1） モー ド ま たは シ リ アル ワ イ ヤ デバ ッ グ （SWD） モー ド で使用で き ます。 次の図は、 TI JTAG 14 コ ネ ク タ の ピ ン配列を示 し てい ます。 1 3 5 7 9 11 13 2 4 6 8 10 12 14 図 3-8 ARM JTAG 14 コ ネ ク タ のピ ン配列 次の表は、 タ ーゲ ッ ト ボー ド で使用 さ れてい る ARM JTAG 14 の ピ ン配列を示 し てい ます。 表 3-10 ARM JTAG 14 イ ン タ フ ェ ースのピ ン配列表 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ピン 信号名 I/O 図 電圧 ド メ イ ン 1 NC NA NA 2 GND H NA 3 nTRST D A 4 GND H NA 5 TDI B A 6 GND H NA 7 TMS/SWDIO B A 8 GND H NA 9 TCK/SWCLK B A 10 GND H NA 11 TDO/SWO A A 12 nSRST E A 13 VTREF F A 14 GND H NA Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-23 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 次の表で、 ARM JTAG 14 イ ン タ フ ェース の信号について説明 し ます。 表 3-11 ARM の JTAG 14 信号 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 信号 I/O 説明 TDI 出力 テ ス ト デー タ 入力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト にシ リ アルデー タ を提供 し ます。 TDI は タ ーゲ ッ ト で HIGH にプルア ッ プで き ます。 TDO 入力 テ ス ト デー タ 出力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト か ら シ リ アルデー タ を受信 し ます。 TDO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 通 常、 TDO は タ ーゲ ッ ト で HIGH にプルア ッ プ し ます。 TMS 出力 テ ス ト モー ド 選択ピ ンは、 タ ーゲ ッ ト で テ ス ト ア ク セ ス ポー ト （TAP） コ ン ト ロ ー ラ の状態を設定す る ため に使用 さ れます。 TMS は タ ーゲ ッ ト で HIGH にプル ア ッ プ し て、 未使用時に TAP コ ン ト ロ ー ラ を無効に し てお く こ と がで き ます。 TCK 出力 テ ス ト ク ロ ッ ク ピ ンは、 タ ーゲ ッ ト の TDI お よ び TMS 入力にデー タ を ク ロ ッ キ ン グす る ために使用 さ れ ます。 通常、 TCK は タ ーゲ ッ ト で HIGH にプル し ま す。 nTRST 出力 テ ス ト リ セ ッ ト ピ ンは、 プ ロ セ ッ サの TAP コ ン ト ロ ー ラ を リ セ ッ ト し て、 デバ ッ グ を実行で き る よ う に し ま す。 通常、 nTRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 DSTREAM が strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nTRST の極性 と 強度は設 定可能です。 nSRST 入力 / 出力 シ ス テ ム リ セ ッ ト ピ ンは タ ーゲ ッ ト を完全に リ セ ッ ト す る ために使用 し ます。 こ の信号は DSTREAM ま たは タ ーゲ ッ ト ボー ド がアサー ト で き て DSTREAM 検出 し ます。 通常、 nSRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nSRST の極性 と 強度は設定可能で す。 SWDIO （SWD モー ド） 入力 / 出力 シ リ アル ワ イ ヤデー タ I/O ピ ンはデバ ッ グ中、 タ ー ゲ ッ ト と の間でシ リ アルデー タ を送受信 し ます。 SWDIO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 SWCLK （SWD モー ド） 出力 シ リ アル ワ イ ヤ ク ロ ッ ク ピ ンはデバ ッ グ中、 タ ーゲ ッ ト と の間でデー タ を ク ロ ッ キ ン グ し ます。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-24 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-11 ARM の JTAG 14 信号 （続き） 3.11.1 信号 I/O 説明 SWO （SWD モー ド ） 入力 シ リ アル ワ イ ヤ出力ピ ンは、 ト レースデー タ を DSTREAM に提供す る ために使用で き ます。 SWO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお 勧め し ます。 VTREF 入力 電圧 タ ーゲ ッ ト リ フ ァ レ ン ス ピ ンは DSTREAM に タ ー ゲ ッ ト のデバ ッ グ レール電圧を提供 し て、 その I/O ロ ジ ッ ク レベル と 照合 し ます。 VTREF は タ ーゲ ッ ト で HIGH に結合で き ます。 VTREF が抵抗器に よ っ て HIGH にプルア ッ プ さ れてい る 場合、 その値は 100Ω 以 下でなければな り ません。 GND - 接地 関連項目 概念 • DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • I/O 図 （3-38 ページ） • 電圧 ド メ イ ン （3-41 ページ） 直列終端 （3-42 ページ） . • その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ETMv1 お よ び ETMv3 アーキ テ ク チ ャ の ピ ン配列、 http://infocenter.arm.com/help/topic/com.arm.doc.ihi0014-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-25 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.12 CoreSight 10 CoreSight 10 コ ネ ク タ は、 標準の JTAG （IEEE 1149.1） モー ド ま たは シ リ アル ワ イ ヤ デバ ッ グ （SWD） モー ド で使用で き ます。 次の図は、 CoreSight 10 コ ネ ク タ の ピ ン配列を示 し てい ます。 1 3 5 7 9 2 4 6 8 10 図 3-9 CoreSight 10 コ ネ ク タ のピ ン配列 注 分極キーはケーブルの タ ーゲ ッ ト 側の端でのみはめ込ま れます。 次の表は、 タ ーゲ ッ ト ボー ド で使用 さ れてい る CoreSight 10 の ピ ン配列を示 し てい ま す。 表 3-12 CoreSight 10 イ ン タ フ ェ ースのピ ン配列表 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ピン 信号名 I/O 図 電圧 ド メ イ ン 1 VTREF G A 2 TMS/SWDIO B/C A 3 GND H NA 4 TCK/SWCLK B A 5 GND H NA 6 TDO/SWO A A 7 KEY (NC) NA NA 8 TDI B A 9 GND H NA 10 nSRST E A Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-26 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 次の表で、 CoreSight 10 イ ン タ フ ェ ース の信号について説明 し ます。 表 3-13 CoreSight 10 の信号 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 信号 I/O 説明 TDI 出力 テ ス ト デー タ 入力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト にシ リ アルデー タ を提供 し ます。 TDI は タ ーゲ ッ ト で HIGH にプルア ッ プで き ます。 TDO 入力 テ ス ト デー タ 出力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト か ら シ リ アルデー タ を受信 し ます。 TDO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 通 常、 TDO は タ ーゲ ッ ト で HIGH にプルア ッ プ し ます。 TMS 出力 テ ス ト モー ド 選択ピ ンは、 タ ーゲ ッ ト で テ ス ト ア ク セ ス ポー ト （TAP） コ ン ト ロ ー ラ の状態を設定す る ため に使用 さ れます。 TMS は タ ーゲ ッ ト で HIGH にプル ア ッ プ し て、 未使用時に TAP コ ン ト ロ ー ラ を無効に し てお く こ と がで き ます。 TCK 出力 テ ス ト ク ロ ッ ク ピ ンは、 タ ーゲ ッ ト の TDI お よ び TMS 入力にデー タ を ク ロ ッ キ ン グす る ために使用 さ れ ます。 通常、 TCK は タ ーゲ ッ ト で HIGH にプル し ま す。 nSRST 入力 / 出力 シ ス テ ム リ セ ッ ト ピ ンは タ ーゲ ッ ト を完全に リ セ ッ ト す る ために使用 し ます。 こ の信号は DSTREAM ま たは タ ーゲ ッ ト ボー ド がアサー ト で き て DSTREAM 検出 し ます。 通常、 nSRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nSRST の極性 と 強度は設定可能で す。 SWDIO （SWD モー ド） 入力 / 出力 シ リ アル ワ イ ヤデー タ I/O ピ ンはデバ ッ グ中、 タ ー ゲ ッ ト と の間でシ リ アルデー タ を送受信 し ます。 SWDIO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 SWCLK （SWD モー ド） 出力 シ リ アル ワ イ ヤ ク ロ ッ ク ピ ンはデバ ッ グ中、 タ ーゲ ッ ト と の間でデー タ を ク ロ ッ キ ン グ し ます。 SWO （SWD モー ド ） 入力 シ リ アル ワ イ ヤ出力ピ ンは、 ト レースデー タ を DSTREAM に提供す る ために使用で き ます。 SWO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお 勧め し ます。 VTREF 入力 電圧 タ ーゲ ッ ト リ フ ァ レ ン ス ピ ンは DSTREAM に タ ー ゲ ッ ト のデバ ッ グ レール電圧を提供 し て、 その I/O ロ ジ ッ ク レベル と 照合 し ます。 VTREF は タ ーゲ ッ ト で HIGH に結合で き ます。 VTREF が抵抗器に よ っ て HIGH にプルア ッ プ さ れてい る 場合、 その値は 100Ω 以 下でなければな り ません。 GND - 接地 KEY - こ の ピ ンが タ ーゲ ッ ト コ ネ ク タ に存在 し てはな り ませ ん。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-27 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.12.1 関連項目 概念 • DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • I/O 図 （3-38 ページ） • 電圧 ド メ イ ン （3-41 ページ） 直列終端 （3-42 ページ） . • その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ETMv1 お よ び ETMv3 アーキ テ ク チ ャ の ピ ン配列、 http://infocenter.arm.com/help/topic/com.arm.doc.ihi0014-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-28 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.13 CoreSight 20 CoreSight 20 コ ネ ク タ は、 標準の JTAG （IEEE 1149.1） モー ド ま たは シ リ アル ワ イ ヤ デバ ッ グ （SWD） モー ド で使用で き ます。 ま た、 オプシ ョ ン で最大 4 ビ ッ ト のパ ラ レル ト レース を ト レース ポー ト イ ン タ フ ェース ユニ ッ ト （TPIU） コ ン テ ィ ニ ュ ア ス モー ド でキ ャ プチ ャ し ます。 こ の コ ネ ク タ がパ ラ レル と レース の ソ ース に設定 さ れてい る と 、 ピ ン 12 ～ 20 が代替 の ト レース機能に切 り 替わ り ます。 次の図は、 CoreSight 20 コ ネ ク タ の ピ ン配列を示 し てい ます。 1 3 5 7 9 11 13 15 17 19 2 4 6 8 10 12 14 16 18 20 図 3-10 CoreSight 20 コ ネ ク タ のピ ン配列 注 分極キーはケーブルの タ ーゲ ッ ト 側の端でのみはめ込ま れます。 次の表は、 タ ーゲ ッ ト ボー ド で使用 さ れてい る CoreSight 20 の ピ ン配列を示 し てい ま す。 表 3-14 CoreSight 20 イ ン タ フ ェ ースのピ ン配列表 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ピン 信号名 I/O 図 電圧 ド メ イ ン 1 VTREF G A 2 TMS/SWDIO B/C A 3 GND H NA 4 TCK/SWCLK B A 5 GND H NA 6 TDO/SWO A A 7 KEY (NC) NA NA 8 TDI B A 9 GND H NA 10 nSRST E A Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-29 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-14 CoreSight 20 イ ン タ フ ェ ースのピ ン配列表 （続き） ピン 信号名 I/O 図 電圧 ド メ イ ン 11 NC I NA 12 RTCK/TRACECLK A A 13 NC I NA 14 SWO/TraceD0 E A 15 GND H NA 16 nTRST/TraceD1 E A 17 GND H NA 18 DBGRQ/TraceD2 A A 19 GND H NA 20 DBGACK /TraceD3 A A 次の表で、 CoreSight 20 イ ン タ フ ェ ース の信号について説明 し ます。 表 3-15 CoreSight 20 の信号 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 信号 I/O 説明 TDI 出力 テ ス ト デー タ 入力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト にシ リ アルデー タ を提供 し ます。 TDI は タ ーゲ ッ ト で HIGH にプルア ッ プで き ます。 TDO 入力 テ ス ト デー タ 出力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト か ら シ リ アルデー タ を受信 し ます。 TDO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 通 常、 TDO は タ ーゲ ッ ト で HIGH にプルア ッ プ し ます。 TMS 出力 テ ス ト モー ド 選択ピ ンは、 タ ーゲ ッ ト で テ ス ト ア ク セ ス ポー ト （TAP） コ ン ト ロ ー ラ の状態を設定す る ため に使用 さ れます。 TMS は タ ーゲ ッ ト で HIGH にプル ア ッ プ し て、 未使用時に TAP コ ン ト ロ ー ラ を無効に し てお く こ と がで き ます。 TCK 出力 テ ス ト ク ロ ッ ク ピ ンは、 タ ーゲ ッ ト の TDI お よ び TMS 入力にデー タ を ク ロ ッ キ ン グす る ために使用 さ れ ます。 通常、 TCK は タ ーゲ ッ ト で HIGH にプル し ま す。 RTCK 入力 リ タ ーン テ ス ト ク ロ ッ ク ピ ンは、 テ ス ト ク ロ ッ ク 信号 をエ コー し て DSTREAM に戻 し 、 アダプテ ィ ブ ク ロ ッ キ ン グで使用で き る よ う に し ます。 RTCK が タ ーゲ ッ ト プ ロ セ ッ サで生成 さ れ る 場合は、 それを直列終端す る こ と をお勧め し ます。 RTCK は、 未使用時に タ ー ゲ ッ ト で HIGH ま たは LOW にプルア ッ プ／ダ ウ ンで き ます。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-30 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-15 CoreSight 20 の信号 （続き） ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 信号 I/O 説明 nTRST 出力 テ ス ト リ セ ッ ト ピ ンは、 プ ロ セ ッ サの TAP コ ン ト ロ ー ラ を リ セ ッ ト し て、 デバ ッ ガ を実行で き る 状態にす る ために使用で き ます。 通常、 nTRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 DSTREAM が strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nTRST の極性 と 強度は設定可能です。 nSRST 入力 / 出力 シ ス テ ム リ セ ッ ト ピ ンは タ ーゲ ッ ト を完全に リ セ ッ ト す る ために使用 し ます。 こ の信号は DSTREAM ま たは タ ーゲ ッ ト ボー ド がアサー ト で き て DSTREAM 検出 し ます。 通常、 nSRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nSRST の極性 と 強度は設定可能で す。 DBGRQ 出力 デバ ッ グ要求ピ ンは、 タ ーゲ ッ ト プ ロ セ ッ サを停止 し てデバ ッ グ状態に切 り 替え る ために使用で き ます。 DBGRQ は現在のシ ス テ ムではほ と ん ど使用 さ れず、 通常は タ ーゲ ッ ト で LOW にプルダ ウ ン さ れてい ます。 DBGACK 入力 デバ ッ グ応答ピ ンは、 デバ ッ グ要求を受け取っ て タ ー ゲ ッ ト プ ロ セ ッ サがデバ ッ グ状態にな っ た こ と を DSTREAM に通知す る ために使用で き ます。 DBGACK は現在のシ ス テ ムではほ と ん ど使用 さ れず、 通常は タ ーゲ ッ ト で LOW にプルダ ウ ン さ れてい ます。 SWDIO （SWD モー ド ） 入力 / 出力 シ リ アル ワ イ ヤデー タ I/O ピ ンはデバ ッ グ中、 タ ー ゲ ッ ト と の間でシ リ アルデー タ を送受信 し ます。 SWDIO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 SWCLK （SWD モー ド ） 出力 シ リ アル ワ イ ヤ ク ロ ッ ク ピ ンはデバ ッ グ中、 タ ーゲ ッ ト と の間でデー タ を ク ロ ッ キ ン グ し ます。 SWO （SWD モー ド ） 入力 シ リ アル ワ イ ヤ出力ピ ンは、 ト レースデー タ を DSTREAM に提供す る ために使用で き ます。 SWO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお 勧め し ます。 SWO はピ ン 6 ま たは 14 でキ ャ プチ ャ さ れ る よ う に設定可能です。 TraceD[0-3] 入力 ト レースデー タ [0-3] ピ ンは DSTREAM に TPIU コ ン テ ィ ニ ュ ア ス モー ド ト レースデー タ を タ ーゲ ッ ト か ら 提供 し ます。 こ れ ら の信号は タ ーゲ ッ ト プ ロ セ ッ サの 近 く で直列終端す る こ と をお勧め し ます。 TRACECLK （ ト レース モー ド） 入力 ト レース ク ロ ッ ク ピ ンは、 ト レースデー タ 信号をサン プ リ ン グす る のに必要な ク ロ ッ ク 信号を DSTREAM に 提供 し ます。 TRACECLK は タ ーゲ ッ ト プ ロ セ ッ サの 近 く で直列終端す る こ と をお勧め し ます。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-31 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-15 CoreSight 20 の信号 （続き） 3.13.1 信号 I/O 説明 VTREF 入力 電圧 タ ーゲ ッ ト リ フ ァ レ ン ス ピ ンは DSTREAM に タ ー ゲ ッ ト のデバ ッ グ レール電圧を提供 し て、 その I/O ロ ジ ッ ク レベル と 照合 し ます。 VTREF は タ ーゲ ッ ト で HIGH に結合で き ます。 VTREF が抵抗器に よ っ て HIGH にプルア ッ プ さ れてい る 場合、 その値は 100Ω 以 下でなければな り ません。 GND - 接地 KEY - こ の ピ ンが タ ーゲ ッ ト コ ネ ク タ に存在 し てはな り ませ ん。 関連項目 概念 • DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • I/O 図 （3-38 ページ） • 電圧 ド メ イ ン （3-41 ページ） 直列終端 （3-42 ページ） . • その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ETMv1 お よ び ETMv3 アーキ テ ク チ ャ の ピ ン配列、 http://infocenter.arm.com/help/topic/com.arm.doc.ihi0014-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-32 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.14 MIPI 34 MIPI 34 コ ネ ク タ は、 標準の JTAG （IEEE 1149.1） モー ド ま たは シ リ アル ワ イ ヤデ バ ッ グ （SWD） モー ド で使用で き ます。 ま た、 最大 4 ビ ッ ト のパ ラ レ ル ト レース を ト レース ポー ト イ ン タ フ ェース ユニ ッ ト （TPIU） コ ン テ ィ ニ ュ ア ス モー ド でキ ャ プ チ ャ し ます。 こ の コ ネ ク タ は、 デバ ッ グ信号 と ト レース信号用に別々の電圧 ド メ イ ン を サポー ト し てい ます。 し たが っ て、 両方の VTREF ピ ン に適切な電圧を供給す る 必要があ り ま す。 . 次の図は、 MIPI 34 コ ネ ク タ の ピ ン配列を示 し てい ます。 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 図 3-11 MIPI 34 コ ネ ク タ のピ ン配列 注 分極キーはケーブルの タ ーゲ ッ ト 側の端でのみはめ込ま れます。 次の表は、 タ ーゲ ッ ト ボー ド で使用 さ れてい る MIPI 34 の ピ ン配列を示 し てい ます。 表 3-16 MIPI 34 イ ン タ フ ェ ースのピ ン配列表 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ピン 信号名 I/O 図 電圧 ド メ イ ン 1 VTREF G A 2 TMS/SWDIO B A 3 GND H NA 4 TCK/SWCLK B A 5 GND H NA 6 TDO/SWO A A 7 KEY (NC) NA NA Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-33 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-16 MIPI 34 イ ン タ フ ェ ースのピ ン配列表 （続き） ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ピン 信号名 I/O 図 電圧 ド メ イ ン 8 TDI B A 9 GND H NA 10 nSRST E A 11 NC I NA 12 RTCK A A 13 NC I NA 14 TRST_PD D A 15 GND H NA 16 nTRST D A 17 GND H NA 18 DBGRQ B A 19 GND H NA 20 DBGACK A A 21 GND H NA 22 TRACECLK A B 23 GND H NA 24 TRACED0 A B 25 GND H NA 26 TRACED1 A B 27 GND H NA 28 TRACED2 A B 29 GND H NA 30 TRACED3 A B 31 GND H NA 32 TRACEEXT C B 33 GND H NA 34 VTREF F B Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-34 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 次の表で、 MIPI 34 イ ン タ フ ェ ース の信号について説明 し ます。 表 3-17 MIPI 34 の信号 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 信号 I/O 説明 TDI 出力 テ ス ト デー タ 入力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト にシ リ アルデー タ を提供 し ます。 TDI は タ ーゲ ッ ト で HIGH にプルア ッ プで き ます。 TDO 入力 テ ス ト デー タ 出力ピ ンはデバ ッ グ中、 タ ーゲ ッ ト か ら シ リ アルデー タ を受信 し ます。 TDO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 通 常、 TDO は タ ーゲ ッ ト で HIGH にプルア ッ プ し ます。 TMS 出力 テ ス ト モー ド 選択ピ ンは、 タ ーゲ ッ ト で テ ス ト ア ク セ ス ポー ト （TAP） コ ン ト ロ ー ラ の状態を設定す る ため に使用 さ れます。 TMS は タ ーゲ ッ ト で HIGH にプル ア ッ プ し て、 未使用時に TAP コ ン ト ロ ー ラ を無効に し てお く こ と がで き ます。 TCK 出力 テ ス ト ク ロ ッ ク ピ ンは、 タ ーゲ ッ ト の TDI お よ び TMS 入力にデー タ を ク ロ ッ キ ン グす る ために使用 さ れ ます。 通常、 TCK は タ ーゲ ッ ト で HIGH にプル し ま す。 RTCK 入力 リ タ ーン テ ス ト ク ロ ッ ク ピ ンは、 テ ス ト ク ロ ッ ク 信号 をエ コー し て DSTREAM に戻 し 、 アダプテ ィ ブ ク ロ ッ キ ン グで使用で き る よ う に し ます。 RTCK が タ ーゲ ッ ト プ ロ セ ッ サで生成 さ れ る 場合は、 それを直列終端す る こ と をお勧め し ます。 RTCK は、 未使用時に タ ー ゲ ッ ト で HIGH ま たは LOW にプルア ッ プ／ダ ウ ンで き ます。 nTRST 出力 テ ス ト リ セ ッ ト ピ ンは、 プ ロ セ ッ サの TAP コ ン ト ロ ー ラ を リ セ ッ ト し てデバ ッ グ を実行で き る よ う に し ま す。 通常、 nTRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 DSTREAM が strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nTRST の極性 と 強度は設 定可能です。 TRST_PD 出力 テ ス ト リ セ ッ ト （プルダ ウ ン） ピ ンは、 プ ロ セ ッ サの TAP コ ン ト ロ ー ラ を リ セ ッ ト し てデバ ッ グ を実行で き る よ う に し ます。 通常、 TRST_PD は タ ーゲ ッ ト で LOW にプルダ ウ ン さ れてい ますが （ リ セ ッ ト 状態）、 DSTREAM が strong-HIGH に ド ラ イ ブ し てデバ ッ グ を 有効に し ます。 TRST_PD の極性 と 強度は設定可能で す。 nSRST 入力 / 出力 シ ス テ ム リ セ ッ ト ピ ンは タ ーゲ ッ ト を完全に リ セ ッ ト す る ために使用 し ます。 こ の信号は DSTREAM ま たは タ ーゲ ッ ト ボー ド がアサー ト で き て DSTREAM 検出 し ます。 通常、 nSRST は タ ーゲ ッ ト で HIGH にプルア ッ プ さ れてい ますが、 strong-LOW に ド ラ イ ブ し て リ セ ッ ト を起 こ し ます。 nSRST の極性 と 強度は設定可能で す。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-35 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 表 3-17 MIPI 34 の信号 （続き） 信号 I/O 説明 DBGRQ 出力 デバ ッ グ要求ピ ンは、 タ ーゲ ッ ト プ ロ セ ッ サを停止 し てデバ ッ グ状態に切 り 替え る ために使用で き ます。 DBGRQ は現在のシ ス テ ムではほ と ん ど使用 さ れず、 通常は タ ーゲ ッ ト で LOW にプルダ ウ ン さ れてい ます。 DBGACK 入力 デバ ッ グ応答ピ ンは、 デバ ッ グ要求を受け取っ て タ ー ゲ ッ ト プ ロ セ ッ サがデバ ッ グ状態にな っ た こ と を DSTREAM に通知す る ために使用で き ます。 DBGACK は現在のシ ス テ ムではほ と ん ど使用 さ れず、 通常は タ ーゲ ッ ト で LOW にプルダ ウ ン さ れてい ます。 SWDIO （SWD モー ド ） 入力 / 出力 シ リ アル ワ イ ヤデー タ I/O ピ ンはデバ ッ グ中、 タ ー ゲ ッ ト と の間でシ リ アルデー タ を送受信 し ます。 SWDIO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお勧め し ます。 SWCLK （SWD モー ド ） 出力 シ リ アル ワ イ ヤ ク ロ ッ ク ピ ンはデバ ッ グ中、 タ ーゲ ッ ト と の間でデー タ を ク ロ ッ キ ン グ し ます。 SWO （SWD モー ド ） 入力 シ リ アル ワ イ ヤ出力ピ ンは、 ト レースデー タ を DSTREAM に提供す る ために使用で き ます。 SWO は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直列終端す る こ と をお 勧め し ます。 TraceD[0-3] 入力 ト レースデー タ [0-3] ピ ンは DSTREAM に ト レース ポー ト イ ン タ フ ェース ユニ ッ ト （TPIU） コ ン テ ィ ニ ュ ア ス モー ド ト レースデー タ を タ ーゲ ッ ト か ら 提供 し ま す。 こ れ ら の信号は タ ーゲ ッ ト プ ロ セ ッ サの近 く で直 列終端す る こ と をお勧め し ます。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ TRACECLK 入力 ト レース ク ロ ッ ク ピ ンは、 ト レースデー タ 信号をサン プ リ ン グす る のに必要な ク ロ ッ ク 信号を DSTREAM に 提供 し ます。 TRACECLK は タ ーゲ ッ ト プ ロ セ ッ サの 近 く で直列終端す る こ と をお勧め し ます。 TRACEEXT 入力 ト レース拡張ピ ンは汎用的な ト レース サ イ ド バン ド ピ ンです。 現在 TRACEEXT は DSTREAM でサポー ト さ れてい ません。 TRACEEXT は、 タ ーゲ ッ ト で HIGH、 LOW にプルア ッ プ／ダ ウ ンする か、 接続 し ない ま ま に で き ます。 VTREF 入力 電圧 タ ーゲ ッ ト リ フ ァ レ ン ス ピ ンは DSTREAM に タ ー ゲ ッ ト のデバ ッ グ レール電圧を提供 し て、 その I/O ロ ジ ッ ク レベル と 照合 し ます。 VTREF は タ ーゲ ッ ト で HIGH に結合で き ます。 VTREF が抵抗器に よ っ て HIGH にプルア ッ プ さ れてい る 場合、 その値は 100Ω 以 下でなければな り ません。 GND - 接地 KEY - こ の ピ ンが タ ーゲ ッ ト コ ネ ク タ に存在 し てはな り ませ ん。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-36 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.14.1 関連項目 概念 • DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • I/O 図 （3-38 ページ） • 電圧 ド メ イ ン （3-41 ページ） 直列終端 （3-42 ページ） . • その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ETMv1 お よ び ETMv3 アーキ テ ク チ ャ の ピ ン配列、 http://infocenter.arm.com/help/topic/com.arm.doc.ihi0014-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-37 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.15 I/O 図 以下は、 DSTREAM プ ロ ーブ上のデバ ッ グお よ び ト レース接続の ピ ン I/O 回路図で す。 図 A - 入力 次の図で入力回路図を示 し ます。 33R - - V REF/2 図 3-12 入力 図 B - 出力 次の図で出力回路図を示 し ます。 33R 図 3-13 出力 図 C - 入力 / 出力 次の図で入力 / 出力回路図を示 し ます。 33R - - V REF/2 - 図 3-14 入力 / 出力 図 D - リ セ ッ ト 出力 次の図で リ セ ッ ト 出力回路図を示 し ます。 33R ᒝജߥ࠼ࠗࡃ 4K7 ᒙ࠼ࠗࡃ 図 3-15 リ セ ッ ト 出力 図 E - フ ィ ー ド バ ッ ク のあ る リ セ ッ ト 出力 次の図で フ ィ ー ド バ ッ ク 付 き リ セ ッ ト 出力回路図を示 し ます。 33R ᒝജߥ࠼ࠗࡃ 4K7 ᒙ࠼ࠗࡃ - - V REF/2 - 図 3-16 フ ィ ー ド バ ッ ク のある リ セ ッ ト 出力 図 F - VTRef 入力 次の図で VTRef 入力回路図を示 し ます。 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-38 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 ~0.6V ࠲ࠥ࠶࠻ᬌ - - 33R - - ࡃ࠶ࡈࠔߦᩰ⚊ ߐࠇߚ VTREF 10K 図 3-17 VTRef 入力 図 G - VTRef 入力 （分離） 次の図で VTRef 入力 （分離） 回路図を示 し ます。 ~0.6V ࠲ࠥ࠶࠻ᬌ - - - - 33R ࡃ࠶ࡈࠔߦᩰ⚊ ߐࠇߚ VTREF 100nF 10K 図 3-18 VTRef 入力 （分離） 図 H - グランド 次の図でグ ラ ン ド 回路図を示 し ます。 100nF 33R 図 3-19 グ ラ ン ド 図 I – AC グ ラ ン ド 次の図で AC グ ラ ン ド 回路図を示 し ます。 100nF 図 3-20 AC グ ラ ン ド 3.15.1 関連項目 概念 • DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • 電圧 ド メ イ ン （3-41 ページ） 直列終端 （3-42 ページ） . • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-39 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 その他の情報 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ETMv1 お よ び ETMv3 アーキ テ ク チ ャ の ピ ン配列、 http://infocenter.arm.com/help/topic/com.arm.doc.ihi0014-/index.html Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-40 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.16 電圧 ド メ イ ン DSTREAM プ ロ ーブは、 異な る 電圧レールのデバ ッ グ イ ン タ フ ェース と ト レース イ ン タ フ ェース と 連動す る 2 つの電圧 ド メ イ ン を サポー ト し てい ます 電圧 ド メ イ ン A は以下の コ ネ ク タ で使用 さ れ ます。 • ARM JTAG 20 • TI JTAG 14 • ARM JTAG 14 • CoreSight 10 • CoreSight 20 • MIPI 34. 電圧 ド メ イ ン B は以下の コ ネ ク タ で使用 さ れ ます。 • Mictor 38 • MIPI 34. MIPI 34 コ ネ ク タ のみが両方の電圧 ド メ イ ン をサポー ト し 、 2 個の VTREF ピ ン を装備 し て正 し い ロ ジ ッ ク レベルを取得 し ます。 プ ロ ーブ上の VTREF A と VTREF B の LED は、 それぞれの電圧 ド メ イ ン で タ ーゲ ッ ト が検出 さ れた時を示 し ます。 3.16.1 関連項目 概念 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • 直列終端 （3-42 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-41 ARM の DSTREAM タ ーゲ ッ ト のイ ン タ フ ェ ース接続 3.17 直列終端 直列 （ ソ ース） 終端 と は、 過度のオーバーシ ュ ー ト や共振が発生 し ない よ う に、 ポ イ ン ト ツーポ イ ン ト の信号処理で使用 さ れ る 手法です。 こ れは ソ ース電圧を ド ラ イ バの近 く で約 50% 削減 し て達成 し ます。 信号が伝送 ラ イ ン の端に達す る と 、 受信機 の高 イ ン ピーダ ン ス に よ っ て反射が起 こ る ため、 元の振幅に戻 る 信号が約 2 倍にな り ます。 反射が直列終端抵抗に戻 る と 、 抵抗の電位がゼ ロ に下が り 、 それ以上の電 流が伝送 ラ イ ン に入 る を防ぎ ます。 受信機の側か ら 見 る と 、 こ れに よ っ てオーバー シ ュ ー ト や共振な し に 100% の論理遷移を行 う こ と がで き ます。 安定 し た信号が DSTREAM プ ロ ーブに送 ら れ る よ う に、 タ ーゲ ッ ト シ ス テ ム か ら の すべての出力を シ ミ ュ レーシ ョ ンす る こ と をお勧め し ます。 若干のーバーシ ュ ー ト やア ン ダーシ ュ ー ト は容認で き ますが、 こ れを 0.5V 以下に し てお く こ と をお勧め し ます。 こ の点を超え る と 、 受信機での ク ラ ン ン グ ダ イ オー ド が高い ト ラ ン ジ ェ ン ト 電流を引 き 起 こ し 、 ク ロ ス ト ー ク 、 妨害波の放射、 お よ び タ ーゲ ッ ト の電力使用が 増え ます。 DSTREAM で使用す る タ ーゲ ッ ト 信号の イ ン ピーダ ン ス は 50Ω です。 次の表は、 出力のシ ミ ュ レーシ ョ ン が不可能な場合の終端抵抗の代表値を示 し てい ます。 表 3-18 直列終端抵抗の代表値 ド ラ イバ の強度 一般的な終端 抵抗 32mA 39Ω 24mA 33Ω 16mA 27Ω 12mA 22Ω 8mA 15Ω 6mA 10Ω 最良の信号整合性、 最高速度 最悪の信号整合性、 最低速度 一部の IC タ イ プは 「 イ ン ピーダ ン ス整合」 出力を使用 し て信号整合性を向上 さ せま す。 こ れは通常、 駆動能力の低い ト ラ ン ジ ス タ を使用 し エ ッ ジの遷移を低速に し て 実現 し ます。 ただ し 、 こ れに よ っ て ド ラ イ バのデー タ ス ループ ッ ト が制限 さ れます。 最良の信号整合性 と 最高のデー タ レー ト を達成す る には、 強力かつ高速な ド ラ イ バ と 適切な直列終端抵抗を使用す る こ と をお勧め し ます。 直列終端抵抗が不要 と 判断 し た場合は、 万一に備え る オプシ ョ ン と し て ド ラ イ バの 近 く に 0Ω の リ ン ク を配置 し て く だ さ い。 直列終端が複数の信号の場合は、 小 さ い ク ワ ッ ド 抵抗パ ッ ケージの使用が一般的で す。 こ れに よ っ て、 プ ロ ダ ク シ ョ ン中に配置やツーム ス ト ーニ グ問題の リ ス ク が少 な く な り 、 ボー ド スペース を節約 し て寄生効果を緩和で き ます。 3.17.1 関連項目 概念 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • DSTREAM がサポー ト し てい る タ ーゲ ッ ト コ ネ ク タ （3-11 ページ） • 電圧 ド メ イ ン （3-41 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 3-42 第4章 ARM DSTREAM ユーザ I/O 接続 以下の各 ト ピ ッ ク では、 DTSREAM で提供 さ れ る 追加の入力 / 出力接続について説明 し ます。 • ユーザ I/O コ ネ ク タ （4-2 ページ） . ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 4-1 ARM DSTREAM ユーザ I/O 接続 4.1 ユーザ I/O コ ネ ク タ ユーザ入力 / 出力 （I/O） コ ネ ク タ は DSTREAM ユニ ッ ト のエ ン ド パネルにあ り ます。 コ ネ ク タ は 10 ピ ン 2.54 mm ピ ッ チの 絶縁変位 コ ネ ク タ （IDC） ヘ ッ ダで、 次の図に 示す よ う に、 リ ボ ン ケーブルに取 り 付け ら れた IDC ソ ケ ッ ト に結合 し ます。 Output 1 1 2 Output 2 Output 3 3 4 Output 4 Output 5 5 6 Input 1 Output 6 7 8 Input 2 +3.3V 9 10 GND 図 4-1 ユーザ I/O のピ ン接続 警告 ユーザ I/O 信号を接続す る 前に、 ユニ ッ ト と タ ーゲ ッ ト ハー ド ウ ェ アに共通のグ ラ ン ド を確立す る 必要があ り ます。 以下の表にユーザ I/O ピ ン の接続を示 し ます。 表 4-1 ユーザ I/O のピ ン接続 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ピン 信号 I/O 説明 ピ ン1 出力 1 出力 こ れはユーザ出力ビ ッ ト です。 100Ω の直列抵抗 を使用 し て 3.3V の振幅で動作 し ます。 ピ ン2 出力 2 出力 こ れはユーザ出力ビ ッ ト です。 100Ω の直列抵抗 を使用 し て 3.3V の振幅で動作 し ます。 ピ ン3 出力 3 出力 こ れはユーザ出力ビ ッ ト です。 100Ω の直列抵抗 を使用 し て 3.3V の振幅で動作 し ます。 ピ ン4 出力 4 出力 こ れはユーザ出力ビ ッ ト です。 100Ω の直列抵抗 を使用 し て 3.3V の振幅で動作 し ます。 ピ ン5 出力 5 出力 こ れはユーザ出力ビ ッ ト です。 100Ω の直列抵抗 を使用 し て 3.3V の振幅で動作 し ます。 ピ ン6 入力 1 入力 こ れはユーザ入力ビ ッ ト です。 ユニ ッ ト 内部の +3.3V 電源に 100K の弱いプルア ッ プがあ り 、 2.0V の Vih(min) と 0.8V の Vil(max) を必要 と し ます。 5V の ロ ジ ッ ク レベルで安全に駆動で き 、 2kV の人体 モデル よ り 大 き い静電放電 （ESD） 保護を備え て い ます。 こ の ピ ンは現在サポー ト さ れてい ません。 ピ ン7 出力 6 出力 こ れはユーザ出力ビ ッ ト です。 100Ω の直列抵抗 を使用 し て 3.3V の振幅で動作 し ます。 Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 4-2 ARM DSTREAM ユーザ I/O 接続 表 4-1 ユーザ I/O のピ ン接続 （続き） ピン 信号 I/O 説明 ピ ン8 Input 2 入力 こ れは DSTREAM ユニ ッ ト のエン ド パネルにあ る ト リ ガ入力の コ ピーです。 ユニ ッ ト 内部の +3.3V 電源に 10kΩ の弱いプルア ッ プがあ り 、 2.0V の Vih(min) と 0.8V の Vil(max) を必要 と し ます。 5V の ロ ジ ッ ク レベルで安全に駆動で き 、 2kV の人体モデ ル よ り 大 き い静電放電保護を備え てい ます。 こ の ピ ンは現在サポー ト さ れてい ません。 ピ ン9 +3.3V 出力 こ れは外部回路の電圧の基準 と な り 、 電流は約 50mA に制限 さ れてい ます。 ピ ン 10 GND - - 注 現在、 ユーザ I/O ピ ン接続では入力がサポー ト さ れてい ません。 4.1.1 関連項目 参照 ARM® の DSTREAM™ ハー ド ウ ェ アの設定 ： • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ DSTREAM ユニ ッ ト （2-5 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 4-3 第5章 ARM DSTREAM を使用 し た ト レース用 タ ーゲ ッ ト ボー ド の設計 以下の各 ト ピ ッ ク では、 ト レース機能に接続で き る タ ーゲ ッ ト ボー ド のプ ロ パテ ィ につ いて説明 し ます。 • ハ イ ス ピー ド 設計の概要 （5-2 ページ） • PCB ト ラ ッ ク イ ン ピーダ ン ス （5-3 ページ） • 信号要件 （5-4 ページ） プ ロ ーブモデ リ ン グ （5-6 ページ） . • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 5-1 ARM DSTREAM を使用 し た ト レース用 タ ーゲ ッ ト ボー ド の設計 5.1 ハイ ス ピー ド 設計の概要 ARM® Embedded Trace Macrocell （ETM） ト レース ポー ト を含む タ ーゲ ッ ト シ ス テ ム を設計す る 場合は、 ハ イ ス ピー ド 設計のルールに従わない と 、 誤っ たデー タ を キ ャ プチ ャ す る 可能性があ り ます。 タ ーゲ ッ ト シ ス テ ム を設計す る と き 、 ハ イ ス ピー ド 信号に十分配慮す る 必要があ り ます。 ETM ト レース ポー ト か ら 来 る 信号は、 比較的低い周波数で も 立ち上が り 時間 と 立ち 下が り 時間が非常に速 く な る こ と があ り ます。 例えば、 立ち上が り 時間が 1 ns の信 号は有効なニー周波数が 500 MHz で、 立ち上が り 時間が 500 ps の信号は有効なニー 周波数が 1 GHz （fknee = 0.5/Tr） です。 注 こ れ ら の原則は、 すべての ト レース ポー ト 信号に適用 さ れ ますが、 TRACECLK で は特に注意が必要です。 高速設計では以下の点を考慮す る 必要があ り ます。 ス タ ブ を避け る ス タ ブは、 メ イ ン ト ラ ッ ク か ら 始ま る 短い ト ラ ッ ク で、 テ ス ト ポ イ ン ト や中間デバ イ スへの接続な ど に信号を伝送 し ます。 ス タ ブは イ ン ピーダ ンの不連続を引 き 起 こ し て信号品質に影響を与え る ため、 回避す る 必要 があ り ます。 し たが っ て、 ETM 信号が他の ピ ン機能で多重化 さ れてい る 場合 と 、 PCB が配線要件の異な る 両方の機能を サポー ト す る よ う に設計す る 場合 は、 特に意が必要です。 信号ス キ ュ ーを最小限にす る （PCB ト ラ ッ ク 長のバ ラ ン ス を取 る ） ト レース ポー ト 信号を ASIC か ら Mictor コ ネ ク タ に伝送す る PCB ト ラ ッ ク 長を約 12.5 mm 以内にす る 必要があ り ます。 こ れ以上の差はセ ッ ト ア ッ プ時間 と ホール ド 時間の要件に直接影響を与え ます。 ク ロ ス ト ー ク の最小化 標準的なハ イ ス ピー ド 設計ルールに従 う 必要があ り ます。 例えば、 遠距 離で動的信号を並行実行 し ない、 十分に間隔を空け る 、 接地面を使用す る ど です。 TRACECLK 信号には特に注意が必要です。 確信がない場合 は、 TRACECLK と その他の動的信号 と の間にグ ラ ン ド ま たは静的信号 を配置 し て く だ さ い。 イ ン ピーダ ン ス整合 と 終端を使用す る ト レース ポー ト 信号を伝送す る PCB ト ラ ッ ク はすべて約 50Ω に イ ン ピーダ ン ス整合す る 必要があ り ます。 ハ イ ス ピー ド 信号のすべてに直列 終端を勧め し ます。 5.1.1 関連項目 概念 • • • • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 直列終端 （3-42 ページ） PCB ト ラ ッ ク イ ン ピーダ ン ス （5-3 ページ） 信号要件 （5-4 ページ） プ ロ ーブモデ リ ン グ （5-6 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 5-2 ARM DSTREAM を使用 し た ト レース用 タ ーゲ ッ ト ボー ド の設計 5.2 PCB ト ラ ッ ク イ ン ピーダ ン ス 次の式はマ イ ク ロ ス ト リ ッ プ （グ ラ ン ド 面の外層の ト ラ ッ ク ） にのみ使用 し て く だ さ い。 87 In ࠗࡦࡇ࠳ࡦࠬ = (E r + 1.41 ) 5.98h (0.81w + t) 各オプシ ョ ン には以下の意味があ り ます。 h グ ラ ン ド 面の上の高 さ （ イ ンチ） w ト レース幅 （ イ ンチ） と 0.1 < w/h < 2 配線の厚 さ （ イ ンチ） プ ロ セ ッ サ / プ レ プ レ ッ グの相対誘電率 と 1 < Er < 15 t Er 次の図は、 寸法 h、 w、 お よ び t を示 し てい ます。 w t h ធ㕙 図 5-1 配線イ ン ピーダ ン ス 例えば、 次の配線 （マ イ ク ロ ス ト リ ッ プ構造で） の イ ン ピーダ ン ス は 51.96Ω です。 h 接地面の上の高 さ 0.005 イ ンチ w 0.007 イ ンチ幅の配線 t 0.0014 イ ンチの厚 さ （1 oz. 最終重量） Er 4.5 （FR4 ラ ミ ネー ト ） 注 ト ラ ッ ク 幅の増加につれて、 イ ン ピーダ ン ス が減少 し ます。 5.2.1 関連項目 概念 • • • • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 直列終端 （3-42 ページ） ハ イ ス ピー ド 設計の概要 （5-2 ページ） 信号要件 （5-4 ページ） プ ロ ーブモデ リ ン グ （5-6 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 5-3 ARM DSTREAM を使用 し た ト レース用 タ ーゲ ッ ト ボー ド の設計 5.3 信号要件 DSTREAM™ のデー タ のセ ッ ト ア ッ プ と ホール ド の要件 と ス イ ッ チン グ ス レ ッ シ ョ ル ド は、 次の と お り です。 5.3.1 デー タ のセ ッ ト ア ッ プ と ホール ド 次の図 と 表は、 TRACECLK について ト レース信号のセ ッ ト ア ッ プお よ びホール ド の タ イ ミ ン グ を示 し てい ます。 TRACECLK 㜞 ૐ ࠺࠲ Tsh Thh Tsl Thl DDR TRACECLK 図 5-2 デー タ の波形 表 5-1 デー タ のセ ッ ト ア ッ プ と ホール ド パラ メ ー タ DSTREAM 説明 Tsh （最小） 0.75 ns デー タ のセ ッ ト ア ッ プ高 Thh （最小） 0.75 ns デー タ のホール ド高 Tsl （最小） 0.75 ns デー タ のセ ッ ト ア ッ プ低 Thl （最小） 0.75 ns デー タ のホール ド低 注 DSTREAM は DDR ク ロ ッ キ ン グモー ド をサポー ト し てい ます。 デー タ は TRACECLK 信号の各エ ッ ジの出力で、 TRACECLK （最大） <= 300MHz です。 5.3.2 ス イ ッ チ ン グス レ ッ シ ョ ル ド DSTREAM プ ロ ーブは タ ーゲ ッ ト の信号基準電圧 （VTref） を検出 し 、 その ス イ ッ チ ン グ ス レ ッ シ ョ ル ド を VTref/2 に自動調整 し ます。 例えば、 3.3 ボル ト タ ーゲ ッ ト シ ス テ ム では、 ス イ ッ チン グ ス レ ッ シ ョ ル ド は 1.65 ボル ト に設定 さ れます。 5.3.3 関連項目 概念 • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ ホ ッ ト プ ラ グ （3-9 ページ） Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 5-4 ARM DSTREAM を使用 し た ト レース用 タ ーゲ ッ ト ボー ド の設計 • • • • ARM DUI 0499DJ ID ０ ８ １ ６ １ １ 直列終端 （3-42 ページ） ハ イ ス ピー ド 設計の概要 （5-2 ページ） PCB ト ラ ッ ク イ ン ピーダ ン ス （5-3 ページ） プ ロ ーブモデ リ ン グ （5-6 ページ） . Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 5-5 ARM DSTREAM を使用 し た ト レース用 タ ーゲ ッ ト ボー ド の設計 5.4 プ ローブ モデ リ ング ト レース の ビ ッ ト レー ト が 0 ～ 600 Mbps の場合、 基本的な信号整合性は単純なモデ リ ン グ を使用 し て確立で き ます。 伝送 ラ イ ンのバル ク モデルは、 プ ロ ーブ と タ ー ゲ ッ ト 間に使用 さ れ る ケーブルで構成 さ れ ます。 Mictor ケーブルはマ イ ク ロ 同軸を使用 し て作 ら れ、 伝播遅延が 1.5 ns、 DC 抵抗が 0.6Ω の 50Ω 伝送 ラ イ ン と し てモデ リ ン グで き ます。 ど ち ら の端の コ ネ ク タ も 容量 0.3pF と し て グ ラ ン ド にモデ リ ン グで き ます。 CoreSight/MIPI ケーブルは 0.635 mm の ピ ッ チ リ ボ ン を使用 し て作 ら れ、 伝播遅延が 1.5 ns、 DC 抵抗が 0.4Ω の 66Ω 伝送 ラ イ ン と し てモデ リ ン グで き ます。 ど ち ら の端 の コ ネ ク タ も 容量 0.5pF と し て グ ラ ン ド にモデ リ ン グで き ます。 JTAG 20 お よ び JTAG 14 ケーブルは 1.27 mm の ピ ッ チ リ ボ ン を使用 し て作 ら れ、 伝播 遅延が 1.5 ns、 DC 抵抗が 0.1Ω の 100Ω 伝送 ラ イ ン と し てモデ リ ン グで き ます。 ど ち ら の端の コ ネ ク タ も 容量 1.0pF と し て グ ラ ン ド にモデ リ ン グで き ます。 伝送 ラ イ ンのプ ロ ーブの端の回路は、 以下のプ リ ミ テ ィ ブ を使用 し てモデ リ ン グで き ます。 • すべての抵抗は、 寄生容量が最小ま たはゼ ロ の理想的な抵抗値 と し てモデ リ ン グで き ます。 • すべてのキ ャ パシ タ は、 寄生容量が最小ま たはゼ ロ の理想的な キ ャ パシ タ ン ス 値 と し てモデ リ ン グで き ます。 • 入力 コ ンパ レー タ は Spartan 3 SSTLx_I モデルを使用 し てモデ リ ン グで き ます。 ス イ ッ チン グ し き い値は、 タ ーゲ ッ ト に よ っ て供給 さ れた VTref 電圧の分 と 想 定 さ れ、 こ の し き い値の上下 100mV の と き にデー タ は有効 と 見な さ れます。 • 出力 ド ラ イ バは Spartan 3 LVCMOS Fast 16mA モデルを使用 し てモデ リ ン グで き ます。 モデル電圧は、 タ ーゲ ッ ト シ ス テ ム の電圧 と 一致す る よ う に選択 し ま す。 実用的な目的では、 プ ロ ーブ内のその他すべての寄生や ト レース はご く 少量です。 高品質な信号整合性を実現す る には、 すべての タ ーゲ ッ ト 出力で直列終端を使用す る こ と をお勧め し ます。 5.4.1 関連項目 概念 • I/O 図 （3-38 ページ） • 直列終端 （3-42 ページ） ハ イ ス ピー ド 設計の概要 （5-2 ページ） PCB ト ラ ッ ク イ ン ピーダ ン ス （5-3 ページ） 信号要件 （5-4 ページ） . • • • その他の情報 ARM DUI 0499DJ ID ０ ８ １ ６ １ １ • ARM® の ツール と モデル、 http://www.arm.com/products • Xilinx、 http://www.xilinx.com Copyright © 2010-2011 ARM. All rights reserved. Non-Confidential 5-6