µPD78P048A

お客様各位
カタログ等資料中の旧社名の扱いについて
2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジ
が合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社
名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い
申し上げます。
ルネサスエレクトロニクス ホームページ（http://www.renesas.com）
2010 年 4 月 1 日
ルネサスエレクトロニクス株式会社
【発行】ルネサスエレクトロニクス株式会社（http://www.renesas.com）
【問い合わせ先】http://japan.renesas.com/inquiry
ご注意書き
1.
本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品
のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、
当社ホームページなどを通じて公開される情報に常にご注意ください。
2.
本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的
財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の
特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3.
当社製品を改造、改変、複製等しないでください。
4.
本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説
明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用す
る場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損
害に関し、当社は、一切その責任を負いません。
5.
輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところに
より必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の
目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外
の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6.
本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するも
のではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合におい
ても、当社は、一切その責任を負いません。
7.
当社は、当社製品の品質水準を「標準水準」
、
「高品質水準」および「特定水準」に分類しております。また、
各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確
認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当
社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図
されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、
「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または
第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、デ
ータ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準：
コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、
産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）
、交通用信号機器、防災・防犯装置、各種安全装置、生命
維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準：
航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生
命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他
直接人命に影響を与えるもの）
（厚生労働省定義の高度管理医療機器に相当）またはシステム
等
8.
本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件そ
の他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用さ
れた場合の故障および事故につきましては、当社は、一切その責任を負いません。
9.
当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生した
り、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っ
ておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じ
させないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージン
グ処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単
独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10.
当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用
に際しては、特定の物質の含有･使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、
かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し
て、当社は、一切その責任を負いません。
11.
本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお
断りいたします。
12.
本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご
照会ください。
注 1.
本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレク
トロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
注 2.
本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいい
ます。
データ・シート
MOS集積回路
MOS Integrated Circuit
µPD78P048A
８ビット・シングルチップ・マイクロコンピュータ
μPD78P048Aは，78K/0シリーズの中のμPD78044Fサブシリーズの製品です。μPD78042F，78043F，78044F，
78045Fの内部ROMを拡張し，ワン・タイムPROMまたはEPROMに置き換えたものです。
ユーザによるプログラムの書き込みが可能なため，システム開発時の評価用や多品種少量生産，早期立ち上げに最
適です。
詳しい機能説明などは次のユーザーズ・マニュアルに記載しております。設計の際には必ずお読みください。
μPD78044Fサブシリーズ ユーザーズ・マニュアル ：U10908J
78K/0シリーズ ユーザーズ・マニュアル 命令編
：U12326J
特 徴
○マスクROM製品とピン・コンパチブル（VPP端子を除く）
○内部PROM：60 Kバイト注１
○内部高速RAM：1024バイト注１
○内部拡張RAM：1024バイト注２
○バッファRAM：64バイト
○FIP表示用RAM：48バイト
○マスクROM製品と同じ電源電圧で動作可能：VDD = 2.7∼6.0 V（A/Dコンバータを除く）
A/Dコンバータの電源電圧：AVDD = 4.0∼6.0 V
注１．メモリ・サイズ切り替えレジスタ（IMS）により，内部PROM，内部高速RAM容量の変更可能。
２．内部拡張RAMサイズ切り替えレジスタ（IXS）により，内部拡張RAM容量の変更可能。
備考 PROM製品とマスクROM製品の違いについては，１．μPD78P048AとマスクROM製品の違いを参照してく
ださい。
本資料の内容は，予告なく変更することがありますので，最新のものであることをご確認の上ご使用ください。
資料番号
U10611JJ2V1DS00（第２版）
発行年月 August 2005
N
CP（K）
本文欄外の★印は，本版で改訂された主な箇所を示しています。
µPD78P048A
オーダ情報
オーダ名称 μ PD78P048AGF-3B9
μ PD78P048AGF-3B9-A
パッケージ 80 ピン・プラスチック QFP（14x20）
〃
備考 オーダ名称の末尾「-A」の製品は，鉛フリー製品です。
2
データ・シート U10611JJ2V1DS
内部ROM
ワン・タイム PROM
〃
µPD78P048A
78K/0シリーズの展開
78K/0シリーズの製品展開を次に示します。枠内はサブシリーズ名称です。
量産中の製品
開発中の製品
Ｙサブシリーズは，I2Cバス対応の製品です。
制御用
100ピン
μPD78075B
μPD78075BY
μPD78078のEMIノイズ低減製品
100ピン
μPD78078
μPD78078Y
μPD78054にタイマを追加し，外部インタフェース機能を強化
100ピン
μPD78070A
μPD78070AY
μPD78078のROMレス製品
100ピン
μPD780018注 μPD780018Y
μPD78078のシリアルI/Oを強化し，機能を限定
80ピン
μPD780058
μPD780058Y注
80ピン
μPD78058F
μPD78058FY
μPD78054のEMIノイズ低減製品
80ピン
μPD78054
μPD78054Y
μPD78014にUART, D/Aを追加し，I/Oを強化
64ピン
μPD780034
μPD780034Y
μPD780024のA/Dを強化
64ピン
μPD780024
μPD780024Y
μPD78018FのシリアルI/Oを強化。EMIノイズ低減製品
64ピン
μPD78014H
64ピン
μPD78018F
μPD78018FY
μPD78014の低電圧（1.8 V）動作製品。ROM, RAMバリエーション強化
64ピン
μPD78014
μPD78014Y
μPD78002にA/D, 16ビット・タイマを追加
64ピン
μPD780001
64ピン
μPD78002
μPD78054のシリアルI/Oを強化。EMIノイズ低減製品
μPD78018FのEMIノイズ低減製品
μPD78002にA/Dを追加
μPD78002Y
42/44ピン μPD78083
制御用基本サブシリーズ
UART内蔵，低電圧（1.8 V）動作可能
インバータ制御用
64ピン
μPD780964
μPD780924のA/Dを強化
64ピン
μPD780924
インバータ制御用回路とUARTを内蔵。EMIノイズ低減製品
78K/0
シリーズ
FIP駆動用
100ピン
μPD780208
μPD78044FのI/O, FIP C/Dを強化。表示出力合計：53本
100ピン
μPD780228
μPD78044HのI/O, FIP C/Dを強化。表示出力合計：48本
80ピン
μPD78044H
μPD78044FにN-chオープン・ドレーン入出力追加。表示出力合計：34本
80ピン
μPD78044F
FIP駆動用基本サブシリーズ。表示出力合計：34本
LCD駆動用
μPD78064のSIOを強化。ROM, RAM拡張
100ピン
μPD780308
100ピン
μPD78064B
100ピン
μPD78064
80ピン
μPD78098B
μPD78098のEMIノイズ低減製品
80ピン
μPD78098
μPD78054にIEBusコントローラを追加
80ピン
μPD780973
μPD780805の自動車メータ駆動用コントローラ／ドライバを汎用化
100ピン
μPD780805
自動車メータ駆動用コントローラ／ドライバ内蔵
μPD780308Y
μPD78064のEMIノイズ低減製品
μPD78064Y
LCD駆動用基本サブシリーズ。UART内蔵
IEBus®対応
メータ制御用
LV用
64ピン
μPD78P0914
PWM出力，LVディジタル・コード・デコーダ，Hsyncカウンタ内蔵
注 計画中
データ・シート
U10611JJ2V1DS
3
µPD78P048A
各サブシリーズ間の主な機能の違いを次に示します。
機能 ROM容量
サブシリーズ名
制御用
μPD78075B
32 K-40 K
μPD78078
48 K-60 K
μPD78070A
−
μPD780018
48 K-60 K
μPD780058
24 K-60 K
μPD78058F
48 K-60 K
μPD78054
16 K-60 K
μPD780034
8 K-32 K
タイマ
8-bit 10-bit 8-bit
8-bit 16-bit 時計
WDT
A/D
A/D
D/A
4ch
1ch
8ch
−
2ch
1ch
1ch
2ch
3ch（UART：1ch）
8 K-60 K
μPD78014
8 K-32 K
μPD780001
8K
μPD78002
8 K-16 K
8 K-32 K
外部
MIN.値 拡張
88本
1.8 V
61本
2.7 V
2ch（時分割３線：1ch）
88本
2ch
3ch（時分割UART：1ch）
68本
1.8 V
3ch（UART：1ch）
69本
2.7 V
−
8ch
8ch
−
−
3ch（UART：1ch,
○
51本
1.8 V
時分割３線：1ch）
2ch
53本
2.7 V
−
μPD78083
3ch
注
−
−
−
8ch
−
μPD780924
FIP
μPD780208
32 K-60 K
2ch
1ch
1ch
駆動用
μPD780228
48 K-60 K
3ch
−
−
μPD78044H 32 K-48 K
2ch
1ch
1ch
μPD78044F
16 K-40 K
LCD
μPD780308
48 K-60 K
駆動用
μPD78064B
32 K
μPD78064
16 K-32 K
IEBus
μPD78098B
40 K-60 K
対応
μPD78098
32 K-60 K
メータ
μPD780973
24 K-32 K 3ch
制御用
μPD780805
40 K-60 K 2ch
LV用
μPD78P0914
32 K
1ch
1ch
制御用
1ch
1ch
−
8ch
8ch
−
8ch
−
39本
−
53本
○
1ch（UART：1ch）
33本
1.8 V
−
−
2ch（UART：2ch）
47本
2.7 V
○
−
2ch
74本
2.7 V
−
1ch
72本
4.5 V
68本
2.7 V
57本
2.0 V
−
2ch
2ch
1ch
1ch
1ch
8ch
−
−
3ch（時分割UART：1ch）
2ch（UART：1ch）
2ch
6ch
1ch
1ch
1ch
1ch
8ch
−
2ch
3ch（UART：1ch）
69本
2.7 V
○
1ch
1ch
5ch
−
−
2ch（UART：1ch）
56本
4.5 V
−
8ch
−
−
1ch
8ch
39本 2.7 V
−
注 10ビット・タイマ：１チャネル
4
インタフェース
VDD
−
μPD78014H
μPD78018F
I/O
2.0 V
μPD780024
インバータ μPD780964
シリアル・
データ・シート U10611JJ2V1DS
−
2ch
54本
4.5 V
○
µPD78P048A
機能概要
機 能
項 目
内部メモリ
注１
PROM
60 Kバイト
高速RAM
1024バイト注１
拡張RAM
1024バイト注２
バッファRAM
64バイト
FIP表示用RAM
48バイト
汎用レジスタ
８ビット×32レジスタ（８ビット×８レジスタ×４バンク）
最小命令実行時間
命令実行時間の可変機能内蔵
メイン・システム・クロック選択時 0.4μs/0.8μs/1.6μs/3.2μs/6.4μs（5.0 MHz動作時）
サブシステム・クロック選択時 122μs（32.768 kHz動作時）
・乗除算（８ビット×８ビット，16ビット÷８ビット）
命令セット
・ビット操作（セット，リセット，テスト，ブール演算）
I/Oポート
合計
（FIP兼用端子を含む）
：68本
・CMOS入力
：２本
・CMOS入出力
：27本
・N-chオープン・ドレーン入出力 ：５本
・P-chオープン・ドレーン入出力 ：16本
・P-chオープン・ドレーン出力
FIPコントローラ／ドライバ
A/Dコンバータ
表示出力合計
：18本
：34本
・セグメント数
：9-24本
・ディジット数
：2-16本
・８ビット分解能×８チャネル
・電源電圧：AVDD = 4.0∼6.0 V
シリアル・インタフェース
・３線式シリアルI/O／SBI／２線式シリアルI/O
：１チャネル
・３線式シリアルI/Oモード（最大64バイト自動送受信機能内蔵）
：１チャネル
・16ビット・タイマ／イベント・カウンタ ：１チャネル
タイマ
・８ビット・タイマ／イベント・カウンタ ：２チャネル
・時計用タイマ
：１チャネル
・ウォッチドッグ・タイマ
：１チャネル
・６ビット・アップ／ダウン・カウンタ
：１チャネル
タイマ出力
３本（14ビットPWM出力可能：１本）
クロック出力
19.5 kHz, 39.1 kHz, 78.1 kHz, 156 kHz, 313 kHz, 625 kHz
（メイン・システム・クロック：5.0 MHz動作時）
32.768 kHz（サブシステム・クロック：32.768 kHz動作時）
1.2 kHz, 2.4 kHz, 4.9 kHz（メイン・システム・クロック：5.0 MHz動作時）
ブザー出力
ベクタ
マスカブル
内部：10，外部：４
割り込み
ノンマスカブル
内部：１
要因
ソフトウエア
１
テスト入力
内部：１本
電源電圧
VDD = 2.7 ∼ 6.0 V
パッケージ
80ピン・プラスチックQFP（14x20）
注１．メモリ・サイズ切り替えレジスタ（IMS）により，内部PROM，内部高速RAM容量の変更可能。
２．内部拡張RAMサイズ切り替えレジスタ（IXS）により，内部拡張RAM容量の変更可能。
データ・シート
U10611JJ2V1DS
5
µPD78P048A
端子接続図（Top View）
P94/FIP6
1
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65
64
P114/FIP22
P93/FIP5
2
63
P115/FIP23
P92/FIP4
3
62
P116/FIP24
P91/FIP3
4
61
P117/FIP25
P90/FIP2
5
60
P120/FIP26
P81/FIP1
6
59
P121/FIP27
P80/FIP0
7
58
P122/FIP28
VDD
8
57
P123/FIP29
P27/SCK0
9
56
P124/FIP30
P26/SO0/SB1
10
55
P125/FIP31
P25/SI0/SB0
11
54
P126/FIP32
P24/BUSY
12
53
P127/FIP33
P00/INTP0/TI0
46
P01/INTP1
AVSS
20
45
P02/INTP2
P17/ANI7
21
44
P03/INTP3/CI0
P16/ANI6
22
43
P30/TO0
P15/ANI5
23
42
P31/TO1
P14/ANI4
41
24
25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
P32/TO2
２．AVDD端子はVDDに接続してください。
３．AVSS端子はVSSに接続してください。
データ・シート U10611JJ2V1DS
P33/TI1
47
19
P34/TI2
18
P73
P35/PCL
P74
P36/BUZ
VPP
X2
48
P37
17
X1
P72
RESET
VSS
P71
49
XT2
50
16
P04/XT1
15
P20/SI1
AVDD
P21/SO1
AVREF
P70
P10/ANI0
VDD
51
P11/ANI1
52
14
P12/ANI2
13
P13/ANI3
P23/STB
P22/SCK1
注意１．VPP端子はVSSに直接接続してください。
6
P113/FIP21
P112/FIP20
P111/FIP19
P110/FIP18
P107/FIP17
P106/FIP16
VLOAD
P105/FIP15
P104/FIP14
P103/FIP13
P102/FIP12
P101/FIP11
P100/FIP10
P97/FIP9
P96/FIP8
P95/FIP7
（１）通常動作モード
µPD78P048A
P00-P04
：Port0
SCK0, SCK1 ：Serial Clock
P10-P17
：Port1
PCL
：Programmable Clock
P20-P27
：Port2
BUZ
：Buzzer Clock
P30-P37
：Port3
STB
：Strobe
P70-P74
：Port7
BUSY
：Busy
P80, P81
：Port8
FIP0-FIP33 ：Fluorescent Indicator Panel
P90-P97
：Port9
VLOAD
：Negative Power Supply
P100-P107
：Port10
X1, X2
：Crystal（Main System Clock）
P110-P117
：Port11
XT1, XT2
：Crystal（Subsystem Clock）
P120-P127
：Port12
RESET
：Reset
INTP0-INTP3：Interrupt from Peripherals
ANI0-ANI7
：Analog Input
TI0-TI2
：Timer Input
AVDD
：Analog Power Supply
TO0-TO2
：Timer Output
AVSS
：Analog Ground
CI0
：Clock Input
AVREF
：Analog Reference Voltage
SB0, SB1
：Serial Bus
VDD
：Power Supply
SI0, SI1
：Serial Input
VPP
：Programming Power Supply
SO0, SO1
：Serial Output
VSS
：Ground
データ・シート
U10611JJ2V1DS
7
µPD78P048A
A11
A10
A16
A8
（L）
VSS
（L）
（２）PROMプログラミング・モード
59
7
58
VDD
8
57
A7
9
56
A6
10
55
A5
11
54
A4
12
53
A3
13
52
A2
14
51
A1
15
50
A0
16
49
RESET
17
48
18
47
A9
19
46
20
45
（L）
PGM
21
44
22
43
（L）
D0
CE
23
42
D1
OE
41
24
25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
D2
VSS
（L）
（L）
（L）
VDD
（L）
VPP
D3
（L）
D4
6
D5
60
D6
A15
5
D7
61
Open
A14
4
（L）
VSS
（L）
62
（L）
A13
3
Open
63
VSS
A12
2
VDD
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65
64
1
注意１．（L） ：個別にプルダウン抵抗を介してVSSに接続してください。
２．VSS
：グランドに接続してください。
３．RESET ：ロウ・レベルにしてください。
４．Open ：何も接続しないでください。
8
A0-A16 ：Address Bus
RESET ：Reset
D0-D7 ：Data Bus
VDD
：Power Supply
CE
：Chip Enable
VPP
：Programming Power Supply
OE
：Output Enable
VSS
：Ground
PGM
：Program
データ・シート U10611JJ2V1DS
µPD78P048A
ブロック図
TO0/P30
TI0/INTP0/P00
16-bit TIMER/
EVENT COUNTER
TO1/P31
TI1/P33
8-bit TIMER/
EVENT COUNTER1
TO2/P32
TI2/P34
8-bit TIMER/
EVENT COUNTER2
PORT0
P00
P01-P03
P04
PORT1
P10-P17
PORT2
P20-P27
PORT3
P30-P37
PORT7
P70-P74
PORT8
P80, P81
PORT9
P90-P97
PORT10
P100-P107
PORT11
P110-P117
PORT12
P120-P127
FIP
CONTROLLER/
DRIVER
FIP0-FIP33
WATCHDOG TIMER
WATCH TIMER
CI0/INTP3/P03
SERIAL
INTERFACE0
SI1/P20
SO1/P21
SCK1/P22
STB/P23
BUSY/P24
SERIAL
INTERFACE1
INTP0/TI0/P00INTP3/CI0/P03
BUZ/P36
PROM
6-bit UP/DOWN
COUNTER
SI0/SB0/P25
SO0/SB1/P26
SCK0/P27
ANI0/P10ANI7/P17
AVDD
AVSS
AVREF
78K/0
CPU CORE
RAM
A/D CONVERTER
INTERRUPT
CONTROL
VLOAD
RESET
BUZZER OUTPUT
X1
PCL/P35
SYSTEM
CONTROL
CLOCK OUTPUT
CONTROL
VDD
データ・シート
VSS
VPP
U10611JJ2V1DS
X2
XT1/P04
XT2
9
µPD78P048A
目 次
１．μPD78P048AとマスクROM製品の違い … 11
２．端子機能一覧 … 12
２.１ 通常動作モード時の端子 … 12
２.２ PROMプログラミング・モード時の端子 … 15
２.３ 端子の入出力回路と未使用端子の処理 … 16
３．メモリ・サイズ切り替えレジスタ（IMS） … 19
４．内部拡張RAMサイズ切り替えレジスタ（IXS） … 20
５．PROMプログラミング … 21
５.１ 動作モード … 21
５.２ PROM書き込みの手順 … 23
５.３ PROM読み出しの手順 … 27
６．ワン・タイムPROM製品のスクリーニングについて … 28
７．電気的特性 … 29
８．特性曲線（参考値） … 56
９．外 形 図 … 61
10．半田付け推奨条件 … 62
付録Ａ．開発ツール … 63
付録Ｂ．関連資料 … 67
10
データ・シート U10611JJ2V1DS
µPD78P048A
１．μPD78P048AとマスクROM製品の違い
μPD78P048Aは，一度だけ書き込み可能なワン・タイムPROMまたはプログラムの書き込み，消去，再書き込みが
可能なEPROMを内蔵した製品です。
メモリ・サイズ切り替えレジスタ（IMS），内部拡張RAMサイズ切り替えレジスタ（IXS）の設定により，PROM仕
様，マスク・オプション以外の機能をマスクROM製品と同一にすることができます。
表１−１にμPD78P048AとマスクROM製品（μPD78042F, 78043F, 78044F, 78045F）の違いを示します。
表１−１ μPD78P048AとマスクROM製品の違い
μPD78P048A
項 目
マスクROM製品
内部ROM構造
ワン・タイムPROM/EPROM
マスクROM
内部ROM容量
60 Kバイト
μPD78042F：16 Kバイト
μPD78043F：24 Kバイト
μPD78044F：32 Kバイト
μPD78045F：40 Kバイト
1024バイト
内部高速RAM容量
μPD78042F：512バイト
μPD78043F：512バイト
μPD78044F：1024バイト
μPD78045F：1024バイト
注１
可
不可
可注２
不可
IC端子
なし
あり
VPP端子
あり
なし
P30-P37, P106, P107, P110-P117, P120-P127端子
なし
あり
なし
あり
メモリ・サイズ切り替えレジスタ（IMS）による内
部ROM，内部高速RAM容量の変更
内部拡張RAMサイズ切り替えレジスタ（IXS）によ
る内部拡張RAM容量の変更
のプルダウン抵抗内蔵マスク・オプション
P70-P74端子のプルアップ抵抗内蔵マスク・オプシ
ョン
電気的特性
個別の製品のデータ・シートを参照してください。
注１．RESET入力により，内部PROM容量は60 Kバイト，内部高速RAM容量は1024バイトとなります。
２．RESET入力により，内部拡張RAM容量は1024バイトとなります。
注意 PROM製品とマスクROM製品では，ノイズ耐量やノイズ輻射が異なります。試作から量産の過程でPROM製品
からマスクROM製品への置き換えを検討される場合は，マスクROM製品のCS製品（ES製品でなく）で十分な
評価を行ってください。
データ・シート
U10611JJ2V1DS
11
µPD78P048A
２．端子機能一覧
２.１ 通常動作モード時の端子
（１）ポート端子（1/2）
端子名称
入出力
機 能
リセット時
兼用端子
P00
入 力
ポート０。
入力専用。
入 力
INTP0/TI0
P01
入出力
５ビット入出力ポート。
１ビット単位で入力／出力の指定可能。
入 力
INTP1
P02
P03
P04
注１
P10-P17
入 力
入出力
入力ポートとして使用する場合，ソフトウエ
INTP2
アにより，内蔵プルアップ抵抗を使用可能。
INTP3/CI0
入力専用。
ポート１。
入 力
XT1
入 力
ANI0-ANI7
入 力
SI1
８ビット入出力ポート。
１ビット単位で入力／出力の指定可能。
入力ポートとして使用する場合，ソフトウエアにより，内蔵プルアップ抵
抗を使用可能。注２
P20
入出力
ポート２。
P21
８ビット入出力ポート。
SO1
P22
１ビット単位で入力／出力の指定可能。
SCK1
P23
入力ポートとして使用する場合，ソフトウエアにより，内蔵プルアップ抵
STB
P24
抗を使用可能。
BUSY
P25
SI0/SB0
P26
SO0/SB1
P27
SCK0
P30
入出力
入 力
ポート３。
TO0
P31
８ビット入出力ポート。
TO1
P32
１ビット単位で入力／出力の指定可能。
TO2
P33
LEDを直接駆動可能。
TI1
P34
入力ポートとして使用する場合，ソフトウエアにより，内蔵プルアップ抵
TI2
P35
抗を使用可能。
PCL
P36
BUZ
−
P37
注１．P04/XT1端子を入力ポートとして使用するときは，プロセッサ・クロック・コントロール・レジスタ（PCC）
のビット６（FRC）を１に設定してください（サブシステム・クロック発振回路の内蔵フィードバック抵抗を
使用しないでください）。
２．P10/ANI0-P17/ANI7端子をA/Dコンバータのアナログ入力として使用するとき，ポート１を入力モードにしてく
ださい。なお，内蔵プルアップ抵抗は自動的に使用されなくなります。
12
データ・シート U10611JJ2V1DS
µPD78P048A
（１） ポート端子（2/2）
端子名称
P70-P74
入出力
入出力
機 能
ポート７。
リセット時
入 力
兼用端子
−
N-chオープン・ドレーン５ビット入出力ポート。
LEDを直接駆動可能。
１ビット単位で入力／出力の指定可能。
P80, P81
出 力
ポート８。
出 力
FIP0, FIP1
出 力
FIP2-FIP9
出 力
FIP10-FIP17
入 力
FIP18-FIP25
入 力
FIP26-FIP33
P-chオープン・ドレーン２ビット高耐圧出力ポート。
LEDを直接駆動可能。
プルダウン抵抗内蔵（VLOADに接続）。
P90-P97
出 力
ポート９。
P-chオープン・ドレーン８ビット高耐圧出力ポート。
LEDを直接駆動可能。
プルダウン抵抗内蔵（VLOADに接続）。
P100-P107
出 力
ポート10。
P-chオープン・ドレーン８ビット高耐圧出力ポート。
LEDを直接駆動可能。
P100-P105は，プルダウン抵抗内蔵（VLOADに接続）。
P110-P117
入出力
ポート11。
P-chオープン・ドレーン８ビット高耐圧入出力ポート。
LEDを直接駆動可能。
１ビット単位で入力／出力の指定可能。
P120-P127
入出力
ポート12。
P-chオープン・ドレーン８ビット高耐圧入出力ポート。
LEDを直接駆動可能。
１ビット単位で入力／出力の指定可能。
データ・シート
U10611JJ2V1DS
13
µPD78P048A
（２）ポート以外の端子（1/2）
端子名称
入出力
機 能
リセット時
兼用端子
有効エッジ（立ち上がりエッジ，立ち下がりエッジ，立ち上がりおよび立 入 力
P00/TI0
INTP1
ち下がりの両エッジ）指定可能。
P01
INTP2
外部割り込み要求入力。
P02
INTP3
立ち下がりエッジ検出外部割り込み要求入力。
入 力
P03/CI0
シリアル・インタフェースのシリアル・データ入力。
入 力
P25/SB0
INTP0
SI0
入 力
入 力
SI1
SO0
P20
出 力
シリアル・インタフェースのシリアル・データ出力。
入 力
SO1
SB0
P21
入出力
シリアル・インタフェースのシリアル・データ入力／出力。
入 力
P25/SI0
P26/SO0
SB1
SCK0
P26/SB1
入出力
シリアル・インタフェースのシリアル・クロック入力／出力。
入 力
P27
P22
SCK1
STB
出 力
シリアル・インタフェース自動送受信用ストローブ出力。
入 力
P23
BUSY
入 力
シリアル・インタフェース自動送受信用ビジィ入力。
入 力
P24
TI0
入 力
16ビット・タイマ（TM0）への外部カウント・クロック入力。
入 力
P00/INTP0
TI1
８ビット・タイマ（TM1）への外部カウント・クロック入力。
P33
TI2
８ビット・タイマ（TM2）への外部カウント・クロック入力。
P34
TO0
出 力
16ビット・タイマ（TM0）出力（14ビットPWM出力と兼用）。
入 力
P30
TO1
８ビット・タイマ（TM1）出力。
P31
TO2
８ビット・タイマ（TM2）出力。
P32
入 力
CI0
入 力
６ビット・アップ／ダウン・カウンタのクロック入力
PCL
出 力
クロック出力（メイン・システム・クロック，サブシステム・クロックの 入 力
P03/INTP3
P35
トリミング用）。
BUZ
出 力
ブザー出力。
入 力
P36
FIP0, FIP1
出 力
FIPコントローラ／ドライバのディジット出力用高耐圧大電流出力。
出 力
P80, P81
P90-P97
FIP2-FIP9
FIP10-FIP15
出 力
FIPコントローラ／ドライバのディジット／セグメント出力用高耐圧大電流 出 力
P100-P105
出力。
FIP16, FIP17
出 力
FIPコントローラ／ドライバのセグメント出力用高耐圧出力。
FIP18-FIP25
出 力
P106, P107
入 力
P110-P117
P120-P127
FIP26-FIP33
VLOAD
−
FIPコントローラ／ドライバのプルダウン抵抗接続。
−
入 力
−
P10-P17
ANI0-ANI7
入 力
A/Dコンバータのアナログ入力。
AVREF
入 力
A/Dコンバータの基準電圧入力。
−
−
AVSS
−
A/Dコンバータのグランド電位。VSSに接続。
−
−
AVDD
−
A/Dコンバータのアナログ電源。VDDに接続。
−
−
14
データ・シート U10611JJ2V1DS
µPD78P048A
（２）ポート以外の端子（2/2）
端子名称
入出力
機 能
リセット時
兼用端子
RESET
入 力
システム・リセット入力。
−
−
X1
入 力
メイン・システム・クロック発振用クリスタル接続。
−
−
−
−
X2
XT1
−
入 力
XT2
−
VDD
−
VPP
VSS
サブシステム・クロック発振用クリスタル接続。
入 力
P04
−
−
正電源。
−
−
−
VSSに直接接続。
−
−
−
グランド電位。
−
−
２.２ PROMプログラミング・モード時の端子
端子名称
RESET
機 能
入出力
入 力
PROMプログラミング・モード設定。
VPP端子に＋５Vまたは＋12.5 V，RESET端子にロウ・レベルを印加すると，PROMプログラミング・
モードになります。
VPP
入 力
PROMプログラミング・モード設定およびプログラム書き込み／ベリファイ時の高電圧印加。
A0-A16
入 力
アドレス・バス。
D0-D7
入出力
データ・バス。
CE
入 力
PROMイネーブル入力／プログラム・パルス入力。
OE
入 力
PROMへのリード・ストローブ入力。
PGM
入 力
PROMプログラミング・モード時のプログラム／プログラム・インヒビット入力。
VDD
−
正電源。
VSS
−
グランド電位。
データ・シート
U10611JJ2V1DS
15
µPD78P048A
２.３ 端子の入出力回路と未使用端子の処理
各端子の入出力回路タイプと，未使用端子の処理を表２−１に示します。
また，各タイプの入出力回路の構成は，図２−１を参照してください。
表２−１ 各端子の入出力回路タイプ
端 子 名
入出力回路タイプ
入出力
未使用時の推奨接続方法
P00/TI0/INTP0
２
入力
VSSに接続
P01/INTP1
8-A
入出力
個別に抵抗を介して，VSSに接続
P04/XT1
16
入力
VDDまたはVSSに接続
P10/ANI0-P17/ANI7
11
入出力
個別に抵抗を介して，VDDまたはVSSに接続
P20/SI1
8-A
P21/SO1
5-A
P22/SCK1
8-A
P23/STB
5-A
P24/BUSY
8-A
P25/SI0/SB0
10-A
出力
オープン
入出力
個別に抵抗を介して，VDDまたはVSSに接続
P02/INTP2
P03/INTP3/CI0
P26/SO0/SB1
P27/SCK0
P30/TO0
5-A
P31/TO1
P32/TO2
P33/TI1
8-A
P34/TI2
P35/PCL
5-A
P36/BUZ
P37
P70-P74
P80/FIP0, P81/FIP1
13-D
14
P90/FIP2-P97/FIP9
P100/FIP10-P105/FIP15
P106/FIP16, P107/FIP17
14-B
P110/FIP18-P117/FIP25
15-B
P120/FIP26-P127/FIP33
RESET
２
XT2
16
AVREF
−
−
入力
−
オープン
VSSに接続
AVDD
VDDに接続
AVSS
VSSに接続
VLOAD
VPP
16
VSSに直接接続
データ・シート U10611JJ2V1DS
µPD78P048A
図２−１ 端子の入出力回路一覧（1/2）
タイプ2
タイプ10-A
VDD
pullup
enable
P-ch
VDD
IN
data
P-ch
IN/OUT
ヒステリシス特性を有するシュミット・トリガ入力となって
open drain
output disable
N-ch
います。
タイプ5-A
pullup
enable
pullup
enable
P-ch
VDD
P-ch
IN/OUT
P-ch
IN/OUT
output
disable
P-ch
data
VDD
data
VDD
タイプ11
VDD
output
disable
コンパレータ
N-ch
P-ch
+
N-ch
–
N-ch
VREF（スレッシュホールド電圧）
input
enable
input
enable
タイプ8-A
タイプ13-D
VDD
IN/OUT
pullup
enable
data
output disable
P-ch
N-ch
VDD
data
VDD
P-ch
IN/OUT
output
disable
RD
N-ch
P-ch
中耐圧入力バッファ
データ・シート
U10611JJ2V1DS
17
µPD78P048A
図２−１ 端子の入出力回路一覧（2/2）
タイプ14
タイプ15-B
VDD
VDD
VDD
VDD
P-ch
P-ch
data
P-ch
IN/OUT
N-ch
OUT
data
P-ch
N-ch
VLOAD
RD
タイプ14-B
N-ch
タイプ16
VDD
P-ch
feedback
cut-off
VDD
P-ch
P-ch
OUT
data
N-ch
XT1
18
データ・シート U10611JJ2V1DS
XT2
µPD78P048A
３．メモリ・サイズ切り替えレジスタ（IMS）
ソフトウエアにより内部メモリの一部を使用しないようにするためのレジスタです。メモリ・サイズ切り替えレジ
スタ（IMS）を設定することにより，内部メモリの異なるマスクROM製品と同一のメモリ・マッピングにすることが
できます。
IMSは，８ビット・メモリ操作命令で設定します。
RESET入力により，CFHになります。
図３−１ メモリ・サイズ切り替えレジスタのフォーマット
略号
IMS
7
6
5
RAM2 RAM1 RAM0
4
0
3
2
1
0
アドレス
リセット時
R/W
ＣＦＨ
R/W
ROM3 ROM2 ROM1 ROM0 ＦＦＦ０Ｈ
ROM3 ROM2 ROM1 ROM0 内部ROM容量の選択
0
1
0
0
16 Kバイト
０
１
１
０
24 Kバイト
１
０
０
０
32 Kバイト
1
0
1
0
40 Kバイト
1
1
1
1
60 Kバイト
上記以外
設定禁止
RAM2 RAM1 RAM0 内部RAM容量の選択
０
１
０
512バイト
1
1
0
1024バイト
上記以外
設定禁止
マスクROM製品と同一のメモリ・マップにするIMSの設定値を表３−１に示します。
表３−１ メモリ・サイズ切り替えレジスタの設定値
対象のマスクROM製品
IMSの設定値
μPD78042F
44H
μPD78043F
46H
μPD78044F
C8H
μPD78045F
CAH
データ・シート
U10611JJ2V1DS
19
µPD78P048A
４．内部拡張RAMサイズ切り替えレジスタ（IXS）
μPD78P048Aは，内部拡張RAMサイズ切り替えレジスタ（IXS）を設定することにより，内部拡張RAMの異なるマ
スクROM製品と同一のメモリ・マッピングにすることができます。
IXSは，８ビット・メモリ操作命令で設定します。
RESET入力により，0AHになります。
図４−１ 内部拡張RAMサイズ切り替えレジスタのフォーマット
略号
7
6
5
4
IXS
0
0
0
0
3
2
1
0
IXRAM3 IXRAM2 IXRAM1 IXRAM0
アドレス
リセット時
R/W
ＦＦＦ４Ｈ
０ＡＨ
W
IXRAM3 IXRAM2 IXRAM1 IXRAM0 内部拡張RAM容量の選択
1
0
1
0
1024バイト
1
1
0
0
内部拡張RAMなし
上記以外
マスクROM製品と同一のメモリ・マップにするIXSの設定値を表４−１に示します。
表４−１ 内部拡張RAMサイズ切り替えレジスタの設定値
対象のマスクROM製品
μPD78042F
IXSの設定値
0CH
μPD78043F
μPD78044F
μPD78045F
20
データ・シート U10611JJ2V1DS
設定禁止
µPD78P048A
５．PROMプログラミング
μPD78P048Aは，プログラム・メモリとして60 Kバイト構成のPROMを内蔵しています。プログラミングをすると
きは，VPP端子，RESET端子でPROMプログラミング・モードに設定します。その他，使用しない端子の処理は，端子
接続図 （２）PROMプログラミング・モードを参照してください。
注意 プログラム書き込みは，0000H-EFFFH番地の範囲で行ってください（最終アドレスEFFFH番地を指定して
ください）。書き込みアドレスを指定できないPROMプログラマでは書き込みできません。
５.１ 動作モード
VPP端子に＋５Vまたは＋12.5 V，RESET端子にロウ・レベルを印加すると，PROMプログラミング・モードになり
ます。このモードはCE端子，OE端子，PGM端子の設定により，表５−１のような動作モードになります。
また，読み出しモードに設定することにより，PROMの内容を読み出すことができます。
表５−１ PROMプログラミングの動作モード
端子
RESET
VPP
VDD
CE
OE
PGM
L
＋12.5 V
＋6.5 V
H
L
H
データ入力
ページ書き込み
H
H
L
ハイ・インピーダンス
バイト書き込み
L
H
L
データ入力
プログラム・ベリファイ
L
L
H
データ出力
プログラム・インヒビット
×
H
H
ハイ・インピーダンス
×
L
L
L
L
H
データ出力
出力ディスエーブル
L
H
×
ハイ・インピーダンス
スタンバイ
H
×
×
ハイ・インピーダンス
D0-D7
動作モード
ページ・データ・ラッチ
読み出し
＋５V
＋５V
×：LまたはH
データ・シート
U10611JJ2V1DS
21
µPD78P048A
（１）読み出しモード
CE = L，OE = Lに設定することにより，読み出しモードになります。
（２）出力ディスエーブル・モード
OE = Hにすることにより，データ出力がハイ・インピーダンスになり出力ディスエーブル・モードになります。
したがって，データ・バスに複数のμPD78P048Aを接続した場合，OE端子を制御することで任意の１個のデ
バイスよりデータを読み出すことができます。
（３）スタンバイ・モード
CE = Hにすることによりスタンバイ・モードになります。
このモードでは，OEの状態に関係なくデータ出力がハイ・インピーダンスになります。
（４）ページ・データ・ラッチ・モード
ページ書き込みモードの初期にCE = H，PGM = H，OE = Lにすることにより，ページ・データ・ラッチ・モー
ドになります。
このモードでは，１ページ４バイトのデータが内部のアドレス／データ・ラッチ回路にラッチされます。
（５）ページ書き込みモード
ページ・データ・ラッチ・モードにより１ページ４バイトのアドレスとデータをラッチ後，CE = H，OE = Hの
状態でPGM端子に0.1 msのプログラム・パルス（アクティブ・ロウ）を印加することによりページ書き込みが実
行されます。その後，CE = L，OE = Lにすることにより，プログラム・ベリファイを行えます。
１回のプログラム・パルスでプログラムされない場合にはX回（X ≦ 10）の書き込みとベリファイを繰り返し実
行します。
（６）バイト書き込みモード
CE = L，OE = Hの状態でPGM端子に0.1 msのプログラム・パルス（アクティブ・ロウ）を印加することにより
バイト書き込みが実行されます。その後，OE = Lにすることにより，プログラム・ベリファイが行えます。
１回のプログラム・パルスでプログラムされない場合にはX回（X ≦ 10）の書き込みとベリファイを繰り返し実
行します。
（７）プログラム・ベリファイ・モード
CE = L，PGM = H，OE = Lにすることにより，プログラム・ベリファイ・モードになります。
書き込みを行ったのち，正しく書き込まれたかどうかこのモードで確認してください。
（８）プログラム・インヒビット・モード
プログラム・インヒビット・モードは，複数のμPD78P048AのOE端子，VPP端子，D0-D7端子がパラレルに接
続されている状態でその中の１個のデバイスに書き込みを行う場合に使用します。
書き込みを行う場合に，上記ページ書き込みモードあるいはバイト書き込みモードを使用します。このとき，
PGM端子をハイ・レベルにしたデバイスには書き込みが行われません。
22
データ・シート U10611JJ2V1DS
µPD78P048A
５.２ PROM書き込みの手順
図５−１ ページ・プログラム・モード・フローチャート
スタート
アドレス = G
VDD = 6.5 V, VPP = 12.5 V
X=0
ラッチ
アドレス = アドレス＋１
ラッチ
アドレス = アドレス＋１
ラッチ
アドレス = アドレス＋１
アドレス = アドレス＋１
ラッチ
X = X＋１
No
X = 10?
0.1 msのプログラム・パルス
Yes
Fail
ベリファイ
４バイト
Pass
No
アドレス = N?
Yes
VDD = 4.5∼5.5 V, VPP = VDD
Pass
全バイトの
ベリファイ
Fail
All Pass
書き込み終了
不良品
G = 開始アドレス
N = プログラムの最終アドレス
データ・シート
U10611JJ2V1DS
23
µPD78P048A
図５−２ ページ・プログラム・モード・タイミング
ページ・データ・ラッチ
ぺージ・プログラム
プログラム・ベリファイ
A2-A16
A0, A1
D0-D7
データ入力
データ出力
VPP
VPP
VDD
VDD＋1.5
VDD
VDD
VIH
CE
VIL
VIH
PGM
VIL
VIH
OE
VIL
24
データ・シート U10611JJ2V1DS
µPD78P048A
図５−３ バイト・プログラム・モード・フローチャート
スタート
アドレス = G
VDD = 6.5 V, VPP = 12.5 V
X=0
X = X＋１
No
X = 10?
0.1 msのプログラム・パルス
アドレス = アドレス＋１
Yes
Fail
ベリファイ
Pass
No
アドレス = N?
Yes
VDD = 4.5∼5.5 V, VPP = VDD
Pass
全バイトの
ベリファイ
Fail
All Pass
書き込み終了
不良品
G = 開始アドレス
N = プログラムの最終アドレス
データ・シート
U10611JJ2V1DS
25
µPD78P048A
図５−４ バイト・プログラム・モード・タイミング
プログラム
プログラム・ベリファイ
A0-A16
D0-D7
データ入力
データ出力
VPP
VPP
VDD
VDD＋1.5
VDD
VDD
VIH
CE
VIL
VIH
PGM
VIL
VIH
OE
VIL
注意１．VDDはVPPより前に印加し，VPPのあとから切断するようにしてください。
２．VPPはオーバシュートを含めて＋13.5 V以上にならないようにしてください。
３．VPPに＋12.5 Vが印加されている間に抜き差しした場合，信頼性上，悪影響を受ける可能性があります。
26
データ・シート U10611JJ2V1DS
µPD78P048A
５.３ PROM読み出しの手順
次に示す手順によって，PROMの内容を外部データ・バス（D0-D7）に読み出すことができます。
（１）RESET端子をロウ・レベルに固定，VPP端子に＋５Vを供給，その他，使用しない端子は端子接続図 （２）
PROMプログラミング・モードに示すように処理する。
（２）VDD，VPP端子に＋５Vを供給。
（３）読み出そうとするデータのアドレスをA0-A16端子に入力。
（４）リード・モード。
（５）データをD0-D7端子に出力。
上述の（２）-（５）のタイミングを図５−５に示します。
図５−５ PROMの読み出しタイミング
A0-A16
アドレス入力
CE（入力）
OE（入力）
Hi-Z
Hi-Z
D0-D7
データ出力
データ・シート
U10611JJ2V1DS
27
µPD78P048A
６．ワン・タイムPROM製品のスクリーニングについて
ワン・タイムPROM製品は，その構造上，当社にて完全な試験をして出荷することはできません。必要なデータを
書き込んだあと，下記の条件で高温保管後，PROMのベリファイを行うスクリーニングを実施することを推奨します。
28
保管温度
保管時間
125 ℃
24時間
データ・シート U10611JJ2V1DS
µPD78P048A
７．電気的特性
絶対最大定格（TA = 25 ℃）
項 目
電源電圧
略号
定 格
単位
− 0.3 ∼ ＋ 7.0
Ｖ
VDD − 40 ∼ VDD ＋ 0.3
Ｖ
− 0.3 ∼ ＋ 13.5
Ｖ
AVDD
− 0.3 ∼ VDD ＋ 0.3
Ｖ
AVREF
− 0.3 ∼ VDD ＋ 0.3
Ｖ
AVSS
− 0.3 ∼ ＋ 0.3
Ｖ
− 0.3 ∼ VDD ＋ 0.3
Ｖ
条 件
VDD
VLOAD
VPP
入力電圧
出力電圧
アナログ入力電圧
VI1
P00-P04, P10-P17, P20-P27, P30-P37, X1, X2, XT2, RESET
VI2
P70-P74
N-chオープン・ドレーン
− 0.3 ∼ ＋ 16
Ｖ
VI3
P110-P117, P120-P127
P-chオープン・ドレーン
VDD − 40 ∼ VDD ＋ 0.3
Ｖ
VO1
P01-P03, P10-P17, P20-P27, P30-P37
− 0.3 ∼ VDD ＋ 0.3
Ｖ
VO2
P70-P74
− 0.3∼＋ 16
Ｖ
VOD
P80, P81, P90-P97, P100-P107, P110-P117, P120-P127
VDD − 40 ∼ VDD ＋ 0.3
Ｖ
VAN
ANI0-ANI7
AVSS − 0.3 ∼ AVREF ＋ 0.3
Ｖ
P01-P03, P10-P17, P20-P27, P30-P37の１端子
− 10
mA
P01-P03, P10-P17, P20-P27, P30-P37の合計
− 30
mA
P80, P81, P90-P97, P100-P107, P110-P117, P120-P127の１端子
− 30
mA
P80, P81, P90-P97, P100-P107, P110-P117, P120-P127の合計
− 120
mA
ハイ・レベル出力電流 IOH
ロウ・レベル出力電流 IOL注１
アナログ入力端子
P01-P03, P10-P17, P20-P27, P30-P37,
ピーク値
30
mA
P70-P74の１端子
実 効 値
15
mA
P01-P03, P10-P17, P20-P27, P30-P37の合計
ピーク値
50
mA
実 効 値
20
mA
ピーク値
100
mA
実 効 値
60
mA
TA = − 40 ∼ ＋ 60 ℃
800
mW
TA = ＋ 85 ℃
600
mW
P70-P74の合計
全損失
注２
PT
動作周囲温度
TA
− 40 ∼ ＋ 85
℃
保存温度
Tstg
− 65 ∼ ＋ 150
℃
注意 各項目のうち１項目でも，また一瞬でも絶対最大定格を越えると，製品の品質を損なう恐れがあります。つま
り絶対最大定格とは，製品に物理的な損傷を与えかねない定格値です。必ずこの定格を越えない状態で製品を
ご使用ください。
備考 特に指定のないかぎり，兼用端子の特性はポート端子の特性と同じです。
注１．実効値は［実効値］=［ピーク値］×√デューティで計算してください。
データ・シート U10611JJ2V1DS
29
µPD78P048A
全損失PT〔mW〕
注２．許容全損失は温度によって異なります（下図参照）。
800
600
400
200
–40
0
+40
+80
温度〔℃〕
全損失の計算方法
μPD78P048Aの消費電力には次の３つがあります。この３つの消費電力の和が全損失PT以下となるように設計して
ください（定格の80 ％以下での使用を推奨いたします）。
① CPUの消費電力：VDD（MAX.）×IDD（MAX.）で計算される消費電力です。
② 出力端子の消費電力：表示出力端子に最大の電流を流した場合の消費電力です。
③ プルダウン抵抗の消費電力：表示出力端子に内蔵するプルダウン抵抗による消費電力です。
図９−１の表示例における全消費電力の計算方法を示します。
例 次のような条件を仮定します。
VDD =５V±10 ％，5.0 MHz発振
電源電流（IDD）= 21.6 mA
表示出力：11グリッド×10セグメント（カット幅：1/16）
グリッド端子には最大15 mA流れるものとします。
セグメント端子には最大３mA流れるものとします。
また，キー・スキャン・タイミングでは表示出力端子はオフしているものとします。
表示出力電圧：グリッド
セグメント
VOD = VDD−２V（２Vの電圧降下があるものとします。）
VOD = VDD−0.4 V（0.4 Vの電圧降下があるものとします。）
蛍光表示管の電圧（VLOAD）= −30 V
マスク・オプション・プルダウン抵抗 = 25 kΩ
以上のような条件を計算方法①∼③にあてはめ，全損失を計算します。
① CPUの消費電力 ：5.5 V×21.6 mA = 118.8 mW
30
データ・シート
U10611JJ2V1DS
µPD78P048A
② 出力端子の消費電力：
各グリッドの電流値合計 グリッド （VDD−VOD）× ×ディジット幅（１−カット幅）=
グリッド数＋１
15 mA × 11グリッド １ ２V × ×（１−
）= 25.8 mW
11グリッド＋１ 16
点灯ドットのセグメント電流値合計 =
セグメント （VDD−VOD）×
グリッド数＋１
３mA × 31ドット
0.4 V × = 3.1 mW
11グリッド＋１
③ プルダウン抵抗の消費電力：
（VOD−VLOAD）2 グリッド
プルダウン抵抗値 グリッド数 ×
グリッド数＋１
× ディジット幅 =
（5.5 V−２V−（−30 V）
）2
11グリッド １
×
× （１−
） = 38.6 mW
25 kΩ 11グリッド＋１
16
セグメント
（VOD−VLOAD）2
プルダウン抵抗値 （5.5 V−0.4 V−（−30 V）
）2
25 kΩ
×
×
点灯ドット数
=
グリッド数＋１
31ドット
11グリッド＋１
= 127.3 mW
全消費電力= ①＋②＋③ = 118.8＋25.8＋3.1＋38.6＋127.3 = 313.6 mW
この例では，全消費電力が前頁のグラフに示す許容全損失の定格を越えないので，消費電力は問題ありません。
全消費電力が許容全損失の定格を越えた場合には，消費電力を下げる必要があります。消費電力を下げるには，内
蔵するプルダウン抵抗の本数を少なくします。
データ・シート U10611JJ2V1DS
31
32
図９−１ 10セグメント-11桁の表示例
表示データ・メモリ
FA7AH FA79H FA78H FA77H FA76H FA75H FA74H FA73H FA72H FA71H FA70H
FA6AH FA69H FA68H FA67H FA66H FA65H FA64H FA63H FA62H FA61H FA60H
データ・シート
U10611JJ2V1DS
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0
a
b
c
d
e
f
g
h
i
0
0
0
0
0
1
0
0
1
0
0
ビット７
0
1
1
0
1
0
0
1
1
0
0
ビット６
0
1
1
0
1
1
0
1
1
0
1
ビット５
0
0
0
0
0
1
0
0
1
1
0
ビット４
0
0
0
0
0
0
0
0
0
1
1
ビット３
0
0
0
0
1
1
0
0
0
0
1
ビット２
0
0
0
0
1
1
0
0
1
1
1
ビット１
0
0
0
0
0
0
1
0
0
0
0
ビット０
1
0
1
0
0
0
0
0
0
0
0
ビット７
0
0
0
1
0
0
0
0
0
0
0
ビット６
T10
T9
T8
T7
T6
T5
T4
T3
T2
T1
T0
SUN
MON
TUE
WED
THU
FRI




 FA7×H




 FA6×H
j
AM i
PM j
0
1
2
SAT
a
j
f
j
7
e d c
10 h
3
4
5
6
8
9
g b
µPD78P048A
i
µPD78P048A
メイン・システム・クロック発振回路特性（TA = − 40 ∼ ＋ 85 ℃, VDD = 2.7 ∼ 6.0 V）
発振子
セラミック
発振子
水晶振動子
推奨回路
項 目
VSS X1 X2
R1
発振周波数（fX）
C1
発振安定時間注２
C2
VSS X1 X2
C1
C2
条 件
注１
TYP.
１
発振周波数（fX）注１
発振安定時間注２
MIN.
１
VDD = 4.5 ∼ 6.0 V
4.19
MAX.
単位
５
MHz
４
ms
５
MHz
10
ms
30
外部
X1
X2
X1入力周波数（fX）注１
１
５
MHz
X1入力ハイ，
85
500
ns
クロック
μPD74HCU04
ロウ・レベル幅（tXH, tXL）
注１．発振回路の特性だけを示すものです。命令実行時間は，AC特性を参照してください。
２．VDD印加後またはSTOPモード解除後，発振が安定するのに必要な時間です。
注意１．メイン・システム・クロックの発振回路を使用する場合は，配線容量などの影響を避けるために，破線の部
分を次のように配線してください。
・配線は極力短くする。
・他の信号線と交差させない。
・変化する大電流が流れる線と接近させない。
・発振回路のコンデンサの接地点は，常にVSSと同電位となるようにする。
・大電流が流れるグランド・パターンに接地しない。
・発振回路から信号を取り出さない。
２．メイン・システム・クロックを停止させサブシステム・クロックで動作させているときに，再度メイン・シ
ステム・クロックに切り替える場合には，プログラムで発振安定時間を確保したあとに切り替えてください。
データ・シート U10611JJ2V1DS
33
µPD78P048A
サブシステム・クロック発振回路特性（TA = − 40 ∼ ＋ 85 ℃, VDD = 2.7 ∼ 6.0 V）
発振子
水晶振動子
推奨回路
XT1 XT2 VSS
項 目
条 件
注１
発振周波数（fXT）
MIN.
TYP.
MAX.
単位
32
32.768
35
kHz
1.2
2
s
R2
C3
C4
発振安定時間注２
VDD = 4.5 ∼ 6.0 V
10
外部
XT1
XT2
XT1入力周波数（fXT）注１
32
100
kHz
XT1入力ハイ，
5
15
μs
クロック
ロウ・レベル幅（tXTH, tXTL）
注１．発振回路の特性だけを示すものです。命令実行時間は，AC特性を参照してください。
２．VDDが発振電圧範囲のMIN.に達したあと，発振が安定するのに必要な時間です。
注意１．サブシステム・クロックの発振回路を使用する場合は，配線容量などの影響を避けるために，破線の部分を
次のように配線してください。
・配線は極力短くする。
・他の信号線と交差させない。
・変化する大電流が流れる線と接近させない。
・発振回路のコンデンサの接地点は，常にVSSと同電位となるようにする。
・大電流が流れるグランド・パターンに接地しない。
・発振回路から信号を取り出さない。
２．サブシステム・クロック発振回路は，低消費電流にするために増幅度の低い回路になっており，ノイズによ
る誤動作がメイン・システム・クロック発振回路よりも起こりやすくなっています。したがって，サブシス
テム・クロックを使用する場合は，配線方法について特にご注意ください。
34
データ・シート
U10611JJ2V1DS
µPD78P048A
推奨発振回路定数
メイン・システム・クロック：セラミック発振子（TA = − 40 ∼ ＋ 85 ℃）
メーカ
村田製作所
松下電子部品
TDK
品
名
周波数
回路定数
（MHz）
C1（pF）
CSB1000J
1.00
100
CSA2.00MG
2.00
CST2.00MG
2.00
−
−
CSA×.××MG
3.00∼5.00
30
30
CST×.××MGW
3.00∼5.00
−
−
発振電圧範囲
備 考
C2（pF） R1（kΩ） MIN.
（V） MAX.（V）
100
5.6
2.8
−
2.9
6.0
コンデンサ内蔵
2.8
コンデンサ内蔵
EFOGC2004A4
2.00
2.7
コンデンサ内蔵
EFOEC3004A4
3.00
コンデンサ内蔵
EFOEC4004A4
4.00
コンデンサ内蔵
EFOEC4194A4
4.19
コンデンサ内蔵
EFOGC5004A4
5.00
コンデンサ内蔵
FCR2.0MC3
2.00
コンデンサ内蔵
FCR4.0MC5
4.00
コンデンサ内蔵
CCR4.0MC3注
4.00
コンデンサ内蔵
CCR5.0MC5注
5.00
コンデンサ内蔵
注 表面実装タイプ
備考 ×.××は周波数を示します。
サブシステム・クロック：水晶振動子（TA = − 40 ∼ ＋ 85 ℃）
メーカ
京セラ
品
名
注
KF-38G
周波数
回路定数
（kHz）
C3（pF）
32.768
15
発振電圧範囲
C4（pF） R2（kΩ） MIN.
（V） MAX.（V）
22
220
2.7
6.0
（負荷容量12 pF）
注 保守製品
注意 発振回路定数ならびに発振電圧範囲は，安定して発振する条件を示しています。
発振周波数精度を保証していません。アプリケーションで発振周波数精度が必要な場合，実
装回路で発振周波数を調整する必要があります。詳細については，ご使用になる発振子のメ
ーカに直接お問い合わせください。
データ・シート U10611JJ2V1DS
35
µPD78P048A
容量（TA = 25 ℃, VDD = VSS = 0 V）
項 目
略号
条 件
MIN.
TYP.
MAX.
単位
入力容量
CIN
f = 1 MHz 被測定端子以外は0 V
15
pF
出力容量
COUT
f = 1 MHz 被測定端子以外は0 V
35
pF
入出力容量
CIO
f = 1 MHz
P01-P03, P10-P17,
15
pF
被測定端子以外は0 V
P20-P27, P30-P37
P70-P74
20
pF
P110-P117, P120-P127
35
pF
MAX.
単位
6.0
V
備考 特に指定のないかぎり，兼用端子の特性はポート端子の特性と同じです。
動作電源電圧（TA = − 40 ∼ ＋ 85 ℃）
項 目
CPU
条 件
注１
MIN.
注２
2.7
TYP.
表示コントローラ
4.5
6.0
V
16ビット・タイマ／イベント・
4.5
6.0
V
A/Dコンバータ
4.0
6.0
V
上記以外のハードウエア
2.7
6.0
V
カウンタ
（TM0）
のPWMモード
注１．システム・クロック発振回路，表示コントローラ／ドライバ，PWMは除く。
２．サイクル・タイムによって動作できる電源電圧は異なります。AC特性の項を参照してください。
36
データ・シート
U10611JJ2V1DS
µPD78P048A
DC特性（TA = − 40 ∼ ＋ 85 ℃, VDD = 2.7 ∼ 6.0 V）
項 目
略号
MIN.
条 件
TYP.
MAX.
単位
P21, P23
0.7 VDD
VDD
Ｖ
VIH2
P00-P03, P20, P22, P24-P27, P33, P34, RESET
0.8 VDD
VDD
Ｖ
VIH3
P70-P74
0.7 VDD
15
Ｖ
VIH4
X1, X2
VIH5
XT1/P04, XT2
VDD = 4.5 ∼ 6.0 V
P10-P17, P30-P32, P35-P37
VDD = 4.5 ∼ 6.0 V
ハイ・レベル入力電圧 VIH1
VIH6
VIH7
ロウ・レベル入力電圧 VIL1
N-chオープン・ドレーン
P110-P117, P120-P127
VDD = 4.5 ∼ 6.0 V
VDD − 0.5
VDD
Ｖ
VDD − 0.5
VDD
Ｖ
VDD − 0.3
VDD
Ｖ
0.65VDD
VDD
Ｖ
0.7VDD
VDD
Ｖ
0.7VDD
VDD
Ｖ
VDD − 0.5
VDD
Ｖ
０
0.3 VDD
Ｖ
0
0.2 VDD
Ｖ
P21, P23
VIL2
P00-P03, P20, P22, P24-P27, P33, P34, RESET
VIL3
VDD = 4.5 ∼ 6.0 V
P70-P74
VIL4
X1, X2
VIL5
XT1/P04, XT2
VDD = 4.5 ∼ 6.0 V
0.3 VDD
Ｖ
0.2 VDD
Ｖ
０
0.4
Ｖ
０
0.4
Ｖ
０
0.3
Ｖ
０
0.3 VDD
Ｖ
0.3 VDD
Ｖ
VIL6
P10-P17, P30-P32, P35-P37
VIL7
P110-P117, P120-P127
VDD − 35
P01-P03, P10-P17, P20-P27, VDD = 4.5 ∼ 6.0 V,
VDD − 1.0
Ｖ
VDD − 0.5
Ｖ
ハイ・レベル出力電圧 VOH
VDD = 4.5 ∼ 6.0 V
0
０
P30-P37, P80, P81,
IOH = − 1 mA
P90-P97, P100-P107,
IOH = − 100μA
P110-P117, P120-P127
ロウ・レベル出力電圧 VOL1
P30-P37, P70-P74
VDD = 4.5 ∼ 6.0 V,
0.4
2.0
Ｖ
0.4
Ｖ
0.2 VDD
Ｖ
0.5
Ｖ
３
μA
20
μA
IOL = 15 mA
P01-P03, P10-P17, P20-P27
VDD = 4.5 ∼ 6.0 V,
IOL = 1.6 mA
VOL2
SB0, SB1, SCK0
VDD = 4.5 ∼ 6.0 V,
オープン・ドレーン，
プルアップ時（R = 1 kΩ）
VOL3
P01-P03, P10-P17, P20-P27, IOL = 400μA
P30-P37, P70-P74
ハイ・レベル入力
ILIH1
P00-P03, P10-P17,
VIN = VDD
P20-P27, P30-P37,
リーク電流
RESET
ILIH2
X1, X2, XT1/P04, XT2
ILIH3
VIN = 15 V
P70-P74
ILIH4
P110-P117, P120-P127
VDD = 4.5 ∼ 6.0 V
VIN = VDD
20
μA
３注１
μA
３注２
μA
注１．P110-P117, P120-P127は，ポート11, 12（P11, P12），ポート・モード・レジスタ11, 12（PM11, PM12）に
対して読み出し命令を実行したときの1.5クロック間のみ，ハイ・レベル入力リーク電流が150μA（MAX.）流
れます。読み出し命令実行時の1.5クロック間以外では，3μA（MAX.）です。
２．P110-P117, P120-P127は，P11, P12, PM11, PM12に対して読み出し命令を実行したときの1.5クロック間の
み，ハイ・レベル入力リーク電流が90μA（MAX.）流れます。読み出し命令実行時の1.5クロック間以外では，
3μA（MAX.）です。
備考 特に指定のないかぎり，兼用端子の特性はポート端子の特性と同じです。
データ・シート U10611JJ2V1DS
37
µPD78P048A
DC特性（TA = − 40 ∼ ＋ 85 ℃, VDD = 2.7 ∼ 6.0 V）
項 目
MAX.
単位
P00-P03, P10-P17,
P20-P27, P30-P37,
RESET
−3
μA
ILIL2
X1, X2, XT1/P04, XT2
− 20
μA
ILIL3
P70-P74
− 3注４
μA
ILIL4
P110-P117, P120-P127
− 10
μA
ILOH1
VOUT = VDD
P01-P03, P10-P17,
P20-P27, P30-P37,
P80, P81, P90-P97,
P100-P107, P110-P117,
P120-P127
3
μA
ILOH2
VOUT = 15 V
P70-P74
20
μA
ILOL1
VOUT = 0 V
P01-P03, P10-P17,
P20-P27, P30-P37,
P70-P74
−3
μA
ILOL2
VOUT = VLOAD = VDD − 35 V
P80, P81, P90-P97,
P100-P107, P110-P117,
P120-P127
− 10
μA
表示出力電流
IOD
VDD = 4.5 ∼ 6.0 V, VOD = VDD − 2 V
ソフトウエア・
R1
VIN = 0 V,
P01-P03, P10-P17,
P20-P27, P30-P37
VDD = 4.5 ∼ 6.0 V
P80, P81, P90-P97,
VOD − VLOAD = 35 V
ロウ・レベル入力
略号
ILIL1
条 件
VIN = 0 V
リーク電流
ハイ・レベル出力
リーク電流
ロウ・レベル出力
リーク電流
プルアップ抵抗
内蔵プルダウン抵抗
R2
MIN.
TYP.
− 15
− 25
15
40
mA
90
kΩ
500
kΩ
70
135
kΩ
9.5
28.5
mA
9.75注５
29注５
mA
0.9
2.7
mA
5.0 MHz水晶発振HALTモード VDD = 5.0 V ± 10 ％
2.5
7.5
mA
VDD = 3.0 V ± 10 ％
1.0
3.0
mA
32.768 kHz水晶発振
VDD = 5.0 V ± 10 ％
90
180
μA
動作モード
VDD = 3.0 V ± 10 ％
55
110
μA
32.768 kHz水晶発振
VDD = 5.0 V ± 10 ％
25
50
μA
HALTモード
VDD = 3.0 V ± 10 ％
5
10
μA
XT1 = 0 V
STOPモード
フィードバック抵抗接続時
VDD = 5.0 V ± 10 ％
1
20
μA
VDD = 3.0 V ± 10 ％
0.5
10
μA
XT1 = 0 V
STOPモード
フィードバック抵抗非接続時
VDD = 5.0 V ± 10 ％
0.1
20
μA
VDD = 3.0 V ± 10 ％
0.05
10
μA
20
25
P100-P105
電源電流
注１
IDD1
5.0 MHz水晶発振動作モード
VDD = 5.0 V ± 10 ％注２
VDD = 3.0 V ± 10 ％注３
IDD2
IDD3
IDD4
IDD5
IDD6
注１．AVREF電流，ポート電流，内蔵プルダウン抵抗に流れる電流は含みません。
２．高速モード動作時（プロセッサ・クロック・コントロール・レジスタ（PCC）を00Hに設定したとき）。
３．低速モード動作時（PCCを04Hに設定したとき）。
４．P70-P74は，ポート７（P7），ポート・モード・レジスタ７（PM7）に対して読み出し命令を実行したときの
1.5クロック間のみ，ロウ・レベル入力リーク電流が−150μA（MAX.）流れます。読み出し命令実行時の1.5ク
ロック間以外では，−3μA（MAX.）です。
５．A/Dコンバータ動作によるAVDD電流を含みます。
備考 特に指定のないかぎり，兼用端子の特性はポート端子の特性と同じです。
38
データ・シート
U10611JJ2V1DS
µPD78P048A
AC特性
（１）基本動作（TA = − 40∼ ＋ 85 ℃, VDD = 2.7 ∼ 6.0 V）
項 目
サイクル・タイム
略号
TCY
条 件
メイン・システム・クロックで動作
MIN.
VDD = 4.5 ∼ 6.0 V
（最小命令実行時間）
TI1, 2入力周波数
fTI
TI1, 2入力
tTIH
ハイ，ロウ・レベル幅
tTIL
MAX.
単位
0.4
32
μs
0.8
32
μs
125
μs
０
２
MHz
０
138
kHz
40注１
サブシステム・クロックで動作
VDD = 4.5 ∼ 6.0 V
VDD = 4.5 ∼ 6.0 V
tINTH
INTP0
ハイ，ロウ・レベル幅
tINTL
INTP1-INTP3
RESETロウ･レベル幅 tRSL
122
250
ns
3.6
μs
注２
割り込み入力
TYP.
8/fsam
μs
10
μs
10
μs
注１．サブシステム・クロックに外部クロック入力を使用したときの値です。水晶振動子を使用したときは，114μs
になります。
２．サンプリング・クロック選択レジスタ（SCS）のビット０，１（SCS0, SCS1）により，fsam = fX/2N ＋ 1, fX/64, fX/128
の選択が可能です（N = 0-4）。
TCY vs VDD（メイン・システム・クロック動作時）
60
サイクル・タイム TCY〔μs〕
30
10
動作保証範囲
2.0
1.0
0.5
0.4
0
1
2
3
4
5
6
電源電圧 VDD〔V〕
データ・シート U10611JJ2V1DS
39
µPD78P048A
（２）シリアル・インタフェース（TA = − 40 ∼ ＋ 85 ℃, VDD = 2.7 ∼ 6.0 V）
（ａ）シリアル・インタフェース・チャネル０
（⁄
⁄）３線式シリアルI/Oモード（SCK0…内部クロック出力）
項 目
SCK0サイクル･タイム
略号
tKCY1
VDD = 4.5 ∼ 6.0 V
MIN.
TYP.
MAX.
単位
800
ns
3200
ns
tKCY1/2 − 50
ns
tKL1
tKCY1/2 − 150
ns
tSIK1
100
ns
tKSI1
400
ns
SCK0ハイ，ロウ・レベル幅 tKH1
SI0セットアップ時間
条 件
VDD = 4.5 ∼ 6.0 V
（対SCK0↑）
SI0ホールド時間
（対SCK0↑）
SCK0↓→SO0
tKSO1
C = 100 pF注
VDD = 4.5 ∼ 6.0 V
出力遅延時間
300
ns
1000
ns
MAX.
単位
注 Cは，SCK0，SO0出力ラインの負荷容量です。
（¤
¤）３線式シリアルI/Oモード（SCK0…外部クロック入力）
項 目
略号
SCK0サイクル･タイム tKCY2
VDD = 4.5 ∼ 6.0 V
MIN.
TYP.
800
ns
3200
ns
400
ns
tKL2
1600
ns
tSIK2
100
ns
tKSI2
400
ns
SCK0ハイ，ロウ・レベル幅 tKH2
SI0セットアップ時間
条 件
VDD = 4.5 ∼ 6.0 V
（対SCK0↑）
SI0ホールド時間
（対SCK0↑）
SCK0↓→SO0
tKSO2
C = 100 pF注
VDD = 4.5 ∼ 6.0 V
出力遅延時間
SCK0立ち上がり／
tR2
立ち下がり時間
tF2
注 Ｃは，SO0出力ラインの負荷容量です。
40
データ・シート
U10611JJ2V1DS
300
ns
1000
ns
160
ns
µPD78P048A
（‹
‹）SBIモード（SCK0…内部クロック出力）
項 目
SCK0サイクル・タイム
略号
tKCY3
SCK0ハイ，ロウ・レベル幅 tKH3
条 件
VDD = 4.5 ∼ 6.0 V
VDD = 4.5 ∼ 6.0 V
tKL3
SB0, SB1セットアップ時間 tSIK3
VDD = 4.5 ∼ 6.0 V
（対SCK0↑）
SB0, SB1ホールド時間 tKSI3
MIN.
TYP.
MAX.
単位
800
ns
3200
ns
tKCY3/2 − 50
ns
tKCY3/2 − 150
ns
100
ns
300
ns
tKCY3/2
ns
（対SCK0↑）
SCK0↓→SB0, SB1
tKSO3
R = 1 kΩ, C = 100 pF注
VDD = 4.5 ∼ 6.0 V
出力遅延時間
0
250
ns
0
1000
ns
SCK0↑→SB0, SB1↓
tKSB
tKCY3
ns
SB0, SB1↓→SCK0↓
tSBK
tKCY3
ns
SB0, SB1ハイ・レベル幅 tSBH
tKCY3
ns
SB0, SB1ロウ・レベル幅 tSBL
tKCY3
ns
注 R，Cは，SCK0, SB0, SB1出力ラインの負荷抵抗，負荷容量です。
（›
›）SBIモード（SCK0…外部クロック入力）
項 目
SCK0サイクル・タイム
略号
tKCY4
SCK0ハイ，
ロウ・レベル幅 tKH4
条 件
VDD = 4.5 ∼ 6.0 V
VDD = 4.5 ∼ 6.0 V
tKL4
SB0, SB1セットアップ時間 tSIK4
VDD = 4.5 ∼ 6.0 V
（対SCK0↑）
SB0, SB1ホールド時間 tKSI4
MIN.
TYP.
MAX.
単位
800
ns
3200
ns
400
ns
1600
ns
100
ns
300
ns
tKCY4/2
ns
（対SCK0↑）
SCK0↓→SB0, SB1
tKSO4
R = 1 kΩ, C = 100 pF注
VDD = 4.5 ∼ 6.0 V
出力遅延時間
0
300
ns
0
1000
ns
tKSB
tKCY4
ns
SB0, SB1↓→SCK0↓ tSBK
tKCY4
ns
SB0, SB1ハイ・レベル幅 tSBH
tKCY4
ns
SB0, SB1ロウ・レベル幅 tSBL
tKCY4
ns
SCK0↑→SB0, SB1↓
SCK0立ち上がり／
tR4
立ち下がり時間
tF4
160
ns
注 R，Cは，SB0, SB1出力ラインの負荷抵抗，負荷容量です。
データ・シート U10611JJ2V1DS
41
µPD78P048A
（fi
fi）２線式シリアルI/Oモード（SCK0…内部クロック出力）
項 目
SCK0サイクル・タイム
略号
tKCY5
条 件
R = 1 kΩ, C = 100 pF
注
VDD = 4.5 ∼ 6.0 V
MIN.
TYP.
MAX.
単位
1600
ns
3800
ns
SCK0ハイ・レベル幅
tKH5
tKCY5/2 − 160
ns
SCK0ロウ・レベル幅
tKL5
tKCY5/2 − 50
ns
300
ns
600
ns
SB0, SB1セットアップ時間 tSIK5
（対SCK0↑）
SB0, SB1ホールド時間 tKSI5
（対SCK0↑）
SCK0↓→SB0, SB1 tKSO5
VDD = 4.5 ∼ 6.0 V
出力遅延時間
0
250
ns
0
1000
ns
MAX.
単位
注 R，Cは，SCK0, SB0, SB1出力ラインの負荷抵抗，負荷容量です。
（fl
fl）２線式シリアルI/Oモード（SCK0…外部クロック入力）
項 目
SCK0サイクル・タイム
略号
tKCY6
条 件
R = 1 kΩ, C = 100 pF
注
VDD = 4.5 ∼ 6.0 V
MIN.
TYP.
1600
ns
3800
ns
SCK0ハイ・レベル幅
tKH6
650
ns
SCK0ロウ・レベル幅
tKL6
800
ns
SB0, SB1セットアップ時間 tSIK6
100
ns
tKCY6/2
ns
（対SCK0↑）
SB0, SB1ホールド時間
tKSI6
（対SCK0↑）
SCK0↓→SB0, SB1
VDD = 4.5 ∼ 6.0 V
tKSO6
出力遅延時間
SCK0立ち上がり／
tR6
立ち下がり時間
tF6
注 R，Cは，SB0, SB1出力ラインの負荷抵抗，負荷容量です。
42
データ・シート
U10611JJ2V1DS
0
300
ns
0
1000
ns
160
ns
µPD78P048A
（ｂ）シリアル・インタフェース・チャネル１
（⁄
⁄）３線式シリアルI/Oモード（SCK1…内部クロック出力）
項 目
SCK1サイクル･タイム
略号
tKCY7
VDD = 4.5 ∼ 6.0 V
MIN.
TYP.
MAX.
単位
800
ns
3200
ns
tKCY7/2 − 50
ns
tKL7
tKCY7/2 − 100
ns
tSIK7
100
ns
tKSI7
400
ns
SCK1ハイ，ロウ・レベル幅 tKH7
SI1セットアップ時間
条 件
VDD = 4.5 ∼ 6.0 V
（対SCK1↑）
SI1ホールド時間
（対SCK1↑）
SCK1↓→SO1
tKSO7
C = 100 pF注
VDD = 4.5 ∼ 6.0 V
出力遅延時間
300
ns
1000
ns
MAX.
単位
注 Cは，SCK1，SO1出力ラインの負荷容量です。
（¤
¤）３線式シリアルI/Oモード（SCK1…外部クロック入力）
項 目
MIN.
TYP.
800
ns
3200
ns
400
ns
tKL8
1600
ns
tSIK8
100
ns
tKSI8
400
ns
SCK1サイクル･タイム tKCY8
SCK1ハイ，ロウ・レベル幅 tKH8
SI1セットアップ時間
条 件
略号
VDD = 4.5 ∼ 6.0 V
VDD = 4.5 ∼ 6.0 V
（対SCK1↑）
SI1ホールド時間
（対SCK1↑）
SCK1↓→SO1
tKSO8
C = 100 pF注
VDD = 4.5 ∼ 6.0 V
出力遅延時間
SCK1立ち上がり／
tR8
立ち下がり時間
tF8
300
ns
1000
ns
160
ns
注 Ｃは，SO1出力ラインの負荷容量です。
データ・シート U10611JJ2V1DS
43
µPD78P048A
（‹
‹）自動送受信機能付き３線式シリアルI/Oモード（SCK1…内部クロック出力）
項 目
SCK1サイクル・タイム
SCK1ハイ，ロウ・レベル幅
略号
tKCY9
tKH9
条 件
VDD = 4.5∼6.0 V
VDD = 4.5∼6.0 V
tKL9
SI1セットアップ時間（対SCK1↑） tSIK9
SI1ホールド時間（対SCK1↑） tKSI9
SCK1↓→SO1
tKSO9
R = 1 kΩ, C = 100 pF
注
MIN.
TYP.
MAX.
単位
800
ns
3200
ns
tKCY9/2−50
ns
tKCY9/2−150
ns
100
ns
400
ns
VDD = 4.5∼6.0 V
出力遅延時間
300
ns
1000
ns
tSBD
tKCY9/2−100
tKCY9/2＋100
ns
ストローブ信号ハイ・レベル幅 tSBW
tKCY9−30
tKCY9＋30
ns
SCK1↑→STB↑
ビジィ信号セットアップ時間
tBYS
100
ns
ビジィ信号ホールド時間 tBYH
100
ns
（対ビジィ信号検出タイミング）
（対ビジィ信号検出タイミング）
ビジィ・インアクティブ→SCK1↓
注
tSPS
2tKCY9
ns
MAX.
単位
R, Cは，SCK1，SO1出力ラインの負荷抵抗，負荷容量です。
（›
›）自動送受信機能付き３線式シリアルI/Oモード（SCK1…外部クロック入力）
項 目
条 件
略号
MIN.
TYP.
800
ns
3200
ns
400
ns
tKL10
1600
ns
SI1セットアップ時間（対SCK1↑） tSIK10
100
ns
400
ns
SCK1サイクル・タイム
SCK1ハイ，ロウ・レベル幅
tKCY10
tKH10
VDD = 4.5∼6.0 V
VDD = 4.5∼6.0 V
SI1ホールド時間（対SCK1↑） tKSI10
SCK1↓→SO1
tKSO10
C = 100 pF
注
VDD = 4.5∼6.0 V
出力遅延時間
SCK1立ち上がり／
tR10
立ち下がり時間
tF10
注
44
Cは，SO1出力ラインの負荷容量です。
データ・シート
U10611JJ2V1DS
300
ns
1000
ns
160
ns
µPD78P048A
ACタイミング測定点（X1, XT1入力を除く）
0.8 VDD
0.8 VDD
測定点
0.2 VDD
0.2 VDD
クロック・タイミング
1/fX
tXL
tXH
VIH4（MIN.）
X1入力
VIL4（MAX.）
1/fXT
tXTL
tXTH
VIH5（MIN.）
XT1入力
VIL5（MAX.）
TIタイミング
1/fTI
tTIL
tTIH
TI1, TI2
データ・シート U10611JJ2V1DS
45
µPD78P048A
シリアル転送タイミング
３線式シリアルI/Oモード：
tKCY1, 2, 7, 8
tKL1, 2, 7, 8
tKH1, 2, 7, 8
tR2, 8
tF2, 8
SCK0, SCK1
tSIK1, 2, 7, 8
tKSI1, 2, 7, 8
入力データ
SI0, SI1
tKSO1, 2, 7, 8
出力データ
SO0, SO1
SBIモード（バス・リリース信号転送）：
tKCY3, 4
tKL3, 4
tKH3, 4
tR4
tF4
SCK0
tKSB
tSBL
tSBH
tSBK
tSIK3, 4
SB0, SB1
tKSO3, 4
SBIモード（コマンド信号転送）：
tKCY3, 4
tKL3, 4
tKH3, 4
SCK0
tKSB
tSIK3,4
tSBK
SB0, SB1
tKSO3, 4
46
データ・シート
U10611JJ2V1DS
tKSI3, 4
tKSI3, 4
µPD78P048A
２線式シリアルI/Oモード：
tKCY5,6
tKL5,6
tKH5,6
tR6
tF6
SCK0
tSIK5,6
tKSO5,6
tKSI5,6
SB0, SB1
自動送受信機能付き３線式シリアルI/Oモード：
SO1
SI1
D2
D1
D2
D0
D1
D7
D0
D7
tKSI9, 10
tSIK9, 10
tKH9, 10
tKSO9, 10
tF10
SCK1
tR10
tKL9, 10
tKCY9, 10
tSBD
tSBW
STB
自動送受信機能付き３線式シリアルI/Oモード（ビジィ処理）：
SCK1
7
8
9注
10注
tBYS
10＋n注
tBYH
1
tSPS
BUSY
（アクティブ・ハイ）
注
ここでは実際にはロウ・レベルになりませんが，タイミング規定のためこのように表記してあります。
データ・シート U10611JJ2V1DS
47
µPD78P048A
A/Dコンバータ特性（TA = − 40 ∼ ＋ 85 ℃, AVDD = VDD = 4.0 ∼ 6.0 V, AVSS = VSS = 0 V）
項 目
略号
条 件
MIN.
TYP.
MAX.
単位
8
8
8
bit
0.8
％
19.1
200
μs
分解能
総合誤差
注１
変換時間
注２
tCONV
サンプリング時間注３
tSAMP
2.86
30
μs
アナログ入力電圧
VIAN
AVSS
AVREF
Ｖ
基準電圧
AVREF
4.0
AVDD
Ｖ
AVREF抵抗
RAIREF
4
1 MHz ≦ fX ≦ 5.0 MHz
14
kΩ
注１．量子化誤差（± 1/2LSB）を含みません。フルスケール値に対する比率で表しています。
２．A/D変換時間が19.1μs以上になるように設定してください。
３．サンプリング時間は変換時間に依存します。
データ・メモリSTOPモード低電源電圧データ保持特性（TA = − 40 ∼ ＋ 85 ℃）
項 目
略号
データ保持電源電圧
VDDDR
データ保持電源電流
IDDDR
条 件
MIN.
TYP.
2.0
VDDDR = 2.0 V
0.1
MAX.
単位
6.0
V
10
μA
サブシステム・クロック停止，
フィードバック抵抗非接続時
0
リリース信号セット時間 tSREL
発振安定ウエイト時間
tWAIT
RESETによる解除
割り込みによる解除
μs
17
2 /fX
ms
注
ms
注 発振安定時間選択レジスタ（OSTS）のビット０-ビット２（OSTS0-OSTS2）により，212/fX, 214/fX-217/fXの選択が
可能です。
データ保持タイミング（RESETによるSTOPモード解除）
内部リセット動作
HALTモード
STOPモード
動作モード
データ保持モード
VDD
VDDDR
tSREL
STOP命令実行
RESET
tWAIT
48
データ・シート
U10611JJ2V1DS
µPD78P048A
データ保持タイミング（スタンバイ・リリース信号：割り込み信号によるSTOPモード解除）
HALTモード
STOPモード
動作モード
データ保持モード
VDD
VDDDR
tSREL
STOP命令実行
スタンバイ・リリース信号
（割り込み要求）
tWAIT
割り込み入力タイミング
tINTH
tINTL
INTP0-INTP2
tINTL
INTP3
RESET入力タイミング
tRSL
RESET
データ・シート U10611JJ2V1DS
49
µPD78P048A
PROMプログラミング特性
DC特性
（１）PROM書き込みモード（TA = 25±5 ℃, VDD = 6.5±0.25 V, VPP = 12.5±0.3 V）
項 目
略号
略号注
条 件
MIN.
TYP.
MAX.
単位
ハイ・レベル入力電圧
VIH
VIH
0.7 VDD
VDD
V
ロウ・レベル入力電圧
VIL
VIL
0
0.3 VDD
V
ハイ・レベル出力電圧
VOH
VOH
IOH = −1 mA
ロウ・レベル出力電圧
VOL
VOL
IOL = 1.6 mA
入力リーク電流
ILI
ILI
0≦VIN≦VDD
VPP電源電圧
VPP
VPP
12.2
VDD電源電圧
VDD
VCC
6.25
VPP電源電流
IPP
IPP
VDD電源電流
IDD
ICC
VDD−1.0
V
0.4
V
＋10
μA
12.5
12.8
V
6.5
6.75
V
50
mA
50
mA
MAX.
単位
−10
PGM = VIL
（２）PROM読み出しモード（TA = 25±5 ℃, VDD = 5.0±0.5 V, VPP = VDD±0.6 V）
項 目
略号
略号注
条 件
MIN.
TYP.
ハイ・レベル入力電圧
VIH
VIH
0.7 VDD
VDD
V
ロウ・レベル入力電圧
VIL
VIL
0
0.3 VDD
V
ハイ・レベル出力電圧
VOH1
VOH1
IOH = −1 mA
VDD−1.0
V
VOH2
VOH2
IOH = −100μA
VDD−0.5
V
ロウ・レベル出力電圧
VOL
VOL
IOL = 1.6 mA
入力リーク電流
ILI
ILI
0≦VIN≦VDD
出力リーク電流
ILO
ILO
0≦VOUT≦VDD, OE = VIH
VPP電源電圧
VPP
VPP
VDD−0.6
VDD電源電圧
VDD
VCC
4.5
VPP電源電流
IPP
IPP
VDD電源電流
IDD
ICCA1
0.4
V
−10
＋10
μA
−10
＋10
μA
VDD
VDD＋0.6
V
5.0
5.5
V
VPP = VDD
100
μA
CE = VIL, VIN = VIH
50
mA
注 対応するμPD27C1001Aの略号です。
50
データ・シート
U10611JJ2V1DS
µPD78P048A
AC特性
（１）PROM書き込みモード
（ａ）ページ・プログラム・モード（TA = 25±5 ℃, VDD = 6.5±0.25 V, VPP = 12.5±0.3 V）
項 目
略号
略号注
条 件
MIN.
TYP.
MAX.
単位
アドレス・セットアップ時間（対OE↓） tAS
tAS
2
μs
OEセット時間
tOES
tOES
2
μs
CEセットアップ時間（対OE↓）
tCES
tCES
2
μs
入力データ・セットアップ時間（対OE↓） tDS
tDS
2
μs
アドレス・ホールド時間（対OE↑） tAH
tAH
2
μs
tAHL
tAHL
2
μs
tAHV
tAHV
0
μs
入力データ・ホールド時間（対OE↑） tDH
tDH
2
μs
OE↑→データ出力フロート遅延時間
tDF
0
VPPセットアップ時間（対OE↓） tVPS
tVPS
1.0
ms
VDDセットアップ時間（対OE↓） tVDS
tVCS
1.0
ms
プログラム・パルス幅
tPW
tPW
0.095
OE↓→有効データ遅延時間
tOE
tOE
データ・ラッチ中のOEパルス幅
tLW
tLW
1
μs
PGMセット時間
tPGMS
tPGMS
2
μs
CEホールド時間
tCEH
tCEH
2
μs
OEホールド時間
tOEH
tOEH
2
μs
tDF
250
0.1
ns
0.105
ms
1
μs
（ｂ）バイト・プログラム・モード（TA = 25±5 ℃, VDD = 6.5±0.25 V, VPP = 12.5±0.3 V）
項 目
略号
略号注
条 件
MIN.
TYP.
MAX.
単位
アドレス・セットアップ時間（対PGM↓） tAS
tAS
2
μs
OEセット時間
tOES
tOES
2
μs
CEセットアップ時間
（対PGM↓） tCES
tCES
2
μs
入力データ・セットアップ時間（対PGM↓） tDS
tDS
2
μs
アドレス・ホールド時間（対OE↑） tAH
tAH
2
μs
入力データ・ホールド時間（対PGM↑） tDH
tDH
2
μs
OE↑→データ出力フロート遅延時間
tDF
0
VPPセットアップ時間
（対PGM↓） tVPS
tVPS
1.0
ms
VDDセットアップ時間
（対PGM↓） tVDS
tVCS
1.0
ms
プログラム・パルス幅
tPW
tPW
0.095
OE↓→有効データ遅延時間
tOE
tOE
OEホールド時間
tOEH
tDF
−
2
250
0.1
ns
0.105
ms
1
μs
μs
注 対応するμPD27C1001Aの略号です。
データ・シート U10611JJ2V1DS
51
µPD78P048A
（２）PROM読み出しモード（TA = 25±5 ℃, VDD = 5.0±0.5 V, VPP = VDD±0.6 V）
項 目
略号
略号注
条 件
MIN.
TYP.
MAX.
単位
アドレス→データ出力遅延時間
tACC
tACC
CE = OE = VIL
800
ns
CE↓→データ出力遅延時間
tCE
tCE
OE = VIL
800
ns
OE↓→データ出力遅延時間
tOE
tOE
CE = VIL
200
ns
OE↑→データ出力フロート遅延時間
tDF
tDF
CE = VIL
0
60
ns
アドレス→データ・ホールド時間 tOH
tOH
CE = OE = VIL
0
ns
注 対応するμPD27C1001Aの略号です。
（３）PROMプログラミング・モード設定（TA = 25 ℃, VSS = 0 V）
項 目
略号
条 件
PROMプログラミング・モード・セットアップ時間 tSMA
52
MIN.
10
データ・シート
U10611JJ2V1DS
TYP.
MAX.
単位
μs
µPD78P048A
PROM書き込みモード・タイミング（ページ・プログラム・モード）
ページ・データ・ラッチ
ページ・プログラム
プログラム・ベリファイ
A2-A16
tAS
tAHL
tAHV
tDS
tDH
tDF
A0, A1
D0-D7
Hi-Z
Hi-Z
tVPS
データ入力
Hi-Z
tPGMS
tOE
VPP
データ
出力
tAH
VPP
VDD
tVDS
VDD＋1.5
VDD
VDD
tCES
tOEH
VIH
CE
VIL
tCEH
tPW
VIH
PGM
VIL
tOES
tLW
VIH
OE
VIL
データ・シート U10611JJ2V1DS
53
µPD78P048A
PROM書き込みモード・タイミング（バイト・プログラム・モード）
プログラム
プログラム・ベリファイ
A0-A16
tAS
D0-D7
tDF
Hi-Z
Hi-Z
データ入力
tDS
Hi-Z
データ出力
tDH
tAH
VPP
VPP
VDD
tVPS
VDD＋1.5
VDD
VDD
tVDS
tOEH
VIH
CE
VIL
tCES
tPW
VIH
PGM
VIL
tOES
tOE
VIH
OE
VIL
注意１．VDDはVPPより前に印加し，VPPのあとから切断するようにしてください。
２．VPPはオーバシュートを含めて＋13.5 V以上にならないようにしてください。
３．VPPに12.5 Vが印加されている間に抜き差しした場合，信頼性上，悪影響を受ける可能性があります。
PROM読み出しモード・タイミング
A0-A16
有効アドレス
VIH
CE
VIL
tCE
VIH
OE
VIL
tACC注１
D0-D7
tDF注２
tOE注１
Hi-Z
tOH
データ出力
Hi-Z
注１．tACCの範囲内でリードしたい場合，OE入力のCEの立ち下がりからの遅れ時間は最大tACC−tOEとしてください。
２．tDFはOE, CEのどちらか最初にVIHとなった状態からの時間です。
54
データ・シート
U10611JJ2V1DS
µPD78P048A
PROMプログラミング・モード設定タイミング
VDD
VDD
0
RESET
VDD
VPP
0
tSMA
A0-A16
有効アドレス
データ・シート U10611JJ2V1DS
55
µPD78P048A
８．特性曲線（参考値）
IDD vs VDD（メイン・システム・クロック：5.0 MHz）
（TA = 25 ℃）
100.0
50.0
PCC = 00H
10.0
PCC = 01H
5.0
PCC = 02H
PCC = 03H
PCC = 04H
PCC = 30H
HALT（X1発振，XT1発振）
電源電流 IDD［mA］
1.0
0.5
PCC = B0H
0.1
0.05
HALT（X1停止，XT1発振）
STOP（X1停止，XT1発振）
0.01
0.005
0.001
0
2
3
4
5
電源電圧 VDD［V］
56
データ・シート
U10611JJ2V1DS
6
7
8
µPD78P048A
IDD vs fx
（VDD = 3 V, TA = 25 ℃）
6
PCC = 00H
電源電流 IDD［mA］
5
4
3
PCC = 01H
2
PCC = 02H
PCC = 03H
PCC = 04H
PCC = 30H
HALT
（X1発振）
1
0
0
1
2
3
4
5
6
クロック発振周波数 fX［MHz］
IDD vs fx
（VDD = 5 V, TA = 25 ℃）
9
PCC = 00H
8
7
電源電流 IDD［mA］
6
PCC = 01H
5
4
PCC = 02H
3
PCC = 03H
2
PCC = 04H
PCC = 30H
HALT
（X1発振）
1
0
0
1
2
3
4
5
6
クロック発振周波数 fX［MHz］
データ・シート U10611JJ2V1DS
57
µPD78P048A
IOL vs VOL（ポート１）
（TA = 25 ℃）
VDD = 5 V
VDD = 4 V
30
ロウ・レベル出力電流 IOL［mA］
VDD = 6 V
VDD = 3 V
20
10
0
0
0.5
1.0
1.5
ロウ・レベル出力電圧 VOL［V］
IOL vs VOL（ポート０，２，３）
（TA = 25 ℃）
VDD = 5 V
30
ロウ・レベル出力電流 IOL［mA］
VDD = 6 V
VDD = 4 V
VDD = 3 V
20
10
0
0
0.5
1.0
ロウ・レベル出力電圧 VOL［V］
58
データ・シート
U10611JJ2V1DS
1.5
µPD78P048A
IOL vs VOL（ポート７）
（TA = 25 ℃）
VDD = 5 V
30
ロウ・レベル出力電流 IOL［mA］
VDD = 6 V
VDD = 4 V
20
VDD = 3 V
10
0
0
0.5
1.0
1.5
ロウ・レベル出力電圧 VOL［V］
IOH vs VDD−VOH（ポート０-３）
（TA = 25 ℃）
VDD = 5 V
ハイ・レベル出力電流 IOH［mA］
−10
VDD = 4 V
VDD = 3 V
VDD = 6 V
−5
0
0
0.5
1.0
1.5
ハイ・レベル出力電圧 VDD−VOH［V］
データ・シート U10611JJ2V1DS
59
µPD78P048A
IOH vs VDD−VOH（ポート８-12）
（TA = 25 ℃）
VDD = 5 V VDD = 4 V
−30
VDD = 6 V
ハイ・レベル出力電流 IOH［mA］
VDD = 3 V
−20
−10
0
0
1.0
2.0
ハイ・レベル出力電圧 VDD−VOH［V］
60
データ・シート
U10611JJ2V1DS
3.0
µPD78P048A
９．外 形 図
80ピン・プラスチック QFP（14×20）外形図（単位：mm）
23.6 ±0.4
20.0±0.2
41
40
64
65
1.0
0.8
0.35±0.10
0.15
M
5°±5°
3.0 MAX.
0.1±0.1
25
24
80
1
17.6±0.4
14.0 ±0.2
端子先端形状詳細図
0.8
0.15
0.15 +0.10
–0.05
2.7
1.8±0.2
0.8±0.2
P80GF-80-3B9-2
備考 ES品の外形や材質は量産品と同じです。
データ・シート U10611JJ2V1DS
61
µPD78P048A
10．半田付け推奨条件
この製品の半田付け実装は，次の推奨条件で実施してください。
なお，推奨条件以外の半田付け方式および半田付け条件については，当社販売員にご相談ください。
半田付け推奨条件の技術的内容については下記を参照してください。
「半導体デバイス実装マニュアル」（http://www.necel.com/pkg/ja/jissou/index.html）
表10−１ 表面実装タイプの半田付け条件
（１）μPD78P048AGF-3B9：80ピン・プラスチックQFP（14x20）
半田付け方式
半 田 付 け 条 件
推奨条件記号
赤外線リフロ
パッケージ・ピーク温度：235 ℃，時間：30秒以内（210 ℃以上），回数：３回以内
IR35-00-3
VPS
パッケージ・ピーク温度：215 ℃，時間：40秒以内（200 ℃以上），回数：３回以内
VP15-00-3
ウエーブ・
半田槽温度：260 ℃以下，時間：10秒以内，回数１回，
WS60-00-1
ソルダリング
予備加熱温度：120 ℃ MAX.（パッケージ表面温度）
端子部分加熱
端子温度：350 ℃以下，時間：３秒以内（デバイスの一辺当たり）
−
注意 半田付け方式の併用はお避けください（ただし，端子部分加熱方式は除く）。
（２）μPD78P048AGF-3B9-A：80ピン・プラスチックQFP（14x20）
半田付け方式
赤外線リフロ
半 田 付 け 条 件
パッケージ・ピーク温度：260 ℃，時間：60秒以内（220 ℃以上），回数：３回以内，
推奨条件記号
IR60-203-3
注
制限日数：３日間 （以降は125 ℃プリベーク20時間必要）
〈留意事項〉
耐熱トレイ以外（マガジン，テーピング，非耐熱トレイ）は，包装状態でのベーキングが
できません。
ウエーブ・
詳細については，当社販売員にお問い合わせください。
−
端子温度：350 ℃以下，時間：３秒以内（デバイスの一辺当たり）
−
ソルダリング
端子部分加熱
注 ドライパック開封後の保管日数で，保管条件は25 ℃，65 %RH以下。
注意 半田付け方式の併用はお避けください（ただし，端子部分加熱方式は除く）。
備考 オーダ名称の末尾「-A」の製品は，鉛フリー製品です。
62
データ・シート
U10611JJ2V1DS
µPD78P048A
付録Ａ．開発ツール
μPD78P048Aを使用するシステム開発のために次のような開発ツールを用意しています。
言語処理用ソフトウエア
RA78K/0注１，２，３，４
78K/0シリーズ共通のアセンブラ・パッケージ
CC78K/0注１，２，３，４
78K/0シリーズ共通のCコンパイラ・パッケージ
注１，２，３，４
DF78044
注１，２，３，４
CC78K/0-L
μPD78044Fサブシリーズ用デバイス・ファイル
78K/0シリーズ共通のCコンパイラ・ライブラリ・ソース・ファイル
PROM書き込み用ツール
PG-1500
PROMプログラマ
PA-78P048GF
PG-1500に接続するプログラマ・アダプタ
PA-78P048KL-S
PG-1500コントローラ注１，２
PG-1500用コントロール・プログラム
ディバグ用ツール
IE-78000-R
78K/0シリーズ共通のインサーキット・エミュレータ
IE-78000-R-A
78K/0シリーズ共通のインサーキット・エミュレータ（統合ディバッガ用）
IE-78000-R-BK
78K/0シリーズ共通のブレーク・ボード
IE-78044-R-EM
μPD78044Fサブシリーズ評価用エミュレーション・ボード
EP-78130GF-R
μPD78134と共通のエミュレーション・プローブ
EV-9200G-80
80ピン・プラスチックQFP（GF-3B9タイプ）用に作られたターゲット・システムの基板上
に実装するソケット
注５，６，７
SM78K0
ID78K0注４，５，６，７
78K/0シリーズ共通のシステム・シミュレータ
IE-78000-R-A用統合ディバッガ
注１，２
IE-78000-R用スクリーン・ディバッガ
注１，２，４，５，６，７
μPD78044Fサブシリーズ用デバイス・ファイル
SD78K/0
DF78044
リアルタイムOS
RX78K/0注１，２，３，４
注１，２，３，４
MX78K0
78K/0シリーズ用リアルタイムOS
78K/0シリーズ用OS
TM
注１．PC-9800シリーズ（MS-DOS ）ベース
２．IBM PC/ATTMおよびその互換機（PC DOSTM/IBM DOSTM/MS-DOS）ベース
３．HP9000シリーズ300TM（HP-UXTM）ベース
４．HP9000シリーズ700TM（HP-UX）ベース，SPARCstationTM（SunOSTM）ベース，EWS4800シリーズ（EWSUX/V）ベース
５．PC-9800シリーズ（MS-DOS＋WindowsTM）ベース
６．IBM PC/ATおよびその互換機（PC DOS/IBM DOS/MS-DOS＋Windows）ベース
７．NEWSTM（NEWS-OSTM）ベース
データ・シート U10611JJ2V1DS
63
µPD78P048A
ファジィ推論開発支援システム
FE9000注１/FE9200注３
注１
FT9080
注２
/FT9085
注１，２
FI78K0
注１，２
FD78K0
ファジィ知識データ作成ツール
トランスレータ
ファジィ推論モジュール
ファジィ推論ディバッガ
注１．PC-9800シリーズ（MS-DOS）ベース
２．IBM PC/ATおよびその互換機（PC DOS/IBM DOS/MS-DOS）ベース
３．IBM PC/ATおよびその互換機（PC DOS/IBM DOS/MS-DOS＋Windows）ベース
備考１．3rdパーティ製開発ツールについては，78K/0シリーズ セレクション・ガイド（U11126J）を参照してくだ
さい。
２．RA78K/0, CC78K/0, SM78K0, ID78K0, RX78K/0, SD78K/0は，DF78044と組み合わせて使用します。
64
データ・シート
U10611JJ2V1DS
µPD78P048A
変換ソケット（EV-9200G-80）の外形図と基板取り付け推奨パターン
7.8
2.5
18.9
16.2
φ 1.5
5.0
19.0
14.45
4.0
φ 2.3
20.30
8.0
0.8
1.35
25.0
4-C2.8
0.35±0.1
図Ａ−１ EV-9200G-80外形図（参考）（単位：mm）
EV-9200G-80
1
１ピン・マーク
2.0
11.0
22.0
24.7
EV-9200G-80-G0
データ・シート U10611JJ2V1DS
65
µPD78P048A
図Ａ−２ EV-9200G-80基板取り付け推奨パターン（参考）（単位：mm）
11.00±0.08
2.50±0.03
5.50±0.03
5.00±0.08
φ1.57±0.03
0.8±0.02×23=18.4±0.05
0.5±0.02
0.8±0.02×15
=12.0±0.05
15.2
19.9
φ 2.36±0.03
21.0
25.7
EV-9200G-80-P1
注意 EV-9200用のマウント・パッド寸法と，対象製品のマウント・
パッド寸法（QFP用）は，その一部が異なる場合があります。
QFP用の推奨マウント・パッド寸法は，「半導体デバイス 実
装マニュアル」（http://www.necel.com/pkg/ja/jissou/index.html）
をご参照ください。
66
データ・シート
U10611JJ2V1DS
µPD78P048A
付録Ｂ．関連資料
関連資料は暫定版の場合がありますが，この資料では
「暫定」
の表示をしておりません。あらかじめご了承ください。
●デバイスの関連資料
資 料 名
資料番号
和 文
英 文
μPD78044Fサブシリーズ ユーザーズ・マニュアル
U10908J
U10908E
μPD78042F, 78043F, 78044F, 78045F データ・シート
U10700J
U10700E
μPD78P048A データ・シート
この資料
U10611E
μPD78044A, 78044Fサブシリーズ 特殊機能レジスタ活用表
U10701J
78K/0シリーズ ユーザーズ・マニュアル 命令編
U12326J
78K/0シリーズ インストラクション・セット
U10904J
−
78K/0シリーズ インストラクション活用表
U10903J
−
78K/0シリーズ アプリケーション・ノート 基礎編（Ⅱ）
U10121J
−
IEU-1372
U10121E
●開発ツールの資料（ユーザーズ・マニュアル）
（１/２）
資料番号
資 料 名
和 文
RA78Kシリーズ アセンブラ・パッケージ
操作編
EEU-809
EEU-1399
言語編
EEU-815
EEU-1404
EEU-817
EEU-1402
RA78Kシリーズ 構造化アセンブラ・プリプロセッサ
RA78K0 アセンブラ・パッケージ
CC78Kシリーズ Cコンパイラ
CC78K/0 Cコンパイラ
英 文
構造化アセンブリ言語編 U11789J
U11789E
アセンブリ言語編
U11801J
U11801E
操作編
U11802J
U11802E
操作編
EEU-656
EEU-1280
言語編
EEU-655
EEU-1284
操作編
U11517J
U11517E
言語編
U11518J
U11518E
CC78Kシリーズ ライブラリ・ソース・ファイル
U12322J
−
CC78K/0 Cコンパイラ アプリケーション・ノート
プログラミング・ノウハウ編 EEA-618
EEA-1208
PG-1500 PROMプログラマ
U11940J
EEU-1335
PG-1500コントローラ PC-9800シリーズ（MS-DOS）ベース
EEU-704
EEU-1291
PG-1500コントローラ IBM PCシリーズ（PC DOS）ベース
EEU-5008
U10540E
IE-78000-R
U11376J
U11376E
IE-78000-R-A
U10057J
U10057E
IE-78000-R-BK
EEU-867
EEU-1427
IE-78044-R-EM
EEU-833
EEU-1424
EP-78130GF-R
EEU-943
EEU-1470
SM78K0 システム・シミュレータ Windowsベース
レファレンス編
U10181J
U10181E
SM78Kシリーズ システム・シミュレータ
外部部品ユーザオープン U10092J
U10092E
インタフェース仕様編
ID78K0 統合ディバッガ EWSベース
レファレンス編
U11151J
ID78K0 統合ディバッガ PCベース
レファレンス編
U11539J
データ・シート U10611JJ2V1DS
−
U11539E
67
µPD78P048A
●開発ツールの資料（ユーザーズ・マニュアル）
（２/２）
資 料 名
資料番号
和 文
英 文
ID78K0 統合ディバッガ Windowsベース
ガイド編
U11649J
U11649E
SD78K/0 スクリーン・ディバッガ 入門編
EEU-852
U10539E
PC-9800シリーズ（MS-DOS）ベース
レファレンス編
U10952J
SD78K/0 スクリーン・ディバッガ 入門編
EEU-5024
EEU-1414
IBM PC/AT（PC DOS）ベース
レファレンス編
U11279J
U11279E
−
●組み込み用ソフトウエアの資料（ユーザーズ・マニュアル）
資 料 名
資料番号
和 文
78K/0シリーズ リアルタイムOS
78K/0シリーズ用OS MX78K0
英 文
基礎編
U11537J
−
インストール編
U11536J
−
基礎編
U12257J
−
ファジィ知識データ作成ツール
EEU-829
EEU-1438
78K/0, 78K/Ⅱ, 87ADシリーズ ファジィ推論開発支援システム トランスレータ EEU-862
EEU-1444
78K/0シリーズ ファジィ推論開発支援システム ファジィ推論モジュール
EEU-858
EEU-1441
78K/0シリーズ ファジィ推論開発支援システム ファジィ推論ディバッガ
EEU-921
EEU-1458
●その他の資料
資 料 名
資料番号
和 文
英 文
SEMICONDUCTOR SELECTION GUIDE-Products and Packages-
X13769X
半導体デバイス 実装マニュアル
注
NEC半導体デバイスの品質水準
C11531J
C11531E
NEC半導体デバイスの信頼性品質管理
C10983J
C10983E
静電気放電（ESD）試験について
MEM-539
半導体デバイスの品質保証ガイド
C11893J
マイクロコンピュータ関連製品ガイド 社外メーカ編
U11416J
−
MEI-1202
−
注 「半導体デバイス実装マニュアル」のホームページ参照
和文：http://www.necel.com/pkg/ja/jissou/index.html
英文：http://www.necel.com/pkg/en/mount/index.html
注意 上記関連資料は予告なしに内容を変更することがあります。設計などには，必ず最新の資料をご使用ください。
68
データ・シート
U10611JJ2V1DS
µPD78P048A
〔メ モ〕
データ・シート U10611JJ2V1DS
69
µPD78P048A
CMOSデバイスの一般的注意事項
① 入力端子の印加波形
入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。
CMOSデバイスの入力がノイズなどに起因して，VIL（MAX.）からVIH（MIN.）までの領域にとど
まるような場合は，誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん，VIL
（MAX.）からVIH（MIN.）までの領域を通過する遷移期間中にチャタリングノイズ等が入らないよ
うご使用ください。
② 未使用入力の処理
CMOSデバイスの未使用端子の入力レベルは固定してください。
未使用端子入力については，CMOSデバイスの入力に何も接続しない状態で動作させるのではな
く，プルアップかプルダウンによって入力レベルを固定してください。また，未使用の入出力端子
が出力となる可能性（タイミングは規定しません）を考慮すると，個別に抵抗を介してVDDまたは
GNDに接続することが有効です。
資料中に「未使用端子の処理」について記載のある製品については，その内容を守ってください。
③ 静電気対策
MOSデバイス取り扱いの際は静電気防止を心がけてください。
MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際に
は，当社が出荷梱包に使用している導電性のトレーやマガジン・ケース，または導電性の緩衝材，
金属ケースなどを利用し，組み立て工程にはアースを施してください。プラスチック板上に放置し
たり，端子を触ったりしないでください。
また，MOSデバイスを実装したボードについても同様の扱いをしてください。
④ 初期化以前の状態
電源投入時，MOSデバイスの初期状態は不定です。
電源投入時の端子の出力状態や入出力設定，レジスタ内容などは保証しておりません。ただし，
リセット動作やモード設定で定義している項目については，これらの動作ののちに保証の対象とな
ります。
リセット機能を持つデバイスの電源投入後は，まずリセット動作を実行してください。
⑤ 電源投入切断順序
内部動作および外部インタフェースで異なる電源を使用するデバイスの場合，原則として内部電
源を投入した後に外部電源を投入してください。切断の際には，原則として外部電源を切断した後
に内部電源を切断してください。逆の電源投入切断順により，内部素子に過電圧が印加され，誤動
作を引き起こしたり，異常電流が流れ内部素子を劣化させたりする場合があります。
資料中に「電源投入切断シーケンス」についての記載のある製品については，その内容を守って
ください。
⑥ 電源OFF時における入力信号
当該デバイスの電源がOFF状態の時に，入力信号や入出力プルアップ電源を入れないでください。
入力信号や入出力プルアップ電源からの電流注入により，誤動作を引き起こしたり，異常電流が流
れ内部素子を劣化させたりする場合があります。
資料中に「電源OFF時における入力信号」についての記載のある製品については，その内容を守
ってください。
70
データ・シート
U10611JJ2V1DS
µPD78P048A
FIP, IEBusは，NECエレクトロニクス株式会社の登録商標です。
MS-DOSおよびWindowsは，米国Microsoft Corporationの米国およびその他の国における登録商標または商標
です。
IBM DOS, PC/AT, PC DOSは，米国IBM社の商標です。
HP9000シリーズ300, HP9000シリーズ700, HP-UXは，米国ヒューレット・パッカード社の商標です。
SPARCstationは，米国SPARC International, Inc.の商標です。
SunOSは，米国サン・マイクロシステムズ社の商標です。
NEWS, NEWS-OSは，ソニー株式会社の商標です。
本製品が外国為替及び外国貿易法の規定により規制貨物等（または役務）に該当するか否かは，ユーザ
（仕様を決定した者）が判定してください。該当する場合，日本国外に輸出する際には日本国政府の輸
出許可が必要です。
•
本資料に記載されている内容は2005年8月現在のもので，今後，予告なく変更することがあります。量
産設計の際には最新の個別データ・シート等をご参照ください。
•
文書による当社の事前の承諾なしに本資料の転載複製を禁じます。当社は，本資料の誤りに関し，一切
その責を負いません。
•
当社は，本資料に記載された当社製品の使用に関連し発生した第三者の特許権，著作権その他の知的財
産権の侵害等に関し，一切その責を負いません。当社は，本資料に基づき当社または第三者の特許権，
著作権その他の知的財産権を何ら許諾するものではありません。
•
本資料に記載された回路，ソフトウエアおよびこれらに関する情報は，半導体製品の動作例，応用例を
説明するものです。お客様の機器の設計において，回路，ソフトウエアおよびこれらに関する情報を使
用する場合には，お客様の責任において行ってください。これらの使用に起因しお客様または第三者に
生じた損害に関し，当社は，一切その責を負いません。
•
当社は，当社製品の品質，信頼性の向上に努めておりますが，当社製品の不具合が完全に発生しないこ
とを保証するものではありません。当社製品の不具合により生じた生命，身体および財産に対する損害
の危険を最小限度にするために，冗長設計，延焼対策設計，誤動作防止設計等安全設計を行ってください。
•
当社は，当社製品の品質水準を「標準水準」，「特別水準」およびお客様に品質保証プログラムを指定
していただく「特定水準」に分類しております。また，各品質水準は，以下に示す用途に製品が使われ
ることを意図しておりますので，当社製品の品質水準をご確認ください。
標準水準：コンピュータ，OA機器，通信機器，計測機器，AV機器，家電，工作機械，パーソナル機
器，産業用ロボット
特別水準：輸送機器（自動車，電車，船舶等），交通用信号機器，防災・防犯装置，各種安全装置，
生命維持を目的として設計されていない医療機器
特定水準：航空機器，航空宇宙機器，海底中継機器，原子力制御システム，生命維持のための医療機
器，生命維持のための装置またはシステム等
当社製品のデータ・シート，データ・ブック等の資料で特に品質水準の表示がない場合は，標準水準製
品であることを表します。意図されていない用途で当社製品の使用をお客様が希望する場合には，事前
に当社販売窓口までお問い合わせください。
（注）
（１）本事項において使用されている「当社」とは，NECエレクトロニクス株式会社およびNECエレク
トロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいう。
（２）本事項において使用されている「当社製品」とは，（１）において定義された当社の開発，製造
製品をいう。
M8E 02.11
データ・シート U10611JJ2V1DS
71
µPD78P048A
【発 行】
NECエレクトロニクス株式会社
〒211-8668 神奈川県川崎市中原区下沼部1753
電話（代表）：044(435)5111
お問い合わせ先
【ホームページ】
NECエレクトロニクスの情報がインターネットでご覧になれます。
URL（アドレス） http://www.necel.co.jp/
【営業関係，技術関係お問い合わせ先】
半導体ホットライン
電 話
： 044-435-9494
（電話：午前 9:00∼12:00，午後 1:00∼5:00）
E-mail
：[email protected]
【資料請求先】
NECエレクトロニクスのホームページよりダウンロードいただくか，NECエレクトロニクスの販売特約店へお申し付けください。
C04.2T