MAX2870 23.5MHz〜6000MHzフラクショナル/ 整数Nシンセサイザ/VCO

EVALUATION KIT AVAILABLE
19-6250; Rev 2; 11/12
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
概要
利点および特長
MAX2870は、整数NおよびフラクショナルNモードの両方
で動作可能な電圧制御オシレータ(VCO)を内蔵したウルト
ラワイドバンドの位相ロックループ(PLL)です。外部リファ
レンスオシレータおよびループフィルタと組み合わせた
場合、MAX2870は高性能周波数シンセサイザとなり、優れ
た位相ノイズとスプリアス性能を維持しながら23.5MHz
〜6.0GHzの周波数を合成することができます。
♦♦整数およびフラクショナルNモード
この非常に広い周波数範囲は、3000MHz〜6000MHzを
カバーする複数の内蔵VCOと1〜128範囲の出力分周器
によって達成されます。このデバイスは、デュアル差動出力
ドライバも提供し、個別に設定して-4dBm〜+5dBmの出力
電力を供給することができます。いずれの出力も、ソフト
ウェアまたはハードウェア制御によってミュートすることが
できます。
♦♦高性能PFD
♦♦手動または自動VCO選択
♦♦VCO基本波：3000MHz〜6000MHz
♦♦広い周波数範囲の出力バイナリバッファ/分周器
——1/2/4/8/16/32/64/128
——23.5MHz〜6000MHz
——105MHz (整数Nモード)
——50MHz (フラクショナルNモード)
♦♦リファレンス周波数：200MHz (max)
♦♦動作電源電圧：+3.0V〜+3.6V
♦♦デュアルプログラマブル出力
MAX2870は、3線式シリアルインタフェースによって制御
され、1.8V制御ロジックに対応しています。このデバイス
は、鉛フリー/RoHS準拠の32ピンTQFNパッケージ(5mm
x 5mm)で提供され、-40℃〜+85℃の拡張温度範囲での
動作が保証されています。
——-4dBm〜+5dBm
♦♦アナログおよびデジタルロック検出インジケータ
♦♦ハードウェアおよびソフトウェアシャットダウン制御
♦♦1.8V制御ロジックとコンパチブル
アプリケーション
ワイヤレスインフラ
ストラクチャ
試験および測定
衛星通信
型番はデータシートの最後に記載されています。
ワイヤレスLAN/CATV
PMAR/LMAR/公共安全無線
クロック生成
標準アプリケーション回路はデータシートの最後に記載されて
います。
関連部品およびこの製品とともに使用可能な推奨製品については、
japan.maximintegrated.com/MAX2870.related を参照してくだ
さい。
ファンクションダイアグラム
MUX_OUT
MUX
MAX2870
LD
LOCK DETECT
REF_IN
X2
MUX
R COUNTER
MUX
DIVIDE-BY-2
CHARGE
PUMP
CP_OUT
CP_GND
CLK
TUNE
SPI AND
REGISTERS
DATA
LE
VCO
INTEGER
FRAC
MODULUS
DIV-BY1/2/4/8/16
RFOUTA_P
DIV-BY1/2/4/8
RFOUTA_N
RFOUT_EN
MAIN
MODULATOR
RFOUTB_P
MUX
RFOUTB_N
N COUNTER
MUX
本データシートは日本語翻訳であり、相違及び誤りのある可能性があります。 設計の際は英語版データシートを参照してください。
価格、納期、発注情報についてはMaxim Direct (0120-551056)にお問い合わせいただくか、Maximのウェブサイト
(japan.maximintegrated.com)をご覧ください。
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
Absolute Maximum Ratings
VCC_to GND_........................................................-0.3V to +3.9V
All Other Pins to GND_............................... -0.3V to VCC_ + 0.3V
Continuous Power Dissipation (TA = +70NC)
TQFN-EP Multilayer Board
(derate 34.5mW/NC above +70NC)..........................2758.6mW
Junction Temperature......................................................+150NC
Operating Temperature Range........................... -40NC to +85NC
Storage Temperature Range............................. -65NC to +150NC
Lead Temperature (soldering, 10s)............................... +300NC
Soldering temperature (reflow)........................................+260NC
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute
maximum rating conditions for extended periods may affect device reliability.
Package Thermal Characteristics (Note 1)
TQFN
Junction-to-Ambient Thermal Resistance (BJA)...........29NC/W
Junction-to-Case Thermal Resistance (BJC)...................1.7NC/W
Note 1: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer
board. For detailed information on package thermal considerations, refer to japan.maximintegrated.com/thermal-tutorial.
DC Electrical Characteristics
(Measured using MAX2870 EV Kit. VCC_ = 3V to 3.6V, VGND_ = 0V, fREF_IN = 50MHz, fPFD = 25MHz, TA = -40NC to +85NC. Typical
values measured at VCC_ = 3.3V; TA = +25NC; register settings 00780000,20000141,01005E42,00000013,610F423C,01400005;
unless otherwise noted.) (Note 2)
PARAMETER
CONDITIONS
Supply Voltage
RFOUT_ Current Consumption
Supply Current
MIN
TYP
MAX
UNITS
3
3.3
3.6
V
IRFOUT_, minimum output power, single channel
8.5
IRFOUT_, maximum output power, single channel
25
29
Total, including RFOUT, both
channel (Note 3)
144
180
Both channels
enabled,
maximum
output power
Each output divide-by-2
10
15
ICCVCO + ICCRF (Note 3)
75
95
Low-power sleep mode
mA
mA
1
AC Electrical Characteristics
(Measured using MAX2870 EV Kit. VCC_ = 3V to 3.6V, VGND_ = 0V, fREF_IN = 50MHz, fPFD = 25MHz, fRFOUT_ = 6000MHz,
TA = -40NC to +85NC. Typical values measured at VCC_ = 3.3V, TA = +25NC, register settings 00780000,20000141,01005E42,00000
013,610F423C,01400005; unless otherwise noted.) (Note 2)
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
REFERENCE OSCILLATOR INPUT (REF_IN)
REF_IN Input Frequency Range
10
200
MHz
REF_IN Input Sensitivity
0.7
VCC_
VPP
REF_IN Input Capacitance
2
REF_IN Input Current
-60
pF
+60
FA
PHASE DETECTOR
Phase Detector Frequency
Maxim Integrated
Integer-N mode
105
Fractional-N mode
50
MHz
2
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
AC ELECTRICAL CHARACTERISTICS (continued)
(Measured using MAX2870 EV Kit. VCC_ = 3V to 3.6V, VGND_ = 0V, fREF_IN = 50MHz, fPFD = 25MHz, fRFOUT_ = 6000MHz,
TA = -40NC to +85NC. Typical values measured at VCC_ = 3.3V, TA = +25NC, register settings 00780000,20000141,01005E42,00000
013,610F423C,01400005; unless otherwise noted.) (Note 2)
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
CHARGE PUMP
Sink/Source Current
CP[3:0] = 1111, RSET = 5.1kI
5.12
CP[3:0] = 0000, RSET = 5.1kI
0.32
RSET Range
mA
2.7
10
kI
3000
6000
MHz
RF OUTPUTS
Fundamental Frequency Range
Divided Frequency Range
With output dividers (1/2/4/8/16/32/64/128)
23.4375
VCO Sensitivity
6000
MHz
100
MHz/V
Frequency Pushing
Open loop
0.7
MHz/V
Frequency Pulling
Open loop into 2:1 VSWR
70
KHz
2nd Harmonic
Fundamental VCO output
40
dBc
3rd Harmonic
Fundamental VCO output
34
dBc
2nd Harmonic
VCO output divided-by-2
20
dBc
3rd Harmonic
VCO output divided-by-2
21
dBc
Maximum Output Power
fRFOUT_ = 3000MHz (Note 4)
5
dBm
Minimum Output Power
fRFOUT_ = 3000MHz (Note 4)
-4
dBm
Output Power Variation (Note 4)
Muted Output Power
-40NC P TA P +85NC
1.5
3V P VCC_ P 3.6V
0.2
(Note 4)
-31
dB
dBm
VCO AND FREQUENCY SYNTHESIZER NOISE
VCO at 3000MHz
VCO Phase Noise (Note 5)
VCO at 4500MHz
VCO at 6000MHz
10kHz offset
-83.5
100kHz offset
-111
1MHz offset
-136
5MHz offset
-149
10kHz offset
-75
100kHz offset
-104
1MHz offset
-130
5MHz offset
-145.5
10kHz offset
-71.5
100kHz offset
-100.5
1MHz offset
-128.0
5MHz offset
-143.5
dBc/Hz
In-Band Noise Floor
Normalized (Note 6)
-223
dBc/Hz
1/f Noise
Normalized (Note 7)
-116
dBc/Hz
In-Band Phase Noise
(Note 8)
-95
dBc/Hz
Integrated RMS Jitter
(Note 9)
0.45
ps
Spurious Signals Due to PFD Frequency
VCO Tune Voltage
Maxim Integrated
-87
0.5
dBc
2.5
V
3
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
Digital I/O Characteristics
(VCC_ = +3V to +3.6V, VGND_ = 0V, TA = -40NC to +85NC. Typical values at VCC_ = 3.3V, TA = +25NC.) (Note 2)
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
0.6
V
+1
FA
SERIAL INTERFACE INPUTS (CLK, DATA, LE, CE, RFOUT_EN)
Input Logic-Level Low
Input Logic-Level High
VOH
1.5
Input Current
IIH/IIL
-1
Input Capacitance
V
1
pF
SERIAL INTERFACE OUTPUTS (MUX_OUT, LD)
Output Logic-Level Low
0.3mA sink current
Output Logic-Level High
0.3mA source current
0.4
V
0.5
mA
MAX
UNITS
VCC - 0.4
V
Output Current Level High
SPI Timing Characteristics
(VCC_ = +3V to +3.6V, VGND_ = 0V, TA = -40NC to +85NC. Typical values at VCC_ = 3.3V, TA = +25NC.) (Note 2)
PARAMETER
CLK Clock Period
SYMBOL
tCP
CONDITIONS
Guaranteed by SCL pulse-width
low and high
MIN
TYP
50
ns
CLK Pulse-Width Low
tCL
25
ns
CLK Pulse-Width High
tCH
25
ns
LE Setup Time
tLES
20
ns
LE Hold Time
tLEH
10
ns
LE Minimum Pulse-Width High
tLEW
20
ns
Data Setup Time
tDS
25
ns
Data Hold Time
tDH
25
ns
MUX_OUT Setup Time
tMS
10
ns
MUX_OUT Hold Time
tMH
10
ns
Note 2: Production tested at TA = +25NC. Cold and hot are guaranteed by design and characterization.
Note 3: fREFIN = 100MHz, phase detector frequency = 25MHz, RF output = 6000MHz.
Register setting: 00780000, 20400061, 20011242, F8010003, 608001FC, 80440005
Note 4: Measured single ended with 27nH to VCC_RF into 50I load. Power measured with single output enabled. Unused output
has 27nH to VCC_RF with 50I termination.
Note 5: VCO phase noise is measured open loop.
Note 6: Measured at 100kHz with 50MHz Connor-Winfield CWX813 TCXO with 500kHz loop bandwidth.
Register setting: 803A0000,8000FFF9,81005F42,F4000013,6384803C,001500005
Note 7: 1/f noise contribution to the in-band phase noise is computed by using 1/fnoise + 10log(10kHz/fOFFSET) +
20log(fRF/1GHz). Register setting: 803A0000,8000FFF9,81005F42,F4000013,6384803C,001500005
Note 8: fREFIN = 50MHz; fPFD = 25MHz; offset frequency = 10kHz; VCO frequency = 4227MHz, output divide-by-2 enabled.
RFOUT = 2113.5MHz; N = 169; loop BW = 40kHz, CP[3:0] = 1111; integer mode.
Note 9: fREFIN = 50MHz; fPFD = 25MHz; VCO frequency = 4400MHz, fRFOUT_ = 4400MHz; N = 176; loop BW = 40kHz,
CP[3:0] = 1111; integer mode.
Maxim Integrated
4
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
標準動作特性
(Measured with MAX2870 EV Kit. VCC_ = 3.3V, VGND_ = 0V, fREF_IN = 50MHz, TA = +25°C, see the Testing Conditions Table.)
-80
-90
-100
-110
-120
-130
-140
-150
-160
10
100
1k
10k
-80
-90
-100
-110
-120
-130
-140
-150
-160
1
10
100
1k
10k
-50
-60
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
100k
1
1k
10k
100k
3.0GHz CLOSED-LOOP PHASE NOISE
vs. FREQUENCY
4.5GHz CLOSED-LOOP PHASE NOISE
vs. FREQUENCY
6.0GHz CLOSED-LOOP PHASE NOISE
vs. FREQUENCY
-120
-130
-90
-140
-100
-110
-120
-130
-70
-140
-90
-100
-110
-120
-130
-140
-150
-150
-150
-160
-160
-160
-170
-170
10
100
1k
10k
100k
-170
1
10
100
FREQUENCY (kHz)
904MHz INTEGER-N MODE PHASE NOISE
AND SPUR PERFOMANCE vs. FREQUENCY
-80
-100
-40
-60
-80
100
FREQUENCY (kHz)
Maxim Integrated
1k
10k
10k
100k
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-160
10
1k
2113.5MHz FRACTIONAL-N PHASE NOISE
(LOW-NOISE MODE) vs. FREQUENCY
-140
-160
100
2687.5MHz INTEGER-N MODE PHASE NOISE
AND SPUR PERFOMANCE vs. FREQUENCY
-120
-140
10
FREQUENCY (kHz)
-100
-120
1
PHASE NOISE (dBc/Hz)
-60
100k
FREQUENCY (kHz)
-20
PHASE NOISE (dBc/Hz)
SPURS (dBc)
-40
10k
MAX2780 toc08
-20
1k
0
MAX2780 toc07
0
DIV1
DIV2
DIV4
DIV8
DIV16
DIV32
DIV64
DIV128
-80
MAX2780 toc09
-110
DIV1
DIV2
DIV4
DIV8
DIV16
DIV32
DIV64
DIV128
PHASE NOISE (dBc/Hz)
-90
-70
-80
MAX2780 toc05
DIV1
DIV2
DIV4
DIV8
DIV16
DIV32
DIV64
DIV128
-100
PHASE NOISE (dBc/Hz)
SPURS (dBc)
100
FREQUENCY (kHz)
-70
1
10
FREQUENCY (kHz)
-80
1
MAX2780 toc03
MAX2780 toc02
-70
100k
-40
FREQUENCY (kHz)
PHASE NOISE (dBc/Hz)
1
6.0GHz VCO OPEN-LOOP PHASE NOISE
vs. FREQUENCY
PHASE NOISE (dBc/Hz)
PHASE NOISE (dBc/Hz)
-70
-50
-60
MAX2780 toc04
PHASE NOISE (dBc/Hz)
-50
-60
PHASE NOISE (dBc/Hz)
-40
MAX2780 toc01
-40
4.5GHz VCO OPEN-LOOP PHASE NOISE
vs. FREQUENCY
MAX2780 toc06
3.0GHz VCO OPEN-LOOP PHASE NOISE
vs. FREQUENCY
-170
1
10
100
FREQUENCY (kHz)
1k
10k
1
10
100
1k
10k
FREQUENCY (kHz)
5
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
標準動作特性(続き)
(Measured with MAX2870 EV Kit. VCC_ = 3.3V, VGND_ = 0V, fREF_IN = 50MHz, TA = +25°C, see the Testing Conditions Table.)
-80
-100
-110
-120
-130
-140
-70
-80
-90
PHASE NOISE (dBc/Hz)
PHASE NOISE (dBc/Hz)
-90
-100
-110
-120
-130
-140
-100
-110
-120
-130
-140
-150
-150
-150
-160
-160
-160
-170
-170
1
10
100
1k
10k
-170
1
10
100
1k
10k
1
10
100
1k
10k
FREQUENCY (kHz)
FREQUENCY (kHz)
SUPPLY CURRENT vs. OUTPUT POWER
SETTING (ONE CHANNEL ACTIVE, 3GHz)
SUPPLY CURRENT vs. FREQUENCY
(ONE CHANNEL ACTIVE,
MAXIMUM OUTPUT POWER)
SUPPLY CURRENT vs. OUTPUT POWER
SETTING (TWO CHANNELS ACTIVE)
TA = +85°C
120
110
TA = -40°C
100
90
80
230
180
210
TA = +85°C
190
170
TA = +25°C
150
TA = -40°C
130
110
150
140
120
110
100
70
90
60
50
10
PWR SETTING
Maxim Integrated
11
TA = -40°C
130
70
01
TA = +25°C
160
90
00
TA = +85°C
170
SUPPLY CURRENT (mA)
130
250
MAX2780 toc14
TA = +25°C
SUPPLY CURRENT (mA)
140
MAX2780 toc15
FREQUENCY (kHz)
MAX2780 toc13
PHASE NOISE (dBc/Hz)
-90
2679.4MHz FRACTIONAL-N PHASE NOISE
vs. FREQUENCY (LOW-SPUR MODE)
MAX2780 toc11
-80
SUPPLY CURRENT (mA)
-70
MAX2780 toc10
-70
2679.4MHz FRACTIONAL-N PHASE NOISE
vs. FREQUENCY (LOW-NOISE MODE)
MAX2780 toc12
2113.5MHz FRACTIONAL-N PHASE NOISE
vs. FREQUENCY (LOW-SPUR MODE)
80
10
100
1k
FREQUENCY (MHz)
10k
00
01
10
11
PWR SETTING
6
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
標準動作特性(続き)
(Measured with MAX2870 EV Kit. VCC_ = 3.3V, VGND_ = 0V, fREF_IN = 50MHz, TA = +25°C, see the Testing Conditions Table.)
SUPPLY CURRENT vs. FREQUENCY
(TWO CHANNELS ACTIVE,
MAXIMUM OUTPUT POWER)
SUPPLY CURRENT (mA)
260
3.06
FREQUENCY (GHz)
280
TA = +85°C
240
220
TA = +25°C
200
180
MAX2780 toc17
MAX2780 toc16
300
PLL LOCK vs. TIME
3.08
3.04
FASTLOCK OFF
3.02
TA = -40°C
160
3.00
140
FASTLOCK ON
120
2.98
0
100
10
100
1k
50
10k
100
150
200
TIME (µs)
FREQUENCY (MHz)
標準動作特性の試験条件表
TOC TITLE
3.0GHz VCO
OPEN-LOOP
PHASE NOISE
vs. FREQUENCY
4.5GHz VCO
OPEN-LOOP
PHASE NOISE
vs. FREQUENCY
6.0GHz VCO
OPEN-LOOP
PHASE NOISE
vs. FREQUENCY
Maxim Integrated
fREF
(MHz)
N/A
N/A
N/A
fPFD
(MHz)
REGISTER
SETTINGS
(hex)
N/A
80B40000,
80000141,
0000405A,
XX00013,
648020FC,
00000005
N/A
80B40000,
80000141,
0000405A,
XX00013
648020FC,
00000005
N/A
80B40000,
80000141
0000405A
XX00013,
648020FC
00000005
LOOP
FILTER
BW (Hz)
N/A
N/A
N/A
MAX2870 EV KIT COMPONENT VALUES
C13
(F)
N/A
N/A
N/A
R1 + R2
(I)
N/A
N/A
N/A
C14
(F)
N/A
N/A
N/A
R0
(I)
N/A
N/A
N/A
C12
(F)
COMMENTS
N/A
VCO bits set
for 3GHz
output,
VAS_SHDN = 1
N/A
VCO bits set
for 4.5GHz
output,
VAS_SHDN = 1
N/A
VCO bits set
for 6.0GHz
output,
VAS_SHDN = 1
7
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
標準動作特性の試験条件表
TOC TITLE
3.0GHz
CLOSED-LOOP
PHASE NOISE
vs. FREQUENCY
4.5GHz
CLOSED-LOOP
PHASE NOISE
vs. FREQUENCY
6.0GHz
CLOSED-LOOP
PHASE NOISE
vs. FREQUENCY
904MHz INTEGER-N
MODE PHASE
NOISE AND SPUR
PERFOMANCE
vs. FREQUENCY
2687.5MHz
INTEGER-N PHASE
NOISE
AND SPUR
PERFORMANCE vs.
FREQUENCY
2113.5MHz
FRACTIONAL-N
PHASE NOISE
(LOW-NOISE MODE)
vs. FREQUENCY
2113.5MHz
FRACTIONAL-N
PHASE NOISE vs.
FREQUENCY
(LOW-SPUR MODE)
Maxim Integrated
fREF
(MHz)
50
50
50
40
40
50
50
fPFD
(MHz)
REGISTER
SETTINGS
(hex)
TOC
TITLE
MAX2870 EV KIT COMPONENT VALUES
C13
(F)
R1 + R2
(I)
C14
(F)
R0
(I)
C12
(F)
25
803C0000
80000141
00009E42,
E8000013,
618160FC,
00400005
40k
0.1F
120
0.012F
250
820p
25
805A0000,
80000141,
00009E42,
E8000013,
618160FC,
00400005
40k
0.1F
120
0.012F
250
820p
25
80780000,
0080000141,
00009E42,
EA000013,
608C80FC,
00400005
40k
0.1F
120
0.012F
250
820p
0.8
82350000,
800007D1
E1065FC2,
2C000013
6020803C
00400005
16k
0.1F
806
3300p
1201
470p
0.5
94FF0000,
803207D1,
010A1E42,
B00000A3,
6090803C,
00400005
5k
0.1F
1000
6800p
300
0.01F
25
00548050,
400003E9,
81005FC2,
E8000013,
609C80FC,
00400005
40k
0.1F
120
0.012F
250
820p
25
00548050,
400003E9,
E1005FC2,
E8000013,
609C80FC,
00400005
40k
0.1F
120
0.012F
250
820p
COMMENTS
8
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
標準動作特性の試験条件表
TOC TITLE
2679.4MHz
FRACTIONAL-N
PHASE NOISE vs.
FREQUENCY
(LOW-NOISE MODE)
2679.4MHz
FRACTIONAL-N
PHASE NOISE vs.
FREQUENCY
(LOW-SPUR MODE)
SUPPLY CURRENT
vs. OUTPUT POWER
SETTING
(ONE CHANNEL
ACTIVE, 3GHz)
SUPPLY CURRENT
vs. FREQUENCY
(ONE CHANNEL
ACTIVE, MAXIMUM
OUTPUT POWER)
SUPPLY CURRENT
vs. OUTPUT POWER
SETTING (TWO
CHANNELS ACTIVE)
SUPPLY CURRENT
vs. FREQUENCY
(TWO CHANNELS
ACTIVE MAXIMUM
OUTPUT POWER)
PLL LOCK vs. TIME
Maxim Integrated
fREF
(MHz)
50
50
50
50
50
50
40
fPFD
(MHz)
REGISTER
SETTINGS
(hex)
TOC
TITLE
MAX2870 EV KIT COMPONENT VALUES
C13
(F)
R1 + R2
(I)
C14
(F)
R0
(I)
C12
(F)
COMMENTS
25
00358160,
203207D1,
01005E42,
B20000A3,
6010003C,
00400005
40k
0.1F
120
0.012F
250
820p
25
00358160,
203207D1,
41005E42,
B20000A3,
6010003C,
00400005
40k
0.1F
120
0.012F
250
820p
25
003C0000,
20000321,
01005E42,
00000013,
610F423C,
01400005,
APWR swept
from 00 to 11
25
003C0000,
20000321,
01005E42,
00000013,
610F423C,
01400005
N and F values
changed for
each frequency
25
003C0000,
20000321,
01005E42,
00000013,
610F43FC,
01400005
APWR and
BPWR swept
from 00 to 11
25
003C0000,
20000321,
01005E42,
00000013,
610F43FC,
01400005
N and F values
swept for each
frequency
40
00250120,
20320141,
00004042,
000000A3,
0184023C,
01400005
40k
0.1F
120
0.012F
250
820p
CDM changed
from 00 to 01
9
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
TUNE
NOISE_FILT
GND_VCO
VCC_VCO
23
RSET
24
GND_TUNE
BIAS_FILT
TOP VIEW
REG
ピン配置
22
21
20
19
18
17
LD 25
16
VCC_RF
RFOUT_EN 26
15
RFOUTB_N
GND_DIG 27
14
RFOUTB_P
VCC_DIG 28
13
RFOUTA_N
12
RFOUTA_P
11
GND_RF
10
VCC_PLL
9
GND_PLL
MAX2870
REF_IN 29
MUX_OUT 30
GND_SD 31
EP
+
6
7
8
GND_CP
LE
5
CP_OUT
DATA
4
SW
3
VCC_CP
2
CE
1
CLK
VDD_SD 32
TQFN
端子説明
端子
名称
機能
1
CLK
シリアルクロック入力。データはCLKラインの立上りエッジで32ビットのシフトレジスタにラッチ
されます。
2
DATA
シリアルデータ入力。シリアルデータはMSBから順にロードされます。3ビットのLSBによって
レジスタアドレスが指定されます。
3
LE
ロードイネーブル入力。LEがハイになると、シフトレジスタに格納されたデータが適切なラッチ
にロードされます。
4
CE
チップイネーブル。ロジックローでデバイスがパワーダウンされ、チャージポンプはハイインピー
ダンスになります。
5
SW
高速ロックスイッチ。高速ロックモードを使用する場合、ループフィルタに接続してください。
6
VCC_CP
7
CP_OUT
チャージポンプ出力。外部ループフィルタの入力に接続してください。
8
GND_CP
チャージポンプのグランド。パッドではなく、基板グランドに接続してください。
9
GND_PLL
PLLのグランド。パッドではなく、メインの基板グランドプレーンに接続してください。
チャージポンプの電源。できる限り端子の近くにデカップリングコンデンサを配置してください。
10
VCC_PLL
PLLの電源。できる限り端子の近くにデカップリングコンデンサを配置してください。
11
GND_RF
RF出力のグランド。パッドではなく、基板グランドプレーンに接続してください。
12
RFOUTA_P
オープンコレクタの正のRF出力A。RFチョークまたは50Ωの負荷を介して電源に接続してください。
13
RFOUTA_N
オープンコレクタの負のRF出力A。RFチョークまたは50Ωの負荷を介して電源に接続してください。
Maxim Integrated
10
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
端子説明(続き)
端子
名称
機能
14
RFOUTB_P
オープンコレクタの正のRF出力B。RFチョークまたは50Ωの負荷を介して電源に接続してください。
15
RFOUTB_N
オープンコレクタの負のRF出力B。RFチョークまたは50Ωの負荷を介して電源に接続してください。
16
VCC_RF
17
VCC_VCO
18
GND_VCO
19
NOISE_FILT
20
TUNE
21
GND_TUNE
22
RSET
RF出力および分周器の電源。できる限り端子の近くにデカップリングコンデンサを配置してくだ
さい。
VCO電源。アナロググランドプレーンへのデカップリングコンデンサを配置してください。
VCOのグランド。外部パッドに接続してください。
VCOのノイズデカップリング。グランドへの1µFのコンデンサを配置してください。
VCOへの制御入力。外部ループフィルタに接続してください。
VCOへの制御入力のグランド。外部パッドに接続してください。
チャージポンプ電流範囲入力。グランドへの外付けの抵抗を接続して最小CP電流を設定してくだ
さい。ICP = 1.63/RSET x (1 + CP)
VCOのノイズデカップリング。グランドへの1µFのコンデンサを配置してください。
23
BIAS_FILT
24
REG
25
LD
26
RFOUT_EN
27
GND_DIG
28
VCC_DIG
デジタル回路の電源。できる限り端子の近くにデカップリングコンデンサを配置してください。
29
REF_IN
リファレンス周波数入力。これは公称バイアス電圧がVCC_DIG/2のハイインピーダンス入力です。
リファレンス信号にAC結合してください。
30
MUX_OUT
31
GND_SD
デルタシグマモジュレータのグランド。パッドに直接ではなく、メインの基板グランドプレーンに
接続してください。
32
VCC_SD
デルタシグマモジュレータの電源。できる限り端子の近くにデカップリングコンデンサを配置して
ください。
—
EP
Maxim Integrated
リファレンス電圧補正。グランドへの1µFのコンデンサを配置してください。
ロック検出出力。ロック時はロジックハイで、アンロック時はロジックローです。詳細については
レジスタの説明(表9)を参照してください。
RF出力イネーブル。ロジックローでRF出力がディセーブルされます。
デジタル回路のグランド。パッドに直接ではなく、メインの基板グランドプレーンに接続してくだ
さい。
多重化された出力およびシリアルデータ出力。表6を参照してください。
エクスポーズドパッド。基板グランドに接続してください。
11
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
詳細
レジスタ0x06はMUX_OUTを介して読取り可能です。
ユーザーはMUX = 1100に設定する必要があります。読取
りシーケンスを開始するには、LEをロジックローに設定し、
32サイクルのCLKを送信して、LEをロジックハイに設定し
てください。CLKの送信中、DATA端子は29クロックの間
ロジックハイまたはロジックローに保持することができま
すが、最後の3ビットはレジスタ6を示す110にする必要が
あります。そして最後に、1サイクルのクロックを送信して
ください。次のクロックの立下りエッジでレジスタ0x06
のMSBが現れ、その後の29クロックサイクルにわたって
シフトアウトが続きます(図2)。レジスタ0x06のLSBを読
み取ったあとで、ユーザーはMUX = 0000にリセットする
ことができます。
4線式シリアルインタフェース
MAX2870のシリアルインタフェースは、5つの書込み
専用と1つの読取り専用の32ビットレジスタを備えてい
ます。29ビットの上位ビット(MSB)はデータで、3ビット
の下位ビット(LSB)はレジスタアドレスです。レジスタの
データはMSBから順に4線式シリアルインタフェース(SPI)
を介してロードされます。LEがロジックローのとき、CLK
の立上りエッジでDATAのロジックレベルがシフトされ
ます。LEの立上りエッジで、29ビットのデータビットが
アドレスビットによって選択されたレジスタにラッチされ
ます。ユーザーはパワーアップ後に全レジスタ値をプログラム
する必要があります。
電力モード
レジスタの プ ロ グラミングは、アドレス0x05、0x04、
0x03、0x02、0x01、および0x00の順で行ってください。
いくつかのビットは同時に設定を更新するためのダブル
バッファを備えています。ダブルバッファを備えた設定に
ついては、レジスタの説明を参照してください。
MAX2870は、SHDN = 1 (レジスタ2、ビット5)に設定
するか、CE端子をロジックローに設定することによって、
低電力モードに移行させることができます。
tLES
tLEH
tCP
LE
tLEW
tCL
CLK
tCH
tDH
tDS
IDATA
BIT31
BIT30
BIT29
BIT1
BIT0
図 1. SPI のタイミング図
DATA
DON’T CARE
LE
tMH
CLK
1
29
30
31
32
33
34
35
36
MUX_OUT
tMS
図 2. 読取りの開始
Maxim Integrated
12
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
REF_IN
X2
MUX
R COUNTER
DIVIDE-BY-2
MUX
PFD
図 3. リファレンス入力
リファレンス入力
リファレンス入力段は、入力から出力へのシャント抵抗を
備えたCMOSインバータとして構成されています。シャッ
トダウンモードでは、この入力はハイインピーダンスになっ
てリファレンスソースへの負荷を防ぎます。
リファレンス入力の信号経路には、オプションのx2お
よび÷2ブロックも含まれています。リファレンスダブラが
イネーブルされている場合(DBR = 1)、最大リファレンス
入力周波数は100MHzに制限されます。ダブラがディセー
ブルされている場合、リファレンス入力周波数は200MHz
に制限されます。最小リファレンス周波数は10MHzです。
Rカウンタの最小分周比は1で、最大分周比は1023です。
整数部、小数部除数、小数部係数、および
Rカウンタの関係
位相検出器の周波数は、次のように決定されます。
fPFD = fREF O [(1 + DBR)/(R x (1 + RDIV2))]
fREFは、外部リファレンス入力周波数を表します。DBR (レ
ジスタ2、ビット25)は、fREF入力の周波数ダブラモードを
設定します(0または1)。RDIV2 (レジスタ2、
ビット24)は、
fREFの2分周モードを設定します(0または1)。R (レジス
タ2、ビット23:14)は、10ビットのプログラマブルリファ
レンスカウンタの値です(1〜1023)。fPFD の最大値は、
フラクショナルNモードでは50MHzで、整数Nモードでは
105MHzです。RST (レジスタ2、ビット3) = 1のとき、R
分周器をリセット状態に維持することができます。
VCO周波数(fVCO)、N、F、およびMは理想のRF出力周波
数(fRFOUTA)を基に次のように決定することができます。
fRFOUTAおよびDIVAレジスタ表(レジスタ4[22.20])を基に
DIVA値プロパティを設定します。
fVCO = fRFOUTA x DIVA
ビットFB = 1の場合、(DIVAはPLLフィードバックループ
にありません)。
N + (F/M) = fVCO/fPFD
ビットFB = 0の場合、(DIVAはPLLフィードバックループ
にあり)、DIVA ≤ 16です。
N + (F/M) = (fVCO/fPFD)/DIVA
ビットFB = 0の場合、(DIVAはPLLフィードバックループ
にあり)、DIVA > 16です。
N + (F/M) = (fVCO / fPFD)/16
Maxim Integrated
Nは16ビットのNカウンタの値(16〜65535)で、レジスタ
0のビット30:15を介して設定可能です。Mは小数部の係
数の値(2〜4095)で、レジスタ1のビット14:3を介して設
定可能です。Fは小数部の除数の値(0〜MOD - 1)で、レジ
スタ0のビット14:3を介して設定可能です。フラクショナル
Nモードでは、Nの最小値は19で、Nの最大値は4091です。
RST (レ ジスタ2、 ビット3) が 1 のとき、Nカ ウンタは
リセット状態に維持されます。DIVAはRF出力分周器の設定
(0〜7)で、
レジスタ4のビット22:20を介して設定可能です。
分周比は2DIVAによって設定されます。
RF Bの出力周波数は、次のように決定されます。
BDIV = 0 (レジスタ4、ビット9)の場合、fRFOUTB = fRFOUTA
BDIV = 1の場合、fRFOUTB = fVCO
整数N/フラクショナルNモード
整数Nモードは、INTビット(レジスタ0、ビット31)に1を
設定することによって選択されます。整数Nモードでの動作
時には、LDFビット(レジスタ2、ビット8)もセットしてロック
検出を整数Nモードに設定する必要があります。
このデバイスのフラクショナルNモードは、INTビット(レジ
スタ0、
ビット31)に0を設定することによって選択されます。
さらに、フラクショナルNロック検出モードとするために
LDFビット(レジスタ2、ビット8)に0を設定してください。
デバイスがフラクショナルNモードの場合、小数部の除数の
値がF = 0のときもデバイスがフラクショナルNモードのま
まになり、不要なスプリアスが発生する可能性があります。
この状態を防止するために、F01 (レジスタ5、ビット24)に
1を設定することによって、F = 0のときにデバイスを自動的
に整数Nモードに切り替えることができます。
位相検出器およびチャージポンプ
このデバイスのチャージポンプ電流は、RSET端子から
グランドへの抵抗値とCPビット(レジスタ2、ビット12:9)
の値によって、次のように決定されます。
ICP = 1.63/RSET x (1 + CP)
フラクショナルNモ ードでスプリアス を低 減する に は、
チャージポンプリニアリティビットをCPL = 1 (レジスタ1、
ビット30:29)に設定してください。整数Nモードの場合は、
CPL = 0に設定してください。整数Nモードでより低ノイズ
の動作とするには、チャージポンプ出力クランプビットを
CPOC = 1 (レジスタ1、ビット31)に設定して、ループフィ
ルタへのリーク電流を防止してください。フラクショナルN
モードの場合は、CPOC = 0に設定してください。
13
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
TRI = 1(レジスタ2、ビット4)とすることで、チャージポンプ
の出力をハイインピーダンスモードにすることができます。
TRI = 0のとき、出力は通常モードです。
アクティブ反転ループフィルタ構成を使用する場合は、
位相検出器の極性を変更することができます。非反転ルー
プフィルタの場合は、PDP = 1 (レジスタ2、ビット6)に
設定してください。反転ループフィルタの場合は、PDP =
0に設定してください。
MUX_OUTとロック検出
MUX_OUTは、MAX2870のさまざまな内蔵機能を観察す
るための多用途のテスト出力です。MUX_OUTはシリアル
データ出力として設定することも可能です。MUXビット
(レジスタ2、ビット28:26)を使用して目的のMUX_OUT
信号を選択します(表6を参照)。
し、小さい方の抵抗をSWとループフィルタのコンデンサ
の間に接続してください。CDM = 01 (レジスタ3、ビット
16:15)のとき、VASの完了後に高速ロックがアクティブ
になります。
高速ロック中は、
チャージポンプがCP = 1111に増大され、
SW端子をハイインピーダンスからグランドに変更すること
によってループフィルタのシャント抵抗値が全抵抗値の
1/4に設定されます。高速ロックはユーザーによって設定さ
れたタイムアウト後に非アクティブ化されます。このタイム
アウトはループフィルタに依存し、次式で設定されます。
tFAST-LOCK = M x CDIV/fREF
ここで、Mは係数の設定で、CDIVはクロック分周器の設定
です。ユーザーは、ループフィルタの時定数に基づいて
CDIVの設定を決める必要があります。
LDビット(レジスタ5、ビット23:22)を設定することによっ
て、LD出力を介してロック検出を監視することができます。
デジタルロック検出の場合は、
LD = 01に設定してください。
デジタルロック検出は、シンセサイザのモードに依存します。
フラクショナルNモードではLDF = 0に設定し、整数Nモード
ではLDF = 1に設定してください。デジタルロック検出の
精度を設定するには、表1および2を参照してください。
アナログロック検出はLD = 10で設定することができます。
このモードでは、LDはオープンドレイン出力になるため、
外付けのプルアップ抵抗が必要です。
高速ロック
このデバイスは、高速ロックモードを使用してロック時間
を短縮します。このモードにするには、CP = 0000 (レジ
スタ2、ビット12:9)に設定するとともに、ループフィルタ
のシャント抵抗部分を2つに分割して、一方の抵抗を全抵
抗値の1/4とし、他方の抵抗を全抵抗値の3/4にする必要
があります。大きい方の抵抗をグランドとSWの間に接続
RFOUTA±とRFOUTB±
このデバイスは2つの差動オープンコレクタRF出力を備え
ており、個々の出力用に外付けのRFチョーク50Ω抵抗を
必要とします。個々の差動出力はRFA_ENビット(レジスタ
4、ビット5)およびRFB_ENビット(レジスタ4、ビット8)の
設定によって個別にイネーブルまたはディセーブルするこ
とができます。RFOUT_EN端子にロジックハイ(イネーブル)
また は ロジックロ ー ( ディセ ーブル ) を印 加することに
よって両方の出力を制御することも可能です。
RFOUTA に 対 す る APWR (レ ジ ス タ4、 ビ ット4:3)と
RFOUTBに対するBPWR (レジスタ4、ビット7:6)で、個々
の出力の出力パワーを個別に制御することができます。
差動出力パワーの設定は、電源への50Ωのプルアップを
使用して3dBステップで-4dBm〜+5dBmの範囲が利用可能
です。シングルエンド出力パワーの設定は、電源へのRF
チョークを使用して3dBステップで-4dBm〜+5dBmの
範囲が利用可能です。全周波数範囲にわたって最高の
表1. フラクショナルNデジタルロック検出の設定
PFD FREQUENCY
LDS
LDP
LOCKED UP/DOWN
TIME SKEW (ns)
NUMBER OF LOCKED
CYCLES TO SET LD
UP/DOWNTIME SKEW
TO UNSET LD (ns)
P 32MHz
0
0
10
40
15
P 32MHz
0
1
6
40
15
> 32MHz
1
X
4
40
4
表2. 整数Nデジタルロック検出の設定
PFD FREQUENCY
LDS
LDP
LOCKED UP/DOWN
TIME SKEW (ns)
NUMBER OF LOCKED
CYCLES TO SET LD
UP/DOWNTIME SKEW
TO UNSET LD (ns)
P 32MHz
0
0
10
5
15
P 32MHz
0
1
6
5
15
> 32MHz
1
X
4
5
4
Maxim Integrated
14
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
出力パワーを得るためには各種のプルアップ素子(Lまた
はR)が必要です。出力をシングルエンドで使用する場合、
未使用の出力は対応する負荷で終端してください。
電圧制御発振器
表3. ADCのVCOステータス
ADC
000
VCO STATUS
Out-of-lock, VTUNE < 0.5V
001
In-lock, 0.5V < VTUNE < 0.7V
010
In-lock, 0.7V < VTUNE < 1.3V
011
Not used
100
Not used
101
In-lock, 1.3V < VTUNE < 2.1V
同調ADC
110
In-lock, 2.1V < VTUNE < 2.5V
VCO同調電圧を読み取るために3ビットのADCが使用され
ます。ADCの値はレジスタ6のビット22:20によって読取
り可能です。ADCは表3に示す範囲を使用します。
111
Out-of-lock, VTUNE > 2.5V
位相シフトモード
同調電圧がコンプライアンス範囲外となった場合も、デジ
タルまたはアナログロック検出はまだ有効である可能性が
あることに注意してください。
ロック完了後、P/M x 360°
のステップでRF出力の位相を
変更することができます。絶対的な位相を決定することは
できず、現在の位相に対する相対的な変更が可能です。
VCO自動選択(VAS)ステートマシン
位相の変更は、以下の手順で行ってください。
VAS_SHDNビット(レジスタ3、ビット25)が0の 場 合、
レジスタ0がプログラムされた時点で、内蔵のVCO自動
選択ステートマシンが動作を開始して適切なVCOを自動的
に選択します。VAS_SHDN = 1の場合は、VCOビットに
よってVCOを手動で選択することができます。
1) 目的の周波数でロックを完了してください。
デバイスの基本VCO周波数は、個々のブロック内に16の
サブバンドを備えた4つの個別のVCOコアブロックを使用
して、3.0GHz〜6.0GHzにわたるギャップのない範囲を
保証しています。ループフィルタの出力をTUNE入力に接続
してください。TUNE入力はVCOの制御に使用されます。
ステートマシンのクロック(fBS)は50kHzに設定する必要が
あります。これはBSビットによって設定されます。BSを
設定するための式は、次のとおりです。
BS = fREF /50kHz
ここで、fREFはリファレンス周波数です。BS (レジスタ4、
ビット19:12)の値は、最も近い整数に丸めてください。
計算結果のBSが1023以上の場合は、BS = 1023に設定
してください。fREFが50kHz以下の場合は、BS = 1に設定
してください。適切なVCOを選択するために必要な時間は、
10/fBSです。
RETUNEビット(レジスタ3、ビット24)は、VAS自動再同
調機能のイネーブルまたはディセーブルに使用されます。
VCO制御電圧(VTUNE)が000または111の状態にドリフト
したことを3ビットの同調ADCが検出すると、RETUNE =
1の場合、VASは自動再同調を開始します。RETUNE = 0
の場合、この機能はディセーブルされます。
Maxim Integrated
2) P = M x {目的の位相変量}/360°に設定することに
よって、現在の位相を基準とする位相の増分を設定し
てください。
3) CDM = 10に設定することによって、位相の変更を
イネーブルしてください。
4) CDM = 00にリセットしてください。
低スプリアスモード
このデバイスは、デルタシグマモジュレータに関して3つ
のモードを備えています。低ノイズモードは、スプリアスと
引き換えに帯域内ノイズを低減します。SDN = 10 (レジ
スタ2、ビット30:29)またはSDN = 11に設定すること
によって、種類の違うディザリングモードでスプリアスを
低減することができます。各アプリケーションにどちらの
モードが最適かをユーザーが決定することができます。
15
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
レジスタおよびビットの説明
デバイスの動作モードは、5つの内蔵レジスタによって制御されます。
パワーオン時のデフォルトは保証値ではなく、参考用としてのみ提示しています。すべての予備ビットにはデフォルト値の
みを書き込んでください。低電力モードでは、レジスタ値は維持されます。
表4. レジスタ0 (アドレス：000、デフォルト：007D0000HEX)
定義
BIT LOCATION
BIT ID
NAME
31
INT
Int-N or Frac-N
Mode Control
0 = フラクショナルNモードをイネーブル
1 = 整数Nモードをイネーブル
LDFビットも適切なモードに設定する必要があります。
30:15
N[15:0]
Integer Division
Value
フィードバック分周器係数の整数部分(N分周比)を設定します。整数モード
の場合は、16〜65,535のすべての整数値を設定することができます。フラ
クショナルモードの場合、19〜4,091の整数値を設定することができます。
14:3
FRAC[11:0]
Fractional
Division Value
分数値を設定します。
000000000000 = 0 (F0Iビットの説明を参照)
000000000001 = 1
---111111111110 = 4094
111111111111 = 4095
2:0
ADDR[2:0]
Address Bits
レジスタアドレスビット
表5. レジスタ1 (アドレス：001、デフォルト：2000FFF9HEX)
BIT LOCATION
BIT ID
NAME
定義
31
CPOC
CP Output
Clamp
チャージポンプの出力クランプモードを設定します。
0 = CPがオフのときのCP出力のクランプをディセーブル
1 = CPがオフのときのCP出力のクランプをイネーブル(整数Nの帯域内
位相ノイズを改善)
30:29
28:27
26:15
Maxim Integrated
CPL[1:0]
CP Linearity
CPT[1:0]
Charge Pump
Test
P[11:0]
Phase Value
CPのリニアリティモードを設定します。
00 = CPのリニアリティモードをディセーブル(整数Nモード)
01 = CPのリニアリティモードをイネーブル(フラクショナルNモード)
10 = 予備
11 = 予備
チャージポンプのテストモードを設定します。
00 = 通常モード
01 = 予備
10 = CPをソースモードに強制
11 = CPをシンクモードに強制
位相値を設定します。｢位相シフトモード｣の項を参照してください。
000000000000 = 0
000000000001 = 1 (推奨設定)
----111111111111 = 4095
16
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
表5. レジスタ1 (アドレス：001、デフォルト：2000FFF9HEX) (続き)
BIT LOCATION
BIT ID
NAME
定義
fVCOのプログラムに使用される小数部の係数の値。｢整数部、小数部除数、
小数部係数、およびRカウンタの関係｣の項を参照してください。レジスタ
0によってダブルバッファされます。
000000000000 = 未使用
000000000001 = 未使用
000000000010 = 2
----111111111111 = 4095
14:3
M[11:0]
Modulus Value
(M)
2:0
ADDR[2:0]
Address Bits
レジスタアドレスビット
表6. レジスタ2 (アドレス：010、デフォルト：00004042HEX)
定義
BIT LOCATION
BIT ID
NAME
31
LDS
Lock-Detect
Speed
SDN[1:0]
Frac-N Noise
Mode
ノイズモードを設定します(｢低スプリアスモード｣の項を参照)。
00 = 低ノイズモード
01 = 予備
10 = 低スプリアスモード1
11 = 低スプリアスモード2
30:29
ロック検出の速度調整。
0 = fPFD P 32MHz
1 = fPFD > 32MHz
28:26
MUX[3:0]
MUX_OUT
Configuration
MUX_OUT端子の構成を設定します(MSBビットはレジスタ05内)。
0000 = スリーステート出力
0001 = D_VDD
0010 = D_GND
0011 = R分周器出力
0100 = N分周器出力
0101 = アナログロック検出
0110 = デジタルロック検出
0111:1011 = 予備
1100 = レジスタ06の読取り(MUX_OUTはシリアルデータ出力として設定)
1101:1111 = 予備
25
DBR
Reference
Doubler Mode
リファレンスのダブラモードを設定します。
0 = リファレンスのダブラをディセーブル
1 = リファレンスのダブラをイネーブル
24
RDIV2
Reference Div2
Mode
リファレンスの分周器モードを設定します。
0 = リファレンスの2分周をディセーブル
1 = リファレンスの2分周をイネーブル
23:14
Maxim Integrated
R[9:0]
Reference
Divider Mode
リファレンス分周値(R)を設定します。レジスタ0によってダブルバッファ
されます。
0000000000 = 0 (未使用)
0000000001 = 1
----1111111111 = 1023
17
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
表6. レジスタ2 (アドレス：010、デフォルト：00004042HEX) (続き)
定義
BIT LOCATION
BIT ID
NAME
13
REG4DB
Double Buffer
ダブルバッファモードを設定します。
0 = ディセーブル
1 = イネーブル
チャージポンプの電流をmAで設定します(RSET = 5.1kΩ)。レジスタ0に
よってダブルバッファされます。
0000 = 0.32
0001 = 0.64
0010 = 0.96
0011 = 1.28
0100 = 1.60
0101 = 1.92
0110 = 2.24
0111 = 2.56 [ICP = 1.63/RSET x (1 + CP<3:0>)]
1000 = 2.88
1001 = 3.20
1010 = 3.52
1011 = 3.84
1100 = 4.16
1101 = 4.48
1110 = 4.80
1111 = 5.12
12:9
CP[3:0]
Charge-Pump
Current
8
LDF
Lock-Detect
Function
ロック検出機能を設定します。
0 = フラクショナルNロック検出
1 = 整数Nロック検出
7
LDP
Lock-Detect
Precision
ロック検出の精度を設定します。
0 = 10nS
1 = 6nS
6
PDP
Phase Detector
Polarity
5
SHDN
Power-Down
Mode
4
TRI
Charge-Pump
Three-State
Mode
チャージポンプのスリーステートモードを設定します。
0 = ディセーブル
1 = イネーブル
3
RST
Counter Reset
カウンタのリセットモードを設定します。
0 = 通常動作
1 = RおよびNカウンタのリセット
2:0
ADDR
Address Bits
Maxim Integrated
位相検出器の極性を設定します。
0 = 負極性(反転アクティブループフィルタで使用)
1 = 正極性(パッシブループフィルタおよび非反転アクティブループフィルタ
で使用)
パワーダウンモードを設定します。
0 = 通常モード
1 = デバイスシャットダウン
レジスタアドレス
18
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
表7. レジスタ3 (アドレス：011、デフォルト：0000000BHEX)
定義
BIT LOCATION
BIT ID
NAME
31:26
VCO[5:0]
VCO
25
VAS_SHDN
VAS_SHDN
24
RETUNE
RETUNE
温度ドリフトに対するVASの反応を設定します。
0 = 温度変化に対するVAS自動再同調ディセーブル
1 = 温度変化に対するVAS自動再同調イネーブル
23:18
Reserved
Reserved
予備。000000をプログラムしてください。
17
Reserved
Reserved
予備。0をプログラムしてください。
16:15
CDM[1:0]
VASディセーブル時のVCOおよびVCOサブバンドの手動選択。
000000 = VCO0
….
111111 = VCO63
VASステートマシンモードを設定します。
0 = VASイネーブル
1 = VASディセーブル
Clock Divider
Mode
クロック分周器のモードを設定します。
00 = クロック分周器オフ
01 = 高速ロックイネーブル
10 = 位相モード
11 = 予備
14:3
CDIV[11:0]
Clock Divider
Value
12ビットのクロック分周器の値を設定します。
000000000000 = 未使用
000000000001 = 1
000000000010 = 2
----111111111111 = 4095
2:0
ADDR[2:0]
Address Bits
レジスタアドレス
Maxim Integrated
19
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
表8. レジスタ4 (アドレス：100、デフォルト：6180B23CHEX)
定義
予備。011000をプログラムしてください。
BIT LOCATION
BIT ID
NAME
31:26
Reserved
Reserved
25:24
BS_MSBs[1:0]
Band-Select MSBs
23
FB
VCO Feedback
Mode
VCOをNカウンタフィードバックモードに設定します。
0 = 分周
1 = 基本周波数
RFOUT_ Output
Divider Mode
RFOUT_出力分周器のモードを設定します。REG4DB = 1の場合、レジ
スタ0によってダブルバッファされます。
000 = 1分周(3000MHz ≤ fRFOUTA ≤ 6000MHzの場合)
001 = 2分周(1500MHz ≤ fRFOUTA < 3000MHzの場合)
010 = 4分周(750MHz ≤ fRFOUTA < 1500MHzの場合)
011 = 8分周(375MHz ≤ fRFOUTA < 750MHzの場合)
100 = 16分周(187.5MHz ≤ fRFOUTA < 375MHzの場合)
101 = 32分周(93.75MHz ≤ fRFOUTA < 187.5MHzの場合)
110 = 64分周(46.875MHz ≤ fRFOUTA < 93.75MHzの場合)
111 = 128分周(23.5MHz ≤ fRFOUTA < 46.875MHzの場合)
22:20
DIVA[2:0]
帯域選択のMSB。ビット[19:12]を参照してください。
帯域選択クロック分周器の値を設定します。MSBはビット[25:24]に
位置しています。
0000000000 = 予備
0000000001 =1
0000000010 = 2
---1111111111 = 1023
19:12
BS[7:0]
Band Select
11
Reserved
Reserved
予備。0をプログラムしてください。
10
Reserved
Reserved
予備。0をプログラムしてください。
9
BDIV
RFOUTB Output
Path Select
RFOUTBの出力経路選択を設定します。
0 = VCO分周出力
1 = VCO基本周波数
8
RFB_EN
RFOUTB Output
Mode
RFOUTBの出力モードを設定します。
0 = ディセーブル
1 = イネーブル
7:6
BPWR[1:0]
RFOUTB Output
Power
RFOUTBのシングルエンド出力パワーを設定します。｢RFOUTA±と
RFOUTB±｣の項を参照してください。
00 = -4dBm
01 = -1dBm
10 = +2dBm
11 = +5dBm
5
RFA_EN
RFOUTA Output
Mode
RFOUTAの出力モードを設定します。
0 = ディセーブル
1 = イネーブル
4:3
APWR[1:0]
RFOUTA Output
Power
RFOUTAのシングルエンド出力パワーを設定します。｢RFOUTA±と
RFOUTB±｣の項を参照してください。
00 = -4dBm
01 = -1dBm
10 = +2dBm
11 = +5dBm
2:0
ADDR[2:0]
Register Address
レジスタアドレス
Maxim Integrated
20
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
表9. レジスタ5 (アドレス：101、デフォルト：00400005HEX)
BIT LOCATION
BIT ID
NAME
31:25
Reserved
Reserved
24
F01
F01
定義
予備。0000000をプログラムしてください。
F = 0の場合の整数モードを設定します。
0 = F[11:0] = 0の場合、フラクショナルNモードに設定
1 = F[11:0] = 0の場合、整数Nモードに自動設定
Lock-Detect Pin
Function
ロック検出端子の機能を設定します。
00 = ロー
01 = デジタルロック検出
10 = アナログロック検出
11 = ハイ
Reserved
Reserved
予備。000をプログラムしてください。
MUX
MUX MSB
MUX_OUT端子のモードを設定します(レジスタ2 [28:26]を参照)。
17:3
Reserved
Reserved
予備
2:0
ADDR[2:0]
Register
Address
レジスタアドレスビット
23:22
LD[1:0]
21:19
18
表10. レジスタ6 (読取り専用レジスタ)
BIT LOCATION
BIT ID
NAME
31:24
—
Reserved
23
POR
Power_On_
Reset
22:20
ADC[2:0]
VTUNE_ADC
19:9
—
Reserved
8:3
V[5:0]
Active VCO
2:0
ADDR[2:0]
Register
Address
Maxim Integrated
定義
予備
POR読取りステータス。
0 = POR読取り済み
1 = POR未読取り(デフォルト状態のレジスタ)
VTUNEのADC読み値を読み取ります(｢同調ADC｣の項を参照)。
予備
現在アクティブなVCOを読み取ります。
000000 = VCO0
……
111111 = VCO63
レジスタアドレスビット
21
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
標準アプリケーション回路
24
TO GPIO
FROM GPIO
LD
RFOUT_EN
23
22
21
20
19
VCC_VCO
GND_VCO
NOISE_FILT
TUNE
GND_TUNE
RSET
REG
BIAS_FILT
VCC_RF
18
VCC_RF
17
25
16
26
15
VCC_RF
RFOUTB_N
RFOUTB
GND_DIG
VCC_DIG
VCC_DIG
REF_IN
MUX_OUT
GND_SD
27
14
28
13
MAX2870
29
12
30
11
31
10
EP
RFOUTB_P
RFOUTA_N
RFOUTA
RFOUTA_P
GND_RF
VCC_PLL
VCC_PLL
VCC_DIG
VDD_SD
9
32
GND_PLL
VCC_RF
8
GND_CP
7
CP_OUT
6
VCC_CP
5
SW
4
CE
3
LE
DATA
2
CLK
1
VCC_PLL
FROM
GPIO
SPI
INTERFACE
FOR BEST PERFORMANCE GENERATE
THREE SUPPLIES USING SEPARATE LDOs.
VCC_RF
VCC_DIG
VCC_PLL
Maxim Integrated
22
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
型番
パッケージ
PART
TEMP RANGE
PIN-PACKAGE
MAX2870ETJ+
-40NC to +85NC
32 TQFN-EP*
+は鉛(Pb)フリー/RoHS準拠パッケージを表します。
*EP = エクスポーズドパッド。
Maxim Integrated
最新のパッケージ図面情報およびランドパターン(フットプリント)
はjapan.maximintegrated.com/packagesを参照してください。
なお、パッケージコ ードに 含まれ る｢+｣、｢#｣、また は｢-｣は
RoHS対応状況を表したものでしかありません。パッケージ図面は
パッケージそのものに関するものでRoHS対応状況とは関係がな
く、図面によってパッケージコードが異なることがある点を注意し
てください。
パッケージ
タイプ
パッケージ
コード
外形図No.
ランド
パターンNo.
32 TQFN
T3255+5
21-0140
90-0013
23
MAX2870
23.5MHz〜6000MHzフラクショナル/
整数Nシンセサイザ/VCO
改訂履歴
版数
改訂日
0
4/12
説明
1
7/12
「整数部、小数部除数、小数部係数、およびRカウンタの関係」の項を更新。「VCO自動
選択(VAS)ステートマシン」の式を更新。表8を更新。
13, 15, 20
2
11/12
「アプリケーション」、Note 3、「標準動作特性の試験条件表」、および図1を更新
1, 4, 7, 12
初版
改訂ページ
—
マキシム･ジャパン株式会社　〒141-0032　東京都品川区大崎1-6-4 大崎ニューシティ 4号館 20F　TEL: 03-6893-6600
Maxim Integratedは完全にMaxim Integrated製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されて
いません。Maxim Integratedは随時予告なく回路及び仕様を変更する権利を留保します。｢Electrical Characteristics (電気的特性)｣の表に示すパラメータ値
(min、maxの各制限値)は、このデータシートの他の場所で引用している値より優先されます。
Maxim Integrated 160 Rio Robles, San Jose, CA 95134 USA 1-408-601-1000
© 2012 Maxim Integrated Products, Inc.
24
Maxim IntegratedおよびMaxim IntegratedのロゴはMaxin Integrated Products, Inc.の商標です。