Si - 奈良先端科学技術大学院大学附属図書館

奈良先端大学特別講演＠2007年12月17日
半導体ヘテロ成長技術の進展と多機能デバイスの夢
（二流研究者の独白＠企業と大学の狭間で生きて）
九州大学・ｼｽﾃﾑ情報科学研究院
宮尾正信
・1974/03
： 阪大・基礎工(博士)
・74/04-99/07： 日立製作所・中央研究所
・1999/08
： 九州大学に転出
§１. ﾄﾗﾝｼﾞｽﾀの発明とULSIの進展、そしてその限界
§２．Si-ULSIの技術課題とSi系ﾍﾃﾛ構造によるﾌﾞﾚｰｸｽﾙｰ
企業の研究所で生き残るには？
§３．Si系ﾍﾃﾛ構造の新たな展開
大学で意味ある仕事をし続けるには？
§４．研究/開発に関して考えること
第１章
ﾄﾗﾝｼﾞｽﾀの発明とULSIの進展、そしてその限界
・ 世界の半導体市場とその成長
・ ﾄﾗﾝｼﾞｽﾀの発明と集積回路の概念創出
・ MOSﾃﾞﾊﾞｲｽとｽｹｰﾘﾝｸﾞ
・ ｽｹｰﾘﾝｸﾞ限界と新技術への期待
世界半導体市場の成長
102
市場規模 （兆円/年）
LSI市場 （17%/年）
101
100
LCD市場 （26%/年）
10-1
10-2
大型コンピュータ
10-3
1960
1970
1980
時期 （年）
ポストPC
PC
1990
2000
2010
日経マイクロデバイス2000年1月号に基づく
ﾎﾟｽﾄＰＣ：ﾌﾞﾛｰﾄﾞﾊﾞﾝﾄﾞｲﾝﾌﾗ,携帯端末,ﾛﾎﾞｯﾄ,------------
トランジスタの発明＠ベル研究所(1947年)
→ ノーベル賞＠1956年
集積回路の概念（ Trs,R,C,Lを一つのｳｴｰﾊ上に形成）創出
＠1958年
ノーベル賞＠2000年
Metal-Oxide-Semiconductor Field Effect Transistors
ゲート電圧を印加し基板の伝導タイプと逆領域（反転層）を作り
電流を流す
nチャネルMOSFET(nMOS)…電子が流れる
pチャネルMOSFET(pMOS)…正孔が流れる
MOSFETは何に使われているか
論理ゲートとして
スイッチとして
ビット線
VDD
VDD
VDD
RL
QL (D)
ワード線
V out
QP
V out
V out
QA
QT
V in
V in
(E)
V in
QA
(E)
QN
CS
抵抗負荷
インバータ
1MOSトランジスタセル(DRAM)
ED
インバータ
CMOS
スタティック
インバータ
ULSIの指導原理(ｽｹｰﾘﾝｸﾞ)
If, L→1/k
比例縮小＠電界一定
then
効果
小さくする事は良いことだ！
・集積度の向上
・ビット当たり単価の低減（ﾁｯﾌﾟ数/ﾌﾟﾛｾｽの増加）
・高周波特性の向上
・消費電力の減少
ｽｹｰﾘﾝｸﾞが性能向上(４倍/３年)を牽引
集積回路(ULSI)の進展とその課題
LSIの指導原理：スケーリング
デバイスの寸法を等倍で縮小
1k(103)ビットDRAM＠1970年
高速・低消費電力化
4G(109)ビットDRAM＠2004年
10T
LSIの課題
100G
10G
DRAM
1G
100M
10M
1
1M
0.1
デバイス最小寸法
1995
2000
2005
0.01
2010
2015 年
デバイス最小寸法(μm)
デバイス数／チップ
1T
2010年以降微細化が困難
→ 高速・低消費電力化限界
微細化に頼らない
独創的アプローチが必須
第２章
Si-ULSIの技術課題とSi系ﾍﾃﾛ構造によるﾌﾞﾚｰｸｽﾙｰ
・ Si系ﾍﾃﾛ構造とは？
・ 素子微細化による移動度低下とSiGeﾍﾃﾛ構造
によるﾌﾞﾚｰｸｽﾙｰ
・ 素子高密度化による配線遅延とSiGe量子構造
によるﾌﾞﾚｰｸｽﾙｰ
・ ﾎﾞﾝﾄﾞ配列制御工学の夢
日立・中央研究所での仕事を例とし、
「企業の研究所で生きのこるには」を
語りたく。
Si-ULSIの技術課題と
Siヘテロ構造によるブレークスルー
作成＠1998
新機能で限界打破
Siに異種原子導入
「Si単独→SiGe混晶」,「Si単独→ヘテロ界面」
,「無歪→歪み」
Siヘテロ構造を創出
ﾁｬﾈﾙ長の微細化
不純物濃度の増加
ｽｹｰﾘﾝｸﾞ設計(ﾎﾟｱｿﾝeq.同一化)
不純物散乱の顕在化
SiGe-HEMTﾃﾞﾊﾞｲｽ(Bell＠1984)と
我々のｱﾌﾟﾛｰﾁ(1988)
不純物はSi層にﾄﾞｰﾋﾟﾝｸﾞ
発生したｷｬﾘﾔはEg
の小さなSiGeを走行
研究室を持ち、SiGe開始を決めた時(1988年)に考えた事
科学と技術：「p型Geﾁｬﾝﾈﾙ＋歪み導入」で世界トップを狙え
本心 ： ・Gr発足直後。初戦に勝たねばGrは--・Geなら必ず高μ,例えﾍﾃﾛ界面がﾄﾞｼﾞでも。
J.Cryst.Growth
111,912,(1991)
基板はGe, これも宮尾流の戦略
超高速用歪Geチャネルデバイスの進歩＠ULSI
超高速用歪Geチャネルデバイスの進歩＠ULSI
μ300K =2700cm2/Vs
μ77K =9000cm2/Vs
μ77K=9000cm2/Vs
Source
P+
Gate
Ga
Gate
Si0.5Ge0.5
歪Ge
P+
Si1-xGex buffer layer
Ge (100)
1991年 宮尾・村上・中川他
J. Cryst. Growth 111, (1991), 912
Drain
Source
Drain
P+
12年
12年
Al
SiO2
Si
Si0.3Ge0.7
歪Ge channel
Si0.3Ge0.7
P+
δ-Sb
Si0.3Ge0.7
Si (100)
2003年 白木・中川・入沢他
J. Cryst. Growth 251, (2003), 670
1989年9月8日
長期研究計画：宮尾ＧＲ＠1988年
1988
1989
1990
1991
1992
1993
R/Dには戦略性のある
定義が必要
Siﾍﾃﾛ構造とは？
新聞発表
研究ブランクへ
SiGe研究開始
Siと異種材料の多層構造にあらず
企画室：1年(’90/9~’91/8)
Si-LSIと整合性のある新構造
部長職：5年(’91/9~’96/8)
研究ﾌﾞﾗﾝｸから復帰して考えた事 ＠‘96/8
ターゲット ： SiGeﾄﾗﾝｼﾞｽﾀの実用化
アプローチ ： 基板をSiに
Ge濃度は30%以下に
LSIﾌﾟﾛｾｽとの整合
新型SiGe/Siヘテロ構造の提案(超高移動度への挑戦)
新味
「Si単独→SiGe混晶」,「Si単独→ヘテロ界面」 ,「無歪→歪み」
OURS
N.Sugii, M.Miyao et al Semicond. Sci. Tech. 13, A140, (1998)
高移動度SiGeヘテロ構造の変遷、そして反省
我々(1990年)
我々(1997年)
・ SiGeを用いﾃﾞﾊﾞｲｽの高移動度化を図る研究は1984年に開始。
・ 1990年に宮尾達が歪み導入HEMT構造を提案し、興隆。先ずは勝ち戦。
・ でも、本当に役立つの？だってHEMTでしょう！Gmは損だよ！
歪みSiの始まり
・Si上に歪の無いSiGeを形成
・このSiGeは単なる基板(仮想基板)
・その上にSiをエピすれば歪が導入
・ﾊﾞﾝﾄﾞ構造が変調されm＊が軽くなる
→ μが約２倍化
・CMOSﾌﾟﾛｾｽがそのまま使える
1998年よりMOS構造への展開が始まる
・Hoyt他＠1998年
・宮尾他＠1999年
・μは高々２倍
・されどｺﾝﾊﾟﾁﾌﾟﾛｾｽでCMOS特性が一挙
に倍化
・大流行の兆し
N.Sugii, M.Miyao et al
Appl.Phys.Lett 75, 2948, (1999)
SiGe-HEMT(変調ﾄﾞｰﾌﾟ構造)と歪Si-MOSFETの得失
SiGe-HEMT
歪Si-MOSFET
・最近の主流は圧倒的に歪みSi(MOSFET)。理由は簡単、CMOSコンパチだから。
・では、1980年代にSiGe研究のﾀｰｹﾞｯﾄを歪みSiにしていたら？
→ 多分、SiGe研究は20年は継続していない。
・結局、研究には夢と飯の両方が必要。(特にR志望者には)
M.Miyao,K.Nakagawa,Y.Kimura,M.Hirao: J.Vac.Sci.Tech.B16,1529,(1998)
Si/SiGe混晶/Si構造に於ける室温発光の発見
間接遷移型半導体(Si,Ge)の発光
・ボンド配列工学の始まり(科学)
・LSI光配線の夢(産業)
不思議な現象(発光強度VS成長温度)との遭遇
機構解明(仮説・理論検討&検証実験)
新たな発展
仮説：
Ge-Ge対の無いSiGeで発光
理論＆実験で検証
Y.Kimura,K.Nakagawa,M.Miyao: Appl.Phys.Lett. 73,232,(1998)
1999年当時の夢
但し、中々----
Si系ヘテロ構造の研究に関する纏め
＠1999年
第３章 SiGeﾍﾃﾛ構造の新たな展開
・ 九大に赴任して考えたSiGeの研究戦略
・ Si基板(ULSI)からｶﾞﾗｽ基板(TFT)への展開
・ 歪みSi技術をﾍﾞｰｽとした高機能Siｳｴｰﾊの開発
・ 珍材料(FeSi2,Fe3Si)への興味
・ 電子・光・磁気機能混載の夢(ﾊｲﾌﾞﾘｯﾄﾞﾏﾃﾘｱﾙ)
九大での仕事を例にして
「大学で意味ある仕事を続けるには」
を語りたく。
九州大学転出＠ 1999年8月 → 研究戦略＠ 2000年4月
SiGeﾍﾃﾛ材料/ﾃﾞﾊﾞｲｽの研究状況と研究戦略
中島教授との討議
ｳｴﾊｰとして仕事は！
・ 企業の出番。大学でする仕事
科学振興調整：先導的研究(2001～2003)
ナシ。
科学振興調整：産官学の効果推進(2004～2005)
本心： SiGeも高度化し,量子井戸等の複雑構造が常識。
ｾﾞﾛから日立時代ﾚﾍﾞﾙに持上げるには２年が要。
同ﾚﾍﾞﾙになった処で何が嬉しい。ならば----！
九州大学・ｼｽﾃﾑ情報科学院・宮尾研究室(20名)
-教授/准教授/技術補佐(2名)/D2(2名)/D1(1名)/M2(5名)/M1(4名)/B4(4名)電話：092-802-3736
ﾌｧｯｸｽ：092-802-3724
Eﾒｰﾙ：[email protected]
http://www.ed.kyushu-u.ac.jp/~miyao/nano_tj.html
学術振興特別研究員
1名＠昨年 ＋ 3名＠本年 ＝ DR全員(4名)＠来年
A. SiGe擬似単結晶技術(非晶質絶縁膜上に於ける結晶成長)
1. SiGe/絶縁膜の低温形成とTrs試作→ｼｽﾃﾑｲﾝﾃﾞｲｽﾌﾟﾚｰ応用
2. ﾊｲﾌﾞﾘｯﾄﾞﾏﾃﾘｱﾙの創出→ULSIへの電子/光/ｽﾋﾟﾝ機能の混載
B. 歪Si,歪SOI(Si on Insulator)技術→次世代CMOSの高速化
1. 歪Si/SiGe/SOI結晶の高品質化技術
2. 歪縦方向化による歪Siﾃﾞﾊﾞｲｽの立体化
C. 鉄シリサイド技術→ ULSIへの新機能(光/ｽﾋﾟﾝ)の導入
1. FeSi2/Siの形成と1.5μm帯発受光ﾃﾞﾊﾞｲｽへの応用
2. Fe3Si/SiGe原子層ｴﾋﾟﾀｷｼｬﾙ成長とｽﾋﾟﾝﾄﾗﾝｼﾞｽﾀの試作
SiGe結晶成長の新展開(Si基板からガラス基板へ)：
ｼｽﾃﾑｲﾝﾃﾞｨｽﾌﾟﾚｰへの応用を目指して
ディスプレイ：低速動作
透明石英基板
システムインディスプレイ：高速動作
a-Si
画素
駆動用TFT
システム部：高速動作
CPU
ボード
透明ガラス基板
画素
駆動用
TFT
高速演算用
TFT
(CPU, メモリ)
高速TFTの低温形成(≦500℃)が鍵
メモリ
高機能SiGe半導体の利用を提案
何故,TFT peopleはSiに拘るの？ 素朴な疑問と宮尾戦略
TFTでは
Siの特長（ULSI）
良好な基板（強固,熱伝導率） 不要 (∵ガラス基板)
微細加工技術
不要
熱酸化（ゲート酸化膜他） 不要 (∵CVD, high ε)
ULSIにおけるSiのメリットの大半はTFTでは消失
Si
低温成長
高移動度(cm2/Vs)
Ge
~750℃（SPC） ~500℃（SPC）
μn = 1880
μn =3800
μp = 400
μp =1800
TFTではGeのメリット(低温成長)が顕在化
室温動作(Eg)を考慮し、Ge(Si)に注力
触媒金属(Ni)利用による
a-Siの低温固相成長
①
Niパターン蒸着
Ni
a-Si
石英
MILC: Metal Induced Lateral
Crystallization
自由エネルギー
② Ni直下におけるNiシリサイド形成
c-Si
a-Si
NixSiy/c-Si
NiSi2
B
NixSiy
成長核
A
③
c-Si
NiSi２を成長端とした固相成長
NixSiy/a-Si
Ni
C
66.6%
Si濃度（％）
NixSiy/Si系のエネルギー相図
Si
NiSi2
④
多結晶Si薄膜形成
Si1-XGeX(0≦X≦1)混晶系に於けるMILC成長は？？？
SiGeの触媒金属誘起横方向成長(MILC)
(H. Kanno,M.Miyao et al: Appl. Phys. Lett. 82 (2003) 2148.)
50μm
Ni
NiSi2
90
o
(5nm thick)
annealing ： 550 C
poly-SiGe
a-SiGe
Ni
quartz
a-SiGe
Ge：20%, 20h
Lateral growth length (μm)
80
thickness ： 50nm
70 dendrite(4h)
60
No
Growth
50
40
30
plane(20h)
20
10
0
0
Ge：40%, 4h
Ge：80%, 2h
20
40
60
Ge fraction (%)
80
100
• Low Ge fraction < 20% :
plane morphology
• Medium Ge fraction ~ 40-60% : plane + dendrite morphology
• High Ge fraction > 80% :
no crystallization SiGe-MILCにはSi存在
が必須
Ni-MILC of Ge at low temp.
o
20μm
20μm
350 C
40h
Limiting Factor for MILC
MILC
20μm
20μm
2μm
a-Ge
Ni
30h
10 6
30
400oC
Incubation time (min)
Lateral growth length (μm)
SiO2
30h
20h
350oC
20
10
550oC
0
MILC
poly-Ge
SiO2
30
10h
0
10μm
10
20
30
Annealing time (h)
10 4
10
2
10 0
MILC
Spontaneous
nucleation
in Ge
–2
10
–4
40
10
350 400 450 500 550
Annealing temperature (oC)
Spontaneous nucleation of Ge stops the MILC
我々論文の推論を否定するAPL 89,182120(2006)論文を
700
:MILC,
o
Temperature ( C)
×
×:No-MILC
Spontaneous
× Nucleation
600
×
500
MILC成長＠Ge全領域
・Ni-catalysis effectively induce lateral
crystallization for all Ge fraction by
lowering annealing temperature
MILC
残された課題
×
400
0
20
40
60
80
ﾃﾞﾝﾄﾞﾗｲﾄ成長＠Ge中濃度領域
ﾃﾞﾊﾞｲｽ適用には均一成長化
100
Ge fraction (%)
Si
poly-Si
Si0.6Ge0.4
50μm
50μm
Ni
Si0.4Ge0.6
Ge
50μm
μmm
20
20μμ
20
μm
2μ
m
Ni
Ni
Ni
550℃, 4h
550℃, 2h
350℃,30h
a-Si
550℃, 20h
plane morphology
dendritemorphology
morphology
dendrite
plane morphology
金属誘起SiGe成長の制御：電界印加のｱｲﾃﾞｲｱ
dendrite
growth
Ni
電界
plane
growth Ni
電界
plane
growth
Ni
step1
ヒーター
step2
sub-grain
boundary
channel direction
電界印加への期待
Step1（中電界）：Niの均一拡散によるﾃﾞﾝﾄﾞﾗｲﾄ成長の抑制
Step2（高電界）：Ni拡散の電界整合による亜粒界の抑制
金属誘起成長に電界印加を重畳： SiGeが均一成長
実験方法
50μm
20V
Ni
(+)
Ni
Ni
(-)
Ni
Ge:40%＠電界(0 V/cm)
a-SiGe
石英
heater
幅 = 40～6000 μm
電界強度 = 33～5000 V/cm
Ni
(-)
Ni
(+)
Ge:40%＠電界(25 V/cm)
・－極から＋極へと成長促進(負に帯電したNi原子の移動)
・SiGeﾃﾞﾝﾄﾞﾗｲﾄ成長が抑制され均一成長が発現
H.Kannno, M.Miyao et al, Int. Conf. AM-LCD2005
高電界下(≧2000V/cm)における金属誘起成長の整列
4μm
33V/cm
poly-Si
a-Si
＋
Ni
－
70.5o
4μm
333V/cm
a-Si
poly-Si
Ni
＋
－
4μm
2500V/cm
a-Si
poly-Si
＋
世界初
Ni
－
亜粒界制御に期待
H.Kanno, M.Miyao et al:
J. Cry. Growth 279, 1 (2005)
電界印加型金属誘起SiGe成長に於ける興味深い現象
横方向成長距離 (μ m)
300
o
anneal: 525 C, 25h
cathode side
250
Ge fraction
金属触媒
: 0%
: 10%
40%
: 20%
200
: 30%
: 40%
150
SiGe
均一成長
10%
0 0
10
20%
0%
1
電
界
Ｓｉ
Ｇｅ
電界
整列領域
30%
100
50
熱
2
10
10
印可電界(V/cm)
10
3
10
4
従来研究
・従来研究(金属-Siの熱反応)に新たなﾊﾟﾗﾒｰﾀ(Ge,電界)が導入
・統合的理解と制御には深い研究が必要
新型トランジスタ(ショットキーS/D構造)
・基板浮遊効果の抑制
・低温ﾌﾟﾛｾｽ(ﾌﾚｷｼﾌﾞﾙ基板を視野に)
S/D(ｼｮｯﾄｷｰ接合)TFT
N-ﾁｬﾝﾈﾙ動作
P-ﾁｬﾝﾈﾙ動作
NiSiGe
0
10
-2
石英
-6
2
VG=-15V
VG=11V
5
-8
-10
-12
-10
VG=12V
VG=-14V
ID(μA)
SiGe
ID(μA)
-4
LApower：400mJ/cm
L/W=10/100μm
VG=10V
VG=-16V
2
-8
LApower：400mJ/cm
L/W=10/100μm
-6
-4
-2
0
VD(V)
0
0
2
4
6
VD(V)
8
10
「ｼｽﾃﾑｲﾝﾃﾞｨｽﾌﾟﾚｰの実現」と「ﾌﾚｷｼﾌﾞﾙ基板への展開」
を目指し研究を加速
歪みSiによる高速MOS-Trs試作
のその後は？
原理実証は論文化。次世代CMOSの有力候補。企業の出番。
大学でする仕事ナシ(今更勝てない)。これは止めよう！
否,待て！ ウェーハとしての仕事は？ 国家PJ起案を！(中島教授)
数件落選後、漸くの採択
「文科省/科学技術振興調整/先導的研究の推進」
「高速LSI用歪SOIウェーハの研究開発」(2001～2003年度)
PJリーダ：中島寛 (九大・九工大・産総研・SUMCO・福菱)
「文科省/科学技術振興調整/産学官共同研究の効果的な推進」
「次世代LSI用高機能Siウェーハの開発 (2004～2005年度)
PJリーダ：宮尾正信 (九大・九工大・SUMCO)
高 機 能 Si ウ ェ ー ハ に よ る L S I の 高 速 化
⎛ K ⎞ Cload
td = ⎜⎜
⎟⎟
（ｔｄ ：情報処理時間）
⎝ VD ⎠ μ
Cload ：寄生容量，μ：キャリア移動度, VD ：電源電圧， K：定数
バルクSiウェーハ
ゲート
ソース
μ
VD
ドレイン
空乏層
Si基板
高機能Siウェーハ
VD
ゲート
Cloadの低減
ソース
μの増加
Cload
高機能Siウェーハ (歪Si/ SiGeバッファ/ SiO2構造)
・Siへの歪導入
ﾊﾞﾝﾄﾞ変調
・歪Si/SiGeﾊﾞｯﾌｧの極薄化
空乏層容量
・Si基板との絶縁分離
の遮断
歪Si
SiGeﾊﾞｯﾌｧ
ドレイン
極薄
SiO2
Si基板
μの増加
Cload の低減
本 PJ本PJの達成目標＠2006年3月
の 達 成 目 標 ＠ 2006年/3月
引張り歪
構
拡大
拡大
引張り歪 （１．２％）
歪Si
造
SiGe
バッファ
0.1μm
以下
SiO2
高機能Siウェーハ
断面
断面
Si基板
絶縁分離型の極薄Si
機
歪Si
電界
能
キャリア移動度の1.5倍化
寄生容量の1/2化
・高機能Siウェーハを量産対応(８インチ直径)で実現
・CMOSデバイス・回路を試作し、高速化(３倍)を実証
LSIロードマップの３世代（９年）先取り
新結晶成長(結合変調型界面滑り法)考案
ウエーハ(8インチ)試作
特許出願：2002-2848, 2003-157398,157400
2005-0900083,090084
デバイス試作
PCVD oxide:
20nm
Al
Gate Ox.: wet 10nm + PCVD 20nm
p+
SGOI
p+
100
gm [μS]
BOX
sub.
L/W = 5/15 μm
VDS = –1 V
50%
SGOI (Ge:15 %)
50
SOI
poly-Si
歪Si
SGOI
Oxide
0
0
BOX
sub.
–2
–4
–6
VGS [V]
Trs試作＠浅野研究室(九工大)
CMOS回路性能の３倍化＠2006/3を実証し,(A)評価で完
ｶｰｴﾚｸﾄﾛﾆｸｽ用高機能Siﾃﾞﾊﾞｲｽ創製の為の基盤技術開発
（知的ｸﾗｽﾀｰ創製事業第Ⅱ期:1999-2012年）
ベース
エミッタ
SiN（ストレスソース）
fT（遮断周波数）
コレクタ
SiO
縦方向歪
Si O 2
目指す方向
SiGe（ストレスソース）
Si基板
バイポーラトランジスタの基本構造
fT=1/(2π∗(τe+τb+τx+τc)
τe : エミッタ／ベース接合充放電時定数
τb : 電子のベース走行時間
τx : コレクタ／ベース接合充放電時定数
τc : 電子のコレクタ走行時間
Ic（コレクタ電流）
・ストレスソース(SiN,SiGe)による縦方向歪の創出
・歪ベース構造による低電力/高周波化
新(珍)材料への展開:動機は不純、何か珍材料は？只、それだけ。
β-FeSi2/Siによる光機能の創出(共研：前田研＠京大）
c
受光特性
b
β-FeSi2
a
1.5μm帯光
励起光
強度
透明電極
β-FeSi2
Ip
バンドギャップ
室温
0.6
Si
0.75
0.8
0.85
光子エネルギー (eV)
直接遷移型半導体の実現
0.7 0.8 0.9
1
光子エネルギー (eV)
検出信号
(2mV / div)
PL強度 (a.u.)
@25K
光電流 (a.u.)
発光特性
時間 (1ms/div)
1.5μm帯で動作実証
Fe-Si系のもっと面白い特徴は？
そうだ！磁性だ！
Fe3Si/Ge(111)構造の原子層制御ｴﾋﾟﾀｷｼｬﾙ成長
Fe3Si/Ge(111)
M (A/m)
断面TEM観察像
0o
30 o
60 o
90 o
Fe3Si
- 40
10
6
Fe
0
- 20
3
Si/Ge(111)
40
20
Hex ( Oe )
Ge
(111)
- 10
2nm
Fe3Si/Ge(100)
M (A/m)
断面TEM観察像
0o
30 o
60 o
90 o
Fe3Si
- 40
Ge
(100)
6
10
- 20
6
Fe
0
20
- 10
3
Si/Ge(100)
40
Hex ( Oe )
6
2nm
・先生、Si上でFe3Siがｴﾋﾟ成長している様ですが！
60℃でです。
馬鹿！あり得ない！
何度だ？
・ 共有結合の常識にとらわれた教員が馬鹿と判明。ﾃﾞｰﾀには真摯に！
強磁性Fe3Si/半導体ﾍﾃﾛ接合を用いたｽﾋﾟﾝﾄﾛﾆｸｽﾃﾞﾊﾞｲｽの創製
ー特定領域研究「シリコンナノエレクトロニクスの新展開」ー
ﾎﾟｲﾝﾄはﾍﾃﾛ界面の
原子層制御
Fe3Si
ドレイン
(強磁性ｼﾘｻｲﾄﾞ)
ソース
(強磁性ｼﾘｻｲﾄﾞ)
ヘテロ界面
原子層整合
ゲート
e
スピン
注入
e
e
e
絶縁膜
e
e
e
SiGe
SiGe / Si基板
Fe
Si
Ge
・ Fe3Si/SiGe結晶のDO3化と磁気特性評価
・ Fe3Si/SiGe界面の原子層制御と電気的特性評価
・ スピントロニクスデバイスの試作
Fe/Si 比 & 成長温度の最適化
Fe channeling
//Ge<111>
II
I
100
III
60
(4:1)Fe3Si
34
θ=165o
Fe3Si/Ge(111)
χmin (%)
2MeV 4He+
10
29
10.0
4.0
2.2
2.2
12
(3:1)Fe3Si
2.9
Inter-diffusion: Fe,Ge
1
50
100 150 200 250 300 350 400 450
Growth Temperature TG (oC)
領域 (Ⅰ)&(Ⅱ)
・ 極小χmin (2.2%) @ Fe/Si=3/1
・ 劣悪 χmin @ Fe/Si=4/1 領域 (Ⅱ)
∵過剰Feによる増速拡散 (Fe,Ge)
原子層制御ｴﾋﾟﾀｷｼｰの実現：Fe3Si/Ge(111)構造
Fe3Si layer
Fe3Si/Ge
Ge buffer
Very
Very low
low χ
χmin
min
：2.2%
：2.2%
成長最適化(Fe/Si=3:1,成長＠130℃)で原子層
で平坦なﾍﾃﾛ界面を実現
現在、磁気特性＆電気的特性
の詳細を評価中
電子･光･磁気機能を混載した高機能ULSIの夢
Si系ヘテロ構造の創出
・有効質量の低減
・二次元伝導の発現
・バンド構造の直接遷移化
・強磁性相の発現
大規模回路の高速化
光出入力機能
超高速ｽﾋﾟﾝ演算機能
“ﾊｲﾌﾞﾘｯﾄﾞﾏﾃﾘｱﾙPJ”の開始(2007/4～) これらの夢は
いづれ、又
超高速入/出力回路(SiGe-HEMT)
センサ
超高演算回路
（Fe3Siｽﾋﾟﾝﾄﾗﾝｼﾞｽﾀ）
超高速光配線(SiGe,β-FeSi2ｵﾌﾟﾄﾃﾞﾊﾞｲｽ）
大規模記憶回路
（歪SOI-FET ）
ディスプレイ
まとめ
・九州大学における「Si系ヘテロ構造の新たな展開」に関し、
研究活動の一端を紹介。
・Si系ヘテロ半導体によるSi集積回路の高性能化
・新結晶成長技術によるﾌﾚｷｼﾌﾞﾙﾌﾟﾗｯﾄﾌｫｰﾑへの展開
・ﾊｲﾌﾞﾘｯﾄﾞﾏﾃﾘｱﾙによる電子・光・磁気機能の融合
・ナノテクノロジーの極限を追求し、未来型情報処理デバイス
の実現を通して新パラダイムの創出に努力して行く所存。21
世紀の科学技術の進歩及び新産業の創出に幾分かの貢献が出
来れば望外の喜び。
・産官学の方々との刺激的な交流をお願いしたい。
第４章
研究/開発に関して考えること
・ 二流研究者が生き残るには？
・ 研究/開発とスポーツ
・ 若き学徒へのお願い
研究室に於ける宮尾の口癖
二流研究者が生き残るには
・我は二流との自覚
・生き残るには工夫と戦略
・Only-Oneの土俵を創ろう
・夢多き言葉で外に語ろう
・さすれば道は拓かれる
「研究の心」の一端取得
そう簡単に出来るものでも無い。
練ろう練ろう！その内、納豆も発酵する！
ｵﾘﾝﾋﾟｯｸ？
二流研究者が生き残るには： 否,ﾌﾟﾛﾚｽ
・研究とは参加するにあらず。勝ってなんぼの世界。
・ｽﾎﾟｰﾂと異なりﾙｰﾙ無き戦い！否、自分に有利なﾙｰ
ﾙを作り出す事がOnly-Oneの土俵作り。
・もし、楽天ｲｰｸﾞﾙｽの監督ならば
[勝試合数ー負試合数]/[選手年棒] を提案。
・これを
新しい価値観の創出
How to make から What to makeへの様変わり
と呼ぶ
＊Figure of Merit (戦うﾙｰﾙ)を審判に任せる or
自が作る、これがｽﾎﾟｰﾂと研究の大きな差
→ ならば、二流だって勝てるぞ！
一段上のOnly-Oneへ
・何でも良いのか,Only-Oneならば？
・一人よがりのOnly-One。それを“無人島攻
撃“と人は呼ぶ。
・意味あるOnly-One。それを“新潮流の創製”
と尊敬する。
・でも、一気に目指すな。ﾆｯﾁもいつかは潮流
となる。
若き学徒へのお願い
“人類の進化と向上”に貢献する創造的活動は
本来的に楽しいものである。
研究/開発/製造とは新しい知的価値を創出
(否,付加で充分)して,人類に貢献する事。
自らが楽しみ、皆様に喜ばれる。こんな楽しい
仕事を選んだ幸せに感謝して、歓喜で精進を！