ADP5041 - Analog Devices

日本語参考資料
最新版英語データシートはこちら
1.2 A降圧レギュレータ、2個の300 mA LDO、監視回路
ウォッチドッグ、マニュアル・リセット内蔵の
マイクロPMU
ADP5041
データシート
機能ブロック図
特長
VOUT1
RFILT = 30Ω
AVIN
L1
1µH
SW
VBIAS
VIN1 = 2.3V TO
5.5V
VOUT1 AT
1.2A
C6
10µF
R1
R2
PGND
ON
EN_BK
C2
1µF
LDO1
(DIGITAL)
ON
R4
VBIAS
SUPERVISOR
C5
2.2µF
nRSTO
R4
EN_LDO2
LDO2
(ANALOG)
µP
WDI
VTHR
EN3
VIN3
C3
1µF
VOUT2 AT
300mA
R3
FB2
EN2
MR
OFF
PSM/PWM
VOUT2
EN_LDO1
ON
FPWM
MODE
EN1
VIN2
OFF
VIN3 = 1.7V
TO 5.5V
FB1
VIN1
C1
4.7µF
OFF
VIN2 = 1.7V
TO 5.5V
BUCK
R5
VOUT3
VOUT3 AT
300mA
FB3
R3
R7
C6
2.2µF
AGND
09652-001
入力電圧範囲: 2.3 V～5.5 V
1 個の 1.2 A 降圧レギュレータを内蔵
2 個の 300 mA LDO を内蔵
4 mm × 4 mm の 20 ピン LFCSP パッケージを採用
過電流保護機能およびサーマル保護機能
ソフト・スタート
低電圧ロックアウト
外部調整可能な閾値監視機能を持つオープン・ドレインのプロ
セッサ・リセット
VAVIN = 1 V までリセット出力
マニュアル・リセット入力
ウォッチドッグ・リフレッシュ入力
降圧レギュレータの主要仕様
出力電圧範囲: 0.8 V～3.8 V
優れた過渡応答を持つ電流モード回路
スイッチング周波数: 3 MHz
ピーク効率: 最大 96%
小型の積層インダクタとコンデンサを使用可能
強制 PWM モードまたは自動 PWM/PSM モードを Mode ピン
により選択
100%デューティ・サイクルの低ドロップアウト・モード
LDO の主要仕様
出力電圧範囲: 0.8 V～5.2 V
低い入力電源電圧: 1.7 V～5.5 V
2.2 µF のセラミック出力コンデンサで安定
高い PSRR
低出力ノイズ
低ドロップアウト電圧
ジャンクション温度範囲: -40°C ～+125°C
図 1.
概要
ADP5041 は、1 個の高性能降圧レギュレータと 2 個の低ドロッ
プアウト・レギュレータ(LDO)を小型 20 ピン LFCSP パッケージ
に内蔵し、厳しい性能条件とボード・スペース条件を満たしま
す。
降圧レギュレータのスイッチング周波数が高いため、小型の積
層外付け部品を使用してボード・スペースを削減することができ
ます。
MODE ピンをハイ・レベルにすると、降圧レギュレータは強制
PWM モードで動作し、MODE ピンをロー・レベルに設定する
と、負荷が公称値付近にある場合、降圧レギュレータは PWM
モードで動作します。負荷電流が予め定めた閾値を下回ると、
レギュレータはパワーセーブモード(PSM)で動作して、軽負荷時
の効率を向上させます。ADP5041 LDO は低い静止電流、低ドロ
ップアウト電圧、広い入力電圧範囲を持つため、携帯機器のバ
Rev. 0
ッテリ寿命を延ばすことができます。これらの ADP5041 LDO
の電源除去比は最大 10 kHz までの周波数で 60 dB 以上あり、小
さいヘッドルーム電圧で動作します。
ADP5041 の各レギュレータは、対応するイネーブル・ピンがハ
イ・レベルになると起動されます。レギュレータの出力電圧と
リセット閾値は、外付け抵抗分圧器を使って設定されるため、
多様なアプリケーションに対応することができます。ADP5041
は、マイクロプロセッサ採用システムの電源電圧レベルと正常
なコード実行を監視する監視回路を内蔵しています。また、パ
ワーオン・リセット信号も提供します。内蔵のウォッチドッグ・
タイマは、予め設定されたタイムアウト周期内にリセットでき
ないときに、マイクロプロセッサをリセットすることができま
す。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2011 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
本
ADP5041
データシート
目次
特長 ....................................................................................................1
降圧レギュレータ・セクション ............................................... 27
機能ブロック図 .................................................................................1
LDO セクション ......................................................................... 28
概要 ....................................................................................................1
監視回路セクション .................................................................. 28
改訂履歴 ............................................................................................2
アプリケーション情報 .................................................................. 31
仕様 ....................................................................................................3
降圧レギュレータ外付け部品の選択 ....................................... 31
全体仕様.........................................................................................3
LDO の外付け部品の選択.......................................................... 32
監視回路仕様 .................................................................................3
出力コンデンサ .......................................................................... 32
降圧レギュレータ仕様 .................................................................4
監視回路セクション .................................................................. 33
LDO1、LDO2 仕様 ........................................................................5
消費電力/熱についての考慮事項 .............................................. 34
入力コンデンサと出力コンデンサの推奨仕様...........................6
絶対最大定格.....................................................................................7
熱抵抗 ............................................................................................7
アプリケーション図 .................................................................. 36
PCB レイアウト・ガイドライン................................................... 37
推奨レイアウト .......................................................................... 37
ESD の注意 ....................................................................................7
ピン配置およびピン機能説明..........................................................8
代表的な性能特性 .............................................................................9
動作原理 ..........................................................................................26
部品表.......................................................................................... 38
出荷時設定オプション .................................................................. 39
外形寸法.......................................................................................... 40
パワー・マネジメント・ユニット ............................................26
改訂履歴
12/11—Revision 0: Initial Version
Rev. 0
－ 2/40 －
オーダー・ガイド ...................................................................... 40
ADP5041
データシート
仕様
全体仕様
特に指定がない限り、AVIN、VIN1 = 2.3 V～5.5 V; AVIN、VIN1 ≥VIN2、VIN3; VIN2、VIN3 = 1.7 V～5.5 V、最小/最大仕様では TJ =
−40°C～ +125°C、typ 仕様では TA = 25°C。
表 1.
Parameter
AVIN UNDERVOLTAGE LOCKOUT
Input Voltage Rising
Option 0
Option 1
Input Voltage Falling
Option 0
Option 1
SHUTDOWN CURRENT
Thermal Shutdown Threshold
Thermal Shutdown Hysteresis
START-UP TIME1
Buck
LDO1, LDO2
ENx, WDI, MODE, MR INPUTS
Input Logic High
Input Logic Low
Input Leakage Current
OPEN-DRAIN OUTPUT
nRSTO Output Voltage
Symbol
UVLOAVIN
UVLOAVINRISE
Min
Typ
Max
Unit
2.275
3.9
V
V
2
V
V
µA
°C
°C
UVLOAVINFALL
1.95
3.1
IGND-SD
TSSD
TSSD-HYS
ENx = GND
TJ rising
0.1
150
20
tSTART1
tSTART2
VOUT2, VOUT3 = 3.3 V
VIH
VIL
VI-LEAKAGE
2.5 V ≤ AVIN ≤ 5.5 V
2.5 V ≤ AVIN ≤ 5.5 V
ENx = AVIN or GND
VOL1V
VOL1V2
VOL2V7
VOL4V5
AVIN ≥ 1.0 V, ISINK = 50 µA
AVIN ≥ 1.2 V, ISINK = 100 µA
AVIN ≥ 2.7 V, ISINK = 1.2 mA
AVIN ≥ 4.5 V, ISINK = 3.2 mA
AVIN = 5.5 V
Open-Drain Reset Output Leakage Current
1
Test Conditions/Comments
250
85
µs
µs
1.2
0.05
0.4
1
V
V
µA
0.3
0.3
0.3
0.4
1
V
V
V
V
µA
セットアップ時間は、EN1 = EN2 = EN3 が 0 V から VAVIN へ変化したタイミングから VOUT1、VOUT2、VOUT3 が公称値レベルの 90%になるまでの時間として定義
されます。 スタートアップ時間は、別のチャンネルが既にイネーブルされている場合、個々のチャンネルに対して短くなります。 詳細については、代表的な性能特
性のセクションを参照してください。
監視回路仕様
特に指定がない限り、AVIN、VIN1 = 2.3 V～5.5 V、最小/最大仕様では TJ = −40°C～ +125°C、typ 仕様では TA = 25°C。
表 2.
Parameter
SUPPLY
Supply Current (Supervisory Circuit Only)
THRESHOLD VOLTAGE
RESET TIMEOUT PERIOD
Option 0
Option 1
VCC TO RESET DELAY (tRD)
WATCHDOG INPUT
Watchdog Timeout Period
Option 0
Option 1
WDI Pulse Width
WDI Input Threshold
WDI Input Current (Source)
WDI Input Current (Sink)
MANUAL RESET INPUT
Rev. 0
Min
Typ
Max
Unit
Test Conditions/Comments
45
55
µA
43
52
µA
AVIN = VIN1 = EN1 = EN2 = EN3 = 5.5
V
AVIN = VIN1 = EN1 = EN2 = EN3 = 3.6
V
0.495
0.500
0.505
V
24
160
30
200
80
36
240
ms
ms
µs
102
1.6
122.4
1.92
15
−25
1.2
20
−15
81.6
1.28
80
0.4
8
−30
－ 3/40 －
ms
sec
ns
V
µA
µA
VIN falling at 1 mV/µs
VIL = 0.4 V, VIH = 1.2 V
VWDI = VCC, time average
VWDI = 0 V, time average
ADP5041
データシート
Parameter
MR Input Pulse Width
MR Glitch Rejection
MR Pull-Up Resistance
MR to Reset Delay
Min
1
25
Typ
Max
220
52
280
90
Unit
µs
ns
kΩ
Ns
Test Conditions/Comments
VCC = 5 V
降圧レギュレータ仕様
特に指定がない限り、AVIN、VIN1 = 2.3 V～5.5 V; VOUT1 = 1.8 V; L = 1 µH; CIN = 10 µF; COUT = 10 µF;最小/最大仕様では TJ = −40°C～
+125°C、typ 仕様では TA = 25°C。1
表 3.
Parameter
INPUT CHARACTERISTICS
Input Voltage Range
OUTPUT CHARACTERISTICS
Output Voltage Accuracy
Symbol
Line Regulation
Load Regulation
(ΔVOUT1/VOUT1)/ΔVIN1
(ΔVOUT1/VOUT1)/ΔIOUT1
VOLTAGE FEEDBACK
PWM TO POWER SAVE MODE
CURRENT THRESHOLD
INPUT CURRENT
CHARACTERISTICS
DC Operating Current
VFB1
IPSM_L
INOLOAD
Shutdown Current
ISHTD
SW CHARACTERISTICS
SW On Resistance
RPFET
VIN1
VOUT1
1
PWM mode, ILOAD = 0 mA to 1200
mA
PWM mode
ILOAD = 0 mA to 1200 mA, PWM
mode
Max
Unit
2.3
5.5
V
−3
+3
%
Typ
−0.05
−0.1
0.485
%/V
%/A
0.5
100
0.515
V
mA
ILOAD = 0 mA, device not switching, all
other channels disabled
EN1 = 0 V, TA = TJ = −40°C to
+125°C
21
35
μA
0.2
1.0
μA
PFET, AVIN = VIN1 = 3.6 V
180
240
mΩ
PFET, AVIN = VIN1 = 5 V
NFET, AVIN = VIN1 = 3.6 V
NFET, AVIN = VIN1 = 5 V
PFET switch peak current limit
EN1 = 0 V
140
170
150
1950
85
3.0
190
235
210
2300
mΩ
mΩ
mΩ
mA
Ω
MHz
ILIMIT
fOSC
1600
2.5
温度限界におけるすべての規定値は、標準の統計的品質管理手法(SQC)を使う相関により保証。
Rev. 0
Min
MODE = ground
RNFET
Current Limit
ACTIVE PULL-DOWN
OSCILLATOR FREQUENCY
Test Conditions/Comments
－ 4/40 －
3.5
ADP5041
データシート
LDO1、LDO2 仕様
特に指定がない限り、VIN2、VIN3 = (VOUT2,VOUT3 + 0.5 V)または 1.7 V (いずれか大きい方)～5.5 V; AVIN、VIN1 ≥ VIN2、VIN3; CIN = 1 µF、
COUT = 2.2 µF;最小/最大仕様では TJ= −40°C～+125°C、typ 仕様では TA = 25°C 1。
表 4.
Parameter
INPUT VOLTAGE RANGE
OPERATING SUPPLY
CURRENT
Bias Current per LDO2
Symbol
VIN2, VIN3
Conditions
TJ = −40°C to +125°C
IVIN2BIAS/IVIN3BIAS
Total System Input Current
IIN
IOUT3 = IOUT4 = 0 µA
IOUT2 = IOUT3 = 10 mA
IOUT2 = IOUT3 = 300 mA
Includes all current into AVIN, VIN1, VIN2, and
VIN3
IOUT2 = IOUT3 = 0 µA, all other channels disabled
IOUT2 = IOUT3 = 0 µA, buck disabled
LDO1 or LDO2 Only
LDO1 and LDO2 Only
OUTPUT VOLTAGE
ACCURACY
REFERENCE VOLTAGE
REGULATION
Line Regulation
VFB2,VFB3
Load Regulation3
(ΔVOUT2/VOUT2)/ΔIOUT2
(ΔVOUT3/VOUT3)/ΔIOUT3
VDROPOUT
ACTIVE PULL-DOWN
CURRENT-LIMIT
THRESHOLD5
OUTPUT NOISE
(ΔVOUT2/VOUT2)/ΔVIN2
(ΔVOUT3/VOUT3)/ΔVIN3
RPDLDO
ILIMIT
OUTLDO2NOISE
OUTLDO1NOISE
POWER SUPPLY REJECTION
RATIO
Typ
Max
5.5
Unit
V
10
60
165
30
100
245
µA
µA
µA
53
74
µA
µA
VOUT2, VOUT3
100 µA < IOUT2 < 300 mA, 100 µA < IOUT3 < 300 mA
VIN2 = (VOUT2 + 0.5 V) to 5.5 V
VIN3 = (VOUT3 + 0.5 V) to 5.5 V
DROPOUT VOLTAGE4
Min
1.7
PSRR
−3
0.485
VIN2 = (VOUT2 + 0.5 V) to 5.5 V
VIN3 = (VOUT3 + 0.5 V) to 5.5 V
IOUT2 = IOUT3 = 1 mA
IOUT2 = IOUT3 = 1 mA to 300 mA
VOUT2 = VOUT3 = 5.0 V, IOUT2 = IOUT3 = 300 mA
VOUT2 = VOUT3 = 3.3 V, IOUT2 = IOUT3 = 300 mA
VOUT2 = VOUT3 = 2.5 V, IOUT2 = IOUT3 = 300 mA
VOUT2 = VOUT3 = 1.8 V, IOUT2 = IOUT3 = 300 mA
EN2/EN3 = 0 V
TJ = −40°C to +125°C
10 Hz to 100 kHz, VIN3 = 5 V, VOUT3 = 3.3 V
10 Hz to 100 kHz, VIN3 = 5 V, VOUT3 = 2.8 V
10 Hz to 100 kHz, VIN3 = 5 V, VOUT3 = 1.5 V
10 Hz to 100 kHz, VIN2 = 5 V, VOUT2 = 3.3 V
10 Hz to 100 kHz, VIN2 = 5 V, VOUT2 = 2.8 V
10 Hz to 100 kHz, VIN2 = 5 V, VOUT2 = 1.5 V
1 kHz, VIN2, VIN3 = 3.3 V, VOUT2, VOUT3 = 2.8 V,
IOUT = 100 mA
100 kHz, VIN2, VIN3 = 3.3 V, VOUT2, VOUT3 = 2.8 V,
IOUT = 100 mA
1 MHz, VIN2, VIN3 = 3.3 V, VOUT2, VOUT3 = 2.8 V,
IOUT = 100 mA
1
0.500
−0.03
0.002
335
72
86
107
180
600
470
+3
%
0.515
V
+0.03
%/ V
0.0075
%/mA
140
mV
mV
mV
mV
Ω
mA
123
110
59
140
129
66
66
µV rms
µV rms
µV rms
µV rms
µV rms
µV rms
dB
57
dB
60
dB
温度限界におけるすべての規定値は、標準の統計的品質管理手法(SQC)を使う相関により保証。
これは VIN2 と VIN3 への入力電流で、出力負荷には振り向けられません。
1 mA と 300 mA 負荷を使用した端点計算計算を使用。
4
ドロップアウト電圧は、入力電圧を公称出力電圧に設定したときの入力電圧―出力電圧間の電位差として定義されます。 これは、1.7 V を超える出力電圧に対しての
み適用されます。
5
電流制限閾値は、出力電圧が規定 typ 値の 90%に低下する電流値として定義されます。 例えば、3.0 V 出力電圧の電流制限閾値は、出力電圧が 3.0 V の 90%すなわち
2.7 V に低下する電流値として定義されます。
2
3
Rev. 0
－ 5/40 －
ADP5041
データシート
入力コンデンサと出力コンデンサの推奨仕様
表 5.
Parameter
INPUT CAPACITANCE (BUCK)1
OUTPUT CAPACITANCE (BUCK)2
INPUT AND OUTPUT CAPACITANCE3 (LDO1, LDO2)
CAPACITOR ESR
Symbol
CMIN1
CMIN2
CMIN34
RESR
Test Conditions/Comments
TJ = −40°C to +125°C
TJ = −40°C to +125°C
TJ = −40°C to +125°C
TJ = −40°C to +125°C
1
Min
4.7
7
0.70
0.001
Typ
Max
40
40
1
Unit
µF
µF
µF
Ω
最小入力容量は、全動作範囲で 4.7 µF より大きい必要があります。 最小容量規定値を確実に満たすようにするため、デバイス選択時にアプリケーションの全動作範
囲を考慮する必要があります。 X7R タイプと X5R タイプのコンデンサの使用が推奨されます。Y5V コンデンサと Z5U コンデンサはこの降圧レギュレータに推奨で
きません。
2
最小出力容量は、全動作範囲で 7 µF より大きい必要があります。 最小容量規定値を確実に満たすようにするため、デバイス選択時にアプリケーションの全動作範囲
を考慮する必要があります。 X7R タイプと X5R タイプのコンデンサの使用が推奨されます。Y5V コンデンサと Z5U コンデンサはこの降圧レギュレータに推奨でき
ません。
3
最小入力容量と最小出力容量は、全動作範囲で 0.70 µF より大きい必要があります。 最小容量規定値を確実に満たすようにするため、デバイス選択時にアプリケーシ
ョンの全動作範囲を考慮する必要があります。 X7R タイプと X5R タイプのコンデンサの使用が推奨されます。Y5V コンデンサと Z5U コンデンサは LDO に推奨でき
ません。
Rev. 0
－ 6/40 －
ADP5041
データシート
絶対最大定格
表 6.
Parameter
AVIN to AGND
VIN1 to AVIN
PGND to AGDN
VIN2, VIN3, VOUTx, ENx, MODE, MR, WDI,
nRSTO, FBx, VTHR, SW to AGND
SW to PGND
Storage Temperature Range
Operating Junction Temperature Range
Soldering Conditions
ESD Human Body Model
ESD Charged Device Model
ESD Machine Model
熱抵抗
Rating
−0.3 V to +6 V
−0.3 V to +0.3 V
−0.3 V to +0.3 V
−0.3 V to (AVIN + 0.3 V)
−0.3 V to (VIN1 + 0.3 V)
−65°C to +150°C
−40°C to +125°C
JEDEC J-STD-020
3000 V
1500 V
200 V
θJA はワーストケース条件で規定。すなわち表面実装パッケージ
の場合、デバイスを回路ボードにハンダ付けした状態で規定。
表 7.熱抵抗
Package Type
20-Lead, 0.5 mm pitch LFCSP
θJC
4.2
Unit
°C/W
ESD の注意
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
Rev. 0
θJA
38
－ 7/40 －
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADP5041
データシート
ピン配置およびピン機能説明
ADP5041
20
19
18
17
16
MR
WDI
VTHR
MODE
EN2
TOP VIEW
(Not to Scale)
15
14
13
12
11
1
2
3
4
5
FB2
VOUT2
VIN2
FB1
VOUT1
NOTES
1. EXPOSED PAD MUST BE CONNECTED TO
SYSTEM GROUND PLANE.
09652-002
AVIN 6
VIN1 7
SW 8
PGND 9
EN1 10
FB3
VOUT3
VIN3
EN3
nRSTO
図 2.ピン配置—チップ上面図
表 8.ピン機能の説明
ピン番号
1
2
3
4
5
6
7
8
9
10
記号
FB3
VOUT3
VIN3
EN3
nRSTO
AVIN
VIN1
SW
PGND
EN1
11
12
13
14
15
16
17
VOUT1
FB1
VIN2
VOUT2
FB2
EN2
MODE
18
19
VTHR
WDI
20
0
MR
EPAD
Rev. 0
説明
LDO2 帰還入力。
LDO2 出力電圧。
LDO2 入力電源(1.7 V～5.5 V)。
LDO2 のイネーブル。EN3 =ハイ・レベルで LDO2 をターンオン、EN3 =ロー・レベルで LDO2 をターンオフ。
オープン・ドレインのリセット出力、アクティブ・ロー。
ハウスキーピングと監視回路の入力電源(2.3 V～5.5 V)。
降圧レギュレータの入力電源(2.3 V～5.5 V)。
降圧レギュレータのスイッチング・ノード。
降圧レギュレータ・レギュレータの専用電源グラウンド。
降圧レギュレータのイネーブル。EN1 =ハイ・レベルで降圧レギュレータをターンオン、EN1 =ロー・レベルで降圧
レギュレータをターンオフ。
降圧レギュレータ出力検出ノード。
降圧レギュレータ帰還入力。
LDO1 入力電源(1.7 V～5.5 V)。
LDO1 出力電圧。
LDO1 帰還入力。
LDO1 のイネーブル。EN2 =ハイ・レベルで LDO1 をターンオン、EN2 =ロー・レベルで LDO1 をターンオフ。
降圧レギュレータ・モード。MODE =ハイ・レベルで降圧レギュレータが固定 PWM モードで動作、MODE =ロー・
レベルで降圧レギュレータが軽い負荷では省電力モード(PSM)で、重い負荷では固定 PWM で、それぞれ動作。
リセット閾値設定。
ウォッチドッグがプロセッサからの入力をリフレッシュ。WDI が高インピーダンスにある場合、ウォッチドッグをデ
ィスエーブル。
マニュアル・リセット入力、アクティブ・ロー。
エクスポーズド・パッド(アナログ・グラウンド)。エクスポーズド・パッドはシステム・グラウンド・プレーンに接
続する必要があります。
－ 8/40 －
ADP5041
データシート
代表的な性能特性
特に指定がない限り、VIN1 = VIN2 = VIN3 = AVIN = 5.0 V、TA = 25°C。
4
SW
VOUT1
2
2
VOUT2
EN
VOUT3
4
1
09652-003
3
CH4 2.0V/DIV 1MΩ BW 500M
CH2 2.0V/DIV 1MΩ BW 20.0M
CH3 2.0V/DIV 1MΩ BW 500M
A CH2
1. 88V
IIN
CH1
CH2
CH3
CH4
200µs/DIV
1.0MS/s
1.0µs/pt
図 3.3 チャンネル・スタートアップ波形
1MΩ BW 20.0M
1MΩ BW 500M
1MΩ BW 20.0M
1MΩ BW 500M
A CH1
2. 32V
50µs/DIV
2.0MS/s
500ns/pt
図 6.降圧レギュレータのスタートアップ
VOUT1 = 3.3 V、IOUT2 = 20 mA
VOUT3
4
4.0V/DIV
3.0V/DIV
200mA/DIV
5.0V/DIV
09652-006
3
VOUT1
4
SW
VOUT2
2
2
VOUT1
VOUT1
1
CH1
CH2
CH3
CH4
3
09652-004
IIN
3
2.0V/DIV
2.0V/DIV
300mA/DIV
2.0V/DIV
1MΩ BW 20.0M
1MΩ BW 20.0M
1MΩ BW 20.0M
1MΩ BW 20.0M
A CH1
1. 08V
EN
IIN
CH1
CH2
CH3
CH4
200µs/DIV
5.0MS/s
200ns/pt
8.0V/DIV
2.0V/DIV
200mA/DIV
5.0V/DIV
09652-007
1
1MΩ BW 20.0M A CH1
1MΩ BW 500.0M
1MΩ BW 20.0M
1MΩ BW 500.0M
1. 12V
50µs/DIV
2.0MS/s
500ns/pt
図 7.降圧レギュレータのスタートアップ
VOUT1 = 1.8 V、IOUT = 20 mA
図 4.総合突入電流、すべてのチャンネルが同時スタート
1.0
0.9
0.8
4
SW
0.6
0.5
2
0.4
0.3
1
0.2
0.1
3
2.9
3.4
3.9
VIN (V)
4.4
4.9
5.4
09652-005
0
2.4
EN
IIN
CH1
CH2
CH3
CH4
図 5.入力電圧対システム静止電流(すべての入力電流の和)
VOUT1 = 1.8 V、VOUT2 = VOUT3 = 3.3 V、(UVLO = 3.3 V)
Rev. 0
VOUT1
8.0V/DIV
2.0V/DIV
200mA/DIV
5.0V/DIV
09652-008
IIN (mA)
0.7
1MΩ BW 20.0M A CH1
1MΩ BW 500.0M
1MΩ BW 20.0M
1MΩ BW 500.0M
640mV
50µs/DIV
2.0MS/s
500ns/pt
図 8.降圧レギュレータのスタートアップ
VOUT1 = 1.2 V、IOUT = 20 mA
－ 9/40 －
ADP5041
データシート
3.90
1.24
–40°C
+25°C
+85°C
3.88
1.23
OUTPUT VOLTAGE (V)
3.84
3.82
3.80
3.78
3.76
0.1
1
OUTPUT CURRENT (A)
図 9.様々な温度での降圧レギュレータの負荷レギュレーショ
ン、VOUT1 = 3.8 V、自動モード
–40°C
+25°C
+85°C
3.88
3.86
OUTPUT VOLTAGE (V)
3.35
3.33
3.31
3.29
1
図 12.様々な温度での降圧レギュレータの負荷レギュレーシ
ョン、VOUT1 = 1.2 V、自動モード
3.84
3.82
3.80
3.78
3.76
3.74
3.27
3.72
3.70
0.01
09652-010
0.1
1
OUTPUT CURRENT (A)
図 10.様々な温度での降圧レギュレータの負荷レギュレーシ
ョン、VOUT1 = 3.3 V、自動モード
0.1
図 13.様々な温度での降圧レギュレータの負荷レギュレーシ
ョン、VOUT1 = 3.8 V、PWM モード
–40°C
+25°C
+85°C
1.815
–40°C
+25°C
+85°C
3.31
OUTPUT VOLTAGE (V)
1.810
1.805
1.800
1.795
1
OUTPUT CURRENT (A)
3.32
1.820
3.30
3.29
3.28
3.27
1.790
3.26
1.785
0.1
OUTPUT CURRENT (A)
1
図 11.様々な温度での降圧レギュレータの負荷レギュレーシ
ョン、VOUT1 = 1.8 V、自動モード
Rev. 0
3.25
0.01
09652-011
1.780
0.01
0.1
OUTPUT CURRENT (A)
1
09652-014
OUTPUT VOLTAGE (V)
0.1
OUTPUT CURRENT (A)
–40°C
+25°C
+85°C
3.37
OUTPUT VOLTAGE (V)
1.18
0.01
3.90
3.39
3.25
0.01
1.20
09652-013
3.70
0.01
1.21
1.19
–40°C
+25°C
+85°C
3.72
1.22
09652-012
3.74
09652-009
OUTPUT VOLTAGE (V)
3.86
図 14.様々な温度での降圧レギュレータの負荷レギュレーシ
ョン、VOUT1 = 3.3 V、PWM モード
－ 10/40 －
ADP5041
データシート
1.820
1.815
90
1.810
VIN = 5.5V
70
1.805
1.800
1.795
60
50
40
30
1.790
20
1.785
0
0.001
09652-015
0.1
1
OUTPUT CURRENT (A)
0.01
0.1
09652-018
10
1.780
0.01
1
OUTPUT CURRENT (A)
図 18.様々な入力電圧での負荷電流対降圧レギュレータ効
率、VOUT1 = 3.8 V、PWM モード
図 15.様々な温度での降圧レギュレータの負荷レギュレーシ
ョン、VOUT1 = 1.8 V、PWM モード
100
1.205
–40°C
+25°C
+85°C
1.200
90
80
70
EFFICIENCY (%)
OUTPUT VOLTAGE (V)
VIN = 4.5V
80
EFFICIENCY (%)
OUTPUT VOLTAGE (V)
100
–40°C
+25°C
+85°C
1.195
1.190
VIN = 3.6V
VIN = 4.5V
VIN = 5.5V
60
50
40
30
20
1.185
0.1
0
0.0001
09652-016
1.180
0.01
1
OUTPUT CURRENT (A)
90
VIN = 4.5V
VIN = 3.6
VIN = 4.5
80
VIN = 5.5V
VIN = 5.5
70
EFFICIENCY (%)
70
60
50
40
60
50
40
30
30
20
20
10
10
0.01
0.1
OUTPUT CURRENT (A)
1
0
0.001
09652-017
0.001
0.01
0.1
OUTPUT CURRENT (A)
1
09652-020
EFFICIENCY (%)
1
100
90
図 20.様々な入力電圧での負荷電流対降圧レギュレータ効
率、VOUT1 = 3.3 V、PWM モード
図 17.様々な入力電圧での負荷電流対降圧レギュレータ効
率、VOUT1 = 3.8 V、自動モード
Rev. 0
0.1
図 19.様々な入力電圧での負荷電流対降圧レギュレータ効
率、VOUT1 = 3.3 V、自動モード
100
0
0.0001
0.01
OUTPUT CURRENT (A)
図 16.様々な温度での降圧レギュレータの負荷レギュレーシ
ョン、VOUT1 = 1.2 V、PWM モード
80
0.001
09652-019
10
－ 11/40 －
ADP5041
100
100
90
90
80
80
70
70
EFFICIENCY (%)
60
50
40
30
0.01
0.1
1
OUTPUT CURRENT (A)
10
0
0.001
0.1
1
図 24.様々な入力電圧での負荷電流対降圧レギュレータ効
率、VOUT1 = 1.2 V、PWM モード
90
80
80
70
70
EFFICIENCY (%)
100
90
60
50
40
60
50
40
30
20
10
0
0.001
0.01
0.1
2.4V
3.6V
4.5V
5.5V
20
1
OUTPUT CURRENT (A)
–40°C
+25°C
+85°C
10
0
0.0001
09652-022
VIN =
VIN =
VIN =
VIN =
0.001
0.01
0.1
1
OUTPUT CURRENT (A)
09652-025
30
図 25.様々な温度での負荷電流対降圧レギュレータ効率
VIN = 5.0 V、VOUT1 = 3.3 V、自動モード
図 22.様々な入力電圧での負荷電流対降圧レギュレータ効
率、VOUT1 = 1.8 V、PWM モード
100
100
90
90
80
70
70
EFFICIENCY (%)
80
60
50
40
30
60
50
40
30
10
0.001
0.01
0.1
OUTPUT CURRENT (A)
2.4V
3.6V
4.5V
5.5V
1
20
–40°C
+25°C
+85°C
10
0
0.001
09652-023
VIN =
VIN =
VIN =
VIN =
20
0.01
0.1
OUTPUT CURRENT (A)
図 23.様々な入力電圧での負荷電流対降圧レギュレータ効
率、VOUT1 = 1.2 V、自動モード
Rev. 0
0.01
2.4V
3.6V
4.5V
5.5V
OUTPUT CURRENT (A)
100
0
0.0001
VIN =
VIN =
VIN =
VIN =
20
図 21.様々な入力電圧での負荷電流対降圧レギュレータ効
率、VOUT1 = 1.8 V、自動モード
EFFICIENCY (%)
40
09652-024
0.001
2.4V
3.6V
4.5V
5.5V
09652-021
10
EFFICIENCY (%)
50
30
VIN =
VIN =
VIN =
VIN =
20
0
0.0001
60
1
09652-026
EFFICIENCY (%)
データシート
図 26.様々な温度での負荷電流対降圧レギュレータ効率
VIN = 5.0 V、VOUT1 = 3.3 V、PWM モード
－ 12/40 －
ADP5041
100
100
90
90
80
80
70
70
EFFICIENCY (%)
60
50
40
30
50
40
30
20
20
–40°C
+25°C
+85°C
0.001
0.01
0.1
1
OUTPUT CURRENT (A)
–40°C
+25°C
+85°C
10
0
0.001
09652-027
10
0
0.0001
60
0.01
0.1
09652-030
EFFICIENCY (%)
データシート
1
OUTPUT CURRENT (A)
図 27.様々な温度での負荷電流対降圧レギュレータ効率
VIN = 5.0 V、VOUT1 = 1.8 V、自動モード
図 30.様々な温度での負荷電流対降圧レギュレータ効率
VIN = 5.0 V、VOUT1 = 1.2 V、PWM モード
100
2.5
90
80
OUTPUT CURRENT (A)
60
50
40
30
0.5
–40°C
+25°C
+85°C
0
0.001
0.01
0.1
0
3.4
09652-028
10
1
OUTPUT CURRENT (A)
4.4
4.9
5.4
図 31.降圧レギュレータの入力電圧対 DC 電流能力
2.0
90
1.8
80
1.6
70
1.4
OUTPUT CURRENT (A)
100
60
50
40
30
VOUT = 1.8V
1.2
1.0
0.8
0.6
0.4
20
–40°C
+25°C
+85°C
0.001
0.01
0.1
OUTPUT CURRENT (A)
1
0.2
0
2.4
09652-029
10
2.9
3.4
3.9
4.4
4.9
5.4
VIN (V)
図 32.降圧レギュレータの入力電圧対 DC 電流能力
図 29.様々な温度での負荷電流対降圧レギュレータ効率
VIN = 5.0 V、VOUT1 = 1.2 V、自動モード
Rev. 0
3.9
VIN (V)
図 28.様々な温度での負荷電流対降圧レギュレータ効率
VIN = 5.0 V、VOUT1 = 1.8 V、PWM モード
EFFICIENCY (%)
1.0
09652-031
20
1.5
－ 13/40 －
09652-032
EFFICIENCY (%)
70
0
0.0001
VOUT = 3.3V
2.0
ADP5041
データシート
2.0
VOUT
VOUT = 1.2V
1.8
1.6
4
OUTPUT CURRENT (A)
1.4
1.2
2
1.0
ISW
0.8
0.6
SW
0.4
0.2
3.4
3.9
4.4
4.9
CH2 200mA/DIV 1MΩ BW 20.0M
CH3 3.0V/DIV
1MΩ BW 20.0M
20.0M
CH4 40.0mV/DIV
09652-033
2.9
5.4
VIN (V)
図 33.降圧レギュレータの入力電圧対 DC 電流能力
A CH1
640mV
5µs/DIV
500MS/s
2.0ns/pt
09652-036
3
0
2.4
図 36.代表的波形
VOUT1 = 1.8 V、IOUT1 = 30 mA、自動モード
2.94
VOUT
FREQUENCY (MHz)
2.92
2.90
4
2.88
2.86
2
ISW
2.84
–40°C
+25°C
+85°C
0
0.2
0.4
0.6
0.8
1.0
1.2
OUTPUT CURRENT (A)
3
CH2 200mA/DIV 1MΩ BW 20.0M
CH3 3.0V/DIV
1MΩ BW 20.0M
20.0M
CH4 40.0mV/DIV
図 34.様々な温度での降圧レギュレータの出力電流対スイッ
チング周波数、VOUT1 = 1.8 V、PWM モード
A CH3
1. 14V
5µs/DIV
500MS/s
2.0ns/pt
09652-037
2.80
SW
09652-034
2.82
図 37.代表的波形
VOUT1 = 1.2 V、IOUT1 = 30 mA、自動モード
VOUT
4
VOUT
4
ISW
ISW
2
2
SW
SW
3
A CH1
640mV
5µs/DIV
500MS/s
2.0ns/pt
CH2 200mA/DIV 1MΩ BW 20.0M
CH3 3.0V/DIV
1MΩ BW 20.0M
20.0M
CH4 10.0mV/DIV
09652-035
CH2 200mA/DIV 1MΩ BW 20.0M
CH3 3.0V/DIV
1MΩ BW 20.0M
20.0M
CH4 40.0mV/DIV
図 35.代表的波形
VOUT1 = 3.3 V、IOUT1 = 30 mA、自動モード
Rev. 0
A CH1
640mV
200ns/DIV
500MS/s
2.0ns/pt
図 38.代表的波形
VOUT1 = 3.3 V、IOUT1 = 30 mA、PWM モード
－ 14/40 －
09652-038
3
ADP5041
データシート
VOUT
4
VIN
ISW
VOUT
2
2
3
SW
SW
1
A CH1
640mV
200ns/DIV
500MS/s
2.0ns/pt
B 400M
CH1 3.0V/DIV
W
B 20.0M
CH2 30.0mV/DIV
W
B
1MΩ W 20.0M
CH3 1.0V/DIV
09652-039
CH2 200mA/DIV 1MΩ BW 20.0M
CH3 3.0V/DIV
1MΩ BW 20.0M
20.0M
CH4 20.0mV/DIV
A CH3
4. 48V
200µs/DIV
1.0MS/s
1.0µs/pt
09652-042
3
図 42.ライン過渡電圧に対する降圧レギュレータの応答
入力電圧 4.5 V～5.0 V、VOUT1 = 1.8 V、IOUT1 = 5 mA
自動モード
図 39.代表的波形
VOUT1 = 1.8 V、IOUT1 = 30 mA、PWM モード
VOUT
VIN
4
ISW
VOUT
2
2
SW
SW
3
1
A CH3
1. 14V
200ns/DIV
500MS/s
2.0ns/pt
B 400M
CH1 3.0V/DIV
W
B 20.0M
CH2 50.0mV/DIV
W
1MΩ BW 20.0M
CH3 1.0V/DIV
図 40.代表的波形
VOUT1 = 1.2 V、IOUT1 = 30 mA、PWM モード
A CH3
4. 48V
200µs/DIV
1.0MS/s
1.0µs/pt
09652-043
CH2 200mA/DIV 1MΩ BW 20.0M
CH3 3.0V/DIV
1MΩ BW 20.0M
20.0M
CH4 40.0mV/DIV
09652-040
3
図 43.ライン過渡電圧に対する降圧レギュレータの応答
入力電圧 4.5 V～5.0 V、VOUT1 = 1.2 V、IOUT1 = 5 mA
自動モード
VIN
VIN
VOUT
VOUT
2
2
3
3
SW
1
SW
A CH3
4. 48V
200µs/DIV
1.0MS/s
1.0µs/pt
B 400M
CH1 3.0V/DIV
W
B 20.0M
CH2 50.0mV/DIV
W
1MΩ BW 20.0M
CH3 1.0V/DIV
09652-041
B 400M
CH1 3.0V/DIV
W
B 20.0M
CH2 50.0mV/DIV
W
1MΩ BW 20.0M
CH3 1.0V/DIV
4. 48V
200µs/DIV
1.0MS/s
1.0µs/pt
図 44.ライン過渡電圧に対する降圧レギュレータの応答
入力電圧 4.5 V～5.0 V、VOUT1 = 3.3 V、PWM モード
図 41.ライン過渡電圧に対する降圧レギュレータの応答
入力電圧 4.5 V～5.0 V、VOUT1 = 3.3 V、IOUT1 = 5 mA
自動モード
Rev. 0
A CH3
09652-044
1
－ 15/40 －
ADP5041
データシート
SW
VIN
1
VOUT
VOUT
2
2
SW
1
3
A CH3
4. 48V
200µs/DIV
1.0MS/s
1.0µs/pt
1MΩ BW 20.0M
CH1 4.0V/DIV
B 20.0M
CH2 100mV/DIV
W
CH3 300mA/DIV 1MΩ BW 20.0M
09652-045
B 400M
CH1 3.0V/DIV
W
B 20.0M
CH2 20.0mV/DIV
W
1MΩ BW 20.0M
CH3 1.0V/DIV
IOUT
図 45.ライン過渡電圧に対する降圧レギュレータの応答
入力電圧 4.5 V～5.0 V、VOUT1 = 1.8 V、PWM モード
A CH3
150m A
500µs/DIV
20.0MS/s
50.0ns/pt
09652-048
3
図 48.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 50 mA～500 mA、VOUT1 = 3.3 V、自動モード
SW
VIN
1
VOUT
2
2
VOUT
SW
3
1
A CH3
4. 48V
200µs/DIV
1.0MS/s
1.0µs/pt
1MΩ BW 20.0M
CH1 4.0V/DIV
B 20.0M
CH2 100mV/DIV
W
CH3 300mA/DIV 1MΩ BW 20.0M
09652-046
B 20.0M
CH1 3.0V/DIV
W
B 20.0M
CH2 50.0mV/DIV
W
1MΩ BW 20.0M
CH3 1.0V/DIV
IOUT
A CH3
150m A
500µs/DIV
20.0MS/s
50.0ns/pt
09652-049
3
図 49.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 20 mA～200 mA、VOUT1 = 1.8 V、自動モード
図 46.ライン過渡電圧に対する降圧レギュレータの応答
入力電圧 4.5 V～5.0 V、VOUT1 = 1.2 V、PWM モード
SW
SW
1
1
VOUT
VOUT
2
2
IOUT
IOUT
3
A CH3
150m A
500µs/DIV
20.0MS/s
50.0ns/pt
1MΩ BW 20.0M
CH1 4.0V/DIV
B 20.0M
CH2 100mV/DIV
W
CH3 300mA/DIV 1MΩ BW 20.0M
09652-047
1MΩ BW 20.0M
CH1 4.0V/DIV
B 20.0M
CH2 100mV/DIV
W
CH3 300mA/DIV 1MΩ BW 20.0M
150m A
500µs/DIV
20.0MS/s
50.0ns/pt
図 50.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 50 mA～500 mA、VOUT1 = 1.8 V、自動モード
図 47.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 20 mA～200 mA、VOUT1 = 3.3 V、自動モード
Rev. 0
A CH3
09652-050
3
－ 16/40 －
ADP5041
データシート
SW
SW
1
1
VOUT
2
2
VOUT
IOUT
IOUT
A CH3
94. 0mA 200µs/DIV
500kS/s
2.0µs/pt
1MΩ BW 20.0M
CH1 4.0V/DIV
B 20.0M
CH2 50.0mV/DIV
W
CH3 300mA/DIV 1MΩ BW 20.0M
09652-051
1MΩ BW 20.0M
CH1 4.0V/DIV
B 20.0M
CH2 50.0mV/DIV
W
CH3 100mA/DIV 1MΩ BW 120M
図 51.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 20 mA～200 mA、VOUT1 = 1.2 V、自動モード
A CH3
150m A
500µs/DIV
20.0MS/s
50.0ns/pt
09652-054
3
3
図 54.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 50 mA～500 mA、VOUT1 = 3.3 V、PWM モード
SW
SW
1
1
VOUT
VOUT
2
2
3
A CH3
92. 0mA 200µs/DIV
500kS/s
2.0µs/pt
1MΩ BW 20.0M
CH1 4.0V/DIV
B 20.0M
CH2 50.0mV/DIV
W
CH3 300mA/DIV 1MΩ BW 20.0M
09652-052
B 20.0M
CH1 4.0V/DIV
W
B 20.0M
CH2 50.0mV/DIV
W
CH3 200mA/DIV 1MΩ BW 120M
IOUT
図 52.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 50 mA～500 mA、VOUT1 = 1.2 V、自動モード
A CH3
150m A
500µs/DIV
20.0MS/s
50.0ns/pt
09652-055
IOUT
3
図 55.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 20 mA～200 mA、VOUT1 = 1.8 V、PWM モード
SW
SW
1
1
VOUT
2
VOUT
2
3
A CH3
150m A
500µs/DIV
20.0MS/s
50.0ns/pt
1MΩ BW 20.0M
CH1 4.0V/DIV
B 20.0M
CH2 100mV/DIV
W
CH3 300mA/DIV 1MΩ BW 20.0M
09652-053
1MΩ BW 20.0M
CH1 4.0V/DIV
B 20.0M
CH2 50.0mV/DIV
W
CH3 300mA/DIV 1MΩ BW 20.0M
図 53.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 20 mA～200 mA、VOUT1 = 3.3 V、PWM モード
Rev. 0
IOUT
A CH3
150m A
500µs/DIV
20.0MS/s
50.0ns/pt
09652-056
IOUT
3
図 56.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 50 mA～500 mA、VOUT1 = 1.8 V、PWM モード
－ 17/40 －
ADP5041
データシート
1
SW
IIN
VOUT
2
VOUT
IOUT
94. 0mA 200µs/DIV
500kS/s
2.0ns/pt
CH1 2.0V/DIV
CH2 2.0V/DIV
CH3 200mA/DIV
09652-057
B 20.0M A CH3
CH1 4.0V/DIV
W
B 20.0M
CH2 50.0mV/DIV
W
CH3 100mA/DIV 1MΩ BW 120.0M
図 57.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 20 mA～200 mA、VOUT1 = 1.2 V、PWM モード
1MΩ BW 20.0M A CH1
1MΩ BW 20.0M
B 20.0M
W
1. 72V
50.0µs/DIV
200MS/s
5.0ns/pt
09652-060
EN
3
図 60.LDO1、LDO2 のスタートアップ
VOUT = 3.3 V、IOUT = 5 mA
1
SW
3
IIN
VOUT
2
IOUT
1
3
92. 0mA 200µs/DIV
500kS/s
2.0ns/pt
EN
CH1 2.0V/DIV
CH2 1.0V/DIV
CH3 200mA/DIV
09652-058
20.0M A CH3
CH1 4.0V/DIV
CH2 50.0mV/DIV
20.0M
CH3 200mA/DIV 1MΩ BW 20.0M
VOUT
図 58.負荷過渡電圧に対する降圧レギュレータの応答
IOUT1 = 50 mA～500 mA、VOUT1 = 1.2 V、PWM モード
3
VOUT
2
760mV
50.0µs/DIV
200MS/s
5.0ns/pt
図 61.LDO1、LDO2 のスタートアップ
VOUT = 1.8 V、IOUT = 5 mA
IIN
3
1MΩ BW 20.0M A CH1
1MΩ BW 20.0M
B 20.0M
W
09652-061
2
IIN
VOUT
2
EN
1MΩ BW 20.0M A CH1
1MΩ BW 20.0M
B 20.0M
W
1. 72V
50.0µs/DIV
200MS/s
5.0ns/pt
1
09652-059
CH1 2.0V/DIV
CH2 2.0V/DIV
CH3 200mA/DIV
CH1 2.0V/DIV
CH2 1.0V/DIV
CH3 200mA/DIV
1MΩ BW 20.0M A CH1
1MΩ BW 20.0M
B 20.0M
W
1. 72V
50.0µs/DIV
200MS/s
5.0ns/pt
図 62.LDO1、LDO2 のスタートアップ
VOUT = 1.2 V、IOUT = 5 mA
図 59.LDO1、LDO2 のスタートアップ
VOUT = 4.7 V、IOUT = 5 mA
Rev. 0
EN
－ 18/40 －
09652-062
1
ADP5041
データシート
1.220
3.6V
4.5V
5.5V
2.8V
4.758
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
1.215
5.5V
4.708
4.658
5.0V
1.210
1.205
1.200
1.195
1.190
1.180
0.001
09652-063
0.01
0.1
OUTPUT CURRENT (A)
図 63.様々な入力電圧での LDO1、LDO2 の負荷レギュレーシ
ョン、VOUT = 4.7 V
図 66.様々な入力電圧での LDO1、LDO2 の負荷レギュレーシ
ョン、VOUT = 1.2 V
3.40
3.38
3.32
OUTPUT VOLTAGE (V)
5.5V
3.30
3.28
4.5V
3.26
3.6V
3.24
3.32
3.30
3.28
3.26
3.24
3.22
09652-064
0.01
0.1
図 64.様々な入力電圧での LDO1、LDO2 の負荷レギュレーシ
ョン、VOUT = 3.3 V
1.800
3.20
0.001
0.1
OUTPUT CURRENT (A)
図 67.様々な温度での LDO1、LDO2 の負荷レギュレーショ
ン、VIN = 3.6 V、VOUT = 3.3 V
1.800
3.6V
4.5V
5.5V
2.8V
–40°C
+25°C
+85°C
1.795
OUTPUT VOLTAGE (V)
1.795
0.01
09652-067
3.22
OUTPUT CURRENT (A)
OUTPUT VOLTAGE (V)
3.34
1.790
1.785
1.780
1.775
1.790
1.785
1.780
1.775
OUTPUT CURRENT (A)
0.1
1.770
0.001
09652-065
0.01
図 65.様々な入力電圧での LDO1、LDO2 の負荷レギュレーシ
ョン、VOUT = 1.8 V
0.01
OUTPUT CURRENT (A)
0.1
09652-068
OUTPUT VOLTAGE (V)
3.36
3.34
Rev. 0
–40°C
+25°C
+85°C
3.38
3.36
1.770
0.001
0.1
OUTPUT CURRENT (A)
3.40
3.20
0.001
0.01
09652-066
1.185
4.608
0.001
図 68.様々な温度での LDO1、LDO2 の負荷レギュレーショ
ン、VIN = 3.6 V、VOUT = 1.8 V
－ 19/40 －
ADP5041
データシート
1.820
1.220
–40°C
+25°C
+85°C
1.210
1.205
1.200
1.195
1.190
0.1
OUTPUT CURRENT (A)
図 69.様々な温度での LDO1、LDO2 の負荷レギュレーショ
ン、VIN = 3.6 V、VOUT = 1.2 V
1.800
1.790
2.5
3.0
3.5
4.0
4.5
5.0
図 72.様々な入力電圧での LDO1、LDO2 のライン・レギュレ
ーション、VOUT = 1.8 V
1.201
100µA
1mA
10mA
100mA
200mA
100µA
1mA
10mA
100mA
200mA
1.200
OUTPUT VOLTAGE (V)
1.199
4.71
4.69
4.67
5.5
INPUT VOLTAGE (V)
4.75
1.198
1.197
1.196
1.195
1.194
5.2
5.3
5.4
5.5
INPUT VOLTAGE (V)
09652-070
1.193
5.1
1.192
2.5
3.0
3.5
4.0
4.5
5.0
5.5
INPUT VOLTAGE (V)
図 70.様々な入力電圧での LDO1、LDO2 のライン・レギュレ
ーション、VOUT = 4.7 V
図 73.様々な入力電圧での LDO1、LDO2 のライン・レギュレ
ーション、VOUT = 1.2 V
3.310
180
160
GROUND CURRENT (µA)
OUTPUT VOLTAGE (V)
3.305
200
100µA
1mA
10mA
100mA
200mA
3.300
3.295
3.290
140
120
100
80
60
40
3.285
4.2
4.5
4.8
INPUT VOLTAGE (V)
5.1
5.4
0
09652-071
3.9
0.05
0.10
0.15
0.20
0.25
0.30
OUTPUT CURRENT (A)
図 71.様々な入力電圧での LDO1、LDO2 のライン・レギュレ
ーション、VOUT = 3.3 V
Rev. 0
0
図 74.LDO1、LDO2 の出力電流対グラウンド電流
VOUT = 3.3 V
－ 20/40 －
09652-074
20
3.280
3.6
09652-073
OUTPUT VOLTAGE (V)
1.805
09652-072
0.01
09652-069
1.180
0.001
4.65
5.0
1.810
1.795
1.185
4.73
100µA
1mA
10mA
100mA
200mA
1.815
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
1.215
ADP5041
データシート
200
180
VOUT
2
140
120
100
80
40
20
0
3.8
4.3
4.8
3
5.3
INPUT VOLTAGE (V)
IOUT
CH2 30.0mV/DIV
CH3 50.0mA/DIV
図 75.様々な出力負荷(A)での LDO1、LDO2 の入力電圧対グラ
ウンド電流、VOUT = 3.3 V
B 20.0M A CH3
W
1MΩ BW 120M
42. 0mA 200µs/DIV
500kS/s
2.0µs/pt
09652-078
0.000001A
0.0001A
0.001A
0.01A
0.1A
0.15A
0.3A
60
09652-075
図 78.負荷過渡電圧に対する LDO1、LDO2 の応答
IOUT = 1 mA ～ 80 mA、VOUT = 3.3 V
VOUT
2
IOUT
B 20.0M A CH3
CH2 30.0mV/DIV
W
CH3 80.0mA/DIV 1MΩ BW 20.0M
3
27. 2mA 200µs/DIV
5.0MS/s
200ns/pt
IOUT
CH2 50.0mV/DIV
CH3 80.0mA/DIV
09652-076
3
VOUT
図 76.負荷過渡電圧に対する LDO1、LDO2 の応答
IOUT = 1 mA ～ 80 mA、VOUT = 4.7 V
B 20.0M A CH3
W
1MΩ BW 120M
89. 6mA 200µs/DIV
500kS/s
2.0µs/pt
09652-079
2
図 79.負荷過渡電圧に対する LDO1、LDO2 の応答
IOUT = 10 mA ～ 200 mA、VOUT = 3.3 V
VOUT
2
2
IOUT
3
3
27. 2mA 200µs/DIV
5.0MS/s
200ns/pt
図 77.負荷過渡電圧に対する LDO1、LDO2 の応答
IOUT = 10 mA ～ 200 mA、VOUT = 4.7 V
Rev. 0
IOUT
CH2 30.0mV/DIV
CH3 80.0mA/DIV
09652-077
B 20.0M A CH3
CH2 30.0mV/DIV
W
CH3 80.0mA/DIV 1MΩ BW 20.0M
VOUT
B 20.0M A CH3
W
1MΩ BW 120M
89. 6mA 200µs/DIV
500kS/s
2.0µs/pt
09652-080
GROUND CURRENT (µA)
160
図 80.負荷過渡電圧に対する LDO1、LDO2 の応答
IOUT = 1 mA ～ 80 mA、VOUT = 1.8 V
－ 21/40 －
ADP5041
データシート
VIN
VOUT
2
VOUT
2
3
IOUT
B 20.0M A CH3
W
1MΩ BW 120M
89. 6mA 200µs/DIV
500kS/s
2.0µs/pt
B 20.0M A CH3
CH2 20.0mV/DIV
W
CH3 1.0V/DIV
1MΩ BW 20.0M
09652-081
CH2 50.0mV/DIV
CH3 80.0mA/DIV
図 81.負荷過渡電圧に対する LDO1、LDO2 の応答
IOUT = 10 mA ～ 200 mA、VOUT = 1.8 V
200µs/DIV
1.0MS/s
1.0µs/pt
図 84.ライン過渡電圧に対する LDO1、LDO2 の応答
入力電圧= 4.5 V～5.5 V、VOUT = 3.3 V
VOUT
2
4. 84V
09652-084
3
VIN
VOUT
2
3
27. 2mA 200µs/DIV
5.0MS/s
200ns/pt
B 20.0M A CH3
CH2 20.0mV/DIV
W
CH3 1.0V/DIV
1MΩ BW 20.0M
09652-082
B 20.0M A CH3
CH2 30.0mV/DIV
W
CH3 80.0mA/DIV 1MΩ BW 20.0M
図 82.負荷過渡電圧に対する LDO1、LDO2 の応答
IOUT = 1 mA ～ 80 mA、VOUT = 1.2 V
4. 86V
500µs/DIV
1.0MS/s
1.0µs/pt
09652-085
IOUT
3
図 85.ライン過渡電圧に対する LDO1、LDO2 の応答
入力電圧= 4.5 V～5.5 V、VOUT = 1.8 V
VOUT
2
VIN
2
VOUT
3
27. 2mA 200µs/DIV
5.0MS/s
200ns/pt
B 20.0M A CH3
CH2 20.0mV/DIV
W
CH3 1.0V/DIV
1MΩ BW 20.0M
09652-083
B 20.0M A CH3
CH2 30.0mV/DIV
W
CH3 80.0mA/DIV 1MΩ BW 20.0M
図 83.負荷過渡電圧に対する LDO1、LDO2 の応答
IOUT = 10 mA ～ 200 mA、VOUT = 1.2 V
Rev. 0
4. 48V
200µs/DIV
1.0MS/s
1.0µs/pt
09652-086
IOUT
3
図 86.ライン過渡電圧に対する LDO1、LDO2 の応答
入力電圧= 4.5 V～5.5 V、VOUT = 1.2 V
－ 22/40 －
ADP5041
データシート
VOUT
2
100
3
4. 02V
200µs/DIV
1.0MS/s
1.0µs/pt
10
0.0001
09652-087
B 20.0M A CH3
CH2 20.0mV/DIV
W
CH3 1.0V/DIV
1MΩ BW 20.0M
図 87.ライン過渡電圧に対する LDO1、LDO2 の応答
入力電圧= 3.3 V～3.8 V、VOUT = 1.8 V
0.001
0.01
0.1
1
LOAD (mA)
3.3V; VIN =
3.3V; VIN =
2.8V; VIN =
1.5V; VIN =
1.5V; VIN =
10
5V
3.6V
3.1V
5V
1.8V
100
1k
図 90.様々な入力電圧と出力電圧での LDO1 負荷電流対出力ノ
イズ
RMS NOISE (µV)
VIN
VOUT
2
CH2; VOUT =
CH2; VOUT =
CH2; VOUT =
CH2; VOUT =
CH2; VOUT =
09652-104
RMS NOISE (µV)
VIN
100
3
200µs/DIV
1.0MS/s
1.0µs/pt
10
0.0001
100
0.7
0.6
0.01
0.1
1
LOAD (mA)
10
5V
3.6V
3.1V
5V
1.8V
100
1k
図 91.様々な入力電圧と出力電圧での LDO2 負荷電流対出力ノ
イズ
図 88.ライン過渡電圧に対する LDO1、LDO2 の応答
入力電圧= 3.3 V～3.8 V、VOUT = 1.2 V
VOUT2 = 3.3V, VIN2 = 3.6V, ILOAD = 300mA
VOUT2 = 1.5V, VIN2 = 1.8V, ILOAD = 300mA
VOUT2 = 2.8V, VIN2 = 3.1V, ILOAD = 300mA
VOUT = 3.3V
10
0.5
NOISE (µV/√Hz)
OUTPUT CURRENT (A)
0.001
3.3V; VIN =
3.3V; VIN =
2.8V; VIN =
1.5V; VIN =
1.5V; VIN =
09652-105
4. 84V
09652-088
B 20.0M A CH3
CH2 20.0mV/DIV
W
CH3 1.0V/DIV
1MΩ BW 20.0M
CH3; VOUT =
CH3; VOUT =
CH3; VOUT =
CH3; VOUT =
CH3; VOUT =
0.4
0.3
0.2
1.0
0.1
4.1
4.6
5.1
VIN (V)
5.6
0.01
10
09652-089
0
3.6
1k
10k
100k
FREQUENCY (Hz)
1M
10M
図 92.様々な出力電圧での LDO1 のノイズ・スペクトル
VIN = VOUT + 0.3 V
図 89.LDO1、LDO2 の入力電圧対出力電流能力
Rev. 0
100
09652-106
0.1
－ 23/40 －
ADP5041
データシート
100
–10
VOUT3 = 3.3V, VIN3 = 3.6V, ILOAD = 300mA
VOUT3 = 1.5V, VIN3 = 1.8V, ILOAD = 300mA
VOUT3 = 2.8V, VIN3 = 3.1V, ILOAD = 300mA
–20
–30
10
1mA
10mA
100mA
200mA
300mA
PSRR (dB)
NOISE (µV/√Hz)
–40
1
–50
–60
–70
0.1
–80
10
100
1k
10k
FREQUENCY (Hz)
100k
09652-115
1
–100
10
1M
図 93.様々な出力電圧での LDO2 のノイズ・スペクトル
VIN = VOUT + 0.3 V
100
–10
VOUT2 = 3.3V, VIN2 = 3.6V, ILOAD = 300mA
VOUT3 = 3.3V, VIN3 = 3.6V, ILOAD = 300mA
VOUT2 = 1.5V, VIN2 = 1.8V, ILOAD = 300mA
–20
–30
10k
100k
FREQUENCY (Hz)
1M
10M
1mA
10mA
100mA
200mA
–40
PSRR (dB)
1.0
–50
–60
–70
0.1
1k
10k
100k
FREQUENCY (Hz)
1M
10M
–100
10
図 94.ノイズ・スペクトル、LDO1 対 LDO2
–10
–20
–30
–10
1mA
10mA
100mA
200mA
300mA
–20
–30
10k
100k
FREQUENCY (Hz)
1M
10M
1mA
10mA
100mA
200mA
300mA
–40
PSRR (dB)
–50
–60
–50
–60
–70
–70
–80
–80
–90
–90
100
1k
10k
100k
FREQUENCY (Hz)
1M
10M
09652-109
–100
10
100
1k
10k
100k
FREQUENCY (Hz)
1M
図 98.様々な出力負荷での LDO2 の PSRR
VIN3 = 3.6 V、VOUT3 = 3.3 V
図 95.様々な出力負荷での LDO2 の PSRR
VIN3 = 3.3 V、VOUT3 = 2.8 V
Rev. 0
1k
図 97.様々な出力負荷での LDO2 の PSRR
VIN3 = 5.0 V、VOUT3 = 3.3 V
–40
–100
10
100
09652-111
100
–90
09652-108
0.01
10
–80
VOUT3 = 1.5V, VIN3 = 1.8V, ILOAD = 300mA
VOUT2 = 2.8V, VIN2 = 3.1V, ILOAD = 300mA
VOUT3 = 2.8V, VIN3 = 3.1V, ILOAD = 300mA
－ 24/40 －
10M
09652-112
NOISE (µV/√Hz)
1k
図 96.様々な出力負荷での LDO2 の PSRR
VIN3 = 3.1 V、VOUT3 = 2.8 V
10
PSRR (dB)
100
09652-110
–90
0.01
ADP5041
データシート
–20
–30
–10
1mA
10mA
100mA
200mA
300mA
–20
–30
–40
PSRR (dB)
–50
–60
–50
–60
–70
–70
–80
–80
–90
–90
100
1k
10k
100k
FREQUENCY (Hz)
1M
10M
–100
10
09652-113
PSRR (dB)
–40
–100
10
100
1k
10k
100k
FREQUENCY (Hz)
1M
図 100.様々な出力負荷での LDO1 の PSRR
VIN2 = 1.8 V、VOUT2 = 1.5 V
図 99.様々な出力負荷での LDO1 の PSRR
VIN2 = 5.0 V、VOUT2 = 1.5 V
Rev. 0
1mA
10mA
100mA
200mA
300mA
－ 25/40 －
10M
09652-114
–10
ADP5041
データシート
動作原理
VOUT1
FB1
WDI
VTHR MR
85Ω
ENWD
ENBK
AVIN
VDDA
WATCHDOG
DETECTOR
GM ERROR
AMP
PWM
COMP
VDDA
SOFT START
VIN1
52kΩ
ILIMIT
PWM/
PSM
CONTROL
BUCK1
LOW
CURRENT
DEBOUNCE
PSM
COMP
nRSTO
SW
VREF
OSCILLATOR
DRIVER
AND
ANTISHOOT
THROUGH
SYSTEM
UNDERVOLTAGE
LOCK OUT
PGND
EN2
EN3
600Ω
ENLDO2
THERMAL
SHUTDOWN
MODE
MODE
EN1
RESET
GENERATOR
ENABLE
AND MODE
CONTROL
SEL
ENBK
ENLDO1
ENLDO2
LDO1
CONTROL
VDDA
VDDA
LDO2
CONTROL
OPMODE_FUSES
600Ω
VIN2
FB2 AGND VOUT2 VIN3
FB3
VOUT3
09652-090
ENLDO1
ADP5041
図 101.機能ブロック図
パワー・マネジメント・ユニット
ADP5041 は、1 系統のステップダウン(降圧) DC/DC レギュレー
タ、2 系統のロー・ドロップアウト・リニア・レギュレータ
(LDO)、監視回路、プロセッサから制御されるウォッチドッグを
内蔵するマイクロパワー・マネジメント・ユニット(μPMU)です。
高いスイッチング周波数と小型の 20 ピン LFCSP パッケージによ
り、小型のパワー・マネジメント・ソリューションを可能にしま
す。
レギュレータは、対応する EN ピンにハイ・レベルが入力される
と起動されます。EN1 ピンは降圧レギュレータを、EN2 ピンは
LDO1 を、EN3 ピンは LDO2 を、それぞれ制御します。このデ
バイスのその他の機能としては、降圧スイッチング動作を制御
する MODE ピンおよびプッシュ・ボタン・リセット入力があり
ます。
レギュレータがオンになると、出力電圧ランプがソフト・スタ
ート回路を使って制御されるため、出力コンデンサの放電によ
る大きな突入電流を回避することができます。
MODE ピンがハイ・レベルの場合、降圧レギュレータは強制
PWM モードで動作することができます。強制 PWM モードでは、
降圧レギュレータのスイッチング周波数は常に一定になり、負
荷電流よって変化しません。MODE ピンがロー・レベルの場合、
スイッチング・レギュレータは自動 PWM/PSM モードで動作しま
す。このモードでは、負荷電流が省電力電流閾値を超える場合、
レギュレータは固定 PWM 周波数で動作します。負荷電流がパ
ワーセーブ電流閾値を下回ると、レギュレータはパワーセーブ
モードになり、スイッチングがバースト的に行われます。バー
ストの繰り返しレートは、負荷電流と出力コンデンサ値の関数
になります。この動作モードでは、スイッチング電流損失と静
止電流損失が小さくなります。
レギュレータの出力電圧とリセット閾値は、外付け抵抗分圧器
を使って設定されます。
Rev. 0
－ 26/40 －
ADP5041
データシート
VOUT1
過熱保護
ジャンクション温度が 150 °C を超えると、サーマル・シャット
ダウン回路によって降圧レギュレータと LDO がオフになります。
ジャンクション温度が極端に高くなる原因には、大電流動作、
回路基板の設計不良、あるいは高い周囲温度などがあります。
20°C のヒステリシスがあるため、サーマル・シャットダウンが
発生すると、オンチップ温度が 130°C 未満に低下するまで降圧
レギュレータと LDO の動作は復帰しません。サーマル・シャッ
トダウン状態が解消すると、全レギュレータがソフト・スター
トを開始します。
あるいは、5 V アプリケーションに適する UVLO がハイ・レベ
ルに設定されたデバイス・モデルを選択することができます。
これらのモデルの場合、入力電源が 3.65 V (typ)に低下したとき、
デバイスはターンオフ閾値に一致します。
イネーブル/シャットダウン
ADP5041 には、各レギュレータに対して個別のコントロール・
ピンがあります。ENx ピンをハイ・レベルにするとレギュレー
タが起動し、ロー・レベルにするとレギュレータがオフになり
ます。
アクティブ・プルダウン (ディスチャージ)
アクティブ・プルダウン・オプションをイネーブルした
ADP5041 を注文することができます。プルダウン抵抗は、各レ
ギュレータ出力と AGND との間に接続されます。レギュレータ
がターンオフしたとき、プルダウンがイネーブルされます。プ
ルダウン抵抗の typ 値は、LDO では 600 Ω に、降圧レギュレー
タでは 85 Ω に、それぞれなり出力コンデンサに溜まった電荷を
ディスチャージします。
降圧レギュレータ・セクション
降圧レギュレータでは、固定周波数と高速電流モードのアーキ
テクチャを採用しています。降圧レギュレータは、入力電圧=
2.3 V～5.5 V で動作します。
降圧レギュレータの出力電圧は外付け抵抗分圧器で設定されま
す(図 102 参照)。VOUT1 は出力コンデンサへ接続する必要があ
ります。VFB1 は内部で 0.5 V に設定されます。出力電圧は 0.8 V
～3.8 V に設定することができます。
SW
BUCK
FB1
AGND
L1 – 1µH
VOUT1
R1
R2
C5
10µF
09652-091
低電圧ロックアウト機能
バッテリの放電を防ぐために低電圧ロックアウト回路
（UVLO）が ADP5041 に内蔵されています。AVIN の入力電圧
が 2.15 V (typ)の UVLO 閾値を下回ると、すべてのチャンネルが
シャットダウンします。降圧チャンネルでは、パワー・スイッ
チと同期整流器がオフになります。AVIN の電圧が UVLO 閾値
を上回ると、デバイスは再度イネーブルされます。
VIN1
図 102.降圧レギュレータ出力電圧の外部設定
制御方式
降圧レギュレータは中から重い負荷電流では高効率で動作する固
定周波数の電流モード PWM 制御方式のアーキテクチャを採用し
ていますが、低負荷時にはパワーセーブモード(PSM)制御方式に
シフトしてレギュレーションの電力損失を小さくします。固定周
波数の PWM モードで動作する場合、内蔵スイッチのデューテ
ィ・サイクルが調節されて、出力電圧が安定化されます。軽負
荷時の PSM で動作するときは、出力電圧をヒステリシス方式で
制御するため、出力電圧のリップルが大きくなります。コンバ
ータがこの期間中にスイッチングを停止してアイドル・モード
に入ることによって、変換効率を改善できます。
PWM モード
PWM モードの場合、降圧レギュレータは内部発振器で設定され
る 3 MHz の固定周波数で動作します。各発振器サイクルの開始
時に、PFET スイッチがオンになり、インダクタに正電圧が加わ
ります。インダクタ内の電流は、電流検出信号がピーク・イン
ダクタ電流の閾値に達するまで増加します。この電流レベルで、
PFET スイッチがオフになり、NFET 同期整流器がオンになりま
す。この動作により、インダクタの両端に負電圧が加わり、イ
ンダクタ電流が減少します。同期整流器は、残りのサイクルの
間はオン状態を維持します。降圧レギュレータは、ピーク・イ
ンダクタ電流の閾値を調整することで、出力電圧を安定化しま
す。
パワーセーブモード(PSM)
降圧レギュレータは、負荷電流が PSM 電流閾値を下回ると、速
やかに PSM モードに移行します。降圧レギュレータがパワーセ
ーブモードになると、PWM レギュレーションのレベルにオフセ
ットが加えられ、出力電圧が上昇します。出力電圧が PWM レ
ギュレーションのレベルを約 1.5%上回ると、PWM 動作はオフ
になります。この時点で、両パワー・スイッチがオフとなり、
降圧レギュレータがアイドル・モードになります。出力コンデ
ンサは出力電圧が PWM レギュレーションの電圧レベルに下が
るまで放電を続けます。そのレベルに達すると、デバイスがイ
ンダクタを駆動して出力電圧を閾値の上限値にまで戻します。
このプロセスは、負荷電流が PSM 電流閾値を下回っている限り
繰り返されます。
ADP5041 には、PSM と PWM の動作を制御する専用の MODE
ピンがあります。MODE ピンをハイ・レベルにすると、降圧レ
ギュレータは強制 PWM モードで動作し、ロー・レベルにする
と、降圧レギュレータは自動 PSM/PWM で動作します。
Rev. 0
－ 27/40 －
ADP5041
データシート
短絡保護機能
降圧レギュレータは、ハード短絡で出力電流が暴走するのを防
ぐ周波数フォールドバック機能を備えています。帰還ピンの電
圧が内部リファランス電圧の 1/2 を下回り、出力にハード短絡
が生じる可能性があると、スイッチング周波数が内部発振器周
波数の 1/2 まで低下します。スイッチング周波数が低下すると
インダクタの放電時間が長くなるため、出力電流の暴走を防止
することができます。
ソフト・スタート
降圧レギュレータにはソフト・スタート機能があります。この機
能はスタートアップ時に制御された方法で出力電圧を上昇させて、
入力突入電流を抑えます。バッテリまたはハイ・インピーダン
ス電源をコンバータの入力に接続しているときは、この機能に
よって入力の電圧降下を防止できます。
電流制限
降圧レギュレータには、PFET スイッチを流れる正の電流量と同
期整流器を流れる負の電流量を制限するための保護回路があり
ます。パワー・スイッチの正電流制限値は、入力から出力へ流
れる電流を制限します。負電流の制御では、インダクタ電流が
反転して負荷から流れることを防止します。
100%デューティ動作
入力電圧が降下するか負荷電流が増大すると、降圧レギュレー
タは、PFET スイッチがデューティ時間の 100%オンになってい
ても出力電圧が所望の出力電圧を下回る限界に達します。この
限界で、降圧レギュレータは PFET スイッチがデューティ時間
の 100%オン状態を維持するモードに速やかに移行します。入力
状態が再度変化して必要なデューティ・サイクルが低下すると、
ただちに PWM レギュレーションを再開し、出力電圧のオーバ
ーシュートを防ぎます。
LDO セクション
ADP5041 は、2 系統の低静止電流 LDO を内蔵し、最大 300 mA
の出力電流を提供します。無負荷時静止電流が 10 μA (typ)と小
さいため、バッテリで動作するポータブル機器向けに最適です。
LDO は 1.7 V～5.5 V の入力電圧範囲で動作します。これらの
LDO の動作範囲は広いため、LDO 電源電圧が降圧レギュレータ
から供給されるカスケード構成に適しています。
Rev. 0
各 LDO の出力電圧は外付け抵抗分圧器で設定されます(図 103
参照)。VFB2 と VFB3 は内部で 0.5 V に設定されます。出力電圧は
0.8 V～5.2 V に設定することができます。
VOUT2, VOUT3
VIN2, VIN3
LD01, LD02
FB2, FB3
RA
C7
2.2µF
VOUT2,
VOUT3
RB
09652-092
PSM 電流閾値
PSM 電流閾値は 100 mA に設定されています。降圧レギュレー
タは、入力電圧と出力電圧のレベルに関わらず、この電流を正
確に制御できる方法を採用しています。これによって、PSM モ
ードに入るときと終了するときの PSM 電流閾値間のヒステリシ
スもごく僅かです。PSM の電流閾値は、あらゆる負荷電流にお
いて優れた効率性を発揮するように最適化されています。
図 103.LDO 出力電圧の外部設定
また、LDO は高い電源除去比(PSRR)、低出力ノイズを提供し、1
µF の小型入力セラミック・コンデンサと 2.2 µF の小型出力セラ
ミック・コンデンサを使用して優れたライン過渡応答と負荷過
渡応答を提供します。
LDO2 は LDO1 に比べて優れたノイズ性能を提供するため、ア
ナログ回路の電源として最適化されています。LDO1 は、ノイ
ズ性能が厳しくないアプリケーションで使用する必要がありま
す。
監視回路セクション
ADP5041 は、マイクロプロセッサのリセット入力を制御するこ
とにより、マイクロプロセッサの電源電圧監視機能を提供しま
す。パワーアップ時、パワーダウン時、停電時に、電源電圧が
予め設定された閾値を下回ったときにリセット信号を発生し、
さらに電源電圧が閾値を超えた後に固定のタイムアウト・リセ
ット・パルスを使って電源電圧を安定化させることにより、コ
ードの実行エラーが回避されます。さらに、マイクロプロセッ
サのコード実行での問題を監視し、ウォッチドッグ・タイマを
使って訂正することができます。
リセット出力
ADP5041 には、アクティブ・ローのオープン・ドレイン・リセ
ット出力があります。この出力構成では、外付けプルアップ抵
抗を使ってリセット出力を 6 V 以下の電圧レールへ接続する必
要があります。この抵抗は、入力電流と nRSTO ピンのリーク・
パスに電流を供給しているとき、マイクロプロセッサのロー・レ
ベル電圧条件とハイ・レベル電圧条件を満たす必要があります。
多くの場合、10 kΩ の抵抗で十分です。
被監視レールがリセット閾値(VTH)を下回ったとき、または WDI
がウォッチドッグ・タイムアウト周期(tWD1)内に処理されないとき、
リセット出力がアサートされます。監視している電源レールが
リセット閾値を上回った後またはウォッチドッグ・タイマがタ
イムアウトした後にリセット・アクティブ・タイムアウト周期
(tRP)の間、リセットはアサートされたままになります。図 104 に、
リセット出力 nRSTO の動作を示します。ここでは、VOUT2 が
被監視レールとして選択され、nRSTO 出力に接続された外付け
プルアップに電源を供給しています。
－ 28/40 －
ADP5041
データシート
VTH
VTH
nRSTO
VOUT2
tRP
tRD
RSTO
1V
0V
tRP
09652-093
0V
tRD
図 104.リセットのタイミング図
ADP5041には、電源レールを監視するリセット閾値設定入力ピ
ンVTHRがあります。
VTHR 入力のリセット閾値電圧は 0.5 V (typ)です。0.5 V より高
い電圧を監視するときは、図 105 に示すように抵抗分圧器をデ
バイスに接続してください。ここで、
 R1 + R 2 
VMONITORED = 0.5V 

 R2 
MONITORED VOLTAGE
R1
VTHR
VREF = 0.5V
09652-094
R2
図 105.リセット閾値の外部設定
VTHR 入力をフローティングのままにしないで、グラウンドへ
接続してください。規定閾値電圧より高い電源電圧に接続して
ください。小さいコンデンサを VTHR に接続すると、ノイズ除
去機能を向上させて、リセットの誤動作を防止することができ
ます。
ADP5041 は出荷時に 2.25 V または 3.6 V の UVLO 閾値に設定す
ることができます。入力電源電圧を監視する際、選択したリセ
ット閾値が UVLO レベルより低い場合、入力電圧が UVLO 閾値
を下回ると直ちにリセット出力 nRSTO がロー・レベルになりま
す。UVLO 閾値の下では、最小約 1 V の入力電圧までリセット
出力がロー・レベルに維持されます。この機能により、プロセ
ッサの電源レールに十分な電圧が存在してプロセッサ動作が再
スタートする場合にはリセット出力が解除されないようにしてい
ます。
マニュアル・リセット入力
ADP5041 にはマニュアル・リセット入力(MR)があります。
この入力をロー・レベルに駆動すると、リセット出力がアサ
ートされます。MRがローからハイ・レベルへ変化すると、
リセットはリセット・アクティブ・タイムアウト周期だけア
サート状態を維持した後にアサート状態が解除されま
す。MR入力には 52 kΩの内部プルアップがあり、AVINに接
続されているため、未接続時でも入力は常にハイ・レベルに
なります。MRとグラウンドとの間に外付けプッシュ・ボタ
ン・スイッチを接続すると、これを使ってリセットを発生さ
せることができます。このためのデバウンス回路も内蔵され
ています。MR入力にはノイズ耐性があるため、最大 100 ns
(typ)までの高速な立下がり過渡電圧は無視されます。 MRと
グラウンドとの間に 0.1 µFのコンデンサを接続すると、ノイ
ズ耐性を強化することができます。
ウォッチドッグ入力
ADP5041 には、マイクロプロセッサの動作を監視するウォッチ
ドッグ・タイマがあります。このウォッチドッグ・タイマ回路
は、最小 80 ns のパルスを検出するウォッチドッグ入力ピン
(WDI)上での各ローからハイ・レベルへのロジック変化ごとに、
または各ハイからロー・レベルへのロジック変化ごとにクリア
されます。タイマが予め設定されているウォッチドッグ・タイ
ムアウト周期(tWDI)までカウントすると、出力リセットがアサー
トされます。マイクロプロセッサは、WDI ピンをトグルしてリ
セットが発生することを防止する必要があります。マイクロプ
ロセッサがタイムアウト周期以内に WDI をトグルできない場合
には、コード実行エラーと見なされ、リセット・パルスが発生
されて、マイクロプロセッサは既知の状態から再起動されます。
WDI でのロジック変化と同様に、被監視電源レールでの低電圧
状態によるリセット・アサーションによってもウォッチドッ
グ・タイマがクリアされます。リセットがアサートされると、
ウォッチドッグ・タイマがクリアされて、リセットが解除され
るまでカウントを開始しません。WDI をフローティングのまま
にするか、または WDI ドライバをスリーステートにすることに
より、ウォッチドッグ・タイマをディスエーブルすることがで
きます。
ADP5041 は出荷時に表 18 に示すウォッチドッグ・タイマ値を設
定することができます。
VSENSED
nRSTO
VTH
1V
0V
tRP
tWD
tRP
0V
09652-095
VOUT2
VOUT2 1V
0V
WDI
0V
図 106.ウォッチドッグ・タイミング図
Rev. 0
－ 29/40 －
ADP5041
データシート
NO POWER APPLIED TO AVIN.
ALL REGULATORS AND
SUPERVISORY TURNED OFF
NO POWER
AVIN > VUVLO
AVIN < VUVLO
TRANSITION
STATE
POR
INTERNAL CIRCUIT BIASED
REGULATORS AND
SUPERVISORY NOT ACTIVATED
END OF POR
STANDBY
ENx = HIGH
AVIN < VUVLO
ALL ENx = LOW
AVIN < VUVLO
ACTIVE
ALL REGULATORS AND
SUPERVISORS ACTIVATED
END OF RESET
PULSE (tRP )
WDOG1 TIMEOUT
(tWD)
RESET
NORMAL
図 107.ADP5041 の状態遷移
Rev. 0
－ 30/40 －
09652-096
VMON < VTH
ADP5041
データシート
アプリケーション情報
降圧レギュレータ外付け部品の選択
アプリケーション回路内の外付け部品の選択を変えて、効率や
過渡応答のような性能パラメータ間のトレードオフを行います
(図 1 参照)。
帰還抵抗
図 102 で、R1 と R2 の合計組み合わせ抵抗は 400 kΩ を超えるこ
とはできません。
インダクタ
ADP5041 の降圧レギュレータはスイッチング周波数が高いため、
小型のチップ・インダクタを使用できます。最適性能を得るた
めには、0.7 μH～3.0 μH のインダクタ値を使用してください。推
奨インダクタを表 9 に示します。
ピーク to ピークのインダクタ・リップル電流は、次式で計算さ
れます。
VOUT × (VIN − VOUT )
VIN × f SW × L
CEFF = COUT × (1 − TEMPCO) × (1 − TOL)
ここで、
CEFF は動作電圧での実効容量。
TEMPCO は最悪時のコンデンサ温度係数です。
TOL は最悪時の部品許容誤差です。
こ の 例 で は 、 −40°C ～ +85°C で の ワ ー ス ト ケ ー ス 温 度 係 数
(TEMPCO)を、X5R 誘電体では 15%と想定しています。図 108
に示すように、コンデンサの許容誤差(TOL)は 10%、かつ 1.8 V
で COUT = 9.24 μF としています。
これらの値を式に代入すると、次のようになります。
ここで、
fSW はスイッチング周波数。
L はインダクタ値です。
CEFF = 9.24 μF × (1 − 0.15) × (1 − 0.1) = 7.07μF
インダクタの定格最小 DC 電流値はそのピーク電流より大きい
値にする必要があります。インダクタのピーク電流は、次式を
使って計算します。
I PEAK = I LOAD( MAX ) +
温度、部品の許容誤差、電圧によるコンデンサの変動を考慮し
て、最悪時の容量を求めるときは、次式を使用します。
降圧レギュレータの性能を保証するためには、コンデンサ動作
に対する DC バイアス、温度、許容誤差の影響を各アプリケー
ションについて評価することが不可欠です。
12
I RIPPLE
10
2
Vendor
Murata
Murata
Tayo Yuden
Coilcraft
Coilcraft
Toko
Model
LQM2MPN1R0NG0
B
LQM18FN1R0M00B
CBC322ST1R0MR
XFL4020-102ME
XPL2010-102ML
MDT2520-CN
Dimensions
(mm)
2.0 × 1.6 × 0.9
ISAT
(mA)
1400
DCR
(mΩ)
85
3.2 × 2.5 × 1.5
3.2 × 2.5 × 2.5
4.0 × 4.0 × 2.1
1.9 × 2.0 × 1.0
2.5 × 2.0 × 1.2
2300
2000
5400
1800
1350
54
71
11
89
85
CAPACITANCE (µF)
表 9.推奨 1.0 μH インダクタ
8
6
4
2
0
0
1
2
3
4
5
DC BIAS VOLTAGE (V)
インダクタの導通損失は、インダクタを流れる電流に起因しま
すが、これには関連する内部 DC 抵抗(DCR)があります。インダ
クタのサイズが大きければ DCR が小さくなり、インダクタの導
通損失が小さくなります。インダクタのコア損失は、コアの材
料の透磁率に関係しています。降圧レギュレータは高スイッチ
ング周波数の DC/DC コンバータであるため、コア損失と EMI
が低いシールド・フェライトのコア材の使用を推奨します。
図 108.代表的なコンデンサ性能
選択した出力コンデンサおよびインダクタの値でピーク to ピー
ク出力電圧リップルを計算するときは、次式を使用します。
出力コンデンサ
出力容量値が大きいと出力電圧リップルが小さくなり、負荷過
渡応答が向上します。このコンデンサ値を選択するときは、出
力電圧 DC バイアスに起因する容量損失を考慮することも重要
です。
Rev. 0
6
09652-097
I RIPPLE =
セラミック・コンデンサは様々な誘電体を使って製造されて、
各々は温度と加えられる電圧に対して異なる動作をします。求
められる温度範囲と DC バイアス条件で最小容量を確保できる
十分な誘電体が必要になります。最適な性能を得るために、電
圧定格値が 6.3 V または 10 V の X5R または X7R の誘電体を推
奨します。Y5V と Z5U の誘電体は、温度特性や DC バイアス特
性が劣るため、DC/DC コンバータには適していません。
－ 31/40 －
V RIPPLE =
V IN
I RIPPLE
≈
8 × f SW × COUT (2π × f SW )2 × L × COUT
ADP5041
データシート
次式に示すように、出力電圧リップルを低くするには、等価直
列抵抗（ESR）の値が低いコンデンサを使用すると良いでしょ
う。
ESRCOUT
V
≤ RIPPLE
I RIPPLE
温度や DC バイアスの影響を含め、安定性に必要な実効容量は
最小 7 μF で最大 40 µF です。
Type
X5R
X5R
X5R
X5R
Case
Size
0603
0603
0603
0603
Model
GRM188R60J106
JMK107BJ106MA-T
C1608JB0J106K
ECJ1VB0J106M
Voltage
Rating (V)
6.3
6.3
6.3
6.3
MICRO PMU
SW
VIN1
C1
10µF
VOUT1
FB1
VOUT2
FB2
C6
2.2µF
R3
R4
R7
100kΩ
ADP5041 の LDO は、小型で省スペースのセラミック・コンデン
サで動作するようにデザインされていますが、実効直列抵抗
(ESR)値に注意すれば一般的に使用されているコンデンサで動作
することもできます。出力コンデンサの ESR は、LDO 制御ルー
プの安定性に影響を与えます。LDO の安定性のためには、1 Ω
以下の ESR を持つ最小 0.70 µF のコンデンサの使用が推奨され
ます。負荷電流の変化に対する過渡応答も出力容量の影響を受
けます。大きな値の出力容量を使用すると、負荷電流の大きな
変化に対する LDO の過渡応答を向上させることができます。
GPIO1
MODE
GPIO2
3
GPIO[x:y]
VOUT3
R5
R6
C7
2.2µF
VANALOG
ANALOG
SUBSYSTEM
入力コンデンサ
入力コンデンサの値が大きいと入力電圧リップルが小さくなり、
過渡応答が向上します。入力コンデンサの最大電流は次式を使
って計算します。
VOUT (VIN − VOUT )
VIN
電源ノイズを小さくするため、降圧レギュレータの VIN ピンの
できるだけ近くに入力コンデンサを接続してください。出力コ
Rev. 0
Model
GRM188B31A225K
C1608JB0J225KT
ECJ1VB0J225K
JMK107BJ225KK-T
Case
Size
0402
0402
0402
0402
Voltage
Rating (V)
10.0
6.3
6.3
6.3
入力バイパス・コンデンサ
VIN2 ピンおよび VIN3 ピンとグラウンドの間に 1 µF のコンデン
サを接続すると、特に入力パターンが長いかソース・インピー
ダンスが高い場合に、プリント回路ボード(PCB)のレイアウトに
対する回路の感受性を小さくすることができます。1 µF より大
きい出力容量が必要な場合は、出力容量に合わせて入力コンデ
ンサを大きくすることが推奨されます。
図 109.PSM/PWM 制御によるプロセッサ・システム・パワー・
マネジメント
I CIN ≥ I LOAD( MAX )
Type
X5R
X5R
X5R
X5R
RESET
WDI
FB3
Voltage
Rating (V)
6.3
6.3
6.3
出力コンデンサ
Vendor
Murata
TDK
Panasonic
Taiyo Yuden
VDDIO
nRSTO
ENx
Case
Size
0603
0603
0402
表 12.推奨 2.2 μF コンデンサ
PGND
C2
1µF
VIN3
VCORE
R2
VIN2
C3
1µF
C5
4.7µF
R1
Model
GRM188R60J475ME19D
JMK107BJ475
ECJ-0EB0J475M
200 mA より大きい出力電流で動作する場合、LDO の安定性の
ためには、1 Ω 以下の ESR を持つ最小 2.2 µF のコンデンサの使
用が推奨されます。
PROCESSOR
09652-098
VIN
2.3V TO 5.5V
L1
1µH
Type
X5R
X5R
X5R
帰還抵抗
Rb の最大値は 200 kΩ を超えることはできません(図 103 参照)。
ADP5041
AVIN
表 11.推奨 4.7 μF コンデンサ
LDO の外付け部品の選択
急速な負荷変動および PWM/PSM モードの開始と終了に対する安
定性と応答を保証するためには、降圧レギュレータに 10 µF の出
力コンデンサが必要です。降圧レギュレータからプロセッサへ
電源を供給するアプリケーションでは、ソフトウェアから制御
しているため、動作状態を知ることができる場合があります。
この状態では、動作状態に従ってプロセッサが MODE ピンを駆
動できるため、出力コンデンサを 10 µF から 4.7 µF へ小さくす
ることができます。これは、レギュレータは PSM モードで動作
する場合大きな負荷変動がないと予測することができるためです
(図 109 参照)。
RFLT
30Ω
温度や DC バイアスの影響を含め、安定性に必要な実効容量は
最小 3 μF で最大 10 µF です。表 11 に推奨コンデンサのリストを
示します。
Vendor
Murata
Taiyo Yuden
Panasonic
表 10.推奨 10 μF コンデンサ
Vendor
Murata
Taiyo Yuden
TDK
Panasonic
ンデンサの場合と同様、ESR が低いコンデンサの使用を推奨し
ます。
－ 32/40 －
ADP5041
データシート
これらの値を式に代入すると、次のようになります。
表 13.推奨 1.0 μF コンデンサ
Vendor
Murata
TDK
Panasonic
Taiyo Yuden
Type
X5R
X5R
X5R
X5R
Model
GRM155B30J105K
C1005JB0J105KT
ECJ0EB0J105K
LMK105BJ105MV-F
Case Size
0402
0402
0402
0402
CEFF = 0.94 μF × (1 − 0.15) × (1 − 0.1) = 0.72 μF
Voltage
Rating (V)
6.3
6.3
6.3
10.0
したがって、この例で選択したコンデンサは、選択した出力電
圧で、温度と許容偏差に対する LDO の最小容量条件を満たしま
す。
入力コンデンサと出力コンデンサの特性
最小容量と最大 ESR 条件を満たすかぎり、ADP5041 で任意の
高品質セラミック・コンデンサを使うことができます。セラミ
ック・コンデンサは様々な誘電体を使って製造されて、各々は
温度と加えられる電圧に対して異なる動作をします。求められ
る温度範囲と DC バイアス条件で最小容量を確保できる十分な
誘電体が必要になります。最適な性能を得るために、電圧定格
値が 6.3 V または 10 V の X5R または X7R の誘電体を推奨しま
す。Y5V と Z5U の誘電体は、温度特性や DC バイアス特性が劣
るため、LDO には適していません。
図 110 に、0402 1 µF、10 V の X5R コンデンサについて容量対
DC 電圧バイアス特性を示します。コンデンサの電圧安定性は、
コンデンサのサイズと電圧定格の影響を大きく受けます。一般
に、コンデンサのパッケージが大きいほど、または電圧定格が
大きいほど、優れた安定性を示します。X5R 誘電体の温度変動
は、−40°C～+85°C の温度範囲で±15%であり、パッケージ・サ
イズまたは電圧定格の関数になっていません。
1.2
監視回路セクション
閾値設定抵抗
図 105 で、R2 の最大値は 200 kΩ を超えることはできません。
ウォッチドッグの入力電流
ウォッチドッグ入力電流(および全体の消費電力)を小さくする
ためには、ウォッチドッグ・タイムアウト周期の大部分で WDI
をロー・レベルにするようにしてください。ハイ・レベルに駆
動すると、WDI の電流は最大 25 µA になります。小さいデュー
ティ・サイクルでロー・レベル→ハイ・レベル→ロー・レベル
へ変化するパルスを WDI に入力すると、入力電流を少なくする
ことができます。WDI が未接続の場合、ウォッチドッグ・タイ
マがタイムアウトするとき、リセットがアサートされないよう
に、ウインドウ・コンパレータがウォッチドッグ・タイマをリ
セット出力回路から切り離します。
被監視電源レールでの立下がり過渡電圧
高速な電源過渡電圧から発生する不要なリセットを回避するため、
ADP5041 はグリッチ除去回路を内蔵しています。図 111 の代表
的性能特性に、過渡電圧振幅対被監視レール電圧 VTH の過渡電
圧継続時間を示します。このカーブは、リセットが発生しない
過渡電圧の振幅と継続時間の組み合わせを示しています。この
例では、3.00 V 閾値の場合、閾値より 100 mV 下回り、8 µs 間継
続する過渡電圧では、一般にリセットは発生しませんが、過渡
電圧の振幅または継続時間がこれより大きい場合には、リセッ
トが発生します。この例では、リセット閾値設定抵抗値が R2 =
200 kΩ、R1 = 1 MΩ です(図 105)。
1.0
CAPACITANCE (µF)
ADP5041 の性能を保証するためには、コンデンサ動作に対する
DC バイアス、温度、許容誤差の影響を各アプリケーションごと
に評価することが不可欠です。
0.8
0.6
0.4
0.2
2
3
4
DC BIAS VOLTAGE (V)
5
6
800
図 110.容量対電圧特性
次式を使うと、温度、部品許容誤差、電圧に対するコンデンサ
の変動を考慮した、最悪時の容量を求めることができます。
CEFF = CBIAS × (1 − TEMPCO) × (1 − TOL)
ここで、
CBIAS は動作電圧での実効容量。
TEMPCO は最悪時のコンデンサ温度係数です。
TOL は最悪時の部品許容誤差です。
600
500
400
300
200
100
こ の 例 で は 、 −40°C ～ +85°C で の ワ ー ス ト ケ ー ス 温 度 係 数
(TEMPCO)を、X5R 誘電体では 15%と想定しています。図 110
に示すように、コンデンサの許容誤差(TOL)は 10%、かつ 1.8 V
で CBIAS = 0.94 μF としています。
Rev. 0
700
0
0.1
1
10
COMPARATOR OVERDRIVE (% OF VTH)
100
09652-100
1
TRANSIENT DURATION (µs)
0
09652-099
900
0
図 111.最大 VTH 過渡電圧継続時間対リセット閾値オーバードラ
イブ
－ 33/40 －
ADP5041
データシート
ウォッチドッグ・ソフトウェアの考慮事項
マイクロプロセッサのウォッチドッグ・ストローブ・コードを
実行する場合、消費電流を小さくするため、WDI をロー・レベ
ル→ハイ・レベルの変化の後にハイ・レベル→ロー・レベルへ
変化させる高速なスイッチング(WDI のハイ・レベル時間を最小
にする)が望まれますが、ウォッチドッグ機能を使用すると、さ
らに効果的な方法を考慮することができます。
与えられたサブルーチン内で、ロー・レベル→ハイ・レベル→
ロー・レベルへ変化する WDI パルスを使うと、ウォッチドッグ
がタイムアウトするのを防止することができますが、サブルー
チンが無限ループに陥ると、ウォッチドッグはこれを検出する
ことができません。これは、サブルーチンが WDI のトグルを続
けるためです。
この誤動作を検出するさらに効果的なコーディング方式では、
少し長いウォッチドッグ・タイムアウトを使用しています。サ
ブルーチンを呼び出すプログラム内で、WDI をハイ・レベルに
設定します。サブルーチンは呼び出されたときに、WDI をロ
ー・レベルに設定します。プログラムを誤動作なしに実行する
と、プログラムがループするごとに WDI がハイ・レベルとロ
ー・レベルにトグルします。サブルーチンが無限ループに入ると、
WDI がロー・レベルに留まり、ウォッチドッグがタイムアウト
して、マイクロプロセッサがリセットされます(図 112 参照)。
START
SET WDI
HIGH
RESET
PROGRAM
CODE
SUBROUTINE
η=
SET WDI
LOW
(1)
ここで、
η は効率。
PIN は入力電力。
POUT は出力電力。
電力損失は次式で与えられます。
PLOSS = PIN − POUT
(2a)
または
PLOSS = POUT (1-η)/η
(2b)
監視機能の消費電力は小さいため無視できます。
消費電力は複数の方法で計算することができます。最も分り易
く実用的な方法は、入力とすべての出力での消費電力を測定す
ることです。測定はワーストケース条件(電圧、電流、温度)で
行う必要があります。入力電力と出力電力との差がデバイスと
インダクタの消費電力です。式 4 を使って、インダクタの消費
電力を求め、この値から式 3 を使って ADP5041 降圧レギュレ
ータの消費電力を計算してください。
消費電力を計算する 2 つ目の方法は、降圧レギュレータに対し
て提供された効率カーブを使用することです。ここでは LDO で
の消費電力は式 12 を使って計算されます。降圧レギュレータの
効率が既知のとき、式 2b を使って降圧レギュレータとインダク
タの合計消費電力を求めます。式 4 を使ってインダクタの消費
電力を求め、次に式 3 を使って降圧コンバータの消費電力を計
算してください。降圧レギュレータと LDO の消費電力を加算し
て合計消費電力を求めます。
09652-101
消費電力を計算する 3 つ目の方法は解析的方法であるため、式
8～式 11 で提供される降圧回路の消費電力と式 12 で提供される
LDO の消費電力をモデル化することが含まれます。
図 112.ウォッチドッグのフローチャート
降圧レギュレータの消費電力
降圧レギュレータの消費電力は次式で近似されます。
消費電力/熱についての考慮事項
ADP5041 は高効率のマイクロパワー・マネジメント・ユニット
(μPMU)であるため、大部分の場合デバイス内で消費される電力
は問題になりませんが、デバイスが高い周囲温度かつ最大負荷
状態で動作する場合は、ジャンクション温度が最大許容動作温
度(125°C)に到達することがあります。
ジャンクション温度が 150°C を超えると、ADP5041 はすべての
レギュレータをターンオフさせて、デバイスの冷却を可能に
します。チップ温度が 135°C を下回ると、ADP5041 は通常の動
作を再開します。
PLOSS = PDBUCK + PL
(3)
ここで、
PDBUCK は ADP5041 降圧レギュレータの消費電力。
PL はインダクタの消費電力。
インダクタの消費電力はデバイスの外部であるため、チップ温
度には影響を与えません。
このセクションでは、デバイス消費電力計算のガイドラインと
ADP5041 が最大許容ジャンクション温度より下で動作している
ことを確認するガイドラインを示します。
Rev. 0
POUT
× 100%
PIN
降圧レギュレータの効率カーブは代表値であるため、VIN、VOUT、
IOUT のすべての可能な組み合わせに対して提供されていない可
能性があることに注意してください。これらの変動を考慮する
ため、降圧レギュレータの消費電力を計算する際に安全余裕を持
たせることが必要です。
INFINITE LOOP:
WATCHDOG
TIMES OUT
RETURN
ADP5041 上の各レギュレータの効率は次式で与えられます。
－ 34/40 －
ADP5041
データシート
インダクタの消費電力は次式で計算されます(コア消費電力を除
く)。
PL ≅ I OUT1( RMS)2 × DCRL
(4)
(5)
前式とパラメータを使ってコンバータ効率を計算する場合、こ
れらの式はすべてのコンバータ損失を表すのではないこと、お
よび与えられたパラメータ値は代表値であることに注意してく
ださい。また、コンバータ性能は受動部品の選択とボード・レ
イアウトに依存するため、十分な安全余裕を計算に含める必要
があります。
(6)
LDO レギュレータの消費電力
LDO レギュレータの消費電力は次式で与えられます。
ここで、
DCRL はインダクタの直列抵抗。
IOUT1(RMS)は降圧レギュレータの rms 負荷電流。
I OUT1( RMS) = I OUT1 × 1 + r/12
ここで、r はインダクタの正規化リップル電流。
r ≈ VOUT1 × (1-D)/(IOUT1 × L × fSW)
PDLDO = [(VIN − VOUT) × ILOAD] + (VIN × IGND)
ここで、
L はインダクタンス。
fSW はスイッチング周波数。
D はデューティ・サイクル。
D = VOUT1/VIN1
(7)
ADP5041 降圧レギュレータの消費電力 PDBUCK には、パワー・
スイッチの導通損失、スイッチの消費電力、各チャンネルのス
遷移損失が含まれます。その他の損失源もありますが、これら
はアプリケーションの熱的限界となっている高い出力負荷電流で
は一般に小さいものです。式 8 に、降圧レギュレータの消費電
力で行う計算を示します。
PDBUCK = PCOND + PSW + PTRAN
(8)
PMOSFET と NMOSFET のパワー・スイッチはそれぞれ内部抵
抗 RDSON-P と RDSON-N を持ちますが、パワー・スイッチの伝導損失
は、これらのパワー・スイッチを流れる出力電流 IOUT1 により生
じます。伝導損失の大きさは次式で求められます。
PCOND = [RDSON-P × D + RDSON-N × (1 − D)] × IOUT12
(9)
ADP5041 の場合、125°C のジャンクション温度でかつ VIN1 =
3.6 V のとき、RDSON-P は約 0.2 Ω に、RDSON-N は約 0.16 Ω に、それ
ぞれなります。VIN1 = 2.3 V では、これらの値はそれぞれ 0.31
Ω と 0.21 Ω に変化し、VIN1 = 5.5 V では、これらの値はそれぞ
れ 0.16 Ω と 0.14 Ω になります。
スイッチング損失は、スイッチング周波数でパワー・デバイス
がターンオン/ターンオフするときドライバを流れる電流に対応
します。スイッチング損失は次式で与えられます。
PSW = (CGATE-P + CGATE-N) × VIN12 × fSW
(10)
ここで、
CGATE-P は PMOSFET のゲート容量。
CGATE-N は NMOSFET のゲート容量。
ADP5041 の場合、(CGATE-P + CGATE-N)の合計は約 150 pF になりま
す。
遷移損失は、PMOSFET が瞬時にターンオンまたはターンオフ
できないので、SW ノードがグラウンド付近から VOUT1 付近へ
(さらに VOUT1 からグラウンドへ)変化するために時間を要するた
めです。遷移損失は次式で計算されます。
PTRAN = VIN1 × IOUT1 × (tRISE + tFALL) × fSW
Rev. 0
ここで、tRISE と tFALL はスイッチング・ノード SW の立上がり時
間と立下がり時間。ADP5041 の場合、SW の立上がり時間と立
下がり時間は 5 ns のオーダーです。
(12)
ここで、
ILOAD は LDO レギュレータの負荷電流。
VIN と VOUT は LDO のそれぞれ入力電圧と出力電圧。
IGND は LDO レギュレータのグラウンド電流。
グラウンド電流による消費電力は小さいため無視できます。
ADP5041 の合計消費電力は次のように簡単になります。
PD = {[PDBUCK + PDLDO1 + PDLDO2]}
(13)
ジャンクション温度
ボード温度 TA が既知の場合、熱抵抗パラメータ θJA を使ってジ
ャンクション温度上昇を計算することができます。TJ は次式を
使って TA と PD から計算されます。
TJ = TA + (PD × θJA)
(14)
20 ピン 4 mm × 4 mm LFCSP の θJA は 38°C/W (typ)です(表 7 参照)。
考慮すべき非常に重要なファクタは、θJA が 4 層、4 インチ× 3 イ
ンチ、2.5 オンスの銅、JEDEC 標準に基づいていることであり、
実際のアプリケーションではサイズと層数が異なる可能性があ
ります。デバイスから熱を除去するためには、使用する銅の量
を増やすことが重要です。空気に露出している銅は、内部層で
使用される銅より放熱が優れています。エクスポーズド・パド
ル(EP)は、複数のビアでグラウンド・プレーンへ接続する必要
があります(図 114)。
ケース温度が測定可能な場合は、ジャンクション温度は次式で計
算されます。
TJ = TC + (PD × θJC)
(15)
ここで、
TC はケース温度。
θJC はジャンクション―ケース間の熱抵抗(表 7 に示します)。
特定の周囲温度範囲に対するアプリケーションをデザインする
際には、すべてのチャンネルの消費電力による予想 ADP5041
消費電力(PD)を式 8～式 13 を使って計算してください。この電
力計算から、ジャンクション温度 TJ を式 14 により計算するこ
とができます。
(11)
－ 35/40 －
ADP5041
データシート
降圧レギュレータと LDO レギュレータの信頼度の高い動作は、
ADP5041 の予測チップジャンクション温度(式 14)が 125°C より
低い場合にのみ実現することができます。信頼性と故障までの
平均時間(MTBF)は、ジャンクション温度の増加により大きな影
響を受けます。製品の信頼性の詳細については、
http://www.analog.com/jp/quality-and-reliability/reliabilityhandbook/content/index.html から提供しているアナログ・デバイ
セズの「Reliability Handbook」を参照してください。
アプリケーション図
11
6
8
BUCK
12
VOUT1
L1
1µH
SW
VOUT1 AT
1.2A
R1
FB1
C4
10µF
R2
VIN1 = 2.3V
TO 5.5V
VIN1
C1
4.7µF
ON
OFF
VIN2 = 1.7V
TO 5.5V
EN1
VIN2
C2
1µF
ON
OFF
EN2
MR
7
9
EN_BK
17
PGND
MODE
FPWM
PWM/PSM
10
13
LDO1
(DIGITAL)
15
EN_LDO1
16
14
PUSH-BUTTON
RESET
C5
2.2µF
R3
FB2
VOUT2 AT
300mA
R4
SUPERVISOR
20
VOUT2
RESET
5
WDOG
19
VDD
R9
nRSTO
WDI
MAIN
MICROCONTROLLER
RFILT
30Ω AVIN
VTH
ON
OFF
EN3
18
4
VTHR
R5
R6
2
VIN3 = 1.7V
TO 5.5V
VIN3
C3
1µF
3
LDO2
(ANALOG)
EP
1
VOUT3
FB3
R7
R8
AGND
図 113.アプリケーション図
Rev. 0
－ 36/40 －
C6
2.2µF
VOUT3 AT
300mA
09652-103
EN_LDO2
ADP5041
データシート
PCBレイアウト・ガイドライン
レイアウトが悪いと、ADP5041 の性能に影響があり、電磁干渉
（EMI）や電磁両立性（EMC）の問題、グラウンド・バウンス、
電圧損失などを引き起こします。また、レギュレーションや安
定性に影響する場合もあります。優れたレイアウトは次の手順
を使って実現されます。
•
•
•
短いパターンを使用し、インダクタ、入力コンデンサ、出
力コンデンサを IC の近くに配置します。これらの部品は高
スイッチング周波数を伝送し、太いパターンはアンテナと
して機能します。
0.5
1.0
1.5
2.0
2.5
3.0
3.5
出力電圧経路をインダクタや SW ノードから一定の距離を
置いてルーティングし、ノイズと電磁干渉を最小限に抑え
ます。
部品側のグラウンド・メタルのサイズを最大限大きくして、
放熱性を高めます。
部品面のグラウンドへ接続してある複数のビアを持つグラ
ウンド・プレーンを使って、敏感な回路ノードのノイズ干
渉をさらに減らします。
•
推奨レイアウト
レイアウト例を図 114 に示します。
4.0
4.5
5.0
PPL
GPL
0.5
5.5
VOUT3
C3 – 1µF
10V/XR5
0402
GPL
6.0
6.5
7.0
mm
C6 – 2.2µF
6.3V/XR5
0402
PPL
PPL
PPL
2.0
AVIN
2.5
VIN 1
3.0
C1 – 4.7µF
10V/XR5 0603
FB3
VOUT3
VIN3
MR
GPL
WDI
GPL
AGND
SW
L1 – 1µH
0603
3.5
EN3
RFILT
30Ω
0402
1.5
Pin 1
nRSTO
1.0
GPL
PGND
VTHR
GPL
MODE
ADP5041
4.0
EN1
5.5
6.0
VOUT1
PPL
mm
VOUT2
図 114.推奨ボード・レイアウト
Rev. 0
－ 37/40 －
FB2
VOUT2
VIN2
FB1
GPL
C5 – 2.2µF
6.3V/XR5
0402
C2 – 1µF
10V/XR5
0402
VIAS LEGEND:
PPL = POWER PLANE (+4V)
GPL = GROUND PLANE
TOP LAYER
2ND LAYER
09652-102
C4 – 10µF
6.3V/XR5
0603
VOUT1
5.0
GPL
GPL
GPL
4.5
EN2
ADP5041
データシート
部品表
表 14.
Reference
C1
C2, C3
C4
C5,C6
L1
IC1
Rev. 0
Value
4.7 µF, X5R, 6.3 V
1 µF, X5R, 6.3 V
10 µF, X5R, 6.3 V
2.2 µF, X5R, 6.3 V
1 µH, 85 mΩ, 1400 mA
1 µH, 85 mΩ, 1350 mA
1 µH, 89 mΩ, 1800 mA
3-regulator micro PMU
Part Number
JMK107BJ475
LMK105BJ105MV-F
JMK107BJ106MA-T
JMK105BJ225MV-F
LQM2MPN1R0NG0B
MDT2520-CN
XPL2010-1102ML
ADP5041
－ 38/40 －
Vendor
Taiyo-Yuden
Taiyo-Yuden
Taiyo-Yuden
Taiyo-Yuden
Murata
Toko
Coilcraft
Analog Devices
Package
0603
0402
0603
0402
2.0 × 1.6 × 0.9 (mm)
2.5 × 2.0 × 1.2 (mm)
1.9 × 2.0 × 1.0 (mm)
20-Lead LFCSP
ADP5041
データシート
出荷時設定オプション
表 15.レギュレータの出力放電抵抗オプション
Options
Option 0
Option 1
Description
All discharge resistors disabled
All discharge resistors enabled
表 16.低電圧ロックアウト・オプション
Options
Option 0
Option 1
Min
1.95
3.10
Typ
2.15
3.65
Max
2.275
3.90
Unit
V
V
Typ
30
200
Max
36
240
Unit
ms
ms
Typ
102
1.6
Max
122.4
1.92
Unit
ms
sec
表 17.リセット・タイムアウト・オプション
Options
Option 0
Option 1
Min
24
160
表 18.ウォッチドッグ・タイマ・オプション
Selection
Option 0
Option 1
Rev. 0
Min
81.6
1.28
－ 39/40 －
ADP5041
データシート
外形寸法
0.30
0.25
0.20
0.50
BSC
20
16
15
1
EXPOSED
PAD
5
11
TOP VIEW
0.80
0.75
0.70
0.50
0.40
0.30
6
10
BOTTOM VIEW
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
PIN 1
INDICATOR
2.65
2.50 SQ
2.35
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-WGGD.
061609-B
PIN 1
INDICATOR
4.10
4.00 SQ
3.90
図 115.20 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_WQ]
4 mm x 4 mm ボディ、極薄クワッド
(CP-20-10)
寸法: mm
オーダー・ガイド
Model1
ADP5041ACPZ-1-R7
Settings
WD tOUT = 1.6 sec
Min reset tOUT = 160 ms
VUVLO = 2.15 V
Discharge resistors enabled
Temperature Range
TJ = −40°C to +125°C
ADP5041CP-1-EVALZ
1
Evaluation Board
Z = RoHS 準拠製品。
Rev. 0
Package Description
20-Lead LFCSP_WQ
－ 40/40 －
Package Option
CP-20-10