LTC6412 -800MHz、31dB レンジ アナログ制御VGA

LTC6412
800MHz、31dB レンジ
アナログ制御VGA
特長
概要
­3dB小信号帯域幅：800MHz
■ 連続調整可能な利得制御
■ dBリニアな利得範囲：­14dB∼＋17dB
■ 240MHzでのOIP3：あらゆる利得設定で35dBm
■ ノイズ・フィギュア：最大利得で10dB
■ 240MHzでの
（IIP3­NF）
：あらゆる利得で＋8dBm
■ 入力換算ノイズ：2.7nV/√Hz
■ 差動入出力
■ 入力インピーダンス：あらゆる利得で50Ω
■ 3V～3.6Vの単一電源動作
■ 電源電流：110mA
■ 4mm×4mm×0.75mmの24ピンQFNパッケージ
LTC ®6412はdBリニアなアナログ利得制御を備えた完全差
動可変ゲイン・アンプ（VGA）
です。
このデバイスは、1MHz∼
500MHzのIFレシーバ・チェーンにおけるAC結合動作向けに
設計されています。広い出力振幅範囲と31dBの利得制御範
囲にわたり、一定したOIP3を実現します。
出力ノイズ
（NF＋利
得）
も利得に対してフラットなので、240MHzで全利得制御範
囲にわたり120dBを超える一定なSFDRを実現します。
■
LTC6412は、12ビット、14ビット、16ビットADCアプリケーショ
ンに使用できるLT®5527およびLT5557ダウンコンバーティン
グ・ミキサ、LTC6410-6 IFアンプ、LTC6400/LTC6401/LTC6416
ADCドライバとのインターフェイスに最適です。
LTC6412はオーバードライブ状態から迅速に回復し、ENピン
によって出力信号を素早くディスエーブルできるので、外部か
らの影響を受けやすい下流部品を保護することができます。
SHDNピンをアサートすると、消費電流が1mA未満に減少し、
パワーダウン・モードかスリープ・モードになります。
アプリケーション
IF信号チェーン自動利得制御（AGC）
2.5Gおよび3Gセルラー基地局トランシーバ
■ WiMAX、
WiBro、WLANレシーバ
■ 衛星およびGPSレシーバIF
■
■
L、LT、LTC、LTM、Linear Technology およびLinearのロゴは、
リニアテクロノジー社の登録商
標です。
その他すべての商標の所有権は、
それぞれの所有者に帰属します。
標準的応用例
31dB利得制御可能な3.3V完全差動240MHz IFレシーバ・チェーン
利得制御範囲における
VGA利得と周波数
3.3V
20
3.3V
10nF
10nF
–OUT
0.1µF
0.1µF
GAIN CONTROL
(+ SLOPE MODE)
0.1µF
0.1µF
10
3.3V
+OUT
LTC6400-8
VCM
–IN V– –OUT
BPF
AIN+
VDD
GAIN (dB)
3.3V
+IN V+
0.1µF
LTC6412
–IN
180nH
+OUT
GND
VCM
DECL1
DECL2
–VG
VREF
+VG
IF INPUT
180nH
EN
+IN
SHDN
VCC
10nF
GMAX
0.1µF
1nF
LTC2208
AIN–
VCM
0
–10
GND
2.2µF
6412 TA01
GMIN
–20
–30
1
10
100
1000
FREQUENCY (MHz)
10000
6412 G01
6412fa
1
LTC6412
ピン配置
全電源電圧（VCCからGND）............................................... 3.8V
アンプ入力電流（＋IN、−IN）..........................................±20mA
アンプ出力電流（＋OUT、
−OUT）...................................±70mA
入力電流（＋VG、−VG、VREF、EN、SHDN）........................±10mA
入力電流（VCM、DECL1、DECL2）....................................±10mA
RF入力電力、連続、50Ω ............................................. ＋15dBm
RF入力電力、100μsパルス、50Ω ................................ ＋20dBm
動作温度範囲（Note 2）...................................... −40℃～85℃
規定温度範囲（Note 3）...................................... −40℃～85℃
保存温度範囲................................................... −65℃～150℃
接合部温度......................................................................150℃
VCC
GND
EN
SHDN
GND
VCC
TOP VIEW
24 23 22 21 20 19
GND 1
18 GND
+IN 2
17 +OUT
–IN 3
16 –OUT
25
VCM 4
15 GND
14 DECL2
VCC 6
13 VCC
GND
–VG
9 10 11 12
VREF
8
+VG
7
GND
VCM 5
DECL1
絶対最大定格
（Note 1）
UF PACKAGE
24-LEAD (4mm × 4mm) PLASTIC QFN
TJMAX = 150°C, θJA = 37°C/W
EXPOSED PAD (PIN 25) IS GND, MUST BE SOLDERED TO PCB
発注情報
鉛フリー仕様
テープアンドリール
製品マーキング*
パッケージ
温度範囲
LTC6412CUF#PBF
LTC6412CUF#TRPBF
6412
24-Lead (4mm × 4mm) Plastic QFN
0°C to 70°C
LTC6412IUF#PBF
LTC6412IUF#TRPBF
6412
24-Lead (4mm × 4mm) Plastic QFN
–40°C to 85°C
さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。　*温度グレードは出荷時のコンテナのラベルで識別されます。
非標準の鉛ベースの仕上げ部品に関しては、弊社または弊社代理店にお問い合わせください。
鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。
テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。
6412fa
2
LTC6412
DC電気的特性
●は全動作温度範囲での規格値を意味する。
それ以外はTA = 25℃での値。DCテスト回路の回路図を使用して測定されたDC電気的性能。
（＋IN）­（­IN）
で定義される。VOUT（DIFF）は
（＋OUT）­（­OUT）
で定義される。VIN（CM）は（＋
[ IN）
＋
（­IN）]/2で定義される。
VIN（DIFF）は
[ OUT）
＋
（­OUT）]/2で定義される。注記がない限り、
デフォルトの動作条件は、VCC = 3.3V、EN = 0.8V、SHDN = 2.2V、
VOUT（CM）は（＋
＋VGはVREFに接続（負の利得スロープ・モード）、VOUT（CM）= 3.3V。差動電力利得はZSOURCE = 50Ω差動、
ZLOAD = 200Ω差動で定義。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
GMAX
Maximum Differential Power Gain (Note 4)
–VG = 0V, VIN(DIFF) = 100mV
l
16.1
15.5
17.1
18.1
18.7
dB
dB
GMIN
Minimum Differential Power Gain (Note 4)
–VG = 1.2V, VIN(DIFF) = 200mV
l
–16.2
–16.8
–14.9
–13.6
–13.0
dB
dB
GRANGE
Differential Power Gain Range
GMAX-GMIN
l
30.7
30.1
31.9
33.1
33.7
dB
dB
TCGAIN
Temperature Coefficient of Gain at Fixed VG
–VG = 0V to 1.2V
GSLOPE
Gain Control Slope
–VG = 0.2V to 1.0V, 85 Points, Slope of the
Least-Square Fit Line
GCONF(AVE)
Average Conformance Error to Gain Slope Line
GCONF(MAX)
Maximum Conformance Error to Gain Slope
Line
利得特性
–0.007
–32.9
–31.7
–31.1
dB/V
dB/V
–VG = 0.2V to 1.0V, 85 Points, Standard
Error to the Least-Square Fit Line
0.12
0.20
dB
–VG = 0.2V to 1.0V, 85 points, Maximum
Error to the Least-Square Fit Line
0.20
0.45
dB
l
–34.1
–34.7
dB/°C
＋INおよび­INピン
RIN(GMAX)
Differential Input Resistance at Maximum Gain
–VG = 0V, VIN(DIFF) = 100mV
l
49
47
57
65
67
Ω
Ω
RIN(GMIN)
Differential Input Resistance at Minimum Gain
–VG = 1.2V, VIN(DIFF) = 200mV
l
49
47
57
65
67
Ω
Ω
VINCM(GMAX)
Input Common Mode Voltage at Maximum Gain –VG = 0V, DC Blocking Capacitor to Input
640
mV
VINCM(GMIN)
Input Common Mode Voltage at Minimum Gain –VG = 1.2V, DC Blocking Capacitor to Input
640
mV
RIH(+VG)
+VG Input High Resistance
+VG = 1.0V, –VG Tied to VREF ,
RIN(+VG) = 1V/∆ IIL(+VG)
l
7.8
7.2
9.2
10.6
11.6
kΩ
kΩ
RIH(–VG)
–VG Input High Resistance
–VG = 1.0V, +VG Tied to VREF ,
RIN(–VG) = 1V/∆ IIL(–VG)
l
7.8
7.2
9.2
10.6
11.6
kΩ
kΩ
IIL(+VG)
+VG Input Low Current
+VG = 0V, –VG Tied to VREF
l
–9
–10
–5
–1
–1
µA
µA
IIL(–VG)
–VG Input Low Current
–VG = 0V, +VG Tied to VREF
l
–9
–10
–5
–1
–1
µA
µA
VREF
Internal Bias Voltage
–VG = 0V, +VG Tied to VREF
l
590
580
615
640
650
mV
mV
＋VG、­VG、およびVREFピン
6412fa
3
LTC6412
DC電気的特性
●は全動作温度範囲での規格値を意味する。
それ以外はTA = 25℃での値。DCテスト回路の回路図を使用して測定されたDC電気的性能。
（＋IN）­（­IN）
で定義される。VOUT（DIFF）は
（＋OUT）­（­OUT）
で定義される。VIN（CM）は（＋
[ IN）
＋
（­IN）]/2で定義される。
VIN（DIFF）は
[ OUT）
＋
（­OUT）]/2で定義される。注記がない限り、
デフォルトの動作条件は、VCC = 3.3V、EN = 0.8V、SHDN = 2.2V、
VOUT（CM）は（＋
＋VGはVREFに接続（負の利得スロープ・モード）、VOUT（CM）= 3.3V。差動電力利得はZSOURCE = 50Ω差動、ZLOAD = 200Ω差動で定義。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
SHDNピン
VIL(SHDN)
SHDN Input Low Voltage
l
0.8
V
VIH(SHDN)
SHDN Input High Voltage
l
2.2
IIL(SHDN)
SHDN Input Low Current
SHDN = 0.8V
l
–60
–30
–1
µA
V
IIH(SHDN)
SHDN Input High Current
SHDN = 2.2V
l
–30
–15
–1
µA
VIL(EN)
EN Input Low Voltage
0.8
V
ENピン
l
VIH(EN)
EN Input High Voltage
l
2.2
IIL(EN)
EN Input Low Current
EN = 0.8V
l
–60
–30
–1
µA
V
IIH(EN)
EN Input High Current
EN = 2.2V
l
–30
–15
–1
µA
VS
Operating Supply Range
l
3.0
3.3
3.6
V
IS(TOT)
Total Supply Current
All VCC Pins Plus +OUT and –OUT Pins
l
110
135
140
mA
mA
IS(OUT)
Sum of Supply Current to OUT Pins
IS(OUT) = I+OUT + I–OUT
l
44
55
60
mA
mA
I∆(OUT)
Delta of Supply Current to OUT Pins
Current Imbalance to +OUT and –OUT
l
0.5
1.5
2.0
mA
mA
IS(SHDN)
Supply Current in Shutdown
IS(OUT) at SHDN = 0.8V
l
0.5
1.3
2.0
mA
mA
PSRRMAX
Power Supply Rejection Ratio at Max Gain
–VG = 0V, Output Referred
40
53
dB
PSRRMIN
Power Supply Rejection Ratio at Min Gain
–VG = 1.2V, Output Referred
40
53
dB
電源
6412fa
4
LTC6412
AC電気的特性
●は全動作温度範囲での規格値を意味する。
それ以外はTA = 25℃での値。注記のない限り、
デモ・ボードDC1464A
（図3、
テスト回路A）
で
測定されたAC電気的性能。注記がない限り、
デフォルトの動作条件は、VCC = 3.3V、EN = 0.8V、SHDN = 2.2V、
＋VGはVREFに接続
（負の利得スロープ・モード）、ZSOURCE = ZLOAD = 50Ω。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
小信号
800
MHz
BWGMIN
–3dB Bandwidth for Sdd21 at Maximum Gain –VG = 0V, Test Circuit B
–3dB Bandwidth for Sdd21 at Minimum Gain –VG = 1.2V, Test Circuit B
800
MHz
Sdd11
Input Match at ZSOURCE = 50Ω Differential
–VG = 0V to 1.2V, 10MHz-500MHz,
Test Circuit B
–20
dB
Sdd22
Output Match at ZLOAD = 200Ω Differential
–VG = 0V to 1.2V, 10MHz-250MHz,
Test Circuit B
–10
dB
Sdd12
Reverse Isolation
–VG = 0V to 1.2V, 10MHz-500MHz,
Test Circuit B
-80
dB
tSTEP(6dB)
6dB Gain Step Response Time
Peak POUT = +4dBm, –VG = 0.2V to 0.4V,
Time to Settle Within 1dB of Final POUT
0.4
µs
tSTEP(12dB)
12dB Gain Step Response Time
Peak POUT = +4dBm, –VG = 0.2V to 0.6V,
Time to Settle Within 1dB of Final POUT
0.4
µs
tSTEP(20dB)
20dB Gain Step Response Time
Peak POUT = +4dBm, –VG = 0.2V to 0.8V,
Time to Settle Within 1dB of Final POUT
0.4
µs
tOVDR
Overdrive Recovery Time at 70MHz
–VG = 0V, PIN = +3dBm to –17dBm, Time to
Settle Within 1dB of Final POUT
25
ns
tOFF
Output Amplifier Disable Time
POUT = 0dBm at EN = 0V, –VG = 0V,
EN = 0V to 3V, Time for POUT ≤ –20dBm
25
ns
tON
Output Amplifier Enable Time
POUT = 0dBm at EN = 0V, –VG = 0V, EN = 3V to
0V, Time for POUT ≥ –1dBm
20
ns
BWGMAX
過渡応答
70MHz信号
GMAX
Maximum Gain
–VG = 0V, Test Circuit B
17
dB
GMIN
Minimum Gain
–VG = 1.2V, Test Circuit B
–15
dB
GRANGE
Gain Range
GMAX-GMIN
32
dB
HD2
Second Harmonic Distortion
POUT = 0dBm, –VG = 0V to 1.0V
–80
dBc
HD3
Third Harmonic Distortion
POUT = 0dBm, –VG = 0V to 1.0V
–80
dBc
IM3
Third-Order Intermodulation
f1 = 69.5MHz, f2 = 70.5MHz,
POUT = –6dBm/Tone, –VG = 0V to 1.0V
–90
dBc
OIP3
Output Third-Order Intercept
f1 = 69.5MHz, f2 = 70.5MHz,
POUT = –6dBm/Tone, –VG = 0V to 1.0V
39
dBm
P1dBGMAX
Output 1dB Compression Point at Max Gain
–VG = 0V (Note 6)
13
dBm
NFGMAX
Noise Figure at Maximum Gain
–VG = 0V (Note 5)
10
dB
NFGMIN
Noise Figure at Minimum Gain
–VG = 1.2V (Note 5)
42
dB
140MHz信号
GMAX
Maximum Gain
–VG = 0V, Test Circuit B
17
dB
GMIN
Minimum Gain
–VG = 1.2V, Test Circuit B
–15
dB
GRANGE
Gain Range
GMAX-GMIN
32
dB
HD2
Second Harmonic Distortion
POUT = 0dBm, –VG = 0V to 1.0V
–80
dBc
HD3
Third Harmonic Distortion
POUT = 0dBm, –VG = 0V to 1.0V
–75
dBc
6412fa
5
LTC6412
AC電気的特性
●は全動作温度範囲での規格値を意味する。
それ以外はTA = 25℃での値。注記のない限り、
デモ・ボードDC1464A
（図3、
テスト回路A）
で
測定されたAC電気的性能。注記がない限り、
デフォルトの動作条件は、VCC = 3.3V、EN = 0.8V、SHDN = 2.2V、
＋VGはVREFに接続
（負の利得スロープ・モード）、ZSOURCE = ZLOAD = 50Ω。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
IM3
Third-Order Intermodulation
f1 = 139.5MHz, f2 = 140.5MHz,
POUT = –6dBm/Tone, –VG = 0V to 1.0V
–88
dBc
OIP3
Output Third-Order Intercept
f1 = 139.5MHz, f2 = 140.5MHz,
POUT = –6dBm/Tone, –VG = 0V to 1.0V
38
dBm
P1dBGMAX
Output 1dB Compression Point at Max Gain
–VG = 0V (Note 6)
13
dBm
NFGMAX
Noise Figure at Maximum Gain
–VG = 0V (Note 5)
10
dB
NFGMIN
Noise Figure at Minimum Gain
–VG = 1.2V (Note 5)
42
dB
GMAX
Maximum Gain
–VG = 0V, Test Circuit B
17
dB
GMIN
Minimum Gain
–VG = 1.2V, Test Circuit B
–14
dB
240MHz信号
GRANGE
Gain Range
GMAX-GMIN
31
dB
HD2
Second Harmonic Distortion
POUT = 0dBm, –VG = 0V to 1.0V
–70
dBc
HD3
Third Harmonic Distortion
POUT = 0dBm, –VG = 0V to 1.0V
–70
dBc
IM3
Third-Order Intermodulation
f1 = 239.5MHz, f2 = 240.5MHz,
POUT = –6dBm/Tone, –VG = 0V to 1.0V
–82
dBc
OIP3
Output Third-Order Intercept
f1 = 239.5MHz, f2 = 240.5MHz,
POUT = –6dBm/Tone, –VG = 0V to 1.0V
35
dBm
P1dBGMAX
Output 1dB Compression Point at Max Gain
–VG = 0V (Note 6)
12
dBm
NFGMAX
Noise Figure at Maximum Gain
–VG = 0V (Note 5)
10
dB
NFGMIN
Noise Figure at Minimum Gain
–VG = 1.2V (Note 5)
42
dB
GMAX
Maximum Gain
f = 320MHz, POUT = –3dBm, –VG = 0V
16.9
dB
GMID
Medium Gain
f = 320MHz, POUT = –5dBm, –VG = 0.6V
1.5
dB
GMIN
Minimum Gain
f = 320MHz, POUT = –5dBm, –VG = 1.2V
–14.2
dB
GRANGE
Gain Range
320MHz, GMAX-GMIN
IM3GMAX
Third-Order Intermodulation at Max Gain
f1 = 280MHz, f2 = 320MHz,
POUT = –3dBm/Tone, –VG = 0V
–72
IM3GMID
Third-Order Intermodulation at Mid Gain
f1 = 280MHz, f2 = 320MHz,
POUT = –5dBm/Tone, –VG = 0.6V
–71
IM3GMIN
Third-Order Intermodulation at Min Gain
f1 = 280MHz, f2 = 320MHz,
POUT = –5dBm/Tone, –VG = 1.2V
–56
dBc
OIP3GMAX
Output Third-Order Intercept at Max Gain
f1 = 280MHz, f2 = 320MHz,
POUT = –3dBm/Tone, –VG = 0V
31.0
dBm
OIP3GMID
Output Third-Order Intercept at Mid Gain
f1 = 280MHz, f2 = 320MHz,
POUT = –5dBm/Tone, –VG = 0.6V
30.5
dBm
OIP3GMIN
Output Third-Order Intercept at Min Gain
f1 = 280MHz, f2 = 320MHz,
POUT = –5dBm/Tone, –VG = 1.2V
23.0
dBm
280MHz/320MHz信号
29.7
26.0
31.1
32.5
dB
dBc
–65
dBc
6412fa
6
LTC6412
AC電気的特性
●は全動作温度範囲での規格値を意味する。
それ以外はTA = 25℃での値。注記のない限り、
デモ・ボードDC1464A
（図3、
テスト回路A）
で
測定されたAC電気的性能。注記がない限り、
デフォルトの動作条件は、VCC = 3.3V、EN = 0.8V、SHDN = 2.2V、
＋VGはVREFに接続
（負の利得スロープ・モード）、ZSOURCE = ZLOAD = 50Ω。
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
GMAX
Maximum Gain
–VG = 0V, Test Circuit B
17
dB
GMIN
Minimum Gain
–VG = 1.2V, Test Circuit B
–14
dB
GRANGE
Gain Range
GMAX-GMIN
31
dB
IM3
Third-Order Intermodulation
f1 = 379.5MHz, f2 = 380.5MHz,
POUT = –6dBm/Tone, –VG = 0V to 1.0V
–72
dBc
OIP3
Output Third-Order Intercept
f1 = 379.5MHz, f2 = 380.5MHz,
POUT = –6dBm/Tone, –VG = 0V to 1.0V
30
dBm
P1dBGMAX
Output 1dB Compression Point at Max Gain
–VG = 0V (Note 6)
11
dBm
NFGMAX
Noise Figure at Maximum Gain
–VG = 0V (Note 5)
10.5
dB
NFGMIN
Noise Figure at Minimum Gain
–VG = 1.2V (Note 5)
42
dB
380MHz信号
Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可
能性がある。長期にわたって絶対最大定格条件に曝すと、
デバイスの信頼性と寿命に悪影響
を与える可能性がある。RF入力電力定格は設計および工学的特性評価により保証されている
が、
製造時にはテストされない。絶対最大連続RF入力電力は＋15dBmを超えないこと。
Note 2：LTC6412C/LTC6412Iは、
−40℃～85℃の温度範囲で動作することが保証されている。
Note 3：LTC6412Cは0℃～70℃の温度範囲で性能仕様に適合することが保証されており、
−40℃～85℃の拡張温度範囲で性能仕様に適合するように設計され、特性が評価されてお
り、性能仕様に適合すると予想されるが、
これらの温度ではテストおよびQAサンプリングは行
われない。LT6412Iは−40℃～85℃の温度範囲で性能仕様に適合することが保証されている。
Note 4：電力利得は、
ZSOURCE = 50ΩおよびZLOAD = 200Ωで定義。
このテスト条件の電圧利得
は、明記された電力利得よりも6dB高い。
Note 5：enは次式で50Ω NFから計算できる。
（50）
（10NF/10−1）}
en = √{4kT
ここで
en = 入力を基準にしたV/√Hzで表した電圧ノイズ
NF = 50Ωノイズ・フィギュア
（dB）
k = ボルツマンの定数 = 1.38 • 10−23J/°K
T = 絶対温度（°K = ℃＋273）
Note 6：入力RF電力の絶対最大定格を満たしながら最小利得状態で出力アンプのP1dB圧縮を
行うことはできない。
6412fa
7
LTC6412
標準的性能特性
注記のない限り、TA = 25℃およびVCC = 3.3Vにおけるテスト回路AとBにおける電気的性能。
11個の利得設定値に対する
差動利得（Sdd21）
と周波数
11個の利得設定値に対する
同相利得（Scc21）
と周波数
20
11個の利得設定値に対する
（Sdc21）
と周波数
CM-DM利得
0
20
0
0
–20
–10
GMIN
–20
–30
1
10
GMIN
–40
–80
10000
1
10
100
1000
FREQUENCY (MHz)
6412 G01
1
10
100
1000
FREQUENCY (MHz)
10000
–60
–20
–40
–80
GMIN
–100
1
10
100
1000
FREQUENCY (MHz)
10000
–120
1
10
100
1000
FREQUENCY (MHz)
10000
6412 G05
6412 G04
6個の利得設定値に対する
10MHz∼500MHzの差動入力
スミス・チャート
（Sdd11）
10000
GMAX
GMIN
–30
–30
100
1000
FREQUENCY (MHz)
6個の利得設定値に対する
差動逆分離（Sdd12）
と周波数
ISOLATION (dB)
RETURN LOSS (dB)
RETURN LOSS (dB)
GMIN
10
–40
–10
–20
1
6412 G03
0
GMAX
–40
–80
10000
11個の利得設定値に対する
差動出力の整合性（Sdd22）
と周波数
0
GMAX
GMIN
6412 G02
11個の利得設定値に対する
差動入力の整合性（Sdd11）
と周波数
–10
–40
–60
–60
100
1000
FREQUENCY (MHz)
GMAX
–20
GMAX
GAIN (dB)
10
GAIN (dB)
GAIN (dB)
GMAX
6412 G06
6個の利得設定値に対する
10MHz∼500MHzの差動出力
スミス・チャート
（Sdd22）
所定温度における
電源電流と電源電圧
ZO = 50Ω
ZO = 200Ω
GMIN
10MHz
GMAX
GMAX 120MHz
GMIN 240MHz
380MHz
500MHz
6412 G07
6412 G08
TOTAL SUPPLY CURRENT (mA)
120
115
85°C
110
105
–40°C
30°C
0°C
100
95
90
3.0
3.1
3.2
3.3
3.4
SUPPLY VOLTAGE (V)
3.5
3.6
6412 G09
6412fa
8
LTC6412
標準的性能特性
注記のない限り、TA = 25℃およびVCC = 3.3Vにおけるテスト回路AとBにおける電気的性能。
所定温度における利得（Sdd21）
コンフォーマンス誤差と制御電圧
20
5
15
5 –V : NEGATIVE
G
SLOPE MODE
0
+VG: POSITIVE
SLOPE MODE
–5
–10
–40°C
25°C
85°C
–15
–20
0
0.2
0.4
0.8
1.0
0.6
+VG OR –VG VOLTAGE (V)
3
2
–40°C
1
25°C
0
–1
85°C
–2
–3
–4
–5
1.2
20
FREQ = 140MHz
4
GMAX
0
0.2
GMIN
0.6
0.8
0.4
–VG VOLTAGE (V)
6412 G10
45
40
40
20
70MHz
0.2
GMIN
0.8
0.6
0.4
–VG VOLTAGE (V)
30
380MHz
25
10
1.2
1.0
40
40
35
35
OIP3 (dBm)
OIP3 (dBm)
45
20
10
GMAX
0
0
0.2
GMIN
0.8
0.6
0.4
–VG VOLTAGE (V)
1.0
1.2
6412 G16
0.2
0.4
0.8
0.6
–VG VOLTAGE (V)
1.0
0.2
POUT = –6dBm/TONE
∆FREQ = 1MHz
25
0.8
0.6
0.4
–VG VOLTAGE (V)
15
GMIN
10
1.2
1.0
GMAX
0
0.2
GMIN
0.8
0.6
0.4
–VG VOLTAGE (V)
1.0
1.2
6412 G15
VCCに対する
3次高調波歪みと制御電圧
FREQ = 140MHz
POUT = 0dBm
–40
TEST EQUIPMENT LIMITED
30
FREQ = 140MHz
∆FREQ = 1MHz
POUT =
–6dBm/TONE
–3dBm/TONE
–9dBm/TONE
25
10
1.2
POUT = –6dBm/TONE
∆FREQ = 1MHz
3.6V
3.3V
3V
–20
15
GMAX
0
20
20
15
GMIN
GMAX
30
トーンごとの出力電力に対する
出力IP3と制御電圧
45
25
–15
6412 G14
トーン・スペースに対する
出力IP3と制御電圧
POUT = –6dBm/TONE
FREQ = 140MHz
SPACING =
0.5MHz
1MHz
2MHz
5MHz
PHASE
DELAY
–10
35
240MHz
6412 G13
30
–5
40
140MHz
15
0
100MHz
VCCにおける140MHzの
出力IP3と制御電圧
20
15
10
0
45
35
OIP3 (dBm)
OIP3 (dBm)
35
GMAX
PHASE
ADV.
5
6412 G12
OIP3 (dBm)
45
25
10
所定周波数における
出力IP3と制御電圧
所定温度における
POUT = –6dBm/TONE
∆FREQ = 1MHz
–40°C
25°C
85°C
200MHz
6412 G11
140MHzの出力IP3と制御電圧
30
1.2
1.0
400MHz
15
–20
HD3 (dBc)
GAIN (dB)
10
GAIN CONFORMANCE ERROR (dB)
FREQ = 140MHz
所定周波数における相対位相
（Sdd21）
と制御電圧
sdd21 PHASE RELATIVE TO GMAX (DEG)
所定温度における差動利得
（Sdd21）
と制御電圧
INPUT
ATTENUATOR
LIMITED
GMAX
0
0.2
VCC = 3V
–80
VCC = 3.3V
VCC = 3.6V
–100
GMIN
0.8
0.6
0.4
–VG VOLTAGE (V)
–60
1.0
1.2
6412 G17
–120
GMIN
GMAX
0
0.2
0.4
0.6
0.8
–VG VOLTAGE (V)
1.0
1.2
6412 G18
6412fa
9
LTC6412
標準的性能特性
注記のない限り、TA = 25℃およびVCC = 3.3Vにおけるテスト回路AとBにおける電気的性能。
各周波数における2次高調波、
歪みおよび制御電圧
–20
–20
POUT = 0dBm
14
POUT = 0dBm
–80
GMAX
0
0.2
FREQ = 280MHz
FREQ = 140MHz
FREQ = 70MHz
0.4
0.6
0.8
–VG VOLTAGE (V)
–60
FREQ = 280MHz
–80
FREQ = 70MHz
FREQ = 140MHz
GMIN
1.0
1.2
–120
2
GMIN
GMAX
0
INPUT
ATTENUATOR
LIMITED
0.2
0.4
0.6
0.8
–VG VOLTAGE (V)
1.0
–100
0
0.2
0.4
0.6
0.8
–VG VOLTAGE (V)
1.0
1.2
45
35
POUT = 3dBm
–80
–120
POUT = –3dBm
POUT = 0dBm
18
0
0.2
0.4
0.6
0.8
–VG VOLTAGE (V)
1.0
0
–20 –15 –10
1.2
8
OUTPUT P1dB
10
5
0
2
50
100 150 200 250 300 350 400
FREQUENCY (MHz)
6412 G25
INPUT
ATTENUATOR
LIMITED
–5
–20 –15 –10
20
GAIN = GMAX – 2dB
–20
6
4
15
POUT = ＋8dBmのGMAX近傍の
140MHz側波帯ノイズ
POWER DENSITY (dBc/Hz)
P1dB (dBm)
10
0
5
–5
10
GAIN SETTING (dB)
6412 G24
0
15
3.6V
0
15
5
GMIN
GMAX
INPUT P1dB
12
25°C
–40°C
20
入出力P1dBと140MHzの利得設定
3.3V
3V
85°C
25
10
20
16
30
6412 G23
20
OUTPUT P1dB (dBm)
40
INPUT
ATTENUATOR
LIMITED
–60
各電源電圧におけるGMAXの
出力P1dBと周波数
14
100 150 200 250 300 350 400
FREQUENCY (MHz)
6412 G21
–100
GMIN
50
0
所定温度における140MHz
ノイズ・フィギュアと利得設定
6412 G22
0
0
1.2
FREQ = 140MHz
–40
HD3 (dBc)
HD2 (dBc)
–20
–80
–120
4
POUTに対する
3次高調波歪みと制御電圧
–20
GMAX
6
6412 G20
POUTに対する
2次高調波歪みと制御電圧
–60
–40°C
8
–100
6412 G19
FREQ = 140MHz
POUT = 3dBm
POUT = 0dBm
–40
POUT = –3dBm
10
NOISE FIGURE (dB)
–100
25°C
NOISE FIGURE (dB)
–60
85°C
12
–40
HD3 (dBc)
HD2 (dBc)
–40
–120
所定温度におけるGMAXの
ノイズ・フィギュアと周波数
各周波数における
3次高調波歪みと制御電圧
OUTPUT
AMPLIFIER
LIMITED
0
–5
5
10
GAIN SETTING (dB)
–40
–60
–80
–100
–120
15
20
–140
–20000
–10000
0
10000
20000
OFFSET FROM 140MHz (Hz)
6412 G26
6412 G27
6412fa
10
LTC6412
標準的性能特性
注記のない限り、TA = 25℃およびVCC = 3.3Vにおけるテスト回路AとBにおける電気的性能。
10dB利得制御ステップ
70MHz時間領域応答
–VG (0.25V/DIV)
–VG (0.5V/DIV)
VOLTAGE (V)
RFOUT
50Ω
1
2
3
TIME (µs)
4
0
5
GMAX、
EN = 0VのSHDNステップでの
70MHz時間領域応答
2
3
TIME (µs)
VOLTAGE (V)
200
300
TIME (µs)
400
0
100
6412 G31
2
3
TIME (µs)
4
PEAK GAIN RF
OUT 50Ω
COMPRESSION
20dB
10dB
0dB
200
300
TIME (µs)
400
PEAK RFOUT = 14dBm
0
500
6412 G32
20
40
60
TIME (µs)
80
100
6412 G33
SHDN消費電流の時間領域応答
3.0
2.5
2.0
EXTERNAL
RF SWITCH PULSE
0.8
VOLTAGE (V)
0.6
0.4
RFOUT INTO 50Ω,
10dB ATTENUATED
0.2
0
SMALL SIGNAL
–0.2
–0.4
15dB COMPRESSED
0
50
2.0
EN
1.5
1.0
120
0.5
RFOUT
50Ω
0
–0.5
PEAK
RFOUT = 14dBm
100 150 200 250 300 350 400
TIME (ns)
6412 G34
–1.0
–1.5
PEAK RFOUT = 10dBm
0
20 40 60 80 100 120 140 160 180 200
TIME (ns)
6412 G35
1.0
100
SHDN PIN VOLTAGE (V)
1.0
5
6412 G30
GMAXのオーバードライブ圧縮の
70MHz時間領域応答
GMAXの出力ENステップ時の
140MHz時間領域応答
1.2
VOLTAGE (V)
1
PEAK RFOUT = 4dBm
500
GMAXのオーバードライブ復旧の
70MHz時間領域応答
–0.6
PEAK
RFOUT = 4dBm
0
5
RFOUT
50Ω
PEAK RFOUT = 4dBm
100
RFOUT
50Ω
6412 G29
SHDN (1V/DIV)
RFOUT
50Ω
0
4
G = 3dB、
EN = 0VのSHDNステップでの
70MHz時間領域応答
SHDN (1V/DIV)
VOLTAGE (V)
1
6412 G28
VOLTAGE (V)
0
–VG (0.5V/DIV)
PEAK
RFOUT = 4dBm
PEAK
RFOUT = 4dBm
SUPPLY CURRENT (mA)
VOLTAGE (V)
RFOUT
50Ω
20dB利得制御ステップ
70MHz時間領域応答
VOLTAGE (V)
6dB利得制御ステップ
70MHz時間領域応答
0
80
60
40
20
0
0
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0
TIME (ms)
6412 G36
6412fa
11
LTC6412
ピン機能
GND
（ピン1、8、12、15、18、20、23）
：グランド。
ピンは内部で互い
に接続されています。最良のRF 性能を得るには、
グランド・ピ
ンはすべてPCボードのグランド・プレーンに接続する必要が
あります。
＋IN（ピン2）
：正信号の入力ピン。DCバイアスが内部生成され
ています。10nF DC阻止コンデンサを推奨します。
­IN（ピン3）
：負信号の入力ピン。DCバイアスが内部生成され
ています。10nF DC阻止コンデンサを推奨します。
­ V（
：負の利得制御ピン。負モードの利得制御に使
G ピン11 ）
用する入力信号ピン。
それ以外では、正モードの利得制御用
として通常VREFに接続されています。
ピンは10kΩ抵抗で内部
的にグランドにプルされています。
負の利得スロープ・モードで
は、利得制御スロープは140MHzで約­32dB/Vであり、利得
制御範囲は0.1V∼1.1Vです。
DECL2
（ピン14）
：デカップリング・ピン。内部ノイズを軽減する
役割を果たします。
ピンに近いところに1000pFコンデンサを配
置してグランドにバイパスします。
VCM
（ピン4、5）
：入力同相電圧ピン。2本のピンが内部で接続
されており、
＋INと­INの差動入力の仮想グランドとして機能
しています。
ピンに近いところで10nFでグランドへの容量性デ
カップリングを行うことによって、残留同相入力信号を終端し
やすくすることを推奨します。
­ OUT（ピン16 ）
：負のアンプ出力ピン。DC消費電流をオープ
ン・コレクタ出力デバイスに流すには、
センタ・タップをV CCに
接続した変圧器またはチョーク・インダクタを推奨します。最
良の性能を得るには、­OUTへのDCバイアス電圧をV CCの
100mV以内にする必要があります。
VCC
（ピン6、13、19、24）
：正電源。4本のピンをすべて同じ電圧
（通常、3.3V）
に接続する必要があります。
ピンに近いところに
1000pFおよび0.1μFコンデンサを配置して各ピンをバイパスし
ます。
＋OUT（ピン17）
：正のアンプ出力ピン。DC消費電流をオープ
ン・コレクタ出力デバイスに流すには、
センタ・タップをV CCに
接続した変圧器またはチョーク・インダクタを推奨します。最
良の性能を得るには、
＋OUTへのDCバイアス電圧をV CCの
100mV以内にする必要があります。
DECL1
（ピン7）
：デカップリング・ピン。
内部ノイズを軽減する役
割を果たします。
ピンに近いところに0.1μFコンデンサを配置し
てグランドにバイパスします。
＋V（
：正の利得制御ピン。
正モードの利得制御に使用
G ピン9）
する入力信号ピン。
それ以外では、
負モードの利得制御用とし
て通常V REFに接続されています。10kΩ抵抗で内部的にグラ
ンドにプルされています。正の利得スロープ・モードでは、利得
制御スロープは140MHzで約＋32dB/Vであり、利得制御範囲
は、0.1V∼1.1Vです。
VREF
（ピン10）
：内部バイアス電圧ピン。通常、正の利得制御時
は­VGピンに、負の利得制御時は＋VGピンに接続します。利
得とVGとの特性の中間点の電圧を確定します。
ピンに近いと
ころに0.1μFコンデンサを配置してグランドにバイパスします。
外部リファレンス電圧用としては使用できません。
EN（ピン21 ）
：出力信号イネーブル・ピン。V CCに接続された
100kΩにより、
このピンは内部的に H にプルされます。
出力ア
ンプ信号をイネーブルするには、
このピンを低電圧にアサート
します。出力アンプ・インピーダンスとDC電流はENの状態に
は影響を受けません。
イネーブル機能を使用しないときは、
こ
のピンをグランドに接続します。
SHDN（ピン 22 ）
：シャットダウン・ピン。V CC に接続された
100kΩにより、
このピンは内部的に H にプルされます。
このピ
ンを低電圧にアサートして回路をシャットダウンし、大幅に電
源電流を減少させます。非単調な出力信号動作を防止する
には、適切な順番によるENおよびSHDNピンの取り扱いが必
要です。詳細は、
「アプリケーション情報」
を参照してください。
シャントダウン機能を使用しないときは、
このピンをV CCに接
続します。
露出パッド
（ピン25）
：グランド。低インダクタンスおよび良好な
放熱を得るには、露出パッドにはその下のグランド・プレーン
への多数のビア・ホールを配置します。
6412fa
12
LTC6412
ブロック図
6
13
VCC
19
VCC
24
VCC
22
VCC
21
SHDN
EN
15
23
GND
GND
REFERENCE AND BIAS CONTROL
2
+IN
+OUT
•••
•••
3
4
5
–IN
–OUT
•••
VCM
DECL1
ATTENUATOR
CONTROL
VCM
+VG
9
REFERENCE AND
BIAS CONTROL
–VG GND
VREF
10
11
1
17
BUFFER/
OUTPUT
AMPLIFIER
DECL2
GND
GND
GND
GND
EXPOSED
PAD
8
12
15
18
25
16
7
14
6412 BD
DCテスト回路
VCC
2.2V 0.8V
0.1µF
VCM
VSUPPLY ≈ VCC + 2.3V
100Ω
+IN
+OUT
+OUT
LTC6412
–IN
0.1µF
–OUT
–VG
+VG
VREF
DECL2
–OUT
DECL1
GND
+IN
VIN(DIFF) = (+IN) – (–IN)
VIN(CM) = [(+IN) + (–IN)]/2
–IN
EN
SHDN
VCC
0.1µF
VOUT(DIFF) = (+OUT) – (–OUT)
VOUT(CM) = [(+OUT) + (–OUT)]/2
6412 TC
100Ω
VSUPPLY ≈ VCC + 2.3V
0.1µF
0.1µF
GAIN CONTROL
(NEGATIVE SLOPE)
6412fa
13
LTC6412
動作
LTC6412では、
アンプの可変利得特性を生成するのに補間に
よるタップ減衰器回路アーキテクチャを採用しています。
この
タップ付き減衰器をバッファと出力アンプに使用することで、
ブロック図に示すような差動信号パスを形成しています。
この
回路アーキテクチャにより良好なRF入力電力処理機能が得
られ、一定の出力ノイズと出力IP3特性とともにほとんどのIF
信号チェーン・アプリケーションに望ましい機能を実現してい
ます。
内部制御回路は VG端子の利得制御信号を利用して、
これを減衰器ラダー向けの制御信号に変換しています。減衰
器制御回路によって、dBリニアな利得応答を低速および高速
の入力制御信号のいずれの利得レンジに対しても連続的で
単調性を維持するとともに、利得に対してもほとんど入力イン
ピーダンスの変動がないようにしています。
これらのことが設
計上に考慮されているため、 0.1dBのリップルと類似のデジ
タル・ステップの減衰器設計より遅い0.5μsの利得応答を持つ
利得対VGの特性を実現しています。
特性として見過ごされることの多いアナログ制御のVGAは、
利得制御端子のアップコンバーティング振幅変調（AM）
ノイ
ズです。VGAは2象限乗算器として動作するので、過度のAM
側波帯ノイズの発生を防ぐための最小限の注意が必要です。
下表は、LTC6412回路のベースライン20nV/√Hz等価入力制
御ノイズの影響と外部制御回路からのノイズの加わったより
大きな入力ノイズの影響を示したものです。
制御入力全ノイズ電圧
（nV/√Hz）
最大利得付近の10kHzオフセットに
おけるピークAMノイズ（dBc/Hz）
20
−142
40
−136
70
−131
100
−128
200
−122
ベースライン等価な20nV/√Hz入力ノイズによって公称0dBm
出力信号の最大利得における­147dBm/Hz出力ノイズ・フロ
ア付近にワースト・ケースの­142dBc/HzのAM側波帯が発
生しているのが分かります。測定可能なAM側波帯ノイズの
防止には、一般的に80nV/√Hz未満の入力制御ノイズ電圧
が推奨されます。
オペアンプ制御回路の出力ノイズ電圧は通
ロー・パワーDAC出力によって
常、80nV/√Hzより低いですが、
は、150nV/√Hzを超えることがあります。通常、100nV/√Hz∼
150nV/√Hzの出力ノイズ範囲を持つDACには、DAC出力部に
2:1または3:1の最適な抵抗分割器網を使って同じ比だけノイ
ズ振幅を抑えて対応することができます。AMノイズを最小限
に抑えなければならないアプリケーションでは、150nV/√Hzを
超えるノイズの多いDACの使用は避けてください。
6412fa
14
LTC6412
アプリケーション情報
概要
LTC6412は、直線性の高い、完全な差動動作のアナログ制御
による可変利得アンプ（VGA）
で、1MHz∼500MHzの周波数
範囲のアプリケーションに最適化されています。VGAアーキテ
クチャによって一定のOIP3と出力ノイズ・レベル
（NG＋利得）
が31dBの利得制御範囲にわたって得られるため、全利得範
囲で一定のスプリアスのないダイナミック・レンジ
（SFDR）
を示
します。
この一定のSFDR特性は、復調器やADCのような信号
シンクから上流にあるレシーバIFチェーンでの使用には理想
的です。
低電源電圧の条件と完全な差動設計は、
コンパクトで低電圧
で完全な差動レシーバ・チェーンに使用されている他の多く
のLTCのミキサ、
アンプおよびADC製品に対応しています。非
差動システムでは、50Ω入力インピーダンスと200Ω出力イン
ピーダンスは安価な1：1および4：1バランを使ってシングル・エ
ンドの50Ωポートに簡単に変換されます。
利得特性
LTC6412は、連続的に調整可能な­14dB∼17dBの利得レン
ジを提供しており、
これは、
＋VGと­VGに印加される制御電圧
に関してdBリニアなものです。
これらの制御ピンは、差動信号
でも動作可能ですが、
シングル・エンド制御信号でVGピンの1
つを動作させ、他のVGピンをVREFピンに接続するほうがより
一般的です。
このようにして、以下に示すような正の利得制御
スロープまたは負の利得制御スロープのいずれも簡単に実現
することができます。
負の利得制御スロープ。
＋V GをVREFに接続し、利得制御電
圧を­V Gピンに印加します。­V G電圧が大きくなるにつれて
利得は減少します。
正の利得制御スロープ。­V GをV REFに接続し、利得制御電
圧を＋VGピンに印加します。
＋VG電圧が大きくなるにつれて
利得も増加します。
この標準的なシングル・エンド設定に接続すると、
アクティブ
制御入力範囲は0.1Vから1.1Vです。
この制御入力範囲は、最
適な低出力抵抗で構成される抵抗分割器を使用して拡大す
ることができます。
たとえば、
それぞれが1kΩの値を持つ直列
抵抗2つで0.2Vから2.2Vに制御入力範囲を拡大し、500Ωのテ
ブナン等価実効ソース抵抗となります。
これは＋VG/­VG端子
の10kΩ入力抵抗と比較すると、
比較的小さな負荷効果となり
ます。
ポート特性
LTC6412は、動作周波数範囲全体にわたって差動入力イン
ピーダンスが公称50Ω、差動出力インピーダンスが200Ωで
す。
この入力インピーダンス特性はブロック図に示した差動減
衰器ラダーから派生したものです。内部回路でこの減衰器ラ
ダーへのRF接続を制御し、
このポートへの最適な同相DC電
圧を生成します。差動減衰器ラダーで仮想グランド・ノードを
生成しますが、VCMピンにコンデンサによるグランドへのバイ
パスが必要で、
それによって入力ポートに存在する同相信号
を効果的に減衰します。図1∼4のテスト回路AとBに示すよう
にDC阻止コンデンサを通して＋V INと­V INピンが入力信号
に接続されています。
出力インピーダンス特性は、図7に示すオープン・コレクタ等価
回路から派生したものです。差動シャント、
ローパス・フィルタ、
内部帰還の働きにより、動作帯域で200Ω∼300Ωの差動出力
実効インピーダンスが＋OUTピンと­OUTピン間に生じます。
＋VOUTと­VOUTピンがシャント・インダクタまたは変圧器を使
用して出力ポートに接続され、電源電圧へのDCパスとなって
います。回路出力のDC成分の阻止は、通常、直列コンデンサ
によって行われます。
これらの阻止コンデンサの使用は、
出力
に磁束変圧器が使用されているときは避けることができます。
AC信号とDC電源を出力ピンに結合するための一般的なイン
ダクタとバラントランスの方式をいくつか図9に示します。
この
詳細な説明は、
「標準的応用例」
を参照してください。
電源
電源パスへのインダクタンスは、LTC6412の性能を劣化させ
ることがあります。各V CCピンの非常に近いところに低インダ
クタンスのバイパス・コンデンサを配置することを推奨します。
1000pFおよび0.1μFパラレル・コンデンサを推奨します。小さい
方をVCCに近づけて配置します。
どの電源ピンも未接続のま
まにはしないでください。最良の性能を得るには、
＋OUTおよ
び­OUTへのDCバイアス電圧をVCCの100mV以内にする必
要があります。
パッケージ底部の露出パッドは、低インダクタン
ス、低熱抵抗にてグランドに接続する必要があります。最適な
接地方法および電源のデカップリング例に関しては、
DC1464A
（テスト回路A）の詳細説明を参照してください。高周波数で
低インピーダンス電源とグランドを実現しないと発振が生じ、
歪みが増大することがあります。
6412fa
15
LTC6412
アプリケーション情報
イネーブル/シャットダウン
ENピンとSHDNピンはいずれも100kΩプルアップ抵抗によっ
てVCCに自己バイアスされているため、
デフォルトのオープン・
ピンではパワーオンしていますが、
出力アンプ信号パスがディ
スエーブルされています。ENピンを L にプルすると、減衰器ラ
ダーから出力アンプへの信号パスが完成します。ENピンには、
高速ミュート機能、SHDNピンには低速のパワー・オン/オフ機
能があります。
SHDN機能を必要とするアプリケーションでは、
出力アンプ信
号パスを高いEN電圧でディスエーブルしてからSHDN信号を
遷移させることを推奨します。
アンプをイネーブルするときは、
立ち上がりのSHDN遷移と立ち下がりのEN遷移間に少なく
とも5msのドウェル・タイムを持たせてVGA経由の非単調出
力信号動作を防ぎます。立ち下がりSHDN遷移のときは、
これ
とは逆の遅延シーケンスを推奨しますが、
出力信号の振幅が
ENピンとは関係なく急に降下するため、
それほど不可欠とい
うわけではありません。
SHDN
tDWELL
tDWELL
6412 AI01
EN
レイアウト/グランド配線
LTC6412の高周波数性能を生かすには、最適なRFグランド、
バイアス・デカップリング、終端に特別な注意を払う必要があ
ります。4層からなる推奨PCBボードの積層状態を下図に示し
ます。
これは、1GHzの相対誘電率がεr = 4.2∼4.5の1オンス銅
被膜のFR-4積層基板です。
RF SIGNAL
METAL 1
METAL 2
METAL 3
METAL 4
FR4 12-18 MILS
FR4 20-30 MILS
FR4 NOT CRITICAL
6412 AI02
GROUND PLANE
POWER PLANE
GND AND LF SIGNAL
テスト回路Aの最上面の金属とシルク・スクリーンの図で推奨
デカップリング・コンデンサ配置、信号配線、
グランド配線の
様子が分かります。露出パッド直下のグランド・ビアは重要で
す。
できるだけ多くのビアを使用してください。他のグランド・ピ
ンに対してはグランド・ビアはそれほど必須ではありません。
ESD
LTC6412のI/Oピンはすべて逆バイアス・ダイオードでESD保
護されています。
どのI/Oピンでも正電源より上でダイオード1
つ分の降下が強制されたり、
負電源より下でダイオード1つ分
の降下が強制されると、
これらのダイオードを通って非常に大
きな電流が流れることがあります。
この電流は10mAに制限さ
れていればデバイスへの損傷はありません。
＋OUT/­OUTピ
ンには、正電源用に追加の直列ダイオードが装備されており、
正電源を上回る約2Vのオーバーシュートを保持してから大量
の電流を流します。
信号圧縮特性
図のタイトルに
「入出力P1dB」
とあるものは、LTC6412VGAの
重要な特性を示しています。利得の設定値が­5dBを超える
ときは、
出力アンプによってリニア・パワーの処理機能が制限
され、利得設定値が­5dBを下回るときは、入力減衰器ラダー
によってリニア・パワーの処理機能が制限されます。
その前の
段階のミキサまたはアンプの特性がOP1dB < 19dBmでかつ
OIP3 < 50dBmの場合は、最小利得値においてリニア入力パ
ワーが制限されても、信号チェーンへの総合的な性能に影響
を及ぼすことはありません。
テスト回路
LTC6412の完全な差動動作設計の性質上、
このデータシート
に記した性能情報を得るには2 つのテスト回路が必要です。
テスト回路Aは、DC1464Aであり、入出力バラン変圧器を装
備した2ポート・デモ回路によって、2ポート・ネットワーク・ア
ナライザまたはその他のシングル・エンド50Ωテスト・システム
への直接接続が可能です。
バラン変圧器によってLTC6412の
高周波数および低周波数性能が制限されますが、70MHz∼
380MHzの簡単で、十分正確な測定が可能です。利得制御
信号をVGタレットに供給してDC制御測定を行ったり、VGAIN
SMAコネクタを通して過渡制御信号を測定したりします。利
得制御タレット用のクリップ・リード線はノイズを拾いやすい
ので、
ローパス・フィルタをかけてAMアップコンバージョン・
アーチファクトを防ぐ必要があります。 VGタレット使用時は、
6412fa
16
LTC6412
アプリケーション情報
VGAIN SMA入力からグランドにかけて4.7μFコンデンサを取
り付けることによって効果的なローパス・フィルタとなります。
テスト回路Aの標準的なデータ曲線は、
SMAコネクタのプレー
ンで測定され、入出力バランによるロス
（それぞれ約0.5dBお
よび1.2dBと推測される）
は補正してありません。
このデータ・
シートで示されている標準的なACデータは、Sdd21やScc21な
どのミックスト・モードのSパラメータを除き、
いずれもテスト回
路Aに対応します。
テスト回路Bでは、4ポート・ネットワーク・アナライザを使用し
てバラン変圧器および関連回路による周波数の制約を超えて
差動モードと同相モードのSパラメータと同相Sパラメータの
測定を行います。
整合した較正セットによりテスト回路Bに示す
ような測定リファレンス・プレーンが確立されます。
出力プレー
ンはパッケージのエッジで定義されるのに対して、入力プレー
ンは0402コンデンサの入力ペアのエッジで定義されます。IC
のランドとグランドのビア・パターンは、
テスト回路Aのそれと
同一です。パッケージの直下にあるグランドのビア・パターン
は、
このデータ・シートで使用しているRF特性を得るのに必要
なRFグランドを提供します。
ミックスト・モードのSパラメータに
よるSxyABフォームの標準的なデータ曲線はすべてテスト回
路Bに対応し、図5および図6の定義に従います。
標準的な応用例
グランドと電源のデカップリングの方法はテスト回路Aに提示
したレイアウトに厳密に準じる必要がありますが、入出力の
ネットワークはそれぞれのアプリケーション条件に応じてカス
タマイズすることができます。
入力側では、差動ポート・インピーダンスは、
すべての利得設
定値およびアプリケーション周波数に対して50Ωに非常に近
い値になっています。差動信号チェーンでは、差動入力信号
が約10nFの適切なDC阻止コンデンサを装備した先行する差
動出力段から容易に与えられます。VGA用にシングル・エンド
の入力信号が使われているときは、差動入力信号に変換する
のに適切なバランが必要になります。50Ωシングル・エンドか
ら50Ω差動への受動的な変換は、ETC1-1-13またはMABA007159のような1：1伝送ライン・バランを使用することで最も
効率よく行うことができます。
これらの1：1バラン・デバイスは
比較的廉価で、低損失、広帯域応答および良好な位相マッチ
ングなどの優れた電気的特性を持っています。
6412 F01
図1. DC1464Aの最上面シルクスクリーン。
テスト回路A
出力側では、差動ポート・アドミッタンスは、
すべての利得設定
値およびアプリケーション周波数に対して300Ω||1.5pFに非常
に近い値になっています。
この出力ポート回路は、DC出力電
源電流用のパスだけではなく、
アプリケーションに必要なバラ
ン、
マッチング、
あるいはフィルタ機能などの機能を果たす必要
があります。
したがって、
出力回路のデザイン・オプションとして
はさらにバリエーションが多くなります。他の一般的な出力回
路を、
コンポーネント値を評価する上で必要な若干のデザイ
ン上のガイドラインとともに図9に簡単に示します。最終的なデ
ザイン・シミュレーションでは、図8の小信号等価回路モデル
を使用して出力端子の負荷効果を適切に判断します。
図9の
（a）
は、
L1 = L2の2つの最適なインダクタを使用した最も
簡単な差動出力構成で、
アプリケーション周波数で出力ノー
ドに負荷を加えることなくDC電源電流を流すことができます。
出力ピンのPCBトレース幅は、
これらの端子の高いインピーダ
6412fa
17
LTC6412
アプリケーション情報
図9（ b）は、
チューニングした差動出力にさらにバリエーショ
ンを加えたもので、DC阻止コンデンサをタンク・レゾネータ内
に入れることでバンドパス・フィルタとしての機能を果たさせ、
VGA出力インピーダンスを低い値に変えます。
ここでもCOコン
デンサを2つの別々の接地されたシャント・コンデンサに分割
して同相ノイズを除去することができます。
図9（c）
は、50Ωシングル・エンド出力を実現するために使用す
る磁束変圧器を示しています。磁束変圧器は図3に示したよう
な出力伝送ライン変圧器によく見られるような大規模な帯域
幅は提供しませんが、
シャント・コンデンサ
（この図には示され
ていません）
でチューニングを行えば、小さな帯域幅では十分
機能します。磁束変圧器を使ったデザインはDC阻止コンデン
サが不要になり、厳しい環境でのアプリケーションに魅力的
なものとなります。
たとえば、MABAES0061などの標準的なRF
磁束変圧器を通過しないESDやその他の過渡現象としての
電気的に過度なストレスに対してアンプ出力が影響を受けや
すい場合などです。
6412 F02
図2. DC1464Aの最上面メタル部。
テスト回路A
ンスに合わせて細くする必要があります。1オンス銅線で8∼
10milのトレース幅を選択すれば十分です。0.1μFコンデンサ
は、DC成分を阻止する役割を果たし、必要に応じてデカップ
リングを行います。
これらのコンデンサ値は、下は数MHzの周
波数まで使用するのに最適で、
アプリケーションの周波数が
高い場合は、
スケールダウンすることができます。
バンドパス・フィルタリングが図9（ a）
のVGA出力に必要な場
合は、対象となる周波数でL1とL2がシャント・コンデンサCOと
共振するように設計することができます。
ω = 1/√CO
（L1＋L2）
。
あるいは、
L1=L2が2つの別のコンデンサC1 = C2と共振するよ
うに設計することで、
同相ノイズにフィルタをかけるようにする
ことができます。
図9（d）
は、帯域幅の約15∼30%に使えるディスクリートのLC
バランを示しています。帯域幅が大きいとここに示した数の
部品で実現することが困難になり、帯域幅が小さいと部品の
許容性に制約を受けることが多くなります。
これらの制限にも
かかわらず、
ディスクリートのLCバランは出力回路のソリュー
ションとして費用効果は高いといえます。共振時には、
チュー
ニングされた回路では差動からシングル・エンドへの変換とと
もにインピーダンス変換が得られます。
DC結合動作
LTC6412は、AC結合動作を念頭に入れて設計されています。
固定された入力DC同相電圧とより高いオープン・コレクタ出
力DCバイアス・ポイント間の変換のため、DC結合アプリケー
ションでの使用は実際的ではありません。
6412fa
18
LTC6412
アプリケーション情報
SHDN EN
VCC
R1
1k
R2
[1]
R3
[1]
R4
1k
VCC
C3 0.1µF
R5
1k
C2 1000pF
R7
[1]
5
+IN
0dB
•
1
1
C8
10nF
2
2
3
3
4
R9
0Ω
4
5
C11
10nF
6
VCC
C14
0.1µF
C13
1000pF
23
R6
1k
22
21
CB1
4.7µF
19
GND
+IN
+OUT
–IN
VCM
DECL2
VCC
VCC
16
8
9
10
R18 [1]
C6
0.1µF
C20
[1]
C9
[1]
2
1
5
•
C21
0.1µF
14
13
+OUT
–OUT
C12
1000pF
VCC
C16
1000pF
12
C15
0.1µF
BALUN
PART NUMBER
T1, T3, T4
TYCO MABA-007159
T2
MINI-CIRCUITS TCM4-19+
R14 [1]
C22
0.1µF
R17
100Ω
+VG
11
4
15
DECL1 GND +VG VREF –VG GND
7
VCC
C7 0.1µF
17
GND
VCM
T2
4:1
3
18
–OUT
LTC6412
R15 0Ω
CA1
1µF
20
GND
VCC
R20
100Ω
–VG
R19 0Ω
VGAIN
NOTE:
[1] DO NOT PLACE
5
TEST IN
•
T3
1:1
C18 0.1µF
•
1
3
2
2
C19 0.1µF
T4
1:1
1
3
4
•
•
4
TEST OUT
5
R22
0Ω
R21
0Ω
6412 F03
図3. デモ・ボードDC1464Aの回路図。
テスト回路A
3.3V
入力REF
プレーン
出力REF
プレーン
0.1µF
1nF
PORT 1
50Ω
+IN
10nF
PORT 2
50Ω
EN
10nF
SHDN
1/2 AGILENT
E5071C
VCC
3.00V TO 3.60V
GND
C4 0.1µF
VCC GND SHDN EN GND VCC
C17
0.1µF
VCC
VCC
C2 1000pF
+OUT
LTC6412
GND
VCM
DECL1
DECL2
+VG
VREF
–VG
–IN
•
T1
1:1
24
C5
10nF
VCC
–IN
10nF
IDC
IDC
–OUT
0.1µF
0.1µF
利得制御
（­ スロープ・モード）
1/2 AGILENT
E5071C
PORT 3
50Ω
PORT 4
50Ω
6412 F04
0.1µF
図4. 4ポート解析図。
テスト回路B
6412fa
19
LTC6412
アプリケーション情報
差動
モード・
ポート1
同相
ポート1
+IN
50Ω
差動
モード・
ポート2
同相
ポート2
12.5Ω
+OUT
DUT
–IN
200Ω
50Ω
–OUT
1:1
センター・タップ付きの
理想的な変圧器
6412 F05
1:1
センター・タップ付きの
理想的な変圧器
図5. テスト回路Bで報告されたミックスト・モードSパラメータ図
S xyAB
スティミュラス・ポート番号
応答ポート番号
スティミュラス・ポート・モード
応答ポート・モード
モード
S xyAB
=
d: 差動モード
（平衡）
c: 同相（平衡）
ポートAのxモード信号出力
ポートBのyモード信号入力
6412 F06
図6. テスト回路Bで報告されたミックスト・モードSパラメータの定義
5Ω
5Ω
0.3pF
8pF
バッファ・
アンプへ
センター・タップ
付きの
理想的な
1nH
1：1変圧器
+OUT
gm
150Ω
300Ω
1.5pF
+OUT
ZOUT
1nH
–OUT
作動モード・
アドミッタンス
0.3pF
5Ω
150Ω
5Ω
ローパス・フィルタ
図7. 大信号出力等価回路図
6412 F06
同相
アドミッタンス
–OUT
190Ω
175Ω
5pF
4pF
6412 F08
図8. 小信号出力等価回路モデル
6412fa
20
LTC6412
アプリケーション情報
10mil
LINE WIDTH
LTC6412
0.1µF
–OUT
L1 = L2
C1 = C2
L1
VCC
+OUT
(a)
C1 0.1µF
ZOUT = 200Ω
CO
L2
差動
0.1µF
注記: 点線部コンポーネントは
バンドパス・フィルタ用
（本文参照）
C2
C1
L1 = L2
C1 = C2
(b)
L1
VCC
+OUT
LTC6412
0.1µF
–OUT
共振時、
CO
L2
C2
2
1
CO
ZOUT =
200Ω
1 + 1 + 1
C1 C2 CO
差動
T2
4:1
VCC
+OUT
(c)
LTC6412
–OUT
T2 = MABAES0061
ZOUT = 50Ω
シングル・エンデッド
0.1µF
VCC
0.1µF
L1
LCHOKE
C1
+OUT
(d)
0.1µF
LTC6412
–OUT
L1 = L2 = L
C1 = C2 = C
fO =
1
2π√LC
1
2πfOC
共振時、
XC =
XC2
200Ω
シングル・エンデッド
L2
ZOUT =
C2 LC
BALUN
6412 F09
図9. 出力AC/DC結合、
フィルタおよびバラン回路設計オプション
6412fa
21
LTC6412
パッケージ
UFパッケージ
24ピン・プラスチックQFN
（4mm 4mm）
（Reference LTC DWG # 05-08-1697）
0.70 ±0.05
4.50 ± 0.05
2.45 ± 0.05
3.10 ± 0.05 (4 SIDES)
パッケージの外形
0.25 ±0.05
0.50 BSC
推奨する半田パッドのピッチと寸法
4.00 ± 0.10
(4 SIDES)
底面図―露出パッド
R = 0.115
TYP
0.75 ± 0.05
PIN 1
TOP MARK
(NOTE 6)
ピン1のノッチ
R = 0.20（標準）
または
0.35 45 の面取り
23 24
0.40 ± 0.10
1
2
2.45 ± 0.10
(4-SIDES)
(UF24) QFN 0105
0.200 REF
0.00 – 0.05
0.25 ± 0.05
0.50 BSC
NOTE：
1. 図はJEDECのパッケージ寸法MO-220のバリエーション
（WGGD-X）
とする
（未承認）
2. 図は実寸とは異なる
3. すべての寸法はミリメートル
4. パッケージの底面の露出パッドの寸法にはモールドのバリを含まない
モールドのバリは
（もしあれば）各サイドで0.15mmを超えないこと
5. 露出パッドは半田メッキとする
6. 網掛けの部分はパッケージの上面と底面のピン1の位置の参考に過ぎない
6412fa
22
LTC6412
改訂履歴　（改訂履歴はRev Aから開始）
REV
A
日付
概要
ページ番号
04/10 「電気的特性」
のTCGAIN Typicalを−0.007dB/°Cに変更
3
6412fa
リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負い
ません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資
料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。
23
LTC6412
関連製品
製品番号
説明
注釈
LT1993-2、LT1993-4、
LT1993-10
800MHz差動アンプ/ADCドライバ
­72dBc IM3、70MHz 2VP-Pコンポジット、AV = 2V/V、4V/V、10V/V
固定利得IFアンプ/ADCドライバ
LTC6400-8、LTC6400-14、1.8GHz低ノイズ、低歪み差動ADCドライバ
LTC6400-20、LTC6400-26
­71dBc IM3、240MHz 2VP-Pコンポジット、IS = 90mA、AV = 8dB、
14dB、20dB、26dB
LT6402-6、LT6402-12、
LT6402-20
300MHz差動アンプ/ADCドライバ
­71dBc IM3、20MHz 2VP-Pコンポジット、AV = 6dB、12dB、20dB
1.4GHz差動IFアンプ、
入力インピーダンスは設定可能
OIP3 = 36dBm、70MHz、
ミキサIFポートとのフレキシブルなインターフェイス
LTC6401-8、LTC6401-14、1.3GHz低ノイズ、低歪み差動ADCドライバ
LTC6401-20、LTC6401-26
LTC6410-6
LTC6416
2GHz、16ビット差動ADCバッファ
LTC6420-20
デュアル1.8GHz低ノイズ、
低歪み差動ADCドライバ
LTC6421-20
­72dBc IM2、300MHz 2VP-Pコンポジット、IS = 42mA、eN = 2.8nV/√Hz、
AV = 0dB、300MHz 0.1dB帯域幅
LTC6400-20のデュアル・バージョン、AV = 20dB
デュアル1.3GHz低ノイズ、
低歪み差動ADCドライバ
LTC6401-20のデュアル・バージョン、AV = 20dB
超低歪みIFアンプ/ADCドライバ、
デジタル制御利得
OIP3 = 47dBm、100MHz、利得範囲10.5dB∼33dB、1.5dB単位
高ダイナミック・レンジ7ビット・デジタル制御
IF VGA/ADCドライバ
OIP3 = 46dBm、200MHz、利得範囲1.725∼17.6dB、0.125dB単位
デジタル制御利得のIFアンプ/ADCドライバ
LT5514
­74dBc IM3、140MHz 2VP-Pコンポジット、IS = 50mA、AV = 8dB、
14dB、20dB、26dB
低歪みIFアンプ/ADCドライバ、
デジタル制御利得 OIP3 = 40dBm、100MHz、利得範囲4.5dB∼37dB、1.5dB単位
LT5524
LT5554
ベースバンド差動アンプ
LT1994
低ノイズ、低歪み差動アンプ/ADCドライバ
16ビットSNR、SFDR（1MHz）、
レール・トゥ・レール出力
低ノイズ、
レール・トゥ・レール出力差動アンプ/
ADCドライバ
16ビットSNR、SFDR（3MHz）、
レール・トゥ・レール出力、eN = 2.8nV/√Hz
LTC6404-1, LTC6404-2
低ノイズ、
レール・トゥ・レール出力差動アンプ/
ADCドライバ
LTC6406
3GHzレール・トゥ・レール入力差動アンプ/
ADCドライバ
­65dBc IM3（50MHz）2VP-Pコンポジット、
レール・トゥ・レール入力、
eN = 1.6nV/√Hz、18mA
LTC6403-1
LT6411
利得制御用低ノイズDAC
LTC2630-10
LTC2640-10
LTC2641-12
LTC2642-12
16ビットSNR、SFDR（10MHz）、
レール・トゥ・レール出力、
eN = 1.5nV/√Hz、LTC6404-1はユニティ・ゲイン安定、
LTC6404-2は利得2安定
低消費電力差動ADCドライバ/
利得を選択可能なデュアル・アンプ
­83dBc IM3（70MHz）2VP-Pコンポジット、AV = 1、­1または2、16mA、
シングル・エンド∼差動への変換に優れる
低消費電力、内蔵のリファレンス、
単一電源10ビットDAC
SPI入力、2.5V出力レンジ、2:1抵抗分割出力
低消費電力、内蔵のリファレンス、
単一電源10ビットDAC
低ノイズ、低消費電力、単一電源12ビットDAC
低ノイズ、低消費電力、単一電源12ビットDAC
SPI入力、2.5V出力レンジ、2:1抵抗分割出力
SPI入力、低グリッチ・インパルス、ゼロ・スケール・パワー・オン
SPI入力、低グリッチ・インパルス、
ミッド・スケール・パワー・オン
6412fa
24
リニアテクノロジー株式会社
〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F
TEL 03-5226-7291 FAX 03-5226-0268 www.linear-tech.co.jp
●
●
LT 0410 REV A • PRINTED IN JAPAN
 LINEAR TECHNOLOGY CORPORATION 2009