薄膜Hall素子による磁場エリアセンサの研究開発

課
題
研究組織
薄膜 Hall 素子による磁場エリアセンサの研究開発
木村
睦 (理工学部・教授) 研究代表者
山本 伸一 (理工学部・教授)
松田 時宜 (理工学部・助教)
海川 龍治 (理工学部・教授)
井上
聡 (北陸先端科学技術大学院大学・特任教授／(前)セ
イコーエプソン株式会社新領域開発センター・部長)
1 ．研 究 発 表
(1)
[招待講演］木村
睦，広がる薄膜トランジスタ技術とデバイス，第131回電子セラミック・プロセス研究会プ
ログラム，2011年 4 月
(2)
Tsuyoshi Segawa, Yohei Yamaguchi, Hayami Hashimoto, and Mutsumi Kimura, Analysis of Hall Effect in Micro
Poly-Si Hall Devices with p-type Doping Films for Magnetic Area Sensors, IMFEDK 2011, pp. 132-133, May
2011
(3)
Mutsumi Kimura, Masaaki Hirako, Toshifumi Yamaoka, and Satoshi Tani, Simulation Algorithm of Carrier
Transport subject to Lorentz Force in Semiconductor Films, Solid State Electronics, Vol . 63, Issue 1, pp .
137-139, Sept. 2011
(4)
[招待講演］Mutsumi Kimura, Features and Applications of Various TFTs - Si based Matured TFTs and Oxide
Semiconductor based Transparent TFTs -, 2011 IEEE Photonics Conference, pp. 557-558, Oct. 2011
睦，薄膜トランジスタの新規応用技術，龍谷大学・明治大学 新技術説明会，2011年11月
(5)
木村
(6)
Yohei Yamaguchi, Hayami Hashimoto, Tsuyoshi Segawa, Daiki Tadokoro, and Mutsumi Kimura, MagneticField Area Sensor using Poly-Si Hall Devices: Static and Real-Time Area Sensing, Proc. IDW ʼ11, Vol. 1, pp. 7780, Dec. 2011
(7)
Yoshihiro Ito, Yoshiki Imuro, Yohei Yamaguchi, and Mutsumi Kimura, Characteristic Evaluation of an
Operational Amplifier using poly-Si Thin-Film Transistors, Proc. IDW ʼ11, Vol. 1, pp. 187-188, Dec. 2011
(8)
Mutsu Lab, Applications of TFT other than LCD = TFT の LCD 以外への応用 =, IDW ʼ11 Exhibition, Dec. 2011
( 9 ) 木村
睦，山本
伸一，松田
時宜，海川
龍治，井上
聡，薄膜 Hall 素子による磁場エリアセンサの研究
開発，第23回 龍谷大学 新春技術講演会，2012年 1 月
(10)
木村
睦，薄膜トランジスタの新規応用，第23回 龍谷大学 新春技術講演会，2012年 1 月
(11)
[招待講演］Mutsumi Kimura, Sensor Applications using TFTs, 2012 Taiwan Display Conference, April 2012, to
be published
(12)
[招待講演］Mutsumi Kimura, Thin-film Sensors Using Thin-film Transistor Technologies, CMOS Emerging
Technologies 2012 Conference, July 2012, to be published
(13)
Mutsumi Kimura, Thin-Film Sensors, Sensor Technologies, CRC Press, to be published
2 ．2011年度の研究計画
現在，薄膜トランジスタ(TFT)は，フラットパネルディスプレイやフォトセンサなどに広く用いられており，ま
た，最近は，より高性能な低温多結晶シリコン薄膜トランジスタ(低温 poly-Si TFT)の研究開発がさかんで，システ
ムオンパネル(SOP)を実現する新規機能デバイスとして期待されている．さらに，将来は，大面積・高性能・高集積
性・基板自由度・高生産性・低環境負荷・低コストなどといった特長を生かして，これからのエレクトロニクスの一
躍を担う革新的電子デバイスのひとつとして嘱望されている1)．
一方，磁場センサは，理論物理はじめ材料・電子・機械・生体工学などあらゆる工学分野から生産現場など産業分
3
野まで，広く利用されている．しかしながら，従来の Hall 素子や磁気抵抗素子などによる磁場センサは，局所的な
磁場測定に限られていた(図 1 )2-3)．
そこで，本研究プロジェクトでは，薄膜 Hall 素子による磁場エリアセンサの研究開発を行う．薄膜 Hall 素子は，
低温 poly-Si TFT や太陽電池と同様な製造プロセスにより，大面積に低コストで作製可能であるので，これをマトリ
クス状に配置することにより，磁場の面状分布をリアルタイムに観測可能な磁場エリアセンサを実現する(図 2 )．や
はり理論物理はじめ工学分野から産業分野まで，広く応用が期待できるが，特に，磁性材料開発・モータ設計・生体
磁場観測・環境磁場計測などへの活用が有望である．本プロジェクトは2010年度と2011年度の 2 年計画であり， 1 年
目の目標は，磁場エリアセンサの設計・試作と磁場測定・磁場エリアセンシングの動作確認であったが，ほぼ計画ど
おりに進捗した． 2 年目の目標は，磁場エリアセンサのデバイス構造・駆動条件の最適化と集積化オペアンプによる
感度向上である．具体的には，前者で 2 ケタ・後者で 2 ケタの感度向上を目論んでいる．さらに，最終的な到達目標
は，磁場エリアセンサのプロダクト完成と上記の活用である．
図1
従来の磁場センサ
図2
磁場エリアセンサ
本プロジェクトの開始前に，単一の薄膜 Hall 素子の設計・試作と磁場測定の動作確認に成功し，同じく 1 年目に，
磁場エリアセンサの設計・試作と磁場測定・磁場エリアセンシングの動作確認に成功した．この結果をふまえて，本
プロジェクトの 2 年目は，まず，低温 poly-Si 薄膜プロセスを用いて，半導体薄膜幅・半導体薄膜長・ドーパント
種・ドーパント密度などの構造・物性パラメータが異なる磁場エリアセンサを試作する．印加電圧・制御電流などを
変化させながら，磁場印加したときの電気特性評価を行うとともに，ローレンツ効果をモデル化した独自のデバイス
シミュレーションも用いて，デバイス構造・駆動条件の最適化による感度向上を計る(図 3 )．つぎに，微小な電圧を
画素ごとに増幅する低温 poly-Si TFT による集積化オペアンプ回路を考案し，作動増幅回路・カレントミラー回路・
バッファ回路段数などの最適化を試みつつ，回路シミュレーションによる詳細確認を行う(図 4 )．さらに，磁場エリ
アセンサと接続して，集積化オペアンプによる感度向上を計る．
図3
デバイス構造の最適化
図4
集積化オペアンプ
低温 poly-Si TFT は，これからのエレクトロニクスの一躍を担う革新的電子デバイスのひとつとして嘱望されてい
る．本プロジェクトは，その新規応用のひとつとして，たいへん興味深い．一方，磁場センサは，理論物理はじめ工
学分野から産業分野まで，広く利用されているが，従来の Hall 素子や磁気抵抗素子などによる磁場センサは，局所
的な磁場測定に限られていた．本プロジェクトでは，薄膜 Hall 素子は，低温 poly-Si TFT や太陽電池と同様な製造
プロセスにより，大面積に低コストで作製可能であるので，これをマトリクス状に配置することにより，磁場の面状
分布をリアルタイムに観測可能な磁場エリアセンサを実現する．
4
また，本研究組織の井上聡の元所属であるセイコーエプソン株式会社とは，既に共同研究が行われて，本プロジェ
クトに関する先駆的な研究開発に関しての研究発表4-5)や特許出願6)もあり，本プロジェクトが推進されることで，将
来的にさらに有意義な共同研究が進むと考えられる．
これらの点から，本プロジェクトは，科学技術の創造と発展に寄与し，研究成果の社会還元を計ることを目的とす
る科学技術共同研究センターにふさわしい研究である．
なお，国内外の研究状況としては，薄膜 Hall 素子の提案はあるが7)，薄膜 Hall 素子をマトリクス状に配置した磁
場エリアセンサは，これまで発表されたことはなく，デバイス構造・駆動条件の最適化と集積化オペアンプによる感
度向上も，これまで検討されたことはない。
3 ．研究実績の概要(研究経過と成果)
本プロジェクトの開始前に，単一の薄膜 Hall 素子の設計・試作と磁場測定の動作確認を行い，数十 mV/T と低感
度ながらも磁束密度に対応した Hall 電圧が検出可能であることを確認した(図 5 )．この結果をふまえて，本プロ
ジェクトの 1 年目は，まず，磁場エリアセンサを設計し，低温 poly-Si 薄膜プロセスを用いて試作した(図 6 )．そし
て，磁場測定の動作確認とともに，懸念された均一性の評価を行ったところ，磁場印加なしでも各々の薄膜 Hall 素
子で異なるオフセット電圧が発生するが，磁場感度はほぼ一定であることがわかった(図 7 )．そこで，あらかじめ
各々の薄膜 Hall 素子の磁場感度をキャリブレーションしておき，Hall 電圧から磁束密度に変換する補正方式を提案
し，磁場エリアセンシングの動作確認に成功した(図 8 )．これらの成果は，国際的に権威ある論文誌 ESL(IF=2.
7)8)・IEEE EDL(IF=3.0)9)から出版されている．
図5
薄膜 Hall 素子
図7
磁場測定
図6
図8
磁場エリアセンサ
磁場エリアセンシング
本プロジェクトの 2 年目は，まず，低温 poly-Si 薄膜プロセスを用いて，ドーパント種・ドーパント密度といった
物性パラメータが異なる磁場エリアセンサを試作した10)．半導体薄膜幅・半導体薄膜長といった構造パラメータが異
なる磁場エリアセンサを試作することについては，試作委託している工場が東日本大震災で被災したため，完成が遅
れていたが，ようやく完成したので今後に評価を行う．ドーパント種・イオン打込加速電圧・ドーパント密度として
はボロンＢ(ｐ型)25keV 1.5×1015 cm-2・リンＰ(ｎ型)55keV 4×1013 cm-2・リンＰ(ｎ型)55keV 2×1015 cm-2 を用い
た．イオン打込シミュレータで求めたドーピング密度は，それぞれ，1.5×1020cm-3・1.1×1018cm-3・5.7×1019cm-3，
Hall 効果測定から逆に求めたドーパント密度は，それぞれ，8.6×1018cm-3・7.1×1017cm-3・3.0×1019cm-3 である．こ
れらの磁場エリアセンサの Hall 電圧を測定し，感度(∂VH/∂B)を求めた(図 9 )．その結果，ドーパント種について
5
は，ボロンＢ(ｐ型)よりもリンＰ(ｎ型)のほうが，高感度となることがわかった．これは，電子の移動度がホールの
移動度よりも高いことに起因している．さらに，ドーパント密度については，4×1013cm-2 のほうが 2×1015cm-2 よ
りも，高感度となることがわかった．これは，磁場センサがジュール熱で破壊されない範囲で印加可能な電圧の最大
値が 4×1013cm-2 のほうが大きく，Hall 電圧が大きくなるからである．そこで，今後は，リンＰ(ｎ型)55keV 4×1013
cm-2 を用いることとした．
図9
ドーパント種・ドーパント密度の異なる磁場センサの Hall 電圧
また，ローレンツ効果をモデル化した独自のデバイスシミュレータも継続して開発した(図10)11)．低温 poly-Si 薄
膜では，結晶粒界のポテンシャルバリアによる散乱がキャリア輸送メカニズムとして支配的であるが，その数値計算
に成功した．いまだ計算領域が狭いためさらなる改善が必要だが，今後の磁場センサの開発に役立ててゆきたいと思
う．
6
図 10
ローレンツ効果をモデル化した独自のデバイスシミュレータ
また，集積化オペアンプについては，作動増幅回路・カレントミラー回路・バッファ回路段数などの最適化を行っ
たデバイスを作製し，特性評価を行った(図11)12)．制御電圧を調整することにより，オペアンプの入出力特性は十分
に急峻となり，ボルテージフォロアの入出力特性は十分に線形となり，ボルテージフォロアの過渡特性は十分に高速
であることが確認できた．これらの結果は，事前に検討した回路シミュレーションの結果とも矛盾しない．
図 11
集積化オペアンプの入出力特性と過渡特性
さらに，磁場エリアセンサによるリアルタイムな磁場測定の確認にも成功した(図12)13)．マルチプレクサにより連
続して Hall 電圧を測定し，データをノートパソコンに送り，リアルタイムに画面に磁場分布が表示されるものであ
る．これは，最終的な到達目標である磁場エリアセンサのプロダクト完成と活用につながる成果として，意義深いと
思っている．
7
図 12
磁場エリアセンサによるリアルタイムな磁場測定
結論としては，東日本大震災の影響で一部のみ計画どおりに進めることができなかったが，おおよそ目標は達成で
きたといえる．すなわち，ドーパント種・ドーパント密度といった物性パラメータが異なる磁場エリアセンサを試作
し，印加電圧・制御電流などを変化させながら，磁場印加したときの電気特性評価を行った．ローレンツ効果をモデ
ル化した独自のデバイスシミュレータの開発も順調であった．デバイス構造・駆動条件の最適化による感度向上にも
見通しがついた．集積化オペアンプ回路の作動増幅回路・カレントミラー回路・バッファ回路段数などの最適化を行
い，回路シミュレーションによる結果と一致していることを確認した．磁場エリアセンサと接続して，集積化オペア
ンプによる感度向上を計ることについては，ほぼ見通しがついたが，今後に注力してゆくこととする．
1)
M. Kimura and T. Shima, Applications of Thin-Film Transistors other than Flatpanel Displays, AM-FPD ʼ06,
pp. 73-76, Jul. 2006
2)
蓮見
孝雄，電気工学必携 第 3 版，三省堂，pp. 244, 1978
3)
須山
正敏，電子通信学会，改版 電気磁気測定，コロナ社，pp. 267, 1985
4)
平子
正明，山岡
俊文，谷
智之，木村
睦，Poly-Si Hall 素子のデバイスシミュレーションと磁場測定，
2008年(平成20年)春季 第55回応用物理学関係連合講演会 講演予稿集 No. 2, pp. 891，2008年 3 月
5)
M. Kimura, T. Hachida, Y. Nishizaki, T. Yamashita, T. Shima, T. Ogura, Y. Miura, H. Hashimoto, M. Hirako, T.
Yamaoka, S. Tani, Y. Yamaguchi, Y. Sagawa, K. Setsu, Y. Imuro, K. Bundo, T. Yoshikawa, and T. Tadokoro,
Sensor Applications of Thin-Film Devices - Photosensor, Magnetic Sensor, Temperature Sensor and Chemical
Sensor -, IDMC / 3DSA / Asia Display ʼ09, pp. 28, Tue-S06-01, April 2009
6)
7)
原
弘幸，木村
睦，山岡
俊文，平子
正明，橋本
早未，磁場センサ，特願2008-253423
Yue Kuo, Thin film transistors, Material and processes Vol.2: Polycrystalline silicon thin film transistors,
Kluwer Academic Publishers, pp. 487, 2004
8)
8
M. Kimura, Y. Yamaguchi, H. Hashimoto, M. Hirako, T. Yamaoka, and S. Tani, Analysis of Hall Voltage in
Micro Poly-Si Hall Cells, Electrochem. Solid-State Lett. Vol. 13, Issue 8, pp. J96-J98, Aug. 2010
9)
Y. Yamaguchi, H. Hashimoto, M. Kimura, M. Hirako, T. Yamaoka, and S. Tani, Magnetic-Field Area Sensor
10)
Y. Yamaguchi, H. Hashimoto, T. Segawa, and M. Kimura, Analysis of the Hall Effect in Micro Poly-Si Hall
11)
M . Kimura, M . Hirako, T . Yamaoka, and S . Tani, Simulation Algorithm of Carrier Transport subject to
12)
Y. Ito, Y. Imuro, Y. Yamaguchi, and M. Kimura, Characteristic Evaluation of an Operational Amplifier using
13)
Y. Yamaguchi, H. Hashimoto, T. Segawa, D. Tadokoro, and M. Kimura, Magnetic-Field Area Sensor using
using Poly-Si Micro Hall Devices, IEEE Electron Device Lett. Vol. 31, No. 11, pp. 1260-1262, Nov. 2010
Devices and Origin of Offset Voltages, Electrochem. Solid-State Lett. Vol. 14, Issue 6, pp. J26-J29, March 2011
Lorentz Force in Semiconductor Films, Solid State Electronics, Vol. 63, Issue 1, pp. 137-139, Sept. 2011
poly-Si Thin-Film Transistors, Proc. IDW ʼ11, Vol. 1, pp. 187-188, Dec. 2011
Poly-Si Hall Devices: Static and Real-Time Area Sensing, Proc. IDW ʼ11, Vol. 1, pp. 77-80, Dec. 2011
9