...

XS3200 FPGAボード マニュアル

by user

on
Category: Documents
10

views

Report

Comments

Transcript

XS3200 FPGAボード マニュアル
XS3200 FPGAボード
マニュアル
Rev 1.2
■ 本マニュアルに使われている表示の意味 ■
! 警告
この表示の注意事項を守らないと、使用者が死亡または
重傷を負う可能性が想定される内容を示しています。
! 注意
この表示の注意事項を守らないと、使用者がけがをしたり、
物的障害の発生が考えられる内容を示しています。
目次
1.
はじめに ...............................................................................................................................4
2.
特長......................................................................................................................................4
3.
仕様......................................................................................................................................5
3-1.
本製品仕様 .......................................................................................................................5
3-2.
I/O..................................................................................................................................6
3-2-1.
接続用コネクタ ...............................................................................................................6
3-2-2.
コネクタ-FPGA端子対応表 ..........................................................................................6
3-2-3.
使用に制限の有るI/O ................................................................................................10
3-2-4.
半田ジャンパ................................................................................................................ 11
3-3.
FPGAプログラムの作成とダウンロード.............................................................................13
3-3-1.
JTAG用コネクタの取り付け..........................................................................................13
3-4.
FPGAボードの固定.........................................................................................................14
3-5.
別売オプション.................................................................................................................14
3-5-1.
固定用サポートセット ....................................................................................................14
3-5-2.
変換アダプタ ................................................................................................................14
3-5-3.
ベースボード実装用コネクタ..........................................................................................14
4.
保証・免責...........................................................................................................................15
5.
サポート ..............................................................................................................................15
1. はじめに
このたびは、【XS3200 FPGAボード】をお買い求めいただきまことにありがとうございます。
このマニュアルは、製品の仕様や取り扱い方法について、説明しております。ご使用のまえに、この
マニュアルをよくお読みいただき、正しくご利用ください。
ご利用になる前に、以下の製品があることをご確認ください。
梱包内容
内容
数量
【XS3200 FPGAボード】
1
ピンヘッダ 6PIN(シングル 2.54mmピッチ)
1
マニュアル(本書)
1
表1.梱包内容
2. 特長
【XS3200 FPGAボード】は、ザイリンクス社製FPGA【SPARTAN3】、コンフィギュレーションRO
M、内部電源回路及び補助電源回路を搭載し、3.3V単一電源で使用することができるよう設計さ
れた小型ボードです。
SPARTAN3 XC3S200 PQ208 FPGAを搭載。
3.3V単一電源で動作します。
小型基板のため場所を取りません。
SPARTAN3 XC3S200のほとんどのI/Oピンがコネクタに接続され、使用することがで
きます。(IO_L23P_6端子は弊社都合により接続されていません。また、JTAG用端子
はボード上2.54mmピッチコネクタにのみ接続されています。)
ザイリンクス社製【ISE WebPACK】(無償)で回路デザイン、プログラミングが可能です。
!
注意
【XS3200 FPGAボード】にプログラミングをする場合は、必ずボードのCNT1,2のV
CC3.3V端子から電源を供給して下さい。
CNT3のJTAG端子にあるVCCAUXから電源を供給することはできません。
3. 仕様
FPGAの詳細な概要については、ザイリンクス社の資料をご覧ください。
3-1.
本製品仕様
項目
FPGA
仕様内容
XC3S200 PQ208(ザイリンクス社製)
コンフィギュレーションPROM XCF01S(ザイリンクス社製)
電源電圧
サイズ
環境
3.0V~3.45V
40×40×6mm(W×D×H コネクタ含まず)
動作温度・湿度-5~50℃ 20~90% (ただし結露なきこと)
保存温度・湿度-20~80℃ 20~90% (ただし結露なきこと)
表3-1.製品仕様
3-2. I/O
3-2-1.
接続用コネクタ
本ボードの接続用コネクタは以下の通りです。
逆挿し防止のため、CNT1にヘッダー側、CNT2にレセプタクル側を取り付けてあります。
取り付け基板にはCNT1側にレセプタクル、CNT2側にヘッダーを実装して下さい。
取り付け基板側コネクタは付属しておりませんので、お客さまでそれぞれ手配願います。
2.54mmピッチユニバーサル基板に実装される場合は、別売のピッチ変換アダプタをご利
用いただけます。
CNT番号
メーカー
FPGAボード側コネクタ
取り付け基板側コネクタ
1
ヒロセ電機
DF17(4.0)-80DP-0.5V(57)
DF17(4.0)-80DS-0.5V(57)
2
ヒロセ電機
DF17(4.0)-80DS-0.5V(57)
DF17(4.0)-80DP-0.5V(57)
表3-2.コネクタ型番
3-2-2.
コネクタ-FPGA端子対応表
● CNT3(コンフィギュレーションPROM書き込み JTAG 用)
CNT3
XCF01S端子名称
1
VCCAUX ※注意
2
GND
3
TCK
4
TDO
5
TDI
6
TMS
表3-3.JTAG端子
!
注意
VCCAUX端子はJTAGプログラマにI/O電圧を供給する端子です。 この端子に電
圧を印加しないで下さい。
● CNT1
CNT1
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
FPGA
FPGA
端子名称
端子番号
IO_L01N_2 / VRP_2
IO_L01P_2 / VRN_2
IO_VREF_2
IO_L19N_2
IO_L19P_2
IO_L20N_2
IO_L20P_2
IO_L21N_2
IO_L21P_2
IO_L22N_2
IO_L22P_2
IO_L23N_2 / VREF_2
IO_L23P_2
IO_L24N_2
IO_L24P_2
IO_L39N_2
IO_L39P_2
IO_L40N_2
IO_L40P_2 / VREF_2
GND
IO_L40N_3 / VREF_3
IO_L40P_3
IO_L39N_3
IO_L39P_3
IO_L24N_3
IO_L24P_3
IO_L23N_3
IO_L23P_3 / VREF_3
IO_L22N_3
IO_L22P_3
IO_L21N_3
IO_L21P_3
IO_L20N_3
IO_L20P_3
IO_L19N_3
IO_L19P_3
IO_L17N_3
IO_L17P_3 / VREF_3
IO_L01N_3 / VRP_3
IO_L01P_3 / VRN_3
CNT1
FPGA
FPGA
端子名称
端子番号
156
141 VCCO_2 , 3 ※
155
142 VCCO_2 , 3 ※
154
143 GND
152
144 IO_L01P_1 / VRN_1
150
145 IO_L01N_1 / VRP_1
149
146 IO_L10P_1
148
147 IO_L10N_1 / VREF_1
147
148 IO
146
149 IO_L_27P_1
144
150 IO_L_27N_1
143
151 IO_L_28P_1
141
152 IO_L_28N_1
140
153 IO
139
154 IO_L_31P_1
138
155 IO_L_31N_1 / VREF_1
137
156 IO_L_32P_1 / GCLK4
135
157 IO_L_32N_1 / GCLK5
133
158 GND
132
159 IO
※1
160 IO_L32P_0 / GCLK6
131
161 IO_L32N_0 / GCLK7
130
162 IO_L31P_0 / VREF_0
128
163 IO_L31N_0
126
164 IO
125
165 IO_L30P_0
124
166 IO_L30N_0
123
167 IO_L27P_0
122
168 IO_L27N_0
120
169 IO
119
170 IO_L25P_0
117
171 IO_L25N_0
116
172 IO / VREF_0
115
173 IO_L01P_0 / VRN_0
114
174 IO_L01N_0 / VRP_0
113
175 IO / VREF_0
111
176 GND
109
177 VCCO_0 , 1 ※
108
178 VCCO_0 , 1 ※
107
179 VCC3.3V
106
180 VCC3.3V
表3-4.CNT1ピンアサイン
110,127,
136,153
※1
161
162
165
166
167
168
169
171
172
175
176
178
180
181
※1
182
183
184
185
187
189
190
191
194
196
197
198
199
200
203
204
205
※1
163,177,
188,201
● CNT2
CNT2
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
FPGA
FPGA
端子名称
端子番号
PROG_B
CCLK
IO_L01P_7 / VRN_7
IO_L01N_7 / VRP_7
IO_L16P_7 / VREF_7
IO_L16N_7
IO_L19P_7
IO_L19N_7 / VREF_7
IO_L20P_7
IO_L20N_7
IO_L21P_7
IO_L21N_7
IO_L22P_7
IO_L22N_7
IO_L23P_7
IO_L23N_7
IO_L24P_7
IO_L24N_7
IO_L39P_7
IO_L39N_7
IO_L40P_7
IO_L40N_7 / VREF_7
IO_L40P_6 / VREF_6
IO_L40N_6
IO_L39P_6
IO_L39N_6
IO_L24P_6
IO_L24N_6 / VREF_6
IO_L23N_6
IO_L22P_6
IO_L22N_6
IO_L21P_6
IO_L21N_6
IO_L20P_6
IO_L20N_6
IO_L19P_6
IO_L19N_6
IO / VREF_6
IO_L01P_6 / VRN_6
IO_L01N_6 / VRP_6
CNT2
FPGA
FPGA
端子名称
端子番号
207
241 VCCO_4 , 5 ※
104
242 VCCO_4 , 5 ※
2
243 GND
3
244 DONE
4
245 IO_L27N_4 / DIN / D0
5
246 IO_L31N_4 / INIT_B
7
247 IO / VREF_4
9
248 IO_L01N_4 / VRP_4
10
249 IO_L01P_4 / VRN_4
11
250 IO
12
251 IO / VREF_4
13
252 IO_L25N_4
15
253 IO_L25P_4
16
254 IO
18
255 IO_L27P_4 / D1
19
256 IO_L30N_4 / D2
20
257 IO_L30P_4 / D3
21
258 IO / VREF_4
22
259 IO_L31P_4 / DOUT / BUSY
24
260 IO_L32N_4 / GCLK1
26
261 IO_L32P_4 / GCLK0
27
262 GND
28
263 IO / VREF_5
29
264 IO_L32N_5 / GCLK3
31
265 IO_L32P_5 / GCLK2
33
266 IO_L31N_5 / D4
34
267 IO_L31P_5 / D5
35
268 IO
37
269 IO_L28N_5 / D6
39
270 IO_L28P_5 / D7
40
271 IO_L27N_5 / VREF_5
42
272 IO_L27P_5
43
273 IO
44
274 IO_L10N_5 / VRP_5
45
275 IO_L10P_5 / VRN_5
46
276 IO_L01N_5 / RDWR_B
48
277 IO_L01P_5 / CS_B
50
278 GND
51
279 VCCO_6 , 7 ※
52
280 VCCO_6 , 7 ※
表3-5.CNT2ピンアサイン
60,73,
84,98
※1
103
92
83
102
101
100
97
96
95
94
93
90
87
86
85
81
80
79
※1
78
77
76
74
72
71
68
67
65
64
63
62
61
58
57
※1
6,23,
32,49
※
VCCO_0,1、VCCO_2,3、VCCO_4,5、VCCO_6,7 端子にはそれぞれI/O電源電圧(1.14V~
3.45V)を加えて下さい。
!
注意
I/O電圧はシングルエンドI/Oの規格により異なります。
I/O電源は2バンク毎共通です。 インターフェース規格、電源電圧に十分ご注意下さ
い。
詳細はザイリンクス社SPARTAN3のデータシートをご確認下さい。
※
単電源でお使いの場合は VCCO_0,1、VCCO_2,3、VCCO_4,5、VCCO_6,7 端子に VCC3.3V 端子と
共通の電源(3.0V~3.45V)を接続して下さい。
但し、この場合シングルエンドI/Oは全て3.3V の I/O として下さい。(LVTTL, LVCMOS33 等)
※1 GNDは本ボード内で共通です。 FPGA、コンフィギュレーションPROM、電源ICの各GND端子
に接続されています。
3-2-3.
使用に制限の有るI/O
以下の端子は、コンフィギュレーションPROMを取り外し、外部からコンフィギュレーションを
実行する場合にのみ使用します。
外部からのコンフィギュレーションを行わない場合、何も接続しないで下さい。
※
コンフィギュレーション終了のタイミングを検出する必要がある場合は、DONE端子を入
力ポートに接続して下さい。
CNT2
FPGA
FPGA
端子名称
端子番号
内容
201
PROG_B
207
コンフィギュレーション専用ピン
202
CCLK
104
コンフィギュレーション専用ピン
244
DONE(出力専用)
103
コンフィギュレーション専用ピン
コンフィギュレーション終了時、Lから
Hに遷移します。
表3-6.コンフィギュレーション専用ピン
また、以下の端子はコンフィギュレーション実行中にも使用されています。
回路設計時には充分注意してください。
CNT2
245
FPGA
FPGA
端子名称
端子番号
IO_L27N_4 / DIN / D0
92
内容
デュアルモードピン
コンフィギュレーション終了後は
ユーザーI/Oとして使用可能
246
IO_L31N_4 / INIT_B
83
デュアルモードピン
コンフィギュレーション終了後は
ユーザーI/Oとして使用可能
表3-7.デュアルモードピン
詳細はザイリンクス社SPARTAN3のデータシートを参照して下さい。
3-2-4.
半田ジャンパ
このFPGAボードは4箇所の半田ジャンパと6箇所のカットジャンパ※1があり、そ
れぞれ下表のような機能を持っています。
CJ3
CJ2
CJ6
CJ5
CJ4
HJ3
HJ2
HJ1
HJ4
CJ1
● 半田ジャンパー
No.
HJ1
HJ2
HJ3
状 態
内 容
ショート
コンフィギュレーションモード設定用です。
(出荷時)
出荷時はマスターシリアルモードに設定され、搭載されているPROMからコン
ショート
フィギュレーションを行います。
(出荷時)
他の設定については回路図及びSPARTAN3のデータシートを参照して下さ
ショート
い。
(出荷時)
ショート
HJ4
コンフィギュレーションモードをJTAGに設定し、JTAGコネクタからFPGAを直
接アクセスします。
オープン
JTAGコネクタ CNT3 からコンフィギュレーションPROMにプログラムを書き
(出荷時)
込みます。
● カットジャンパー
※1 カットジャンパとは半田ジャンパ用のPADが初期状態でショートしているパターンです。
必要に応じてパターンカットして使用します。 便宜上カットジャンパと呼称します。
No.
CJ1
状 態
内 容
ショート
FPGAの HSWAP_EN 端子を‘L’レベルにします。
(出荷時)
コンフィギュレーション終了までユーザーI/Oのプルアップを有効にします。
オープン
コンフィギュレーション終了までユーザーI/Oのプルアップを無効にします。
(カット)
ショート
CJ2
(出荷時)
オープン
FPGAのDIN端子、PROMのD0端子をCNT2に接続します。
外部からコンフィギュレーションを行う場合注1や、DIN端子をコンフィギュレーシ
ョン後にユーザーI/Oとして使用する場合、ショートしておいて下さい。
FPGAのDIN端子、PROMのD0端子をCNT2から切り離します。
(カット)
CJ3
ショート
FPGAのDONE端子、PROMのCE端子をCNT2に接続します。
(出荷時)
外部からコンフィギュレーションを行う場合注1、ショートしておいて下さい。
オープン
FPGAのDONE端子、PROMのCE端子をCNT2から切り離します。
(カット)
FPGAのINIT_B端子、PROMのOE/RESET端子をCNT2に接続しま
CJ4
CJ5
ショート
す。
(出荷時)
外部からコンフィギュレーションを行う場合や、DIN端子をコンフィギュレーショ
ン後にユーザーI/Oとして使用する場合注1、ショートしておいて下さい。
オープン
FPGAのINIT_B端子、PROMのOE/RESET端子をCNT2から切り離し
(カット)
ます。
ショート
FPGAのPROG_B端子、PROMのCF端子をCNT2に接続します。
(出荷時)
外部からコンフィギュレーションを行う場合注1、ショートしておいて下さい。
オープン
FPGAのPROG_B端子、PROMのCF端子をCNT2から切り離します。
(カット)
CJ6
ショート
FPGAのCCLK端子、PROMのCLK端子をCNT2に接続します。
(出荷時)
外部からコンフィギュレーションを行う場合注1、ショートしておいて下さい。
オープン
FPGAのCCLK端子、PROMのCLK端子をCNT2から切り離します。
(カット)
!
注1
外部からコンフィギュレーションを行う場合は、コンフィギュレーションPROMを取り外す
必要があります。
※
コンフィギュレーションPROMを使用せずCPUなどからコンフィギュレーションを行う方法は、ザイリ
ンクス社SPARTAN3のデータシートを参照して下さい。
3-3.
FPGAプログラムの作成とダウンロード
FPGAプログラムの作成にはザイリンクス社製【ISE WebPACK】(無償)ご用意ください。
書き込みは、JTAG用コネクタからザイリンクス社のダウンロードケーブルを使用し、搭載してあるコ
ンフィギュレーションPROM※に書き込みを行って下さい。
※ 本FPGAボードに搭載されているコンフィギュレーションPROMは、ザイリンクス社XCF01S
で、再書き込みが可能です。
3-3-1.
JTAG用コネクタの取り付け
本FPGAボードにはJTAG用コネクタとして6ピンのピンヘッダー写真(左)が同梱されていま
す。 これを写真(右)のように半田付けして使用します。
実際の書き込み方法は、書き込みツール、ダウンロードケーブルの説明書を参照して下さ
い。
!
注意
JTAGコネクタにダウンロードケーブルを正しく接続しないと、本ボードまたはダウンロー
ドケーブルを破壊する可能性があります。
また、書き込み時は必ずCNT1,2から電源を供給して下さい。
JTAGコネクタのピンアサインは、3-3-2.コネクタ-FPGA端子対応表 CNT3(コンフ
ィギュレーションPROM書き込み JTAG 用)を参照して下さい。
3-4.
FPGAボードの固定
本FPGAボードの角2箇所に取り付け固定用のネジ穴があります。
ベース基板に本ボードを固定する場合は、長さ8mmのスペーサー等を使用してM2のネジで固
定して下さい。
3-5. 別売オプション
3-5-1. 固定用サポートセット
本ボードをベース基板に固定するための金属スペーサーとネジのセットです。
固定したいけれどもスペーサーが入手できないというお客さまはご利用下さい。
3-5-2.
変換アダプタ
本ボードのコネクタは一般的な2.54mmピッチではないため、ユニバーサル基板などに直接実
装することができません。
そのため、別売オプションとして変換アダプタをご用意してあります。
PCBを作ることができない方や、PCBを作る前にユニバーサル基板で試作してみたい方はこちら
をご利用下さい。
3-5-3.
ベースボード実装用コネクタ
本ボードをベース基板に取り付けるコネクタ(ヘッダー/レセプタクル)のセットです。
コネクタが入手困難なお客さまはご利用下さい。
4. 保証・免責
製品ご購入から 3 ヶ月(使用条件による)、初期不良以外の保証は有償となります。
製品販売終了から一定の期間を過ぎますと、部品メーカ等の販売等など修理できなくなる事がありま
す。
免責
以下の事柄について弊社はいかなる責任も負いません。
!
警告
•
本製品によるデータの破損、消滅の損失。
•
本製品によりもたらされるべき、効果及び利益の損失。
•
本製品によるその他いかなる損失、障害、事故、異常等。
•
本製品の改造等により発生した事柄。
•
人命にかかわるシステムには使用出来ません。
•
本マニュアルについて無断で複写、引用、配布することはお断りいたします。
•
仕様及び本マニュアルは、予告無く変更する事があります。最新の資料は、弊社ホ
ームページよりダウンロードできます。
5. サポート
製品ならびに、本マニュアルの内容についてご不明な点がございましたら、お問合せください。
有限会社 サンテック
e-mail [email protected]
URL
http://suntech.incoming.jp/index.html
SPARTAN、SPARTAN3、ISE WebPACKは、米国Xilinx,Inc.の登録商標です。
本文に引用される商品名および製品名はすべてその個々の会社または個人に所有権および著作権があります。
2006/7/7
2006/9/25
2007/4/23
Rev.1.0 (初版)
Rev.1.1 3.3VI/Oに関する記載にLVCMOS33を追加、URL アドレスを変更
Rev.1.2 プリント板シルク変更によるコネクタ番号の修正、モジュールの記載をボードに変更
有限会社 サンテック
〒399-0712 長野県塩尻市塩尻町434
e-mail [email protected]
URL
http://suntech.incoming.jp/index.html
Fly UP