LT1719 - レール・トゥ・レール出力4.5nsシングル/デュアル電源3V/5V

LT1719
レール・トゥ・レール出力
4.5nsシングル/デュアル電源
3V/5Vコンパレータ
特長
■
■
■
■
■
■
■
概要
超高速：20mVのオーバードライブで4.5ns
5mVのオーバードライブで7ns
低消費電力：3Vで4.2mA
独立した入力電源と出力電源（SO-8のみ）
3Vおよび5V電源に最適化された出力
TTL/CMOSコンパチブルのレール・トゥ・レール出力
低消費電力シャットダウン・モード：0.1μA
高さの低い
（1mm）SOT-23
（ThinSOT™）
パッケージ
アプリケーション
高速差動ライン・レシーバ
水晶発振器回路
■ レベル変換器
■ スレッショルド検出器/識別器
■ ゼロクロス検出器
■ 高速サンプリング回路
■ 遅延ライン
■
LT®1719は低電圧動作に最適化されたUltraFast™コンパレー
タです。入力電圧範囲は、VEE以下100mVからVCC以下1.2V
までです。内部ヒステリシスにより、LT1719はゆるやかに変化
する入力信号に対しても簡単に使用できます。
レール・トゥ・
レール出力は、TTLおよびCMOSに直接インタフェースできま
す。
また、対称出力ドライブはアナログ・アプリケーションにも
接続可能で、他の単一電源ロジック・レベルに容易に変換で
きます。
シャットダウン・コントロールにより、
ポータブル・アプリ
ケーションの電力消費の低減とバッテリ寿命の延長が可能
です。
LT1719はSO-8および6ピンSOT-23パッケージで供給されま
す。SO-8パッケージは別個の電源を備えているので柔軟な動
作が可能で、別個のアナログ入力範囲と出力ロジック・レベル
に対応することができます。
■
類似性能を持つデュアル/クワッド・コンパレータについては、
LT1720/LT1721を参照してください。
L、LT、LTC、LTM、Linear TechnologyおよびLinearのロゴはリニアテクノロジー社の登録商標で
す。UltraFastはリニアテクノロジー社の商標です。他のすべての商標はそれぞれの所有者に所
有権があります。
標準的応用例
TTL/CMOS出力2.7V∼6V水晶発振器
伝播遅延とオーバードライブ
2.7V TO 6V
220Ω
7
620Ω
+
GROUND
CASE
C1
LT1719
OUTPUT
–
25°C
VSTEP = 100mV
V+ = 5V
CLOAD = 10pF
5
4
FALLING EDGE
(tPDHL)
3
2
2k
0.1µF
RISING EDGE
(tPDLH)
6
DELAY (ns)
2k
8
1MHz TO 10MHz
CRYSTAL (AT-CUT)
1.8k
1719 TA01
1
0
0
10
20
30
OVERDRIVE (mV)
40
50
1719 TA02
1719fa
1
LT1719
絶対最大定格
（Note 1）
電源電圧
＋VSからGND（LT1719S8）................................................. 7V
VCCからVEE（LT1719S8）.................................................. 12V
＋VSからVEE（LT1719S8）................................................ 12V
VEEからGND（LT1719S8）................................... −12V～0.3V
V＋からV−
（LT1719S6）...................................................... 7V
入力電流
（＋IN、−INまたはSHDN）................................±10mA
出力電流（連続）............................................................±20mA
動作温度範囲
Cグレード.............................................................0℃～70℃
Iグレード......................................................... −40℃～85℃
接合部温度......................................................................150℃
保存温度範囲................................................... −65℃～150℃
リード温度（半田付け、10秒）..........................................300℃
ピン配置
TOP VIEW
VCC 1
8
+VS
TOP VIEW
–IN 1
+IN 2
+
7
OUT
–IN 3
–
6
SHDN
V– 2
GND
+IN 3
VEE 4
5
6 SHDN
5 OUT
4 V+
S6 PACKAGE
6-LEAD PLASTIC TSOT-23
S8 PACKAGE
8-LEAD PLASTIC SO
TJMAX = 150°C, θJA = 110°C/W
TJMAX = 150°C, θJA = 230°C/W
発注情報
鉛フリー仕様
テープアンドリール
製品マーキング
パッケージ
温度範囲
LT1719CS8#PBF
LT1719CS8#TRPBF
1719
8-Lead Plastic SO
0°C to 70°C
LT1719IS8#PBF
LT1719IS8#TRPBF
1719I
8-Lead Plastic SO
–40°C to 85°C
LT1719CS6#PBF
LT1719CS6#TRPBF
LTHW
6-Lead Plastic TSOT-23
0°C to 70°C
LT1719IS6#PBF
LT1719IS6#TRPBF
LTJF
6-Lead Plastic TSOT-23
–40°C to 85°C
さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。
非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。
鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。
テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。
1719fa
2
LT1719
電気的特性
●は全動作温度範囲の規格値を意味する。
それ以外はTA = 25℃での値。注記がない限り、VCM = 1V、VSHDN = 0.5V、VOVERDRIVE = 20mV、
LT1719S6の場合V＋ = 5V、
V­ = 0V。
COUT = 10pFおよびLT1719S8の場合VCC = ＋VS = 5VおよびVEE = ­5V、
SYMBOL PARAMETER
CONDITIONS
VCC – VEE Input Supply Voltage
MIN
TYP
MAX
UNITS
(LT1719S8 Only)
l
2.7
10.5
V
+ VS
Output Supply Voltage
(LT1719S8 Only)
l
2.7
6
V
V+ – V –
Supply Voltage
(LT1719CS6 Only)
l
2.7
6
V
VCMR
Input Voltage Range
(Note 2)
VCC – 1.2
V + – 1.2
V
V
VTRIP+
VTRIP–
Input Trip Points
(Note 3)
VOS
Input Offset Voltage
(Note 3)
VHYST
Input Hysteresis Voltage
∆VOS/∆T
Input Offset Voltage Drift
l
(LT1719S8)
(LT1719S6)
l VEE – 0.1
l V– – 0.1
l
l
–1.5
–5.5
5.5
1.5
mV
mV
0.4
2.5
3.5
mV
mV
3.5
7
mV
l
(Note 3)
l
IB
Input Bias Current
l
IOS
Input Offset Current
l
CMRR
Common Mode Rejection Ratio
(Note 4)
(Note 5)
(LT1719S8)
(LT1719S6)
PSRR
Power Supply Rejection Ratio
(Note 6)
(Note 7)
(LT1719S8)
(LT1719S6)
AV
Voltage Gain
(Note 8)
l
l
VOH
Output High Voltage
ISOURCE = 4mA, VIN = VTRIP
VOL
Output Low Voltage
ISINK = 10mA, VIN = VTRIP– – 10mV
l
tPD20
Propagation Delay
VOVERDRIVE = 20mV (Note 9) VEE = 0V(LT1719S8)
V – = 0V(LT1719S6)
l
VOVERDRIVE = 20mV, VEE = –5V
Propagation Delay
tSKEW
Propagation Delay Skew
tr
tf
10
–6
µV/°C
–2.5
0
µA
0.2
0.6
µA
55
55
70
65
dB
dB
65
65
80
80
dB
dB
∞
+ + 10mV
tPD5
2.0
(LT1719S8)
(LT1719S6)
l
l
+VS – 0.4
V+ – 0.4
4.5
(LT1719S8 Only)
VOVERDRIVE = 5mV (Notes 9, 10) VEE = 0V(LT1719S8)
V – = 0V(LT1719S6)
V
V
0.4
V
6.5
8.0
ns
ns
4.2
ns
7
10
13
ns
ns
(Note 11)
0.5
1.5
ns
Output Rise Time
10% to 90%
2.5
ns
Output Fall Time
90% to 10%
2.2
ns
15
11
psRMS
psRMS
l
+
tJITTER
Output Timing Jitter
VIN = 1.2VP-P (6dBm), ZIN = 50Ω
f = 20MHz
fMAX
Maximum Toggle Frequency
VOVERDRIVE = 50mV, +VS or V+ = 3V
VOVERDRIVE = 50mV, +VS or V+ = 5V
tOFF
Turn-Off Delay
Time to ZOUT ≥10kΩ
75
ns
tON
Wake-Up Delay
Time to VOH or VOL, ILOAD = 1mA
350
ns
ICC
Positive Input Stage Supply Current
+ VS = VCC = 5V, VEE = –5V
IEE
Negative Input Stage Supply Current
(LT1719S8 Only) + VS = VCC = 3V, VEE = 0V
+ VS = VCC = 5V, VEE = –5V
(LT1719S8 Only) + VS = VCC = 3V, VEE = 0V
tPD
tPD–
70
62.5
l
l
MHz
MHz
1
2.2
0.9
1.8
mA
mA
l
–4.8
–2.6
mA
l
–3.8
–2.2
mA
1719fa
3
LT1719
電気的特性
●は全動作温度範囲の規格値を意味する。
それ以外はTA = 25℃での値。注記がない限り、VCM = 1V、VSHDN = 0.5V、VOVERDRIVE = 20mV、
LT1719S6の場合V＋ = 5V、
V­ = 0V。
COUT = 10pFおよびLT1719S8の場合VCC = ＋VS = 5VおよびVEE = ­5V、
SYMBOL PARAMETER
CONDITIONS
IS
Positive Output Stage Supply Current
I+
Supply Current + VS = VCC = 5V, VEE = –5V
(LT1719S8 Only) VS = VCC = 3V, VEE = 0V
TYP
MAX
UNITS
l
4.2
8
mA
l
3.3
6
mA
(LT1719S6) V+ = 5V
l
4.6
9
mA
V+ = 3V
l
4.2
7
mA
ISHDN5
MIN
Shutdown Pin Current
+VS
or V+ = 5V
l
–300
–110
–30
µA
+VS
or V+ = 3V
l
–200
–80
–20
µA
–30
0.2
7
–0.2
30
50
µA
µA
µA
–20
ISHDN3
Shutdown Pin Current
ICCS
ISS
IEES
Disabled Supply Currents (LT1719S8) + VS = 6V, VCC = 5V, VEE = –5V
(LT1719S8) VSHDN = +VS – 0.5V
(LT1719S8)
V+ = 6V, V
l
l
l
I+
S
(LT1719S6)
l
7
80
µA
ICCSO
ISSO
IEEO
(LT1719S8) + VS = 6V, VCC = 5V, VEE = –5V
(LT1719S8) Shutdown Pin Open
(LT1719S8)
l
l
l
0.1
0.1
0.1
20
20
µA
µA
µA
I+O
(LT1719S6) V+ = 6V, Shutdown Pin Open
l
0.2
40
µA
SHDN = +VS – 0.5V
Note 1：絶対最大定格に記載された値を超すストレスはデバイスに永続的損傷を与える可能
性がある。長期にわたって絶対最大定格条件に曝すと、
デバイスの信頼性と寿命に悪影響を
与える可能性がある。
Note 7：LT1719S6 の電源除去比は、
VCM = 1Vで測定され、V＋ = 2.7VからV＋ = 6Vで測定したオ
フセット電圧の変化を3.3Vで割った値として定義されている。
Note 2：一方の入力がこれらの同相リミット内であれば、
他方の入力は同相リミットから外れて
のオーバードライブでVOHとVOLを測定することによって内部回路の適切な動作が保証
される。
Note 3：LT1719コンパレータには内部ヒステリシスがある。
トリップ・ポイントは出力の状態をそ
れぞれの方向に変化させるのに必要な入力電圧である。
オフセット電圧はVTRIP＋とVTRIP−の
平均として定義されており、
ヒステリシス電圧はこれら2つの差である。
Note 9：伝播遅延の測定は100mVステップで行われる。
オーバードライブはV TRIP±を基準
にして測定される。
Note 4：LT1719S8の同相除去比は、VCC = 5V、VEE = − 5Vで測定され、VCM = − 5.1VからVCM =
ない。LT1719は100mVのステップと20mVのオーバードライブで100%テストされている。
（追加のDCテストが行われて全ての
相関テストにより、tPDのリミットはこのテストで、
内部バイアス状態が正しいことが保証されるなら）保証できることが示されている。
もよく、
出力は有効である。
3.8Vで測定したオフセット電圧の変化を8.9Vで割った値として定義されている。
Note 5：LT1719S6の同相除去比は、
V＋ = 5Vで測定され、VCM = − 0.1VからVCM = 3.8Vで測定し
たオフセット電圧の変化を3.9Vで割った値として定義されている。
Note 8：内部ヒステリシスのため、
利得を測定する小信号領域は存在しない。わずか10mV
Note 10：tPDはオートハンドラを使って低いオーバードライブの値で測定することはでき
Note 11：伝播遅延のスキューはtSKEW = |tPDLH−tPDHL|として定義されている。
Note 6：LT1719S8の電源除去比はVCM = 1Vで測定され、
以下の中の最悪値として定義されてい
またはVCC = ＋VS
る。VEE = −5.5VからVEE = 0Vまでのオフセット電圧の変化を5.5Vで割った値、
= 2.7VからVCC = ＋VS = 6Vまでの
（VEE = 0V）
オフセット電圧の変化を3.3Vで割った値。
1719fa
4
LT1719
標準的性能特性
入力オフセット電圧
およびトリップ電圧と電源電圧
入力オフセット電圧
およびトリップ電圧と温度
VOS
0
VTRIP–
25°C
VCM = 1V
VEE OR V– = GND
–2
–3
2.5
1
VOS
0
–1
–2
VTRIP–
+
+VS = VCC or V = 5V
VCM = 1V
VEE OR V– = GND
–3
–60 –40 –20 0 20 40 60 80 100 120 140
TEMPERATURE (°C)
5.5 6.0
3.0
3.5 4.0 4.5 5.0
SUPPLY VOLTAGE, VCC = +VS OR V+ (V)
入力電流と差動入力電圧
10
SUPPLY CURRENT (mA)
INPUT BIAS (µA)
0
–2
–3
–4
–5
–5 –4 –3 –2 –1 0 1 2 3 4
DIFFERENTIAL INPUT VOLTAGE (V)
I+ (LT1719S6)
+IS (LT1719S8)
4
2
ICC (LT1719S8)
0
–2
IEE (LT1719S8)
–6
–50
5
PROPAGATION DELAY (ns)
7
6
4
RISING EDGE
(tPDLH)
7.5
3
2
1
0
0
10
20
40
30
OUTPUT LOAD CAPACITANCE (pF)
50
1719 G07
VEE = –5V (LT1719S8)
50
25
75
0
TEMPERATURE (°C)
100
–25
0
50
25
75
100
tPDLH
VCM = 1V
VSTEP = 100mV
7.0
I+ (LT1719S6)
TA = 25°C
VEE = GND
IS (LT1719S8)
3
2
ICC (LT1719S8)
1
0
–1
–2
–3
125
IEE (LT1719S8)
0
1
3
4
5
6
2
SUPPLY VOLTAGE, VCC = +VS OR V+ (V)
6.0
5.5
伝播遅延と電源電圧
CLOAD = 10pF
VEE OR V– = GND
+VS = VCC = V+
5V
OVERDRIVE = 5mV
OVERDRIVE = 20mV
5.0
3V
4.5
5V
4.0
–50 –25
75
50
25
TEMPERATURE (°C)
0
7
1719 G06
5.5
3V
6.5
125
静止電源電流と電源電圧
4
伝播遅延と温度
8.0
FALLING EDGE
(tPDHL)
5
–5.2
1339 G05
PROPAGATION DELAY (ns)
25°C
VSTEP = 100mV
OVERDRIVE = 20mV
+VS = VCC OR V+ = 5V
VEE OR V– = 0V
–5.0
TEMPERATURE (°C)
伝播遅延と負荷容量
8
V– = GND (LT1719S6)
5
6
1719 G04
9
–0.2
6
+
–4
–6
–7
0
1719 G03
静止電源電流と温度
VCC = +VS OR V = 5V
8 VEE = GND
25°C
–1
3.8
1719 G02
1719 G01
1
+VS = VCC OR V+ = 5V
4.0
–5.4
–50 –25
PROPAGATION DELAY (ns)
–1
2
COMMON MODE INPUT VOLTAGE (V)
1
VTRIP+
SUPPLY CURRENTS (mA)
VTRIP+
2
2
入力同相リミットと温度
4.2
3
VOS AND TRIP POINT VOLTAGE (mV)
VOS AND TRIP POINT VOLTAGE (mV)
3
100
125
1719 G08
5.0
tTPLH
tTPHL
25°C
VSTEP = 100mV
OVERDRIVE = 20mV
CLOAD = 10pF
VEE/V–= GND
4.5
tTPLH
4.0
3.5
2.5
tTPHL
VEE = –5V
(VCC, +VS = 5.5VMAX)
(LT1719S8 ONLY)
5.5 6.0
3.0
3.5 4.0 4.5 5.0
SUPPLY VOLTAGE, +VS = VCC OR V+ (V)
1719 G09
1719fa
5
LT1719
標準的性能特性
+VS OR V+ = 5V
VIN = –10mV
0.4
0.0
125°C
125°C
VCC = 2.7V
25°C
0.3
–55°C
0.2
0.1
0
4
12
16
8
OUTPUT SINK CURRENT (mA)
20
出力 H 電圧と負荷電流
+VS OR V+= 5V
VIN = 10mV
125°C
–0.2
25°C
–0.4
–55°C
–0.6
–0.8
–1.0
4
12
16
8
OUTPUT SOURCE CURRENT (mA)
CLOAD = 10pF
4
NO LOAD
0
10
20
30
40
FREQUENCY (MHz)
1719 G12
シャットダウン電流と
シャットダウン電圧
5
IS
SUPPLY I+
CURRENT (mA)
3
LT1719S8
2
1
ICC
–100
VS –4
4
LT1719S6
3
2
1
TA = 25°C
VEE = GND
+VS = VCC = 5V
VS –2
VS –1
VS –3
SHDN PIN VOLTAGE (V)
VS
SHDN PIN
CURRENT (µA)
SUPPLY
CURRENTS (mA)
5
1719 G11
4
SHDN PIN
CURRENT (µA)
CLOAD = 20pF
6
2
20
シャットダウン電流と
シャットダウン電圧
–50
7
3
1719 G10
0
25°C
+VS = 5V
8
25°C
VCC = 2.7V
0
電源電流と周波数
9
+VS SUPPLY CURRENT (mA)
出力 L 電圧と負荷電流
OUTPUT VOLTAGE RELATIVE TO +VS (V)
OUTPUT VOLTAGE (V)
0.5
0
–50
TA = 25°C
V+ = 5V
–100
V+ –4
1719 G13a
V+ –2
V+ –1
V+ –3
SHDN PIN VOLTAGE (V)
V+
1719 G13b
シャットダウン電流と温度
ウェイクアップ遅延と温度
700
SHUTDOWN = +VS – 0.5V
+IS
SHUTDOWN
PIN
CURRENT
1
+IS
0.1
SHUTDOWN PIN OPEN
VCC = +VS = 5V
VEE = –5V
–50 –25
0
25 50 75 100 125 150
TEMPERATURE (°C)
1719 G14
600
WAKE-UP DELAY (ns)
SHUTDOWN CURRENTS (µA)
10
500
400
300
200
100
–50 –25
50
25
75
0
TEMPERATURE (°C)
100
125
1719 G15
1719fa
6
LT1719
ピン機能
LT1719S8
LT1719S6
VCC
（ピン1）
：入力段用の正電源電圧。
­IN
（ピン1）
：コンパレータの反転入力。
＋IN
（ピン2）
：コンパレータの非反転入力。
V­
（ピン2）
：負電源、通常は接地します。
­IN
（ピン3）
：コンパレータの反転入力。
＋IN
（ピン3）
：コンパレータの非反転入力。
VEE
（ピン4）
：入力段とデバイスのサブストレート用の負電源電
V＋
（ピン4）
：正電源電圧。
圧。
GND
（ピン5）
：グランド。
SHDN
（ピン6）
：シャットダウン。
コンパレータをイネーブルする
にはグランドに引き下げます。
OUT
（ピン5）
：コンパレータの出力。
SHDN
（ピン6）
：シャットダウン。
コンパレータをイネーブルする
にはグランドに引き下げます。
OUT
（ピン7）
：コンパレータの出力。
＋V（ピン
8）
：出力段用の正電源電圧。
S
1719fa
7
LT1719
テスト回路
応答時間のテスト回路
+Vs – VCM
(V+ – VCM)
0V
VCC – VCM
–100mV
25Ω
25Ω
0.1µF
PULSE
IN
0V
2
50k
3
130Ω
V1*
2N3866
1N5711
–
5
7
10 × SCOPE PROBE
(CIN ≈ 10pF)
6(6)
0.01µF
–VCM
750Ω
400Ω
8
DUT
LT1719S8
VEE – VCM
–3V
50Ω
1
+
4
50Ω
0.01µF
*V1 = –1000 • (OVERDRIVE + VTRIP+)
注記：立上りエッジのテストが示されている。
立下りエッジの場合、LT1719の入力を逆にする。
–5V
1719 TC02
VTRIPテスト回路
LTC203
帯域幅が制限された三角波
~ 1kHz, VCM
VCC
7.5V
14
15
2
1000 × VTRIP+
50k
1µF
10nF
+
50Ω
3
0.1µF
50Ω
DUT
LT1719
–
16
1
9
8
200k
10k
1/2 LT1112
–
1000 × VHYST
+
VCM
11
10
6
7
10k
1000 × VOS
LTC203
3
1/2 LT1638
+
100k
14
15
1000 × VTRIP–
100k
100k
+
1µF
10nF
–
100k
2
2.4k
–
1
16
8
9
1/2 LT1638
1/2 LT1112
–
0.15µF
6
注記：LT1638、LT1112、LTC203は 15Vから給電される。
DUTが給電されていないとき、200kΩプルダウンが
LTC203のロジック入力を保護する。
7
11
+
10
1719 TC01
1719fa
8
LT1719
アプリケーション情報
電源の構成（SO-8パッケージ）
LT1719S8は入力段と出力段に別個の電源ピンを備えている
ので、柔軟な動作が可能であり、
アナログ入力と出力ロジック
に別個の電圧範囲を適応できます。
もちろん、
＋V SとV CCを
一緒に結線し、GNDとVEEを一緒に結線することにより、単一
3V/5V電源を使うことができます。
要するに、最小電圧要件として、
出力段と入力段の両方とも少
なくとも2.7Vを必要とし、VEEピンはグランド以下にする必要
があります。
以下のルールはどんな構成でも守る必要があります。
2.7V ≤（VCC−VEE）≤ 10.5V
2.7V ≤（+VS−GND）≤ 6V
（＋VS−VEE）≤ 10.5V
VEE ≤ グランド
グランド・ピンをシステム・グランドに接続する必要はありま
せんが、
ほとんどのアプリケーションではグランド・ピンをその
ようにします。3つの一般的な構成設定を図１に示します。最
後の1つは一般的ではありませんが、正しく動作し、
レベル変
換器として役立ちます。入力段は­5.2Vとグランドで動作しま
すが、
出力段は3Vとグランドで動作します。
この場合、同相入
力範囲にはグランドを含まないので、V CCをいずれにせよ3V
に接続すると便利です。逆に、上のルールが破られない限り、
VCCをグランドより下に接続することもできます。
入力電圧に関する検討事項
LT1719は単一5V電源で使用するとき­100mV∼3.8Vの同相
範囲で仕様が規定されています。
もっと一般的な検討事項と
­
して、
同相範囲はVEE/V より100mV下からVCC/V＋より1.2V
下までです。
この同相リミットの基準は、小さな差動入力信号
に対して出力がなおも正しく応答することです。一方の入力が
同相リミット内であれば、他方の入力信号は
（絶対最大リミッ
トまでは）
同相リミットから外れてもよく、
出力は正しい極性を
維持します。
2.7V TO 6V
5V
VCC
VCC
+
+VS
LT1719S8
GND
–
+
LT1719S8
–
VEE
3V
+VS
GND
VEE
–5V
5VIN、
3VOUT
単一電源
10V
VCC
+
5V
+VS
LT1719S8
–
GND
VEE
VCC
+
LT1719S8
–
3V
+VS
GND
VEE
10VIN、
5VOUT
–5.2V
1719 F01
完全に負電圧のフロントエンド
図1．SO-8電源の多様な構成方法
どちらかの入力信号が負の同相リミットより下に下がると、
サ
ブストレートで形成される内部PNダイオードがオンし、
ダイを
通って大きな電流が流れます。入力と負電圧レールの間の外
部ショットキー・クランプ・ダイオードは、
サブストレート・ダイ
オードがオンするのを防いで、
負電圧オーバードライブからの
回復を早めます
両方の入力信号が負の同相リミットより下のとき、少なくとも
­400mVの同相電圧まで位相反転防止回路が出力の誤った
反転を防ぎます。
ただし、
このモードのオフセットとヒステリシ
スがそれぞれ最大15mVまで大幅に増加します。入力バイアス
電流も増加します。
両方の入力信号が正の同相リミットより上のとき、入力段はバ
イアスが取り去られ、
出力の極性はランダムに決まります。
ただ
し、
内部ヒステリシスが出力を有効なロジック・レベルに保ちま
す。少なくとも入力の一方が同相リミット内に戻ると、
この状態
から1μsで回復します。
1719fa
9
LT1719
アプリケーション情報
大きな差動電圧でドライブされるとき伝播遅延は大きくは増
加しませんが、
オーバードライブのレベルが低いと、
ソース抵
抗が大きい場合、2pFの標準入力容量によって生じるRC遅延
により、見かけ上増加することがあります。
入力保護
電源電圧に等しい差動電圧まで、
さらにそれを超える
（注記さ
れている絶対最大電流によってだけ制限される）大きな差動
信号による損傷に対して入力段は保護されています。外部入
力保護回路は、
それが無ければ電流がこれらの絶対最大値
を超えるであろう場合にのみ必要です。内部のキャッチ・ダイ
オードは、電源電圧が絶対最大定格のときであっても、
ラッチ
アップを起こすことなく、
これらの定格最大値まで電流を流す
ことができます。
LT1719の入力段は人体モデルに対応した汎用内部ESD保
護を備えています。
ライン・レシーバとして使うには、追加の外
部保護が必要になることがあります。
ほとんどの集積回路と同
様、
プリント回路基板に置かれた状態ではESD耐性のレベル
ははるかに大きくなります。基板上では電源デカップリング・コ
ンデンサがESDパルスによって生じる電圧上昇を制限します。
から入力へのカップリングがわずか0.02pFであっても100Ωの
入力ソースに4mVのステップが生じることがあります。敏感な
入力を出力から離し、電源レールでシールドして、問題を緩和
するようにLT1719のピンは配置されています。回路基板の入
力トレースと出力トレースも離して配置し、
トップサイドのグラ
ンド・プレーンを出力と入力の間に置けば、必要なレベルの絶
縁が容易に実現されます。
グランド・プレーンが内層にある多
層基板では、
トップサイドのグランドまたは電源トレースを入力
と出力の間に配置します。
このような多層基板上のLT1719S8の標準的トップサイド・レ
イアウトを図2に示します。SO-8のLT1719のトレース、
ピン・エ
スケープ・ビアおよびランドパッド、
さらにそれに隣接する1206
ケースのX7R 10nFバイパス・コンデンサなどのトップサイド・メ
タル・エッチが示されています。SOT 23-6の場合も、同じ原理
を使います。
1719 F02
入力バイアス電流
入力バイアス電流は両方の入力を1Vに保って測定します。
ど
んなPNP差動入力段とも同様、LT1719のバイアス電流はデバ
イスから流れ出します。2つの入力の高い方ではゼロになり、
低い方では2倍になります。
ダイオード2個の電圧降下より大き
な差動入力電圧では、LT1719の入力保護回路が作動し、低
い方の入力から流れ出す電流はさらに30%増加し、2つの入
力ピンの高い方に4μA以下の微小なバイアス電流が流れます。
「標準的性能特性」
の
「入力電流と差動入力電圧」の曲線を
参照してください。
高速のデザインに関する検討事項
高速コンパレータのアプリケーションはよく発振に悩まされま
す。LT1719には4mVの内部ヒステリシスがあり、
出力から入力
への寄生帰還が4mVより下に保たれている限り発振を防ぎま
す。
ただし、LT1719の出力のスルーレートは2V/nsなので、
出力
図2．多層PCBレイアウトの標準的トップサイド・メタル
ピン5からのグランド・トレースはデバイスの下を通ってバイパ
ス・コンデンサに達し、入力を出力からシールドします。LT1719
とバイパス・コンデンサに共通ビアを使用すると、
グランド・プ
レーンまたは電力分配トレースの周囲を通過する高周波エネ
ルギーからの干渉を最小に抑えることに注意してください。
電源バイパスには隣接する10nFセラミック・コンデンサと2.2μF
タンタル・コンデンサを5cm以上離さずに配置します。4mAより
大きな負荷をドライブする場合、
＋VSにもっと大きな容量を使
います。発振を防ぐには、反転入力と非反転入力のインピーダ
ンスをバランスさせると有効です。
ソース・インピーダンスは低く
（できれば1kΩ以下）
します。
1719fa
10
LT1719
アプリケーション情報
シャットダウン制御
LT1719はコンパレータが不要のとき静止電流を減少させる
ためのシャットダウン制御ピンを備えています。
シャットダウ
ン時、入力と出力は高インピーダンスになります。LT1719は
シャットダウン入力が L に引き下げられるとイネーブルされ
ます。
スレッショルドは約＋VSまたはV＋より約ダイオード2個
の電圧降下だけ下です。
したがって、標準TTLゲートでドライ
ブする場合、
プルアップ抵抗を使います。
シャットダウンはア
クティブ H なので、
この抵抗はシャットダウン時にわずかに
追加電力を消費します。
ロジック H にすると、
コンパレータは
ディスエーブルされます。LT1719S8のロジック・インタフェース
は出力の電力レール
（＋VSとGND）
をベースにします。
シャットダウン機能を使わないアプリケーションでは、
シャッ
トダウン・コントロールを直接ではなく100Ω抵抗を通してグラ
ンドに接続すると便利なことがあります。
こうしておくと、
デバッ
グまたはインサーキットテスト
（ベッド・オブ・ネール）のとき
SHDNピンを H に引き上げることができますので、LT1719の
低インピーダンス出力ドライバを損傷することなく出力ノード
を上げ下げすることができます。
シャットダウン状態はマルチプレクサとして使えることを保証
されてはいません。
デジタル信号のエッジ・レートは、内部容
量性結合を介してLT1719の出力段を一時的に作動させるの
に十分なほど極めて高速になることがあります。LT1719が損
傷を受けることはありませんが、
これが意図された信号の受
け手に対して有害なことがあります。
LT1719は、
シャットダウン状態の電流流出を<<1μAにするた
め、他の内部構造とともにシャットダウン制御ピンにFETプル
アップを備えています
（「簡略回路図」
を参照）。
シャットダウ
ン制御ピンがオープンのとき、シャットダウンは保証されま
す。
シャットダウン制御ピンが＋VS/V＋­0.5Vにドライブされる
と、
プルアップFETの70kΩの線形領域インピーダンスにより、
＋VS/V＋ピンへの、
またシャットダウン・ピンからの7μA
（標準）
の
電流を生じます。
他の全ての電源端子の電流は<1μAになります。
電源シーケンシング
LT1719S8はシステムのパワーアップとパワーダウンのどんな
電源シーケンシングにも耐えるように設計されています。前に
示したどの電源構成でも、LT1719による過度の電流流出なし
に多様な電源を任意の順序で起動することができます。
常にそうであるように、電源端子であろうが入力端子であろう
が、絶対最大定格を超えてはいけません。電源シーケンシン
グの問題は、LT1719の電源から独立した電源から入力信号
が給電されるとき生じることがあります。
コンパレータ入力の
場合、信号にはLT1719と同じVCC電源とVEE電源から給電し
ます。
シャットダウン入力の場合、信号にはLT1719と同じ＋VS
電源から給電します。
ヒステリシス
LT1719には内部ヒステリシスが備わっているので、他の多くの
同程度のスピードのコンパレータより簡単に使えます。
入力から出力への伝達特性を図3に示します。
同図は2つの測
定可能なトリップ・ポイントに基づいたVOSとVHYSTの定義を
示しています。
ヒステリシス幅により、LT1719はゆるやかに変
化する入力信号に対しても安定して振舞います。
VOUT
LT1719の出力は非常に高いスルーレートが可能です。
オー
バーシュート、
リンギング、
その他の伝送線の影響の問題を防
ぐには、
出力トレースを10cmより短くするか、
またはラインを終
端して信号の質を保ちます。LT1719は200Ω以上のDC終端を
ドライブすることができますが、特性インピーダンスがもっと
低いトレースを直列終端またはAC終端のトポロジーで使うこ
とができます。
VOH
VHYST
(= VTRIP+ – VTRIP–)
VHYST/2
VOL
∆VIN = VIN+ – VIN–
0
–
VTRIP
VTRIP+
++V
–
V
TRIP
VOS = TRIP
2
1719 F03
図3．ヒステリシスをもったI/Oの特性
1719fa
11
LT1719
アプリケーション情報
ヒステリシスを外部から追加することができます。LT1719の出
「電気的特性」
の表に示されているように、
ヒステリシスの精確
力はレール・トゥ・レールなので、LT1719のVOH（出力 H の電
な大きさはデバイスごとに変化します。
また、
ヒステリシス・レベ
圧）
の変動は小さく、TTL出力のコンパレータの場合より予測
ルは電源電圧と同相電圧の変化にともなってわずかに変化し
しやすくなります。
ます。LT1719の主要な利点はこれらの影響が大きく減少した
ことで、
これは、
スレッショルドを一方向にだけ通過するのを
検出するのにLT1719が使われる場合は重要です。
このような
ヒステリシスを追加するには、図4に示されているように、外部
場合、関連したトリップ・ポイントだけが重要なのであり、競合
抵抗R3を追加することにより正帰還を設定します。抵抗R3は
するコンパレータに見られるような、予測できないレベルのヒ
抵抗ストリングによって設定されるスレッショルドに出力の一
ステリシスを伴う安定したオフセット電圧は役に立ちません。 部を追加します。LT1719は出力を＋V に引き上げ、
グランドを
S
これらに関しては、LT1719は従来のコンパレータに比べて何
軽負荷ではレールの200mV以内に、重負荷では400mV以内
倍も優れています。実際、CMRRとPSRRのテストは、
「電気的
に引き下げます。
ほとんどの回路の負荷では、
R3の右側の電圧
特性」
の表に示されているリミットに対するどちらのトリップ・
の妥当なモデルは300mVまたは＋VS­300mV、全電圧振幅は
ポイントの変化もチェックすることにより行われます。
オフセッ （＋V ­300mV）­（300mV）= ＋V ­600mVです。
S
S
ト電圧はトリップ・ポイントの平均ですから、
オフセット電圧の
CMRRとPSRRは少なくともそれらのリミットと同じほど良いこ
とが保証されます。
また、
このもっと厳しいテストはヒステリシ
ス電圧の同相電圧と電源電圧への依存に制限を置きます。
VREF
R3
R2
+
R1
LT1719S8
–
INPUT
1719 F04
図4，追加の外部ヒステリシス
1719fa
12
LT1719
アプリケーション情報
これを考慮して、必要な抵抗値の計算は2段階プロセスになり
ます。
まず、望みの追加ヒステリシス、
出力電圧振幅および出力
バイアス・ストリングのインピーダンスに基づいてR3の値を計
算します。
10mV以下の追加ヒステリシスの場合、1%の抵抗の許容差内
でR2 がR2に等しいことは稀なことではありません。
（追加のヒステリシス）
/
R3 =（R1IIR2）
（＋VS−0.6V）
追加のヒステリシスは望みの全ヒステリシスから内部4mVヒス
テリシスを差し引いたものです。
第2段階は、R2を再計算して以前と同じ平均スレッショルドを
（R1）/
設定します。以前の平均スレッショルドはVTH =（VREF）
（R1＋R2）
に設定されました。新しいR2は平均出力電圧（＋
VS/2）
と図5の簡略回路モデルに基づいて計算されます。以前
同様コンパレータの非反転入力が平均して同じVTHであるこ
とを保証するには次のようにします。
この方法は数百ミリボルトまでの追加ヒステリシスで有効で
す。
それを超えると、R3のインピーダンスはバイアス・ストリング
を変化させるほど十分低くなり、R1の調整も必要になることが
あります。R1/R2バイアス・ストリングを流れる電流はLT1719の
入力電流の何倍にもなることに注意してください。5%精度で
は、電流は入力電流の少なくとも20倍にする必要があり、
もっ
と高い精度では、
さらに大きくする必要があります。
この例で
はLT1719S8が使われました。LT1719S6では、
＋V SをV＋で置
き換えて同じ手順を使います。
（V
/ TH/R1＋[VTH−（＋VS）/2]/R3）
R2′ =（VREF−VTH）
VREF
R2ʹ
VTH
R3
VAVERAGE =
+VS
2
R1
+
LT1719S8
–
1719 F05
図5．追加のヒステリシスの計算モデル
1719fa
13
LT1719
アプリケーション情報
標準TTLから正ECL（PECL）への抵抗レベル変換器を図6a
LT1719のECLへのインタフェース
エミッタ結合ロジック
（ECL）が使われている高速アプリケー
に示します。
この変換器はいわゆるトーテムポール出力を備え
ションにLT1719コンパレータを使うことができます。LT1719
たオールNPNのTTLゲートの出力振幅（V OH）
を制限するの
の出力をE C Lロジックの入力にインタフェースするには、 に820Ωの抵抗に依存するため、LT1719やCMOSロジックに
10H124、10H424、100124などの標準TTL/CMOSからECLレ
は使えません。LT1719はコンプリメンタリ・バイポーラ・プロセ
ベルへの変換器を使うことができます。
これらの部品は数ナノ
スで作られていて出力段はPNPドライバを備えており、
これは
秒の追加遅延と50mA以上の電流の代価を伴い、
クワッドで （10mAをソースしているときでさえ）
出力をほとんど電源レー
だけ入手可能です。図6に示されているように、
もっと速く、
シン
ルまで引っ張ります。
プルで、低消費電力の変換器を抵抗を使って構築することが
できます。
5V
5V
180Ω
LSTTL
270Ω
10KH/E
LT1719のレベル変換には使用してはならない。
本文を参照
820Ω
(a) 標準TTLからPECLへの変換器
+VS or V+
LT1719
R2
R1
10KH/E
100K/E
R3
+VS OR V+
R1
R2
R3
5V OR 5.2V 510Ω 180Ω 750Ω
4.5V
620Ω 180Ω 510Ω
(b) LT1719の出力からPECLへの変換器
VECL
3V
LT1719
R1
R4
R2
10KH/E
100K/E
R3
R4
VECL
R1
R2
R3
5V OR 5.2V 300Ω 180Ω OMIT 560Ω
4.5V
330Ω 180Ω 1500Ω 1000Ω
(c) 3V LT1719の出力からPECLへの変換器
+VS or V+
R4
LT1719
ECL FAMILY
R1
10KH/E
R2
R3
100K/E
+VS OR V+
5V
–5.2V
3V
5V
–4.5V
3V
VECL
R1
560Ω
270Ω
680Ω
330Ω
R2
270Ω
510Ω
270Ω
390Ω
R4
R3
330Ω 1200Ω
300Ω 330Ω
300Ω 1500Ω
270Ω 430Ω
1719 F06
VECL
(d) LT1719の出力から標準ECLへの変換器
図6
14
1719fa
LT1719
アプリケーション情報
LT1719を同じ電源レールで動作するECLへインタフェースさ
せる3抵抗レベル変換器を図6bに示します。LT1719の出力に
プルダウンは不要ですが、
プルダウンR3はPECLゲートの見込
むV IHを制限します。
これが必要とされるのは、ECL入力には
正しく動作するための最小と最大の両方のVIHの規定値があ
るためです。抵抗値が両方のECLインタフェース・タイプに対し
て与えられています。両方の場合ともLT1719は同じ電源レー
ルで動作することが仮定されています。
3V電源レールから給電されているLT1719からPECLへ変
換する場合を図6cに示します。
この場合も、抵抗値は両方の
ECLインタフェース・タイプに対して与えられています。今度は
4個の抵抗が必要です。
ただし、10KH/EではR3は不要です。
そ
の場合、回路は図6aの標準TTL変換器に似ていますが、新し
い抵抗（R4）
の機能は大きく異なります。R4はLT1719の出力
が H のとき負荷になるので、R1を流れる電流はLT1719の内
部ESDクランプ・ダイオードを順方向にバイアスしません。
この
ダイオードは損傷を受けることなしに20mAを扱うことができ
ますが、
出力段の通常動作と性能が100μAを超える順方向電
流では損なわれることがあります。R4は最小の追加電力損失
でこれを防ぎます。
示されている全ての分圧器で、
出力インピーダンスは約110Ω
です。
これにより、
ほとんどのレイアウトでこれらはナノ秒以下
の高速になります。
スピードアップ・コンデンサを使用する誘惑
に屈しないで下さい。
それらはオーバーシュートによってECL
の動作を損なうことがあるだけでなく、特に両電源構成のパ
ワーアップ時にECLの入力を損傷するおそれがあります。
似た回路を普及し始めたLVECL規格とLVPECL規格にも使
うことができます。
示されているレベル変換器のデザインでは1ゲート負荷を想定
しています。複数ゲートは大きなI IH負荷になることがあり、伝
送ラインの配線と終端の問題もこのケースを困難にします。
ECL（特にPECL）
は高速システムのデザインにとって貴重なテ
クノロジーですが、注意して使う必要があります。振幅が1Vよ
り小さいので、
ノイズ・マージンを注意深く評価する必要があ
ります。示されている 5%抵抗の選択により、
ノイズ・マージン
がいくらか減少していることに注意してください。10KH/Eはロ
ジック・レベルの温度補償はありませんが、LT1719と示されて
いる回路は温度変化に対して安定したレベルを与えます。
こ
のため、温度変化にともないノイズ・マージンが下がります。構
成方法によっては、
これらのネットワークの抵抗に直列なダイ
オードまたはトランジスタの接合部によって補償を追加するこ
とが可能です。
最後に、標準負レールECLをLT1719でドライブする場合を図
6dに示します。両方のECLインタフェース・タイプおよび5Vと
3Vの両方のLT1719電源レールに対する抵抗値が与えられて
います。
この場合も、4番目の抵抗（R4）が必要なのは、 L 状
態の電流がLT1719から流れ出して内部ESD/サブストレート・ ECLのデザインの詳細に関しては、ECLiPSデータブック
ダイオードをオンするのを防ぐためです。抵抗R4はこの場合も （DL140）、10kHシステム設計ハンドブック
（HB205）および
最小の追加電力損失でこれを防ぎます。
PECLデザイン
（AN1406）
を参照してください。
これらは全て
Motorola（現在はON semiconductor）
から発行されています。
もちろん、SO-8パッケージでは、LT1719のVEEがECLの負電
源と同じであれば、GNDピンもそれに接続し、
＋VSを接地する
ことができます。
こうすれば、出力段の電源レールはECLと同
じであり、図6bの回路を使うことができます。
1719fa
15
LT1719
アプリケーション情報
回路の説明
LT1719のブロック図を図7に示します。回路トポロジーは、差
動入力段、
ヒステリシスをもった利得段および相補型共通エ
ミッタ出力段で構成されます。低電力で高速を達成するため
内部信号経路の全てが低電圧振幅を利用しています。
入力段のトポロジーは利用できる入力のダイナミックレンジを
最大化しますが、
レール・トゥ・レール入力のコンパレータで
見られるような電力、複雑さ、
および2つの完全な入力段のダ
イ面積を必要としません。LT1719は単一2.7V電源でも1.6V
の相当な同相範囲を与えます。差動入力電圧範囲はレール・
トゥ・レールであり、競合デバイスに見られる大きな入力電流
はありません。入力段は位相反転保護を備えており、入力が
­100mVの同相電圧リミットより下にドライブされても誤った
出力を防ぎます。
内部ヒステリシスは2番目の利得段の周りの正の非線形帰還
によって実現されます。
このポイントまで、信号経路は完全に
差動です。信号経路は次いで上下の出力トランジスタのため
の2つのドライブ信号に分割されます。
出力トランジスタはレー
ル・トゥ・レール出力動作のための共通エミッタに接続されて
います。
ショットキー・ダイオード・クランプが出力電圧をレー
ルから約300mVに制限し、
リニアテクノロジーのレール・トゥ・
レールのアンプや他の製品の50mVまたは15mVには達しま
せん。
ただし、
コンパレータの出力はデジタルであり、
この出力
段はTTLやCMOSを直接ドライブすることができます。前述の
とおりECLもドライブすることができ、
また、以下のアプリケー
ションで示されているようにアナログ負荷もドライブするこが
できます。
出力段のバイアス条件と信号振幅はそれぞれの出力トランジ
スタをオンするよりも速くオフするように設計されています。
こ
＋
れは、遷移時に生じる＋VS/V からグランドへの電流サージ
を最小に抑えて、
周波数に依存する電力消費の増加を最小に
抑えるのに役立ちます。電源電流の周波数への依存性が「標
準的性能特性」
のセクションに示されています。
スピード・リミット
LT1719コンパレータは高速アプリケーションに使うことが意図
されており、
いくつかの制約について理解することが重要です。
これらの制約は大雑把に3つに分類できます。入力スピードの
制約、
出力スピードの制約、
および内部スピードの制約です。
+VS OR V+
NONLINEAR STAGE
+
–
VCC OR V+
+IN
+
+
–IN
+
∑
AV1
+
∑
–
OUT
AV2
–
+
VEE OR V–
SHUTDOWN
BIAS CONTOL
–
GND OR V–
1719 F07
図7．LT1719のブロック図
1719fa
16
LT1719
アプリケーション情報
入力ノードのシャント容量を除き、入力スピードの大きな制
約はありません。2pFの標準的入力ノードをドライブすると、
LT1719は応答します。
出力スピードは2つのメカニズムによって制約を受けます。
その
うちの１つは出力トランジスタで利用可能なスルー電流です。
低消費電力の静止動作を維持するため、LT1719の出力トラ
ンジスタは25mA∼45mAの標準的スルー電流を供給するよ
うにサイズが定められています。
これは小さな容量性負荷やロ
ジック・ゲートを非常に高いスピードでドライブするのに十分
です。
ただし、重い容量性負荷ではスルーレートは急激に遅く
なります。伝播遅延（tPD）
の定義では出力電圧が電源の中点
に達した時点で終りになりますので、固定されたスルー電流
ではLT1719は大きな容量性負荷で十分入力をオーバードラ
イブするとき5Vより3Vの方が速くなります。
この出力スピードの制約で明らかになる別の点はスキュー、
つ
＋
­
まりtPD と tPD の差です。LT1719のスルー電流は、PNPトラ
ンジスタとNPNトランジスタのプロセスの変動に伴って、
それ
ぞれ立上りエッジと立下りエッジに対して変化します。標準的
0.5nsのスキューはどちらの極性の
（立上りまたは立下り）
エッ
ジも高速にします。
この場合も、重い容量性負荷ではスキュー
は急激に大きくなります。
別の出力スピードの制約はクランプのターンアラウンドです。
LT1719の出力は往復時間をいくらか犠牲にして高速初期応
答に最適化されており、
トグル周波数が制約されています。
ショットキー・ダイオードのクランプ動作を検出してVOHまたは
VOLに達すると、
出力トランジスタは低消費電力状態で待機し
ます。
出力が前の電圧から新しい電圧までスルーしてクランプ
回路がセトリングしてはじめてLT1719は待機状態に達し、再
度トグルする準備が完全に整います。
これは各方向で標準8ns
であり、最大トグル周波数は62.5MHzとなります。
もっと高い周
波数では、
ドロップアウト・パルスやラント・パルスが生じます。
容量性負荷が増加すると、
スルー電流が制限されているので
スルーするのに必要な時間が長くなり、最大トグル周波数が
さらに減少します。
トグル周波数が高いアプリケーションには
LT1394を検討してください。
そのリニア出力段は標準100MHz
でトグルすることができます。
内部スピード・リミットは分散として現れます。全てのコン
パレータはある程度の分散を示します。分散は入力のオー
バードライブに対する遅延時間の変化として定義されま
す。LT1719の伝播遅延はオーバードライブによって変化し、
20mVのオーバードライブで標準4.5ns、5mVのオーバードラ
イブで標準7nsです。LT1719の分散の主要因はヒステリシス
段です。極性の変化が利得段に達すると、
ヒステリシス段の正
帰還が利用可能なオーバードライブから差し引かれます。信
号が利得段を通って前方に伝播し、
ヒステリシス経路を通っ
て後戻りし、再度利得段を通って前方に伝播するのに十分な
時間が経過してはじめて、
出力段はヒステリシス段なしに受け
取ったであろうのと同じレベルのオーバードライブを受け取り
ます。
LT1719S8は単一電源動作に比べて、VEE = ­5Vのとき数百
ピコ秒速くなります。
これは、
内部スピード・リミットによります。
利得段はVEEと＋VSの間で動作し、逆電圧バイアスが高いほ
どシリコンの接合部容量が減少するので高速になります。
次の例で示されているように、多くのアプリケーションで大き
なオーバードライブが与えられます。低レベルのオーバードラ
イブを与えるアプリケーションでさえLT1719は十分高速なの
で、2.5ns（= 7­4.5）
の絶対分散は多くの場合十分小さく無視
できます。
LT1719の利得とヒステリシスの段はシンプルで短く、高速な
ので、寄生発振を防ぐのに役立ち、最小の分散を加えます。
こ
の内部「自己ラッチ」
は信号チェーンの始めの方の低消費電
力の完全に差動の段で起きるので、多くのアプリケーションで
有効に利用することができます。
したがって、
出力や電源ライン
など回路の他の部分からの障害に対して高い耐性を示しま
す。高速信号がヒステリシスをトリップすると、固定遅延時間
の後、
ヒステリシスをもたないコンパレータでは問題を生じる
おそれのあるこれら外部の障害には影響されることなく出力
が応答します。
1719fa
17
LT1719
アプリケーション情報
VTRIPテスト回路
入力トリップ・ポイントのテスト回路は1kHzの三角波を使っ
て、
テストされるコンパレータを繰り返しトリップさせます。各
方向にサンプラを使った三角波のスイッチトキャパシタ・サン
プリングをトリガするのにLT1719の出力を使います。三角波は
1000:1に減衰させてLT1719の差動入力に与えますので、
サン
プルされた電圧は入力トリップ電圧の1000倍になります。示さ
れているように、
ヒステリシスとオフセットがトリップ・ポイント
から計算されます。
水晶発振器
LT1719を使ったシンプルな水晶発振器がこのデータシート
の最初のページに示されています。2k-620Ω抵抗対がコン
パレータの非反転入力のバイアス・ポイントを設定します。
2k-1.8k-0.1μFの経路が、出力に基づいて、適切なDC平均レ
ベルに反転入力ノードを設定します。水晶発振器の経路が共
振正帰還を与え、安定した発振が起きます。LT1719は一方の
入力が同相範囲の外に出ても正しいロジック出力を与えます
が、
そのように動作させたとき追加の遅延が生じることがあり、
スプリアス動作モードの可能性が生じます。
したがって、入力
のDCバイアス電圧はLT1719の同相範囲の中点近くに設定さ
れ、220Ωの抵抗が非反転入力への帰還を減衰させます。回
路は1MHz∼10MHzのATカットの水晶を使い、2.7V∼6Vの
電源範囲で動作します。電力が与えられると、LT1719のバイア
ス回路が（2V∼2.2V（25℃）
の標準VCCで）作動するまでオフ
状態に留まり、
バイアス回路が作動するポイントで望みの周波
数の出力が発生します。
この回路の出力デューティ・サイクルは約50%ですが、抵抗
の許容誤差および
（もっと小さな程度で）
コンパレータのオフ
セットとタイミングの影響を受けます。50%のデューティ・サイク
ルが必要であれば、図8の回路が50%のデューティ・サイクル
を強制します。水晶は狭帯域幅素子なので、非反転入力への
帰還は方形波出力をフィルタしたアナログ・バージョンです。
し
たがって、非反転の基準レベルを変えるとデューティ・サイクル
を変えることができます。C1は前の例と同様に動作し、A1は出
力の帯域幅を制限されたバージョンを比較してC1の負入力
をバイアスします。C1の応答の唯一の自由度はパルス幅の変
化です。
したがって、
出力は50%のデューティ・サイクルに強制
されます。
この場合も、回路は2.7V∼6Vで動作します。
デュー
ティ・サイクルはわずかにコンパレータの負荷に依存しますの
で、
クリティカルなアプリケーションでは最小の容量性および
抵抗性の負荷を使います。
VCC
2.7V TO 6V
2k
220Ω
1MHz TO 10MHz
CRYSTAL (AT-CUT)
620Ω
+
–
GROUND
CASE
C1
LT1719
OUTPUT
100k
2k
0.1µF
+
A1
LT1636
1.8k
1k
0.1µF
0.1µF
–
200k
VCC
200k
1720 F07
図8．デューティ・サイクルを50%に強制した水晶発振器
1719fa
18
VEE (V–)
+IN
–IN
VCC (V+)
SHDN
150Ω
150Ω
15k
TO BIAS
SOURCES
1719 SS
GND (V–)
OUTPUT
+VS (V+)
LT1719
簡略回路図
1719fa
19
LT1719
パッケージ
S8パッケージ
（細型0.150インチ）
8ピン・プラスチック・スモール・アウトライン
（Reference LTC DWG # 05-08-1610）
.050 BSC
.189 – .197
(4.801 – 5.004)
NOTE 3
.045 ±.005
8
.245
MIN
.160 ±.005
.053 – .069
(1.346 – 1.752)
0˚– 8˚ TYP
.016 – .050
(0.406 – 1.270)
5
.150 – .157
(3.810 – 3.988)
NOTE 3
1
推奨半田パッド・レイアウト
.008 – .010
(0.203 – 0.254)
6
.228 – .244
(5.791 – 6.197)
.030 ±.005
TYP
.010 – .020
× 45˚
(0.254 – 0.508)
7
.014 – .019
(0.355 – 0.483)
TYP
NOTE：
インチ
1. 寸法は
（ミリメートル）
2. 図は実寸と異なる
3. 寸法にはモールドのバリまたは突出部を含まない
モールドのバリまたは突出部は0.006インチ
（0.15mm）
を超えないこと
2
3
4
.004 – .010
(0.101 – 0.254)
.050
(1.270)
BSC
SO8 0303
1719fa
20
LT1719
パッケージ
S6パッケージ
6ピン・プラスチックTSOT-23
（Reference LTC DWG # 05-08-1636）
0.62
MAX
2.90 BSC
(NOTE 4)
0.95
REF
1.22 REF
1.4 MIN
3.85 MAX 2.62 REF
2.80 BSC
1.50 – 1.75
(NOTE 4)
PIN ONE ID
IPC CALCULATORを使った
推奨半田パッド・レイアウト
0.30 – 0.45
6 PLCS (NOTE 3)
0.95 BSC
0.80 – 0.90
0.20 BSC
0.01 – 0.10
1.00 MAX
DATUM ‘A’
0.30 – 0.50 REF
NOTE：
1. 寸法はミリメートル
2. 図は実寸とは異なる
3. 寸法には半田を含む
4. 寸法にはモールドのバリやメタルのバリを含まない
5. モールドのバリは0.254mmを越えてはならない
6. JEDECパッケージ参照番号はMO-193
0.09 – 0.20
(NOTE 3)
1.90 BSC
S6 TSOT-23 0302 REV B
1719fa
リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負い
ません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資
料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。
21
LT1719
標準的応用例
正弦波から方形波への高性能変換器
コンパレータの伝播遅延は一般に100mVのステップとその数
分の一のオーバードライブに対して仕様が規定されています。
ただし、通信など多くの信号処理アプリケーションでは、
目標
はキャリアなどの正弦波をタイミング・クロックとして使う方形
波に変換することです。望みの振舞いは、
出力タイミングが入
力タイミングだけに依存することです。入力振幅の関数として
位相シフトが生じないようにします。
もし生じれば、AMからFM
への変換が起きてしまうでしょう。
図9aの回路はLT1719S8をベースにした正弦波から方形波へ
のシンプルな変換器です。入力は 5V電源なので非常に大
きな振幅の入力が可能ですが、他方、3Vロジック電源によっ
て出力振幅は小さく保たれ、
クロストークを最小に抑えます。
10MHzの正弦波を使った時間遅延と入力振幅を図9bに示し
ます。LT1719の遅延は26dBの振幅範囲でちょうど0.65ns変
化します
（10MHzで2.33 ）。0dBm∼15dBmでは遅延が特に
平坦なので、優れたAM除去を与えます。2:1のトランスを使っ
て入力を差動でドライブすると、
この並外れて平坦な領域は
­5dBm∼10dBmとなり、RF信号レベルの一般的な範囲にな
ります。
最高50MHzの入力周波数で同様の遅延性能を達成します。
ただし、小振幅と大振幅の変動の両方によって中央の平坦領
域がさらにいくらか侵食されます。
小さな入力信号では、
ヒステリシスと分散により、LT1719は
12mVのヒステリシス幅のコンパレータのように振る舞います。
つまり、10MHzの12mV P-Pの正弦波はLT1719をかろうじてト
グルさせますが、90 の位相ラグ、
つまり25nsの追加遅延を伴
うでしょう。
10MHzで5VP-Pを超えると、LT1719の遅延は入力段の内部容
量性フィードフォワードにより減少し始めます。
いくつかのコン
パレータとは異なり、LT1719は入力の極性の変化を誤って先
取りすることはありませんが、
フィードフォワードは十分で、入
力の極性が実際に変化したら遷移をLT1719を通して高速に
伝播させます。
5
3V
+
50Ω
4
SQUARE WAVE
OUTPUT
TIME DELAY (ns)
5V
SINE WAVE
INPUT
LT1719S8
–
–5V
1719 F09a
25°C
VCC = 5V
VEE = –5V
+VS = 3V
10MHz
3
2
1
632mVP-P
図9a. LT1719をベースにした正弦波から方形波への変換器
0
–5
0
2VP-P
6.32VP-P
20
5
10
15
INPUT AMPLITUDE (dBm)
25
1719 F09b
図9b．遅延時間と正弦波入力振幅
関連製品
製品番号
説明
注釈
LT1016
超高速高精度コンパレータ
業界標準の10nsコンパレータ
LT1116
12ns単一電源グランド検出コンパレータ
LT1016の単一電源バージョン
LT1394
7ns、UltraFast、単一電源コンパレータ
6mA単一電源コンパレータ
LT1671
60ns、低消費電力、単一電源コンパレータ
450μA単一電源コンパレータ
LT1713/LT1714
シングル/デュアルの7nsレール・トゥ・レール・コンパレータ
レール・トゥ・レール入出力
LT1720/LT1721
デュアル/クワッド、4.5ns、単一電源3V/5Vコンパレータ
LT1719に類似のデュアル/クワッド・コンパレータ
1719fa
22
リニアテクノロジー株式会社
〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F
TEL 03-5226-7291 FAX 03-5226-0268 www.linear-tech.co.jp
●
●
LT 0809 REV A • PRINTED IN JAPAN
 LINEAR TECHNOLOGY CORPORATION 2000